JP2008085313A - Method of manufacturing display device - Google Patents
Method of manufacturing display device Download PDFInfo
- Publication number
- JP2008085313A JP2008085313A JP2007219312A JP2007219312A JP2008085313A JP 2008085313 A JP2008085313 A JP 2008085313A JP 2007219312 A JP2007219312 A JP 2007219312A JP 2007219312 A JP2007219312 A JP 2007219312A JP 2008085313 A JP2008085313 A JP 2008085313A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- electrode layer
- film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、薄膜の積層構造を有する表示装置の作製方法に関する。詳しくは表示装置を作製する工程において、薄膜に開口を形成する工程に関する。 The present invention relates to a method for manufacturing a display device having a thin film stacked structure. Specifically, the present invention relates to a step of forming an opening in a thin film in a step of manufacturing a display device.
薄膜トランジスタ（以下、「ＴＦＴ」とも記す。）及びそれを用いた電子回路は、半導体膜、絶縁膜及び導電膜などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。 A thin film transistor (hereinafter also referred to as “TFT”) and an electronic circuit using the thin film transistor are formed by laminating various thin films such as a semiconductor film, an insulating film, and a conductive film on a substrate and appropriately forming a predetermined pattern by a photolithography technique. Manufactured. Photolithographic technology is a technology that uses a light to transfer a circuit pattern or other pattern formed on a transparent flat plate called a photomask onto a target substrate. It is widely used in the manufacturing process.
従来のフォトリソグラフィ技術を用いた半導体装置の製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してＴＦＴを製造することが試みられている（例えば、特許文献１参照。）。特許文献１では、フォトリソグラフィ工程によって形成されたレジストマスクを、一回用いた後、膨潤により体積膨張をさせて異なる形状のレジストマスクとして再び用いている。
本発明は、ＴＦＴ及びそれを用いる電子回路並びにＴＦＴによって形成される表示装置の製造工程においてフォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる技術を提供することを目的とする。 The present invention reduces the number of photolithography processes in the manufacturing process of a TFT, an electronic circuit using the TFT, and a display device formed by the TFT, simplifies the manufacturing process, and a large-area substrate whose one side exceeds 1 meter. Another object of the present invention is to provide a technique that can be manufactured at a low cost and with a high yield.
本発明は、絶縁層を介して積層する薄膜（導電層、半導体層）同士を電気的に接続する場合、絶縁層に開口（いわゆるコンタクトホールとなる）を形成する。この場合、エッチング工程を用いずに絶縁層に開口を有するように選択的に絶縁層を形成する。開口となる領域にマスクを設けて、マスクの設置領域以外に絶縁層を成膜する。絶縁層を成膜後、マスクを物理的又は化学的に除去すれば、マスクの設けてあった領域は絶縁層において開口となる。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 In the present invention, when thin films (conductive layers and semiconductor layers) stacked via an insulating layer are electrically connected to each other, an opening (a so-called contact hole) is formed in the insulating layer. In this case, the insulating layer is selectively formed so as to have an opening in the insulating layer without using an etching step. A mask is provided in a region to be an opening, and an insulating layer is formed in a region other than the mask installation region. If the mask is physically or chemically removed after the insulating layer is formed, the region where the mask is provided becomes an opening in the insulating layer. Therefore, an insulating layer having an opening is formed on the conductive layer, and the conductive layer under the insulating layer is exposed on the bottom surface of the opening. A conductive film is formed in the opening so as to be in contact with the exposed conductive layer, and the conductive layer and the conductive film are electrically connected to each other in the opening provided in the insulating layer.
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、蒸着法、スパッタリングなどの物理的気相成長法（ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等の化学的気相成長法（ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、）法）などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer is formed by a vapor deposition method, a physical vapor deposition method such as sputtering (PVD (Physical Vapor Deposition) method), a low pressure CVD method (LPCVD method), or a chemical vapor deposition method such as a plasma CVD method (CVD). (Chemical Vapor Deposition) method) can be used. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本発明によってフォトリソグラフィ工程を用いることなく、選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be selectively formed without using a photolithography process, the number of processes and materials can be reduced.
また、導電層、半導体層などを、フォトリソグラフィ工程を用いることなく選択的に所望の形状を有するように形成することもできる。導電膜や半導体膜などの光吸収膜を透光性の転置基板に形成し、転置基板側よりレーザ光を選択的に照射することによって、レーザ光の照射領域に対応する光吸収膜を被転置基板に転置し、光吸収層である導電層や半導体層を所望の形状（パターン）で形成する。本明細書において、最初の工程で光吸収膜である導電膜や半導体膜を形成し、レーザ光を照射される基板を転置基板、最終的に選択的に光吸収層である導電層や半導体層が形成される基板を被転置基板ともいう。フォトリソグラフィ工程を用いることなく選択的に所望の形状を有するように形成することができるため、工程簡略化、低コスト化などが達成できる。 In addition, a conductive layer, a semiconductor layer, or the like can be selectively formed to have a desired shape without using a photolithography process. A light absorption film such as a conductive film or a semiconductor film is formed on a translucent transfer substrate, and the light absorption film corresponding to the laser light irradiation region is transferred by selectively irradiating laser light from the transfer substrate side. A conductive layer or a semiconductor layer which is a light absorption layer is formed in a desired shape (pattern) by being transferred to the substrate. In this specification, a conductive film or a semiconductor film which is a light absorption film is formed in the first step, a substrate to be irradiated with laser light is a transfer substrate, and finally a conductive layer or a semiconductor layer which is a light absorption layer selectively. The substrate on which is formed is also referred to as a transferred substrate. Since a desired shape can be selectively formed without using a photolithography process, process simplification, cost reduction, and the like can be achieved.
本発明の表示装置の作製方法の一は、導電層上にマスクを設け、マスクを設けた導電層上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成し、開口に導電層と接するように導電膜を形成する。 According to one method for manufacturing a display device of the present invention, a mask is provided over a conductive layer, an insulating film is formed over the conductive layer provided with the mask, and the insulating layer having an opening is formed by removing the mask. A conductive film is formed in contact with the conductive layer in the opening.
本発明の表示装置の作製方法の一は、ゲート電極層、ゲート絶縁層、半導体層、ソース電極層及びドレイン電極層を有する薄膜トランジスタを形成し、ソース電極層又はドレイン電極層上にマスクを設け、マスクを設けたソース電極層又はドレイン電極層を有する薄膜トランジスタ上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成し、開口にソース電極層又はドレイン電極層と接するように画素電極層を形成する。 One method for manufacturing a display device of the present invention is to form a thin film transistor having a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and provide a mask over the source electrode layer or the drain electrode layer. An insulating film is formed over the thin film transistor having the source or drain electrode layer provided with the mask, and the insulating layer having an opening is formed by removing the mask so that the opening is in contact with the source or drain electrode layer A pixel electrode layer is formed on the substrate.
本発明の表示装置の作製方法の一は、ゲート電極層、ゲート絶縁層、半導体層、ソース電極層及びドレイン電極層を有する薄膜トランジスタを形成し、ソース電極層又はドレイン電極層上にマスクを設け、マスクを設けたソース電極層又はドレイン電極層を有する薄膜トランジスタ上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成し、開口にソース電極層又はドレイン電極層と接するように第１の電極層を形成し、第１の電極層上に電界発光層を形成し、電界発光層上に第２の電極層を形成する。 One method for manufacturing a display device of the present invention is to form a thin film transistor having a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and provide a mask over the source electrode layer or the drain electrode layer. An insulating film is formed over the thin film transistor having the source or drain electrode layer provided with the mask, and the insulating layer having an opening is formed by removing the mask so that the opening is in contact with the source or drain electrode layer A first electrode layer is formed, an electroluminescent layer is formed on the first electrode layer, and a second electrode layer is formed on the electroluminescent layer.
上記で形成する導電層の代わりに半導体層を用いることもできる。半導体材料を用いると半導体層とすることができる。本発明は、表示装置を構成するいずれの導電層、半導体層にも用いることができる。例えば導電層としては、配線層、ゲート電極層、ソース電極層、ドレイン電極層、及び画素電極層などに用いることができる。 A semiconductor layer can also be used instead of the conductive layer formed above. When a semiconductor material is used, a semiconductor layer can be obtained. The present invention can be used for any conductive layer and semiconductor layer constituting a display device. For example, the conductive layer can be used for a wiring layer, a gate electrode layer, a source electrode layer, a drain electrode layer, a pixel electrode layer, and the like.
本発明は表示機能を有する装置である表示装置に用いることができ、本発明を用いる表示装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とＴＦＴとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。本発明において、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライトユニット（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。 The present invention can be used for a display device that is a device having a display function. The display device using the present invention includes an organic substance, an inorganic substance, or an organic substance that emits light called electroluminescence (hereinafter also referred to as “EL”). There are a light-emitting display device in which a light-emitting element in which a layer containing a mixture of an organic substance and an inorganic substance is interposed between electrodes and a TFT are connected, and a liquid crystal display device in which a liquid crystal element having a liquid crystal material is used as a display element. In the present invention, a display device refers to a device having a display element (such as a liquid crystal element or a light emitting element). Note that a display panel body in which a plurality of pixels including a display element such as a liquid crystal element or an EL element and a peripheral driver circuit for driving these pixels are formed over a substrate may be used. Furthermore, a device to which a flexible printed circuit (FPC) or a printed wiring board (PWB) is attached (such as an IC, a resistor, a capacitor, an inductor, or a transistor) may also be included. Furthermore, an optical sheet such as a polarizing plate or a retardation plate may be included. Furthermore, a backlight unit (which may include a light guide plate, a prism sheet, a diffusion sheet, a reflection sheet, and a light source (such as an LED or a cold cathode tube)) may be included.
なお、表示素子や表示装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。 Note that the display element and the display device can have various forms or have various elements. For example, EL elements (organic EL elements, inorganic EL elements or EL elements including organic and inorganic substances), electron-emitting elements, liquid crystal elements, electronic ink, grating light valves (GLV), plasma displays (PDP), digital micromirror devices ( DMD), piezoelectric ceramic displays, carbon nanotubes, and the like, which can be applied to display media whose contrast is changed by an electromagnetic action. Note that a display device using an EL element is an EL display, and a display device using an electron-emitting device is a liquid crystal display such as a field emission display (FED) or a SED type flat display (SED: Surface-conduction Electron-Emitter Display). A display device using the element includes a liquid crystal display, a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, and a display device using electronic ink includes electronic paper.
また、本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。 Further, by using the present invention, a device having a circuit including a semiconductor element (a transistor, a memory element, a diode, or the like) or a semiconductor device such as a chip having a processor circuit can be manufactured. Note that in the present invention, a semiconductor device refers to a device that can function by utilizing semiconductor characteristics.
本発明により、表示装置等を構成する配線等の構成物、及びそれらを絶縁層を介して電気的に接続するコンタクトホールを複雑なフォトリソグラフィ工程を軽減して形成できる。従って、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a component such as a wiring constituting a display device or the like, and a contact hole for electrically connecting them through an insulating layer can be formed while reducing a complicated photolithography process. Therefore, since a display device can be manufactured through a simplified process, material loss is small and cost reduction can be achieved. A high-performance and highly reliable display device can be manufactured with high yield.
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.
（実施の形態１）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的としたコンタクトホールの形成方法について、図１を用いて説明する。
(Embodiment 1)
In this embodiment mode, a method for forming a contact hole, which has high reliability and is manufactured at a low cost with a simplified process, will be described with reference to FIGS.
絶縁層を介して積層する薄膜（導電層、半導体層）同士を電気的に接続する場合、絶縁層に開口（いわゆるコンタクトホールとなる）を形成する。この場合、エッチング工程を用いずに絶縁層に開口を有するように選択的に絶縁層を形成する。開口となる領域にマスクを設けて、マスクの設置領域以外に絶縁層を成膜する。絶縁層を成膜後、マスクを物理的又は化学的に除去すれば、マスクの設けてあった領域は絶縁層において開口となる。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 In the case of electrically connecting thin films (conductive layer and semiconductor layer) stacked via an insulating layer, an opening (a so-called contact hole) is formed in the insulating layer. In this case, the insulating layer is selectively formed so as to have an opening in the insulating layer without using an etching step. A mask is provided in a region to be an opening, and an insulating layer is formed in a region other than the mask installation region. If the mask is physically or chemically removed after the insulating layer is formed, the region where the mask is provided becomes an opening in the insulating layer. Therefore, an insulating layer having an opening is formed on the conductive layer, and the conductive layer under the insulating layer is exposed on the bottom surface of the opening. A conductive film is formed in the opening so as to be in contact with the exposed conductive layer, and the conductive layer and the conductive film are electrically connected to each other in the opening provided in the insulating layer.
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
図１を用いて具体的に説明する。本実施の形態では、図１（Ａ）に示すように、絶縁表面を有する基板７００上に、導電層７０１を形成し、導電層７０１上の開口形成領域にマスク７０３を設ける。図１には、マスクを支持する手段を示していないが、マスクは導電層７０１上に重力や密着性により設けられても良く、密着性や付着性が弱い場合は支持基板上にマスクを設けて、マスクが導電層７０１と接するように支持すればよい。
This will be specifically described with reference to FIG. In this embodiment, as illustrated in FIG. 1A, a
マスク７０３を選択的に設けた状態で導電層７０１上に絶縁膜７０２を成膜する（図１（Ｂ）参照。）。絶縁膜７０２はマスク７０３の設置領域以外の導電層７０１上に成膜され、マスク７０３の設置領域には成膜されない。
An insulating
次にマスク７０３を除去することによって、開口７０５を有する絶縁層７０６ａ、７０６ｂを形成することができる（図１（Ｃ）参照。）。図１（Ｃ）の断面図においては、絶縁層は、絶縁層７０６ａと絶縁層７０６ｂとの間に開口７０５を有して形成される。導電層７０１が露出された開口７０５に導電膜７０７を形成し、導電層７０１と導電膜７０７とを電気的に接続することができる（図１（Ｄ）参照。）。
Next, by removing the
絶縁膜７０２の形成は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。特に、プラズマＣＶＤ法は反応圧力が１Ｐａ〜数百Ｐａと物理的成膜法と比べて、２桁以上高いので、材料の粒子の平均自由行程が小さくなり、障害物に対する回り込みがよいため好ましい。従って、成膜時に用いるマスクの遮蔽領域以外を被覆性よく成膜することができる。本明細書において被覆性がよいとは、膜の形成領域において、膜に穴などの不連続状態が少なく、連続的に形成領域に密着して形成している場合を指す。特に開口を複数接近して設ける場合、マスクも複数密接して設ける必要があるため、粒子の回り込みのよいプラズマＣＶＤ法を用いると、開口形成領域以外のマスク非設置領域には、良好な形状で被覆性よく絶縁膜を成膜することができる。従って得られる開口を有する絶縁層も確実に所望の位置に開口を有する膜に損傷、破壊などを受けていない良好な形状の絶縁層を形成することができる。
The insulating
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
また、マスクの上面形状を、点状、円形、楕円形、矩形、または線状（厳密には細長い長方形状）と適宜設定すると、得られる絶縁層の開口の上面形状も同様にマスク形状を反映して形成することができる。 In addition, if the top surface shape of the mask is appropriately set as a dot, circle, ellipse, rectangle, or line (strictly, a long and narrow rectangle), the top surface shape of the opening of the obtained insulating layer also reflects the mask shape. Can be formed.
図２（Ａ）乃至（Ｄ）にマスクの形状として先端が細い円錐形状の例を示す。図２（Ａ）において、基板７３０上に導電層７３１が形成されており、マスク７３３が導電層７３１上に接して設けられている。マスク７３３は断面形状が導電層に向かって先端が細くなる側辺にテーパーを有する形状である。マスク７３３を導電層７３１上に設置した状態で、絶縁膜７３２を形成する（図２（Ｂ）参照）。絶縁膜７３２はマスク７３３の設置領域以外の導電層７３１上に成膜され、マスク７３３の設置領域には成膜されない。
2A to 2D show examples of a conical shape with a thin tip as a mask shape. In FIG. 2A, a
次にマスク７３３を除去することによって、開口７３５を有する絶縁層７３６ａ、７３６ｂを形成することができる（図２（Ｃ）参照。）。図２（Ｃ）の断面図においては、絶縁層は、絶縁層７３６ａと絶縁層７３６ｂとの間に開口７３５を有して形成される。導電層７３１が露出された開口７３５に導電膜７３７を形成し、導電層７３１と導電膜７３７とを電気的に接続することができる（図２（Ｄ）参照。）。開口７３５は、マスク７３３の形状を反映し、開口の側辺がテーパーを有する形状となっている。
Next, by removing the
マスクの形状において、他の例を図３０（Ａ）乃至（Ｄ）に示す。図３０（Ａ）において、異なる断面形状を有するマスク７６３ａ乃至７６３ｄが基板７６０上に形成された導電層７６１に接して設けられている。マスク７６３ａは、凸部先端が丸みを帯びたドーム状の形状であり、マスク７６３ｂはマスク先端が尖った針状形状である。マスク７６３ｃとマスク７６３ｄは柱状形状であるが、大きさが異なっており、マスク７６３ｃの方がマスク７６３ｄより細い。
Other examples of the shape of the mask are shown in FIGS. In FIG. 30A,
マスク７６３ａ乃至７６３ｄを導電層７６１上に設置した状態で、絶縁膜７６２を形成する（図３０（Ｂ）参照。）。絶縁膜７６２はマスク７６３ａ乃至７６３ｄの設置領域以外の導電層７６１上に成膜され、マスク７６３ａ乃至７６３ｄの設置領域には成膜されない。
The insulating
次にマスク７６３ａ乃至７６３ｄを除去することによって、開口７６５ａ乃至７６５ｄを有する絶縁層７６６を形成することができる（図３０（Ｃ）参照）。導電層７６１が露出された開口７６５ａ乃至７６５ｄに導電膜７６７を形成し、導電層７６１と導電膜７６７とをそれぞれの開口７６５ａ乃至７６５ｄにおいて電気的に接続することができる（図３０（Ｄ）参照）。開口７６５ａ乃至７６５ｄはマスク７６３ａ乃至７６３ｄの形状を反映した形状に形成され、開口７６５ａは、開口底面に向かって丸みを帯びた形状であり、開口７６５ｂは底面に向かって開口の径が細くなり、先端が尖った針状形状である。開口７６５ｃと開口７６５ｄは、大きさが異なっており、開口７６５ｃの方が開口７６５ｄより小さな開口が形成されている。このように異なる形状の複数の開口を有する絶縁層を同一工程で簡便に作製することができる。従って、多様の開口形状が選択できるため、表示装置や半導体装置に含まれる配線等の構成の設計の自由度が向上する。
Next, the insulating
また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。マスクを導電層表面より一部埋め込むように設ける例を、図１４を用いて説明する。 The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. An example in which the mask is provided so as to be partially embedded from the surface of the conductive layer will be described with reference to FIGS.
図１４（Ａ）乃至（Ｄ）にマスクの形状を先端が細い円錐形状の例を示す。図１４（Ａ）において、基板７４０上に導電層７４１が形成されており、マスク７４３が導電層７４１上に導電層７４１に一部埋め込まれるように接して設けられている。マスク７４３は断面形状が導電層に向かって先端が細くなる側辺にテーパーを有する形状である。マスク７４３を導電層７４１上に埋め込んで設置した状態で、絶縁膜７４２を形成する（図１４（Ｂ）参照。）。絶縁膜７４２はマスク７４３の設置領域以外の導電層７４１上に成膜され、マスク７４３の設置領域には成膜されない。
FIGS. 14A to 14D show examples of a mask having a conical shape with a thin tip. In FIG. 14A, a
次にマスク７４３を除去することによって、開口７４５を有する絶縁層７４６ａ、７４６ｂを形成することができる（図１４（Ｃ）参照）開口７４５は一部導電層７４１にわたって形成されている。図１４（Ｃ）の断面図においては、絶縁層は、絶縁層７４６ａと絶縁層７４６ｂとの間に開口７４５を有して形成される。導電層７４１が露出された開口７４５に導電膜７４７を形成し、導電層７４１と導電膜７４７とを電気的に接続することができる（図１４（Ｄ）参照）。開口７４５は、マスク７４３の形状を反映し、開口の側辺がテーパーを有する形状となっている。図１４のようにマスクを導電層の一部に埋め込むように（導電層の表面に凹部を形成するように）設置することで、開口において露出する導電層の面積が増加する。従って、開口に形成される導電膜と導電層との接触面積も向上するため、抵抗が下がる、より電気的なコンタクトがとりやすいといった利点がある。
Next, by removing the
導電層７０１は蒸着法、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いて形成することができる。また、構成物を所望のパターンに転写、または描写できる方法、例えば各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、ディスペンサ法、選択的な塗布法なども用いることができる。
The
導電層７０１、導電膜７０７としてクロム、モリブデン、ニッケル、チタン、コバルト、銅、タングステン、アルミニウム、銀、金、白金、鉛、イリジウム、ロジウム又はタンタルから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、銀、鉛及び銅からなる合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との２層構造としてもよいし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステン膜に代えて窒化タングステン膜を用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金膜に代えてアルミニウムとチタンの合金膜を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
As the
導電層７０１、導電膜７０７としてまた、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化亜鉛にガリウム（Ｇａ）をドープした導電性材料、インジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））を用いても良い。また、導電層の代わりに半導体層を形成する場合は、半導体材料を用いればよく、例えば、シリコン（珪素）、ゲルマニウム、シリコンゲルマニウム、ガリウム砒素、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化ニッケル、酸化亜鉛、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムなどの無機半導体材料を用いることができる。
As the
開口を有する絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。 The insulating layer having an opening is made of a material including silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. It can be formed of a selected material. Further, a material containing siloxane may be used.
複数の開口を有する様に絶縁層を形成する場合、マスクは支持基板に複数の凸部を有するような形状のものを用いることができる。複数の開口を形成することのできるマスクの例を、図３４を用いて説明する。 In the case where the insulating layer is formed so as to have a plurality of openings, a mask having a shape having a plurality of convex portions on the support substrate can be used. An example of a mask capable of forming a plurality of openings will be described with reference to FIGS.
図３４（Ａ）はマスクの支持基板側より見た平面図であり、図３４（Ｂ）は図３４（Ａ）において線Ｏ−Ｐの断面図、図３４（Ｃ）は図３４（Ａ）において線Ｑ−Ｒの断面図である。 34A is a plan view seen from the support substrate side of the mask, FIG. 34B is a cross-sectional view taken along line OP in FIG. 34A, and FIG. 34C is FIG. FIG. 3 is a cross-sectional view taken along line QR.
図３４（Ａ）において、マスク３５３は支持基板３５０、凸部３５１を有している。支持手段である支持基板３５０上に、開口形成領域と対応している場所に複数の凸部３５１が設けられている。凸部３５１が接触するように絶縁層が形成される基板に対向してマスク３５３を設ければよい。図３４におけるマスクは、支持基板３５０に複数の開口３５２を有する構造をしている。支持基板は必ずしも開口を有する必要はないが、ＣＶＤ法などにより用いる反応ガスが、開口３５２より進入し基板に到達しやすいという効果がある。
In FIG. 34A, a
マスクの凸部は、回路設計図面データから、絶縁層において所望の位置に開口を有するように設定すればよい。また、マスクと絶縁層の形成される基板との位置関係は、予めマスク及び基板にマーカを形成しておき位置合わせを行えばよい。この位置あわせは成膜を行うチャンバーにマスク及び被処理基板を設置する前でも後でもよい。 The convex portion of the mask may be set so as to have an opening at a desired position in the insulating layer from the circuit design drawing data. The positional relationship between the mask and the substrate over which the insulating layer is formed may be adjusted by previously forming markers on the mask and the substrate. This alignment may be performed before or after the mask and the substrate to be processed are installed in the chamber for film formation.
開口を有する絶縁層を形成後、マスクの除去はマスクを物理的に引き抜く等して排除してもよいし、開口を有する絶縁層とエッチングの選択比が高い条件で、マスクをエッチング（ドライエッチング又はウエットエッチング）によって化学的に除去してもよい。絶縁層と導電層との密着強度が弱い場合は、エッチングによってマスクを除去するのが好ましい。また、マスクを形状変化することなく絶縁層より物理的手段により除去すると、除去作業が容易でありマスクを繰り返し再利用することができるため、コストを削減することができるという利点がある。 After the insulating layer having an opening is formed, the mask may be removed by physically pulling out the mask or the like, and the mask is etched (dry etching) under a condition where the etching selectivity with the insulating layer having the opening is high. Alternatively, it may be chemically removed by wet etching). When the adhesion strength between the insulating layer and the conductive layer is weak, the mask is preferably removed by etching. Further, when the mask is removed from the insulating layer by physical means without changing its shape, there is an advantage that the removal work is easy and the mask can be reused repeatedly, thereby reducing the cost.
マスクは真空蒸着法、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法により薄膜を成膜した後、所望の形状にエッチングして形成することができる。また、選択的にパターンを形成できる液滴吐出法や、パターンを転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。また、インプリント技術、ｎｍレベルの立体構造物を転写技術で形成できるナノインプリント技術を用いることもできる。インプリント、ナノインプリントは、フォトリソグラフィー工程を用いずに微細な立体構造物を形成できる技術である。 The mask can be formed by forming a thin film by a PVD method such as a vacuum evaporation method or a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method, and then etching it into a desired shape. In addition, a droplet discharge method that can selectively form a pattern, a printing method that can transfer or draw a pattern (a method that forms a pattern such as screen printing or offset printing), other coating methods such as spin coating, dipping method, A dispenser method or the like can also be used. In addition, an imprint technique and a nanoimprint technique capable of forming a three-dimensional structure at the nm level by a transfer technique can also be used. Imprinting and nanoimprinting are techniques that can form fine three-dimensional structures without using a photolithography process.
無機材料でも有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成してもよい。絶縁膜の成膜を遮蔽する手段であるので、金属などの導電材料でも、樹脂などの絶縁材料でもよい。また、繊維などを用いることもできる。装置に設置することを考慮すると、比較的軽量で加工の容易なもので形成することが好ましい。微細な開口を形成する場合は、カーボンナノチューブなどの、ナノチューブ材料を用いることもできる。カーボンナノチューブなどの極細炭素繊維は、グラファイトナノファイバ、カーボンナノファイバ、チューブ状グラファイト、カーボンナノコーン、又はコーン状グラファイトなども用いることができる。 An inorganic material or an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen may be used. Since it is a means for shielding the formation of the insulating film, it may be a conductive material such as metal or an insulating material such as resin. Moreover, a fiber etc. can also be used. In consideration of installation in the apparatus, it is preferable to form it with a relatively light weight and easy to process. In the case of forming a fine opening, a nanotube material such as a carbon nanotube can be used. As the ultrafine carbon fiber such as carbon nanotube, graphite nanofiber, carbon nanofiber, tube-like graphite, carbon nanocone, cone-like graphite, or the like can also be used.
マスクの材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。また、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料などを用いることができる。 The mask material is selected from silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. It is possible to form with a material. Further, a material containing siloxane may be used. Alternatively, an organic material such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, a urethane resin, benzocyclobutene, parylene, fluorinated arylene ether, or polyimide can be used.
開口を形成した後、液体で開口付近に残存する導電性材料や絶縁性材料（導電層又は絶縁層の除去された部分の残存物）を洗浄し、残存物を除去してもよい。この場合、洗浄に水などの無反応物質を用いてもよいし、絶縁層と反応する（溶解する）エッチャントなどの薬液を用いてもよい。エッチャントを用いると開口下の導電層がオーバーエッチングされ、ゴミ等が除去され表面がより平坦化される。また開口を広げることもできる。 After the opening is formed, the conductive material or insulating material remaining in the vicinity of the opening with a liquid (residue of the removed portion of the conductive layer or the insulating layer) may be washed to remove the residue. In this case, an unreacted substance such as water may be used for cleaning, or a chemical solution such as an etchant that reacts (dissolves) with the insulating layer may be used. When an etchant is used, the conductive layer under the opening is over-etched, dust and the like are removed, and the surface is flattened. The opening can also be widened.
このように複雑なフォトリソグラフィ工程によるレジストマスク層の形成を行うことなく、導電層と導電膜とを電気的に接続する開口（コンタクトホール）を絶縁層に形成することができる。 Thus, an opening (contact hole) for electrically connecting the conductive layer and the conductive film can be formed in the insulating layer without forming a resist mask layer by a complicated photolithography process.
従って、本発明を用いて表示装置を作製すると、工程を簡略化することができるので、材料のロスが少なく、コストダウンも達成できる。よって表示装置を歩留まりよく作製することができる。 Therefore, when a display device is manufactured using the present invention, the process can be simplified, so that material loss is small and cost reduction can be achieved. Thus, a display device can be manufactured with high yield.
（実施の形態２）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした複数のコンタクトホールの形成方法について、図４を用いて説明する。
(Embodiment 2)
In this embodiment mode, a method for forming a plurality of contact holes, which has high reliability and is manufactured at a low cost through a simplified process, will be described with reference to FIGS.
絶縁層を介して積層する薄膜（導電層、半導体層）同士を電気的に接続する場合、絶縁層に開口（いわゆるコンタクトホールとなる）を形成する。この場合、エッチング工程を用いずに絶縁層に開口を有するように選択的に絶縁層を形成する。開口となる領域にマスクを設けて、マスクの設置領域以外に絶縁層を成膜する。絶縁層を成膜後、マスクを物理的又は化学的に除去すれば、マスクの設けてあった領域は絶縁層において開口となる。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 In the case of electrically connecting thin films (conductive layer and semiconductor layer) stacked via an insulating layer, an opening (a so-called contact hole) is formed in the insulating layer. In this case, the insulating layer is selectively formed so as to have an opening in the insulating layer without using an etching step. A mask is provided in a region to be an opening, and an insulating layer is formed in a region other than the mask installation region. If the mask is physically or chemically removed after the insulating layer is formed, the region where the mask is provided becomes an opening in the insulating layer. Therefore, an insulating layer having an opening is formed on the conductive layer, and the conductive layer under the insulating layer is exposed on the bottom surface of the opening. A conductive film is formed in the opening so as to be in contact with the exposed conductive layer, and the conductive layer and the conductive film are electrically connected to each other in the opening provided in the insulating layer.
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
図４を用いて具体的に説明する。図４（Ａ２）乃至（Ｄ２）は、導電層の平面図であり、図４（Ａ１）乃至（Ｄ１）は図４（Ａ２）乃至（Ｄ２）における線Ｌ−Ｍの断面図である。 This will be specifically described with reference to FIG. 4A2 to 4D2 are plan views of the conductive layer, and FIGS. 4A1 to 4D1 are cross-sectional views taken along line LM in FIGS. 4A2 to 4D2.
図４に示すように、基板３００上に、導電層３０１ａ、３０１ｂ、３０１ｃ、３０１ｄが形成されている。本実施の形態では、図４（Ａ）に示すように、絶縁表面を有する基板３００上に、導電層３０１ａ、３０１ｂ、３０１ｃ、３０１ｄを形成し、導電層３０１ａ、３０１ｂ、３０１ｃ、３０１ｄ上の開口形成領域に、凸部３１２（３１２ａ、３１２ｂ）が位置するように、凸部３１２（３１２ａ、３１２ｂ）及び開口３１０を有するマスク３０３を設ける。マスク３０３は導電層上に重力や密着性により設けられても良く、密着性や付着性が弱い場合は支持基板上にマスクを設けて、マスクが導電層と接するように支持すればよい。
As illustrated in FIG. 4,
マスク３０３を選択的に設けた状態で導電層３０１ａ、３０１ｂ、３０１ｃ、３０１ｄ上に絶縁膜３０２を成膜する（図１（Ｂ）参照）。絶縁膜３０２はマスク３０３の設置領域以外の導電層３０１ａ、３０１ｂ、３０１ｃ、３０１ｄ上に成膜され、マスク３０３の設置領域には成膜されない。
An insulating
次にマスク３０３を除去することによって、開口３０５ａ、３０５ｂ、３０５ｃ、３０５ｄを有する絶縁層３０６（３０６ａ、３０６ｂ、３０６ｃ）を形成することができる（図４（Ｃ）参照。）。マスク３０３は支持基板上に、開口形成領域と対応している場所に複数の凸部３１２（３１２ａ、３１２ｂ）が設けられている。図４におけるマスク３０３は、支持基板に複数の開口３１０を有する構造をしている。支持基板は必ずしも開口を有する必要はないが、ＣＶＤ法などにより用いる反応ガス３１３が、開口３１０より進入し基板に到達しやすいという効果がある。
Next, by removing the
図４（Ｃ）の断面図においては、絶縁層は、絶縁層３０６ａと絶縁層３０６ｂとの間に開口３０５ａを、絶縁層３０６ｂと絶縁層３０６ｃとの間に開口３０５ｂを有して形成される。導電層３０１ａが露出された開口３０５ａに導電膜３０７ａを形成し、導電層３０１ａと導電膜３０７ａとを電気的に接続することができる。同様に、導電層３０１ｂが露出された開口３０５ｂに導電膜３０７ｂを形成し、導電層３０１ｂと導電膜３０７ｂとを電気的に接続することができる（図４（Ｄ）参照。）。
4C, the insulating layer is formed to have an
絶縁膜３０２の形成は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。特に、プラズマＣＶＤ法は反応圧力が１Ｐａ〜数百Ｐａと物理的成膜法と比べて、２桁以上高いので、材料の粒子の平均自由行程が小さくなり、障害物に対する回り込みがよいため好ましい。従って、成膜時に用いるマスクの遮蔽領域以外を被覆性よく成膜することができる。特に開口を複数接近して設ける場合、マスクも複数密接して設ける必要があるため、粒子の回り込みのよいプラズマＣＶＤ法を用いると、開口形成領域以外のマスク非設置領域には、良好な形状で被覆性よく絶縁膜を成膜することができる。従って得られる開口を有する絶縁層も確実に所望の位置に開口を有する膜に損傷、破壊などを受けていない良好な形状の絶縁層を形成することができる。
The insulating
開口を有する絶縁層（成膜する絶縁膜）は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。 Insulating layers having openings (insulating films to be formed) are silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic materials. It can be formed of a material selected from substances including an insulating material. Further, a material containing siloxane may be used.
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
マスクの凸部は、回路設計図面データから、絶縁層において所望の位置に開口を有するように設定すればよい。また、マスクと絶縁層の形成される基板との位置関係は、予めマスク及び基板にマーカを形成しておき位置合わせを行えばよい。この位置あわせは成膜を行うチャンバーにマスク及び被処理基板を設置する前でも後でもよい。 The convex portion of the mask may be set so as to have an opening at a desired position in the insulating layer from the circuit design drawing data. The positional relationship between the mask and the substrate over which the insulating layer is formed may be adjusted by previously forming markers on the mask and the substrate. This alignment may be performed before or after the mask and the substrate to be processed are installed in the chamber for film formation.
開口を有する絶縁層を形成後、マスクの除去はマスクを物理的に引き抜く等して排除してもよいし、開口を有する絶縁層とエッチングの選択比が高い条件で、マスクをエッチング（ドライエッチング又はウエットエッチング）によって化学的に除去してもよい。絶縁層と導電層との密着強度が弱い場合は、エッチングによってマスクを除去するのが好ましい。また、マスクを形状変化することなく絶縁層より物理的手段により除去すると、除去作業が容易でありマスクを繰り返し再利用することができるため、コストを削減することができるという利点がある。 After the insulating layer having an opening is formed, the mask may be removed by physically pulling out the mask or the like, and the mask is etched (dry etching) under a condition where the etching selectivity with the insulating layer having the opening is high. Alternatively, it may be chemically removed by wet etching). When the adhesion strength between the insulating layer and the conductive layer is weak, the mask is preferably removed by etching. Further, when the mask is removed from the insulating layer by physical means without changing its shape, there is an advantage that the removal work is easy and the mask can be reused repeatedly, thereby reducing the cost.
マスクは蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などにより薄膜を成膜した後、所望の形状にエッチングして形成することができる。また、選択的にパターンを形成できる液滴吐出法や、パターンを転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。また、インプリント技術、ｎｍレベルの立体構造物を転写技術で形成できるナノインプリント技術を用いることもができる。インプリント、ナノインプリントは、フォトリソグラフィー工程を用いずに微細な立体構造物を形成できる技術である。 The mask can be formed by forming a thin film by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method, and then etching it into a desired shape. In addition, a droplet discharge method that can selectively form a pattern, a printing method that can transfer or draw a pattern (a method that forms a pattern such as screen printing or offset printing), other coating methods such as spin coating, dipping method, A dispenser method or the like can also be used. In addition, an imprint technique and a nanoimprint technique capable of forming a three-dimensional structure at the nm level by a transfer technique can also be used. Imprinting and nanoimprinting are techniques that can form fine three-dimensional structures without using a photolithography process.
無機材料でも有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成してもよい。絶縁膜の成膜を遮蔽する手段であるので、金属などの導電材料でも、樹脂などの絶縁材料でもよい。また、繊維などを用いることもできる。装置に設置することを考慮すると、比較的軽量で加工の容易なもので形成することが好ましい。微細な開口を形成する場合は、カーボンナノチューブなどの、ナノチューブ材料を用いることもできる。カーボンナノチューブなどの極細炭素繊維は、グラファイトナノファイバ、カーボンナノファイバ、チューブ状グラファイト、カーボンナノコーン、又はコーン状グラファイトなども用いることができる。 An inorganic material or an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen may be used. Since it is a means for shielding the formation of the insulating film, it may be a conductive material such as metal or an insulating material such as resin. Moreover, a fiber etc. can also be used. In consideration of installation in the apparatus, it is preferable to form it with a relatively light weight and easy to process. In the case of forming a fine opening, a nanotube material such as a carbon nanotube can be used. As the ultrafine carbon fiber such as carbon nanotube, graphite nanofiber, carbon nanofiber, tube-like graphite, carbon nanocone, cone-like graphite, or the like can also be used.
マスクの材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。また、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料などを用いることができる。 The mask material is selected from silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. It is possible to form with a material. Further, a material containing siloxane may be used. Alternatively, an organic material such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, a urethane resin, benzocyclobutene, parylene, fluorinated arylene ether, or polyimide can be used.
開口を形成した後、液体で開口付近に残存する導電性材料や絶縁性材料（導電層又は絶縁層の除去された部分の残存物）を洗浄し、残存物を除去してもよい。この場合、洗浄に水などの無反応物質を用いてもよいし、絶縁層と反応する（溶解する）エッチャントなどの薬液を用いてもよい。エッチャントを用いると開口下の導電層がオーバーエッチングされ、ゴミ等が除去され表面がより平坦化される。また開口を広げることもできる。 After the opening is formed, the conductive material or insulating material remaining in the vicinity of the opening with a liquid (residue of the removed portion of the conductive layer or the insulating layer) may be washed to remove the residue. In this case, an unreacted substance such as water may be used for cleaning, or a chemical solution such as an etchant that reacts (dissolves) with the insulating layer may be used. When an etchant is used, the conductive layer under the opening is over-etched, dust and the like are removed, and the surface is flattened. The opening can also be widened.
このように複雑なフォトリソグラフィ工程によるレジストマスク層の形成を行うことなく、導電層と導電膜とを電気的に接続する開口（コンタクトホール）を絶縁層に形成することができる。 Thus, an opening (contact hole) for electrically connecting the conductive layer and the conductive film can be formed in the insulating layer without forming a resist mask layer by a complicated photolithography process.
従って、本発明を用いて表示装置を作製すると、工程を簡略化することができるので、材料のロスが少なく、コストダウンも達成できる。よって表示装置を歩留まりよく作製することができる。 Therefore, when a display device is manufactured using the present invention, the process can be simplified, so that material loss is small and cost reduction can be achieved. Thus, a display device can be manufactured with high yield.
（実施の形態３）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の作製方法について、図３を用いて説明する。
(Embodiment 3)
In this embodiment, a method for manufacturing a display device, which has high reliability and is manufactured at a low cost with a simplified process, will be described with reference to FIGS.
本実施の形態では、導電層、半導体層などの構成物（パターンともいう）をフォトリソグラフィ工程を用いることなく選択的に所望の形状を有するように形成する。本発明において、構成物（パターンともいう）とは、薄膜トランジスタや表示装置を構成する、配線層、ゲート電極層、ソース電極層、ドレイン電極層などの導電層、半導体層、マスク層、絶縁層などをいい、所定の形状を有して形成される全ての構成要素を含む。 In this embodiment, a structure (also referred to as a pattern) such as a conductive layer and a semiconductor layer is selectively formed so as to have a desired shape without using a photolithography process. In the present invention, a component (also referred to as a pattern) refers to a conductive layer such as a wiring layer, a gate electrode layer, a source electrode layer, and a drain electrode layer, a semiconductor layer, a mask layer, an insulating layer, etc. that constitute a thin film transistor or a display device. Including all components formed with a predetermined shape.
本実施の形態では、導電膜や半導体膜などの光吸収膜を透光性の転置基板に形成し、転置基板側よりレーザ光を選択的に照射することによって、レーザ光の照射領域に対応する光吸収膜を、被転置基板に転置し、光吸収層である導電層や半導体層を所望の形状（パターン）で形成する。本明細書において、最初の工程で光吸収膜である導電膜や半導体膜を形成し、レーザ光を照射される基板を転置基板、最終的に選択的に光吸収層である導電層や半導体層が形成される基板を被転置基板という。フォトリソグラフィ工程を用いることなく選択的に所望の形状を有するように形成することができるため、工程簡略化、低コスト化などが達成できる。 In this embodiment mode, a light-absorbing film such as a conductive film or a semiconductor film is formed over a light-transmitting transfer substrate, and laser light is selectively irradiated from the transfer substrate side, thereby corresponding to the laser light irradiation region. The light absorption film is transferred to the transfer substrate, and a conductive layer and a semiconductor layer which are light absorption layers are formed in a desired shape (pattern). In this specification, a conductive film or a semiconductor film which is a light absorption film is formed in the first step, a substrate to be irradiated with laser light is a transfer substrate, and finally a conductive layer or a semiconductor layer which is a light absorption layer selectively. A substrate on which is formed is called a transferred substrate. Since a desired shape can be selectively formed without using a photolithography process, process simplification, cost reduction, and the like can be achieved.
本実施の形態で示す薄膜の形成方法を、図３を用いて詳細に説明する。図３（Ａ）において、転置基板である第１の基板２２０１上に光吸収膜２２０２が形成され、光吸収膜２２０２が内側になるように、第１の基板２２０１及び第２の基板２２００が対向して設置されている。
A method for forming a thin film described in this embodiment will be described in detail with reference to FIGS. In FIG. 3A, a
基板２２０１側より、基板２２０１を透過させレーザ光２２０３を選択的に光吸収膜２２０２に照射する。レーザ光２２０３が照射された領域の光吸収膜２２０２は、レーザ光２２０３を吸収し、その熱などのエネルギーにより第２の基板２２００側に光吸収層２２０５として転置される。一方、レーザ光２２０３が照射されなかった領域は、光吸収膜２２０４ａ、２２０４ｂとして第１の基板２２０１側に残存する。このように、光吸収層２２０６である薄膜を所望のパターンに加工する際にフォトリソグラフィ工程を用いることなく、導電層、半導体層などの構成物（パターンともいう）を選択的に所望の形状を有するように形成する。
From the
レーザ光により転置後、光吸収層に加熱処理を行ってもよく、レーザ光を照射してもよい。 After the transfer with the laser beam, the light absorption layer may be subjected to heat treatment or may be irradiated with the laser beam.
転置物である光吸収膜２２０２には、照射される光を吸収する材料を用い、第１の基板２２０１には照射される光を透過する、透光性の基板を用いる。本発明を用いると、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで表示装置を作製することができる。
A light-absorbing
本実施の形態の薄膜形成方法は、薄膜トランジスタや表示装置を構成する、配線層、ゲート電極層、ソース電極層、ドレイン電極層などの導電層、半導体層、マスク層、絶縁層などの形成に用いることができ、光吸収膜として所望の材料を用いた膜を形成し、その膜が吸収する光を選択し、照射すればよい。 The thin film formation method of this embodiment is used for forming a conductive layer such as a wiring layer, a gate electrode layer, a source electrode layer, and a drain electrode layer, a semiconductor layer, a mask layer, an insulating layer, and the like which constitute a thin film transistor or a display device. A film using a desired material can be formed as the light absorption film, and light absorbed by the film can be selected and irradiated.
例えば、光吸収膜として導電性材料を用いることができ、例えば、クロム、タンタル、銀、モリブデン、ニッケル、チタン、コバルト、銅、又はアルミニウムのうち一種又は複数を用いて形成することができる。また、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化亜鉛にガリウム（Ｇａ）をドープした導電性材料、インジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））を用いても良い。また、光吸収膜として半導体材料を用いることもでき、例えば、シリコン（珪素）、ゲルマニウム、シリコンゲルマニウム、ガリウム砒素、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化ニッケル、酸化亜鉛、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムなどの無機半導体材料を用いることができる。また光吸収膜に水素や不活性気体（ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）など）を添加してもよい。 For example, a conductive material can be used for the light absorption film, and for example, one or more of chromium, tantalum, silver, molybdenum, nickel, titanium, cobalt, copper, or aluminum can be used. Indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), a conductive material in which zinc oxide is doped with gallium (Ga), indium zinc oxide (IZO (indium) zinc oxide)) may be used. A semiconductor material can also be used as the light absorption film, for example, silicon (silicon), germanium, silicon germanium, gallium arsenide, molybdenum oxide, tin oxide, bismuth oxide, vanadium oxide, nickel oxide, zinc oxide, gallium arsenide. Inorganic semiconductor materials such as gallium nitride, indium oxide, indium phosphide, indium nitride, cadmium sulfide, cadmium telluride, and strontium titanate can be used. Further, hydrogen or an inert gas (such as helium (He), argon (Ar), krypton (Kr), neon (Ne), or xenon (Xe)) may be added to the light absorption film.
本発明により、表示装置を構成する配線等の構成物を、所望の形状で形成できる。また複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a component such as a wiring constituting the display device can be formed in a desired shape. In addition, a display device can be manufactured through a simplified process by reducing complicated photolithography processes, so that material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
（実施の形態４） (Embodiment 4)
本発明の実施の形態について、図８乃至図１３を用いて説明する。より詳しくは、本発明を適用した、逆スタガ型の薄膜トランジスタを有する表示装置の作製方法について説明する。図８乃至図１２の（Ａ）は表示装置画素部の平面図であり、図８乃至図１２の（Ｂ）は、図８乃至図１２の（Ａ）における線Ａ−Ｃによる断面図、（Ｃ）は線Ｂ−Ｄによる断面図である。図１３（Ａ）（Ｂ）も表示装置の断面図である。 An embodiment of the present invention will be described with reference to FIGS. More specifically, a method for manufacturing a display device having an inverted staggered thin film transistor to which the present invention is applied will be described. 8A to 12A are plan views of the display device pixel portion, and FIG. 8B to FIG. 12B are cross-sectional views taken along line A-C in FIG. 8A to FIG. C) is a sectional view taken along line BD. 13A and 13B are also cross-sectional views of the display device.
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板１００の表面が平坦化されるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによって、研磨しても良い。なお、基板１００上に、絶縁層を形成してもよい。絶縁層は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の種々の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板１００からの汚染物質などを遮断する効果がある。
As the
基板１００上に、ゲート電極層１０３、１０４（１０４ａ、１０４ｂ）を形成する。ゲート電極層１０３、１０４（１０４ａ、１０４ｂ）は、銀、金、ニッケル、白金、鉛、イリジウム、ロジウム、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、銀、鉛及び銅からなる合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との２層構造としてもよいし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステン膜に代えて窒化タングステン膜を用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金膜に代えてアルミニウムとチタンの合金膜を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
Gate electrode layers 103 and 104 (104a and 104b) are formed over the
ゲート電極層１０３、１０４ａ、１０４ｂは、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いて導電膜を形成し、マスク層を用いて該導電膜を加工して形成することができる。また、構成物を所望のパターンに転写、または描写できる方法、例えば各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、液滴吐出法、ディスペンサ法、選択的な塗布法なども用いることができる。 For the gate electrode layers 103, 104a, and 104b, a conductive film is formed using a PVD method such as an evaporation method or a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method, and a mask layer is used. Thus, the conductive film can be processed and formed. In addition, a method capable of transferring or drawing the composition into a desired pattern, for example, various printing methods (screen (stencil) printing, offset (flat plate) printing, letterpress printing, gravure (intaglio printing), etc.) ), A droplet discharge method, a dispenser method, a selective coating method, and the like can also be used.
導電膜の加工は、ドライエッチングまたはウェットエッチングによりエッチング加工すればよい。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。 The conductive film may be processed by dry etching or wet etching. Using an ICP (Inductively Coupled Plasma) etching method, the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) are appropriately set. By adjusting, the electrode layer can be etched into a tapered shape. As an etching gas, using Cl 2, BCl 3, SiCl 4 or a chlorine-based gas typified by CCl 4, fluorine-based gas or O 2 and typified by CF 4, SF 6 or NF 3 as appropriate be able to.
また、ゲート電極層の形成は、転置基板上に導電性を有する光吸収膜を形成後、レーザ光によって選択的に被転置基板へ所望の形状に加工して形成してもよい。レーザ光により転置後、光吸収層に加熱処理を行ってもよく、レーザ光を照射してもよい。 Alternatively, the gate electrode layer may be formed by forming a conductive light absorption film over the transfer substrate and then selectively processing the transfer electrode into a desired shape with a laser beam. After the transfer with the laser beam, the light absorption layer may be subjected to heat treatment or may be irradiated with the laser beam.
転置物である光吸収膜には、照射される光を吸収する材料を用い、転置基板には照射される光を透過する、透光性の基板を用いる。本発明を用いると、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで表示装置を作製することができる。 A light-absorbing film, which is a transposed object, uses a material that absorbs irradiated light, and a translucent substrate that transmits the irradiated light is used for the transposed substrate. When the present invention is used, the substrate can be freely transferred to various substrates, so that the range of substrate material selectivity is widened. In addition, an inexpensive material can be selected as the substrate, so that not only a wide function can be provided depending on the application, but also a display device can be manufactured at low cost.
次に、ゲート電極層１０３、１０４（１０４ａ、１０４ｂ）の上にゲート絶縁層１０５を形成する（図８（Ａ）乃至（Ｃ）参照）。ゲート絶縁層１０５としては、珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。本実施の形態では、窒化珪素膜、酸化珪素膜の２層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、３層以上からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やＮｉＢ膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
Next, the
本実施の形態では、実施の形態１及び実施の形態２で示したように、ゲート絶縁層１０５を、ゲート電極層１０４ａが露出する開口１０７を有するように形成する。ゲート電極層１０４ａ上の開口１０７形成領域にマスク１１３を設け、マスク１１３の設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去し、マスクの設けてあった領域は絶縁層において開口となる。従って、ゲート電極層１０４ａ上に開口１０７を有するゲート絶縁層１０５が形成され、ゲート絶縁層１０５下のゲート電極層１０４ａが開口１０７の底面に露出する。
In this embodiment mode, as described in Embodiment Modes 1 and 2, the
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本実施の形態では、プラズマＣＶＤ法を用いて絶縁層を形成する例を示す。プラズマＣＶＤ法は反応圧力が１Ｐａ〜数百Ｐａと物理的成膜法と比べて、２桁以上高いので、材料の粒子の平均自由行程が小さくなり、障害物に対する回り込みがよいため好ましい。従って、成膜時に用いるマスクの遮蔽領域以外を被覆性よく成膜することができる。特に開口を複数接近して設ける場合、マスクも複数密接して設ける必要があるため、粒子の回り込みのよいプラズマＣＶＤ法を用いると、開口形成領域以外のマスク非設置領域には、良好な形状で被覆性よく絶縁膜を成膜することができる。従って得られる開口を有する絶縁層も確実に所望の位置に開口を有する膜に損傷、破壊などを受けていない良好な形状の絶縁層を形成することができる。 In this embodiment, an example in which an insulating layer is formed using a plasma CVD method is described. The plasma CVD method is preferable because the reaction pressure is 1 Pa to several hundred Pa, which is two orders of magnitude higher than that of the physical film formation method. Accordingly, it is possible to form a film with good coverage other than the masked region used for film formation. In particular, when a plurality of openings are provided close to each other, it is necessary to provide a plurality of masks in close contact with each other. An insulating film can be formed with good coverage. Therefore, an insulating layer having an opening having a good shape can be reliably formed without being damaged or broken by a film having an opening at a desired position.
図３５に平行平板型のプラズマＣＶＤ装置の処理室（チャンバーとも呼ぶ）の断面図を示す。図３５において、接地されたチャンバー１３００内には、高周波電源１３０３に、制御回路１３０４を介して接続された第１の電極（上部電極、シャワー電極、高周波電極）１３０１及び接地されている第２の電極（下部電極、接地電極）１３０２が設けられている。第２の電極１３０２上に被処理基板１３１０が設置される。
FIG. 35 shows a cross-sectional view of a processing chamber (also called a chamber) of a parallel plate type plasma CVD apparatus. In FIG. 35, in a grounded
第１の電極１３０１により高周波電力が投入され、第１の電極１３０１及び第２の電極１３０２間の放電中での反応により膜が成膜される。原料ガスは供給系１３０５より供給される。ここでは供給系が１系統しか図示していないが、必要に応じて複数のガス供給系を設けることが可能である。
High-frequency power is input from the
また、チャンバー１３００には、排気系１３０７が設けられ、反応後の排気ガスを排出する。なお、電極構造が中空構造（複数のシャワー板が重なりガスを分散する構造、いわゆるシャワーヘッド構造）となっていてもよい。また、供給系１３０５及び排気系１３０７には、バルブ（１３０６、１３０８）がそれぞれ設けられており、供給するガス圧及びチャンバー内の圧力を制御する。
Further, the
ヒータ１３０９は、第２の電極１３０２と接して設けられているが、この構造に限られない。また、第１の電極１３０１にヒータ（図示しない）を設けてもよい。また、チャンバーの外壁にヒータを設け、チャンバー内をホットウォール構造としてもよい。
The
また、チャンバーの側面には窓（図示しない）が設けられ、この窓を開閉して基板が収納されているカセット室からロボットアーム等の搬送機構を経由して基板をチャンバー内に移送することができる。 In addition, a window (not shown) is provided on the side surface of the chamber, and the window can be opened and closed to transfer the substrate into the chamber from a cassette chamber in which the substrate is stored via a transport mechanism such as a robot arm. it can.
本発明では、被処理基板１３１０に絶縁層１３１１を形成する際、開口形成領域にマスク１３１２を設置し、開口を有する絶縁層を形成する。図３５に示すように、被処理基板１３１０上にはマスク１３１２が設置された状態で、原料ガスを供給し絶縁層１３１１を形成する。
In the present invention, when the insulating
本実施の形態では、マスク１３１２は複数の開口を有しており、反応した原料ガスがその開口から進入し、マスクを回り込んで被処理基板１３１０に到達できるようになっている。
In this embodiment mode, the
マスクの凸部は、回路設計図面データから、絶縁層において所望の位置に開口を有するように設定すればよい。また、マスク１３１２と絶縁層の形成される被処理基板１３１０との位置関係は、予めマスク１３１２及び被処理基板１３１０にマーカを形成しておき位置合わせを行えばよい。マスク１３１２及び被処理基板１３１０の位置あわせを行った後、チャンバー１３００にマスク１３１２及び被処理基板１３１０を挿入してもよいし、チャンバー１３００にマスク１３１２に設置した後、被処理基板１３１０をチャンバー１３００内に挿入し、マスク１３１２及び被処理基板１３１０の位置あわせを行ってもよい。
The convex portion of the mask may be set so as to have an opening at a desired position in the insulating layer from the circuit design drawing data. The positional relationship between the
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
エッチング加工を用いる場合はプラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電プラズマによるエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 When etching is used, either plasma etching (dry etching) or wet etching may be employed, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based or chlorine-based gas such as CF 4 , NF 3 , Cl 2 , or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an etching process using atmospheric discharge plasma is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.
次に半導体層を形成する。一導電性型を有する半導体層は必要に応じて形成すればよい。またｎ型を有する半導体層を形成し、ｎチャネル型ＴＦＴのＮＭＯＳ構造、ｐ型を有する半導体層を形成したｐチャネル型ＴＦＴのＰＭＯＳ構造、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとのＣＭＯＳ構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴを形成することもできる。ｎ型を有する半導体層を形成するかわりに、ＰＨ３ガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。 Next, a semiconductor layer is formed. A semiconductor layer having one conductivity type may be formed as necessary. In addition, an n-type semiconductor layer is formed, an n-channel TFT NMOS structure, a p-channel TFT PMOS structure having a p-type semiconductor layer, and an n-channel TFT and p-channel TFT CMOS structure. Can be produced. Further, in order to impart conductivity, an n-channel TFT or a p-channel TFT can be formed by adding an element imparting conductivity by doping and forming an impurity region in the semiconductor layer. Instead of forming an n-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas.
半導体層を形成する材料は、スパッタリング法やシランやゲルマンに代表される半導体材料ガスを用いた気相成長法で作製されるアモルファス半導体（以下「ＡＳ」ともいう）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう）半導体などを用いることができる。半導体層は各種手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜することができる。 A material for forming the semiconductor layer is an amorphous semiconductor (hereinafter also referred to as “AS”) manufactured by a sputtering method or a vapor phase growth method using a semiconductor material gas typified by silane or germane. Alternatively, a polycrystalline semiconductor crystallized using heat energy or a semi-amorphous (also referred to as microcrystal or microcrystal; hereinafter also referred to as “SAS”) semiconductor can be used. The semiconductor layer can be formed by various means (such as sputtering, LPCVD, or plasma CVD).
ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）の終端化するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。珪素を主成分とするＳＡＳは、珪素を含む気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪素を含む気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。またＦ２、ＧｅＦ４を混合させても良い。この珪素を含む気体をＨ２、又は、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。基板加熱温度は３００℃以下が好ましく、１００〜２００℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×１０２０ｃｍ−３以下とすることが望ましく、特に、酸素濃度は５×１０１９ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。また半導体層としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is a main component, the Raman spectrum is shifted to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. A SAS containing silicon as a main component is formed by glow discharge decomposition (plasma CVD) of a gas containing silicon. As a gas containing silicon, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, or the like can be used. Further, F 2 and GeF 4 may be mixed. The gas containing silicon may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times, the pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, impurities derived from atmospheric components such as oxygen, nitrogen, and carbon are preferably 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。 A typical example of an amorphous semiconductor is hydrogenated amorphous silicon, and a typical example of a crystalline semiconductor is polysilicon. Polysilicon (polycrystalline silicon) is mainly made of so-called high-temperature polysilicon using polysilicon formed through a process temperature of 800 ° C. or higher as a main material, or polysilicon formed at a process temperature of 600 ° C. or lower. And so-called low-temperature polysilicon, and polysilicon crystallized by adding an element that promotes crystallization. Of course, as described above, a semi-amorphous semiconductor or a semiconductor including a crystal phase in a part of the semiconductor layer can also be used.
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、各種の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。 In the case where a crystalline semiconductor layer is used for the semiconductor layer, a method for manufacturing the crystalline semiconductor layer can be selected from various methods (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel. A crystallization method or the like may be used. In addition, a microcrystalline semiconductor that is a SAS can be crystallized by laser irradiation to improve crystallinity. In the case where an element for promoting crystallization is not introduced, the amorphous silicon film is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous silicon film with laser light, whereby the concentration of hydrogen contained in the amorphous silicon film is set to 1 ×. Release to 10 20 atoms / cm 3 or less. This is because the amorphous silicon film is destroyed when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light.
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。 The method of introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。 The crystallization of the amorphous semiconductor layer may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.
また、結晶性半導体層を、直接基板にプラズマＣＶＤ法により選択的に形成しても良い。 Further, the crystalline semiconductor layer may be selectively formed directly on the substrate by a plasma CVD method.
半導体として、有機半導体材料を用い、印刷法、ディスペンサ法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料なども用いることができる。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体等の可溶性の高分子材料やペンタセンを用いることができる。 As a semiconductor, an organic semiconductor material can be used and formed by a printing method, a dispenser method, a spray method, a spin coating method, a droplet discharge method, or the like. In this case, the number of processes can be reduced because the etching process is not necessary. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and an organic dye, a conductive polymer material, or the like can also be used. The organic semiconductor material used in the present invention is preferably a π-electron conjugated polymer material whose skeleton is composed of conjugated double bonds. Typically, a soluble polymer material such as polythiophene, polyfluorene, poly (3-alkylthiophene), or a polythiophene derivative, or pentacene can be used.
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。 In addition, as an organic semiconductor material that can be used in the present invention, there is a material that can form a semiconductor layer by processing after forming a soluble precursor. Examples of such an organic semiconductor material include polythienylene vinylene, poly (2,5-thienylene vinylene), polyacetylene, a polyacetylene derivative, and polyarylene vinylene.
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオキサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを適用することができる。 When converting the precursor into an organic semiconductor, a reaction catalyst such as hydrogen chloride gas is added as well as heat treatment. Typical solvents for dissolving these soluble organic semiconductor materials include toluene, xylene, chlorobenzene, dichlorobenzene, anisole, chloroform, dichloromethane, γ-butyllactone, butyl cellosolve, cyclohexane, NMP (N-methyl-2 -Pyrrolidone), cyclohexanone, 2-butanone, dioxane, dimethylformamide (DMF), THF (tetrahydrofuran), or the like can be applied.
本実施の形態では、半導体層１０８、１０９及び一導電型を有する半導体層１１０、１１１として非晶質半導体層を形成する（図９（Ａ）乃至（Ｃ）参照。）。本実施の形態では、一導電型を有する半導体膜として、ｎ型を付与する不純物元素であるリン（Ｐ）を含むｎ型を有する半導体膜を形成する。一導電型を有する半導体膜は、ソース領域及びドレイン領域として機能する。一導電型を有する半導体膜は必要に応じて形成すればよく、ｎ型を付与する不純物元素（Ｐ、Ａｓ）を有するｎ型を有する半導体膜やｐ型を付与する不純物元素（Ｂ）を有するｐ型を有する半導体膜を形成することができる。 In this embodiment, amorphous semiconductor layers are formed as the semiconductor layers 108 and 109 and the semiconductor layers 110 and 111 having one conductivity type (see FIGS. 9A to 9C). In this embodiment, an n-type semiconductor film containing phosphorus (P) which is an impurity element imparting n-type conductivity is formed as the semiconductor film having one conductivity type. A semiconductor film having one conductivity type functions as a source region and a drain region. A semiconductor film having one conductivity type may be formed as necessary, and includes an n-type semiconductor film having an impurity element imparting n-type (P, As) and an impurity element imparting p-type (B). A p-type semiconductor film can be formed.
次にソース電極層又はドレイン電極層１１６、１１７、１１８、１１９を形成する。ソース電極層又はドレイン電極層１１６、１１７、１１８、１１９は、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｔｉ（チタン）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料等を用いることができる。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを用いても良い。
Next, source or drain electrode layers 116, 117, 118, and 119 are formed. The
ソース電極層又はドレイン電極層１１６、１１７、１１８、１１９は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いて導電膜を形成し、マスク層を用いて当該導電膜を加工して形成することができる。また、構成物を所望のパターンに転写、または描写できる方法、例えば各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、液滴吐出法、ディスペンサ法、選択的な塗布法なども用いることができる。 For the source or drain electrode layers 116, 117, 118, and 119, a conductive film is formed using a PVD method such as an evaporation method or a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. The conductive film can be processed and formed using a mask layer. In addition, a method capable of transferring or drawing the composition into a desired pattern, for example, various printing methods (screen (stencil) printing, offset (flat plate) printing, letterpress printing, gravure (intaglio printing), etc.) ), A droplet discharge method, a dispenser method, a selective coating method, and the like can also be used.
導電膜の加工は、ドライエッチングまたはウェットエッチングによりエッチング加工すればよい。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。 The conductive film may be processed by dry etching or wet etching. Using an ICP (Inductively Coupled Plasma) etching method, the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) are appropriately set. By adjusting, the electrode layer can be etched into a tapered shape. As an etching gas, using Cl 2, BCl 3, SiCl 4 or a chlorine-based gas typified by CCl 4, fluorine-based gas or O 2 and typified by CF 4, SF 6 or NF 3 as appropriate be able to.
ソース電極層又はドレイン電極層の形成は、転置基板上に導電性を有する光吸収膜を形成後、レーザ光によって選択的に被転置基板へ所望の形状に加工して形成してもよい。 The source electrode layer or the drain electrode layer may be formed by forming a light absorption film having conductivity on the transfer substrate and then selectively processing the transfer electrode into a desired shape with a laser beam.
ソース電極層又はドレイン電極層１１６はソース配線層又はドレイン配線層としても機能し、ソース電極層又はドレイン電極層１１８は電源線としても機能する。
The source or drain
ゲート絶縁層１０５に形成した開口１０７において、ソース電極層又はドレイン電極層１１７とゲート電極層１０４とを電気的に接続させる。ソース電極層又はドレイン電極層１１８の一部は容量素子を形成する。ソース電極層又はドレイン電極層１１６、１１７、１１８、１１９を形成した後、半導体層１０８、１０９、一導電型を有する半導体層１１０、１１１を所望の形状に加工する。本実施の形態では、ソース電極層又はドレイン電極層１１６、１１７、１１８、１１９をマスクとして、半導体層１０８、１０９、一導電型を有する半導体層１１０、１１１をエッチングにより加工し、半導体層１１４、１１５、一導電型を有する半導体層１２０ａ、１２０ｂ、１２１ａ、１２１ｂを形成する。
In the
以上の工程で逆スタガ型薄膜トランジスタであるトランジスタ１３９ａ、１３９ｂを作製する（図１０（Ａ）乃至（Ｃ）参照）。
Through the above steps,
ゲート絶縁層１０５及びトランジスタ１３９ａ、１３９ｂ上に開口１２５を有する絶縁層１２３を形成する（図１１（Ａ）乃至（Ｃ）参照）。
An insulating
絶縁層１２３は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。
The insulating
絶縁層１２３は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。
The insulating
本実施の形態では、実施の形態１及び実施の形態２で示したように、絶縁層１２３を、ソース電極層又はドレイン電極層１１９が露出する開口１２５を有するように形成する。ソース電極層又はドレイン電極層１１９上の開口１２５形成領域にマスク１２４を設け、マスク１２４の設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスク１２４を物理的又は化学的に除去し、マスク１２４の設けてあった領域は絶縁層１２３において開口となる。従って、ソース電極層又はドレイン電極層１１９上に開口１２５を有する絶縁層１２３が形成され、絶縁層１２３下のソース電極層又はドレイン電極層１１９が開口１２５の底面に露出する。
In this embodiment mode, as described in Embodiment Modes 1 and 2, the insulating
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
ソース電極層又はドレイン電極層１１９が露出された開口１２５に画素電極として機能する発光素子の第１の電極層１２６を形成し、ソース電極層又はドレイン電極層１１９と第１の電極層１２６とは電気的に接続することができる（図１２（Ａ）乃至（Ｃ）参照。）。
A
第１の電極層１２６も実施の形態３で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。
As shown in
本実施の形態においては、第１の電極層の形成は、導電膜を形成後、マスク層によって所望の形状に加工して形成する。 In this embodiment mode, the first electrode layer is formed by forming a conductive film and then processing it into a desired shape using a mask layer.
第１の電極層１２６は、蒸着法、スパッタリング法などのＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。第１の電極層１２６を形成する導電性材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）などで形成することができる。より好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含むインジウム錫酸化物を用いる。この他、ＺｎＯにガリウム（Ｇａ）をドープした導電性材料、酸化珪素を含み酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された酸化物導電性材料であるインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））を用いても良い。
The
マスク層は、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透光性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、ポジ型レジストやネガ型レジストなどを用いることができる。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度の調整や、界面活性剤等の添加により適宜調整する。 For the mask layer, a resin material such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin is used. Also, a composition comprising an organic material such as benzocyclobutene, parylene, fluorinated arylene ether, translucent polyimide, a compound material obtained by polymerization of a siloxane polymer, a water-soluble homopolymer and a water-soluble copolymer It is formed by a droplet discharge method using a material or the like. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a positive resist or a negative resist can be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.
第１の電極層１２６の加工は、ドライエッチングまたはウェットエッチングによりエッチング加工すればよい。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
The
第１の電極層１２６は、その表面が平坦化されるように、ポリビニルアルコール系の多孔質体で拭浄し、ＣＭＰ法により研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極層１２６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
The
以上の工程により、基板１００上にボトムゲート型のＴＦＴと第１の電極層１２６が接続された表示パネル用のＴＦＴ基板が完成する。また本実施の形態のＴＦＴは逆スタガ型である。
Through the above process, a TFT substrate for a display panel in which the bottom gate TFT and the
次に、絶縁層１３１（隔壁とも呼ばれる）を選択的に形成する。絶縁層１３１は、第１の電極層１２６上に開口部を有するように形成する。本実施の形態では、絶縁層１３１を全面に形成し、レジスト等のマスクによって、エッチングし加工する。絶縁層１３１を、直接選択的に形成できる液滴吐出法、印刷法、ディスペンサ法などを用いて形成する場合は、エッチングによる加工は必ずしも必要はない。
Next, an insulating layer 131 (also referred to as a partition wall) is selectively formed. The insulating
絶縁層１３１は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、その他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。絶縁層１３１は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層１３２、第２の電極層１３３の被覆性が向上する。
The insulating
また、液滴吐出法により、絶縁層１３１を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査する方法、平坦な板状な物で表面を垂直にプレスする方法等により、凹凸を軽減することができる。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。この工程により平坦性が向上すると、表示パネルの表示ムラなどを防止することができ、高精細な画像を表示することができる。
Alternatively, after the insulating
表示パネル用のＴＦＴ基板である基板１００の上に、発光素子を形成する（図１３（Ａ）（Ｂ）参照。）。
A light emitting element is formed over a
電界発光層１３２を形成する前に、大気圧中で２００℃の熱処理を行い第１の電極層１２６、絶縁層１３１中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに電界発光層１３２を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
Before forming the
電界発光層１３２として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき（低分子または高分子材料など）、この場合マスクを用いずとも、ＲＧＢの塗り分けを行うことができるため好ましい。電界発光層１３２上に第２の電極層１３３を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する。
As the
図示しないが、第２の電極層１３３を覆うようにしてパッシベーション膜を設けることは有効である。表示装置を構成する際に設けるパッシベーション（保護）膜は、単層構造でも多層構造でもよい。パッシベーション膜としては、窒化珪素、酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素などのうちいずれかを含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素、窒化珪素のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シロキサン材料を用いてもよい。
Although not shown, it is effective to provide a passivation film so as to cover the
この際、被形成領域を連続的に被覆できる膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、窒素含有炭素膜は反応ガスとしてＣ２Ｈ４ガスとＮ２ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化するといった問題を防止できる。 At this time, a film that can continuously cover the formation region is preferably used as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer having low heat resistance. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The nitrogen-containing carbon film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer. Therefore, the problem that the electroluminescent layer is oxidized during the subsequent sealing process can be prevented.
シール材を形成し、封止基板を用いて封止する。その後、ゲート電極層１０３と電気的に接続して形成されるゲート配線層に、フレキシブル配線基板を接続し、外部との電気的な接続をしても良い。これは、ソース電極層又はドレイン電極層１１６と電気的に接続して形成されるソース配線層又はドレイン配線層も同様である。
A sealing material is formed and sealed using a sealing substrate. After that, a flexible wiring board may be connected to a gate wiring layer formed by being electrically connected to the
素子を有する基板１００と封止基板の間には充填剤を封入して封止する。充填剤の封入には滴下法を用いることもできる。充填剤の代わりに、窒素などの不活性ガスを充填してもよい。また、乾燥剤を表示装置内に設置することによって、発光素子の水分による劣化を防止することができる。乾燥剤の設置場所は、封止基板側でも、素子を有する基板１００側でもよく、シール材が形成される領域に基板に凹部を形成して設置してもよい。また、封止基板の駆動回路領域や配線領域など表示に寄与しない領域に対応する場所に設置すると、乾燥剤が不透明な物質であっても開口率を低下させることがない。充填剤に吸湿性の材料を含むように形成し、乾燥剤の機能を持たせても良い。以上により、発光素子を用いた表示機能を有する表示装置が完成する。
A filler is sealed between the
本実施の形態では、スイッチングＴＦＴはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体層をＳＡＳや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。 In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used. In the case where the semiconductor layer is formed using a SAS or a crystalline semiconductor, an impurity region can be formed by adding an impurity imparting one conductivity type. In this case, the semiconductor layer may have impurity regions having different concentrations. For example, the vicinity of the channel region of the semiconductor layer and the region stacked with the gate electrode layer may be low-concentration impurity regions, and the outer region may be high-concentration impurity regions.
本実施の形態は実施の形態１乃至３と適宜組み合わせることができる。 This embodiment mode can be combined with any of Embodiment Modes 1 to 3 as appropriate.
本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
（実施の形態５）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。本実施の形態における表示装置の作製方法を、図１５を用いて詳細に説明する。
(Embodiment 5)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a light-emitting display device using a light-emitting element as a display element will be described. A method for manufacturing the display device in this embodiment will be described in detail with reference to FIGS.
絶縁表面を有する基板１５０の上に下地膜として、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などにより窒化酸化珪素膜を用いて下地膜１５１ａを１０〜２００ｎｍ（好ましくは５０〜１５０ｎｍ）形成し、酸化窒化珪素膜を用いて下地膜１５１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）積層する。又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。
A base film 151a is formed on a
また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。本実施の形態では、プラズマＣＶＤ法を用いて下地膜１５１ａ、下地膜１５１ｂを形成する。基板１５０としてはガラス基板、石英基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁膜を形成したものを用いれば良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。本実施の形態で作製する表示装置は、基板１５０を通過させて発光素子からの光を取り出す構成であるので、基板１５０は透光性を有する必要がある。
Further, a droplet discharge method, a printing method (a method for forming a pattern such as screen printing or offset printing), a coating method such as a spin coating method, a dipping method, a dispenser method, or the like can also be used. In this embodiment, the base film 151a and the
下地膜としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。 As the base film, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single layer or a laminated structure of two layers or three layers may be used.
次いで、下地膜上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで各種手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すればよい。本実施の形態では、非晶質半導体膜を、レーザ結晶化し、結晶性半導体膜とするものを用いるのが好ましい。 Next, a semiconductor film is formed over the base film. The semiconductor film may be formed by various means (a sputtering method, an LPCVD method, a plasma CVD method, or the like) with a thickness of 25 to 200 nm (preferably 30 to 150 nm). In this embodiment mode, it is preferable to use a crystalline semiconductor film obtained by crystallizing an amorphous semiconductor film by laser crystallization.
このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。 In order to control the threshold voltage of the thin film transistor, the semiconductor film thus obtained may be doped with a trace amount of impurity element (boron or phosphorus). This doping of the impurity element may be performed on the amorphous semiconductor film before the crystallization step. When the impurity element is doped in the state of the amorphous semiconductor film, the impurity can be activated by heat treatment for subsequent crystallization. In addition, defects and the like generated during doping can be improved.
次に結晶性半導体膜を、所望な形状にエッチング加工し、半導体層を形成する。 Next, the crystalline semiconductor film is etched into a desired shape to form a semiconductor layer.
エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電プラズマによるエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process, either plasma etching (dry etching) or wet etching may be employed, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an etching process using atmospheric discharge plasma is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.
本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）は、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターン（導電層や絶縁層など）を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンを転写（転置）、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、ディスペンサ法なども用いることができる。 In the present invention, a conductive layer for forming a wiring layer or an electrode layer, a mask layer for forming a predetermined pattern, or the like may be formed by a method capable of selectively forming a pattern such as a droplet discharge method. . A droplet discharge (ejection) method (also called an ink-jet method depending on the method) is a method in which a droplet of a composition prepared for a specific purpose is selectively ejected (ejection) to form a predetermined pattern (such as a conductive layer or a conductive layer). An insulating layer or the like can be formed. At this time, a process for controlling wettability and adhesion may be performed on the formation region. Further, a method capable of transferring (transferring) or drawing a pattern, for example, a printing method (a method for forming a pattern such as screen printing or offset printing), a dispenser method, or the like can also be used.
半導体層を覆うゲート絶縁層を形成する。ゲート絶縁層はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。ゲート絶縁層としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。また、絶縁層は窒化珪素膜、酸化珪素膜、窒化珪素膜の３層の積層、酸化窒化珪素膜の単層、２層からなる積層でも良い。 A gate insulating layer is formed to cover the semiconductor layer. The gate insulating layer is formed of an insulating film containing silicon with a thickness of 10 to 150 nm using a plasma CVD method or a sputtering method. The gate insulating layer may be formed using a material such as silicon nitride, silicon oxide, silicon oxynitride, or silicon oxide or nitride material typified by silicon nitride oxide, and may be a stacked layer or a single layer. Further, the insulating layer may be a three-layer stack of a silicon nitride film, a silicon oxide film, and a silicon nitride film, or a stack of a single layer and two layers of a silicon oxynitride film.
次いで、ゲート絶縁層上にゲート電極層を形成する。ゲート電極層は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジウム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、ゲート電極層は単層でも積層でもよい。 Next, a gate electrode layer is formed over the gate insulating layer. The gate electrode layer can be formed by a technique such as sputtering, vapor deposition, or CVD. The gate electrode layer is an element selected from tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), neodymium (Nd), or What is necessary is just to form with the alloy material or compound material which has the said element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used for the gate electrode layer. The gate electrode layer may be a single layer or a stacked layer.
本実施の形態ではゲート電極層をテーパー形状を有する様に形成するが、本発明はそれに限定されず、ゲート電極層を積層構造にして、一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。本実施の形態のように、テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。 In this embodiment mode, the gate electrode layer is formed to have a tapered shape; however, the present invention is not limited thereto, and the gate electrode layer has a stacked structure, and only one layer has a tapered shape, and the other is anisotropic. You may have a vertical side surface by an etching. As in this embodiment, the taper angle may be different between the stacked gate electrode layers, or may be the same. By having a tapered shape, the coverage of a film stacked thereon is improved and defects are reduced, so that reliability is improved.
ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。 The gate insulating layer may be slightly etched by the etching process when forming the gate electrode layer, and the film thickness may be reduced (so-called film reduction).
半導体層に不純物元素を添加し、不純物領域を形成する。不純物領域は、その濃度を制御することにより高濃度不純物領域及び低濃度不純物領域とすることができる。低濃度不純物領域を有する薄膜トランジスタを、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造と呼ぶ。また低濃度不純物領域は、ゲート電極と重なるように形成することができ、このような薄膜トランジスタを、ＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造と呼ぶ。また薄膜トランジスタの極性は、不純物領域にリン（Ｐ）等を用いることによりｎ型とする。ｐ型とする場合は、ボロン（Ｂ）等を添加すればよい。 An impurity element is added to the semiconductor layer to form an impurity region. The impurity region can be a high concentration impurity region and a low concentration impurity region by controlling the concentration thereof. A thin film transistor having a low-concentration impurity region is referred to as an LDD (Lightly Doped Drain) structure. The low-concentration impurity region can be formed so as to overlap with the gate electrode. Such a thin film transistor is referred to as a GOLD (Gate Overlapped LDD) structure. The polarity of the thin film transistor is n-type by using phosphorus (P) or the like in the impurity region. When p-type is used, boron (B) or the like may be added.
本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。図１５では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。 In this embodiment, a region where the impurity region overlaps with the gate electrode layer through the gate insulating layer is referred to as a Lov region, and a region where the impurity region does not overlap with the gate electrode layer through the gate insulating layer is referred to as a Loff region. In FIG. 15, hatching and white background are shown in the impurity region, but this does not indicate that the impurity element is not added to the white background portion, but the concentration distribution of the impurity element in this region is mask or doping. This is because it is possible to intuitively understand that the conditions are reflected. This also applies to other drawings in this specification.
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。 In order to activate the impurity element, heat treatment, intense light irradiation, or laser light irradiation may be performed. Simultaneously with activation, plasma damage to the gate insulating layer and plasma damage to the interface between the gate insulating layer and the semiconductor layer can be recovered.
次いで、ゲート電極層、ゲート絶縁層を覆う第１の層間絶縁層を形成する。本実施の形態では、開口を有する絶縁膜１６７と開口を有する絶縁膜１６８との積層構造とする。絶縁膜１６７及び絶縁膜１６８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜などを用いることができ、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
Next, a first interlayer insulating layer is formed to cover the gate electrode layer and the gate insulating layer. In this embodiment, a stacked structure of an insulating film 167 having an opening and an insulating
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜１６７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で加熱処理を行う。 Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in a nitrogen atmosphere to perform a step of hydrogenating the semiconductor layer. Preferably, it carries out at 400-500 degreeC. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the insulating film 167 which is an interlayer insulating layer. In this embodiment, heat treatment is performed at 410 degrees (° C.).
絶縁膜１６７、絶縁膜１６８としては他に窒化アルミニウム（ＡｌＮ）、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。
In addition, as the insulating
本実施の形態では、実施の形態１及び実施の形態２で示したように、ゲート絶縁層１５７、絶縁膜１６７、絶縁膜１６８を、半導体層のソース領域及びドレイン領域が露出する開口を有するように形成する。ゲート絶縁層１５７、絶縁膜１６７、絶縁膜１６８形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去し、マスクの設けてあった領域は絶縁層において開口となる。従って、半導体層のソース領域及びドレイン領域上に開口を有するゲート絶縁層１５７、絶縁膜１６７、絶縁膜１６８が形成され、ゲート絶縁層１５７、絶縁膜１６７、絶縁膜１６８下の半導体層のソース領域及びドレイン領域が開口の底面に露出する。
In this embodiment mode, as described in Embodiment Modes 1 and 2, the gate insulating layer 157, the insulating film 167, and the insulating
ゲート絶縁層１５７、絶縁膜１６７、絶縁膜１６８の各形成工程において半導体層のソース領域及びドレイン領域に達する開口を有するように本発明を用いて形成してもよいし、上層の絶縁膜１６８を半導体層のソース領域及びドレイン領域上方に開口を有するように形成し、開口を有する絶縁膜１６８をマスクとして絶縁膜１６７及びゲート絶縁層１５７をエッチングして、半導体層のソース領域及びドレイン領域へ達する開口を形成してもよい。
In each step of forming the gate insulating layer 157, the insulating film 167, and the insulating
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように、導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. In the present invention, the opening forming region on the conductive layer is physically blocked by a mask so that the material for forming the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
半導体層のソース領域及びドレイン領域が露出された開口にソース電極層又はドレイン電極層を形成し、半導体層のソース領域及びドレイン領域とソース電極層又はドレイン電極層とは電気的に接続することができる。 A source electrode layer or a drain electrode layer is formed in the opening in which the source region and the drain region of the semiconductor layer are exposed, and the source region and the drain region of the semiconductor layer are electrically connected to the source electrode layer or the drain electrode layer. it can.
ソース電極層又はドレイン電極層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状に加工して形成することができる。また、液滴吐出法、印刷法、ディスペンサ法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属又はその合金、若しくはその金属窒化物を用いて形成する。また、これらの積層構造としても良い。 The source electrode layer or the drain electrode layer can be formed by forming a conductive film by a PVD method, a CVD method, an evaporation method, or the like, and then processing it into a desired shape. In addition, a conductive layer can be selectively formed at a predetermined place by a droplet discharge method, a printing method, a dispenser method, an electrolytic plating method, or the like. Furthermore, a reflow method or a damascene method may be used. The material of the source electrode layer or the drain electrode layer is Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba Or a metal nitride thereof or a metal nitride thereof. Moreover, it is good also as these laminated structures.
本実施の形態に示す表示装置を構成するゲート電極層、半導体層、ソース電極層、ドレイン電極層も実施の形態３で示すように、転置基板に導電性材料や半導体材料を用いた光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成することができる。よってフォトリソグラフィ工程を用いないために工程が簡略化し、材料のロスも防止できるため、低コスト化が達成できる。
As shown in
以上の工程で周辺駆動回路領域２０４にＬｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ２８５、Ｌｏｖ領域にｎ型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ２７５を、画素領域２０６にＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタである薄膜トランジスタ２６５、Ｌｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ２５５を有するアクティブマトリクス基板を作製することができる。
Through the above steps, the
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。 Without being limited to this embodiment mode, the thin film transistor may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. The thin film transistor in the peripheral driver circuit region may have a single gate structure, a double gate structure, or a triple gate structure.
次に第２の層間絶縁層として絶縁膜１８１を形成する。図１５において、表示装置はスクライブによる切り離しのための切り離し領域２０１、ＦＰＣの貼り付け部である外部端子接続領域２０２、周辺部の引き回し配線領域である配線領域２０３、周辺駆動回路領域２０４、画素領域２０６から構成されている。配線領域２０３には配線１７９ａ、配線１７９ｂが設けられ、外部端子接続領域２０２には、外部端子と接続する端子電極層１７８が設けられている。
Next, an insulating
絶縁膜１８１としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム（ＡｌＮ）、窒素を含む酸化アルミニウム（酸化窒化アルミニウムともいう）（ＡｌＯＮ）、酸素を含む窒化アルミニウム（窒化酸化アルミニウムともいう）（ＡｌＮＯ）、酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザン、低誘電率（Ｌｏｗ−ｋ）材料を用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるので、絶縁膜１８１の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。
As the insulating
絶縁膜１８１の形成には、その他ディップ法、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜１８１を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンを転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、ディスペンサ法なども用いることができる。
For the formation of the insulating
画素領域２０６の絶縁膜１８１に微細な開口、つまりコンタクトホールを形成する。ソース電極層又はドレイン電極層は絶縁膜１８１に形成された開口で第１の電極層１８５と電気的に接続している。絶縁膜１８１も実施の形態１及び実施の形態２で示したように、絶縁膜１８１形成時にソース電極層又はドレイン電極層に達する開口を有するように形成してもよい。絶縁膜１８１形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去し、マスクの設けてあった領域は絶縁層において開口となる。従って、ソース電極層又はドレイン電極層上に開口を有する絶縁膜１８１を形成することができる。
A fine opening, that is, a contact hole is formed in the insulating
ソース電極層又はドレイン電極層が露出された開口に第１の電極層１８５を形成し、ソース電極層又はドレイン電極層と第１の電極層１８５は電気的に接続することができる。
The
第１の電極層１８５は陽極、または陰極として機能し、チタン、ニッケル、タングステン、クロム、白金、亜鉛、錫、インジウム、またはモリブデンから選ばれた元素、または窒化チタン、窒化珪化チタン、珪化タングステン、窒化タングステン、窒化珪化タングステン、窒化ニオブなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で形成すればよい。
The
本実施の形態では、表示素子として発光素子を用い、発光素子からの光を第１の電極層１８５側から取り出す構造のため、第１の電極層１８５が透光性を有する。第１の電極層１８５として、透明導電膜を形成し、所望の形状にエッチングすることで第１の電極層１８５を形成する。
In this embodiment, a light-emitting element is used as a display element and light from the light-emitting element is extracted from the
本発明においては、透光性電極層である第１の電極層１８５に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
In the present invention, a transparent conductive film made of a light-transmitting conductive material may be used for the
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１８５から光を放射することが可能となる。また、第１の電極層１８５に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
Further, even when a material such as a metal film that does not have translucency is used, the first film thickness can be reduced by thinning (preferably about 5 nm to 30 nm) so that light can be transmitted. It becomes possible to emit light from the
第１の電極層１８５は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。本実施の形態では、第１の電極層１８５として、酸化タングステンを含むインジウム亜鉛酸化物を用いてスパッタリング法によって作製する。第１の電極層１８５は、好ましくは総膜厚１００ｎｍ〜８００ｎｍの範囲で形成すればよい。第１の電極層１８５も実施の形態３で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。
The
第１の電極層１８５は、その表面が平坦化されるように、ポリビニルアルコール系の多孔質体で拭浄し、ＣＭＰ法により研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極層１８５の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
The
第１の電極層１８５を形成後、加熱処理を行ってもよい。この加熱処理により、第１の電極層１８５中に含まれる水分は放出される。よって、第１の電極層１８５は脱ガスなどを生じないため、第１の電極層１８５上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。
Heat treatment may be performed after the
次に、第１の電極層１８５の端部、ソース電極層又はドレイン電極層を覆う絶縁層１８６（隔壁、障壁などと呼ばれる）を形成する。
Next, an insulating layer 186 (referred to as a partition wall, a barrier, or the like) is formed to cover the end portion of the
絶縁層１８６としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。また、絶縁層１８６の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。
As the insulating
絶縁層１８６は、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、ディスペンサ法、その他スピンコート法などの塗布法、ディッピング法などを用いることもできる。
The insulating
所望の形状に加工するエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系のガス、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電プラズマによるエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process for processing into a desired shape, either plasma etching (dry etching) or wet etching may be employed. Plasma etching is suitable for processing large area substrates. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an etching process using atmospheric discharge plasma is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.
図１５（Ａ）に示す接続領域２０５において、第２の電極層と同工程、同材料で形成される配線層はゲート電極層と同工程、同材料で形成される配線層と電気的に接続する。
In the
第１の電極層１８５の上には発光層１８８が形成される。なお、図１５（Ｂ）では一画素しか図示していないが、本実施の形態ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した電界発光層を作り分けている。
A
次に、発光層１８８の上に導電膜からなる第２の電極層１８９が設けられる。第２の電極層１８９としては、Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金や化合物ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウムを用いればよい。こうして第１の電極層１８５、発光層１８８及び第２の電極層１８９からなる発光素子１９０が形成される（図１５（Ｂ）参照。）。
Next, a
図１５に示した本実施の形態の表示装置において、発光素子１９０から発した光は、第１の電極層１８５側から、図１５（Ｂ）中の矢印の方向に透過して射出される。
In the display device of this embodiment mode illustrated in FIG. 15, light emitted from the light-emitting
本実施の形態では、第２の電極層１８９上にパッシベーション膜（保護膜）として絶縁層を設けてもよい。このように第２の電極層１８９を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素のうち少なくとも一つを含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。又はシロキサン樹脂を用いてもよい。
In this embodiment, an insulating layer may be provided as a passivation film (a protective film) over the
この際、被形成領域を連続的に被覆できる膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層１８８の上方にも容易に成膜することができる。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、窒素含有炭素膜は反応ガスとしてＣ２Ｈ４ガスとＮ２ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層１８８の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層１８８が酸化するといった問題を防止できる。
At this time, a film that can continuously cover the formation region is preferably used as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the light-emitting
このように発光素子１９０が形成された基板１５０と、封止基板１９５とをシール材１９２によって固着し、発光素子を封止する（図１５参照）。シール材１９２としては、可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域には充填材１９３を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。本実施の形態は、下面射出型のため、充填材１９３は透光性を有する必要はないが、充填材１９３を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。
The
ＥＬ表示パネル内には素子の水分による劣化を防ぐため、乾燥剤が設置される。本実施の形態では、乾燥剤は、画素領域を取り囲むように封止基板に形成された凹部に設置され、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥剤を形成し、吸水面積を広く取ると、吸水効果が高い。また、直接発光しないゲート配線層上に乾燥剤を形成すると、光取り出し効率を低下させることもない。 A desiccant is installed in the EL display panel in order to prevent deterioration of the element due to moisture. In this embodiment mode, the desiccant is provided in a recess formed in the sealing substrate so as to surround the pixel region, and the thickness is not hindered. Moreover, if a desiccant is formed also in the area | region corresponding to a gate wiring layer and a water absorption area is taken widely, the water absorption effect will be high. Further, when a desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered.
なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子からの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。 Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Either a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.
また、ソース電極層又はドレイン電極層と第１の電極層が直接接して電気的な接続を行わず、配線層を介して接続してもよい。 Further, the source electrode layer or the drain electrode layer and the first electrode layer may be in direct contact with each other and may not be electrically connected but may be connected via a wiring layer.
本実施の形態では、外部端子接続領域２０２において、端子電極層１７８に異方性導電層１９６によってＦＰＣ１９４を接続し、外部と電気的に接続する構造とする。また表示装置の平面図である図１５（Ａ）で示すように、本実施の形態において作製される表示装置は信号線駆動回路を有する周辺駆動回路領域２０４、周辺駆動回路領域２０９のほかに、走査線駆動回路を有する周辺駆動回路領域２０７、周辺駆動回路領域２０８が設けられている。
In this embodiment mode, the
本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、周辺駆動回路としてＩＣチップを前述したＣＯＧ方式やＴＡＢ方式によって実装したものでもよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良い。 In this embodiment mode, the circuit is formed as described above. However, the present invention is not limited to this, and an IC chip may be mounted as a peripheral driver circuit by the above-described COG method or TAB method. Further, the gate line driver circuit and the source line driver circuit may be plural or singular.
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。 In the display device of the present invention, the screen display driving method is not particularly limited. For example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the display device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.
本実施の形態は実施の形態１乃至３と適宜組み合わせることができる。 This embodiment mode can be combined with any of Embodiment Modes 1 to 3 as appropriate.
本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
（実施の形態６）
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて表示装置を形成することができるが、発光素子を用いて、なおかつ、該発光素子を駆動するトランジスタとしてｎチャネル型トランジスタを用いた場合、該発光素子から発せられる光は、下方放射、上方放射、両方放射のいずれかを行う。ここでは、それぞれの場合に応じた発光素子の積層構造について、図１７を用いて説明する。
(Embodiment 6)
A thin film transistor is formed by applying the present invention, and a display device can be formed using the thin film transistor. When a light-emitting element is used and an n-channel transistor is used as a transistor for driving the light-emitting element, The light emitted from the light emitting element emits either downward radiation, upward radiation, or both radiation. Here, a stacked structure of light-emitting elements corresponding to each case will be described with reference to FIGS.
また、本実施の形態では、本発明を適用したチャネル保護型の薄膜トランジスタ４６１、４７１、４８１を用いる。薄膜トランジスタ４８１は、透光性を有する基板４８０上に設けられ、ゲート電極層４９３、ゲート絶縁膜４９７、半導体層４９４、ｎ型を有する半導体層４９５ａ、ｎ型を有する半導体層４９５ｂ、ソース電極層又はドレイン電極層４８７ａ、ソース電極層又はドレイン電極層４８７ｂ、チャネル保護層４９６、絶縁層４９９、配線層４９８、絶縁層４８２により形成される。ゲート電極層、半導体層、ソース電極層、ドレイン電極層などは実施の形態３で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。工程が簡略化し、材料のロスも防止できるため、低コスト化が達成できる。
In this embodiment mode, channel protective
本実施の形態で示す図１７（Ａ）乃至（Ｃ）において、絶縁層４８２をソース電極層又はドレイン電極層４８７ｂに達するコンタクトホール（開口）有して形成する。
In FIGS. 17A to 17C described in this embodiment, the insulating
本実施の形態では、実施の形態１及び実施の形態２で示したように、絶縁層４８２形成時にソース電極層又はドレイン電極層４８７ｂに達する開口を有するように形成する。絶縁層４８２形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去することで、マスクの設けてあった領域は絶縁層において開口となる。従って、ソース電極層又はドレイン電極層４８７ｂ上に開口を有する絶縁層４８２を形成することができる。
In this embodiment, as shown in Embodiments 1 and 2, the insulating
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、蒸着法、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a vapor deposition method, a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), or a CVD method such as a plasma CVD method. In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
ソース電極層又はドレイン電極層４８７ｂが露出された開口に配線層４９８を形成し、ソース電極層又はドレイン電極層４８７ｂと配線層４９８とは電気的に接続することができる。配線層４９８は発光素子の第１の電極層４８４と接して形成されるため、配線層４９８を介して薄膜トランジスタ４８１と発光素子とが電気的に接続される。
A
本実施の形態では、半導体層として非晶質半導体層を用いる。しかし本実施の形態に限定されず、半導体層として結晶性半導体層を用い、一導電型の半導体層としてｎ型を有する半導体層を用いることもできる。ｎ型を有する半導体層を形成するかわりに、ＰＨ３ガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。ポリシリコンのような結晶性半導体層を用いる場合、一導電型の半導体層を形成せず、結晶性半導体層に不純物を導入（添加）して一導電型を有する不純物領域を形成してもよい。また、ペンタセンなどの有機半導体を用いることもでき、有機半導体を液滴吐出法などによって選択的に形成すると、加工工程を簡略化することができる。 In this embodiment mode, an amorphous semiconductor layer is used as the semiconductor layer. However, the present invention is not limited to this embodiment mode, and a crystalline semiconductor layer can be used as a semiconductor layer, and an n-type semiconductor layer can be used as a semiconductor layer of one conductivity type. Instead of forming an n-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas. When a crystalline semiconductor layer such as polysilicon is used, an impurity region having one conductivity type may be formed by introducing (adding) an impurity into the crystalline semiconductor layer without forming the one conductivity type semiconductor layer. . In addition, an organic semiconductor such as pentacene can be used. When the organic semiconductor is selectively formed by a droplet discharge method or the like, a processing process can be simplified.
半導体層として結晶性半導体層を用いる場合を説明する。まず、非晶質半導体層を結晶化し、結晶性半導体層を形成する。結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行う。結晶化を助長する金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。 The case where a crystalline semiconductor layer is used as the semiconductor layer is described. First, an amorphous semiconductor layer is crystallized to form a crystalline semiconductor layer. In the crystallization step, an element (also referred to as a catalyst element or a metal element) that promotes crystallization is added to the amorphous semiconductor layer, and crystallization is performed by heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours). Examples of metal elements that promote crystallization include iron (Fe), nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), and platinum. One or more types selected from (Pt), copper (Cu), and gold (Au) can be used.
結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、ｎ型を有する半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、ｎ型を有する半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。一方ｎ型を有する半導体層は、結晶性を促進する元素である金属元素を含むｎ型を有する半導体層となり、その後所望の形状に加工される。このようにｎ型を有する半導体層は、半導体層のゲッタリングシンクとしても機能し、そのままソース領域及びドレイン領域としても機能する。 In order to remove or reduce the element that promotes crystallization from the crystalline semiconductor layer, a semiconductor layer containing an impurity element is formed in contact with the crystalline semiconductor layer and functions as a gettering sink. As the impurity element, an impurity element imparting n-type conductivity, an impurity element imparting p-type conductivity, a rare gas element, or the like can be used. For example, phosphorus (P), nitrogen (N), arsenic (As), antimony (Sb ), Bismuth (Bi), boron (B), helium (He), neon (Ne), argon (Ar), krypton (Kr), or xenon (Xe) can be used. An n-type semiconductor layer is formed over the crystalline semiconductor layer containing an element that promotes crystallization, and heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours) is performed. The element that promotes crystallization contained in the crystalline semiconductor layer moves into the n-type semiconductor layer, and the element that promotes crystallization in the crystalline semiconductor layer is removed or reduced. On the other hand, the n-type semiconductor layer becomes an n-type semiconductor layer containing a metal element which is an element that promotes crystallinity, and is then processed into a desired shape. Thus, the n-type semiconductor layer functions as a gettering sink of the semiconductor layer, and also functions as a source region and a drain region as it is.
半導体層の結晶化工程とゲッタリング工程を複数の加熱処理により行ってもよく、結晶化工程とゲッタリング工程を一度の加熱処理により行うこともできる。この場合は、非晶質半導体層を形成し、結晶化を促進する元素を添加し、ゲッタリングシンクとなる半導体層を形成した後、加熱処理を行えばよい。 The semiconductor layer crystallization step and the gettering step may be performed by a plurality of heat treatments, and the crystallization step and the gettering step may be performed by a single heat treatment. In this case, an amorphous semiconductor layer is formed, an element that promotes crystallization is added, a semiconductor layer serving as a gettering sink is formed, and then heat treatment is performed.
本実施の形態では、ゲート絶縁層を複数層の積層で形成し、ゲート絶縁膜４９７としてゲート電極層４９３側から窒化酸化珪素膜、酸化窒化珪素膜を形成し、２層の積層構造とする。積層される絶縁層は、同チャンバー内で真空を破らずに同一温度下で、反応ガスを切り変えながら連続的に形成するとよい。真空を破らずに連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。
In this embodiment, the gate insulating layer is formed by stacking a plurality of layers, and a silicon nitride oxide film and a silicon oxynitride film are formed as the
チャネル保護層４９６は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。チャネル保護層としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、低誘電率材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シロキサン材料を用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、ディスペンサ法、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。塗布法で得られるＳＯＧ膜なども用いることができる。
For the channel
まず、基板４８０側に放射する場合、つまり下方放射を行う場合について、図１７（Ａ）を用いて説明する。この場合、薄膜トランジスタ４８１に電気的に接続するように、ソース電極層又はドレイン電極層４８７ｂに接して、配線層４９８、第１の電極層４８４、電界発光層４８５、第２の電極層４８６が順に積層される。光が透過する基板４８０は少なくとも可視領域の光に対して透光性を有する必要がある。
First, the case where radiation is performed to the
次に、基板４６０と反対側に放射する場合、つまり上方放射を行う場合について、図１７（Ｂ）を用いて説明する。薄膜トランジスタ４６１は、前述した薄膜トランジスタ４８１と同様に形成することができる。薄膜トランジスタ４６１に電気的に接続するソース電極層又はドレイン電極層４６２が第１の電極層４６３と接し、電気的に接続する。第１の電極層４６３、電界発光層４６４、第２の電極層４６５が順に積層される。ソース電極層又はドレイン電極層４６２は反射性を有する金属層であり、発光素子から放射される光を矢印の上面に反射する。ソース電極層又はドレイン電極層４６２は第１の電極層４６３と積層する構造となっているので、第１の電極層４６３に透光性の材料を用いて、光が透過しても、該光はソース電極層又はドレイン電極層４６２において反射され、基板４６０と反対側に放射する。もちろん第１の電極層４６３を、反射性を有する金属膜を用いて形成してもよい。発光素子から放出する光は第２の電極層４６５を透過して放出されるので、第２の電極層４６５は、少なくとも可視領域において透光性を有する材料で形成する。
Next, the case where radiation is performed on the side opposite to the
最後に、光が基板４７０側とその反対側の両側に放射する場合、つまり両方放射を行う場合について、図１７（Ｃ）を用いて説明する。薄膜トランジスタ４７１もチャネル保護型の薄膜トランジスタである。薄膜トランジスタ４７１の半導体層に電気的に接続するソース電極層又はドレイン電極層に配線層４７５、第１の電極層４７２が電気的に接続している。第１の電極層４７２、電界発光層４７３、第２の電極層４７４が順に積層される。このとき、第１の電極層４７２と第２の電極層４７４のどちらも少なくとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両方放射が実現する。この場合、光が透過する絶縁層や基板４７０も少なくとも可視領域の光に対して透光性を有する必要がある。
Finally, a case where light is emitted to the
本実施の形態は、実施の形態１乃至５とそれぞれ自由に組み合わせることが可能である。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 5.
本発明により、表示装置を構成する配線等の構成物を、所望の形状で形成できる。また複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a component such as a wiring constituting the display device can be formed in a desired shape. In addition, a display device can be manufactured through a simplified process by reducing complicated photolithography processes, so that material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
（実施の形態７）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。
(Embodiment 7)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a light-emitting display device using a light-emitting element as a display element will be described.
本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図２２を用いて説明する。 In this embodiment mode, a structure of a light-emitting element that can be used as a display element of the display device of the present invention will be described with reference to FIGS.
図２２は発光素子の素子構造であり、第１の電極層８７０と第２の電極層８５０との間に、有機化合物と無機化合物を混合してなる電界発光層８６０が挟持されている発光素子である。電界発光層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されている。
FIG. 22 shows an element structure of a light-emitting element, in which an
まず、第１の層８０４は、第２の層８０３にホールを輸送する機能を担う層であり、少なくとも第１の有機化合物と、第１の有機化合物に対して電子受容性を示す第１の無機化合物とを含む構成である。重要なのは、単に第１の有機化合物と第１の無機化合物が混ざり合っているのではなく、第１の無機化合物が第１の有機化合物に対して電子受容性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第１の有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性及びホール輸送性を示す。
First, the
したがって第１の層８０４は、無機化合物を混合することによって得られると考えられている効果（耐熱性の向上など）だけでなく、優れた導電性（第１の層８０４においては特に、ホール注入性および輸送性）をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来のホール輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第１の層８０４を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。
Therefore, the
ところで、上述したように、第１の有機化合物にはホールキャリアが発生するため、第１の有機化合物としてはホール輸送性の有機化合物が好ましい。ホール輸送性の有機化合物としては、例えば、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、ＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡなどに代表される芳香族アミン化合物は、ホールキャリアを発生しやすく、第１の有機化合物として好適な化合物群である。 By the way, as described above, since hole carriers are generated in the first organic compound, the first organic compound is preferably a hole-transporting organic compound. Examples of the hole transporting organic compound include phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), 4,4 ′, 4 ″ -tris (N, N -Diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3 , 5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N′-diphenyl-N, N′-bis (3-methylphenyl) -1,1 ′ -Biphenyl-4,4'-diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N -[4-di m-tolyl) amino] phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4 ′, 4 ″ -tris (N-carbazolyl) triphenylamine (abbreviation: TCTA), and the like. It is not limited to. Among the above-mentioned compounds, aromatic amine compounds represented by TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, etc. are likely to generate hole carriers and are suitable as the first organic compound. A group.
一方、第１の無機化合物は、第１の有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第４族乃至第１２族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第４族乃至第８族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。 On the other hand, the first inorganic compound may be anything as long as it can easily receive electrons from the first organic compound, and various metal oxides or metal nitrides can be used. Any transition metal oxide belonging to Group 12 is preferable because it easily exhibits electron acceptability. Specific examples include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Among the metal oxides described above, any of the transition metal oxides in Groups 4 to 8 of the periodic table has a high electron accepting property and is a preferred group. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.
なお、第１の層８０４は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。
Note that the
次に、第３の層８０２について説明する。第３の層８０２は、第２の層８０３に電子を輸送する機能を担う層であり、少なくとも第３の有機化合物と、第３の有機化合物に対して電子供与性を示す第３の無機化合物とを含む構成である。重要なのは、単に第３の有機化合物と第３の無機化合物が混ざり合っているのではなく、第３の無機化合物が第３の有機化合物に対して電子供与性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第３の有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性及び電子輸送性を示す。
Next, the
したがって第３の層８０２は、無機化合物を混合することによって得られると考えられている効果（耐熱性の向上など）だけでなく、優れた導電性（第３の層８０２においては特に、電子注入性および輸送性）をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来の電子輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第３の層８０２を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。
Therefore, the
ところで、上述したように、第３の有機化合物には電子キャリアが発生するため、第３の有機化合物としては電子輸送性の有機化合物が好ましい。電子輸送性の有機化合物としては、例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２’−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ビフェニリル）−４−（４−エチルフェニル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などに代表される芳香環を含むキレート配位子を有するキレート金属錯体や、ＢＰｈｅｎ、ＢＣＰなどに代表されるフェナントロリン骨格を有する有機化合物や、ＰＢＤ、ＯＸＤ−７などに代表されるオキサジアゾール骨格を有する有機化合物は、電子キャリアを発生しやすく、第３の有機化合物として好適な化合物群である。 By the way, as described above, since an electron carrier is generated in the third organic compound, the third organic compound is preferably an electron-transporting organic compound. Examples of the electron-transporting organic compound include tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [ h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (abbreviation: BAlq), bis [2- (2′-hydroxyphenyl) benzoxa Zolato] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 2- (4-biphenylyl) -5- (4-tert-butylphenyl)- , 3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD) -7), 2,2 ′, 2 ″-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (abbreviation: TPBI), 3- (4-biphenylyl)- 4-phenyl-5- (4-tert-butylphenyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4- tert-butylphenyl) -1,2,4-triazole (abbreviation: p-EtTAZ) and the like, but are not limited thereto. Among the compounds described above, a chelate metal complex having a chelate ligand containing an aromatic ring typified by Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , Zn (BTZ) 2 , Organic compounds having a phenanthroline skeleton typified by BPhen, BCP, etc., and organic compounds having an oxadiazole skeleton typified by PBD, OXD-7, etc., are likely to generate electron carriers and are suitable as a third organic compound. Compound group.
一方、第３の無機化合物は、第３の有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。 On the other hand, the third inorganic compound may be anything as long as it easily gives electrons to the third organic compound, and various metal oxides or metal nitrides can be used. Earth metal oxides, rare earth metal oxides, alkali metal nitrides, alkaline earth metal nitrides, and rare earth metal nitrides are preferable because they easily exhibit electron donating properties. Specific examples include lithium oxide, strontium oxide, barium oxide, erbium oxide, lithium nitride, magnesium nitride, calcium nitride, yttrium nitride, and lanthanum nitride. In particular, lithium oxide, barium oxide, lithium nitride, magnesium nitride, and calcium nitride are preferable because they can be vacuum-deposited and are easy to handle.
なお、第３の層８０２は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。
Note that the
次に、第２の層８０３について説明する。第２の層８０３は発光機能を担う層であり、発光性の第２の有機化合物を含む。また、第２の無機化合物を含む構成であってもよい。第２の層８０３は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、第２の層８０３は、第１の層８０４や第３の層８０２に比べて電流が流れにくいと考えられるため、その膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。
Next, the
第２の有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。 The second organic compound is not particularly limited as long as it is a luminescent organic compound. For example, 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), 9,10-di (2 -Naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4,4'-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T , Perylene, rubrene, periflanthene, 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- ( Dicyanomethylene) -2-methyl- [p- (dimethylamino) styryl] -4H-pyran (abbreviation: DCM1), 4- (di Cyanomethylene) -2-methyl-6- [2- (julolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) ) Styryl] -4H-pyran (abbreviation: BisDCM) and the like. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ′ ] iridium (picolinate) (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) ) Phenyl] pyridinato-N, C 2 ′ } iridium (picolinate) (abbreviation: Ir (CF 3 ppy) 2 (pic)), tris (2-phenylpyridinato-N, C 2 ′ ) iridium (abbreviation: Ir (Ppy) 3 ), bis (2-phenylpyridinato-N, C 2 ′ ) iridium (acetylacetonate) (abbreviation: Ir (ppy) 2 (acac)), bis [2- (2′-thienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (thp) 2 (acac )), bis (2-phenylquinolinato--N, C 2') iridium (Asechirua Tonato) (abbreviation: Ir (pq) 2 (acac )), bis [2- (2'-benzothienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (btp) 2 (acac A compound capable of emitting phosphorescence such as)) can also be used.
第２の層８０３を一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
As the
また、第２の層８０３においては、上述した発光を示す第２の有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように第２の有機化合物以外に添加する有機化合物は、第２の有機化合物を効率良く発光させるため、第２の有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ第２の有機化合物よりも多く添加されていることが好ましい（それにより、第２の有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、第２の有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。
Further, in the
第２の層８０３は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。
The
第２の層８０３で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
The material that can be used for the
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。 Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。 Examples of the polyparaphenylene vinylene include poly (paraphenylene vinylene) [PPV] derivatives, poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. Examples of polyparaphenylene include derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.
前記第２の無機化合物としては、第２の有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、第２の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。 The second inorganic compound may be any inorganic compound as long as it is difficult to quench the light emission of the second organic compound, and various metal oxides and metal nitrides can be used. In particular, a metal oxide of Group 13 or Group 14 of the periodic table is preferable because it is difficult to quench the light emission of the second organic compound, and specifically, aluminum oxide, gallium oxide, silicon oxide, and germanium oxide are preferable. . However, it is not limited to these.
なお、第２の層８０３は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
Note that the
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光表示装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。 A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be delayed, and the reliability of the light-emitting display device can be improved. Further, either digital driving or analog driving can be applied.
よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。 Therefore, a color filter (colored layer) may be formed on the sealing substrate. The color filter (colored layer) can be formed by an evaporation method or a droplet discharge method. When the color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can be corrected so that a broad peak becomes a sharp peak in the emission spectrum of each RGB.
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。 Full color display can be performed by forming a material exhibiting monochromatic light emission and combining a color filter and a color conversion layer. The color filter (colored layer) and the color conversion layer may be formed on, for example, a sealing substrate and attached to the element substrate.
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。 Of course, monochromatic light emission may be displayed. For example, an area color type display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.
第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図２２（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図２２（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層８７０、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４のホール注入、ホール輸送特性や、第３の層８０２の電子注入性、電子輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
The materials of the
図２２（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、チタン、ニッケル、タングステン、クロム、白金、亜鉛、錫、インジウム、タンタル、アルミニウム、銅、金、銀、マグネシウム、カルシウム、リチウムまたはモリブデンから選ばれた元素、または窒化チタン、窒化珪化チタン、珪化タングステン、窒化タングステン、窒化珪化タングステン、窒化ニオブなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で形成すればよい。
22A and 22B has a structure in which light is extracted from the
第２の電極層８５０は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。
The
また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両面放射構造とすることができる。
In addition, when a light-transmitting conductive material such as a material used for the
なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
Note that the light-emitting element of the present invention has various variations by changing types of the
図２２（Ｂ）は、電界発光層８６０が、第１の電極層８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で構成されているケースである。
FIG. 22B illustrates a case where the
以上で述べたように、本発明の発光素子は、第１の電極層８７０と第２の電極層８５０との間に挟持された層が、有機化合物と無機化合物が複合された層を含む電界発光層８６０から成っている。そして、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層（すなわち、第１の層８０４および第３の層８０２）が設けられている有機及び無機複合型の発光素子である。また、上記第１の層８０４、第３の層８０２は、第１の電極層８７０側に設けられる場合、特に有機化合物と無機化合物が複合された層である必要があり、第２の電極層８５０側に設けられる場合、有機化合物、無機化合物のみであってもよい。
As described above, in the light-emitting element of the present invention, the electric field in which the layer sandwiched between the
なお、電界発光層８６０は有機化合物と無機化合物が混合された層であるが、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
Note that although the
また、第１の電極層８７０および第２の電極層８５０に関しても同様に、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング法、湿式法などを用いることができる。また、第１の電極層８７０および第２の電極層８５０も実施の形態３で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。
Similarly, for the
図２２（Ｃ）は、図２２（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図２２（Ｄ）は、図２２（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。
FIG. 22C illustrates a structure in which a reflective electrode layer is used for the
本実施の形態は、上記の発光素子を有する表示装置についての実施の形態と自由に組み合わせることが可能である。本実施の形態は、上記の実施の形態１乃至５それぞれと適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with the embodiment mode of the display device having the above light-emitting element. This embodiment mode can be freely combined with each of Embodiment Modes 1 to 5 as appropriate.
本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
（実施の形態８）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図２３及び図２４を用いて説明する。
(Embodiment 8)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a light-emitting display device using a light-emitting element as a display element will be described. In this embodiment mode, structures of light-emitting elements that can be used as display elements of the display device of the present invention will be described with reference to FIGS.
エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。 A light-emitting element utilizing electroluminescence is distinguished depending on whether the light-emitting material is an organic compound or an inorganic compound. Generally, the former is called an organic EL element and the latter is called an inorganic EL element.
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。 Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The former has an electroluminescent layer in which particles of a luminescent material are dispersed in a binder, and the latter has an electroluminescent layer made of a thin film of luminescent material, but is accelerated by a high electric field. This is common in that it requires more electrons. Note that the obtained light emission mechanism includes donor-acceptor recombination light emission using a donor level and an acceptor level, and localized light emission using inner-shell electron transition of a metal ion. In general, the dispersion-type inorganic EL often has donor-acceptor recombination light emission, and the thin-film inorganic EL element often has localized light emission.
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。 A light-emitting material that can be used in the present invention includes a base material and an impurity element serving as a light emission center. By changing the impurity element to be contained, light emission of various colors can be obtained. As a method for manufacturing the light-emitting material, various methods such as a solid phase method and a liquid phase method (coprecipitation method) can be used. Also, spray pyrolysis method, metathesis method, precursor thermal decomposition method, reverse micelle method, method combining these methods with high temperature firing, liquid phase method such as freeze-drying method, etc. can be used.
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。 The solid phase method is a method in which a base material and an impurity element or a compound containing the impurity element are weighed, mixed in a mortar, heated and fired in an electric furnace, reacted, and the base material contains the impurity element. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state. Although firing at a relatively high temperature is required, it is a simple method, so it has high productivity and is suitable for mass production.
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。 The liquid phase method (coprecipitation method) is a method in which a base material or a compound containing the base material and an impurity element or a compound containing the impurity element are reacted in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, and the reaction can proceed even at a low firing temperature with a small particle size.
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。 As a base material used for the light-emitting material, sulfide, oxide, or nitride can be used. Examples of the sulfide include zinc sulfide (ZnS), cadmium sulfide (CdS), calcium sulfide (CaS), yttrium sulfide (Y 2 S 3 ), gallium sulfide (Ga 2 S 3 ), strontium sulfide (SrS), sulfide. Barium (BaS) or the like can be used. As the oxide, for example, zinc oxide (ZnO), yttrium oxide (Y 2 O 3 ), or the like can be used. As the nitride, for example, aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), or the like can be used. Furthermore, zinc selenide (ZnSe), zinc telluride (ZnTe), and the like can also be used, and calcium sulfide-gallium sulfide (CaGa 2 S 4 ), strontium sulfide-gallium sulfide (SrGa 2 S 4 ), barium sulfide-gallium (BaGa). It may be a ternary mixed crystal such as 2 S 4 ).
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。ハロゲン元素は電荷補償として機能することもできる。 As emission centers of localized emission, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr) or the like can be used. Note that a halogen element such as fluorine (F) or chlorine (Cl) may be added. The halogen element can also function as charge compensation.
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。 On the other hand, a light-emitting material containing a first impurity element that forms a donor level and a second impurity element that forms an acceptor level can be used as the emission center of donor-acceptor recombination light emission. As the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum (Al), or the like can be used. For example, copper (Cu), silver (Ag), or the like can be used as the second impurity element.
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。 In the case where a light-emitting material for donor-acceptor recombination light emission is synthesized using a solid-phase method, a base material, a first impurity element or a compound containing the first impurity element, a second impurity element, or a second impurity element Each compound containing an impurity element is weighed and mixed in a mortar, and then heated and fired in an electric furnace. As the base material, the above-described base material can be used, and examples of the first impurity element or the compound containing the first impurity element include fluorine (F), chlorine (Cl), and aluminum sulfide (Al 2 S). 3 ) or the like, and examples of the second impurity element or the compound containing the second impurity element include copper (Cu), silver (Ag), copper sulfide (Cu 2 S), and silver sulfide (Ag). 2 S) or the like can be used. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state.
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。 In addition, as an impurity element in the case of using a solid phase reaction, a compound including a first impurity element and a second impurity element may be used. In this case, since the impurity element is easily diffused and the solid-phase reaction easily proceeds, a uniform light emitting material can be obtained. Further, since no extra impurity element is contained, a light-emitting material with high purity can be obtained. As the compound including the first impurity element and the second impurity element, for example, copper chloride (CuCl), silver chloride (AgCl), or the like can be used.
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。 Note that the concentration of these impurity elements may be 0.01 to 10 atom% with respect to the base material, and is preferably in the range of 0.05 to 5 atom%.
薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。 In the case of a thin-film inorganic EL, the electroluminescent layer is a layer containing the above-described luminescent material, and is a physical vapor deposition method such as a resistance heating vapor deposition method, a vacuum vapor deposition method such as an electron beam vapor deposition (EB vapor deposition) method, or a sputtering method ( PVD), metal organic chemical vapor deposition (CVD), chemical vapor deposition (CVD) such as hydride transport low pressure CVD, atomic layer epitaxy (ALE), or the like.
図２３（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図２３（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５２、第２の電極層５３を含む。
FIGS. 23A to 23C illustrate an example of a thin-film inorganic EL element that can be used as a light-emitting element. 23A to 23C, the light-emitting element includes a
図２３（Ｂ）及び図２３（Ｃ）に示す発光素子は、図２３（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図２３（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図２３（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
The light-emitting element illustrated in FIGS. 23B and 23C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. The light-emitting element illustrated in FIG. 23B includes an insulating
また、図２３（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。
23B, the insulating
分散型無機ＥＬ素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。 In the case of a dispersion-type inorganic EL element, a particulate light emitting material is dispersed in a binder to form a film-like electroluminescent layer. When particles having a desired size cannot be obtained sufficiently by the method for manufacturing a light emitting material, the particles may be processed into particles by pulverization or the like in a mortar or the like. A binder is a substance for fixing a granular light emitting material in a dispersed state and maintaining the shape as an electroluminescent layer. The light emitting material is uniformly dispersed and fixed in the electroluminescent layer by the binder.
分散型無機ＥＬ素子の場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下にするとよい。 In the case of a dispersion-type inorganic EL element, the electroluminescent layer can be formed by a droplet discharge method capable of selectively forming an electroluminescent layer, a printing method (screen printing, offset printing, etc.), a coating method such as a spin coating method, A dipping method, a dispenser method, or the like can also be used. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In the electroluminescent layer including the light emitting material and the binder, the ratio of the light emitting material is preferably 50 wt% or more and 80 wt% or less.
図２４（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図２４（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。
24A to 24C illustrate an example of a dispersion-type inorganic EL element that can be used as a light-emitting element. A light-emitting element in FIG. 24A has a stacked structure of a
また、第１の電極層５０、６０、第２の電極層５３、６３も実施の形態３で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。
Further, as shown in
本実施の形態に用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。 As a binder that can be used in this embodiment mode, an insulating material can be used, an organic material or an inorganic material can be used, and a mixed material of an organic material and an inorganic material can be used. As the organic insulating material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose resin, or a resin such as polyethylene, polypropylene, polystyrene resin, silicone resin, epoxy resin, or vinylidene fluoride can be used. Alternatively, a heat-resistant polymer such as aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may be used. The dielectric constant can also be adjusted by appropriately mixing fine particles having a high dielectric constant such as barium titanate (BaTiO 3 ) and strontium titanate (SrTiO 3 ) with these resins.
バインダに含まれる無機絶縁材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。バインダに無機材料と有機材料との混合層を用い、高い誘電率とすると、発光材料により大きい電荷を誘起することができる。 Examples of the inorganic insulating material contained in the binder include silicon oxide (SiOx), silicon nitride, silicon containing oxygen and nitrogen, aluminum nitride (AlN), aluminum containing oxygen and nitrogen or aluminum oxide (Al 2 O 3 ), and titanium oxide. (TiO 2 ), BaTiO 3 , SrTiO 3 , lead titanate (PbTiO 3 ), potassium niobate (KNbO 3 ), lead niobate (PbNbO 3 ), tantalum oxide (Ta 2 O 5 ), barium tantalate (BaTa 2) O 6 ), lithium tantalate (LiTaO 3 ), yttrium oxide (Y 2 O 3 ), zirconium oxide (ZrO 2 ), and a material selected from substances including other inorganic insulating materials. By including an inorganic material having a high dielectric constant in the organic material (by addition or the like), the dielectric constant of the electroluminescent layer made of the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. . When a mixed layer of an inorganic material and an organic material is used for the binder and the dielectric constant is high, a larger charge can be induced in the light emitting material.
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（種々のウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。 In the manufacturing process, the light-emitting material is dispersed in a solution containing a binder, but as a solvent for the solution containing the binder that can be used in this embodiment, a method of forming an electroluminescent layer by dissolving the binder material (various types) The wet process) and a solvent capable of producing a solution having a viscosity suitable for a desired film thickness may be selected as appropriate. For example, when a siloxane resin is used as a binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoxy-3-methyl-1-butanol (also referred to as MMB) can be used. Etc. can be used.
図２４（Ｂ）及び図２４（Ｃ）に示す発光素子は、図２４（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図２４（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図２４（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
The light-emitting element illustrated in FIGS. 24B and 24C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. The light-emitting element illustrated in FIG. 24B includes an insulating
また、図２４（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。
In FIG. 24B, the insulating
図２３における絶縁層５４、図２４における絶縁層６４のような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁層は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。
Insulating layers such as the insulating
本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。 The light-emitting element described in this embodiment can emit light by applying a voltage between a pair of electrode layers sandwiching an electroluminescent layer, but can operate in either direct current drive or alternating current drive.
本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
本実施の形態は、上記の実施の形態１乃至５それぞれと適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with each of Embodiment Modes 1 to 5 as appropriate.
（実施の形態９）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
(Embodiment 9)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a liquid crystal display device using a liquid crystal display element as a display element will be described.
図１９（Ａ）は、液晶表示装置の平面図であり、図１９（Ｂ）は図１９（Ａ）線Ｇ−Ｈにおける断面図である。 19A is a plan view of the liquid crystal display device, and FIG. 19B is a cross-sectional view taken along line GH in FIG. 19A.
図１９（Ａ）で示すように、画素領域６０６、走査線駆動回路である駆動回路領域６０８ａ、走査線駆動領域である駆動回路領域６０８ｂが、シール材６９２によって、基板６００と対向基板６９５との間に封止され、基板６００上にＩＣドライバによって形成された信号線駆動回路である駆動回路領域６０７が設けられている。画素領域６０６にはトランジスタ６２２及び容量素子６２３が設けられ、駆動回路領域６０８ｂにはトランジスタ６２０及びトランジスタ６２１を有する駆動回路が設けられている。基板６００には、上記実施の形態と同様の絶縁基板を適用することができる。また一般的に合成樹脂からなる基板は、他の基板と比較して耐熱温度が低いことが懸念されるが、耐熱性の高い基板を用いた作製工程の後、転置することによっても採用することが可能となる。なお、図中６０２は外部端子接続領域、６０３は封止領域である。
As shown in FIG. 19A, a
画素領域６０６には、下地膜６０４ａ、下地膜６０４ｂを介してスイッチング素子となるトランジスタ６２２が設けられている。本実施の形態では、トランジスタ６２２にマルチゲート型薄膜トランジスタ（ＴＦＴ）を用い、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層、２層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層を有し、ソース電極層又はドレイン電極層は、半導体層の不純物領域と画素電極層６３０に接して電気的に接続している。
In the
ソース電極層及びドレイン電極層は積層構造となっており、ソース電極層又はドレイン電極層６４４ａ、６４４ｂは絶縁層６１５に形成された開口で画素電極層６３０と電気的に接続している。
The source and drain electrode layers have a stacked structure, and the source or drain electrode layers 644 a and 644 b are electrically connected to the
本実施の形態では、実施の形態１及び実施の形態２で示したように、ゲート絶縁層、絶縁膜６１１、絶縁膜６１２を、半導体層のソース領域及びドレイン領域が露出する開口を有するように形成する。ゲート絶縁層、絶縁膜６１１、絶縁膜６１２形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去し、マスクの設けてあった領域は絶縁層において開口となる。従って、半導体層のソース領域及びドレイン領域上に開口を有するゲート絶縁層、絶縁膜６１１、絶縁膜６１２が形成され、ゲート絶縁層、絶縁膜６１１、絶縁膜６１２下の半導体層のソース領域及びドレイン領域が開口の底面に露出する。
In this embodiment mode, as described in Embodiment Modes 1 and 2, the gate insulating layer, the insulating
ゲート絶縁層、絶縁膜６１１、絶縁膜６１２の各形成工程において半導体層のソース領域及びドレイン領域に達する開口を有するように本発明を用いて形成してもよいし、上層の絶縁膜６１２を半導体層のソース領域及びドレイン領域上方に開口を有するように形成し、開口を有する絶縁膜６１２をマスクとして絶縁膜６１１及びゲート絶縁層をエッチングして、半導体層のソース領域及びドレイン領域へ達する開口を形成してもよい。
The gate insulating layer, the insulating
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
図１９において、画素電極層６３０とソース電極層又はドレイン電極層６４４ａ、６４４ｂとを電気的に接続する開口にも本発明を適用することができる。開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層（図１９（Ｂ）においてはソース電極層又はドレイン電極層６４４ａ、６４４ｂ）の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。図１９（Ｂ）の表示装置は、開口が積層するソース電極層又はドレイン電極層６４４ｂを貫通し、ソース電極層又はドレイン電極層６４４ａが開口底面に露出している例である。
In FIG. 19, the present invention can also be applied to an opening for electrically connecting the
絶縁層（ゲート絶縁層、絶縁膜６１１、絶縁膜６１２などの）の形成は、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。
The insulating layers (eg, the gate insulating layer, the insulating
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
半導体層のソース領域又はドレイン領域が露出された開口にソース電極層又はドレイン電極層を形成し、半導体層のソース領域又はドレイン領域とソース電極層又はドレイン電極層とは電気的に接続することができる。 A source electrode layer or a drain electrode layer is formed in an opening in which the source region or the drain region of the semiconductor layer is exposed, and the source region or the drain region of the semiconductor layer and the source electrode layer or the drain electrode layer can be electrically connected. it can.
薄膜トランジスタは、多くの方法で作製することができる。例えば、活性層として、結晶性半導体膜を適用する。結晶性半導体膜上には、ゲート絶縁膜を介してゲート電極が設けられる。該ゲート電極をマスクとして用いて該活性層へ不純物元素を添加することができる。このようにゲート電極を用いた不純物元素の添加により、不純物元素添加のためのマスクを形成する必要はない。ゲート電極は、単層構造、又は積層構造を有することができる。不純物領域は、その濃度を制御することにより高濃度不純物領域及び低濃度不純物領域とすることができる。このように低濃度不純物領域を有する薄膜トランジスタを、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造と呼ぶ。また低濃度不純物領域は、ゲート電極と重なるように形成することができ、このような薄膜トランジスタを、ＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造と呼ぶ。また薄膜トランジスタの極性は、不純物領域にリン（Ｐ）等を用いることによりｎ型とする。ｐ型とする場合は、ボロン（Ｂ）等を添加すればよい。その後、ゲート電極等を覆う絶縁膜６１１及び絶縁膜６１２を形成する。絶縁膜６１１（及び絶縁膜６１２）に混入された水素元素により、結晶性半導体膜のダングリングボンドを終端することができる。
Thin film transistors can be manufactured by a number of methods. For example, a crystalline semiconductor film is applied as the active layer. A gate electrode is provided over the crystalline semiconductor film with a gate insulating film interposed therebetween. An impurity element can be added to the active layer using the gate electrode as a mask. Thus, it is not necessary to form a mask for adding the impurity element by adding the impurity element using the gate electrode. The gate electrode can have a single-layer structure or a stacked structure. The impurity region can be a high concentration impurity region and a low concentration impurity region by controlling the concentration thereof. A thin film transistor having such a low concentration impurity region is referred to as an LDD (Lightly Doped Drain) structure. The low-concentration impurity region can be formed so as to overlap with the gate electrode. Such a thin film transistor is referred to as a GOLD (Gate Overlapped LDD) structure. The polarity of the thin film transistor is n-type by using phosphorus (P) or the like in the impurity region. When p-type is used, boron (B) or the like may be added. After that, an insulating
さらに平坦性を高めるため、層間絶縁層として絶縁層６１５を形成してもよい。絶縁層６１５には、有機材料、又は無機材料、若しくはそれらの積層構造を用いることができる。例えば酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、ポリシラザン、窒素含有炭素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン樹脂などを用いることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
In order to further improve the flatness, an insulating
また結晶性半導体膜を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素部のトランジスタと、駆動回路領域６０８ｂのトランジスタとは同時に形成される。駆動回路領域６０８ｂに用いるトランジスタは、ＣＭＯＳ回路を構成する。ＣＭＯＳ回路を構成する薄膜トランジスタは、ＧＯＬＤ構造であるが、トランジスタ６２２のようなＬＤＤ構造を用いることもできる。
In addition, by using a crystalline semiconductor film, the pixel region and the driver circuit region can be formed over the same substrate. In that case, the transistor in the pixel portion and the transistor in the
本実施の形態に限定されず、画素領域の薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。 Without being limited to this embodiment mode, the thin film transistor in the pixel region may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. . The thin film transistor in the peripheral driver circuit region may have a single gate structure, a double gate structure, or a triple gate structure.
なお、本実施の形態で示した薄膜トランジスタの構造に限らず、トップゲート型（例えば順スタガ型）、ボトムゲート型（例えば、逆スタガ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造においても適用できる。 Note that not only the structure of the thin film transistor described in this embodiment mode, but a top gate type (eg, a forward stagger type), a bottom gate type (eg, an inverted stagger type), or a gate insulating film above and below a channel region is provided. The present invention can also be applied to a dual gate type or other structure having two gate electrode layers formed.
次に、画素電極層６３０を覆うように、印刷法や液滴吐出法により、配向膜と呼ばれる絶縁層６３１を形成する。なお、絶縁層６３１は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。このラビング処理は液晶のモード、例えばＶＡモードのときには処理を行わないときがある。配向膜として機能する絶縁層６３３も絶縁層６３１と同様である。続いて、シール材６９２を液滴吐出法により画素を形成した周辺の領域に形成する。
Next, an insulating
その後、配向膜として機能する絶縁層６３３、対向電極として機能する導電層６３４、カラーフィルタとして機能する着色層６３５及び偏光子６４１（偏光板ともいう）が設けられた対向基板６９５と、ＴＦＴ基板である基板６００とをスペーサ６３７を介して貼り合わせ、その空隙に液晶層６３２を設ける。本実施の形態の液晶表示装置は透過型であるため、基板６００の素子を有する面と反対側にも偏光子（偏光板）６４３を設ける。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに対向基板６９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を呈する材料から形成すればよく、モノカラー表示とする場合、着色層を無くす、もしくは少なくとも一つの色を呈する材料から形成すればよい。
After that, a
なお、バックライトにＲＧＢの発光ダイオード（ＬＥＤ）等を配置し、時分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやＣＭＯＳ回路の配線による外光の反射を低減するため、トランジスタやＣＭＯＳ回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。 Note that a color filter may not be provided when an RGB light emitting diode (LED) or the like is arranged in the backlight and a continuous additive color mixing method (field sequential method) in which color display is performed by time division is adopted. The black matrix is preferably provided so as to overlap with the transistor or the CMOS circuit in order to reduce reflection of external light due to the wiring of the transistor or the CMOS circuit. Note that the black matrix may be formed so as to overlap with the capacitor. This is because reflection by the metal film constituting the capacitor element can be prevented.
液晶層を形成する方法として、ディスペンサ式（滴下式）や、素子を有する基板６００と対向基板６９５とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大型基板を扱うときに適用するとよい。
As a method for forming the liquid crystal layer, a dispenser method (a dropping method) or an injection method in which liquid crystal is injected using a capillary phenomenon after the
スペーサは数μｍの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法を採用した。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。 The spacer may be provided by spraying particles of several μm, but in this embodiment, a method of forming a resin film on the entire surface of the substrate and then etching it is employed. After applying such a spacer material with a spinner, it is formed into a predetermined pattern by exposure and development processing. Further, it is cured by heating at 150 to 200 ° C. in a clean oven or the like. The spacers produced in this way can have different shapes depending on the conditions of exposure and development processing, but preferably, the spacers are columnar and the top is flat, so that the opposite substrate is When combined, the mechanical strength of the liquid crystal display device can be ensured. The shape can be a conical shape, a pyramid shape or the like, and there is no particular limitation.
続いて、画素領域と電気的に接続されている端子電極層６７８ａ、６７８ｂに、異方性導電体層６９６を介して、接続用の配線基板であるＦＰＣ６９４を設ける。ＦＰＣ６９４は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。
Subsequently, an
なおトランジスタが有する配線、ゲート電極層、画素電極層６３０、対向電極層である導電層６３４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化珪素（ＳｉＯ２）を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属又はその合金、若しくはその金属窒化物から選ぶことができる。
Note that a wiring included in the transistor, a gate electrode layer, a
偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。 You may laminate | stack in the state which had the phase difference plate between the polarizing plate and the liquid-crystal layer.
なお、本実施の形態ではＴＮ型の液晶パネルについて示しているが、上記のプロセスは他の方式の液晶パネルに対しても同様に適用することができる。例えば、ガラス基板と平行に電界を印加して液晶を配向させる横電界方式の液晶パネルに本実施の形態を適用することができる。また、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式の液晶パネルに本実施の形態を適用することができる。 Note that although a TN liquid crystal panel is described in this embodiment mode, the above process can be similarly applied to other types of liquid crystal panels. For example, the present embodiment can be applied to a horizontal electric field type liquid crystal panel in which an electric field is applied in parallel with a glass substrate to align liquid crystals. In addition, this embodiment mode can be applied to a VA (Vertical Alignment) liquid crystal panel.
図５と図６は、ＶＡ型液晶パネルの画素構造を示している。図５は平面図であり、図中に示す切断線Ｉ−Ｊに対応する断面構造を図６に表している。以下の説明ではこの両図を参照して説明する。 5 and 6 show the pixel structure of the VA liquid crystal panel. FIG. 5 is a plan view, and FIG. 6 shows a cross-sectional structure corresponding to the cutting line I-J shown in the drawing. The following description will be given with reference to both the drawings.
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。 In this pixel structure, a single pixel has a plurality of pixel electrodes, and a TFT is connected to each pixel electrode. Each TFT is configured to be driven by a different gate signal. In other words, a multi-domain designed pixel has a configuration in which signals applied to individual pixel electrodes are controlled independently.
画素電極層１６２４は開口（コンタクトホール）１６２３により、配線層１６１８でＴＦＴ１６２８と接続している。また、画素電極層１６２６は開口（コンタクトホール）１６２７により、配線層１６１９でＴＦＴ１６２９と接続している。ＴＦＴ１６２８のゲート配線層１６０２と、ＴＦＴ１６２９のゲート電極層１６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線層１６１６は、ＴＦＴ１６２８とＴＦＴ１６２９で共通に用いられている。
The
画素電極層１６２４と画素電極層１６２６は、実施の形態３で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。このように本発明を用いると、工程が簡略化し、材料のロスが防げるので、低コストで生産性良く表示装置を作製することができる。
As shown in
画素電極層１６２４と画素電極層１６２６の形状は異なっており、スリット１６２５によって分離されている。Ｖ字型に広がる画素電極層１６２４の外側を囲むように画素電極層１６２６が形成されている。画素電極層１６２４と画素電極層１６２６に印加する電圧のタイミングを、ＴＦＴ１６２８及びＴＦＴ１６２９により異ならせることで、液晶１６５０の配向を制御している。対向基板１６０１には、遮光膜１６３２、着色層１６３６、対向電極層１６４０が形成されている。また、着色層１６３６と対向電極層１６４０の間には平坦化膜１６３７が形成され、液晶１６５０の配向乱れを防いでいる。
The
なお、図６において、１６００は基板、１６０６はゲート絶縁層、１６１０及び１６１１は一導電型を有する半導体層、１６２０及び１６２２は絶縁層、１６４６及び１６４８は配向膜をそれぞれ表す。 In FIG. 6, 1600 is a substrate, 1606 is a gate insulating layer, 1610 and 1611 are semiconductor layers having one conductivity type, 1620 and 1622 are insulating layers, and 1646 and 1648 are alignment films.
図７に対向基板側の構造を示す。対向電極層１６４０は異なる画素間で共通化されている電極であるが、スリット１６４１が形成されている。このスリット１６４１と、画素電極層１６２４及び画素電極層１６２６側のスリット１６２５とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
FIG. 7 shows a structure on the counter substrate side. The
このように、画素電極層として有機化合物と無機化合物を複合化させた複合材料を用いて液晶パネルを製造することができる。このような画素電極を用いることにより、インジウムを主成分とする透明導電膜を使う必要がなく、原材料面でのボトルネックを解消することができる。 Thus, a liquid crystal panel can be manufactured using a composite material in which an organic compound and an inorganic compound are combined as the pixel electrode layer. By using such a pixel electrode, it is not necessary to use a transparent conductive film containing indium as a main component, and a bottleneck in terms of raw materials can be eliminated.
本実施の形態は、上記の実施の形態１乃至３と適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 3 as appropriate.
本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
（実施の形態１０）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の例について説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
(Embodiment 10)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described. Specifically, a liquid crystal display device using a liquid crystal display element as a display element will be described.
図１８に示す表示装置は、基板２５０上に、画素領域に逆スタガ型薄膜トランジスタであるトランジスタ２２０、画素電極層２５１、絶縁層２５２、絶縁層２５３、液晶層２５４、スペーサ２８１、絶縁層２３５、対向電極層２５６、カラーフィルタ２５８、ブラックマトリクス２５７、対向基板２１０、偏光板（偏光子）２３１、偏光板（偏光子）２３３、封止領域にシール材２８２、端子電極層２８７、異方性導電層２８８、ＦＰＣ２８６が設けられている。
In the display device illustrated in FIG. 18, a
本実施の形態で作製される逆スタガ型薄膜トランジスタであるトランジスタ２２０のゲート電極層、半導体層、ソース電極層、ドレイン電極層、及び画素電極層２５１は実施の形態３で示すように、転置基板に導電性材料又は半導体材料を用いた光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。このように本発明を用いると、工程が簡略化し、材料のロスが防げるので、低コストで生産性良く表示装置を作製することができる。
As shown in
本実施の形態では、半導体層として非晶質半導体層を用いており、一導電性型を有する半導体層は必要に応じて形成すればよい。本実施の形態では、半導体層と一導電型を有する半導体層として非晶質ｎ型半導体層を積層する。またｎ型半導体層を形成し、ｎチャネル型薄膜トランジスタのＮＭＯＳ構造、ｐ型半導体層を形成したｐチャネル型薄膜トランジスタのＰＭＯＳ構造、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとのＣＭＯＳ構造を作製することができる。 In this embodiment mode, an amorphous semiconductor layer is used as a semiconductor layer, and a semiconductor layer having one conductivity type may be formed as needed. In this embodiment mode, an amorphous n-type semiconductor layer is stacked as a semiconductor layer and a semiconductor layer having one conductivity type. In addition, an n-type semiconductor layer is formed, an NMOS structure of an n-channel thin film transistor, a PMOS structure of a p-channel thin film transistor in which a p-type semiconductor layer is formed, and a CMOS structure of an n-channel thin film transistor and a p-channel thin film transistor. it can.
また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、ｎチャネル型薄膜トランジスタ、ｐチャネル型薄膜トランジスタを形成することもできる。ｎ型半導体層を形成するかわりに、ＰＨ３ガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。 In order to impart conductivity, an element imparting conductivity is added by doping, and an impurity region is formed in the semiconductor layer, whereby an n-channel thin film transistor or a p-channel thin film transistor can be formed. Instead of forming the n-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with PH 3 gas.
本実施の形態では、トランジスタ２２０はｎチャネル型の逆スタガ型薄膜トランジスタとなっている。また、半導体層のチャネル領域上に保護層を設けたチャネル保護型の逆スタガ型薄膜トランジスタを用いることもできる。
In this embodiment, the
次いで、バックライトユニット３６０の構成について説明する。バックライトユニット３６０は、蛍光を発する光源３６１として冷陰極管、熱陰極管、発光ダイオード、無機ＥＬ素子、有機ＥＬ素子が、蛍光を効率よく導光板３６５に導くためのランプリフレクタ３６２、蛍光が全反射しながら全面に光を導くための導光板３６５、明度のムラを低減するための拡散板３６６、導光板３６５の下に漏れた光を再利用するための反射板３６４を有するように構成されている。
Next, the configuration of the
バックライトユニット３６０には、光源３６１の輝度を調整するための制御回路が接続されている。制御回路からの信号供給により、光源３６１の輝度を制御することができる。
A control circuit for adjusting the luminance of the
本実施の形態では、実施の形態１及び実施の形態２で示したように、絶縁層２５２形成時にソース電極層又はドレイン電極層２３２に達する開口を有するように形成する。絶縁層２５２形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去することで、マスクの設けてあった領域は絶縁層において開口となる。従って、ソース電極層又はドレイン電極層２３２上に開口を有する絶縁層２５２を形成することができる。
In this embodiment, as illustrated in Embodiments 1 and 2, the insulating
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
ソース電極層又はドレイン電極層が露出された開口に画素電極層２５１を形成し、ソース電極層又はドレイン電極層と画素電極層２５１とを電気的に接続することができる。
The
本実施の形態は実施の形態１乃至３と適宜組み合わせることができる。 This embodiment mode can be combined with any of Embodiment Modes 1 to 3 as appropriate.
本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
（実施の形態１１）
本実施の形態では、信頼性も高く、より簡略化した工程で低コストに作製することを目的とした表示装置の一例について説明する。
(Embodiment 11)
In this embodiment, an example of a display device which has high reliability and is manufactured at a low cost through a simplified process will be described.
図２１は、本発明を適用したアクティブマトリクス型の電子ペーパーを示す。図２１ではアクティブマトリクス型を示すが、本発明はパッシブマトリクス型にも適用することができる。 FIG. 21 shows active matrix electronic paper to which the present invention is applied. Although an active matrix type is shown in FIG. 21, the present invention can also be applied to a passive matrix type.
電子ペーパーとしてツイストボール表示方式を用いることができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。 A twist ball display system can be used as the electronic paper. In the twist ball display system, spherical particles that are separately painted in white and black are arranged between the first electrode layer and the second electrode layer, and a potential difference is generated between the first electrode layer and the second electrode layer. In this method, display is performed by controlling the orientation of the spherical particles.
トランジスタ５８１は逆コプラナ型の薄膜トランジスタであり、ゲート電極層５８２、ゲート絶縁層５８４、配線層５８５ａ、配線層５８５ｂ、半導体層５８６を含む。また配線層５８５ｂは第１の電極層５８７ａ、５８７ｂは絶縁層５８３及び絶縁層５９８に形成する開口で接しており電気的に接続している。第１の電極層５８７ａと第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２１参照。）。なお、図中、５８０及び５９６は基板を表している。
The
本実施の形態において、ゲート電極層、半導体層、ソース電極層、ドレイン電極層、電極層などは実施の形態３で示すように、転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成してもよい。本発明を用いると、工程が簡略化し、材料のロスも防止できるため、低コスト化が達成できる。
In this embodiment mode, as shown in
本実施の形態では、実施の形態１及び実施の形態２で示したように、絶縁層５８３形成時に配線層５８５ｂに達する開口を有するように形成する。絶縁層５８３形成工程において、開口形成領域にマスクを設け、マスクの設置領域以外に絶縁膜を成膜する。絶縁膜を成膜後、マスクを物理的又は化学的に除去することで、マスクの設けてあった領域は絶縁層において開口となる。従って、配線層５８５ｂ上に開口を有する絶縁層５８３を形成することができる。
In this embodiment mode, as shown in Embodiment Modes 1 and 2, the insulating
開口の形状はマスク形状を反映するため、所望の形状が得られるようにマスクを設定すればよい。マスクは柱状（角柱、円柱、三角柱など）、針状などを用いることができる。また開口の深さ方向はマスクを設ける時の力と、マスクが設置される導電層の膜強度によって設定することができる。先端の尖った針状のマスクを用いて、導電層に一部埋め込むようにマスクを設置すると、導電層に凹部を有する開口を形成することができる。また開口形成後、開口を有する絶縁層をマスクとして開口底面に露出された導電層をエッチングによって除去してもよい。 Since the shape of the opening reflects the mask shape, the mask may be set so as to obtain a desired shape. As the mask, a columnar shape (such as a prism, a cylinder, or a triangular column), a needle shape, or the like can be used. The depth direction of the opening can be set by the force when the mask is provided and the film strength of the conductive layer where the mask is installed. When a mask is provided so as to be partially embedded in the conductive layer using a needle-like mask with a sharp tip, an opening having a recess can be formed in the conductive layer. Further, after the opening is formed, the conductive layer exposed on the bottom surface of the opening may be removed by etching using the insulating layer having the opening as a mask.
絶縁層の形成は、スパッタリング法等のＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法などを用いることができる。本発明は、絶縁層の形成材料が導電層に付着しないように導電層上の開口形成領域を物理的にマスクで遮断する。従って、物理的に絶縁層の非形成領域を設定できるため、確実性高く開口を有する絶縁層を形成することができる。従って、本発明を用いて信頼性の高い半導体装置、表示装置を歩留まり良く作製することができる。 The insulating layer can be formed by a PVD method such as a sputtering method, a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method, or the like. In the present invention, the opening forming region on the conductive layer is physically blocked with a mask so that the forming material of the insulating layer does not adhere to the conductive layer. Therefore, since the non-formation region of the insulating layer can be physically set, the insulating layer having an opening can be formed with high certainty. Therefore, a highly reliable semiconductor device and display device can be manufactured with high yield by using the present invention.
本発明によってフォトリソグラフィ工程を用いることなく選択的に開口を有する絶縁層を形成することができるので工程及び材料を削減することができる。 According to the present invention, since an insulating layer having an opening can be formed selectively without using a photolithography process, the number of processes and materials can be reduced.
配線層５８５ｂが露出された開口に第１の電極層５８７ａを形成し、配線層５８５ｂと第１の電極層５８７ａは電気的に接続することができる。
A
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き表示装置を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。 Further, instead of the twisting ball, an electrophoretic element can be used. A microcapsule having a diameter of about 10 μm to 200 μm in which transparent liquid, positively charged white microparticles, and negatively charged black microparticles are enclosed is used. In the microcapsule provided between the first electrode layer and the second electrode layer, when an electric field is applied by the first electrode layer and the second electrode layer, the white particles and the black particles are in opposite directions. And can display white or black. A display element using this principle is an electrophoretic display element, and is generally called electronic paper. Since the electrophoretic display element has higher reflectance than the liquid crystal display element, an auxiliary light is unnecessary, power consumption is small, and the display portion can be recognized even in a dim place. In addition, even when power is not supplied to the display unit, it is possible to retain the image once displayed. Therefore, even when the display device with a display function is moved away from the radio wave source, it is displayed. The image can be stored.
トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。 The transistor may have any structure as long as it can function as a switching element. As the semiconductor layer, various semiconductors such as an amorphous semiconductor, a crystalline semiconductor, a polycrystalline semiconductor, and a microcrystalline semiconductor can be used, and an organic transistor may be formed using an organic compound.
本実施の形態では、具体的には、表示装置の構成がアクティブマトリクス型の場合に関して示すが、勿論本発明はパッシブマトリクス型の表示装置にも適用できる。パッシブマトリクス型の表示装置においても実施の形態３で示すように配線層、電極層などを転置基板に導電性を有する光吸収膜を形成後、レーザ光で照射することによって、選択的に被転置基板に所望の形状に加工して形成すればよい。
In this embodiment mode, specifically, the case where the structure of the display device is an active matrix type is shown; however, the present invention can also be applied to a passive matrix type display device. Even in a passive matrix display device, as shown in
本実施の形態は、上記の実施の形態１乃至３と適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 3 as appropriate.
本発明により、また複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a complicated photolithography process can be reduced and a display device can be manufactured through a simplified process. Therefore, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.
（実施の形態１２）
次に、実施の形態４乃至１１によって作製される表示パネルに駆動用のドライバ回路を実装する態様について説明する。
(Embodiment 12)
Next, a mode in which a driver circuit for driving is mounted on the display panel manufactured according to Embodiment Modes 4 to 11 will be described.
まず、ＣＯＧ方式を採用した表示装置について、図２６（Ａ）を用いて説明する。基板２７００上には、画素２７０２をマトリクス状に配列させた画素部２７０１が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路（ドライバＩＣとも表記）２７５１は、基板２７００上に実装される。図２６（Ａ）は複数のドライバＩＣ２７５１、ドライバＩＣ２７５１の先にＦＰＣ２７５０を実装する形態を示す。また、画素部の信号線側の辺の長さとほぼ同じ長さの単数のドライバＩＣを設け、該ドライバＩＣの先にテープを実装してもよい。
First, a display device employing a COG method is described with reference to FIG. A
また、ＴＡＢ方式を採用してもよく、その場合は、図２６（Ｂ）で示すように複数のテープを貼り付けて、該テープにドライバＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数のドライバＩＣを実装してもよく、この場合には、強度の問題から、ドライバＩＣを固定する金属片等を一緒に貼り付けるとよい。 Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and driver ICs may be mounted on the tapes as shown in FIG. As in the case of the COG method, a single driver IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the driver IC may be attached together due to strength problems.
これらの表示パネルに実装されるドライバＩＣは、生産性を向上させる観点から、一辺が３００ｍｍ〜１０００ｍｍ以上の矩形状の基板上に複数個作り込むとよい。 A plurality of driver ICs mounted on these display panels may be formed on a rectangular substrate having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity.
つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素部の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。 That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit may be formed on the substrate, and finally divided and taken out. The long side of the driver IC may be formed in a rectangular shape having a long side of 15 to 80 mm and a short side of 1 to 6 mm in consideration of the length of one side of the pixel unit and the pixel pitch. Or a length obtained by adding one side of the pixel portion and one side of each driver circuit.
ドライバＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。 The advantage of the external dimensions of the driver IC over the IC chip lies in the length of the long side. When a driver IC formed with a long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion is as follows. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when a driver IC is formed over a glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.
また、図２５（Ｂ）のように走査線側駆動回路３７０２が基板上に一体形成される場合、画素部３７０１の外側の領域には、信号線側の駆動回路が形成されたドライバＩＣが実装される。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスで信号線の本数が３０７２本必要であり、ＵＸＧＡクラスでは４８００本が必要となる。このような本数で形成された信号線は、画素部３７０１の端部で数ブロック毎に区分して引出線を形成し、ドライバＩＣの出力端子のピッチに合わせて集められる。
In the case where the scan line
ドライバＩＣは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発振のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発振の固体レーザ又は気体レーザを用いる。連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね平行（好ましくは−３０度以上３０度以下）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。 The driver IC is preferably formed of a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiating continuous oscillation laser light. Therefore, a continuous wave solid-state laser or a gas laser is used as an oscillator for generating the laser light. When a continuous wave laser is used, a transistor can be formed using a polycrystalline semiconductor layer having a large grain size with few crystal defects. In addition, since the mobility and response speed are good, high-speed driving is possible, the operating frequency of the element can be improved as compared with the prior art, and there is less variation in characteristics, so that high reliability can be obtained. Note that for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser light are preferably matched. This is because the highest mobility is obtained when the channel length direction of the transistor and the scanning direction of the laser beam with respect to the substrate are substantially parallel (preferably -30 degrees or more and 30 degrees or less) in the laser crystallization process using a continuous-wave laser. Is obtained. Note that the channel length direction corresponds to the direction in which current flows in the channel formation region, in other words, the direction in which charges move. The transistor thus fabricated has an active layer composed of a polycrystalline semiconductor layer in which crystal grains extend in the channel direction, which means that the crystal grain boundaries are formed substantially along the channel direction. means.
レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのレーザ光の形状（ビームスポット）の幅は、ドライバＩＣの短辺と同じ幅の１ｍｍ以上３ｍｍ以下程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０以上１００００以下）のものを指す。このように、レーザ光の形状（ビームスポット）の幅をドライバＩＣの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。 In order to perform laser crystallization, it is preferable to significantly narrow down the laser beam, and the width of the laser beam shape (beam spot) should be about 1 mm to 3 mm which is the same width as the short side of the driver IC. Is good. In order to ensure a sufficient and efficient energy density for the irradiated object, the laser light irradiation region is preferably linear. However, the line shape here does not mean a line in a strict sense, but means a rectangle or an ellipse having a large aspect ratio. For example, the aspect ratio is 2 or more (preferably 10 or more and 10,000 or less). In this manner, a method for manufacturing a display device with improved productivity can be provided by setting the width of the laser beam shape (beam spot) to the same length as the short side of the driver IC.
図２６（Ａ）、（Ｂ）のように走査線駆動回路及び信号線駆動回路の両方として、ドライバＩＣを実装してもよい。その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにするとよい。 As shown in FIGS. 26A and 26B, driver ICs may be mounted as both the scanning line driver circuit and the signal line driver circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different.
画素領域は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴを用いることを特徴とする。非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。また本発明を用いると、パターンを所望の形状に制御性よく形成することができるので、微細な配線もショート等の不良が生じることなく安定的に形成することができる。このように、システムオンパネル化を実現した表示パネルを作製することができる。 In the pixel region, the signal line and the scanning line intersect to form a matrix, and a transistor is arranged corresponding to each intersection. The present invention is characterized in that a TFT having an amorphous semiconductor or semi-amorphous semiconductor as a channel portion is used as a transistor disposed in a pixel region. The amorphous semiconductor is formed by a method such as a plasma CVD method or a sputtering method. A semi-amorphous semiconductor can be formed at a temperature of 300 ° C. or less by a plasma CVD method. For example, even a non-alkali glass substrate having an outer dimension of 550 × 650 mm has a film thickness necessary for forming a transistor. Is formed in a short time. Such a feature of the manufacturing technique is effective in manufacturing a large-screen display device. In addition, the semi-amorphous TFT can obtain a field effect mobility of 2 to 10 cm 2 / V · sec by forming a channel formation region with SAS. In addition, when the present invention is used, a pattern can be formed in a desired shape with good controllability, so that fine wiring can be stably formed without causing a defect such as a short circuit. Thus, a display panel that realizes system-on-panel can be manufactured.
半導体層をＳＡＳで形成したＴＦＴを用いることにより、走査線側駆動回路も基板上に一体形成することができ、半導体層をＡＳで形成したＴＦＴを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方にドライバＩＣを実装するとよい。 By using TFTs in which the semiconductor layer is formed of SAS, the scanning line side driver circuit can also be integrally formed on the substrate. In the case of using TFTs in which the semiconductor layer is formed of AS, the scanning line side driver circuit and the signal A driver IC may be mounted on both the line side drive circuits.
その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにすることが好適である。例えば、走査線側のドライバＩＣを構成するトランジスタには３０Ｖ程度の耐圧が要求されるものの、駆動周波数は１００ｋＨｚ以下であり、比較的高速動作は要求されない。従って、走査線側のドライバＩＣを構成するトランジスタのチャネル長（Ｌ）は十分大きく設定することが好適である。一方、信号線側のドライバＩＣのトランジスタには、１２Ｖ程度の耐圧があれば十分であるが、駆動周波数は３Ｖにて６５ＭＨｚ程度であり、高速動作が要求される。そのため、ドライバをＩＣ構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。 In that case, it is preferable that the specifications of the driver ICs used on the scanning line side and the signal line side are different. For example, although a transistor constituting the driver IC on the scanning line side is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less, and a relatively high speed operation is not required. Therefore, it is preferable to set the channel length (L) of the transistors included in the driver IC on the scanning line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driver IC on the signal line side to have a withstand voltage of about 12V, but the drive frequency is about 65 MHz at 3V, and high speed operation is required. For this reason, it is preferable to set the channel length of the transistors constituting the driver IC by the micron rule.
ドライバＩＣの実装方法は、特に限定されるものではなく、ＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることができる。 The method for mounting the driver IC is not particularly limited, and a COG method, a wire bonding method, or a TAB method can be used.
ドライバＩＣの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすことができる。 By setting the thickness of the driver IC to be the same as that of the counter substrate, the height between the two becomes substantially the same, which contributes to the reduction in thickness of the entire display device. In addition, since each substrate is made of the same material, thermal stress is not generated even when a temperature change occurs in the display device, and the characteristics of a circuit made of TFTs are not impaired. In addition, the number of driver ICs to be mounted in one pixel region can be reduced by mounting the drive circuit with a driver IC that is longer than the IC chip as shown in this embodiment.
以上のようにして、表示パネルに駆動回路を組み入れることができる。 As described above, a driver circuit can be incorporated in the display panel.
（実施の形態１３）
実施の形態４乃至１１によって作製される表示パネル（ＥＬ表示パネル、液晶表示パネル）において、半導体層を非晶質半導体、又はＳＡＳで形成し、走査線側の駆動回路を基板上に形成する例を示す。
(Embodiment 13)
Examples of display panels (EL display panels and liquid crystal display panels) manufactured according to Embodiment Modes 4 to 11 in which a semiconductor layer is formed using an amorphous semiconductor or SAS and a driver circuit on the scan line side is formed over a substrate. Indicates.
図３１は、１〜１５ｃｍ２／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。 FIG. 31 shows a block diagram of a scanning line side driving circuit constituted by an n-channel TFT using SAS capable of obtaining a field effect mobility of 1 to 15 cm 2 / V · sec.
図３１において８５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。８５０１はバッファ回路であり、その先に画素８５０２が接続される。
In FIG. 31, a block denoted by
図３２は、パルス出力回路８５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ８６０１〜８６１３で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。
FIG. 32 shows a specific structure of the
また、バッファ回路８５０１の具体的な構成を図３３に示す。バッファ回路も同様にｎチャネル型のＴＦＴ８６２０〜８６３５で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。
A specific configuration of the
このような回路を実現するには、ＴＦＴ相互を配線によって接続する必要がある。 In order to realize such a circuit, it is necessary to connect the TFTs by wiring.
以上のようにして、表示パネルに駆動回路を組み入れることができる。 As described above, a driver circuit can be incorporated in the display panel.
（実施の形態１４）
本実施の形態を図１６を用いて説明する。図１６は、本発明を適用して作製されるＴＦＴ基板２８００を用いてＥＬ表示モジュールを構成する一例を示している。図１６において、ＴＦＴ基板２８００上には、画素により構成された画素部が形成されている。
(Embodiment 14)
This embodiment will be described with reference to FIG. FIG. 16 shows an example in which an EL display module is formed using a
図１６では、画素部の外側であって、駆動回路と画素との間に、画素に形成されたものと同様なＴＦＴ又はそのＴＦＴのゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部２８０１が備えられている。駆動回路２８０９は、単結晶半導体で形成されたドライバＩＣ、ガラス基板上に多結晶半導体膜で形成されたスティックドライバＩＣ、若しくはＳＡＳで形成された駆動回路などが適用されている。
In FIG. 16, the same TFT as that formed in the pixel or the gate of the TFT and one of the source and the drain is connected between the driving circuit and the pixel outside the pixel portion, and similar to the diode. The
ＴＦＴ基板２８００は、液滴吐出法で形成されたスペーサ２８０６ａ、スペーサ２８０６ｂを介して封止基板２８２０と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、２枚の基板の間隔を一定に保つために設けておくことが好ましい。ＴＦＴ２８０２、ＴＦＴ２８０３とそれぞれ接続する発光素子２８０４、発光素子２８０５上であって、ＴＦＴ基板２８００と封止基板２８２０との間にある空隙には少なくとも可視領域の光に対して透光性を有する樹脂材料を充填して固定化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。
The
図１６では発光素子２８０４、発光素子２８０５を上方放射型（トップエミッション型）の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素を赤色、緑色、青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板２８２０側に各色に対応した着色層２８０７ａ、着色層２８０７ｂ、着色層２８０７ｃを形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素を白色発光素子として着色層２８０７ａ、着色層２８０７ｂ、着色層２８０７ｃと組み合わせても良い。
FIG. 16 shows a case where the light-emitting
外部回路である駆動回路２８０９は、外部回路基板２８１１の一端に設けられた走査線若しくは信号線接続端子と、配線基板２８１０で接続される。また、ＴＦＴ基板２８００に接して若しくは近接させて、熱を機器の外部へ伝えるために使われる、パイプ状の高効率な熱伝導デバイスであるヒートパイプ２８１３と放熱板２８１２を設け、放熱効果を高める構成としても良い。
A
なお、図１６では、トップエミッションのＥＬ表示モジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造、もちろん上面、下面両方から光が放射する両方放射構造としても良い。 Although the top emission EL display module is shown in FIG. 16, the configuration of the light emitting element and the arrangement of the external circuit board may be changed to have a bottom emission structure, of course, a dual emission structure in which light is emitted from both the upper and lower surfaces.
また、ＥＬ表示モジュールは、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上方放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ基板側から順に、発光素子、封止基板（封止材）、位相差板（λ／４板、λ／２板）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両方放射される両方放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高精細で精密な画像を表示することができる。 In addition, the EL display module may block reflected light of light incident from the outside using a retardation plate or a polarizing plate. In the case of an upward emission display device, an insulating layer serving as a partition wall may be colored and used as a black matrix. This partition wall can also be formed by a droplet discharge method or the like. Carbon black or the like may be mixed with a pigment-based black resin or a resin material such as polyimide, or may be laminated. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. As the phase difference plate, a λ / 4 plate and a λ / 2 plate may be used and designed so as to control light. As a structure, it became a structure of a light emitting element, a sealing substrate (sealing material), a phase difference plate (λ / 4 plate, λ / 2 plate), and a polarizing plate in order from the TFT substrate side, and was emitted from the light emitting element. The light passes through these and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both in the case of a dual emission type display device that emits both. Further, an antireflection film may be provided outside the polarizing plate. Thereby, it is possible to display a higher-definition and precise image.
ＴＦＴ基板２８００において、画素部が形成された側にシール材や接着性の樹脂を用いて樹脂フィルムを貼り付けて封止構造を形成してもよい。本実施の形態では、ガラス基板を用いるガラス封止を示したが、樹脂による樹脂封止、プラスチックによるプラスチック封止、フィルムによるフィルム封止、など様々な封止方法を用いることができる。樹脂フィルムの表面には水蒸気の透過を防止するガスバリア膜を設けておくと良い。フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。
In the
本実施の形態は、実施の形態１乃至８、実施の形態１２、実施の形態１３とそれぞれ組み合わせて用いることが可能である。 This embodiment mode can be used in combination with each of Embodiment Modes 1 to 8, Embodiment 12, and Embodiment 13.
（実施の形態１５）
本実施の形態を図２０（Ａ）及び図２０（Ｂ）を用いて説明する。図２０（Ａ）、図２０（Ｂ）は、本発明を適用して作製されるＴＦＴ基板２６００を用いて液晶表示モジュールを構成する一例を示している。
(Embodiment 15)
This embodiment will be described with reference to FIGS. 20A and 20B. 20A and 20B illustrate an example in which a liquid crystal display module is formed using a
図２０（Ａ）は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間に画素部２６０３と液晶層２６０４が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、外部回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。外部回路である駆動回路２６０８は、外部回路基板２６１２の一端に設けられた走査線若しくは信号線接続端子と、フレキシブル配線基板２６０９で接続される。
FIG. 20A illustrates an example of a liquid crystal display module, in which a
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。 The liquid crystal display modules include TN (Twisted Nematic) mode, IPS (In-Plane-Switching) mode, FFS (Fringe Field Switching) mode, MVA (Multi-domain Vertical Alignment) mode, PVA (SMB) Axial Symmetrical Aligned Micro-cell (OCB) mode, OCB (Optical Compensated Birefringence) mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (Anti-Ferroelectric Liquid) Kill.
図２０（Ｂ）は図２０（Ａ）の液晶表示モジュールにＯＣＢモードを適用した一例であり、ＦＳ−ＬＣＤ（Ｆｉｅｌｄ ｓｅｑｕｅｎｔｉａｌ−ＬＣＤ）となっている。ＦＳ−ＬＣＤは、１フレーム期間に赤色発光と緑色発光と青色発光をそれぞれ行うものであり、時間分割を用いて画像を合成しカラー表示を行うことが可能である。また、各発光を発光ダイオードまたは冷陰極管等で行うので、カラーフィルタが不要である。よって、３原色のカラーフィルタを並べ、各色の表示領域を限定する必要がなく、どの領域でも３色全ての表示を行うことができる。一方、１フレーム期間に３色の発光を行うため、液晶の高速な応答が求められる。本発明の表示装置に、ＦＳ方式を用いたＦＬＣモード、及びＯＣＢモードを適用し、高性能で高画質な表示装置、また液晶テレビジョン装置を完成させることができる。 FIG. 20B is an example in which the OCB mode is applied to the liquid crystal display module of FIG. 20A, and is an FS-LCD (Field sequential-LCD). The FS-LCD emits red light, green light, and blue light in one frame period, and can perform color display by combining images using time division. Further, since each light emission is performed by a light emitting diode or a cold cathode tube, a color filter is unnecessary. Therefore, it is not necessary to arrange the color filters of the three primary colors and limit the display area of each color, and it is possible to display all three colors in any area. On the other hand, since the three colors emit light in one frame period, a high-speed response of the liquid crystal is required. By applying the FLC mode using the FS method and the OCB mode to the display device of the present invention, a high-performance and high-quality display device and a liquid crystal television device can be completed.
ＯＣＢモードの液晶層は、いわゆるπセル構造を有している。πセル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面対称の関係で配向された構造である。πセル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。このベンド配向が白表示となる。さらに電圧を印加するとベンド配向の液晶分子が両基板と垂直に配向し、光が透過しない状態となる。なお、ＯＣＢモードにすると、従来のＴＮモードより約１０倍速い高速応答性を実現できる。 The liquid crystal layer in the OCB mode has a so-called π cell structure. The π cell structure is a structure in which the pretilt angles of liquid crystal molecules are aligned in a plane-symmetric relationship with respect to the center plane between the active matrix substrate and the counter substrate. The alignment state of the π cell structure is splay alignment when no voltage is applied between the substrates, and shifts to bend alignment when a voltage is applied. This bend orientation is white. When a voltage is further applied, the bend-aligned liquid crystal molecules are aligned perpendicularly to both substrates, and light is not transmitted. In the OCB mode, high-speed response that is about 10 times faster than the conventional TN mode can be realized.
また、ＦＳ方式に対応するモードとして、高速動作が可能な強誘電性液晶（ＦＬＣ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）を用いたＨＶ（Ｈａｌｆ Ｖ）−ＦＬＣ、ＳＳ（Ｓｕｒｆａｃｅ Ｓｔａｂｉｌｉｚｅｄ）−ＦＬＣなども用いることができる。ＯＣＢモードは粘度の比較的低いネマチック液晶を用い、ＨＶ−ＦＬＣ、ＳＳ−ＦＬＣには、強誘電相を有するスメクチック液晶を用いることができる。 Further, as a mode corresponding to the FS method, HV (Half V) -FLC using a ferroelectric liquid crystal (FLC) capable of high-speed operation, SS (Surface Stabilized) -FLC, or the like can be used. . A nematic liquid crystal having a relatively low viscosity is used for the OCB mode, and a smectic liquid crystal having a ferroelectric phase can be used for HV-FLC and SS-FLC.
また、液晶表示モジュールの光学応答速度は、液晶表示モジュールのセルギャップを狭くすることで高速化する。また液晶材料の粘度を下げることでも高速化できる。上記高速化は、ＴＮモードの液晶表示モジュールの画素領域の画素ピッチが３０μｍ以下の場合に、より効果的である。また、印加電圧を一瞬だけ高く（または低く）するオーバードライブ法により、より高速化が可能である。 The optical response speed of the liquid crystal display module is increased by narrowing the cell gap of the liquid crystal display module. The speed can also be increased by reducing the viscosity of the liquid crystal material. The increase in speed is more effective when the pixel pitch of the pixel region of the TN mode liquid crystal display module is 30 μm or less. Further, the speed can be further increased by the overdrive method in which the applied voltage is increased (or decreased) for a moment.
図２０（Ｂ）の液晶表示モジュールは透過型の液晶表示モジュールを示しており、光源として赤色光源２９１０ａ、緑色光源２９１０ｂ、青色光源２９１０ｃが設けられている。光源は赤色光源２９１０ａ、緑色光源２９１０ｂ、青色光源２９１０ｃのそれぞれオンオフを制御するために、制御部２９１２が設置されている。制御部２９１２によって、各色の発光は制御され、液晶に光は入射し、時間分割を用いて画像を合成し、カラー表示が行われる。
The liquid crystal display module in FIG. 20B is a transmissive liquid crystal display module, and a
以上のように本発明を用いると、高精細細、高信頼性の液晶表示モジュールを作製することができる。 As described above, by using the present invention, a high-definition thin and highly reliable liquid crystal display module can be manufactured.
本実施の形態は、実施の形態１乃至３、実施の形態９乃至１３とそれぞれ組み合わせて用いることが可能である。 This embodiment mode can be used in combination with each of Embodiment Modes 1 to 3 and Embodiments 9 to 13.
（実施の形態１６）
本発明によって形成される表示装置によって、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）を完成させることができる。図２７はテレビジョン装置の主要な構成を示すブロック図を示している。
(Embodiment 16)
With the display device formed according to the present invention, a television device (also simply referred to as a television or a television receiver) can be completed. FIG. 27 is a block diagram showing a main configuration of the television device.
図２５（Ａ）は本発明に係る表示パネルの構成を示す平面図であり、絶縁表面を有する基板２７００上に画素２７０２をマトリクス上に配列させた画素部２７０１、走査線側入力端子２７０３、信号線側入力端子２７０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであってＲＧＢを用いたフルカラー表示であれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであってＲＧＢを用いたフルカラー表示であれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させ、ＲＧＢを用いたフルカラー表示であれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。
FIG. 25A is a plan view showing a structure of a display panel according to the present invention. A
画素２７０２は、走査線側入力端子２７０３から延在する走査線と、信号線側入力端子２７０４から延在する信号線とが交差することで、マトリクス状に配設される。画素部２７０１の画素それぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極層側が走査線と、ソース若しくはドレイン電極層側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。
The
図２５（Ａ）は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図２６（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によりドライバＩＣ２７５１を基板２７００上に実装しても良い。また他の実装形態として、図２６（Ｂ）に示すようなＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いてもよい。ドライバＩＣは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にＴＦＴで回路を形成したものであっても良い。図２６において、ドライバＩＣ２７５１は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）２７５０と接続している。
FIG. 25A shows the structure of a display panel in which signals input to the scan lines and signal lines are controlled by an external driver circuit. As shown in FIG. 26A, COG (Chip on The
また、画素に設けるＴＦＴを結晶性を有する半導体で形成する場合には、図２５（Ｂ）に示すように走査線側駆動回路３７０２を基板３７００上に形成することもできる。図２５（Ｂ）において、画素部３７０１は、信号線側入力端子２７０４と接続した図２５（Ａ）と同様に外付けの駆動回路により制御する。画素に設けるＴＦＴを移動度の高い、多結晶（微結晶）半導体、単結晶半導体などで形成する場合は、図２５（Ｃ）に示すように、画素部４７０１、走査線駆動回路４７０２と、信号線駆動回路４７０４を基板４７００上に一体形成することもできる。
In the case where a TFT provided for a pixel is formed using a crystalline semiconductor, the scan
表示パネルには、図２５（Ａ）で示すような構成として、図２７において、画素部９０１のみが基板上に形成されて走査線側駆動回路９０３と信号線側駆動回路９０２とが、図２６（Ｂ）のようなＴＡＢ方式により実装される場合と、図２６（Ａ）のようなＣＯＧ方式により実装される場合と、図２５（Ｂ）に示すようにＴＦＴを形成し、画素部９０１と走査線側駆動回路９０３を基板上に形成し信号線側駆動回路９０２を別途ドライバＩＣとして実装する場合、また図２６（Ｃ）で示すように画素部９０１と信号線側駆動回路９０２と走査線側駆動回路９０３を基板上に一体形成する場合などがあるが、どのような形態としても良い。
The display panel has a structure as shown in FIG. 25A. In FIG. 27, only the
図２７において、その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などからなっている。コントロール回路９０７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して画素部９０１に供給する構成としても良い。
27, as other external circuit configurations, on the video signal input side, among the signals received by the
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカー９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。
Of the signals received by the
これらの表示モジュールを、図２８（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示モジュールとして液晶表示モジュールを用いれば液晶テレビジョン装置、ＥＬモジュールを用いればＥＬテレビジョン装置、またプラズマテレビジョン、電子ぺーパーなども作製することができる。図２８（Ａ）において、表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
As shown in FIGS. 28A and 28B, these display modules can be incorporated into a housing to complete a television device. If a liquid crystal display module is used as the display module, a liquid crystal television device can be manufactured. If an EL module is used, an EL television device, a plasma television, an electronic paper, or the like can be manufactured. In FIG. 28A, a main screen 2003 is formed using a display module, and a
筐体２００１に表示用パネル２００２が組みこまれ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより、受信機２００５により一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置２００６により行うことが可能であり、このリモコン装置２００６にも出力する情報を表示する表示部２００７が設けられていても良い。
A display panel 2002 is incorporated in the housing 2001, and connected to a wired or wireless communication network via a modem 2004, so that the
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３及びサブ画面２００８を本発明の液晶表示用パネルで形成することができるが、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面２００８をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、信頼性の高い表示装置とすることができる。 In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. In this configuration, the main screen 2003 and the sub screen 2008 can be formed using the liquid crystal display panel of the present invention. However, the main screen 2003 is formed using an EL display panel with an excellent viewing angle, and the sub screen has low power consumption. It may be formed of a liquid crystal display panel that can be displayed with In order to prioritize low power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen 2008 may be formed using an EL display panel, and the sub screen may be blinkable. When the present invention is used, a highly reliable display device can be obtained even when such a large substrate is used and a large number of TFTs and electronic components are used.
図２８（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、表示部２０１１、操作部であるリモコン装置２０１２、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２８（Ｂ）のテレビジョン装置は、壁かけ型となっており、設置するスペースを広く必要としない。
FIG. 28B illustrates a television device having a large display portion of 20 to 80 inches, for example, which includes a
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television device, but can be applied to various uses such as a monitor for a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.
本実施の形態は、上記の実施の形態１乃至１５と適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 15 as appropriate.
（実施の形態１７）
本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図２９を参照して説明する。
(Embodiment 17)
As electronic devices according to the present invention, portable information such as a television device (also simply referred to as a television or a television receiver), a digital camera, a digital video camera, a cellular phone device (also simply referred to as a cellular phone or a cellular phone), a PDA, etc. Examples include a terminal, a portable game machine, a computer monitor, a computer, an audio playback device such as a car audio, and an image playback device including a recording medium such as a home game machine. A specific example will be described with reference to FIG.
図２９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性の携帯情報端末機器を低価格で提供することができる。
A portable information terminal device illustrated in FIG. 29A includes a
図２９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１及び表示部９７０２は本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性のデジタルビデオカメラを低価格で提供することができる。
A digital video camera shown in FIG. 29B includes a
図２９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性の携帯電話機を低価格で提供することができる。
A cellular phone shown in FIG. 29C includes a
図２９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性のテレビジョン装置を低価格で提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の表示装置を適用することができる。
A portable television device illustrated in FIG. 29D includes a
図２９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の表示装置を適用することができる。その結果、簡略化した工程で低コストで作製できるため、高信頼性のコンピュータを低価格で提供することができる。
A portable computer shown in FIG. 29E includes a
このように、本発明の表示装置により、高信頼性及び高性能な電子機器を低価格で提供することができる。 As described above, the display device of the present invention can provide a highly reliable and high-performance electronic device at a low price.
本実施の形態は、上記の実施の形態１乃至１６と適宜自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 16 as appropriate.
５０ 第１の電極層
５２ 電界発光層
５３ 第２の電極層
５４ 絶縁層
５４ａ 絶縁層
５４ｂ 絶縁層
６０ 第１の電極層
６１ 発光材料
６２ 電界発光層
６３ 第２の電極層
６４ 絶縁層
６４ａ 絶縁層
６４ｂ 絶縁層
１００ 基板
１０１ 基板
１０３ ゲート電極層
１０４ ゲート電極層
１０４ａ ゲート電極層
１０４ｂ ゲート電極層
１０５ ゲート絶縁層
１０７ 開口
１０８ 半導体層
１０９ 半導体層
１１０ 半導体層
１１１ 半導体層
１１３ マスク
１１４ 半導体層
１１５ 半導体層
１１６ ドレイン電極層
１１７ ドレイン電極層
１１８ ドレイン電極層
１１９ ドレイン電極層
１２０ａ 半導体層
１２０ｂ 半導体層
１２１ａ 半導体層
１２１ｂ 半導体層
１２３ 絶縁層
１２４ マスク
１２５ 開口
１２６ 第１の電極層
１３１ 絶縁層
１３２ 電界発光層
１３３ 第２の電極層
１３９ａ トランジスタ
１３９ｂ トランジスタ
１５０ 基板
１５１ａ 下地膜
１５１ｂ 下地膜
１５７ ゲート絶縁層
１６７ 絶縁膜
１６８ 絶縁膜
１７８ 端子電極層
１７９ａ 配線
１７９ｂ 配線
１８１ 絶縁膜
１８５ 第１の電極層
１８６ 絶縁層
１８８ 発光層
１８９ 第２の電極層
１９０ 発光素子
１９２ シール材
１９３ 充填材
１９４ ＦＰＣ
１９５ 封止基板
１９６ 異方性導電層
２０１ 領域
２０２ 外部端子接続領域
２０３ 配線領域
２０４ 周辺駆動回路領域
２０５ 接続領域
２０６ 画素領域
２０７ 周辺駆動回路領域
２０８ 周辺駆動回路領域
２０９ 周辺駆動回路領域
２１０ 対向基板
２２０ トランジスタ
２３１ 偏光板（偏光子）
２３２ ドレイン電極層
２３３ 偏光板（偏光子）
２３５ 絶縁層
２５０ 基板
２５１ 画素電極層
２５２ 絶縁層
２５３ 絶縁層
２５４ 液晶層
２５５ 薄膜トランジスタ
２５６ 対向電極層
２５７ ブラックマトリクス
２５８ カラーフィルタ
２６５ 薄膜トランジスタ
２７５ 薄膜トランジスタ
２８１ スペーサ
２８２ シール材
２８５ 薄膜トランジスタ
２８６ ＦＰＣ
２８７ 端子電極層
２８８ 異方性導電層
３００ 基板
３０１ａ 導電層
３０１ｂ 導電層
３０１ｃ 導電層
３０１ｄ 導電層
３０２ 絶縁膜
３０３ マスク
３０５ａ 開口
３０５ｂ 開口
３０５ｃ 開口
３０５ｄ 開口
３０６ 絶縁層
３０６ａ 絶縁層
３０６ｂ 絶縁層
３０６ｃ 絶縁層
３０７ａ 導電膜
３０７ｂ 導電膜
３１０ 開口
３１２ 凸部
３１２ａ 凸部
３１２ｂ 凸部
３１３ 反応ガス
３５０ 支持基板
３５１ 凸部
３５２ 開口
３５３ マスク
３６０ バックライトユニット
３６１ 光源
３６２ ランプリフレクタ
３６４ 反射板
３６５ 導光板
３６６ 拡散板
４６０ 基板
４６１ 薄膜トランジスタ
４６２ ドレイン電極層
４６３ 第１の電極層
４６４ 電界発光層
４６５ 第２の電極層
４７０ 基板
４７１ 薄膜トランジスタ
４７２ 第１の電極層
４７３ 電界発光層
４７４ 第２の電極層
４７５ 配線層
４８０ 基板
４８１ 薄膜トランジスタ
４８２ 絶縁層
４８４ 第１の電極層
４８５ 電界発光層
４８６ 電極層
４８７ａ ドレイン電極層
４８７ｂ ドレイン電極層
４９３ ゲート電極層
４９４ 半導体層
４９５ａ 半導体層
４９５ｂ 半導体層
４９６ チャネル保護層
４９７ ゲート絶縁膜
４９８ 配線層
４９９ 絶縁層
５８０ 基板
５８１ トランジスタ
５８２ ゲート電極層
５８３ 絶縁層
５８４ ゲート絶縁層
５８５ａ 配線層
５８５ｂ 配線層
５８６ 半導体層
５８７ａ 第１の電極層
５８７ｂ 第１の電極層
５８８ 第２の電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
５９０ａ 黒色領域
５９０ｂ 白色領域
５９８ 絶縁層
６００ 基板
６０２ 外部端子接続領域
６０３ 封止領域
６０４ａ 下地膜
６０４ｂ 下地膜
６０６ 画素領域
６０７ 駆動回路領域
６０８ａ 駆動回路領域
６０８ｂ 駆動回路領域
６１１ 絶縁膜
６１２ 絶縁膜
６１５ 絶縁層
６２０ トランジスタ
６２１ トランジスタ
６２２ トランジスタ
６２３ 容量素子
６３０ 画素電極層
６３１ 絶縁層
６３２ 液晶層
６３３ 絶縁層
６３４ 導電層
６３５ 着色層
６３７ スペーサ
６４１ 偏光子
６４２ 偏光子
６４３ 偏光子（偏光板）
６４４ａ ドレイン電極層
６４４ｂ ドレイン電極層
６７８ａ 端子電極層
６９２ シール材
６９４ ＦＰＣ
６９５ 対向基板
６９６ 異方性導電体層
７００ 基板
７０１ 導電層
７０２ 絶縁膜
７０３ マスク
７０５ 開口
７０６ａ 絶縁層
７０６ｂ 絶縁層
７０７ 導電膜
７３０ 基板
７３１ 導電層
７３２ 絶縁膜
７３３ マスク
７３５ 開口
７３６ａ 絶縁層
７３６ｂ 絶縁層
７３７ 導電膜
７４０ 基板
７４１ 導電層
７４２ 絶縁膜
７４３ マスク
７４５ 開口
７４６ａ 絶縁層
７４６ｂ 絶縁層
７４７ 導電膜
７６０ 基板
７６１ 導電層
７６２ 絶縁膜
７６３ マスク
７６３ａ マスク
７６３ｂ マスク
７６３ｃ マスク
７６３ｄ マスク
７６５ 開口
７６６ 絶縁層
７６７ 導電膜
８０２ 層
８０３ 層
８０４ 層
８５０ 第２の電極層
８６０ 電界発光層
７６５ａ 開口
７６５ｂ 開口
７６５ｃ 開口
７６５ｄ 開口
８７０ 第１の電極層
９０１ 画素部
９０２ 信号線側駆動回路
９０３ 走査線側駆動回路
９０４ チューナ
９０５ 映像信号増幅回路
９０６ 映像信号処理回路
９０７ コントロール回路
９０８ 信号分割回路
９０９ 音声信号増幅回路
９１０ 音声信号処理回路
９１１ 制御回路
９１２ 入力部
９１３ スピーカー
１３００ チャンバー
１３０１ 電極
１３０２ 電極
１３０３ 高周波電源
１３０４ 制御回路
１３０５ 供給系
１３０６ バルブ
１３０７ 排気系
１３０８ バルブ
１３０９ ヒータ
１３１０ 被処理基板
１３１１ 絶縁層
１３１２ マスク
１６００ 基板
１６０１ 対向基板
１６０２ ゲート配線層
１６０３ ゲート電極層
１６０６ ゲート絶縁層
１６０９ 半導体層
１６１０ 半導体層
１６１１ 半導体層
１６１６ 配線層
１６１８ 配線層
１６１９ 配線層
１６２３ 開口（コンタクトホール）
１６２４ 画素電極層
１６２５ スリット
１６２６ 画素電極層
１６２７ 開口（コンタクトホール）
１６２８ ＴＦＴ
１６２９ ＴＦＴ
１６３２ 遮光膜
１６３６ 着色層
１６３７ 平坦化膜
１６４０ 対向電極層
１６４１ スリット
１６４６ 配向膜
１６４８ 配向膜
１６５０ 液晶
２００１ 筐体
２００２ 表示用パネル
２００３ 主画面
２００４ モデム
２００５ 受信機
２００６ リモコン装置
２００７ 表示部
２００８ サブ画面
２００９ スピーカー部
２０１０ 筐体
２０１１ 表示部
２０１２ リモコン装置
２０１３ スピーカー部
２２００ 基板
２２０１ 基板
２２０２ 光吸収膜
２２０３ レーザ光
２２０４ａ 光吸収膜
２２０５ 光吸収層
２２０６ 光吸収層
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 液晶層
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 駆動回路
２６０９ 配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 基板
２７０１ 画素部
２７０２ 画素
２７０３ 走査線側入力端子
２７０４ 信号線側入力端子
２７５０ ＦＰＣ
２７５１ ドライバＩＣ
２８００ ＴＦＴ基板
２８０１ 保護回路部
２８０２ ＴＦＴ
２８０３ ＴＦＴ
２８０４ 発光素子
２８０５ 発光素子
２８０６ａ スペーサ
２８０６ｂ スペーサ
２８０７ａ 着色層
２８０７ｂ 着色層
２８０７ｃ 着色層
２８０９ 駆動回路
２８１０ 配線基板
２８１１ 外部回路基板
２８１２ 放熱板
２８１３ ヒートパイプ
２８２０ 封止基板
２９１０ａ 赤色光源
２９１０ｂ 緑色光源
２９１０ｃ 青色光源
２９１２ 制御部
３７００ 基板
３７０１ 画素部
３７０２ 走査線側駆動回路
３７０４ 信号線側入力端子
４７００ 基板
４７０１ 画素部
４７０２ 走査線駆動回路
４７０４ 信号線駆動回路
８５００ パルス出力回路
８５０１ バッファ回路
８５０２ 画素
８６０１〜８６１３ ＴＦＴ
８６２０〜８６３５ ＴＦＴ
９１０１ 本体
９１０２ 表示部
９２０１ 本体
９２０２ 表示部
９３０１ 本体
９３０２ 表示部
９４０１ 本体
９４０２ 表示部
９７０１ 表示部
９７０２ 表示部
50
195
232
235
287 Terminal electrode layer 288 Anisotropic conductive layer 300 Substrate 301a Conductive layer 301b Conductive layer 301c Conductive layer 301d Conductive layer 302 Insulating film 303 Mask 305a Opening 305b Opening 305c Opening 305d Opening 306 Insulating layer 306a Insulating layer 306b Insulating layer 306c Insulating layer 307a Conductive film 307b Conductive film 310 Opening 312 Convex part 312a Convex part 312b Convex part 313 Reaction gas 350 Support substrate 351 Convex part 352 Opening 353 Mask 360 Backlight unit 361 Light source 362 Lamp reflector 364 Reflecting plate 365 Light guiding plate 366 Diffusing plate 460 Substrate 461 Thin film transistor 462 Drain electrode layer 463 First electrode layer 464 Electroluminescent layer 465 Second electrode layer 470 Substrate 471 Thin film transistor 472 First electrode layer 473 Electroluminescent layer 474 Second electrode Layer 475 wiring layer 480 substrate 481 thin film transistor 482 insulating layer 484 first electrode layer 485 electroluminescent layer 486 electrode layer 487a drain electrode layer 487b drain electrode layer 493 gate electrode layer 494 semiconductor layer 495a semiconductor layer 495b semiconductor layer 496 channel protective layer 497 Gate insulating film 498 Wiring layer 499 Insulating layer 580 Substrate 581 Transistor 582 Gate electrode layer 583 Insulating layer 584 Gate insulating layer 585a Wiring layer 585b Wiring layer 586 Semiconductor layer 587a First electrode layer 587b First electrode layer 588 Second electrode Layer 589 Spherical particle 594 Cavity 595 Filler 596 Substrate 590a Black region 590b White region 598 Insulating layer 600 Substrate 602 External terminal connection region 603 Sealing region 604a Base film 604b Base film 606 Pixel region 60 7 driving circuit region 608a driving circuit region 608b driving circuit region 611 insulating film 612 insulating film 615 insulating layer 620 transistor 621 transistor 622 transistor 623 capacitor 630 pixel electrode layer 631 insulating layer 632 liquid crystal layer 633 insulating layer 634 conductive layer 635 coloring layer 637 Spacer 641 Polarizer 642 Polarizer 643 Polarizer (polarizing plate)
644a
695
1624
1628 TFT
1629 TFT
1632 Light-shielding
2751 Driver IC
2800
2803 TFT
2804 Light-emitting
8620-8635 TFT
9101
Claims (10)
前記マスクを設けた導電層上に絶縁膜を成膜し、
前記マスクを除去することで開口を有する絶縁層を形成し、
前記開口に前記導電層と接するように導電膜を形成することを特徴とする表示装置の作製方法。 Providing a mask on the conductive layer;
Forming an insulating film on the conductive layer provided with the mask;
An insulating layer having an opening is formed by removing the mask,
A manufacturing method of a display device, wherein a conductive film is formed in the opening so as to be in contact with the conductive layer.
前記ソース電極層又は前記ドレイン電極層上にマスクを設け、
前記マスクを設けた前記ソース電極層又は前記ドレイン電極層を有する前記薄膜トランジスタ上に絶縁膜を成膜し、
前記マスクを除去することで開口を有する絶縁層を形成し、
前記開口に前記ソース電極層又は前記ドレイン電極層と接するように画素電極層を形成することを特徴とする表示装置の作製方法。 Forming a thin film transistor having a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer and a drain electrode layer;
A mask is provided on the source electrode layer or the drain electrode layer,
Forming an insulating film on the thin film transistor having the source electrode layer or the drain electrode layer provided with the mask;
An insulating layer having an opening is formed by removing the mask,
A method for manufacturing a display device, wherein a pixel electrode layer is formed in the opening so as to be in contact with the source electrode layer or the drain electrode layer.
前記ソース電極層又は前記ドレイン電極層上にマスクを設け、
前記マスクを設けた前記ソース電極層又は前記ドレイン電極層を有する前記薄膜トランジスタ上に絶縁膜を成膜し、
前記マスクを除去することで開口を有する絶縁層を形成し、
前記開口に前記ソース電極層又は前記ドレイン電極層と接するように第１の電極層を形成し、前記第１の電極層上に電界発光層を形成し、前記電界発光層上に第２の電極層を形成することを特徴とする表示装置の作製方法。 Forming a thin film transistor having a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer and a drain electrode layer;
A mask is provided on the source electrode layer or the drain electrode layer,
Forming an insulating film on the thin film transistor having the source electrode layer or the drain electrode layer provided with the mask;
An insulating layer having an opening is formed by removing the mask,
A first electrode layer is formed in the opening so as to be in contact with the source electrode layer or the drain electrode layer, an electroluminescent layer is formed on the first electrode layer, and a second electrode is formed on the electroluminescent layer. A method for manufacturing a display device, comprising forming a layer.
前記ソース領域及び前記ドレイン領域に第１のマスクを設け、
前記第１のマスクを設けた前記ソース領域及び前記ドレイン領域上に第１の絶縁膜を成膜し、
前記第１のマスクを除去することで第１の開口を有するゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記第１の開口に第２のマスクを設け、
前記第２のマスクを設けたソース領域及び前記ドレイン領域を有する半導体層と、前記ゲート絶縁層と、前記ゲート電極層との上に第２の絶縁膜を成膜し、
前記第２のマスクを除去することで第２の開口を有する絶縁層を形成し、
前記第１の開口及び前記第２の開口に前記ソース領域と接するようにソース電極層を、前記ドレイン領域に接するようにドレイン電極層を形成することを特徴とする表示装置の作製方法。 Forming a semiconductor layer having a source region and a drain region;
Providing a first mask on the source region and the drain region;
Forming a first insulating film on the source region and the drain region provided with the first mask;
Forming a gate insulating layer having a first opening by removing the first mask;
Forming a gate electrode layer on the gate insulating layer;
Providing a second mask in the first opening;
Forming a second insulating film on the semiconductor layer having the source region and the drain region provided with the second mask, the gate insulating layer, and the gate electrode layer;
An insulating layer having a second opening is formed by removing the second mask;
A method for manufacturing a display device, comprising: forming a source electrode layer in contact with the source region in the first opening and the second opening; and forming a drain electrode layer in contact with the drain region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007219312A JP5230145B2 (en) | 2006-08-29 | 2007-08-27 | Method for manufacturing display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006231956 | 2006-08-29 | ||
| JP2006231956 | 2006-08-29 | ||
| JP2007219312A JP5230145B2 (en) | 2006-08-29 | 2007-08-27 | Method for manufacturing display device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008085313A true JP2008085313A (en) | 2008-04-10 |
| JP2008085313A5 JP2008085313A5 (en) | 2010-09-24 |
| JP5230145B2 JP5230145B2 (en) | 2013-07-10 |
Family
ID=39355783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007219312A Expired - Fee Related JP5230145B2 (en) | 2006-08-29 | 2007-08-27 | Method for manufacturing display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5230145B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186455A (en) * | 2011-02-16 | 2012-09-27 | Ricoh Co Ltd | Hole formation method and multilayer interconnection, semiconductor device, display element, image display device, and system that form via holes using the method |
| JP2015173277A (en) * | 2009-12-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | semiconductor device |
| US9478597B2 (en) | 2008-09-19 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2017034269A (en) * | 2011-02-16 | 2017-02-09 | 株式会社リコー | Hole formation method, multilayer interconnection manufacturing method, semiconductor device manufacturing method, display element manufacturing method, picture display device manufacturing method, and system manufacturing method |
| JP2017049568A (en) * | 2015-08-31 | 2017-03-09 | 株式会社Ｊｏｌｅｄ | Semiconductor device, display, manufacturing method of display, and electronic apparatus |
| KR101774745B1 (en) * | 2008-11-07 | 2017-09-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| CN113690289A (en) * | 2021-08-25 | 2021-11-23 | 京东方科技集团股份有限公司 | Display substrate, preparation method thereof and display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304162A (en) * | 2003-03-17 | 2004-10-28 | Seiko Epson Corp | Method of forming contact hole, method of manufacturing thin film semiconductor device, electronic device and method of manufacturing the same |
| JP2006126817A (en) * | 2004-09-29 | 2006-05-18 | Semiconductor Energy Lab Co Ltd | Display device and manufacturing method of device |
-
2007
- 2007-08-27 JP JP2007219312A patent/JP5230145B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304162A (en) * | 2003-03-17 | 2004-10-28 | Seiko Epson Corp | Method of forming contact hole, method of manufacturing thin film semiconductor device, electronic device and method of manufacturing the same |
| JP2006126817A (en) * | 2004-09-29 | 2006-05-18 | Semiconductor Energy Lab Co Ltd | Display device and manufacturing method of device |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9478597B2 (en) | 2008-09-19 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11139359B2 (en) | 2008-09-19 | 2021-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10665684B2 (en) | 2008-11-07 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101774745B1 (en) * | 2008-11-07 | 2017-09-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| US9847396B2 (en) | 2008-11-07 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10411102B2 (en) | 2008-11-07 | 2019-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11239332B2 (en) | 2008-11-07 | 2022-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10083996B2 (en) | 2009-12-25 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015173277A (en) * | 2009-12-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | semiconductor device |
| US11676975B2 (en) | 2009-12-25 | 2023-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2017034269A (en) * | 2011-02-16 | 2017-02-09 | 株式会社リコー | Hole formation method, multilayer interconnection manufacturing method, semiconductor device manufacturing method, display element manufacturing method, picture display device manufacturing method, and system manufacturing method |
| JP2012186455A (en) * | 2011-02-16 | 2012-09-27 | Ricoh Co Ltd | Hole formation method and multilayer interconnection, semiconductor device, display element, image display device, and system that form via holes using the method |
| JP2017049568A (en) * | 2015-08-31 | 2017-03-09 | 株式会社Ｊｏｌｅｄ | Semiconductor device, display, manufacturing method of display, and electronic apparatus |
| CN113690289A (en) * | 2021-08-25 | 2021-11-23 | 京东方科技集团股份有限公司 | Display substrate, preparation method thereof and display device |
| CN113690289B (en) * | 2021-08-25 | 2024-05-14 | 京东方科技集团股份有限公司 | Display substrate, preparation method thereof and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5230145B2 (en) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5268304B2 (en) | Method for manufacturing semiconductor device | |
| KR101407371B1 (en) | Method of fabricating display device | |
| US7943287B2 (en) | Method for manufacturing display device | |
| TWI427702B (en) | Method for manufacturing display device | |
| KR101414125B1 (en) | A method for manufacturing a semiconductor device, and an etching apparatus | |
| JP5110830B2 (en) | Method for manufacturing semiconductor device | |
| TWI412079B (en) | Method for manufacturing display device | |
| TWI427682B (en) | Method for manufacturing display device | |
| JP5634569B2 (en) | Display device | |
| JP5147290B2 (en) | Display device | |
| JP2008033284A (en) | Manufacturing method of display device | |
| JP5230145B2 (en) | Method for manufacturing display device | |
| JP5148170B2 (en) | Display device | |
| JP5329784B2 (en) | Method for manufacturing semiconductor device | |
| JP5371143B2 (en) | Method for manufacturing semiconductor device | |
| JP5127338B2 (en) | Method for manufacturing display device | |
| JP5041903B2 (en) | Method for manufacturing display device | |
| JP2008034832A (en) | Process for fabricating display | |
| JP2008052268A (en) | Method for manufacturing display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100623 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5230145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |