以下、図面を参照して本発明の実施の形態を説明する。
(第1の実施形態)
図1から図32は、本発明の第1の実施形態に係るものである。図1は、本発明の各実施形態に係る内視鏡システムの全体構成の一例を示す図である。図2は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の一例を示す図である。図3は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の一例を示す図である。図4は、図2の信号送信部において、所定の基準パターンデータが重畳されるタイミングの一例を示す図である。図5Aは、図3の信号受信部に入力されるデジタルデータ(またはデジタル信号)に対し、所定の基準パターンデータに基づいて補正処理が施される前の状態を示す図である。図5Bは、図3の信号受信部に入力されるデジタルデータ(またはデジタル信号)に対し、所定の基準パターンデータに基づいて補正処理が施された後の状態を示す図である。図6は、図2の信号送信部において、所定の基準パターンデータが重畳されるタイミングの、図4とは異なる例を示す図である。図7は、図2の信号送信部において重畳される、所定の基準パターンデータの一例を示す図である。図8は、図2の信号送信部において、所定の基準パターンデータが重畳されるタイミングの、図4及び図6とは異なる例を示す図である。図9は、図8に示すタイミングにおいて所定の基準パターンデータが重畳された際に、モニタに表示される画像の一例を示す図である。図10は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2とは異なる例を示す図である。
図11は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3とは異なる例を示す図である。図12Aは、図10の信号送信部において、所定の基準パターンデータが重畳される第1のタイミングの一例を示す図である。図12Bは、図10の信号送信部において、所定の基準パターンデータが重畳される第2のタイミングの一例を示す図である。図12Cは、図10の信号送信部において、所定の基準パターンデータが重畳される第3のタイミングの一例を示す図である。図12Dは、図10の信号送信部において、所定の基準パターンデータが重畳される第4のタイミングの一例を示す図である。図13は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2及び図10とは異なる例を示す図である。図14は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3及び図11とは異なる例を示す図である。図15は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2、図10及び図13とは異なる例を示す図である。図16は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3、図11及び図14とは異なる例を示す図である。図17は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2、図10、図13及び図15とは異なる例を示す図である。図18は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3、図11、図14及び図16とは異なる例を示す図である。図19は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2、図10、図13、図15及び図17とは異なる例を示す図である。図20は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3、図11、図14、図16及び図18とは異なる例を示す図である。
図21は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2、図10、図13、図15、図17及び図19とは異なる例を示す図である。図22は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3、図11、図14、図16、図18及び図20とは異なる例を示す図である。図23は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2、図10、図13、図15、図17、図19及び図21とは異なる例を示す図である。図24は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3、図11、図14、図16、図18、図20及び図22とは異なる例を示す図である。図25は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2、図10、図13、図15、図17、図19、図21及び図23とは異なる例を示す図である。図26は、図25の信号送信部が有するパターン挿入制御部が有する構成の一例を示す図である。図27は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3、図11、図14、図16、図18、図20、図22及び図24とは異なる例を示す図である。図28は、図27のパターン除去部が有する構成の一例を示す図である。図29は、図25の信号送信部において行われる処理の概要を示す図である。図30は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2、図10、図13、図15、図17、図19、図21、図23及び図25とは異なる例を示す図である。図31は、第1の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図2、図10、図13、図15、図17、図19、図21、図23、図25及び図30とは異なる例を示す図である。図32は、第1の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図3、図11、図14、図16、図18、図20、図22、図24及び図27とは異なる例を示す図である。
画像処理システムとしての内視鏡システム1は、図1に示すように、生体等の被検体内に挿入可能な挿入部2aを具備するとともに、被写体の像を撮像し、該被写体の像をデジタル撮像信号として出力する内視鏡2と、一部が内視鏡2の内部に配置されたライトガイド6を介し、内視鏡2の撮像対象となる被写体を照明するための照明光を供給する光源装置3と、内視鏡2から出力されるデジタル撮像信号に対して種々の信号処理を施すことにより、該デジタル撮像信号をアナログ映像信号に変換して出力する画像処理装置4と、該アナログ映像信号に基づき、内視鏡2により撮像された被写体の像を画像表示するモニタ5と、を要部として有している。また、ライトガイド6は、光入射側の端面が光源装置3側に配置されているとともに、光出射側の端面が挿入部2aの先端部に配置されている。
内視鏡2は、各種信号線及びライトガイド6の一部が設けられたケーブル7を介し、光源装置3及び画像処理装置4に接続されている。
また、内視鏡2は、図1に示すように、被写体の像を撮像し、該被写体の像をアナログ撮像信号として出力する撮像部21と、画像処理装置4から出力される制御信号に基づき、撮像部21が有するCCD(電荷結合素子)21bを駆動する駆動回路22と、撮像部21から出力されるアナログ撮像信号に対して相関二重サンプリング(以降及び図面においてはCDSと略記する)処理を施すCDS回路23と、CDS回路23から出力されるアナログ撮像信号に対し、信号レベルのレベル補正等の処理を施す図示しない前処理回路と、該前処理回路によりレベル補正等の処理が施されたアナログ撮像信号に対し、A/D変換処理を施すことにより、該アナログ撮像信号をデジタル撮像信号に変換して出力するA/D変換回路24と、A/D変換回路24から出力されるデジタル撮像信号に対して所定の処理を施し、該所定の処理を施した後のデジタル撮像信号を画像処理装置4に対して出力する信号送信部25と、を有して構成されている。また、撮像部21は、被写体の像を結像する対物光学系21aと、対物光学系21aの結像位置に配置され、撮像した該被写体の像をアナログ撮像信号として出力可能な撮像素子であるCCD21bと、を有している。
信号送信部25は、例えば、FPGA(Field Programmable Gate Array)により構成され、具体的には、図2に示すように、ビット基準パターン生成部25aと、イネーブル信号生成部25bと、重畳部25cと、P/S(パラレル/シリアル)変換部25dと、差動出力アンプ25e及び25fと、を有している。
第1の基準データ生成部としてのビット基準パターン生成部25aは、所定の基準パターンデータとして、所定のデータ量の(例えば8ビットの)データを有するとともに、該所定の基準パターンデータを重畳部25cに対して出力する。
タイミング設定部としてのイネーブル信号生成部25bは、図示しない同期信号生成回路から供給される同期信号VDと、図示しない第1のクロック生成回路から供給されるクロック信号CLKとに基づき、ビット基準パターン生成部25aから出力される所定の基準パターンデータが重畳部25cにおいて重畳されるタイミングを設定する。
重畳部25cは、図示しない第1のクロック生成回路から供給されるクロック信号CLKに基づき、イネーブル信号生成部25bにより設定されたタイミングにおいて、A/D変換回路24から(例えば8ビットずつ)出力されるデジタル撮像信号に対し、ビット基準パターン生成部25aから出力される所定の基準パターンデータを重畳して出力する。
P/S変換部25dは、図示しない第1のクロック生成回路から供給されるクロック信号CLKに基づき、重畳部25cから出力される、所定の基準パターンデータが重畳された状態のデジタル撮像信号に対し、P/S変換処理を施して出力する。
そして、重畳部25cにおいて所定の基準パターンデータが重畳され、P/S変換部25dにより図示しない第1のクロック生成回路から供給されるクロック信号CLK×8(8倍速クロック)に基づいてシリアル化された状態のデジタル撮像信号は、差動出力アンプ25eを介することにより、差動信号として画像処理装置4へ出力される。また、図示しない第1のクロック生成回路から供給されるクロック信号CLKは、差動出力アンプ25fを介することにより、差動信号として画像処理装置4へ出力される。
画像処理装置4は、図1に示すように、信号受信部41と、光源装置3に対して光量調整等の制御を行い、信号受信部41から出力されるデジタル撮像信号をアナログ映像信号に変換して出力するとともに、駆動回路22を駆動させるための制御信号を出力する信号処理回路42と、を有して構成されている。
信号受信部41は、例えば、FPGA(Field Programmable Gate Array)により構成され、具体的には、図3に示すように、差動入力アンプ41a及び41bと、PLL(Phase Locked Loop)回路41cと、S/P(シリアル/パラレル)変換部41dと、ビット基準パターン生成部41eと、イネーブル信号生成部41fと、データ補正部41gと、FIFOメモリ41hと、を有している。
PLL回路41cは、差動出力アンプ25fから出力された後、差動入力アンプ41bを介して入力されるクロック信号CLKに基づき、該クロック信号CLKと同期する同期信号を生成するとともに、該同期信号をS/P変換部41d、イネーブル信号生成部41f、データ補正部41g及びFIFOメモリ41hの各部に対して出力する。
S/P変換部41dは、PLL回路41cから出力される同期信号に基づき、差動出力アンプ25eから出力された後、差動入力アンプ41aを介して入力されるデジタル撮像信号に対し、S/P変換処理を施して出力する。
第2の基準データ生成部としてのビット基準パターン生成部41eは、ビット基準パターン生成部25aが有するデータと同一の基準パターンデータである、所定のデータ量(例えば8ビット)の所定の基準パターンデータを有するとともに、該所定の基準パターンデータをデータ補正部41gに対して出力する。
タイミング検出部としてのイネーブル信号生成部41fは、図示しない同期信号生成回路から供給される同期信号VDと、PLL回路41cから出力される同期信号とに基づき、ビット基準パターン生成部41eから出力される所定の基準パターンデータが、S/P変換部41dから出力されるデジタル撮像信号のどのタイミングにおいて埋め込まれて(重畳されて)いるかを、イネーブル信号生成部25bにより設定されたタイミングに同期するタイミングにおいて検出する。そして、イネーブル信号生成部41fは、前記検出結果をデータ補正部41gに対して出力する。
データ補正部41gは、PLL回路41cから出力される同期信号と、ビット基準パターン生成部41eから出力される所定の基準パターンデータとに基づき、イネーブル信号生成部41fにより検出されたタイミングにおいて、S/P変換部41dから出力されるデジタル撮像信号のうち、該所定の基準パターンデータが有する所定のデータ量分のデータを抽出する。そして、データ補正部41gは、抽出した前記所定のデータ量分のデータと所定の基準パターンデータとの比較を行い、該比較結果に応じてS/P変換部41dから出力されるデジタル撮像信号に対してデータを補正するための補正処理を行うとともに、該処理を行った後のデジタル撮像信号をFIFOメモリ41hに対して順次出力する。
FIFOメモリ41hは、PLL回路41cから出力される同期信号と、図示しない第2のクロック生成回路から供給されるクロック信号SYSCLKとに基づき、データ補正部41gから出力されるデジタル撮像信号を(例えば8ビット分ずつ)蓄積及び順次出力する。
次に、本実施形態の内視鏡システム1の作用について説明を行う。
まず、ユーザは、内視鏡システム1が有する各部の電源を投入した後、被検体内に内視鏡2の挿入部2aを挿入する。
画像処理装置4の電源が投入されると、信号処理回路42は、内視鏡2の駆動回路22を駆動させるための制御信号を出力する。そして、駆動回路22は、信号処理回路42から出力される制御信号に基づいてCCD21bを駆動させる。
その後、ユーザにより挿入部2aが被検体内に挿入されると、例えば、該被検体内に存在する被写体の像が、撮像部21のCCD21bにより撮像される。そして、CCD21bにより撮像された被写体の像は、アナログ撮像信号として出力される。
CCD21bから出力されたアナログ撮像信号は、CDS回路23によりCDS処理が施され、A/D変換回路24によりA/D変換が施された後、デジタル撮像信号として信号送信部25に入力される。
信号送信部25のイネーブル信号生成部25bは、図示しない同期信号生成回路から供給される同期信号VDと、図示しない第1のクロック生成回路から供給されるクロック信号CLKとに基づき、ビット基準パターン生成部25aから出力される所定の基準パターンデータが重畳されるタイミングを、例えば、図4に示すような、デジタル撮像信号が有する被写体の像の撮像データの前(または後)に存在する、(水平及び垂直)ブランキング期間内の所定のタイミングとして設定する。なお、前記所定のタイミングは、ブランキング期間内において、前後に他のデータが存在しないタイミングであるとする。
重畳部25cは、図示しない第1のクロック生成回路から供給されるクロック信号CLKに基づき、(水平及び垂直)ブランキング期間内の所定のタイミングにおいて、A/D変換回路24から(例えば8ビットずつ)出力されるデジタル撮像信号に対し、ビット基準パターン生成部25aから出力される所定の基準パターンデータを重畳して出力する。
P/S変換部25dは、図示しない第1のクロック生成回路から供給されるクロック信号CLKに基づき、重畳部25cから出力される、所定の基準パターンデータが重畳された状態のデジタル撮像信号に対し、P/S変換処理を施して出力する。
重畳部25cにおいて所定の基準パターンデータが重畳され、P/S変換部25dによりシリアル化された状態のデジタル撮像信号は、差動出力アンプ25e及び差動入力アンプ41aを介し、信号受信部41のS/P変換部41dに対して出力される。そして、S/P変換部41dに入力されたデジタル撮像信号は、S/P変換処理を施された後、データ補正部41gに対して出力される。
一方、イネーブル信号生成部41fは、図示しない同期信号生成回路から供給される同期信号VDと、PLL回路41cから出力される同期信号とに基づき、ビット基準パターン生成部41eから出力される所定の基準パターンデータが、S/P変換部41dから出力されるデジタル撮像信号のブランキング期間内の所定のタイミングにおいて埋め込まれていることを検出するとともに、該検出結果をデータ補正部41gに対して出力する。
そして、データ補正部41gは、PLL回路41cから出力される同期信号と、ビット基準パターン生成部41eから出力される所定の基準パターンデータとに基づき、ブランキング期間内の所定のタイミングにおいて、S/P変換部41dから出力されるデジタル撮像信号のうち、該所定の基準パターンデータが有する所定のデータ量分のデータを抽出する。そして、データ補正部41gは、抽出した前記所定のデータ量分のデータと所定の基準パターンデータとの比較を行い、該比較結果に応じてS/P変換部41dから出力されるデジタル撮像信号に対してデータを補正するための補正処理を行うとともに、該処理を行った後のデジタル撮像信号をFIFOメモリ41hに対して順次出力する。
ここで、本実施形態のデータ補正部41gがデータを補正する際に行う補正処理の具体例について述べる。
ブランキング期間内の所定のタイミングにおいて抽出したデータ、及び、ビット基準パターン生成部41eから出力される所定の基準パターンデータが、例えば、図5Aに示すようなものとして示される場合、データ補正部41gは、各々のデータを比較することにより、該抽出したデータが該所定の基準パターンデータに対して1ビット分ずれていることを検出する。そして、データ補正部41gは、前記検出結果に基づき、ビット基準パターン生成部41eから出力される所定の基準パターンデータと、ブランキング期間内の所定のタイミングにおいて抽出したデータとを一致させるための処理として、例えば、図5Bに示すように、S/P変換部41dから出力されるデジタル撮像信号全体を1ビット分シフトさせる処理を行う。すなわち、データ補正部41gは、前述した処理を行うことにより、図5Bに示すような、ビット基準パターン生成部41eから出力される所定の基準パターンデータに適合する補正後のデータ(デジタル撮像信号)をFIFOメモリ41hに対して順次出力する。
なお、前述した補正処理において、データ補正部41gは、抽出したデータが所定の基準パターンデータに対してN(Nは整数)ビット分ずれていることを検出した場合、該抽出したデータと該所定の基準パターンデータとを一致させるために、S/P変換部41dから出力されるデジタル撮像信号全体をNビット分シフトさせる処理を行うものとする。
また、データ補正部41gは、例えば、ブランキング期間内の所定のタイミングにおいて抽出したデータに対して前述したような補正処理を行った後においてもなお、該抽出したデータと所定の基準パターンデータとが一致しない場合に、デジタル撮像信号の伝送を中断するとともに、信号処理回路42に対し、伝送不良またはケーブル断線の旨を示す告知情報を出力させるための処理を行わせるものとする。また、前記告知情報は、例えば、モニタ5に(伝送不良またはケーブル断線の旨を示す)所定の文字列等を表示させることにより示すもの、画像処理装置4等に設けられた図示しない所定のLEDを点滅させることにより示すもの、または、音声により示すもののうち、少なくともいずれか一の手段により示されるものとする。
FIFOメモリ41hに対して出力された補正後のデジタル撮像信号は、一時的に蓄積された後、信号処理回路42に対して順次出力される。そして、信号処理回路42は、補正後のデジタル撮像信号をアナログ映像信号に変換して出力する。
以上に述べた各処理が画像処理装置4等において行われることにより、内視鏡2において撮像された被写体の像に応じた、良好な画質の観察画像がモニタ5に対して出力される。
なお、信号送信部25のイネーブル信号生成部25bは、ビット基準パターン生成部25aから出力される所定の基準パターンデータが重畳されるタイミングを、(水平及び垂直)ブランキング期間内の所定のタイミングとして設定するものに限らず、例えば、図6に示すように、ブランキング期間とデジタル撮像信号が有する被写体の像の撮像データとの間に存在する、CCD21bのOB(オプティカルブラック)領域において該被写体の像が撮像された期間である、OB期間内の所定のタイミングに設定するものであっても良い。そして、OB期間内の所定のタイミングにおいて重畳される所定の基準パターンデータは、例えば、図7に示すような、最初の8ビットと最後の8ビットが各々「0」であるとともに、真中の8ビットが所定のデータを有する、24ビットのデータにより構成されるものであるとする。これにより、データ補正部41gは、OB期間内の所定のタイミングにおいて24ビット分のデータを抽出するとともに、該24ビット分のデータと、図7に示すような所定の基準パターンデータとの比較結果に基づき、S/P変換部41dから出力されるデジタル撮像信号に対して前述したような補正処理を行う。
なお、信号送信部25のイネーブル信号生成部25bは、ビット基準パターン生成部25aから出力される所定の基準パターンデータが重畳されるタイミングを、例えば、図8に示すように、デジタル撮像信号が有する被写体の像の撮像データの先頭及び末尾に相当するタイミングに設定するものであっても良い。そして、デジタル撮像信号が有する被写体の像の撮像データの先頭及び末尾に相当するタイミングに重畳される所定の基準パターンデータは、例えば、図7に示すような、最初の8ビットと最後の8ビットが各々「0」であるとともに、真中の8ビットが所定のデータを有する、24ビットのデータにより構成されるものであるとする。これにより、データ補正部41gは、デジタル撮像信号が有する被写体の像の撮像データにおいて、先頭の24ビット分及び末尾の24ビット分のデータを抽出するとともに、抽出した各データと、図7に示すような所定の基準パターンデータとの比較結果に基づき、S/P変換部41dから出力されるデジタル撮像信号に対して前述したような補正処理を行うとともに、補正後のデジタル撮像信号に対し、所定の基準パターンデータが埋め込まれている部分を含むようにマスク処理を行わせる指示を信号処理回路42に対して行う。
その後、信号処理回路42は、データ補正部41gの指示に基づいて補正後のデジタル撮像信号に対するマスク処理を施した後、該マスク処理が施された状態のアナログ映像信号をモニタ5に対して出力する。これにより、モニタ5には、図9に示すような、元画像5aにマスク5bが重畳され、かつ、元画像5a内に埋め込まれた基準パターンデータ5cがユーザから見えなくなっている画像が観察画像5dとして表示される。
また、図2に示す信号送信部25及び図3に示す信号受信部41は、複数チャンネル分入力される撮像信号に対応可能な構成である、例えば、図10に示す信号送信部25A及び図11に示す信号受信部41Aのような構成を有するものであっても良い。
信号送信部25Aは、図10に示すように、最大4チャンネル分の撮像信号各々に対応可能な構成として、図2に示す信号送信部25の構成を基に、重畳部25cと、P/S変換部25dと、差動出力アンプ25eとが各3つずつ追加された構成を有している。また、信号受信部41Aは、図11に示すように、最大4チャンネル分の撮像信号各々に対応可能な構成として、図3に示す信号受信部41の構成を基に、差動出力アンプ41aと、S/P変換部41dと、データ補正部41gと、FIFOメモリ41hとが各3つずつ追加された構成を有している。
そして、信号送信部25Aのイネーブル信号生成部25bは、図示しない同期信号生成回路から供給される同期信号VDと、図示しない第1のクロック生成回路から供給されるクロック信号CLKとに基づき、ビット基準パターン生成部25aから出力される所定の基準パターンデータが重畳されるタイミングを、チャンネル毎に相互に異なるタイミングとして設定する。
具体的には、信号送信部25Aのイネーブル信号生成部25bは、信号送信部25Aが有する各重畳部25cのうち、第1のチャンネルのデジタル撮像信号が入力されるものに対しては、例えば、図12Aに示すように、(水平及び垂直)ブランキング期間内の第1のタイミングにおいて所定の基準パターンデータを重畳させるように設定を行う。また、信号送信部25Aのイネーブル信号生成部25bは、信号送信部25Aが有する各重畳部25cのうち、第2のチャンネルのデジタル撮像信号が入力されるものに対しては、例えば、図12Bに示すように、前述した第1のタイミングとは異なるタイミングである、(水平及び垂直)ブランキング期間内の第2のタイミングにおいて所定の基準パターンデータを重畳させるように設定を行う。さらに、信号送信部25Aのイネーブル信号生成部25bは、信号送信部25Aが有する各重畳部25cのうち、第3のチャンネルのデジタル撮像信号が入力されるものに対しては、例えば、図12Cに示すように、前述した第1のタイミング及び第2のタイミングのいずれとも異なるタイミングである、(水平及び垂直)ブランキング期間内の第3のタイミングにおいて所定の基準パターンデータを重畳させるように設定を行う。そして、信号送信部25Aのイネーブル信号生成部25bは、信号送信部25Aが有する各重畳部25cのうち、第4のチャンネルのデジタル撮像信号が入力されるものに対しては、例えば、図12Dに示すように、前述した第1のタイミング、第2のタイミング及び第3のタイミングのいずれとも異なるタイミングである、(水平及び垂直)ブランキング期間内の第4のタイミングにおいて所定の基準パターンデータを重畳させるように設定を行う。
その後、信号受信部41Aが有する、第1のチャンネルのデジタル撮像信号が入力されるデータ補正部41gは、前述した第1のタイミングにおいてデータを抽出するとともに、抽出したデータと、所定の基準パターンデータとの比較結果に基づき、該第1のチャンネルのデジタル撮像信号に対し、前述したような補正処理を行う。また、信号受信部41Aが有する、第2のチャンネルのデジタル撮像信号が入力されるデータ補正部41gは、前述した第2のタイミングにおいてデータを抽出するとともに、抽出したデータと、所定の基準パターンデータとの比較結果に基づき、該第2のチャンネルのデジタル撮像信号に対し、前述したような補正処理を行う。さらに、信号受信部41Aが有する、第3のチャンネルのデジタル撮像信号が入力されるデータ補正部41gは、前述した第3のタイミングにおいてデータを抽出するとともに、抽出したデータと、所定の基準パターンデータとの比較結果に基づき、該第3のチャンネルのデジタル撮像信号に対し、前述したような補正処理を行う。そして、信号受信部41Aが有する、第4のチャンネルのデジタル撮像信号が入力されるデータ補正部41gは、前述した第4のタイミングにおいてデータを抽出するとともに、抽出したデータと、所定の基準パターンデータとの比較結果に基づき、該第4のチャンネルのデジタル撮像信号に対し、前述したような補正処理を行う。
なお、信号受信部41Aの各データ補正部41gは、例えば、ブランキング期間内の所定のタイミングにおいて抽出したデータに対して前述したような補正処理を行った後においてもなお、該抽出したデータと所定の基準パターンデータとが一致しない場合に、当該チャンネルにおけるデジタル撮像信号の伝送を中断するとともに、信号処理回路42に対し、伝送不良、ケーブル断線またはケーブル誤配線の旨を示す告知情報を出力させるための処理を行わせるものとする。また、前記告知情報は、例えば、モニタ5に(伝送不良、ケーブル断線またはケーブル誤配線の旨を示す)所定の文字列等を表示させることにより示すもの、画像処理装置4等に設けられた図示しない所定のLEDを点滅させることにより示すもの、または、音声により示すもののうち、少なくともいずれか一の手段により示されるものとする。
また、図2に示す信号送信部25及び図3に示す信号受信部41は、複数チャンネル分入力される撮像信号に対応可能な構成である、例えば、図13に示す信号送信部25B及び図14に示す信号受信部41Bのような構成を有するものであっても良い。
信号送信部25Bは、図13に示すように、最大4チャンネル分の撮像信号各々に対応可能な構成として、図2に示す信号送信部25の構成を基に、重畳部25cと、P/S変換部25dと、差動出力アンプ25eとが各3つずつ追加された構成を有している。また、信号受信部41Bは、図14に示すように、最大4チャンネル分の撮像信号各々に対応可能な構成として、図3に示す信号受信部41の構成を基に、差動入力アンプ41aと、S/P変換部41dと、データ補正部41gと、FIFOメモリ41hとが各3つずつ追加された構成を有している。
そして、信号送信部25Bのビット基準パターン生成部25aは、チャンネル毎に相互に異なる基準パターンデータを各重畳部25cに対して出力する。
具体的には、信号送信部25Bのビット基準パターン生成部25aは、信号送信部25Aが有する各重畳部25cのうち、第1のチャンネルのデジタル撮像信号が入力されるものに対しては、例えば、8ビットからなる「10110001」というような、第1の基準パターンを出力する。また、信号送信部25Bのビット基準パターン生成部25aは、信号送信部25Aが有する各重畳部25cのうち、第2のチャンネルのデジタル撮像信号が入力されるものに対しては、例えば、8ビットからなる「10110010」というような、前述した第1の基準パターンとは異なる第2の基準パターンを出力する。さらに、信号送信部25Bのビット基準パターン生成部25aは、信号送信部25Aが有する各重畳部25cのうち、第3のチャンネルのデジタル撮像信号が入力されるものに対しては、例えば、8ビットからなる「10110011」というような、前述した第1の基準パターン及び第2の基準パターンのいずれとも異なる第3の基準パターンを出力する。そして、信号送信部25Bのビット基準パターン生成部25aは、信号送信部25Aが有する各重畳部25cのうち、第4のチャンネルのデジタル撮像信号が入力されるものに対しては、例えば、8ビットからなる「10110100」というような、前述した第1の基準パターン、第2の基準パターン及び第3の基準パターンのいずれとも異なる第4の基準パターンを出力する。
また、信号送信部25Bのイネーブル信号生成部25bは、図示しない同期信号生成回路から供給される同期信号VDと、図示しない第1のクロック生成回路から供給されるクロック信号CLKとに基づき、ビット基準パターン生成部25aから出力される各基準パターンデータが重畳されるタイミングを、例えば、(水平及び垂直)ブランキング期間内の所定のタイミングとして設定する。
その後、信号受信部41Bが有する、第1のチャンネルのデジタル撮像信号が入力されるデータ補正部41gは、前述した(水平及び垂直)ブランキング期間内の所定のタイミングにおいてデータを抽出するとともに、抽出したデータと、第1の基準パターンデータとの比較結果に基づき、該第1のチャンネルのデジタル撮像信号に対し、前述したような補正処理を行う。また、信号受信部41Bが有する、第2のチャンネルのデジタル撮像信号が入力されるデータ補正部41gは、前述した(水平及び垂直)ブランキング期間内の所定のタイミングにおいてデータを抽出するとともに、抽出したデータと、第2の基準パターンデータとの比較結果に基づき、該第2のチャンネルのデジタル撮像信号に対し、前述したような補正処理を行う。また、信号受信部41Bが有する、第3のチャンネルのデジタル撮像信号が入力されるデータ補正部41gは、前述した(水平及び垂直)ブランキング期間内の所定のタイミングにおいてデータを抽出するとともに、抽出したデータと、第3の基準パターンデータとの比較結果に基づき、該第3のチャンネルのデジタル撮像信号に対し、前述したような補正処理を行う。そして、信号受信部41Bが有する、第4のチャンネルのデジタル撮像信号が入力されるデータ補正部41gは、前述した(水平及び垂直)ブランキング期間内の所定のタイミングにおいてデータを抽出するとともに、抽出したデータと、第4の基準パターンデータとの比較結果に基づき、該第4のチャンネルのデジタル撮像信号に対し、前述したような補正処理を行う。
なお、信号受信部41Bの各データ補正部41gは、例えば、ブランキング期間内の所定のタイミングにおいて抽出したデータに対して前述したような補正処理を行った後においてもなお、該抽出したデータと所定の基準パターンデータとが一致しない場合に、当該チャンネルにおけるデジタル撮像信号の伝送を中断するとともに、信号処理回路42に対し、伝送不良、ケーブル断線またはケーブル誤配線の旨を示す告知情報を出力させるための処理を行わせるものとする。また、前記告知情報は、例えば、モニタ5に(伝送不良、ケーブル断線またはケーブル誤配線の旨を示す)所定の文字列等を表示させることにより示すもの、画像処理装置4等に設けられた図示しない所定のLEDを点滅させることにより示すもの、または、音声により示すもののうち、少なくともいずれか一の手段により示されるものとする。
また、図2に示す信号送信部25及び図3に示す信号受信部41は、無線伝送が可能な構成である、例えば、図15に示す信号送信部25C及び図16に示す信号受信部41Cのような構成を有するものであっても良い。
信号送信部25Cは、図15に示すように、信号受信部41Cに対して無線伝送を行うことができるように、図2に示す信号送信部25の構成から、差動出力アンプ25e及び25fを取り除くとともに、10ビット符号化部25gと、入力されるデジタル撮像信号を無線信号に変換する通信処理部25hと、通信処理部25hから出力される無線信号を送信可能なアンテナ25iと、を加えた構成を有している。また、信号受信部41Cは、図16に示すように、信号送信部25Cに対して無線伝送を行うことができるように、図3に示す信号受信部41の構成から、差動入力アンプ41a及び41bを取り除くとともに、アンテナ25iから送信された無線信号を受信可能なアンテナ41iと、入力される無線信号をデジタル撮像信号に変換する通信処理部41jと、CDR (Clock Data Recovery)回路41kと、8ビット復号化部41lとを加えた構成を有している。
信号送信部25Cの10ビット符号化部25gは、例えば、重畳部25cにおいて所定の基準パターンデータが重畳された8ビットのデジタル撮像信号を、10ビットのデジタル撮像信号に符号化して出力する。そして、10ビット符号化部25gから出力された(10ビットの)デジタル撮像信号は、P/S変換部25dにより図示しない第1のクロック生成回路から供給されるクロック信号CLK×10(10倍速クロック)に基づくP/S変換処理が施され、通信処理部25h及びアンテナ25iを介して無線信号として信号受信部41Cへ送信された後、さらに、アンテナ41i及び通信処理部41jを介してCDR回路41kに入力される。
CDR回路41kは、通信処理部41jから入力されるデジタル撮像信号からクロック信号CLKを抽出し、該クロック信号CLKをPLL回路41cに対して出力するとともに、該デジタル撮像信号をS/P変換部41dに対して出力する。
8ビット復号化部41lは、PLL回路41cから出力される同期信号に基づき、例えば、入力される10ビットのデジタル撮像信号を、8ビットのデジタル撮像信号に復号化して出力する。
そして、以上に述べた構成により、図15に示す信号送信部25Cと図16に示す信号受信部41Cとの間において、デジタル撮像信号の無線伝送が可能となる。
また、図15に示す信号送信部25C及び図16に示す信号受信部41Cは、複数チャンネル分入力される撮像信号に対応可能な構成である、例えば、図17に示す信号送信部25D及び図18に示す信号受信部41Dのような構成を有するものであっても良い。
信号送信部25Dは、図17に示すように、最大4チャンネル分の撮像信号に対応可能な構成として、図15に示す信号送信部25Cの構成を基に、重畳部25cと、P/S変換部25dと、10ビット符号化部25gと、通信処理部25hと、アンテナ25iと、が各3つずつ追加された構成を有している。また、信号受信部41Dは、図18に示すように、最大4チャンネル分の撮像信号に対応可能な構成として、図16に示す信号受信部41Cの構成を基に、PLL回路41cと、S/P変換部41dと、データ補正部41gと、FIFOメモリ41hと、アンテナ41iと、通信処理部41jと、CDR回路41kと、8ビット復号化部41lと、が各3つずつ追加された構成を有している。
また、図2に示す信号送信部25及び図3に示す信号受信部41は、CCD21bの画素欠陥を利用可能な、例えば、図19に示す信号送信部25E及び図20に示す信号受信部41Eのような構成を有するものであっても良い。
信号送信部25Eは、図19に示すように、図2に示す信号送信部25の構成を基に、画素欠陥検出部25jと、アンプ25kとが追加された構成を有している。また、信号受信部41Eは、図20に示すように、図3に示す信号受信部41の構成を基に、アンプ41mと、画素補間部41nとが追加された構成を有している。
画素欠陥検出部25jは、図示しない信号線を介してCCD21bの画素欠陥位置を検出する。そして、画素欠陥検出部25jは、前記検出結果に基づき、入力されるデジタル撮像信号が有する被写体の像の撮像データのうち、前記画素欠陥位置において取得したデータがどのタイミングにおいて存在するかを検出する。
これにより、信号送信部25Eのイネーブル信号生成部25bは、画素欠陥検出部25jが検出した前記タイミングにおいて、ビット基準パターン生成部25aから出力される所定の基準パターンデータが重畳されるように設定する。なお、信号送信部25Eのビット基準パターン生成部25aは、前記所定の基準パターンデータとして、例えば、図7に示すような(24ビットの)基準パターンデータを重畳部25cに対して出力するものとする。
さらに、信号送信部25Eのイネーブル信号生成部25bは、アンプ25kを介し、画素欠陥検出部25jが検出した前記タイミングを、イネーブル信号として信号受信部41に対して出力する。
一方、信号受信部41Eのイネーブル信号生成部41fは、アンプ41mを介して入力されるイネーブル信号に基づき、ビット基準パターン生成部41eから出力される所定の基準パターンデータが、S/P変換部41dから出力されるデジタル撮像信号のうち、画素欠陥位置においてデータを取得したタイミングに埋め込まれていることを検出するとともに、該検出結果をデータ補正部41gに対して出力する。なお、信号受信部41Eのビット基準パターン生成部41eは、信号送信部25Eのビット基準パターン生成部25aと同一の基準パターンデータをデータ補正部41gに対して出力するものとする。
これにより、信号受信部41Eのデータ補正部41gは、信号受信部41Eのイネーブル信号生成部41fにおいて検出された各タイミングにおいてデータを抽出するとともに、抽出したデータと、信号受信部41Eのビット基準パターン生成部41eから出力される基準パターンデータとの比較結果に基づき、前述したような補正処理を行う。
その後、信号受信部41Eの画素補間部41nは、補正後のデジタル撮像信号が有する被写体の像の撮像データのうち、画素欠陥位置において取得したデータに対し、該画素欠陥位置の周辺に存在する画素に基づく補間処理を施して出力する。
なお、画素欠陥検出部25jにおいてCCD21bの画素欠陥が無いことが検出された場合、信号送信部25Eのイネーブル信号生成部25bは、ビット基準パターン生成部25aから出力される所定の基準パターンデータが重畳されるタイミングを、前述した、(垂直及び水平)ブランキング期間内の所定のタイミング、OB期間内の所定のタイミング、または、デジタル撮像信号が有する被写体の像の撮像データの先頭及び末尾に相当するタイミングのうち、いずれか一のタイミングに設定するものとする。
また、図2に示す信号送信部25及び図3に示す信号受信部41は、電源が投入されてから所定の期間内のみ画像の補正を行うような、例えば、図21に示す信号送信部25F及び図22に示す信号受信部41Fのような構成を有するものであっても良い。
信号送信部25Fは、図21に示すように、図2に示す信号送信部25の構成を基に、内視鏡2の電源がオンされてから経過した時間をカウントする時間計測部25lと、内視鏡2の電源が一旦オフされた後再度オンされた直後に、時間計測部25lのカウント値を0に設定するリセットIC25mとが追加された構成を有している。また、信号受信部41Fは、図22に示すように、図3に示す信号受信部41の構成を基に、画像処理装置4の電源がオンされてから経過した時間をカウントする時間計測部41oと、画像処理装置4の電源が一旦オフされた後再度オンされた直後に、時間計測部41oのカウント値を0に設定するリセットIC41pとが追加された構成を有している。
このような構成により、信号送信部25Fのイネーブル信号生成部25bは、時間計測部25lにおけるカウント値に基づき、内視鏡2の電源がオンされた直後から所定の期間内のみ、デジタル撮像信号が有する被写体の像の撮像データ内に信号送信部25Fのビット基準パターン生成部25aから出力される所定の基準パターンデータを重畳させ、かつ、該所定の期間以外においては、該所定の基準パターンデータを該撮像データ内に重畳させないように設定を行う。
なお、信号送信部25Fのイネーブル信号生成部25bは、ビット基準パターン生成部25aから出力される所定の基準パターンデータを重畳させるタイミングに関して、前述したものに加え、例えば、(垂直及び水平)ブランキング期間内の所定のタイミング、OB期間内の所定のタイミング、または、デジタル撮像信号が有する被写体の像の撮像データの先頭及び末尾に相当するタイミング、という各タイミングのうちのいずれか1つを併用するものであっても良い。
また、図2に示す信号送信部25及び図3に示す信号受信部41は、所定のスイッチ等の操作による指示に応じ、該指示の直後から所定の期間内のみ画像の補正を行うような、例えば、図23に示す信号送信部25G及び図24に示す信号受信部41Gのような構成を有するものであっても良い。
信号送信部25Gは、図23に示すように、図2に示す信号送信部25の構成を基に、内視鏡2に設けられたスコープスイッチ等のスイッチであり、ユーザに操作された際に画像補正の指示を行う画像補正指示部25nと、画像補正指示部25nにおいて該指示が行われた直後から経過した時間をカウントする時間計測部25oとが追加された構成を有している。また、信号受信部41Gは、図24に示すように、図3に示す信号受信部41の構成を基に、画像処理装置4に設けられたホワイトバランススイッチ等のスイッチであり、ユーザに操作された際に画像補正の指示を行う画像補正指示部41qと、画像補正指示部41qにおいて該指示が行われた直後から経過した時間をカウントする時間計測部41rとが追加された構成を有している。
なお、画像補正指示部25nは、信号送信部25Gに設けられているものに限らず、また、画像補正指示部41qは、信号受信部41Gに設けられているものに限らないとする。また、画像補正指示部25nにおいてなされた画像補正の指示は、信号受信部41Gに対しても出力されるとする。さらに、画像補正指示部41qにおいてなされた画像補正の指示は、信号送信部25Gに対しても出力されるとする。
このような構成により、信号送信部25Gのイネーブル信号生成部25bは、時間計測部25oにおけるカウント値に基づき、画像補正指示部25nまたは画像補正指示部41qのいずれかにおいて画像補正の指示が行われた直後から所定の期間内のみ、デジタル撮像信号が有する被写体の像の撮像データ内に信号送信部25Gのビット基準パターン生成部25aから出力される所定の基準パターンデータを重畳させ、かつ、該所定の期間以降においては、該所定の基準パターンデータを該撮像データ内に重畳させないように設定を行う。
また、図2に示す信号送信部25及び図3に示す信号受信部41は、デジタル撮像信号が有する被写体の像の撮像データ内に所定の基準パターンデータを埋め込むことにより、一定期間毎に画像の補正を行うことが可能な、例えば、図25に示す信号送信部25H及び図27に示す信号受信部41Hのような構成を有するものであっても良い。
信号送信部25Hは、図25に示すように、図2に示す信号送信部25の構成を基に、データ量変換部25pが追加されるとともに、重畳部25cの代わりにパターン挿入制御部25qが設けられている。なお、信号送信部25Hのビット基準パターン生成部25aは、図示しない第1のクロック生成回路から供給されるクロック信号CLKに基づき、所定の基準パターンデータをパターン挿入制御部25qに対して出力するものとする。
データ量変換部25pは、図示しない第1のクロック生成回路から供給されるクロック信号CLKに基づき、入力されるデジタル撮像信号のデータ量を、信号送信部25Hのビット基準パターン生成部25aから出力される所定の基準パターンデータが有するデータ量と同一のデータ量の0データ(空白のデータ)を挿入することにより増加させるとともに、0データを挿入した後のデジタル撮像信号をパターン挿入制御部25qに対して出力する。
また、パターン挿入制御部25qは、図26に示すように、FIFOメモリ25rと、図示しない第1のクロック生成回路から供給されるクロック信号CLKに基づいてFIFOメモリ25rにおけるデジタル撮像信号の入出力を制御するFIFOメモリ制御部25sと、セレクタ25tと、を有して構成されている。
FIFOメモリ25rは、図示しない第1のクロック生成回路から供給されるクロック信号CLKと、FIFOメモリ制御部25sの制御とに基づき、データ量変換部25pにおいて出力されたデジタル撮像信号を一時的に蓄積するとともに、蓄積した該デジタル撮像信号をセレクタ25tへ順次出力する。
一方、信号送信部25Hのイネーブル信号生成部25bは、ビット基準パターン生成部25aからセレクタ25tへ出力される所定の基準パターンデータが重畳されるタイミングを、該所定の基準パターンデータが有するデータ量と同一のデータ量の0データが挿入されているタイミングに設定するとともに、該設定をイネーブル信号としてセレクタ25tへ出力する。なお、このとき信号送信部25Hのビット基準パターン生成部25aからセレクタ25tへ出力される所定の基準パターンデータは、図7に示すような24ビットの基準パターンデータであるとする。
セレクタ25tは、図示しない第1のクロック生成回路から供給されるクロック信号CLKと、イネーブル信号生成部25bから出力されるイネーブル信号とに基づき、入力されるデジタル撮像信号が有する被写体の像の撮像データのうちの1画素分のデータと、所定の基準パターンデータとを併せて出力する。
具体的には、データ量変換部25pは、例えば、1画素分のデータとして8ビットの撮像データが順次出力されるデジタル撮像信号の後に、24ビットの0データを加えた32ビットのデータをパターン挿入制御部25qに対して出力する。換言すると、データ量変換部25pは、入力されるデジタル撮像信号の、単位時間あたりのデータ量を4倍にして出力する。そして、データ量変換部25pから出力された、32ビットのデータを有するデジタル撮像信号は、FIFOメモリ25rにおいて、8ビットずつ蓄積されるとともに、8ビットずつ順次セレクタ25tへ出力される。
セレクタ25tは、信号送信部25Hのイネーブル信号生成部25bから出力されるイネーブル信号に基づき、24ビットの0データが存在するタイミングにおいて、図7に示すような24ビットの基準パターンデータを挿入するとともに、1画素分のデータである8ビットの撮像データと、該24ビットの基準パターンデータとを併せて出力する。
なお、前述した、信号送信部25Hにおける処理の概要を図29に示すものとする。
信号受信部41Hは、図27に示すように、図3に示す信号受信部41の構成を基に、FIFOメモリ41hの代わりにパターン除去部41sが設けられている。
また、パターン除去部41sは、図28に示すように、FIFOメモリ41tと、PLL回路41cから出力されるクロック信号CLKに基づき、FIFOメモリ41tにおけるデジタル撮像信号の入出力を制御するFIFOメモリ制御部41uと、を有して構成されている。
FIFOメモリ41tは、PLL回路41cから出力されるクロック信号CLKと、図示しない第2のクロック生成回路から供給されるクロック信号SYSCLKと、FIFOメモリ制御部41uの制御とに基づき、入力されるデジタル撮像信号に挿入されている所定の基準パターンデータを除去するとともに、該所定の基準パターンデータを除去した後のデジタル撮像信号を出力する。なお、FIFOメモリ41tから出力されるデジタル撮像信号は、FIFOメモリ制御部41uの制御により、データ量変換部25pに入力される前のデータ量と同様のデータ量を有する信号として出力されるものとする。
具体的には、FIFOメモリ制御部41uは、例えば、1画素分のデータである8ビットの撮像データと、該24ビットの基準パターンデータとからなる32ビット分のデータが入力された場合に、FIFOメモリ41tを制御して24ビットの基準パターンデータを除去させる。さらに、FIFOメモリ制御部41uは、FIFOメモリ41tを制御し、間に0データ等を挿入することなく(各撮像データ間の間隔を空けずに)、1画素分のデータである8ビットの撮像データのみを順次出力させる。このようなFIFOメモリ制御部41uの制御により、FIFOメモリ41tから出力されるデジタル撮像信号は、データ量変換部25pに入力される前のデータ量と同様のデータ量を有する信号として出力される。
なお、図25に示す信号送信部25Hは、データ量変換部25pを取り除いた、図30に示す信号送信部25Iとして構成されるものであっても良い。
信号送信部25Iのビット基準パターン生成部25aがセレクタ25tへ出力する所定の基準パターンデータは、図7に示すような(24ビットの)基準パターンデータであるとする。また、信号送信部25Iのセレクタ25tは、イネーブル信号生成部25bから出力されるイネーブル信号に基づき、1画素分の撮像データの後に、図7に示すような(24ビットの)基準パターンデータを挿入するとともに、該1画素分のデータ撮像データと、該(24ビットの)基準パターンデータとを併せて出力する。
また、図10に示す信号送信部25A及び図11に示す信号受信部41Aは、4チャンネル分入力される撮像信号を、3チャンネル分の信号として伝送可能な構成である、例えば、図31に示す信号送信部25J及び図32に示す信号受信部41Jのような構成を有するものであっても良い。
信号送信部25Jは、図31に示すように、図10に示す信号送信部25Aの構成を基に、重畳部25cと、P/S変換部25dと、差動出力アンプ25eとを各1つずつ(1チャンネル分)取り除くとともに、各重畳部25cの前段にチャンネル変換部25uを加えた構成を有している。また、信号受信部41Jは、図32に示すように、図11に示す信号受信部41Aの構成を基に、差動入力アンプ41aと、S/P変換部41dと、データ補正部41gとを各1つずつ(1チャンネル分)取り除くとともに、各データ補正部41gの後段かつ各FIFOメモリ41hの前段にチャンネル変換部41vを加えた構成を有している。
信号送信部25Jのチャンネル変換部25uは、例えば、12ビットからなるデジタル撮像信号が4チャンネル分入力された場合、いずれか一のチャンネルが有する12ビットのデータを、4ビットからなる3つのデータに分割する。そして、信号送信部25Jのチャンネル変換部25uは、例えば、残りの3チャンネル分のデータ各々の末尾に、前述のように分割した4ビットのデータを付加することにより、16ビットからなる3チャンネル分のデジタル撮像信号を出力する。
また、信号受信部41Jのチャンネル変換部41vは、例えば、前記16ビットからなる3チャンネル分のデジタル撮像信号が入力された場合、各チャンネルのデータの末尾に存在する、4ビットからなる3つのデータを各々結合することにより、チャンネル変換部25uが分割する前の状態のデータである、12ビットからなる(1チャンネル分の)データ(デジタル撮像信号)を復元して出力する。
そして、信号送信部25J及び信号受信部41Jが前述したような構成を各々有することにより、内視鏡2を細径化することができる。
以上に述べたように、本実施形態の内視鏡システム1は、送信側である内視鏡2においてデジタル撮像信号に付加された所定の基準パターンデータに基づき、受信側である画像処理装置4において該デジタル撮像信号の補正を行うことが可能な構成を有している。すなわち、本実施形態の内視鏡システム1は、デジタル撮像信号が送信側から受信側へ伝送される際に、該デジタル撮像信号に対してノイズが加えられたとしても、所定の基準パターンデータに基づく(前述したような)補正処理が行われることにより、良好な画質の観察画像を出力することができる。
(第2の実施形態)
図33から図37は、本発明の第2の実施形態に係るものである。図33は、第2の実施形態において、図1の内視鏡システムが有する信号送信部の構成の一例を示す図である。図34は、第2の実施形態において、図1の内視鏡システムが有する信号受信部の構成の一例を示す図である。図35Aは、図34の信号受信部に入力されるデジタルデータ(またはデジタル信号)に対し、所定の基準パターンデータに基づいて補正処理が施される前の状態を示す図である。図35Bは、図34の信号受信部に入力されるデジタルデータ(またはデジタル信号)に対し、所定の基準パターンデータに基づいて補正処理が施された後の状態を示す図である。図36は、第2の実施形態において、図1の内視鏡システムが有する信号送信部の構成の、図33とは異なる例を示す図である。図37は、第2の実施形態において、図1の内視鏡システムが有する信号受信部の構成の、図34とは異なる例を示す図である。
なお、第1の実施形態と同様の構成を持つ部分については、詳細説明は省略する。また、第1の実施形態と同様の構成要素については、同一の符号を用いて説明は省略する。
図33の信号送信部25Kは、図2に示す信号送信部25の構成を基に、重畳部25cの前段に設けられたビット数変換部251と、内視鏡2のID情報等の付加データをビット数変換部251に対して出力する付加データ生成部252と、重畳部25cの後段かつP/S変換部25dの前段に設けられた10ビット符号化部253と、を加えるとともに、ビット基準パターン生成部25aの代わりにバイト基準パターン生成部255が設けられている。
ビット数変換部251は、例えば、A/D変換回路24から出力されるデジタル撮像信号に対し、付加データ生成部252から出力される4ビットの付加データを加えて出力する。
バイト基準パターン生成部255は、所定の基準パターンデータとして、例えば2バイト(16ビット)からなるデータを有するとともに、該所定の基準パターンデータを重畳部25cに対して出力する。
これにより、信号送信部25Kの重畳部25cは、信号送信部25Kのイネーブル信号生成部25bが設定した所定のタイミングにおいて、バイト基準パターン生成部255から出力される所定の基準パターンデータをデジタル撮像信号に重畳する。そして、信号送信部25Kの重畳部25cは、デジタル撮像信号及び所定の基準パターンデータを、2チャンネル分のデータに各々分割して出力する。
10ビット符号化部253は、例えば、信号送信部25Kの重畳部25cから出力される、第1のビット数からなる2チャンネル分のデータを、第2のビット数のデータに各々変換して出力する。
P/S変換部25dは、図示しない第1のクロック生成回路から供給されるクロック信号CLK×10(10倍速クロック)に基づき、10ビット符号化部253から出力される2チャンネル分のデータ各々に対してP/S変換処理を施して出力する。
また、図34の信号受信部41Kは、図3に示す信号受信部41の構成を基に、差動入力アンプ41a及び41bの後段かつS/P変換部41dの前段に設けられたCDR回路411と、S/P変換部41dの後段に設けられた8ビット復号化部412と、データ補正部41gの前段かつ8ビット復号化部412の後段に設けられたデータ合成部413とを加えるとともに、ビット基準パターン生成部41eの代わりにバイト基準パターン生成部414が設けられている。
CDR回路411は、差動入力アンプ41a及び41bを介して入力される2チャンネル分のデータに重畳された第1の同期信号を抽出してPLL回路41cに出力するとともに、該2チャンネル分のデータをS/P変換部41dに対して出力する。
そして、PLL回路41cは、CDR回路411から出力される第1のクロック信号CLK1に基づいて(該第1のクロック信号CLK1に同期する)第2のクロック信号CLK2を生成し、S/P変換部41dと、8ビット復号化部412と、イネーブル信号生成部41fと、データ補正部41gと、FIFOメモリ41hとに対し、該第2のクロック信号CLK2を出力する。
8ビット復号化部412は、S/P変換部41dにおいてS/P変換処理が施された後の、第2のビット数からなる2チャンネル分のデータを、第1のビット数のデータに各々変換して出力する。
データ合成部413は、8ビット復号化部412から出力される、第1のビット数からなる2チャンネル分のデータを合成することにより、デジタル撮像信号及び所定の基準パターンデータを、各々1チャンネル分のデータとして順次補正部41gへ出力する。
バイト基準パターン生成部414は、バイト基準パターン生成部255が有するデータと同一のデータである、例えば2バイト(16ビット)からなる所定の基準パターンデータを有するとともに、該所定の基準パターンデータをデータ補正部41gに対して出力する。
これにより、信号受信部41Kのデータ補正部41gは、PLL回路41cから出力される第2のクロック信号CLK2と、バイト基準パターン生成部414から出力される所定の基準パターンデータとに基づき、信号受信部41Kのイネーブル信号生成部41fにより検出されたタイミングにおいて、データ合成部413から出力されるデジタル撮像信号のうち、該所定の基準パターンデータが有する所定のバイト数分だけデータを抽出する。そして、信号受信部41Kのデータ補正部41gは、抽出した前記所定のバイト数分のデータと所定の基準パターンデータとの比較を行い、該比較結果に応じてデータ合成部413から出力されるデジタル撮像信号に対してデータを補正するための補正処理を行う。その後、信号受信部41Kのデータ補正部41gは、補正後のデジタル撮像信号に含まれている付加データを信号処理回路42に対して出力するとともに、該付加データが取り除かれた後のデジタル撮像信号をFIFOメモリ41hに対して順次出力する。
次に、本実施形態の内視鏡システム1の作用について説明を行う。
ビット数変換部251は、例えば、A/D変換回路24から出力される12ビットのデジタル撮像信号に対し、付加データ生成部252から出力される4ビットの付加データを加えることにより、16ビットのデジタル撮像信号を出力する。
バイト基準パターン生成部255は、所定の基準パターンデータとして、例えば2バイト(16ビット)からなるデータを有するとともに、該所定の基準パターンデータを重畳部25cに対して出力する。
これにより、信号送信部25Kの重畳部25cは、信号送信部25Kのイネーブル信号生成部25bが設定した、例えば、ブランキング期間内の所定のタイミングにおいて、バイト基準パターン生成部255から出力される所定の基準パターンデータを16ビットのデジタル撮像信号に重畳する。そして、信号送信部25Kの重畳部25cは、16ビットのデジタル撮像信号及び16ビットの所定の基準パターンデータを、上位8ビット及び下位8ビットからなる2チャンネル分のデータに各々分割して出力する。なお、本実施形態においては、付加データ生成部252から出力される4ビットの付加データは、16ビットのデジタル撮像信号における下位8ビットのデータ内に含まれた状態として出力されるものとする。
10ビット符号化部253は、例えば、信号送信部25Kの重畳部25cから出力される、上位8ビット及び下位8ビットからなる2チャンネル分のデータを、各々10ビットのデータに変換して出力する。
P/S変換部25dは、10ビット符号化部253から出力される2チャンネル分のデータ各々に対し、例えば、上位8ビットのデータを、差動出力アンプ25eを介して信号受信部41Kへ出力するとともに、下位8ビットのデータを、差動出力アンプ25fを介して信号受信部41Kへ出力する。
CDR回路411は、差動入力アンプ41a及び41bを介して入力される、上位10ビット及び下位10ビットからなる2チャンネル分のデータに重畳された第1のクロック信号CLK1を抽出してPLL回路41cに出力するとともに、該2チャンネル分のデータをS/P変換部41dに対して出力する。
8ビット復号化部412は、S/P変換部41dにおいてS/P変換処理が施された後の、上位10ビット及び下位10ビットからなる2チャンネル分のデータを、8ビットのデータに各々変換して出力する。
データ合成部413は、8ビット復号化部412から出力される、上位8ビット及び下位8ビットからなる2チャンネル分のデータを合成することにより、16ビットのデジタル撮像信号及び16ビットの所定の基準パターンデータを順次補正部41gへ出力する。
信号受信部41Kのデータ補正部41gは、PLL回路41cから出力される第2のクロック信号CLK2と、バイト基準パターン生成部414から出力される所定の基準パターンデータとに基づき、信号受信部41Kのイネーブル信号生成部41fにより検出されたタイミングにおいて、データ合成部413から出力されるデジタル撮像信号のうち、2バイト(16ビット)分だけデータを抽出する。そして、信号受信部41Kのデータ補正部41gは、抽出した前記2バイト(16ビット)分のデータと所定の基準パターンデータとの比較を行い、該比較結果に応じてデータ合成部413から出力されるデジタル撮像信号に対してデータを補正するための補正処理を行う。その後、信号受信部41Kのデータ補正部41gは、補正後のデジタル撮像信号に含まれている4ビットの付加データを信号処理回路42に対して出力するとともに、該付加データが取り除かれた後の12ビットのデジタル撮像信号をFIFOメモリ41hに対して順次出力する。
ここで、本実施形態のデータ補正部41gがデータを補正する際に行う補正処理の具体例について述べる。
ブランキング期間内の所定のタイミングにおいて抽出したデータ、及び、バイト基準パターン生成部414から出力される所定の基準パターンデータが、例えば、図35Aに示すようなものとして示される場合、データ補正部41gは、各々のデータを比較することにより、該抽出したデータの上位8ビット及び下位8ビットが該所定の基準パターンデータに対して反転していることを検出する。そして、データ補正部41gは、前記検出結果に基づき、バイト基準パターン生成部414から出力される所定の基準パターンデータと、ブランキング期間内の所定のタイミングにおいて抽出したデータとを一致させるための処理として、例えば、図35Bに示すように、S/P変換部41dから出力されるデジタル撮像信号全体に対し、隣接した8ビットのデータ同士を各々スワップ(入れ替え)させる処理を行う。すなわち、データ補正部41gは、前述した処理を行うことにより、図35Bに示すような、バイト基準パターン生成部414から出力される所定の基準パターンデータに適合する補正後のデータ(デジタル撮像信号)をFIFOメモリ41hに対して順次出力する。
なお、データ補正部41gは、例えば、ブランキング期間内の所定のタイミングにおいて抽出したデータに対して前述したような補正処理を行った後においてもなお、該抽出したデータと所定の基準パターンデータとが一致しない場合に、デジタル撮像信号の伝送を中断するとともに、信号処理回路42に対し、伝送不良またはケーブル断線の旨を示す告知情報を出力させるための処理を行わせるものとする。また、前記告知情報は、例えば、モニタ5に(伝送不良またはケーブル断線の旨を示す)所定の文字列等を表示させることにより示すもの、画像処理装置4等に設けられた図示しない所定のLEDを点滅させることにより示すもの、または、音声により示すもののうち、少なくともいずれか一の手段により示されるものとする。
補正後かつ付加データが取り除かれた後のデジタル撮像信号である12ビットのデジタル撮像信号は、FIFOメモリ41hにおいて一時的に蓄積された後、信号処理回路42に対して順次出力される。そして、信号処理回路42は、補正後かつ付加データが取り除かれた後のデジタル撮像信号をアナログ映像信号に変換して出力する。
以上に述べた各処理が画像処理装置4等において行われることにより、内視鏡2において撮像された被写体の像に応じた、良好な画質の観察画像がモニタ5に対して出力される。このとき、信号処理回路42に対して出力された付加データが前記観察画像に併せてモニタ5に表示されるものであっても良い。
なお、図33の信号送信部25Kは、図36の信号送信部25Lのように、図2の信号送信部25と組み合わされた構成を有するものであっても良い。また、図34の信号受信部41Kは、第1の実施形態の説明において示した、図37の信号受信部41Lのように、図3の信号受信部41と組み合わされた構成を有するものであっても良い。
ビット数変換部251の後段に設けられた第1重畳部256は、信号送信部25Kの重畳部25cと略同様の構成を有している。また、前記第1重畳部256の後段に設けられた第2重畳部257は、信号送信部25の重畳部25cと略同様の構成を有している。このような構成により、信号送信部25Lに入力されるデジタル撮像信号は、付加データ生成部252から出力される付加データと、バイト基準パターン生成部255及びビット基準パターン生成部25aから出力される、各々異なる(2種類の)基準パターンデータとが重畳された状態として出力される。
データ合成部413の後段に設けられた第1データ補正部415は、信号受信部41のデータ補正部41gと略同様の構成を有している。また、前記第1データ補正部415の後段に設けられた信号受信部41Lの第2データ補正部416は、信号受信部41Kのデータ補正部41gと略同様の構成を有している。このような構成により、信号受信部41Lに入力されるデジタル撮像信号に対し、第1データ補正部415において、第1の実施形態の図5A及び図5Bの説明として述べたような補正処理が行われた後、第2データ補正部416において、第2の実施形態の図35A及び図35Bの説明として述べたような補正処理が行われる。
以上に述べたように、本実施形態の内視鏡システム1は、送信側である内視鏡2においてデジタル撮像信号に付加された所定の基準パターンデータに基づき、受信側である画像処理装置4において該デジタル撮像信号の補正を行うことが可能な構成を有している。すなわち、本実施形態の内視鏡システム1は、デジタル撮像信号が送信側から受信側へ伝送される際に、該デジタル撮像信号に対してノイズが加えられたとしても、所定の基準パターンデータに基づく(前述したような)補正処理が行われることにより、(データ伝送量が比較的少ない場合に限らず、)データ伝送量が比較的多い場合においても、良好な画質の観察画像を出力することができる。
なお、本発明は、上述した各実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更や応用が可能であることは勿論である。
1・・・内視鏡システム、2・・・内視鏡、2a・・・挿入部、3・・・光源装置、4・・・画像処理装置、5・・・モニタ、6・・・ライトガイド、7・・・ケーブル、21・・・撮像部、22・・・駆動回路、23・・・CDS回路、24・・・A/D変換回路、25,25A,25B,25C,25D,25E,25F,25G,25H,25I,25J,25K,25L・・・信号送信部、41,41A,41B,41C,41D,41E,41F,41G,41H,41J,41K,41L・・・信号受信部、42・・・信号処理回路