JP2008070269A - Apparatus for detecting encoder anomaly - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To easily detect anomalies of light-receiving elements and attain compact encoders. <P>SOLUTION: A code pattern made of an arbitrary period generated in a maximum-length sequence is provided in a circumferential direction for a code disk 10, provided between light-emitting diodes 15 and 17 and phototransistors 21 and 23. The light-emitting diode 17 and the phototransistor 23 are arranged, at locations delayed by 17 bits from the M sequence. An exclusive OR operation of the data outputted from phototransistors 21c-21e is carried out, to obtain the M sequence delayed by 17 bits. A comparison part 44 compares the result of the exclusive OR with data from the phototransistor 23; and when code data is different, an error signal indicating that one of the phototransistors 21 is abnormal is outputted. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、回転方向や直線方向の絶対変位量を計測するための光学式絶対値のエンコーダに関するものであり、特に、受光素子の異常を検出するエンコーダの異常検出装置に関するものである。   The present invention relates to an optical absolute value encoder for measuring an absolute displacement amount in a rotational direction or a linear direction, and more particularly to an abnormality detection device for an encoder that detects an abnormality of a light receiving element.

回転方向や直線方向の絶対変位量を計測するための光学式絶対値のエンコーダにおいて、特に、いわゆるＭ系列（ Maximum length sequence )にて発生される不規則信号の考え方を取り入れた光学式絶対値エンコーダとして、例えば、下記に示す特許文献１が挙げられる。   An optical absolute encoder that measures the absolute displacement in the rotational and linear directions, especially an optical absolute encoder that incorporates the concept of irregular signals generated in the so-called M-sequence (Maximum length sequence). For example, Patent Document 1 shown below can be cited.

特開２００１−１９４１８５号公報JP 2001-194185 A

この特許文献１に記載されているエンコーダは、スリット円板にＭ系列スリット列、第１内挿倍スリット列および第２内挿倍スリット列からなる検出用トラックを形成し、発光素子から照射される照射光を前記検出用トラックを介して受光素子にて検出するようにしている。
そして、受光素子のＭ系列用の受光セルアレイ群が検出信号を出力し、プリント基板上に実装しているＣＰＵがこれらの検出信号を組み合わせて絶対的な位置情報を得ているものである。 The encoder described in Patent Document 1 forms a detection track including an M series slit row, a first interpolation double slit row, and a second interpolation double slit row on a slit disk, and is irradiated from a light emitting element. Irradiation light is detected by a light receiving element through the detection track.
The light receiving cell array group for M series of light receiving elements outputs detection signals, and the CPU mounted on the printed circuit board obtains absolute position information by combining these detection signals.

また、Ｍ系列コードを用いて、アブソリュート位置センサが出力する位置情報の異常検出を行なうものとして、例えば、下記に示す特許文献２が挙げられる。
特開２００４−１４４６６７号公報 Further, Patent Document 2 shown below is an example of performing abnormality detection of position information output from an absolute position sensor using an M-sequence code.
JP 2004-144667 A

この特許文献２では、インクリメンタル位置センサの位置情報をアブソリュート位置センサのビット単位に単位変換し、これを１２７で除算した余りＫを出力し、このＫを用いて、Ｋ番目の循環周期２⁷ −１のＭ系列コードＭｉを出力している。そして、アブソリュート位置センサから求められた不規則循環乱数コードＧＨと前記Ｍ系列コードＭｉとの排他的論理和を演算し、コードＧＸを出力する。一方、単位変換された数値を２５５で除算した余りＬを出力し、このＬを用いて、Ｌ番目の循環周期２⁸ −１のＭ系列コードＭｊを出力し、コードＧＸとコードＭｊを比較し、両者が一致していなければ異常検出信号を外部に出力するものである。 In this patent document 2, the position information of the incremental position sensor is converted into a unit of bits of the absolute position sensor, and the remainder K divided by 127 is output. Using this K, the Kth circulation period 2 ⁷ − 1 M series code Mi is output. Then, an exclusive OR of the irregular cyclic random number code GH obtained from the absolute position sensor and the M series code Mi is calculated, and a code GX is output. On the other hand, the remainder L obtained by dividing the unit-converted numerical value by 255 is output. Using this L, the M-sequence code Mj of the Lth circulation period 2 ⁸ −1 is output, and the code GX and the code Mj are compared. If the two do not match, an abnormality detection signal is output to the outside.

前記特許文献１では、Ｍ系列コードの思想を取り入れてエンコーダを構成しているが、スリット円板に同心円状に複数の検出用トラックを形成しているため、外径が大きくなり、エンコーダが大型化するという問題を有している。
また、受光素子が異常となった場合において、受光素子の異常を検出する手段が記載されていない。 In Patent Document 1, an encoder is configured by incorporating the concept of the M-sequence code. However, since a plurality of detection tracks are formed concentrically on the slit disk, the outer diameter becomes large and the encoder is large. It has a problem of becoming.
Also, no means for detecting an abnormality of the light receiving element when the light receiving element becomes abnormal is described.

また、特許文献２では、アブソリュート位置センサが出力する不規則循環乱数コードの異常により、位置情報の異常検出をしているものの、２つのＭ系列発生器と、シフトレジスタを用いて、演算を繰り返して位置情報を得ているものであり、複雑な回路構成を採っている。
また、この特許文献２においても前記特許文献１と同様に、受光素子が異常となった場合において、受光素子の異常を検出する手段が記載されていない。 In Patent Document 2, although the position information abnormality is detected due to the irregular cyclic random number code output from the absolute position sensor, the calculation is repeated using two M-sequence generators and a shift register. Position information is obtained, and a complicated circuit configuration is adopted.
Also, in Patent Document 2, as in Patent Document 1, there is no description of means for detecting an abnormality of the light receiving element when the light receiving element becomes abnormal.

本発明は上述の問題点に鑑みて提供したものであって、受光素子の異常を容易に検出できると共に、エンコーダの小型化を図ることを目的としたエンコーダの異常検出装置を提供するものである。   The present invention has been provided in view of the above-described problems, and provides an abnormality detection apparatus for an encoder that can easily detect an abnormality of a light receiving element and can reduce the size of the encoder. .

そこで、本発明の請求項１に記載のエンコーダの異常検出装置では、モータ２の回転軸３に装着され、Ｍ系列にて発生される任意の周期からなるコードパターンを周方向に設けたコードディスク１０と、
前記コードディスク１０のコードパターンに向けて光を照射する複数の発光素子１５を配置すると共に、前記Ｍ系列において任意のｎビット遅れた位置に発光素子１７を配置した第１のケーシング４と、
前記第１のケーシング４に配置された複数の発光素子１５からの照射光の有無を前記コードディスク１０のコードパターンを介して受光する複数の受光素子２１、及び前記発光素子１７からの照射光の有無を前記コードディスク１０のコードパターンを介して受光する受光素子２３を配置した第２のケーシング７と、
前記複数の受光素子２１のうちから任意にサンプリングした複数の受光素子２１からのデータの排他的論理和を演算して前記ｎビット遅れたＭ系列を発生させるための論理演算手段４１と、
前記回転軸３の回転位置における前記論理演算手段４１からのデータと、前記受光素子２３からのデータとを比較し、両データが異なる場合には前記受光素子２１が異常であるとのエラー信号を出力する比較部４４とからなることを特徴としている。 Therefore, in the encoder abnormality detection device according to claim 1 of the present invention, the code disk is mounted on the rotating shaft 3 of the motor 2 and is provided with a code pattern having an arbitrary period generated in the M series in the circumferential direction. 10 and
A first casing 4 in which a plurality of light emitting elements 15 for irradiating light toward the code pattern of the code disk 10 is disposed, and a light emitting element 17 is disposed at a position delayed by any n bits in the M series;
The plurality of light receiving elements 21 that receive the presence / absence of irradiation light from the plurality of light emitting elements 15 arranged in the first casing 4 through the code pattern of the code disk 10, and the irradiation light from the light emitting element 17 A second casing 7 in which a light receiving element 23 for receiving presence or absence via the code pattern of the code disk 10 is disposed;
Logical operation means 41 for calculating an exclusive OR of data from a plurality of light receiving elements 21 arbitrarily sampled from the plurality of light receiving elements 21 to generate the M series delayed by n bits;
The data from the logical operation means 41 at the rotational position of the rotary shaft 3 is compared with the data from the light receiving element 23. If the two data are different, an error signal indicating that the light receiving element 21 is abnormal is output. It is characterized by comprising a comparator 44 for output.

請求項２に記載のエンコーダの異常検出装置では、前記複数の発光素子１５を、前記コードディスク１０のコードパターンに対して少なくとも１つおきに配置していることを特徴としている。   The abnormality detection apparatus for an encoder according to claim 2 is characterized in that the plurality of light emitting elements 15 are arranged at least every other code pattern of the code disk 10.

本発明の請求項１に記載のエンコーダの異常検出装置によれば、任意にサンプリングした複数の受光素子２１からのデータの排他的論理和の演算を行ない、その結果と、Ｍ系列よりｎビット遅れたコードを検出する受光素子２３からの出力とを比較部４４で比較を行ない、この比較の結果、両者が同一のコードデータであれば受光素子２１は正常に動作が行なわれていることになり、異なるコードデータであれば、いずれかの受光素子２１が異常ということであり、その異常をエラー信号として外部へ出力される。したがって、受光素子２１の異常を容易に検出することができる。   According to the abnormality detection apparatus for an encoder according to claim 1 of the present invention, an exclusive OR operation of arbitrarily sampled data from a plurality of light receiving elements 21 is performed, and the result is delayed by n bits from the M sequence. The comparison unit 44 compares the output from the light receiving element 23 that detects the detected code, and if the comparison shows that both are the same code data, the light receiving element 21 is operating normally. If the code data is different, one of the light receiving elements 21 is abnormal, and the abnormality is output to the outside as an error signal. Therefore, the abnormality of the light receiving element 21 can be easily detected.

請求項２に記載のエンコーダの異常検出装置によれば、前記複数の発光素子１５を、前記コードディスク１０のコードパターンに対して少なくとも１つおきに配置しているので、第１のケーシング４、第２のケーシング７及びコードディスク１０の外径を小さくでき、エンコーダ本体１自体も小型化を図ることができる。   According to the encoder abnormality detection device according to claim 2, since the plurality of light emitting elements 15 are arranged at least every other code pattern of the code disk 10, the first casing 4, The outer diameters of the second casing 7 and the code disk 10 can be reduced, and the encoder body 1 itself can be reduced in size.

以下、本発明の実施の形態を図面を参照して詳細に説明する。Ｍ系列による不規則循環コードを発生させる回路は、周知のように複数段のレジスタからなり各段にｆ_i （＝０または１）の係数をかけ、フィードバックをかけたシフトレジスタと、所定の箇所に設けられる１つ、あるいは複数の排他的論理和ゲートとで構成される。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. As is well known, a circuit for generating an M-sequence irregular cyclic code is composed of a plurality of stages of registers, each stage being multiplied by a coefficient of f _i (= 0 or 1), a feedback register, and a predetermined location. 1 or a plurality of exclusive OR gates.

Ｍ系列の不規則循環コードの周期は、使用するビット数により決定され、例えば、５ビットでは、周期Ｎ＝２ⁿ −１＝２⁵ −１＝３１のＭ系列になる。
また、例えば、１６進表示で、１７、１Ｂ、１Ｄ、１Ｅの場合では、５ビットで４タップ構成の回路となり、１７（Ｈｅｘ）における原始多項式は以下のように表現される。 The period of the M-sequence irregular cyclic code is determined by the number of bits to be used. For example, with 5 bits, the M-sequence has a period N = 2 ⁿ −1 = 2 ⁵ −1 = 31.
Further, for example, in the case of 17, 1B, 1D, and 1E in hexadecimal notation, a 5-bit 4-tap circuit is formed, and the primitive polynomial in 17 (Hex) is expressed as follows.

１７（Ｈｅｘ）＝１０１１１＝ｘ⁵ ＋ｘ⁴ ＋ｘ³ ＋ｘ² ＋１・・・（１）式
ここで、ｆ₀ ＝１、ｆ₁ ＝０、ｆ₂ ＝ｆ₃ ＝ｆ₄ ＝ｆ₅ ＝１であり、図１に示すようなＭ系列の発生回路になる。
この図１に示す発生回路は、周期３１のＭ系列（不規則循環コード）を発生する。ｆ₂ 、ｆ₃ 、ｆ₄ 、ｆ₅ と、ｆ₀ との排他的論理和を行なう。図中の○印の中に＋の記号を記しているのが、排他的論理和ゲートである。 17 (Hex) = 10111 = x ⁵ + x ⁴ + x ³ + x ² +1 (1) where f ₀ = 1, f ₁ = 0, f ₂ = f ₃ = f ₄ = f ₅ = 1 There is an M-sequence generation circuit as shown in FIG.
The generating circuit shown in FIG. 1 generates an M-sequence (irregular cyclic code) with a period of 31. and _{f 2, f 3, f 4} , f 5, performs an exclusive OR of the f _0. An exclusive OR gate has a + symbol in the circle in the figure.

ここで、図２に示すように、各レジスタの初期条件として、「００００１」から出発すると、発生される系列は図３に示すようになる。この不規則循環コードは、周期が３１であり、３２ビット目から１ビット目からと同じコードを連続して発生する。   Here, as shown in FIG. 2, when starting from “00001” as the initial condition of each register, the generated sequence is as shown in FIG. The irregular cyclic code has a period of 31, and the same code is generated continuously from the 32nd bit to the 1st bit.

図３に示すＭ系列において、ｎビット、例えば、１７ビット遅れたＭ系列を発生させる場合には、「１７」を上記（１）式のべき乗の数で割ると、下記の（２）式を得る。
ｘ¹⁷＝ｘ⁵ ＋ｘ³ ＋ｘ＋１ ・・・（２）式
この（２）式より、ｆ₀ ＝１、ｆ₁ ＝１、ｆ₂ ＝０、ｆ₃ ＝ｆ₅ ＝１、ｆ₄ ＝０となり、図４に示す回路の下側の部分で１７ビット遅れたＭ系列を発生させることができる。図５に１７ビット遅れたＭ系列のコードを示し、下側のコードが図３のコードに対応し、上側のコードが下側のコードより１７ビット遅れたＭ系列のコードを示している。 In the M sequence shown in FIG. 3, when generating an M sequence delayed by n bits, for example, 17 bits, dividing “17” by the number of powers of the above equation (1), the following equation (2) is obtained. obtain.
x ¹⁷ = x ⁵ + x ³ + x + 1 (2) Expression From this expression (2), f ₀ = 1, f ₁ = 1, f ₂ = 0, f ₃ = f ₅ = 1, and f ₄ = 0. The M sequence delayed by 17 bits can be generated in the lower part of the circuit shown in FIG. FIG. 5 shows an M-sequence code delayed by 17 bits, the lower code corresponds to the code of FIG. 3, and the upper code indicates an M-sequence code delayed by 17 bits from the lower code.

ところで、このＭ系列はいろいろな性質を有している。図６（ａ）（ｂ）の下側のコードは、図３に対応した１７（Ｈｅｘ）のＭ系列のコードであり、図６（ａ）では、例えば、１ビットと３ビットの排他的論理和をとって順次演算した結果が上側のコードである。
上側のＭ系列のコードは、１ビット目から００１１１・・・と始まっており、これは、下側のＭ系列のコードの１０ビット目からに対応している。すなわち、１ビット目と３ビット目との排他的論理和を順次行なっていくことで、下側のＭ系列のコードより１０ビット遅れたＭ系列を発生させることができる。 By the way, this M series has various properties. The lower code in FIGS. 6A and 6B is a 17 (Hex) M-sequence code corresponding to FIG. 3, and in FIG. 6A, for example, 1-bit and 3-bit exclusive logic The upper code is the result of calculating the sum and sequentially.
The upper M-sequence code starts from the 1st bit as “00111...”, Which corresponds to the 10th bit of the lower M-sequence code. That is, an M-sequence delayed by 10 bits from the lower M-sequence code can be generated by sequentially performing the exclusive OR of the first bit and the third bit.

また、図６（ｂ）は同様に、下側のＭ系列のコードの例えば、１ビット目と、２ビット目と３ビット目の排他的論理和をとって順次演算した結果が上側のコードである。
上側のＭ系列のコードは、１ビット目から００１００・・・と始まっており、これは、下側のＭ系列のコードの７ビット目からに対応している。すなわち、１ビット目と２ビットと３ビット目との排他的論理和を順次行なっていくことで、下側のＭ系列のコードより７ビット遅れたＭ系列を発生させることができる。 Similarly, FIG. 6B shows, for example, the result of the sequential calculation using the exclusive OR of the first bit, the second bit, and the third bit of the lower M-sequence code. is there.
The upper M-sequence code starts with 00100... From the first bit, which corresponds to the seventh bit of the lower M-sequence code. That is, an M-sequence delayed by 7 bits from the lower M-sequence code can be generated by sequentially performing exclusive OR of the first bit, the second bit, and the third bit.

さらに、図７（ａ）に示すように、下側のＭ系列のコードの例えば、３ビット目と４ビット目と５ビット目の排他的論理和をとって順次演算した結果が上側のコードである。
上側のＭ系列のコードは、１ビット目から１００１１・・・と始まっており、これは、下側のＭ系列のコードの９ビット目からに対応している。すなわち、３ビット目と４ビット目と５ビット目の排他的論理和を順次行なっていくことで、下側のＭ系列のコードより９ビット遅れたＭ系列を発生させることができる。 Further, as shown in FIG. 7 (a), for example, the upper code is obtained by calculating the exclusive OR of the third, fourth and fifth bits of the lower M-sequence code. is there.
The upper M-sequence code starts from the first bit as 10011..., And this corresponds to the ninth bit of the lower M-sequence code. That is, by sequentially performing the exclusive OR of the 3rd bit, the 4th bit, and the 5th bit, it is possible to generate an M sequence that is 9 bits behind the lower M sequence code.

また、図７（ｂ）に示すように、下側のＭ系列のコードの例えば、５ビット目と７ビット目と９ビット目の１つおきに排他的論理和をとって順次演算した結果が上側のコードである。
上側のＭ系列のコードは、１ビット目から０１１１０・・・と始まっており、これは、下側のＭ系列のコードの１７ビット目からに対応している。すなわち、５ビット目と７ビット目と９ビット目の１つおきに排他的論理和を順次行なっていった場合にでも、下側のＭ系列のコードより１７ビット遅れたＭ系列を発生させることができる。 Further, as shown in FIG. 7 (b), the result of sequential calculation by taking exclusive OR for every other 5th bit, 7th bit and 9th bit of the lower M-sequence code is obtained. This is the upper code.
The upper M-sequence code starts from the 1st bit as 01110..., Which corresponds to the 17th bit of the lower M-sequence code. That is, even when exclusive OR is sequentially performed every other bit of the fifth bit, the seventh bit, and the ninth bit, an M sequence delayed by 17 bits from the lower M sequence code is generated. Can do.

本発明のエンコーダは、上述したＭ系列の性質を利用したものであり、これにより小型で、また受光素子の異常が発生した場合でも容易に検出できるようにしたものである。図８はエンコーダ本体１の断面図を示しており、モータ２の回転軸３側の端面には第１のケーシング４、コードディスク１０及び第２のケーシング７等が配置される。
すなわち、図９に示す第２のケーシング７がネジ５により取り付けられる。また、この第２のケーシング７の前面には、図１０に示す平板状のシャドーマスク６を挟持する形で図１１に示す第１のケーシング４がネジ止めされるようになっている。 The encoder according to the present invention utilizes the above-described M-sequence property, and is thus small in size and can be easily detected even when an abnormality occurs in the light receiving element. FIG. 8 is a cross-sectional view of the encoder main body 1, and the first casing 4, the code disk 10, the second casing 7, and the like are arranged on the end surface of the motor 2 on the rotating shaft 3 side.
That is, the second casing 7 shown in FIG. Further, the first casing 4 shown in FIG. 11 is screwed to the front surface of the second casing 7 so as to sandwich the flat shadow mask 6 shown in FIG.

モータ２の回転軸３の基部には図１２に示す円盤状のコードディスク１０が装着されており、このコードディスク１０は回転軸３と共に回転する。また、図８に示すように、このコードディスク１０より前方の回転軸３にはギヤ１１が装着されている。さらにこのギヤ１１の基部に円盤状のマグネット１２が装着されており、回転軸３と共に回転するマグネット１２の磁極を検出して回転軸３の回転数を検出するためのホールＩＣ１３が第１のケーシング４に設けられている。   A disc-shaped code disk 10 shown in FIG. 12 is attached to the base of the rotating shaft 3 of the motor 2, and the code disk 10 rotates together with the rotating shaft 3. Further, as shown in FIG. 8, a gear 11 is attached to the rotary shaft 3 in front of the code disk 10. Further, a disc-shaped magnet 12 is mounted on the base of the gear 11, and a Hall IC 13 for detecting the magnetic pole of the magnet 12 rotating with the rotating shaft 3 and detecting the number of rotations of the rotating shaft 3 is the first casing. 4 is provided.

第１のケーシング４には、図８に示すように発光ダイオード１５が実装されており、具体的には図１１に示すように、モータ２の回転軸３が挿通する取り付け穴１４の中心を軸として同心円状で且つ所定の間隔毎に本実施形態では５個の発光ダイオード１５ａ〜１５ｅを配置するようにしている。
また、この発光ダイオード１５ａ〜１５ｅからの光を照射するための照射穴１６が第１ケーシング４にそれぞれ穿孔されている。 A light emitting diode 15 is mounted on the first casing 4 as shown in FIG. 8. Specifically, as shown in FIG. 11, the center of the mounting hole 14 through which the rotating shaft 3 of the motor 2 is inserted is pivoted. In this embodiment, five light emitting diodes 15a to 15e are arranged at a predetermined interval.
Further, irradiation holes 16 for irradiating light from the light emitting diodes 15 a to 15 e are formed in the first casing 4.

さらに、これらの発光ダイオード１５ａ〜１５ｅが配置される位置とは反対側の位置の第１のケーシング４にも発光ダイオード１７が配置されるようになっており、この発光ダイオード１７に対応する照射穴１６が第１のケーシング４に穿孔してある。
なお、図１１に示す第１のケーシング４において、取り付け穴１４の上下の空間部２０には、上述したホールＩＣ１３がそれぞれ配置されるようになっている。 Further, the light emitting diode 17 is also disposed in the first casing 4 at a position opposite to the position where the light emitting diodes 15a to 15e are disposed, and an irradiation hole corresponding to the light emitting diode 17 is provided. 16 is perforated in the first casing 4.
In the first casing 4 shown in FIG. 11, the above-described Hall ICs 13 are arranged in the space portions 20 above and below the attachment holes 14.

一方、第２のケーシング７においては、図８及び図９に示すように、前記発光ダイオード１５ａ〜１５ｅに対応した位置に、該発光ダイオード１５ａ〜１５ｅからの光を受光するフォトダイオード、あるいはフォトトランジスタ２１（２１ａ〜２１ｅ）が配置されている。また、発光ダイオード１５ａ〜１５ｅからの光を透過させるための穴２２がそれぞれ穿孔してある。
また、発光ダイオード１７の光を受光するためのフォトダイオード、あるいはフォトトランジスタ２３が第２のケーシング７に配置され、発光ダイオード１７からの光を透過させるための穴２２が第２のケーシング７に穿設してある。なお、第２のケーシング７の中央にはモータ２の回転軸３を挿通させるための取り付け穴２４が穿設されている。 On the other hand, in the second casing 7, as shown in FIGS. 8 and 9, photodiodes or phototransistors that receive light from the light-emitting diodes 15a to 15e at positions corresponding to the light-emitting diodes 15a to 15e. 21 (21a-21e) is arranged. Moreover, the hole 22 for permeate | transmitting the light from the light emitting diodes 15a-15e is each pierced.
A photodiode or phototransistor 23 for receiving the light from the light emitting diode 17 is disposed in the second casing 7, and a hole 22 for transmitting the light from the light emitting diode 17 is formed in the second casing 7. It is set up. An attachment hole 24 for inserting the rotating shaft 3 of the motor 2 is formed in the center of the second casing 7.

ここで、第１のケーシング４と第２のケーシング７にて挟持されているシャドーマスク６の中央には図１０に示すように、モータ２の回転軸３を挿通させるための穴２５が穿孔されていて、この穴２５の上下には上記ホールＩＣ１３に対応した穴２６がそれぞれ穿孔されている。また、発光ダイオード１５、１７からの光をフォトトランジスタ２１、２３へと挿通させるための穴２７がそれぞれ穿孔されており、この穴２７の直径は小さくしており、一種の絞りの機能を持たせることで、ヒステリシス現象の効果を付与している。   Here, in the center of the shadow mask 6 sandwiched between the first casing 4 and the second casing 7, a hole 25 for inserting the rotating shaft 3 of the motor 2 is drilled as shown in FIG. In addition, holes 26 corresponding to the Hall IC 13 are formed above and below the holes 25, respectively. In addition, holes 27 for inserting the light from the light emitting diodes 15 and 17 into the phototransistors 21 and 23 are respectively drilled, and the diameter of the holes 27 is small to provide a kind of diaphragm function. Thus, the effect of the hysteresis phenomenon is given.

次に、図１２に示すコードディスク１０の構成について説明する。エンコーダ本体１の分解能は、５ビットとして、周期Ｎ＝２ⁿ −１＝２⁵ −１＝３１となり、３６０°／３１で、１クロックパルス当たり、１１．６°となる。
そして、例えば、１７（Ｈｅｘ）からＭ系列のコードを発生させると、図３に示すような００００１１００・・・という周期３１のＭ系列Ａｉを得る。 Next, the configuration of the code disk 10 shown in FIG. 12 will be described. The resolution of the encoder body 1 is 5 bits, the cycle N = 2 ⁿ −1 = 2 ⁵ −1 = 31, and 360 ° / 31 is 11.6 ° per clock pulse.
Then, for example, when an M-sequence code is generated from 17 (Hex), an M-sequence Ai with a period 31 of 00001100... As shown in FIG.

このＭ系列Ａｉのコードパターンを図１２に示すコードディスク１０の周方向にスリット列３０として形成する。スリット列３０に示すＰ１は初期位置であり、この初期位置Ｐ１に図３に示す１ビット目の「０」を対応して設け、２ビット目以降を順次０または１を形成していく。スリット列３０の途中に穿孔している穴３１がＭ系列Ａｉの「１」に対応しているものであり、穴３１以外の部分はＭ系列Ａｉの「０」に対応している。この穴３１の部分では発光ダイオード１５、１７からの照射光が透過され、穴３１以外の部分では非透過となる。
なお、スリット列３０より外方であってコードディスク１０の周縁部に所定の間隔毎に穿孔している穴３２は、発光ダイオード１５、１７からの照射光がスリット列３０の穴３１に透過する際にシュミットトリガーをきかせるためのものである。 The M-sequence Ai code pattern is formed as a slit row 30 in the circumferential direction of the code disk 10 shown in FIG. P1 shown in the slit row 30 is an initial position, and the initial position P1 is associated with “0” of the first bit shown in FIG. 3, and the second and subsequent bits are sequentially formed with 0 or 1. A hole 31 drilled in the middle of the slit row 30 corresponds to “1” of the M series Ai, and a portion other than the hole 31 corresponds to “0” of the M series Ai. Irradiated light from the light emitting diodes 15 and 17 is transmitted through the hole 31 and is not transmitted through the part other than the hole 31.
Note that the holes 32 that are outside the slit row 30 and are perforated in the peripheral portion of the code disk 10 at predetermined intervals transmit the light emitted from the light emitting diodes 15 and 17 to the holes 31 of the slit row 30. In order to trigger a Schmitt trigger.

ところで、発光ダイオード１５、１７は常時駆動されていて、常に発光していて、フォトトランジスタ２１、２３側へ投光している。それで、各５個の発光ダイオード１５とフォトトランジスタ２１とが、スリット列３０の初期位置Ｐ１から５つ目までのコードとが対応していると、５個目のフォトトランジスタ２１ｅのみが光を受光し、その時の５個のフォトトランジスタ２１からのデータは、「００００１」となる。このデータによりエンコーダ本体１の回転軸３は初期位置、つまり回転軸３の回転位置の絶対値が「０」ということを検出できることになる。   By the way, the light emitting diodes 15 and 17 are always driven, always emit light, and project to the phototransistors 21 and 23 side. Thus, when each of the five light emitting diodes 15 and the phototransistor 21 corresponds to the fifth code from the initial position P1 of the slit row 30, only the fifth phototransistor 21e receives light. The data from the five phototransistors 21 at that time is “00001”. With this data, it is possible to detect that the rotary shaft 3 of the encoder body 1 has an initial position, that is, that the absolute value of the rotary position of the rotary shaft 3 is “0”.

しかし、Ｍ系列Ａｉのコードを連続して受光しようとすると、５個の発光ダイオード１５とフォトトランジスタ２１とを隣接して配置する必要があり、そのため、コードディスク１０、第１ケーシング４及び第２ケーシング７の外径が大きくなり、エンコーダ本体１自体を小型化することができなくなる。
そこで、本発明では、Ｍ系列の性質を利用してＭ系列Ａｉのコードを１つおきに受光するようにすることで、５個の発光ダイオード１５及びフォトトランジスタ２１を配置する構成でも、エンコーダ本体１の小型化を図るようにしている。つまり、発光ダイオード１５やフォトトランジスタ２１は、ある一定の大きさを有しているので、Ｍ系列Ａｉのコードを連続して検出しようとすると、どうしても第１のケーシング４等の外径を大きくする必要があるからである。 However, in order to continuously receive the M series Ai code, it is necessary to dispose the five light emitting diodes 15 and the phototransistor 21 adjacent to each other. For this reason, the code disk 10, the first casing 4, and the second The outer diameter of the casing 7 is increased, and the encoder body 1 itself cannot be reduced in size.
Therefore, in the present invention, the encoder main body can be configured to arrange five light emitting diodes 15 and phototransistors 21 by receiving every other M series Ai code by utilizing the characteristics of the M series. 1 is made smaller. That is, since the light-emitting diode 15 and the phototransistor 21 have a certain size, the outer diameter of the first casing 4 and the like is inevitably increased when the M series Ai code is continuously detected. It is necessary.

本発明では、初期位置Ｐ１の状態において、Ｍ系列Ａｉの１ビット目のコードは、図９に示すフォトトランジスタ２１ａで検出し、３ビット目のコードはフォトトランジスタ２１ｂで、５ビット目のコードはフォトトランジスタ２１ｃで、７ビット目のコードはフォトトランジスタ２１ｄで、９ビット目のコードはフォトトランジスタ２１ｅでそれぞれ検出するようにしている。
これにより、図９に示す発光ダイオード１５ａ〜１５ｅの位置もＭ系列Ａｉのコードに対して１つおきになるように配置している。したがって、第１のケーシング４、第２のケーシング７及びコードディスク１０の外径を小さくでき、エンコーダ本体１自体も小型化を図ることができる。 In the present invention, in the state of the initial position P1, the first bit code of the M series Ai is detected by the phototransistor 21a shown in FIG. 9, the third bit code is the phototransistor 21b, and the fifth bit code is In the phototransistor 21c, the 7th bit code is detected by the phototransistor 21d, and the 9th bit code is detected by the phototransistor 21e.
As a result, the positions of the light emitting diodes 15a to 15e shown in FIG. Therefore, the outer diameters of the first casing 4, the second casing 7, and the code disk 10 can be reduced, and the encoder body 1 itself can be reduced in size.

図３に示すＭ系列Ａｉを５個のフォトトランジスタ２１に対応させて１つおきにサンプリングし、かつコードディスク１０が１／３１ずつ回転した場合の５個のコードは図１３に示すようになる。図１３に示すデータを予め後述する記憶部のテーブルに記憶させておき、５個のフォトトランジスタ２１からのデータがＡ欄の「００１０１」であれば、初期位置Ｐ１であることが検出できる。
また、回転軸３の回転によりコードディスク１０も同様に回転するので、その時のフォトトランジスタ２１からのデータが例えば、Ａ欄の「０１００１」であれば、図１３の左側Ｃ欄の「４」に対応し、回転軸３が初期位置Ｐ１よりプラス側、あるいはマイナス側に３４．８°回転していることを検出することができる。 FIG. 13 shows five codes when the M series Ai shown in FIG. 3 is sampled every five corresponding to the five phototransistors 21 and the code disk 10 is rotated by 1/31. . The data shown in FIG. 13 is stored in advance in a table of a storage unit, which will be described later, and if the data from the five phototransistors 21 are “00101” in the A column, the initial position P1 can be detected.
Further, since the code disk 10 is similarly rotated by the rotation of the rotating shaft 3, if the data from the phototransistor 21 at that time is, for example, “01001” in the column A, it is changed to “4” in the column C on the left side of FIG. Correspondingly, it can be detected that the rotary shaft 3 is rotated by 34.8 ° from the initial position P1 to the plus side or the minus side.

次に、フォトトランジスタ２１が異常になった場合の異常検出手段について説明する。上述したようにＭ系列は、任意のｎビット遅れたＭ系列を発生させることができ、例えば、図３に示すＭ系列Ａｉに対して、例えば１７ビット遅れたＭ系列を発生させる場合、図１３のＡ欄に示すコードの３ビット目（Ａ３）と、４ビット目（Ａ４）と、５ビット目（Ａ５）とを排他的論理和（EXOR）することで得ることができる。
図１３のＡ欄に示すＡ３、Ａ４、Ａ５のコードを順次排他的論理和をとっていったのがＢ欄に示すコードである。このＢ欄に示すコードは、上から縦方向に「０１１１０・・・」であり、これは、図３に示すＭ系列Ａｉの１７ビット目からのコードに対応している。 Next, abnormality detection means when the phototransistor 21 becomes abnormal will be described. As described above, the M sequence can generate an M sequence delayed by an arbitrary n bits. For example, when generating an M sequence delayed by 17 bits, for example, with respect to the M sequence Ai shown in FIG. The third bit (A3), the fourth bit (A4), and the fifth bit (A5) of the code shown in the A column can be obtained by exclusive OR (EXOR).
The code shown in the B column is the exclusive OR of the codes A3, A4, and A5 shown in the A column of FIG. The code shown in the B column is “01110...” In the vertical direction from the top, and this corresponds to the code from the 17th bit of the M series Ai shown in FIG.

そこで、図１１に示すように、コードディスク１０のコードパターンの１７ビット目に対応する第１のケーシング４の位置に発光ダイオード１７を配置し、この発光ダイオード１７に対応する第２のケーシング７の位置に図９に示すように、フォトトランジスタ２３を配置している。もちろん、発光ダイオード１７からの照射光を透過させる穴１６を第１のケーシング４に穿孔しており、また、受光用の穴２２を第２のケーシング７に穿孔している。また、シャドーマスク６にも図１０に示すように、発光ダイオード１７の透過用の穴２７を穿孔している。   Therefore, as shown in FIG. 11, the light emitting diode 17 is arranged at the position of the first casing 4 corresponding to the 17th bit of the code pattern of the code disk 10, and the second casing 7 corresponding to the light emitting diode 17 is arranged. As shown in FIG. 9, the phototransistor 23 is arranged at the position. Of course, a hole 16 through which light emitted from the light emitting diode 17 is transmitted is formed in the first casing 4, and a light receiving hole 22 is formed in the second casing 7. Further, as shown in FIG. 10, the shadow mask 6 is also provided with a transmission hole 27 for the light emitting diode 17.

このように、回転軸３（コードディスク１０）が初期位置Ｐ１の状態では、各フォトトランジスタ２１ａ〜２１ｅは図１３のＡ欄の一番上に示すように「００１０１」のデータを出力し、フォトトランジスタ２３はＢ欄に示すように「０」のデータを出力している。
また、回転軸３が例えば１１６°回転した位置では、フォトトランジスタ２１ａ〜２１ｅは図１３のＣ欄の「１１」に対応した位置で「０１１０１」のデータを出力し、フォトトランジスタ２３は「０」のデータを出力している。 As described above, when the rotary shaft 3 (code disk 10) is in the initial position P1, the phototransistors 21a to 21e output data “00101” as shown at the top of the column A in FIG. The transistor 23 outputs “0” data as shown in column B.
Further, at a position where the rotation shaft 3 is rotated by 116 °, for example, the phototransistors 21a to 21e output data “01101” at a position corresponding to “11” in the column C in FIG. 13, and the phototransistor 23 is “0”. Is output.

実際には、５個のフォトトランジスタ２１ａ〜２１ｅから出力されるデータでもって回転軸３の位置を検出し、外部に位置情報を出力する。同時にこの時の３個のフォトトランジスタ２１ｃ〜２１ｅの出力の排他的論理和の結果が図１３に示すＢ欄のコードと同一である場合には、フォトトランジスタ２１ａ〜２１ｅは正常に動作をしていることになる。   Actually, the position of the rotating shaft 3 is detected with the data output from the five phototransistors 21a to 21e, and the position information is output to the outside. At the same time, if the result of the exclusive OR of the outputs of the three phototransistors 21c to 21e at this time is the same as the code in column B shown in FIG. 13, the phototransistors 21a to 21e operate normally. Will be.

図１４は本発明に関連するブロック回路図を示し、制御装置４０は、フォトトランジスタ２１ａ〜２１ｅからのデータを受け取って排他的論理和の論理演算や全体の制御を行なう制御部４１と、データを予め格納しておく記憶部４２と、モータ２の回転軸３の回転位置の位置情報を外部へ出力する位置情報出力部４３と、制御部４１にて３個のフォトトランジスタ２１ｃ〜２１ｅの排他的論理和の結果と、フォトトランジスタ２３から出力されるデータを比較する比較部４４と、この比較部４４の比較結果により異常の場合にはエラー信号を出力するエラー信号出力部４５等で構成されている。
なお、図１４に示す制御装置４０は、図外のフレキシブル基板に実装されている。 FIG. 14 is a block circuit diagram related to the present invention. The control device 40 receives data from the phototransistors 21a to 21e, performs a logical operation of exclusive OR, and controls the data. The storage unit 42 stored in advance, the position information output unit 43 that outputs the position information of the rotation position of the rotating shaft 3 of the motor 2 to the outside, and the control unit 41 exclusive of the three phototransistors 21c to 21e. The comparison unit 44 compares the logical sum result with the data output from the phototransistor 23, and an error signal output unit 45 that outputs an error signal when the comparison result of the comparison unit 44 is abnormal. Yes.
Note that the control device 40 shown in FIG. 14 is mounted on a flexible substrate (not shown).

制御装置４０の記憶部４２には、図１３のＣ欄、Ｂ欄に示すデータが予めテーブルに格納されており、回転軸３の回転角度に対応させて記憶部４２のメモリ領域に順に記憶させている。制御部４１には、５個のフォトトランジスタ２１ａ〜２１ｅからのデータが常時入力されていて、各フォトトランジスタ２１ａ〜２１ｅの出力Ａ１〜Ａ５のデータに対応させるべく、記憶部４２で記憶しているデータを読み出して、該当するコード列に対応した回転角度（回転位置）を位置情報出力部４３を介して外部に位置情報を出力する。
また、ホールＩＣ１３からのデータにより回転軸３の回転数を制御部４１にて演算しており、この結果に図１３のＣ欄に示すデータに対応した検出角度をプラス、あるいはマイナスして前記位置情報出力部４３から位置情報を出力するようになっている。 In the storage unit 42 of the control device 40, data shown in columns C and B in FIG. 13 is stored in advance in a table, and the data is sequentially stored in the memory area of the storage unit 42 corresponding to the rotation angle of the rotary shaft 3. ing. Data from the five phototransistors 21a to 21e is always input to the control unit 41, and is stored in the storage unit 42 so as to correspond to the data of the outputs A1 to A5 of the phototransistors 21a to 21e. Data is read, and the rotation angle (rotation position) corresponding to the corresponding code string is output to the outside via the position information output unit 43.
Further, the number of rotations of the rotary shaft 3 is calculated by the control unit 41 based on the data from the Hall IC 13, and the detected angle corresponding to the data shown in the column C in FIG. The position information is output from the information output unit 43.

同時に制御部４１では、３個のフォトトランジスタ２１ｃ〜２１ｅからのデータ（Ａ３〜Ａ５）の排他的論理和の演算を行ない、その結果と、Ｍ系列Ａｉより１７ビット遅れたコードを検出するフォトトランジスタ２３からの出力Ｂ１とを比較部４４で比較を行なう。
この比較の結果、両者が同一のコードデータであればフォトトランジスタ２１は正常に動作が行なわれていることになり、異なるコードデータであれば、いずれかのフォトトランジスタ２１が異常ということであり、その異常をエラー信号としてエラー信号出力部４５から外部へ出力される。したがって、フォトトランジスタ２１の異常を容易に検出することができる。 At the same time, the control unit 41 performs an exclusive OR operation on the data (A3 to A5) from the three phototransistors 21c to 21e, and detects the result and a code delayed by 17 bits from the M series Ai. The comparison unit 44 compares the output B1 from the output 23.
As a result of the comparison, if both are the same code data, the phototransistor 21 is operating normally. If the code data is different, one of the phototransistors 21 is abnormal. The abnormality is output as an error signal from the error signal output unit 45 to the outside. Therefore, the abnormality of the phototransistor 21 can be easily detected.

図１５は上述のＭ系列Ａｉの動作を示す図であり、Ｍ系列Ａｉの周期３１のコード列に対して、１つおきにサンプリングしている状態を、Ａ１〜Ａ５に対応させて示している。図１５の右の図がサンプリングしたＡ１〜Ａ５のデータであり、右のＢ１の欄がＭ系列Ａｉより１７ビット遅れたコード列であり、且つ、サンプリングしたＡ３〜Ａ５の排他的論理和の論理演算結果である。
このサンプリングしたＡ３〜Ａ５の排他的論理和をとることで、上述したようにＭ系列Ａｉより１７ビット遅れたＭ系列を得ることができる。 FIG. 15 is a diagram illustrating the operation of the above-described M sequence Ai, and shows the state in which every other code sequence of the M sequence Ai has a period 31 corresponding to A1 to A5. . The right diagram of FIG. 15 shows sampled data A1 to A5, the right column B1 is a code string delayed by 17 bits from the M series Ai, and the logic of exclusive OR of sampled A3 to A5 It is a calculation result.
By taking the exclusive OR of the sampled A3 to A5, it is possible to obtain an M sequence delayed by 17 bits from the M sequence Ai as described above.

なお、先の実施形態では、５ビットで周期が３１のＭ系列を発生させて、１７ビット遅れたＭ系列の位置に発光素子、受光素子を配置した場合について説明したが、これらに限定されるものではなく、任意の周期のＭ系列を発生させたり、任意のｎビット遅れたＭ系列を発生させて、受光素子の異常を検出するようにしても良い。
また、先の実施形態では、５個の発光ダイオード１５を、コードディスク１０のコードパターンに対して１つおきに配置した場合について説明したが、２つおき、あるいは３つおきに発光ダイオード１５を配置するようにしても良い。つまり、コードディスク１０のコードパターンに対して１つおき又はｍ個おき（ｍはＭ系列のビット数以下）に発光ダイオード１５を配置するようにしても良い。 In the previous embodiment, the case where an M series having 5 bits and a period of 31 is generated and the light emitting element and the light receiving element are arranged at the position of the M series delayed by 17 bits has been described. However, the present invention is not limited thereto. Instead of this, an M-sequence with an arbitrary period may be generated, or an M-sequence delayed by an arbitrary n bits may be generated to detect an abnormality of the light receiving element.
In the previous embodiment, the case where five light emitting diodes 15 are arranged every other code pattern of the code disk 10 has been described. However, every two or three light emitting diodes 15 are arranged. It may be arranged. That is, the light emitting diodes 15 may be arranged every other or every m codes (m is equal to or less than the number of bits in the M series) with respect to the code pattern of the code disk 10.

本発明の実施の形態におけるＭ系列を発生させるためのシフトレジスタのブロック図である。It is a block diagram of the shift register for generating M series in an embodiment of the invention. 本発明の実施の形態におけるシフトレジスタの各段に初期値を設定した場合のブロック図である。It is a block diagram at the time of setting an initial value to each stage of the shift register in the embodiment of the present invention. 本発明の実施の形態における周期３１のＭ系列である。It is M series of the period 31 in embodiment of this invention. 本発明の実施の形態における１７ビット遅れたＭ系列を発生させるためのブロック図である。It is a block diagram for generating the M sequence delayed by 17 bits in the embodiment of the present invention. 本発明の実施の形態における１７ビット遅れたＭ系列である。It is an M sequence delayed by 17 bits in the embodiment of the present invention. （ａ）（ｂ）は本発明の実施の形態における任意のビットにて排他的論理和をとった場合の説明図である。(A) (b) is explanatory drawing at the time of taking an exclusive OR with the arbitrary bits in embodiment of this invention. （ａ）（ｂ）は本発明の実施の形態における任意のビットにて排他的論理和をとった場合の説明図である。(A) (b) is explanatory drawing at the time of taking an exclusive OR with the arbitrary bits in embodiment of this invention. 本発明の実施の形態におけるエンコーダ本体の断面図である。It is sectional drawing of the encoder main body in embodiment of this invention. 本発明の実施の形態における第２のケーシングの正面図である。It is a front view of the 2nd casing in an embodiment of the invention. 本発明の実施の形態におけるシャドーマスクの正面図である。It is a front view of the shadow mask in the embodiment of the present invention. 本発明の実施の形態における第１のケーシングの背面図である。It is a rear view of the 1st casing in an embodiment of the invention. 本発明の実施の形態におけるコードディスクの正面図である。It is a front view of the code disk in the embodiment of the present invention. 本発明の実施の形態におけるテーブルに記憶させるデータを兼ねた説明図である。It is explanatory drawing which served as the data memorize | stored in the table in embodiment of this invention. 本発明の実施の形態におけるブロック回路図である。It is a block circuit diagram in an embodiment of the present invention. 本発明の実施の形態におけるＭ系列及びサンプリングしたコードの説明図である。It is explanatory drawing of the M series and sampled code | cord | chord in embodiment of this invention.

符号の説明Explanation of symbols

１ エンコーダ本体
２ モータ
３ 回転軸
４ 第１のケーシング
７ 第２のケーシング
１０ コードディスク
１５ 発光ダイオード
１７ 発光ダイオード
２１ フォトトランジスタ
２３ フォトトランジスタ
４０ 制御装置
４１ 制御部
４４ 比較部 DESCRIPTION OF SYMBOLS 1 Encoder main body 2 Motor 3 Rotating shaft 4 1st casing 7 2nd casing 10 Code disk 15 Light emitting diode 17 Light emitting diode 21 Phototransistor 23 Phototransistor 40 Control apparatus 41 Control part 44 Comparison part

Claims (2)

モータ（２）の回転軸（３）に装着され、Ｍ系列にて発生される任意の周期からなるコードパターンを周方向に設けたコードディスク（１０）と、
前記コードディスク（１０）のコードパターンに向けて光を照射する複数の発光素子（１５）を配置すると共に、前記Ｍ系列において任意のｎビット遅れた位置に発光素子（１７）を配置した第１のケーシング（４）と、
前記第１のケーシング（４）に配置された複数の発光素子（１５）からの照射光の有無を前記コードディスク（１０）のコードパターンを介して受光する複数の受光素子（２１）、及び前記発光素子（１７）からの照射光の有無を前記コードディスク（１０）のコードパターンを介して受光する受光素子（２３）を配置した第２のケーシング（７）と、
前記複数の受光素子（２１）のうちから任意にサンプリングした複数の受光素子（２１）からのデータの排他的論理和を演算して前記ｎビット遅れたＭ系列を発生させるための論理演算手段（４１）と、
前記回転軸（３）の回転位置における前記論理演算手段（４１）からのデータと、前記受光素子（２３）からのデータとを比較し、両データが異なる場合には前記受光素子（２１）が異常であるとのエラー信号を出力する比較部（４４）とからなることを特徴とするエンコーダの異常検出装置。 A code disk (10) mounted on the rotating shaft (3) of the motor (2) and provided with a code pattern having an arbitrary period generated in the M series in the circumferential direction;
A plurality of light emitting elements (15) for irradiating light toward the code pattern of the code disk (10) are disposed, and a light emitting element (17) is disposed at a position delayed by an arbitrary n bits in the M series. Casing (4) of
A plurality of light receiving elements (21) for receiving the presence or absence of irradiation light from the plurality of light emitting elements (15) arranged in the first casing (4) via a code pattern of the code disk (10); A second casing (7) in which a light receiving element (23) for receiving the presence or absence of irradiation light from the light emitting element (17) is received via the code pattern of the code disk (10);
Logical operation means for calculating an exclusive OR of data from a plurality of light receiving elements (21) arbitrarily sampled from among the plurality of light receiving elements (21) to generate the M series delayed by n bits. 41),
The data from the logical operation means (41) at the rotational position of the rotating shaft (3) is compared with the data from the light receiving element (23). If the two data are different, the light receiving element (21) An encoder abnormality detection apparatus comprising: a comparison unit (44) that outputs an error signal indicating an abnormality. 前記複数の発光素子（１５）を、前記コードディスク（１０）のコードパターンに対して少なくとも１つおきに配置していることを特徴とする請求項１に記載のエンコーダの異常検出装置。   The encoder abnormality detection device according to claim 1, wherein at least every other light emitting element (15) is arranged with respect to the code pattern of the code disk (10).

Images