JP2008067494A - Power supply device and image forming device - Google Patents

Power supply device and image forming device Download PDF

Info

Publication number
JP2008067494A
JP2008067494A JP2006242594A JP2006242594A JP2008067494A JP 2008067494 A JP2008067494 A JP 2008067494A JP 2006242594 A JP2006242594 A JP 2006242594A JP 2006242594 A JP2006242594 A JP 2006242594A JP 2008067494 A JP2008067494 A JP 2008067494A
Authority
JP
Japan
Prior art keywords
voltage
converter
power supply
acdc
dcdc converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006242594A
Other languages
Japanese (ja)
Other versions
JP2008067494A5 (en
JP4965939B2 (en
Inventor
Hiroshi Fuse
洋 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006242594A priority Critical patent/JP4965939B2/en
Publication of JP2008067494A publication Critical patent/JP2008067494A/en
Publication of JP2008067494A5 publication Critical patent/JP2008067494A5/ja
Application granted granted Critical
Publication of JP4965939B2 publication Critical patent/JP4965939B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply device that further reduces power consumption during standby, in a power supply configuration composed of one ACDC converter and a DCDC converter provided at the post stage of the ACDC converter. <P>SOLUTION: The power supply device is provided with the ACDC converter, which converts an AC current into a DC current while being inputted with the AC current so as to supply the DC current to a first load and the DCDC converter; a first control means for controlling the output voltage of the ACDC converter; the DCDC converter for reducing a voltage of the ACDC converter so as to supply it to a second load; a switch means for opening/closing between an output terminal of the ACDC converter and an output terminal of the DCDC converter; and a second control means for controlling each operation of the ACDC converter, the DCDC converter, and the switch means. The first control means controls the output voltage of the ACDC converter so as to make it as a reference voltage. The second control means controls so as to reduce the reference voltage (S84), to close the switch means (S86), and to stop the operation of the DCDC converter (S87) during sleep mode. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、画像形成装置に好適な電源装置に関し、特に負荷電流が低いスリープ状態での消費電力の低減に関するものである。   The present invention relates to a power supply device suitable for an image forming apparatus, and more particularly to reduction of power consumption in a sleep state where load current is low.

従来の電源装置の省エネ手法としての消費電力低減手法としては、特許文献１、特許文献２に記載されているように、ＡＣＤＣコンバータを間欠発振させ発振周波数を低減しスイッチング損失を減少させる手法が知られている。さらに、ＡＣＤＣコンバータの出力電圧を、ＤＣＤＣコンバータにより降圧する電源構成においては、駆動用電圧を必要としないスリープ時にＡＣＤＣ電圧を減少させることにより、ＤＣＤＣコンバータの効率を上昇させる手法が一般的に知られている。   As a method for reducing power consumption as an energy saving method of a conventional power supply device, as described in Patent Document 1 and Patent Document 2, a technique for intermittently oscillating an ACDC converter to reduce an oscillation frequency and reduce a switching loss is known. It has been. Furthermore, in a power supply configuration in which the output voltage of the ACDC converter is stepped down by the DCDC converter, a method for increasing the efficiency of the DCDC converter by reducing the ACDC voltage during sleep that does not require a driving voltage is generally known. ing.

以下に、前述した従来例の説明を行う。
図３は、従来の画像形成装置における電源装置の回路構成を示す図であり、部分共振型フライバック電源とＤＣＤＣコンバータを例とした動作を説明するものである。
１は商業ＡＣ電源である。６はＡＣ電源１の電圧を整流するダイオードブリッジであり、７はダイオードブリッジ６により整流された電圧を平滑する１次平滑コンデンサである。８は１次電圧を２次電圧に変換する電源トランス９の１次巻き線１０をスイッチングするＦＥＴであり、前記電源の制御を行う電源制御部１１によりスイッチングのオン／オフタイミングを制御される。ここで、ＦＥＴ８と電源制御部１１を１つにしたパッケージを電源ＩＣ２５と呼ぶことにする。 The conventional example described above will be described below.
FIG. 3 is a diagram illustrating a circuit configuration of a power supply device in a conventional image forming apparatus, and illustrates an operation using a partial resonance type flyback power supply and a DCDC converter as an example.
Reference numeral 1 denotes a commercial AC power source. Reference numeral 6 denotes a diode bridge that rectifies the voltage of the AC power supply 1, and reference numeral 7 denotes a primary smoothing capacitor that smoothes the voltage rectified by the diode bridge 6. Reference numeral 8 denotes an FET for switching the primary winding 10 of the power transformer 9 for converting the primary voltage into the secondary voltage, and the on / off timing of switching is controlled by the power controller 11 for controlling the power. Here, a package including the FET 8 and the power supply control unit 11 is referred to as a power supply IC 25.

ＦＥＴ８に流れる電流は、１次巻き線１０からＦＥＴ８のドレイン端子３、電源制御部１１のＧＮＤ端子兼ソース端子４を経由し、過電流を検出するための電流検出抵抗２３を経由し１次平滑コンデンサ７のマイナス端子へ流れる。電源ＩＣ２５のＧＮＤ端子兼ソース端子４は、電源制御部１１のＧＮＤ基準であり、電源制御部１１の各端子は電源ＩＣ２５のＧＮＤ端子兼ソース端子４を基準に動作を行う。   The current flowing through the FET 8 is primary smoothed from the primary winding 10 via the drain terminal 3 of the FET 8 and the GND terminal / source terminal 4 of the power supply control unit 11 and the current detection resistor 23 for detecting overcurrent. It flows to the negative terminal of the capacitor 7. The GND terminal / source terminal 4 of the power supply IC 25 is based on the GND reference of the power supply control unit 11, and each terminal of the power supply control unit 11 operates based on the GND terminal / source terminal 4 of the power supply IC 25.

続いて、電流検出抵抗２３に流れた電流により、電流検出抵抗２３両端に電圧が発生し、前記電圧は、電源制御部１１の過電流を検出するボトム検出／ＯＣＰ端子２０へノイズ除去用抵抗２４を経由し伝送される。また、４１は、ノイズ除去用抵抗２４と１次ローパスフィルタを構成するためのノイズ除去用コンデンサである。なお、ボトム検出／ＯＣＰ端子２０は、ＦＥＴ８のターンオフタイミングでＦＥＴ８のドレインとソース間に発生する共振電圧波形の最小電圧が発生するタイミングを検出する機能と兼用している。   Subsequently, a voltage is generated at both ends of the current detection resistor 23 due to the current flowing through the current detection resistor 23, and the voltage is applied to the bottom detection / OCP terminal 20 that detects the overcurrent of the power supply control unit 11 and the noise removal resistor 24. Is transmitted via. Reference numeral 41 denotes a noise removing capacitor for constituting the noise removing resistor 24 and the primary low-pass filter. The bottom detection / OCP terminal 20 also serves as a function of detecting the timing at which the minimum voltage of the resonance voltage waveform generated between the drain and source of the FET 8 is generated at the turn-off timing of the FET 8.

電源制御部１１は、電源立上げ直後は、電源制御部１１の初期電力を供給する起動抵抗１２により起動し、ＦＥＴ８が駆動され、２次側出力に電圧が発生する。同時に電源制御部１１の電源端子４２に電力を供給する補助巻き線１３により、電力が連続的に電源制御部１１へ供給される。補助巻き線１３から出力される電圧は、制御部整流ダイオード１５と制御部平滑コンデンサ１６により整流平滑された後、制御部用レギュレータ６３により降圧され制御部用の電源端子４２へ入力される。   Immediately after the power supply is turned on, the power supply control unit 11 is activated by the activation resistor 12 that supplies the initial power of the power supply control unit 11, and the FET 8 is driven to generate a voltage at the secondary output. At the same time, power is continuously supplied to the power supply control unit 11 by the auxiliary winding 13 that supplies power to the power supply terminal 42 of the power supply control unit 11. The voltage output from the auxiliary winding 13 is rectified and smoothed by the control unit rectifier diode 15 and the control unit smoothing capacitor 16, and then stepped down by the control unit regulator 63 and input to the power source terminal 42 for the control unit.

電源端子４２は、設定された電圧以上に達すると電源ＩＣ２５の発振が停止するシャットダウン状態になる。シャットダウン機能を２次側の異常電圧保護用として利用するために、入出力間にショート用の過電圧動作用トランジスタ６４を設け、２次側電圧が何らかの異常状態で電圧が上昇した場合にオンさせシャットダウンを動作させるものである。また、９８は過電圧動作用トランジスタ６４のベース抵抗である。   When the power supply terminal 42 reaches a set voltage or higher, the power supply terminal 42 enters a shutdown state in which oscillation of the power supply IC 25 stops. In order to use the shutdown function for protection of abnormal voltage on the secondary side, a short-circuit overvoltage operation transistor 64 is provided between the input and output to turn on and shut down when the voltage on the secondary side rises in some abnormal state. Is to operate. Reference numeral 98 denotes a base resistance of the overvoltage operation transistor 64.

続いて過電圧動作用トランジスタ６４の動作について説明する。６５は、２次側の電圧が設定された電圧６６以上になった場合、異常電圧保護用フォトカプラ６７に電流を供給するための異常電圧保護用オペアンプである。また、６８は、異常電圧保護用フォトカプラ６７への電流を設定する異常電圧保護用フォトカプラ電流設定抵抗である。２次側電圧が上昇し設定電圧以上になると、異常電圧保護用オペアンプ６５により、異常電圧保護用フォトカプラ６７に電流が流れ、過電圧動作用トランジスタ６４はオンし、電源端子４２の電圧が上昇し電源ＩＣ２５がシャットダウンする。   Next, the operation of the overvoltage operation transistor 64 will be described. Reference numeral 65 denotes an abnormal voltage protection operational amplifier for supplying a current to the abnormal voltage protection photocoupler 67 when the voltage on the secondary side becomes equal to or higher than the set voltage 66. Reference numeral 68 denotes an abnormal voltage protection photocoupler current setting resistor for setting a current to the abnormal voltage protection photocoupler 67. When the secondary voltage rises and exceeds the set voltage, the abnormal voltage protection operational amplifier 65 causes a current to flow through the abnormal voltage protection photocoupler 67, the overvoltage operation transistor 64 is turned on, and the voltage at the power supply terminal 42 increases. The power supply IC 25 is shut down.

続いて、フライバック動作の擬似共振動作に関して説明を行う。ＦＥＴ８がオフ（ＯＦＦ）するタイミングから、ＦＥＴ８のドレインとソース間電圧が、１次巻き線１０のインダクタンスと、共振コンデンサ１９の容量で共振動作する。共振波形から正電圧信号のみを波形成形するためにボトム検出信号用整流ダイオード１７にて整流する。そして、電源制御部１１へ過大電圧が印加されないように電圧を軽減するボトム検出信号保護用抵抗２１、ＯＣＰ信号保護用ダイオード２２を経由して、電源制御部１１の共振電圧波形の最小値を検出するボトム検出／ＯＣＰ端子２０へ出力される。電源制御部１１は、ボトム検出／ＯＣＰ端子２０へ入力された信号の正電圧から０Ｖになるタイミングを検出し、タイミングから所定の時間経過した後、ＦＥＴ８をターンオンする。また、２６は、共振電圧波形の微小な遅延時間を設定するためのボトム点調整用コンデンサであり、ＦＥＴ８のドレイン−ソース間に発生する電圧が最も小さくなるタイミングでＦＥＴ８がターンオンするように調整するものである。   Subsequently, the pseudo-resonant operation of the flyback operation will be described. From the timing when the FET 8 is turned off, the drain-source voltage of the FET 8 resonates with the inductance of the primary winding 10 and the capacitance of the resonant capacitor 19. In order to shape only the positive voltage signal from the resonance waveform, it is rectified by the bottom detection signal rectifier diode 17. Then, the minimum value of the resonance voltage waveform of the power supply control unit 11 is detected via the bottom detection signal protection resistor 21 and the OCP signal protection diode 22 that reduce the voltage so that an excessive voltage is not applied to the power supply control unit 11. Output to the bottom detection / OCP terminal 20. The power supply control unit 11 detects the timing when the positive voltage of the signal input to the bottom detection / OCP terminal 20 becomes 0 V, and turns on the FET 8 after a predetermined time has elapsed from the timing. Reference numeral 26 denotes a bottom point adjustment capacitor for setting a minute delay time of the resonance voltage waveform, and is adjusted so that the FET 8 is turned on at the timing when the voltage generated between the drain and source of the FET 8 becomes the smallest. Is.

２次巻き線１８より出力された２次電流は、２次電流を整流するための２次整流ダイオード２７にて整流され２次平滑コンデンサ２８にて平滑される。   The secondary current output from the secondary winding 18 is rectified by the secondary rectifier diode 27 for rectifying the secondary current and smoothed by the secondary smoothing capacitor 28.

続いて、電源制御部１１の動作について説明する。２９は、２次側の出力電圧の誤差量を負帰還するための電圧制御オペアンプである。２次側電圧は、２次側電圧分圧用抵抗３０により分圧され２次側電圧の基準電圧を生成する基準電圧ツェナーダイオード３１の電圧と比較される。なお、基準電圧ツェナーダイオード３１は、バイアス用抵抗３２によりバイアス電流が供給され、一定電圧を発生する。３３、３４は、位相補償用の抵抗とコンデンサであり、３５は電圧制御オペアンプの利得を調整するための利得調整用抵抗である。３６は、２次側の電圧誤差量を１次側へ伝達するためのフォトカプラである。電圧制御オペアンプ２９の出力電圧に反比例した電流がフォトカプラ３６の発光ダイオードに流れ、発光ダイオードの光をフォトトランジスタが受け、１次側へ誤差量を伝達する。フォトトランジスタから出力される電流は、電源制御部１１への電流量を制限するためのフォトカプラ電流制限抵抗３７を経由し、誤差量は電源制御部１１のＦＢ端子３８へ送信される。また、３９、４０は、１次側の位相補償用抵抗とコンデンサである。   Next, the operation of the power control unit 11 will be described. Reference numeral 29 denotes a voltage control operational amplifier for negatively feeding back the error amount of the output voltage on the secondary side. The secondary side voltage is divided by the secondary side voltage dividing resistor 30 and compared with the voltage of the reference voltage Zener diode 31 that generates the reference voltage of the secondary side voltage. The reference voltage Zener diode 31 is supplied with a bias current by a bias resistor 32 and generates a constant voltage. Reference numerals 33 and 34 denote phase compensation resistors and capacitors, and reference numeral 35 denotes a gain adjustment resistor for adjusting the gain of the voltage control operational amplifier. Reference numeral 36 denotes a photocoupler for transmitting the voltage error amount on the secondary side to the primary side. A current inversely proportional to the output voltage of the voltage control operational amplifier 29 flows to the light emitting diode of the photocoupler 36, and the phototransistor receives the light from the light emitting diode and transmits an error amount to the primary side. The current output from the phototransistor passes through the photocoupler current limiting resistor 37 for limiting the amount of current to the power supply control unit 11, and the error amount is transmitted to the FB terminal 38 of the power supply control unit 11. Reference numerals 39 and 40 denote primary-side phase compensation resistors and capacitors.

以上説明した回路が、ＡＣＤＣコンバータ部であり、主に画像形成装置の駆動部の電源として使用している。   The circuit described above is an ACDC converter unit, and is mainly used as a power source for a drive unit of the image forming apparatus.

続いて、ＡＣＤＣコンバータの出力電圧を基に制御用電圧を生成するＤＣＤＣコンバータの説明を行う。６９は、ＤＣＤＣコンバータの制御を行なっているＤＣＤＣコンバータ制御用ＩＣである。ＤＣＤＣコンバータの出力電圧は、ＤＣＤＣコンバータ出力検出用抵抗７０により分圧され、ＤＣＤＣコンバータ制御用ＩＣ６９に負帰還される。ＤＣＤＣコンバータ制御用ＩＣ６９は、負帰還された電圧と内部の設定された電圧を比較し、ＤＣＤＣコンバータのメインスイッチであるＤＣＤＣコンバータ用トランジスタ７１のオン幅を決定する。ＤＣＤＣコンバータ用トランジスタ７１がオンすると、１時的にエネルギーを蓄えるチョークコイル７２に電流が流入し、ＤＣＤＣコンバータ用トランジスタ７１がオフするとチョークコイル７２の逆起電力によって回生用ダイオード７３に回生電流が流れる。９９は、チョークコイル７２から流出した電流を平滑するための平滑コンデンサである。ここで、ＡＣＤＣコンバータの出力電圧を駆動用電圧７４、ＤＣＤＣコンバータの出力電圧を制御用電圧７５と呼ぶことにする。   Subsequently, a DCDC converter that generates a control voltage based on the output voltage of the ACDC converter will be described. Reference numeral 69 denotes a DCDC converter control IC that controls the DCDC converter. The output voltage of the DCDC converter is divided by the DCDC converter output detection resistor 70 and negatively fed back to the DCDC converter control IC 69. The DCDC converter control IC 69 compares the negatively fed back voltage with the internally set voltage, and determines the ON width of the DCDC converter transistor 71 which is the main switch of the DCDC converter. When the DCDC converter transistor 71 is turned on, a current flows into the choke coil 72 that temporarily stores energy. When the DCDC converter transistor 71 is turned off, a regenerative current flows through the regenerative diode 73 by the back electromotive force of the choke coil 72. . Reference numeral 99 denotes a smoothing capacitor for smoothing the current flowing out of the choke coil 72. Here, the output voltage of the ACDC converter is referred to as a driving voltage 74, and the output voltage of the DCDC converter is referred to as a control voltage 75.

続いて、スリープ時の動作について説明を行う。画像形成装置では、駆動用電圧７４は、プリント動作時のモータ等の大電力駆動で必要であり、非プリント時は、ＡＣＤＣコンバータで生成した電圧を必要としない。本明細書では、非プリント時の状態をスリープ状態と呼ぶことにする。そこで、スリープ状態になった場合、画像形成装置の制御を行なっているＡＳＩＣ７６から電圧制御オペアンプ２９の制御電圧を下げるために、基準電圧ツェナーダイオード３１の電圧を減少させる。ここでＤＣＤＣコンバータの電源効率は、入出力の電圧差が減少するため向上し、装置全体の消費電力が減少する。さらに、ＡＳＩＣ７６からフォトカプラ３６に流れる電流を間欠的にオフさせることで、ＡＣＤＣコンバータを一定時間毎に強制オン／オフさせ、ＤＣＤＣコンバータ用トランジスタ７１に発生するスイッチング損失を減少させる。以上説明した手法によりスリープ時の消費電力を軽減している。
特開平１１−２１５８１９号公報 特開２０００−２２８８７３号公報 Next, the operation during sleep will be described. In the image forming apparatus, the driving voltage 74 is necessary for high-power driving such as a motor during printing operation, and does not require the voltage generated by the ACDC converter during non-printing. In this specification, the non-printing state is referred to as a sleep state. Therefore, in the sleep state, the voltage of the reference voltage Zener diode 31 is decreased in order to lower the control voltage of the voltage control operational amplifier 29 from the ASIC 76 that controls the image forming apparatus. Here, the power supply efficiency of the DCDC converter is improved because the voltage difference between the input and output is reduced, and the power consumption of the entire apparatus is reduced. Further, by intermittently turning off the current flowing from the ASIC 76 to the photocoupler 36, the ACDC converter is forcibly turned on / off at regular intervals, and the switching loss generated in the DCDC converter transistor 71 is reduced. The power consumption during sleep is reduced by the method described above.
Japanese Patent Laid-Open No. 11-215819 JP 2000-228873 A

しかしながら、前述した従来例では以下に示す問題がある。
従来例ではスリープ状態でＡＣＤＣコンバータの電圧を下げＤＣＤＣコンバータの効率を上昇し消費電力を低減させることができるが、ＤＣＤＣコンバータは停止していないため、ＤＣＤＣコンバータ制御用の電力は発生する。 However, the conventional example described above has the following problems.
In the conventional example, the voltage of the ACDC converter can be lowered in the sleep state to increase the efficiency of the DCDC converter and the power consumption can be reduced. However, since the DCDC converter is not stopped, power for controlling the DCDC converter is generated.

特に画像形成装置においては、電源が投入されている時間では、プリント中の時間より待機中の時間の占める割合が非常に多いため、待機中にスリープモードを設け消費電力を低減することが命題となっている。待機中の消費電力を大きく低減させる手法としては、駆動用電圧と制御用電圧を別々のＡＣＤＣコンバータから生成し、待機中は駆動用のＡＣＤＣコンバータを停止させ消費電力を低減する手法が知られている。しかし、２つＡＣＤＣコンバータを必要とするため、高価な構成となってしまう。   In particular, in an image forming apparatus, the proportion of waiting time is much larger than that during printing when the power is turned on, so it is a proposition to reduce the power consumption by providing a sleep mode during the waiting time. It has become. As a method for greatly reducing power consumption during standby, a method is known in which driving voltage and control voltage are generated from separate ACDC converters, and driving ACDC converter is stopped during standby to reduce power consumption. Yes. However, since two ACDC converters are required, the configuration is expensive.

本発明は、このような状況のもとでなされたもので、１つのＡＣＤＣコンバータとその後段にＤＣＤＣコンバータの設けた電源構成において、待機中の消費電力をさらに低減することのできる電源装置および画像形成装置を提供することを課題とするものである。   The present invention has been made under such circumstances, and in a power supply configuration in which one ACDC converter and a DCDC converter are provided in a subsequent stage, a power supply apparatus and an image that can further reduce power consumption during standby It is an object of the present invention to provide a forming apparatus.

前記課題を解決するため、本発明では、電源装置を次の（１）のとおりに構成し、画像形成装置を次の（２）のとおりに構成する。   In order to solve the above problems, in the present invention, the power supply device is configured as described in the following (1), and the image forming apparatus is configured as described in the following (2).

（１）交流電力を入力し直流電力に変換して第１の負荷およびＤＣＤＣコンバータに供給するＡＣＤＣコンバータと、
前記ＡＣＤＣコンバータの出力電圧を制御する第１の制御手段と、
前記ＡＣＤＣコンバータの出力を入力し、その電圧を低減して第２の負荷に供給する前記ＤＣＤＣコンバータと、
前記ＡＣＤＣコンバータの出力端と前記ＤＣＤＣコンバータの出力端との間を、前記ＤＣＤＣコンバータが動作する最低電圧を確保するダイオードを介して開閉するスイッチ手段と、
前記ＡＣＤＣコンバータ、前記ＤＣＤＣコンバータおよび前記スイッチ手段の動作を制御する第２の制御手段と、を備えた電源装置であって、
前記第１の制御手段は、前記ＡＣＤＣコンバータの出力電圧を基準電圧になるように制御し、
前記第２の制御手段は、スリープモード時に、前記基準電圧を低減し、前記スイッチ手段を閉じ、前記ＤＣＤＣコンバータの動作を停止するように制御する、
電源装置。 (1) An ACDC converter that inputs AC power, converts it to DC power, and supplies it to the first load and the DCDC converter;
First control means for controlling the output voltage of the ACDC converter;
The DCDC converter that receives the output of the ACDC converter, reduces the voltage, and supplies the reduced voltage to the second load;
Switch means for opening and closing between the output terminal of the ACDC converter and the output terminal of the DCDC converter via a diode that secures a minimum voltage at which the DCDC converter operates;
A second control unit that controls operations of the ACDC converter, the DCDC converter, and the switch unit;
The first control means controls the output voltage of the ACDC converter to be a reference voltage,
The second control means controls to reduce the reference voltage, close the switch means, and stop the operation of the DCDC converter in the sleep mode.
Power supply.

（２）前記（１）に記載の電源装置を備えた画像形成装置であって、
前記ＡＣＤＣコンバータから前記第１の負荷である前記画像形成装置の駆動部に電力を供給し、
前記ＤＣＤＣコンバータから前記第２の負荷である前記画像形成装置の制御部に電力を供給する画像形成装置。 (2) An image forming apparatus including the power supply device according to (1),
Supplying power from the ACDC converter to the drive unit of the image forming apparatus as the first load;
An image forming apparatus that supplies power from the DCDC converter to a control unit of the image forming apparatus that is the second load.

本発明によれば、１つのＡＣＤＣコンバータとその後段にＤＣＤＣコンバータを設けた電源構成において、待機中の消費電力をさらに低減することができる。   According to the present invention, standby power consumption can be further reduced in a power supply configuration in which one ACDC converter and a subsequent DCDC converter are provided.

以下本発明を実施するための最良の形態を、画像形成装置における電源装置の実施例により詳しく説明する。   Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to an embodiment of a power supply device in an image forming apparatus.

図１は、実施例１である“画像形成装置における電源装置”の回路構成を示す図である。
この電源装置の回路構成は、図３に示す従来例の回路構成に対して後述する回路が追加されている。ここでは、追加された回路を主として説明を行う。追加された回路以外の回路の構成、動作については図３の従来例の説明を援用する。 FIG. 1 is a diagram illustrating a circuit configuration of a “power supply device in an image forming apparatus” according to a first embodiment.
In the circuit configuration of this power supply device, a circuit to be described later is added to the circuit configuration of the conventional example shown in FIG. Here, the added circuit will be mainly described. The description of the conventional example in FIG. 3 is used for the configuration and operation of circuits other than the added circuit.

図１において、７７は、不図示のホストコンピュータから画像データを受信しラスタデータに変換を行うコントローラである。ＡＳＩＣ７６は、コントローラ７７からプリント信号を受信すると一連のプリント動作を開始する。また、ホストコンピュータから設定された時間が経過した後や、設定された時刻によりスリープ状態になると、ＡＳＩＣ７６にスリープ信号を送信する。また、コントローラ７７は、スリープ状態にある時に、プリント信号を受信すると、ＡＳＩＣ７６へスリープ解除を送信し、ＡＳＩＣ７６が画像形成装置のスリープを解除する。   In FIG. 1, reference numeral 77 denotes a controller that receives image data from a host computer (not shown) and converts it into raster data. When the ASIC 76 receives a print signal from the controller 77, the ASIC 76 starts a series of print operations. Further, after a time set from the host computer has elapsed or when the sleep state is entered at the set time, a sleep signal is transmitted to the ASIC 76. Further, when the controller 77 receives a print signal in the sleep state, the controller 77 transmits a sleep release to the ASIC 76, and the ASIC 76 releases the sleep of the image forming apparatus.

そして、スリープ解除完了信号をコントローラ７７が受信すると、プリント信号をＡＳＩＣ７６へ送信し一連のプリント動作を開始する。７８は、駆動用電圧と制御用電圧の接続を行うスリープ用トランジスタであり、ＡＳＩＣ７６からの信号によりオン／オフを行う。７９は、スリープ用トランジスタ７８のゲート電圧を生成するゲートバイアス抵抗であり、８０は、ゲートバイアス抵抗７９に電流を供給するバイアス用トランジスタである。また、１００はバイアス用トランジスタ８０のベース抵抗である。８１は、制御用電圧に対し、ＤＣＤＣコンバータが動作する最低電圧を保証するための電圧確保用ダイオードアレイである。８２は駆動用電圧７４を検出する電圧監視分圧抵抗であり、分圧値をＡＳＩＣ７６のＡ／Ｄ端子へ出力する。   When the controller 77 receives the sleep release completion signal, it transmits a print signal to the ASIC 76 and starts a series of printing operations. Reference numeral 78 denotes a sleep transistor that connects the drive voltage and the control voltage, and is turned on / off by a signal from the ASIC 76. 79 is a gate bias resistor that generates the gate voltage of the sleep transistor 78, and 80 is a bias transistor that supplies current to the gate bias resistor 79. Reference numeral 100 denotes a base resistance of the bias transistor 80. Reference numeral 81 denotes a voltage securing diode array for assuring the minimum voltage at which the DCDC converter operates with respect to the control voltage. Reference numeral 82 denotes a voltage monitoring voltage dividing resistor for detecting the driving voltage 74 and outputs the divided value to the A / D terminal of the ASIC 76.

９６は、ＡＣＤＣコンバータを間欠発信（間欠動作）させるためのＡＣＤＣコンバータ間欠発信用トランジスタであり、ＡＳＩＣ７６によりオンするとフォトカプラ３６に電流を流し、ＦＥＴ８を強制的にオフさせる。間欠動作は、ＡＣＤＣコンバータは断続的に強制オン／オフを繰り返すことにより発振周波数を減少できるため、ＦＥＴ８で発生する電力消費を減少させることができる。また、９７は、ＡＣＤＣコンバータ間欠発信用トランジスタ９６のベース抵抗である。   Reference numeral 96 denotes an ACDC converter intermittent transmission transistor for intermittent transmission (intermittent operation) of the ACDC converter. When the transistor is turned on by the ASIC 76, a current is supplied to the photocoupler 36 to forcibly turn off the FET 8. In the intermittent operation, the ACDC converter can reduce the oscillation frequency by repeatedly forcibly turning on / off intermittently, so that the power consumption generated in the FET 8 can be reduced. Reference numeral 97 denotes a base resistance of the ACDC converter intermittent transmission transistor 96.

図２は、本実施例のスリープ時の回路動作を示すフローチャートである。
ＡＳＩＣ７６がスリープ信号をコントローラ７７から受信すると（ステップ８３（図ではＳ８３と表記する、以下同様）参照）、ＡＳＩＣ７６は基準電圧ツェナーダイオード３１の基準電圧を減少させる（Ｓ８４）。やがて駆動用電圧が減少しＡＳＩＣ７６が駆動用電圧が設定値以下になったことを検出すると（Ｓ８５）、ＤＣＤＣコンバータ用トランジスタ７１をオンさせた後、スリープ用トランジスタ７８をオンさせる（Ｓ８６）。このＤＣＤＣコンバータ用トランジスタ７１をオンさせる動作は、スリープ用トランジスタ７８のオンにより、駆動用電圧７４ラインと制御用電圧７５ラインの接続の際に、過大な電圧が制御用電圧７５ラインに印加させることを防止するものである。また、設定される電圧値は、制御用電圧７５ラインに接続されている素子が破壊しないレベルに設定する必要がある。 FIG. 2 is a flowchart showing the circuit operation during sleep according to this embodiment.
When the ASIC 76 receives the sleep signal from the controller 77 (see step 83 (referred to as S83 in the figure, the same applies hereinafter)), the ASIC 76 decreases the reference voltage of the reference voltage Zener diode 31 (S84). Eventually, when the drive voltage decreases and the ASIC 76 detects that the drive voltage has become equal to or lower than the set value (S85), the DCDC converter transistor 71 is turned on, and then the sleep transistor 78 is turned on (S86). The DCDC converter transistor 71 is turned on by applying an excessive voltage to the control voltage line 75 when the drive voltage line 74 and the control voltage line 75 are connected by turning on the sleep transistor 78. Is to prevent. Further, the voltage value to be set needs to be set to a level at which an element connected to the control voltage 75 line is not destroyed.

続いて、駆動用電圧７４ラインと制御用電圧７５ラインが接続されたことにより、制御用電圧７５ラインに接続されている部品にＡＣＤＣコンバータから電力が供給できるようになったため、ＤＣＤＣコンバータから電力を供給する必要が無くなる。そこで、ＡＳＩＣ７６は、信号線１１０を介してＤＣＤＣコンバータの駆動を停止させる信号をＤＣＤＣコンバータ制御用ＩＣ６９に出力し、ＤＣＤＣコンバータの機能を停止させる（Ｓ８７）。続いて、ＡＳＩＣ７６は、ＡＣＤＣコンバータを間欠発振させＡＣＤＣコンバータの消費電力を低減させる（Ｓ８８）。以上の状態をスリープ状態とし、本実施例における消費電力は最小になる。   Subsequently, since the drive voltage 74 line and the control voltage 75 line are connected, power can be supplied from the ACDC converter to the components connected to the control voltage 75 line. There is no need to supply. Therefore, the ASIC 76 outputs a signal for stopping the driving of the DCDC converter to the DCDC converter control IC 69 via the signal line 110 to stop the function of the DCDC converter (S87). Subsequently, the ASIC 76 causes the ACDC converter to oscillate intermittently to reduce the power consumption of the ACDC converter (S88). The above state is a sleep state, and power consumption in this embodiment is minimized.

その後、ホストコンピュータからプリント信号がコントローラ７７に送信されると、コントローラ７７は、ＡＳＩＣ７６にスリープ解除信号を送信する（Ｓ８９）。ＡＳＩＣ７６がスリープ解除信号を受信するとＡＳＩＣ７６は、ＡＣＤＣコンバータの間欠発振を停止させ（Ｓ９０）、ＤＣＤＣコンバータを再び駆動させる（Ｓ９１）。続いて、スリープ用トランジスタ７８をオフさせ（Ｓ９２）、駆動用電圧７４ラインと制御用電圧７５ラインを切り離し、ＡＳＩＣ７６は基準電圧ツェナーダイオード３１の基準電圧を上昇させ駆動用電源電圧を上昇させる（Ｓ９３）。ＡＳＩＣ７６により駆動用電圧７４ラインがスリープ状態に移る前の電圧まで到達したことを検出すると（Ｓ９４）、ＡＳＩＣ７６はコントローラ７７にスリープ解除信号を送信し、プリント動作受付の準備が完了する（Ｓ９５）。   Thereafter, when a print signal is transmitted from the host computer to the controller 77, the controller 77 transmits a sleep release signal to the ASIC 76 (S89). When the ASIC 76 receives the sleep release signal, the ASIC 76 stops the intermittent oscillation of the ACDC converter (S90) and drives the DCDC converter again (S91). Subsequently, the sleep transistor 78 is turned off (S92), the drive voltage 74 line and the control voltage 75 line are disconnected, and the ASIC 76 increases the reference voltage of the reference voltage Zener diode 31 and increases the drive power supply voltage (S93). ). When the ASIC 76 detects that the drive voltage 74 line has reached the voltage before the transition to the sleep state (S94), the ASIC 76 transmits a sleep release signal to the controller 77 and the preparation for accepting the print operation is completed (S95).

以上説明したように、本実施例によれば、スリープ状態では、ＡＣＤＣコンバータから直接制御用部に電圧を供給することができるため、ＤＣＤＣコンバータの駆動を停止でき、装置の消費電力を低減することができる。また、最小の消費電力に最適化したパルス幅でＡＣＤＣコンバータを間欠駆動できるため、ＡＣＤＣコンバータの消費電力を小さく抑えることができる。   As described above, according to the present embodiment, in the sleep state, since the voltage can be directly supplied from the ACDC converter to the control unit, the driving of the DCDC converter can be stopped and the power consumption of the apparatus can be reduced. Can do. In addition, since the ACDC converter can be intermittently driven with a pulse width optimized for the minimum power consumption, the power consumption of the ACDC converter can be kept small.

また、駆動用電圧ラインの電圧が設定値になったことを検出し、駆動用電圧ラインと制御用電圧ラインの接続と切り離しを行っている。よって、制御用電圧ラインに接続されている素子に過大な電圧が印加される、電圧が低く駆動用電圧ラインに接続されている素子にリセットがかかる等の問題も発生しない。   Further, it detects that the voltage of the driving voltage line has become a set value, and connects and disconnects the driving voltage line and the control voltage line. Therefore, problems such as an excessive voltage being applied to the elements connected to the control voltage line and resetting of the elements connected to the drive voltage line with a low voltage do not occur.

実施例１の回路図Circuit diagram of Example 1 実施例１の動作を示すフローチャートFlowchart showing the operation of the first embodiment. 従来例の回路図Circuit diagram of conventional example

符号の説明Explanation of symbols

１ 商業ＡＣ電源
９ 電源トランス
１０ １次巻き線
１１ 電源制御部
６９ ＤＣＤＣコンバータ制御用ＩＣ
７１ ＤＣＤＣコンバータ用トランジスタ
７６ ＡＳＩＣ
７８ スリープ用トランジスタ DESCRIPTION OF SYMBOLS 1 Commercial AC power supply 9 Power supply transformer 10 Primary winding 11 Power supply control part 69 DCDC converter control IC
71 DC / DC Converter Transistor 76 ASIC
78 Transistor for Sleep

Claims (4)

交流電力を入力し直流電力に変換して第１の負荷およびＤＣＤＣコンバータに供給するＡＣＤＣコンバータと、
前記ＡＣＤＣコンバータの出力電圧を制御する第１の制御手段と、
前記ＡＣＤＣコンバータの出力を入力し、その電圧を低減して第２の負荷に供給する前記ＤＣＤＣコンバータと、
前記ＡＣＤＣコンバータの出力端と前記ＤＣＤＣコンバータの出力端との間を、前記ＤＣＤＣコンバータが動作する最低電圧を確保するダイオードを介して開閉するスイッチ手段と、
前記ＡＣＤＣコンバータ、前記ＤＣＤＣコンバータおよび前記スイッチ手段の動作を制御する第２の制御手段と、を備えた電源装置であって、
前記第１の制御手段は、前記ＡＣＤＣコンバータの出力電圧を基準電圧になるように制御し、
前記第２の制御手段は、スリープモード時に、前記基準電圧を低減し、前記スイッチ手段を閉じ、前記ＤＣＤＣコンバータの動作を停止するように制御する、
ことを特徴とする電源装置。 An ACDC converter that inputs AC power, converts it to DC power, and supplies the DC power to the first load and the DCDC converter;
First control means for controlling the output voltage of the ACDC converter;
The DCDC converter that receives the output of the ACDC converter, reduces the voltage, and supplies the reduced voltage to the second load;
Switch means for opening and closing between the output terminal of the ACDC converter and the output terminal of the DCDC converter via a diode that secures a minimum voltage at which the DCDC converter operates;
A second control unit that controls operations of the ACDC converter, the DCDC converter, and the switch unit;
The first control means controls the output voltage of the ACDC converter to be a reference voltage,
The second control means controls to reduce the reference voltage, close the switch means, and stop the operation of the DCDC converter in the sleep mode.
A power supply device characterized by that. 請求項１に記載の電源装置において、
前記第２の制御手段は、スリープモード時に、前記ＡＣＤＣコンバータを間欠動作するように制御することを特徴とする電源装置。 The power supply device according to claim 1,
The power supply apparatus according to claim 2, wherein the second control unit controls the ACDC converter to intermittently operate in a sleep mode. 請求項１または２に記載の電源装置において、
前記第２の制御手段は、前記ＡＣＤＣコンバータの出力電圧が所定の値のときに、前記スイッチ手段を開閉することを特徴とする電源装置。 The power supply device according to claim 1 or 2,
The power supply apparatus according to claim 2, wherein the second control means opens and closes the switch means when the output voltage of the ACDC converter is a predetermined value. 請求項１ないし３のいずれかに記載の電源装置を備えた画像形成装置であって、
前記ＡＣＤＣコンバータから前記第１の負荷である前記画像形成装置の駆動部に電力を供給し、
前記ＤＣＤＣコンバータから前記第２の負荷である前記画像形成装置の制御部に電力を供給することを特徴とする画像形成装置。 An image forming apparatus comprising the power supply device according to claim 1,
Supplying power from the ACDC converter to the drive unit of the image forming apparatus as the first load;
An image forming apparatus, wherein power is supplied from the DCDC converter to a control unit of the image forming apparatus which is the second load.
JP2006242594A 2006-09-07 2006-09-07 Power supply Expired - Fee Related JP4965939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006242594A JP4965939B2 (en) 2006-09-07 2006-09-07 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006242594A JP4965939B2 (en) 2006-09-07 2006-09-07 Power supply

Publications (3)

Publication Number Publication Date
JP2008067494A true JP2008067494A (en) 2008-03-21
JP2008067494A5 JP2008067494A5 (en) 2009-10-22
JP4965939B2 JP4965939B2 (en) 2012-07-04

Family

ID=39289693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006242594A Expired - Fee Related JP4965939B2 (en) 2006-09-07 2006-09-07 Power supply

Country Status (1)

Country Link
JP (1) JP4965939B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010142071A (en) * 2008-12-15 2010-06-24 Canon Inc Power supply apparatus and image forming apparatus
JP2010206982A (en) * 2009-03-04 2010-09-16 Nichicon Corp Switching power supply device
JP2010226845A (en) * 2009-03-23 2010-10-07 Canon Inc Converter, switching power supply, and image forming apparatus
JP2011097792A (en) * 2009-10-30 2011-05-12 Oki Data Corp Power supply circuit and image forming apparatus
JP2012125001A (en) * 2010-12-06 2012-06-28 Canon Inc Power supply device and image forming apparatus
JP2013102689A (en) * 2013-02-18 2013-05-23 Canon Inc Power supply device and image forming apparatus
JP2015007852A (en) * 2013-06-25 2015-01-15 パナソニック株式会社 Power supply circuit of controller
JP2016141021A (en) * 2015-01-30 2016-08-08 株式会社沖データ Image forming device
JP2019111741A (en) * 2017-12-25 2019-07-11 コニカミノルタ株式会社 Image formation device and power source device
EP3734310A4 (en) * 2017-12-27 2021-10-13 ZTE Corporation Power monitoring method, system and power supply

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000287444A (en) * 1999-01-27 2000-10-13 Sanyo Electric Co Ltd Switching power circuit
JP2000330671A (en) * 1999-05-17 2000-11-30 Canon Inc Power unit and image processor
JP2004201386A (en) * 2002-12-17 2004-07-15 Ricoh Co Ltd Power supply device and electronic apparatus
JP2006067703A (en) * 2004-08-26 2006-03-09 Sharp Corp Switching power supply device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000287444A (en) * 1999-01-27 2000-10-13 Sanyo Electric Co Ltd Switching power circuit
JP2000330671A (en) * 1999-05-17 2000-11-30 Canon Inc Power unit and image processor
JP2004201386A (en) * 2002-12-17 2004-07-15 Ricoh Co Ltd Power supply device and electronic apparatus
JP2006067703A (en) * 2004-08-26 2006-03-09 Sharp Corp Switching power supply device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8503197B2 (en) 2008-12-15 2013-08-06 Canon Kabushiki Kaisha Power supply apparatus and image forming apparatus
JP2010142071A (en) * 2008-12-15 2010-06-24 Canon Inc Power supply apparatus and image forming apparatus
US9621061B2 (en) 2008-12-15 2017-04-11 Canon Kabushiki Kaisha Power supply apparatus and image forming apparatus
JP2010206982A (en) * 2009-03-04 2010-09-16 Nichicon Corp Switching power supply device
JP2010226845A (en) * 2009-03-23 2010-10-07 Canon Inc Converter, switching power supply, and image forming apparatus
US8718504B2 (en) 2009-03-23 2014-05-06 Canon Kabushiki Kaisha Converter and switching power supply for turning on switching unit according to decline of input voltage, and image forming apparatus including the switching power supply
JP2011097792A (en) * 2009-10-30 2011-05-12 Oki Data Corp Power supply circuit and image forming apparatus
JP2012125001A (en) * 2010-12-06 2012-06-28 Canon Inc Power supply device and image forming apparatus
JP2013102689A (en) * 2013-02-18 2013-05-23 Canon Inc Power supply device and image forming apparatus
JP2015007852A (en) * 2013-06-25 2015-01-15 パナソニック株式会社 Power supply circuit of controller
JP2016141021A (en) * 2015-01-30 2016-08-08 株式会社沖データ Image forming device
JP2019111741A (en) * 2017-12-25 2019-07-11 コニカミノルタ株式会社 Image formation device and power source device
EP3734310A4 (en) * 2017-12-27 2021-10-13 ZTE Corporation Power monitoring method, system and power supply

Also Published As

Publication number Publication date
JP4965939B2 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
JP4965939B2 (en) Power supply
CN107660324B (en) Primary side start-up method and circuit arrangement for series-parallel resonant power converters
KR100692557B1 (en) Energy effective switching power supply apparatus and energy effective method thereof
US8472833B2 (en) Power supply and image forming apparatus
US20090302816A1 (en) Switching power supply and semiconductor device used for the same
US20050218942A1 (en) Semiconductor device for controlling switching power supply
TW201707364A (en) Reducing power in a power converter when in a standby mode
JP6168746B2 (en) Switching power supply and image forming apparatus provided with switching power supply
US9413250B2 (en) Power supply with multiple control topologies
EP1364444B1 (en) Method and apparatus for providing an initial bias and enable signal for a power converter
JP5693048B2 (en) Current resonance power supply
JP6531424B2 (en) Semiconductor device for power control
KR102086596B1 (en) Image forming apparatus and power supplying method thereof
JP5020479B2 (en) Power supply
JP2005245142A (en) Semiconductor device for controlling switching power supply
JP5692998B2 (en) Power supply
US20230010170A1 (en) Method of standby power supply
JP4717625B2 (en) Synchronous rectifier circuit
JP4290662B2 (en) Switching power supply
JP2019193412A (en) DC power supply
JP2006287429A (en) Image forming apparatus
JP5822457B2 (en) Power supply device and image forming apparatus
JP2013090509A (en) Power supply device
JP2004328837A (en) Switching power supply circuit and switching regulator comprising the same
JP2007047368A (en) Image forming apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120330

R151 Written notification of patent or utility model registration

Ref document number: 4965939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees