JP2008065646A - Flash memory control system and control method thereof - Google Patents
Flash memory control system and control method thereof Download PDFInfo
- Publication number
- JP2008065646A JP2008065646A JP2006243588A JP2006243588A JP2008065646A JP 2008065646 A JP2008065646 A JP 2008065646A JP 2006243588 A JP2006243588 A JP 2006243588A JP 2006243588 A JP2006243588 A JP 2006243588A JP 2008065646 A JP2008065646 A JP 2008065646A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- address management
- life extension
- countermeasure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
本発明は、フラッシュメモリにおける書き換え回数等の記録動作を延命するフラッシュメモリ制御システムとその制御方法に関する。 The present invention relates to a flash memory control system that extends the life of recording operations such as the number of rewrites in a flash memory, and a control method therefor.
一般的に、フラッシュメモリは、記憶のための電気的な保持動作（保持電源供給）が不要な不揮発性メモリであり、定めた消去ブロック単位で電気的にデータを一括消去できる特徴を有している。 Generally, a flash memory is a non-volatile memory that does not require an electrical holding operation (holding power supply) for storage, and has a feature that data can be collectively erased in units of predetermined erase blocks. Yes.
このフラッシュメモリには、構造的にデータの書き換え回数に上限があり、この回数を越えると、フラッシュメモリの製品寿命となる。つまり、情報処理装置等に搭載されたフラッシュメモリであれば、新たなものに交換する必要がある。従って、データ記憶領域において、特定の領域のみにデータの書き込み及び消去を行うのでなく、平均的に記憶消去動作を行わせて、フラッシュメモリの製品寿命を少しでも長引かせる種々の方法が提案されている。 This flash memory structurally has an upper limit on the number of times data can be rewritten. If this number is exceeded, the product life of the flash memory is reached. That is, if it is a flash memory mounted on an information processing apparatus or the like, it must be replaced with a new one. Therefore, in the data storage area, various methods have been proposed to extend the product life of the flash memory as much as possible by performing an average storage / erasure operation instead of writing and erasing data only in a specific area. Yes.
例えば、特許文献１には、消去単位のセクタをページに分割し、ページ単位の有効／無効フラグ及び、使用／未使用マップでデータを管理して、小規模にデータを書き換える場合にはデータを順次格納する、フラッシュメモリの管理方法が提案されている。また、特許文献２においては、半導体記憶システムに搭載され、書き込み回数とそれに対応する書込み領域の開始アドレスと終了アドレスを格納する管理領域を持ち、書き込み動作毎に順次、終了アドレスをインクリメントして、メモリ領域全域に亘って使用するフラッシュメモリの管理方法が提案されている。さらに、特許文献３には、書き込み用とガベージコレクション用のフラッシュメモリを順番に使用して書込み、その書込み回数を平均化させて消去回数計算を簡略化するフラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法が提案されている。
前述した各特許文献１乃至３に開示された管理技術は、論物変換テーブルを必要とし、いずれも論理アドレスと物理アドレスの管理、書き込み回数管理など非常に複雑な処理が必要であった。つまり、入力されるデータ長やデータ種が異なるデータに対して、消去ブロック単位で区分された全領域に対して、どの程度の書き込み回数や消去回数が行われたかを把握して管理しなければならなかった。
The management techniques disclosed in each of the above-mentioned
そこで本発明は、簡易に製品寿命を延命するフラッシュメモリ制御システムとその制御方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a flash memory control system and its control method that can easily extend the product life.
上記目的を達成するために、一定のデータ長を有する複数のデータ領域に分割された延命対策データ領域、及び、データ書き込みを行うデータ領域に対して少なくともデータ領域の使用有無とデータ開始アドレスとデータ長とを管理するためのアドレス管理テーブルが設けられた延命対策アドレス管理領域、を有するフラッシュメモリと、フラッシュメモリヘ可変長データ書込む際に、前記延命対策アドレス管理領域の前記アドレス管理テーブルを参照し、書込みデータ開始アドレスを確定後、確定した書込みデータ開始アドレスにデータを書き込み、アドレス管理テーブルを更新し、新たなデータ書込み毎に異なるアドレスへ書き込む制御を行う制御部と、を具備するフラッシュメモリ制御システムを提供する。 In order to achieve the above object, at least the presence / absence of use of the data area, the data start address, and the data for the data area for life extension divided into a plurality of data areas having a constant data length, and the data area to which data is written A flash memory having a life extension address management area provided with an address management table for managing the length, and when writing variable length data to the flash memory, refer to the address management table in the life extension address management area A flash memory comprising: a controller that performs control to write data to the determined write data start address after updating the write data start address, update the address management table, and write to a different address for each new data write Provide a control system.
また、フラッシュメモリに対して、データ開始アドレスと長さでデータ種を管理するアドレス管理テーブルを有し、データの書き込みの際にデータ種を指定した書込み要求時に前記アドレス管理テーブルを参照して、未使用状態のアドレスをそのデータ種の開始アドレスとして指定し、前記データを記憶した後に前記アドレス管理テーブルを更新することにより、書き込み毎に異なるアドレスに可変長データを順次書き込むフラッシュメモリ制御方法を提供する。更に、データ開始アドレスが予め定めたアドレスと合致する際に、順次異なるアドレスに分散して書き込まれている複数の延命対策データを、データ開始アドレスから連続して書き込むフラッシュメモリ制御方法も提供する。 In addition, the flash memory has an address management table that manages the data type by the data start address and length, and refers to the address management table at the time of a write request that specifies the data type at the time of data writing, Provide a flash memory control method that sequentially writes variable length data to different addresses for each write by specifying an unused address as the start address of the data type and updating the address management table after storing the data To do. Furthermore, there is also provided a flash memory control method for sequentially writing a plurality of life extension countermeasure data written in a distributed manner to different addresses when the data start address matches a predetermined address.
本発明によれば、簡易に製品寿命を延命するフラッシュメモリ制御システムとその制御方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the flash memory control system and its control method which can prolong product life easily can be provided.
以下、図面を参照して本発明の実施形態について詳細に説明する。
図１は、本発明のフラッシュメモリ制御システムにおける一実施形態に係るシステム全体構成を示すブロック図である。尚、図示する構成においては、本実施形態の要旨に係わる構成部位のみを示しており、例えば入力装置など通常のシステムに備えられている構成部位は、その説明を省略しているが備えられているものとする。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram showing an overall system configuration according to an embodiment of a flash memory control system of the present invention. In the configuration shown in the figure, only the components related to the gist of the present embodiment are shown. For example, the components included in a normal system such as an input device are omitted from the description. It shall be.
この制御システムは、後述するデータの書き込み、延命対策処理及びその他の処理を制御するフラッシュ制御装置１と、データや操作に必要な情報を表示する表示装置２と、プログラムやデータを格納する記憶装置３と、システム全体を制御する制御装置４と、各構成部位に電源を供給する電源５とから構成される。
This control system includes a
フラッシュ制御装置１は、同期を取るための発振器１１と、外部との情報交換を行う入出カインタフェース１２と、システムメモリやプログラムの実行制御を含めＦＬＡＳＨ制御装置全体を制御するＭＰＵ１３と、ＭＰＵ１３がプログラムを実行するときに使用するＲＡＭ１４，例えば１２８ＫＢの容量を有するフラッシュメモリ１５とから構成され、それぞれが配線又はバスにより接続されている。
The
図２は、フラッシュメモリ１５の概念的な構成を示す図である。
このフラッシュメモリ１５のアドレスは、一例として、０ｘ０００００から０ｘ２００００までに割り当てた例を示している。この例では、消去ブロックサイズを１ＫＢとして、計１２８個の消去ブロックから構成されている。割り当ての一例として、０ｘ０００００から０ｘ１９ＦＦＦまでの１０４ＫＢは通常データ領域２０３であり、ホスト側が指定したアドレスに読み出し又は書き込み行う領域である。次の０ｘ１Ａ０００から０ｘ１ＢＦＦＦまでの８ＫＢは、後述する延命対策アドレス管理領域２０２であり、延命対策データの書込みアドレスを管理するための領域である。さらに、０ｘ１Ｃ０００から０ｘ１ＦＦＦＦまでの１６ＫＢは延命対策データ領域２０１であり、書き込みアドレスを毎回変更して延命対策データを書き込む領域に割り当てている。
FIG. 2 is a diagram showing a conceptual configuration of the
As an example, the addresses of the
図３は、延命対策アドレス管理領域２０２における全体構成を示している。この構成において、０ｘ１Ａ０００から０ｘｌＡＦＦＦまでの４ＫＢは延命対策アドレス管理領域Ａ３０２とし、０ｘ１Ｂ０００から０ｘ１ＢＦＦＦまでの４ＫＢは延命対策アドレス管理領域Ｂ３０１とする。これらの延命対策アドレス管理領域Ａ３０２と延命対策アドレス管理領域Ｂ３０１は、同じ大きさの領域に分離され、同じ延命対策アドレス管理情報を二重化して格納している。アドレス管理領域は下位アドレスから昇順に使用する。この二重化は、延命対策アドレス管理領域のバックアップとして補償に用いる。例えば、通常、先に書き込みが行われる延命対策アドレス管理領域Ａ３０２と延命対策アドレス管理領域Ｂ３０１とが不一致であれば、後から書き込まれる延命対策アドレス管理領域Ｂ３０１の方がエラーの原因となる確率が高いため、延命対策アドレス管理領域Ａ３０２の管理情報を延命対策アドレス管理領域Ｂ３０１にコピーすることなどが考えられる。
FIG. 3 shows the overall configuration in the life extension
図４は、延命対策アドレス管理領域２２における１消去ブロック（アドレス０ｘ１Ａ０００−０ｘ１Ａ４００）の構成について示す図である。
ここでは、アドレス０ｘｌＡ０００からアドレス管理情報（２８Ｂｙｔｅ）を０−３３まで計３４群が連続して格納されている。アドレス管理情報は、０側から昇順に使用する。尚、アドレス管理情報構成の詳細は図５で後述する。続いて、アドレス０ｘ１Ａ３Ｂ８からアドレス管理情報の使用フラグ（２Ｂｙｔｅ）を０−３３まで３４群が連続して格納されている。
FIG. 4 is a diagram showing the configuration of one erase block (address 0x1A000-0x1A400) in the life extension countermeasure address management area 22.
Here, a total of 34 groups from address 0xlA000 to address management information (28 bytes) from 0 to 33 are stored continuously. Address management information is used in ascending order from the 0 side. Details of the address management information configuration will be described later with reference to FIG. Subsequently, 34 groups from address 0x1A3B8 to address management information use flag (2 bytes) from 0 to 33 are continuously stored.
これらの使用フラグ（２Ｂ）は、アドレス管理情報が使用中であるか否かを判定するために用いるフラグである。ここでは、１つの使用フラグが１つのアドレス管理情報に対応する。具体的には、使用フラグ“０”は、アドレス管理情報の使用状態を示している。例えば、使用状態のときの値は、０ｘ１１１１であり、未使用状態のときの値は、０ｘＦＦＦＦである。使用フラグも同様に０から昇順に使用する。０ｘ１Ａ３ＦＣ−０ｘ１Ａ３ＦＤは、予約データとして用いて、０ｘＦＦを格納している。０ｘ１Ａ３ＦＥ−０ｘ１Ａ３ＦＦは、確認フラグ（２Ｂ）として用いて、本消去ブロックが延命対策アドレス管理領域２０２として初期化されているときには、固定値０ｘ１１１１が格納されている。
These use flags (2B) are used for determining whether or not the address management information is being used. Here, one use flag corresponds to one address management information. Specifically, the use flag “0” indicates the use state of the address management information. For example, the value in the used state is 0x1111 and the value in the unused state is 0xFFFF. Similarly, the use flag is used in ascending order from 0. 0x1A3FC-0x1A3FD stores 0xFF as reservation data. 0x1A3FE-0x1A3FF is used as a confirmation flag (2B), and a fixed value 0x1111 is stored when this erase block is initialized as the life extension countermeasure
図５は、延命対策アドレス管理領域２０２に格納されているアドレス管理情報（２８Ｂ）の構成を示す図である。
最下位アドレスから昇順にデータ１開始アドレス（４Ｂｙｔｅ）、データ１長（２Ｂｙｔｅ）、データ２開始アドレス（４Ｂ）、データ２長（２Ｂ）、データ３開始アドレス（４Ｂ）、データ３長（２Ｂ）、データ４開始アドレス（４Ｂ）、データ４長（２Ｂ）、不良ブロック番号（４Ｂｙｔｅ）の順に格納されている。データ開始アドレスは指定されたデータ番号の書き込み開始アドレスを示している。
FIG. 5 is a diagram showing the configuration of the address management information (28B) stored in the life extension countermeasure
データ長は、指定されたデータの長さをバイト長で示す。書き込み回数等が既定値を超えた場合や実際に動作不良となったブロック（前述した消去ブロックを示唆する）に対して指定される不良ブロック番号は、最大４群の不良ブロック番号を示している。最下位アドレスから昇順に数えた消去ブロック番号を１Ｂｙｔｅで示した情報であり、０ｘ０００００を含む消去ブロックを０（基準）とし、ここから昇順に１ずつ加算した数値で示している。正常時は０ｘＦＦで示し、不良ブロック発生時は０ｘ００−０ｘ７Ｆのいずれかの１Ｂｙｔｅを最下位アドレスから順に格納する。 The data length indicates the length of the specified data in byte length. When the number of times of writing exceeds a predetermined value or for a block that actually has malfunctioned (indicating the above-mentioned erase block), the defective block numbers indicate a maximum of four groups of defective blocks. . This is information indicating the erase block number counted in ascending order from the lowest address in 1 byte. The erase block including 0x00000 is designated as 0 (reference), and is represented by a numerical value obtained by adding 1 in ascending order from here. When normal, it is indicated by 0xFF, and when a bad block occurs, one byte of 0x00-0x7F is stored in order from the lowest address.
図６は、延命対策アドレス管理領域２０２に格納されているアドレス管理情報格納例を示している。この例においては、使用フラグが使用状態である最上位アドレスのうちの使用フラグ（１−ｎ）は、３１である。即ち、アドレス管理情報３１が最新アドレス管理情報となっている。よって、最新データ開始アドレス、データ長は下記のようになる。
データ１開始アドレス：０ｘ００１Ｃ４００ データ１長：２５６Ｂｙｔｅ
データ２開始アドレス：０ｘ００１Ｃ７８０ データ２長：１２８Ｂｙｔｅ
データ３開始アドレス：０ｘ００１Ｃ９Ｃ０ データ３長： ６４Ｂｙｔｅ
データ４開始アドレス：０ｘ００１ＣＡ００ データ４長：５１２Ｂｙｔｅ
このような例で、例えば不良ブロック番号が０ｘＦＦＦＦＦＦ７Ｃであれば、アドレス０ｘ１Ｆ０００−０ｘ１Ｆ３ＦＦが不良ブロックであり、それ以外の消去ブロックは正常となる。
FIG. 6 shows an example of storing address management information stored in the life extension countermeasure
In such an example, if the bad block number is 0xFFFFFF7C, for example, the address 0x1F000-0x1F3FF is a bad block, and the other erase blocks are normal.
図７は、延命対策データ領域２０１の一部である０ｘ１Ｃ０００−０ｘ１ＣＦＦＦの構成を示している。アドレス０ｘ１Ｃ０００には、データ１、データ２、６群のデータ３及び、データ１の順で格納されている。
FIG. 7 shows the configuration of 0x1C000-0x1CFFF, which is a part of the life extension
また、現在有効である開始アドレスは、各データごとの最上位アドレスであり、データ１としては０ｘ１Ｃ４００（７０５）、データ２としては０ｘ１Ｃ７８０（７０８）、データ３としては０ｘ１Ｃ９ＣＯ（７１０）、データ４としては０ｘ１ＣＡ００（７１１）となる。
The currently valid start address is the most significant address for each data.
図８は、データ３における書込み後の延命対策データ領域２０１の一部である０ｘ１Ｃ０００−０ｘ１Ｄ１０００の構成例を示している。
この構成において、０ｘ１ＣＣ００から連続してデータ１−４（８１２，８１３，８１４，８１５）が格納されている。尚、０ｘ１ＣＦＣＯ−０ｘ１ＣＦＦＦ（８１６）は未使用状態（空き）を示している。
FIG. 8 shows a configuration example of 0x1C000-0x1D1000 which is a part of the life extension
In this configuration, data 1-4 (812, 813, 814, 815) is stored continuously from 0x1CC00. Note that 0x1CFCO-0x1CFFF (816) indicates an unused state (empty).
図９は、ホスト側からフラッシュメモリに１５に書き込むデータの一構成例を示している。この構成例では、データ番号項目９０１、データ長項目４０２及びデータ項目９０３から構成される。データ番号項目９０１では、データ種別として１−４のいずれかの数値が指定される。データ長項目９０２では、データ長をバイト長で示し、データ項目９０３では、実データを指定する。この図９においては、データ１のデータ長が６４Ｂｙｔｅである一例を示している。
FIG. 9 shows a configuration example of data to be written to the
次に図１０に示すフローチャートを参照して、本実施形態の動作について説明する。
まず、フラッシュ制御指示を入出カインタフェースから受信する（ステップＳ１）。その受信した指示が通常データ領域における読み書き処理の指示か否かを判定する（ステップＳ２）。この判定において、通常データ領域の読み書き処理であった場合には（ＹＥＳ）、フラッシュ通常データ領域における読み書き処理を行う（ステップＳ３）。具体的には、この指示が読み出し処理であった場合には、フラッシュ通常データ領域において指示されたアドレスから指示されたデータ長分を読み出す。一方、その指示が通常データ領域の書込み処理の場合には、ＦＬＡＳＨ通常データ領域の指示されたアドレスに指示されたデータを指示されたデータ長分書き込む。
Next, the operation of this embodiment will be described with reference to the flowchart shown in FIG.
First, a flash control instruction is received from the input / output interface (step S1). It is determined whether or not the received instruction is a read / write process instruction in the normal data area (step S2). In this determination, if the normal data area read / write processing is performed (YES), the flash normal data area read / write processing is performed (step S3). Specifically, if this instruction is a read process, the data length specified is read from the address specified in the normal flash data area. On the other hand, if the instruction is a normal data area write process, the specified data is written to the specified address in the FLASH normal data area for the specified data length.
前記ステップＳ２の判定で、通常データ領域における読み書き処理の指示ではなかった場合には（ＮＯ）、指示が延命対策データ領域の書込み指示であるか否かを判定する（ステップＳ４）。この判定で、指示が延命対策データ領域の書込み指示であった場合には（ＹＥＳ）、延命対策データ領域の書込み処理を実行する（ステップＳ５）。尚、延命対策データ領域の書込み処理は、図１１に示すサブルーチンにより後に詳細に説明する。 If it is determined in step S2 that the instruction is not a read / write process in the normal data area (NO), it is determined whether or not the instruction is a write instruction in the life extension countermeasure data area (step S4). In this determination, if the instruction is an instruction to write the life extension data area (YES), write processing for the life extension data area is executed (step S5). The life extension countermeasure data area write processing will be described later in detail with reference to a subroutine shown in FIG.
一方、ステップＳ４の判定で、指示が延命対策データ領域の書込み指示でなければ（ＮＯ）、指示が延命対策データ領域の読み出し指示か否かを判定する（ステップＳ６）。この判定で読み出し指示であれば（ＹＥＳ）、延命対策データ領域２３の読み出し処理を行う（ステップＳ７）。この延命対策データ領域２３の読み出し処理は、図１２に示すサブルーチンにより詳細に説明する。
On the other hand, if it is determined in step S4 that the instruction is not a write instruction for the life extension countermeasure data area (NO), it is determined whether or not the instruction is a read instruction for the life extension countermeasure data area (step S6). If it is a read instruction in this determination (YES), a read process of the life extension
ここで、延命対策データ領域の読み出し指示であるときのサブルーチンを、図１２を参照してフローチャートで説明する。
ホスト側は読み出しデータとして、データ番号３と読み出しバッファを指定し、延命対策データ領域読み出し指示を行う。まず、延命対策アドレス管理領域に格納されている最新のアドレス管理情報を確認し（ステップＳ２１）、その最新の延命対策データ領域から読み出しを行う（ステップＳ２２）。
Here, the subroutine for the instruction to read the life extension countermeasure data area will be described with reference to FIG.
The host side designates
図１１に戻り、さらに、ステップＳ３におけるフラッシュ通常データ領域における読み書き処理、ステップＳ５における延命対策データ領域の書込み処理、及びステップＳ７における延命対策データ領域２３の読み出し処理の実行に対してエラーの発生の有無を判定する（ステップＳ８）。これは例えば、各サブルーチンでエラーの戻り値を返しているか、成功の戻り値を返しているかにより判定することができる。このエラー判定でエラーが発生していないと判定されたならば（ＮＯ）、正常に処理が終了したものと判断して、一連のシーケンスを終了する。
Returning to FIG. 11, further, an error occurs in the execution of the read / write process in the flash normal data area in step S3, the write process of the life extension data area in step S5, and the read process of the life
一方、ステップＳ８のエラー判定でエラーが発生したと判定されたならば（ＹＥＳ）、又はステップＳ６において、指示が延命対策データ領域２３の読み出し指示でなかった場合には（ＮＯ）、ホスト側にエラーを返して（ステップＳ９）、このシーケンスを終了する。
On the other hand, if it is determined in step S8 that the error has occurred (YES), or if the instruction is not a read instruction for the life extension
この時、エラー報告に対して必要な処理やユーザへの告知処理を行ってもよい。 At this time, processing necessary for error reporting and notification processing to the user may be performed.
ここで、図１１に示すフローチャートを参照して、ステップＳ５における延命対策データ領域の書込み処理について説明する。尚、ホスト側は書き込みデータとして、図９に示すデータ番号３（９０１）、データ長０ｘ４０（９０２）及びデータ本体（９０３）をそれぞれ指定し、延命対策データ領域２３における書込み指示を行う。また、本実施形態においてフラッシュメモリ１５の消去ブロックサイズは１ＫＢとし、消去ブロック３個毎に延命対策データ領域２３にデータ１−４を昇順に書き込むこととする。
Here, with reference to the flowchart shown in FIG. 11, the writing process of the life extension countermeasure data area in step S5 will be described. The host side designates data number 3 (901), data length 0x40 (902), and data body (903) shown in FIG. 9 as write data, and issues a write instruction in the life extension
まず、装置の制御部の指示によりＭＰＵ１３が延命対策アドレス管理領域２２に格納されているアドレス管理情報のうちの最新のものを確認する（ステップＳ１１）。尚このＳ１１の処理は、図１３を参照しながら後に詳述する。次に、この確認において、エラーが発生したか否かを判定する（ステップＳ１２）。この判定において、エラーが発生したならば（ＹＥＳ）、エラーの戻り値を返して（ステップＳ２０）リターンし、サブルーチンを終了する。一方、ステップＳ１２の判定でエラーが発生しなければ（ＮＯ）、延命対策データ領域２３のうち未使用状態である最上位アドレスへの書き込みを行う（ステップＳ１３）。この書き込み処理において、エラーが発生したか否かを判定する（ステップＳ１４）。この判定において、エラーが発生したならば（ＹＥＳ）、エラーの戻り値を返して（ステップＳ２０）リターンし、サブルーチンを終了する。
First, the
一方、ステップＳ１４の判定でエラーが発生しなければ（ＮＯ）、延命対策アドレス管理領域Ａの更新を行う（ステップＳ１５）。この更新において、エラーが発生したか否かを判定する（ステップＳ１６）。この判定において、エラーが発生したならば（ＹＥＳ）、エラーの戻り値を返して（ステップＳ２０）リターンし、サブルーチンを終了する。一方、このステップＳ１６の判定でエラーが発生しなければ（ＮＯ）、引き続き、同じものを延命対策アドレス管理領域Ｂに更新する（ステップＳ１７）。同様に、この更新においても、エラーが発生したか否かを判定する（ステップＳ１８）。この判定において、エラーが発生したならば（ＹＥＳ）、エラーの戻り値を返して（ステップＳ２０）リターンし、サブルーチンを終了する。一方、このステップＳ１８の判定でエラーが発生しなければ（ＮＯ）、成功の戻り値を返して（ステップＳ１９）リターンし、サブルーチンを終了する。 On the other hand, if no error occurs in the determination in step S14 (NO), the life extension countermeasure address management area A is updated (step S15). In this update, it is determined whether or not an error has occurred (step S16). In this determination, if an error has occurred (YES), a return value of the error is returned (step S20), and the subroutine is terminated. On the other hand, if no error occurs in the determination of step S16 (NO), the same one is updated to the life extension countermeasure address management area B (step S17). Similarly, in this update, it is determined whether an error has occurred (step S18). In this determination, if an error has occurred (YES), a return value of the error is returned (step S20), and the subroutine is terminated. On the other hand, if an error does not occur in the determination in step S18 (NO), a successful return value is returned (step S19), and the subroutine is terminated.
以下に、延命対策データ領域の書込み処理について詳細に説明する。
延命対策データ領域（２０１）の書込み指示であるときの処理を図１１のフローチャートで説明する。その指示が延命対策データ領域の読み出しであるときの処理は図１２に示すフローチャートで説明する。
Hereinafter, the writing process of the life extension countermeasure data area will be described in detail.
A process when a write instruction for the life extension measure data area (201) is given will be described with reference to the flowchart of FIG. Processing when the instruction is to read the life extension countermeasure data area will be described with reference to the flowchart shown in FIG.
また、図１３に示すフローチャートを参照して、図１１のステップＳ１１におけるアドレス管理情報の確認処理について説明する。 The address management information confirmation process in step S11 of FIG. 11 will be described with reference to the flowchart shown in FIG.
まず、延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３１（０ｘ１ＡＢ６４−０ｘ１ＡＢ７Ｆ）と延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報３１（０ｘ１ＢＢ６４−０ｘ１ＢＢ７Ｆ）とのデータ比較処理を行う（ステップＳ３１）。尚この比較処理は、図１４を参照しながら後に詳述する。この比較処理において、エラーが発生したか否かを判定する（ステップＳ３２）。この判定において、エラーが発生したならば（ＹＥＳ）、エラーの戻り値を返して（ステップＳ３４）リターンし、サブルーチンを終了する。一方、比較処理においてエラーが発生しなければ（ＮＯ）、新アドレス管理情報として確定する（ステップＳ３３）。 First, data comparison processing is performed between the address management information 31 (0x1AB64-0x1AB7F) in the life extension address management area A (302) and the address management information 31 (0x1BB64-0x1BB7F) in the life extension countermeasure address management area B (301) (step) S31). This comparison process will be described later in detail with reference to FIG. In this comparison process, it is determined whether an error has occurred (step S32). In this determination, if an error occurs (YES), a return value of the error is returned (step S34), and the subroutine is terminated. On the other hand, if no error occurs in the comparison process (NO), the new address management information is determined (step S33).
次に、不良ブロック番号がアドレス管理情報と一致するか否かを判定する（ステップＳ３５）。この判定で、不良ブロック番号とアドレス管理情報とが一致すれば（ＹＥＳ）、ステップＳ３４に移行し、エラーの戻り値を返してリターンし、サブルーチンを終了する。一方、一致しなければ（ＮＯ）、成功の戻り値を返して（ステップＳ３６）リターンし、サブルーチンを終了する。 Next, it is determined whether or not the bad block number matches the address management information (step S35). If it is determined that the bad block number matches the address management information (YES), the process proceeds to step S34, an error return value is returned, and the subroutine is terminated. On the other hand, if they do not match (NO), a successful return value is returned (step S36), and the subroutine is terminated.
尚、現アドレス管理情報、新アドレス管理情報、現データ開始アドレス、新データ開始アドレスのいずれかが不良ブロックに該当する場合には、ホストにエラーを通知して処理を終了する。以降の説明を行うため、不良ブロックに該当しないものとする。 If any of the current address management information, the new address management information, the current data start address, and the new data start address corresponds to a defective block, an error is notified to the host and the process is terminated. For the following explanation, it is assumed that the block does not correspond to a bad block.
次に、図１４に示すフローチャートを参照して、延命対策アドレス管理領域Ａと延命対策アドレス管理領域Ｂデータ比較処理について説明する。 Next, the life extension countermeasure address management area A and the life extension countermeasure address management area B data comparison processing will be described with reference to the flowchart shown in FIG.
延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３１（０ｘ１ＡＢ６４−０ｘ１ＡＢ７Ｆ）と、延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報３１（０ｘ１ＢＢ６４−０ｘ１ＢＢ７Ｆ）を比較する（ステップＳ４１）。 The address management information 31 (0x1AB64-0x1AB7F) in the life extension countermeasure address management area A (302) is compared with the address management information 31 (0x1BB64-0x1BB7F) in the life extension countermeasure address management area B (301) (step S41).
次に、この比較において、全ての使用フラグに対して一致を確認したか否かを判定する（ステップＳ４２）、この判定で全ての使用フラグを確認した場合には（ＹＥＳ）、ホストにエラーの戻り値を返し、処理を終了する（ステップＳ４６）。一方、まだ全ての使用フラグを確認していない場合には（ＮＯ）、確認フラグ（２Ｂ）が固定値か否かを判定する（ステップＳ４３）。 Next, in this comparison, it is determined whether or not a match is confirmed for all the use flags (step S42). If all the use flags are confirmed in this determination (YES), an error is detected in the host. A return value is returned, and the process ends (step S46). On the other hand, if all the use flags have not been confirmed yet (NO), it is determined whether or not the confirmation flag (2B) is a fixed value (step S43).
このステップＳ４３の判定で確認フラグが固定値でなければ（ＮＯ）、いずれか片方が不一致か否かを判定する（ステップＳ４４）。この判定は、延命対策アドレス管理領域Ａ又はＢのいずれか一方の通常用いている延命対策アドレス管理領域に不具合が発生したか否かを見出すものである。このステップＳ４４の判定で片方が不一致でなければ（ＮＯ）、即ち、両方とも不一致であれば、ステップＳ４６に移行して、エラーの戻り値を返して（ステップＳ４６）リターンし、サブルーチンを終了する。一方、片方が不一致であれば（ＹＥＳ）、有効な使用フラグがあるか否かを判別する（ステップＳ４５）。このステップＳ４５の判定で、有効な使用フラグが無ければ、ステップＳ４６のエラーの戻り値を返してサブルーチンを終了する。一方、有効な使用フラグがある場合には（ＹＥＳ）、誤ったアドレス管理情報を更新して正しいアドレス管理情報に修正し、(ステップＳ５０)、成功の戻り値を返して(ステップＳ５１)、リターンする。 If the confirmation flag is not a fixed value in the determination in step S43 (NO), it is determined whether or not one of the two is inconsistent (step S44). This determination is to find out whether or not a failure has occurred in the normal life extension address management area of either one of the life extension address management areas A or B. If it is determined in step S44 that one does not match (NO), that is, if both do not match, the process proceeds to step S46, an error return value is returned (step S46), and the subroutine is terminated. . On the other hand, if one does not match (YES), it is determined whether there is a valid use flag (step S45). If it is determined in step S45 that there is no valid use flag, the error return value in step S46 is returned and the subroutine is terminated. On the other hand, if there is a valid use flag (YES), the incorrect address management information is updated and corrected to the correct address management information (step S50), a successful return value is returned (step S51), and the return To do.
また、ステップＳ４３の判定で確認フラグ（２Ｂ）が固定値であれば（ＹＥＳ）、延命対策アドレス管理領域Ａ（３０２）と延命対策アドレス管理領域Ｂ（３０１）におけるそれぞれのアドレス管理情報３１の使用フラグが使用状態にあるか否かを判定する（ステップＳ４７）。
If the confirmation flag (2B) is a fixed value in the determination in step S43 (YES), the use of the
このステップＳ４７の判定で、共に使用フラグが使用状態であれば（ＹＥＳ）、それぞれのアドレス管理情報３１が一致するか否かを判定する（ステップＳ４８）。一方、ステップＳ４７で使用フラグが使用状態でない場合（ＮＯ）又は、ステップＳ４８でアドレス管理情報３１が一致しなければ（ＮＯ）、１つ前の使用フラグに戻り確認し（ステップＳ４９）、ステップＳ４２に戻る。また、ステップＳ４８の判定でアドレス管理情報３１が一致したならば（ＹＥＳ）、成功の戻り値を返して（ステップＳ５１）、リターンする。
If it is determined in step S47 that both use flags are in use (YES), it is determined whether or not the respective
次に、図１５に示すフローチャートを参照して、延命対策データ領域への書き込み処理（Ｓ５）について説明する。
新データ開始アドレス０ｘ１ＣＣ００と延命対策データ領域の開始アドレス０ｘ１Ｃ０００のオフセットが消去ブロックサイズ１ＫＢの３個分のサイズ（３ＫＢ）の整数倍であり且つ、最新の最下位アドレスへの書き込みか否かを判定する（ステップＳ６１）。この判定で、整数倍であれば（ＹＥＳ）、アドレス管理情報３１（図６）のデータ１−４を順に書き込む（ステップＳ６２）。
Next, the writing process (S5) to the life extension countermeasure data area will be described with reference to the flowchart shown in FIG.
It is determined whether the offset of the new data start address 0x1CC00 and the life extension countermeasure data area start address 0x1C000 is an integral multiple of the size of three erase
まず、アドレス管理情報３１（図６）のデータ１開始アドレス項目、データ１長項目を参照し、該当アドレスからデータ１を読み出し、データ１を延命対策データ領域（２０１）アドレス０ｘ１ＣＣ００から０ｘ１ＣＤ００に書き込む。以下同様に、アドレス管理情報３１のデータ２開始アドレス項目、データ２長項目を参照し、該当アドレスからデータ２を読み出し、データ２を延命対策データ領域（２０１）アドレス０ｘ１ＣＤ００から０ｘ１ＣＤ８０に書き込む。データ３として、ユーザから指定された図９のデータ本体を延命対策データ領域（２０１）アドレス０ｘ１ＣＤ８０から０ｘ１ＣＤＣＯに書き込む。アドレス管理情報３１（図６）のデータ４開始アドレス項目、データ４長項目を参照し、該当アドレスからデータ４を読み出し、データ４を延命対策データ領域（２０１）アドレス０ｘ１ＣＤＣＯから０ｘ１ＣＦＣＯに書き込む。次に、新データ開始アドレス０ｘ１ＣＣ００の直前の消去ブロック３個分として、延命対策データ領域（２０１）アドレス０ｘ１Ｃ０００から消去ブロック３個を消去する（ステップＳ６４）。その後、後述するステップＳ６５に移行する。
First, referring to the
一方、ステップＳ６１の判定で、整数倍ではなく且つ／又は最下位アドレスへの書き込みでなかった場合には（ＮＯ）、ユーザから指定されたデータ本体を延命対策データ領域（２０１）アドレス０ｘ１ＣＦＣＯから０ｘ１ＣＦＦＦに書き込む（ステップＳ６３）。 On the other hand, if it is determined in step S61 that the data body is not an integral multiple and / or not written to the lowest address (NO), the data body designated by the user is transferred from the life extension countermeasure data area (201) address 0x1CFCO to 0x1CFFF. (Step S63).
次に、書き込み処理、及び消去処理が正常終了しているか否かを判別する（ステップＳ６５）。この判定で、書き込み処理、及び消去処理が正常終了していたならば（ＹＥＳ）、ホストに成功の戻り値を返して（ステップＳ６７）リターンし、サブルーチンを終了する。一方、書き込み処理、及び消去処理が正常終了していなければ（ＮＯ）、不良ブロック番号を更新し、ホストにエラーの戻り値を返して終了する（ステップＳ６６）。 Next, it is determined whether or not the writing process and the erasing process are normally completed (step S65). If it is determined that the writing process and the erasing process are normally completed (YES), a success return value is returned to the host (step S67), and the subroutine is terminated. On the other hand, if the writing process and the erasing process are not normally completed (NO), the defective block number is updated, and an error return value is returned to the host and the process is terminated (step S66).
次に、図１６に示すフローチャートを参照して、図１１のステップＳ１３に示した延命対策アドレス管理領域Ａ更新について説明する。尚、説明を省略するが、図１１のステップＳ１７に示す延命対策アドレス領域Ｂの更新処理も同様の処理を行う。
まず、消去ブロックの最下位アドレスへの書き込み時のみ、前のブロックの最上位アドレス管理情報をこの消去ブロックの最下位アドレスにコピーし（ステップＳ７１）、そのコピーが正しく行われたかを判定する（ステップＳ７２）。この判定で、正しく行われたならば（ＹＥＳ）、アドレス管理情報の書き込みを行う（ステップＳ７３）。この書き込みは、例えば、延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３２（０ｘ１ＡＢ８０−０ｘ１ＡＢ９Ｂ）のデータ１開始アドレスに０ｘ１ＣＣ００を書き込む。データ１長に０ｘ０１００を書き込む。データ２開始アドレスに０ｘ１ＣＤ００を書き込む。データ２長に０ｘ００８０を書き込む。データ３開始アドレスに０ｘ１ＣＤ８０を書き込む。さらに、データ３長は０ｘ００４０を、データ４開始アドレスに０ｘ１ＣＤＣＯを書き込む。データ４長に０ｘ０２００を書き込む。次に、これらの書き込みが正しく行われたかを判定する（ステップＳ７６）。
Next, the life extension countermeasure address management area A update shown in step S13 of FIG. 11 will be described with reference to the flowchart shown in FIG. Although the description is omitted, the same process is performed for the updating process of the life extension address area B shown in step S17 of FIG.
First, only at the time of writing to the lowest address of the erase block, the highest address management information of the previous block is copied to the lowest address of this erase block (step S71), and it is determined whether the copy has been performed correctly (step S71). Step S72). If the determination is correct (YES), address management information is written (step S73). In this writing, for example, 0x1CC00 is written to the
一方、ステップＳ７２の判定において、正しくコピーされなかった場合（ＮＯ）及びステップ７６の判定において、正しく書き込みが行われなかった場合（ＮＯ）、不良ブロック番号を更新し（ステップＳ７４）、ホストにエラー値を返して（ステップＳ７５）リターンし、サブルーチンを終了する。 On the other hand, if the copy is not correctly performed in the determination in step S72 (NO) and the write is not performed correctly in the determination in step 76 (NO), the bad block number is updated (step S74), and an error occurs in the host. The value is returned (step S75), and the subroutine is terminated.
また、ステップＳ７６の判定において、正しく書き込みが行われたならば（ＹＥＳ）、使用フラグ３２を使用状態に更新する（ステップＳ７７）。次に、消去ブロックの最下位アドレスへの書き込み時のみ、前のブロックを消去し、確認フラグの書き込みを行う（ステップＳ７８）。次に、ホストに成功の戻り値を返して（ステップＳ７９）リターンし、サブルーチンを終了する。
If the writing is correctly performed in the determination in step S76 (YES), the
次に前述した処理において、データ３を書き込む場合について説明する。
ホスト側は書き込みデータとして、図９に示すデータ番号３（９０１）とデータ長０ｘ４０（９０２）とデータ本体（９０３）を指定し、延命対策データ領域（２０１）書込み指示を行う（Ｓ５）。
まず、延命対策アドレス管理領域（２０２）に格納されているアドレス管理情報確認処理（図１１のＳ１１、図１３のＳ３１、図１４のＳ４１）を行う。延命対策アドレス管理領域Ａ（３０２）の最上位アドレスの消去ブロックであるアドレス０ｘ１ＡＣ００−０ｘ１ＡＦＦＦの確認フラグ（０ｘ１ＡＦＦＥ）を確認し（図14 Ｓ４３）、０ｘ１１１１と一致するか否かを判定し、一致する場合は次に移行する。不一致の場合には、次の消去ブロックの確認フラグを確認する。次に使用フラグを上位アドレスから順に確認し、０ｘ１１１１と一致する使用フラグ番号があるか否かを判定する。
Next, a case where
The host side designates data number 3 (901), data length 0x40 (902) and data body (903) shown in FIG. 9 as write data, and issues a life extension countermeasure data area (201) write instruction (S5).
First, address management information confirmation processing (S11 in FIG. 11, S31 in FIG. 13, S41 in FIG. 14) stored in the life extension countermeasure address management area (202) is performed. The confirmation flag (0x1AFFE) of the address 0x1AC00-0x1AFFF which is the erase block of the highest address in the life extension address management area A (302) is confirmed (S43 in FIG. 14), and it is determined whether or not it matches 0x1111. If so, then move on. If they do not match, the confirmation flag of the next erase block is confirmed. Next, the usage flags are checked in order from the higher address, and it is determined whether there is a usage flag number that matches 0x1111.
この判定で、一致する使用フラグがないことからアドレス０ｘ１Ａ８００−０ｘ１ＡＣ００の使用フラグが消去ブロックである、延命対策アドレス管理領域Ａ（３０２）アドレス０ｘ１Ａ８００−０ｘ１ＡＢＦＦ（図６）の確認フラグ（０ｘ１ＡＢＦＥ）を確認し（図１４ Ｓ４３）、０ｘ１１１１と一致する場合は次に移行する。一方、不一致の場合には、次の消去ブロックの確認フラグを確認する。 In this determination, since there is no matching use flag, the confirmation flag (0x1ABFE) of the life extension countermeasure address management area A (302) address 0x1A800-0x1ABFF (FIG. 6) whose address 0x1A800-0x1AC00 is the erase block is confirmed. If it matches 0x1111 (S43 in FIG. 14), the process proceeds to the next. On the other hand, if they do not match, the confirmation flag of the next erase block is confirmed.
次に、使用フラグを上位アドレスから順に確認し、０ｘ１１１１と一致するか否かを判定する。この判定で一致するならば、使用フラグ番号があるか否かを確認する。データ３であるため、一致する使用フラグ番号が３２であることから、アドレス管理情報３２が現在有効な情報であることがわかる。そのアドレス管理情報３２を参照する。
Next, the use flag is checked in order from the higher address, and it is determined whether or not it matches 0x1111. If they match in this determination, it is confirmed whether there is a use flag number. Since it is the
使用フラグ３２（０ｘ１ＡＢＦ８）の延命対策アドレス管理領域Ａ（３０２）の最下位アドレス（０ｘ１Ａ０００）からのオフセットは、０ｘＢＦ８である。これに対応する延命対策アドレス管理領域Ｂ（３０１）の最下位アドレス（０ｘ１Ｂ０００）から同じオフセット０ｘＢＦ８である使用フラグ３２（０ｘ１ＢＢＦ８）を参照する（図１４ Ｓ４７）。この使用フラグが０ｘ１１１１と一致する場合は次に移行する（図１４ Ｓ４８）。一方、不一致の場合は次の使用フラグを確認する。 The offset of the use flag 32 (0x1ABF8) from the lowest address (0x1A000) of the life extension address management area A (302) is 0xBF8. The use flag 32 (0x1BBF8) having the same offset 0xBF8 is referenced from the lowest address (0x1B000) of the life extension countermeasure address management area B (301) corresponding to this (S47 in FIG. 14). If this use flag matches 0x1111, the process proceeds to the next (S48 in FIG. 14). On the other hand, if they do not match, the next use flag is confirmed.
アドレス管理情報３２（０ｘ１ＡＢ８０−０ｘ１ＡＢ９Ｂ）の延命対策アドレス管理領域Ａ（３０２）の最下位アドレス（０ｘ１Ａ０００）からのオフセットは、０ｘＢ８０である。延命対策アドレス管理領域Ｂ（３０１）の最下位アドレス（０ｘ１Ｂ０００）から同じオフセット０ｘＢ８０であるアドレス管理情報３２（０ｘ１ＢＢ８０−０ｘ１ＢＢ９Ｂ）を参照する。 The offset of the address management information 32 (0x1AB80-0x1AB9B) from the lowest address (0x1A000) of the life extension address management area A (302) is 0xB80. The address management information 32 (0x1BB80-0x1BB9B) having the same offset 0xB80 is referenced from the lowest address (0x1B000) of the life extension countermeasure address management area B (301).
延命対策アドレス管理領域Ａのアドレス管理情報３２（０ｘ１ＡＢ８０−０ｘ１ＡＢ９Ｂ）と延命対策アドレス管理領域Ｂのアドレス管理情報３２（０ｘ１ＢＢ８０−０ｘ１ＢＢ９Ｂ）を比較する（図１４ Ｓ４８）。一致したならば、次に移行する（図１４ Ｓ５１）。延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３２（０ｘ１ＡＢ８０−０ｘ１ＡＢ９Ｂ）に“１”を加算した、アドレス管理情報３３（０ｘ１ＡＢ９Ｃ−０ｘ１ＡＢＢ７）が延命対策アドレス管理領域Ａ（３０２）の新アドレス管理情報と確定する。同様に、延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報３２（０ｘ１ＢＢ８０−０ｘ１ＢＢ９Ｂ）に“１”加算した、アドレス管理情報３３（０ｘ１ＢＢ９Ｃ−０ｘ１ＢＢＢ７）が延命対策アドレス管理領域Ｂ（３０１）の新アドレス管理情報と確定する（図１３ Ｓ３３）。 The address management information 32 (0x1AB80-0x1AB9B) in the life extension countermeasure address management area A is compared with the address management information 32 (0x1BB80-0x1BB9B) in the life extension countermeasure address management area B (S48 in FIG. 14). If they match, the process proceeds to the next (S51 in FIG. 14). Address management information 33 (0x1AB9C-0x1ABB7) obtained by adding “1” to the address management information 32 (0x1AB80-0x1AB9B) in the life extension countermeasure address management area A (302) is the new address management in the life extension countermeasure address management area A (302). Confirm with information. Similarly, "1" is added to the address management information 32 (0x1BB80-0x1BB9B) in the life extension address management area B (301), and the address management information 33 (0x1BB9C-0x1BBB7) is new in the life extension countermeasure address management area B (301). The address management information is determined (S33 in FIG. 13).
次に、アドレス管理情報（図６）の開始アドレス項目１−４を参照して開始アドレスを比較し、最上位アドレスのデータ番号が４であり、開始アドレスは０ｘ１ＣＤＣＯであることがわかる。データ４長を参照し、開始アドレス０ｘ１ＣＤＣＯにデータ４長０ｘ０２００を加算し、新データ開始アドレスが０ｘ１ＣＦＣＯと確定する。
Next, the start address is compared with reference to the start address item 1-4 of the address management information (FIG. 6), and it is found that the data number of the highest address is 4 and the start address is 0x1CDCO. The
アドレス管理情報（図５）の不良ブロック番号項目を参照し(図１３ Ｓ３５)、不良ブロック番号は０ｘ７Ｃであり、アドレス０ｘ１Ｆ０００−０ｘ１Ｆ３ＦＦが不良ブロックであり、それ以外の消去ブロックは正常であることがわかる。現アドレス管理情報、新アドレス管理情報、現データ開始アドレス、新データ開始アドレスのいずれも不良ブロックに該当しないため次に移行する（図１３ Ｓ３６）。 Referring to the bad block number item of the address management information (FIG. 5) (S35 in FIG. 13), the bad block number is 0x7C, the address 0x1F000-0x1F3FF is a bad block, and the other erase blocks are normal. Recognize. Since none of the current address management information, the new address management information, the current data start address, and the new data start address corresponds to a defective block, the process proceeds to the next (S36 in FIG. 13).
次に延命対策データ領域（２０１）への書き込みを行う（Ｓ１３）。新データ開始アドレス０ｘ１ＣＦＣＯと延命対策データ領域の開始アドレス０ｘ１Ｃ０００のオフセットが消去ブロックサイズ１ＫＢの３個分のサイズ（３ＫＢ）の整数倍であるか否かを判定する（図１５ Ｓ６１）。 Next, writing to the life extension countermeasure data area (201) is performed (S13). It is determined whether or not the offset between the new data start address 0x1CFCO and the life extension countermeasure data area start address 0x1C000 is an integral multiple of the size (3KB) of three erase block sizes 1KB (S61 in FIG. 15).
この判定で整数倍でないことを確認する。そこで、データ３として、ユーザから指定されたデータ本体を延命対策データ領域（２０１）アドレス０ｘ１ＣＦＣＯから０ｘ１ＣＦＦＦに書き込む（Ｓ１３，Ｓ６３）。
This determination confirms that it is not an integer multiple. Therefore, the data body designated by the user is written as
次に、延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３３（０ｘ１ＡＢ９Ｃ−０ｘ１ＡＢＢ７）のデータ１開始アドレス、データ１長、データ２開始アドレス、データ２長、データ４開始アドレス、データ４長、不良ブロック番号について、アドレス管理情報３２（０ｘ１ＡＢ８０−０ｘ１ＡＢ９Ｂ）と同じデータを書き込む（Ｓ１５）。
Next, the
データ３開始アドレスは新データ開始アドレスとして、０ｘ１ＣＦＣＯ、データ３長は０ｘ００４０を書き込む（Ｓ７３）。使用フラグ３２を使用状態に更新する（Ｓ１５，Ｓ７７）。
The
そして、延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報３３（０ｘ１ＢＢ９Ｃ−０ｘ１ＢＢＢ７）のデータ１開始アドレス、データ１長、データ２開始アドレス、データ２長、データ３開始アドレス、データ３長、データ４開始アドレス、データ４長、不良ブロック番号も同様に更新する（Ｓ７３）。そして、使用フラグ３３を使用状態に更新する (Ｓ１７、Ｓ７７)。ユーザに書込み成功結果を通知し、処理を終了する（Ｓ１９）。
The
次に前述した処理の次に、再度データ３を書き込む場合について説明する。
Next, a case where the
ホスト側は、書き込みデータとして、図９に示すデータ番号３（９０１）とデータ長０ｘ４０（９０２）とデータ本体（９０３）を指定し、延命対策データ領域（２０１）書込み指示を行う（Ｓ５）。 The host side designates the data number 3 (901), the data length 0x40 (902), and the data body (903) shown in FIG. 9 as write data, and issues a life extension countermeasure data area (201) write instruction (S5).
まず、延命対策アドレス管理領域（２０２）に格納されているアドレス管理情報確認処理（図１１ Ｓ１１、図１３）を行う。延命対策アドレス管理領域Ａ（３０２）の最上位アドレスの消去ブロックである０ｘ１ＡＣ００−０ｘ１ＡＦＦＦの確認フラグ（０ｘ１ＡＦＦＥ）が、０ｘ１１１１と一致するか否かを判定し(Ｓ４３)、次に移行する。この不一致の場合は、次の消去ブロックの確認フラグを確認する。次に、使用フラグを上位アドレスから順に確認し、０ｘ１１１１と一致する使用フラグ番号があるか否かを判定する。この判定において、一致する使用フラグがないことから、次の消去ブロックである、０ｘ１Ａ８００−０ｘ１ＡＢＦＦ（図６）の確認フラグ（０ｘ１ＡＢＦＥ）を確認し、０ｘ１１１１と一致するか否かを判定する。この判定で一致する場合は次に移行する。一方、不一致の場合には、次の消去ブロックの確認フラグを確認する。 First, the address management information confirmation process (FIG. 11, S11, FIG. 13) stored in the life extension countermeasure address management area (202) is performed. It is determined whether or not the confirmation flag (0x1AFFE) of 0x1AC00-0x1AFFF, which is the erase block of the highest address in the life extension countermeasure address management area A (302), matches 0x1111 (S43). In the case of this mismatch, the confirmation flag of the next erase block is confirmed. Next, the usage flags are checked in order from the higher address, and it is determined whether there is a usage flag number that matches 0x1111. In this determination, since there is no matching use flag, the confirmation flag (0x1ABFE) of 0x1A800-0x1ABFF (FIG. 6), which is the next erase block, is confirmed to determine whether or not it matches 0x1111. If they match in this determination, the process proceeds to the next. On the other hand, if they do not match, the confirmation flag of the next erase block is confirmed.
次に使用フラグを上位アドレスから順に確認し、０ｘ１１１１と一致する使用フラグ番号があるか否かを判定する。この判定で、一致する使用フラグ番号が３３であれば、アドレス管理情報３３が現在有効な情報であることがわかる。そのアドレス管理情報３３を参照する。使用フラグ３３（０ｘ１ＡＢＦＡ）の延命対策アドレス管理領域Ａ（３０２）の最下位アドレス（０ｘ１Ａ０００）からのオフセットは、０ｘＢＦＡである。これに対応する延命対策アドレス管理領域Ｂ（３０１）の最下位アドレス（０ｘ１Ｂ０００）から同じオフセット０ｘＢＦＡである使用フラグ３３（０ｘ１ＢＢＦＡ）を参照する。この使用フラグが０ｘ１１１１と一致するか否かを判定する（Ｓ４７）。この判定で一致する場合は、次に移行する。一方、不一致であった場合は、次の使用フラグを確認する。
Next, the usage flags are checked in order from the higher address, and it is determined whether there is a usage flag number that matches 0x1111. In this determination, if the matching use flag number is 33, it is understood that the
アドレス管理情報３３（０ｘ１ＡＢ９Ｃ−０ｘ１ＡＢＢ７）の延命対策アドレス管理領域Ａ（３０２）の最下位アドレス（０ｘ１Ａ０００）からのオフセットは、０ｘＢ９Ｃである。延命対策アドレス管理領域Ｂの最下位アドレス（０ｘ１Ｂ０００）から同じオフセット０ｘＢ９Ｃであるアドレス管理情報３３（０ｘ１ＢＢ９Ｃ−０ｘ１ＢＢＢ７）を参照する。延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３３（０ｘ１ＡＢ９Ｃ−０ｘ１ＡＢＢ７）と延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報３３（０ｘ１ＢＢ９Ｃ−０ｘ１ＢＢＢ７）を比較する（Ｓ４８）。この比較において、一致するため次に移行する（Ｓ５１）。 The offset of the address management information 33 (0x1AB9C-0x1ABB7) from the lowest address (0x1A000) of the life extension address management area A (302) is 0xB9C. The address management information 33 (0x1BB9C-0x1BBB7) having the same offset 0xB9C is referenced from the lowest address (0x1B000) of the life extension countermeasure address management area B. The address management information 33 (0x1AB9C-0x1ABB7) in the life extension countermeasure address management area A (302) is compared with the address management information 33 (0x1BB9C-0x1BBB7) in the life extension countermeasure address management area B (301) (S48). In this comparison, since they match, the process proceeds to the next (S51).
延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３３（０ｘ１ＡＢ９Ｃ−０ｘ１ＡＢＢ７）に“１”加算させると、最大管理番号３３を超過する。このため、次の消去ブロックの最下位アドレスを計算し、アドレス管理情報０（０ｘ１ＡＣ００−０ｘ１ＡＣＦＦ）が延命対策アドレス管理領域Ａ（３０２）の新アドレス管理情報と確定する。同様に、延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報３３（０ｘ１ＢＢ９Ｃ−０ｘ１ＢＢＢ７）に“１”加算すると管理番号３３を超過する。このため、次の消去ブロックの最下位アドレスを計算し、アドレス管理情報０（０ｘ１ＢＣ００−０ｘ１ＢＣＦＦ）が延命対策アドレス管理領域Ｂ（３０１）の新アドレス管理情報と確定する（Ｓ３３）。
When "1" is added to the address management information 33 (0x1AB9C-0x1ABB7) in the life extension countermeasure address management area A (302), the
新しい消去ブロックの最下位アドレスヘの書き込みなので、前のアドレス管理情報３３（０ｘ１ＡＢ９Ｃ−０ｘ１ＡＢＢ７）を参照し、この情報を延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報０（０ｘ１ＡＣ００−０ｘ１ＡＣ１Ｂ）に書き込む。（Ｓ７１）
使用フラグ０を使用状態に更新する。同様に、この情報を延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報０（０ｘ１ＢＣ００−０ｘ１ＢＣ１Ｂ）に書き込む。使用フラグ０を使用状態に更新する。
Since writing to the lowest address of the new erase block, the previous address management information 33 (0x1AB9C-0x1ABB7) is referred to and this information is stored in the address management information 0 (0x1AC00-0x1AC1B) of the life extension countermeasure address management area A (302). Write. (S71)
次にアドレス管理情報３３（０ｘ１ＡＢ９Ｃ−０ｘ１ＡＢＢ７）の開始アドレス項目１−４を参照して大きさを比較する。この比較において、最上位アドレスのデータ番号が３であれば、開始アドレスは０ｘ１ＣＦＣＯであることがわかる。データ３長を参照し、開始アドレス０ｘ１ＣＦＣＯにデータ３長０ｘ０４０を加算し、新データ開始アドレスが０ｘ１Ｄ０００と確定する（Ｓ３３）。
Next, the size is compared with reference to the start address item 1-4 of the address management information 33 (0x1AB9C-0x1ABB7). In this comparison, if the data number of the most significant address is 3, it can be seen that the start address is 0x1CFCO. The
アドレス管理情報（図５）の不良ブロック番号項目を参照する（Ｓ３５）。不良ブロック番号は０ｘ７Ｃであり、アドレス０ｘ１Ｆ０００−０ｘ１Ｆ３ＦＦが不良ブロックであり、それ以外の消去ブロックは正常であることがわかる。現アドレス管理情報、新アドレス管理情報、現データ開始アドレス、新データ開始アドレスのいずれも不良ブロックに該当しないため、次に移行する（Ｓ３６）。 The bad block number item of the address management information (FIG. 5) is referred to (S35). It can be seen that the bad block number is 0x7C, the address 0x1F000-0x1F3FF is a bad block, and the other erase blocks are normal. Since none of the current address management information, the new address management information, the current data start address, and the new data start address corresponds to a defective block, the process proceeds to the next (S36).
次に、延命対策データ領域（２０１）への書き込みを行う（Ｓ１３）。新データ開始アドレス０ｘ１Ｄ０００と延命対策データ領域（２０１）の開始アドレス０ｘ１Ｃ０００のオフセットが消去ブロックサイズ１ＫＢの３個分のサイズ（３ＫＢ）の整数倍であるか否かを判定する（Ｓ６１）。この判定で、整数倍でないことが確認される。そこで、データ３として、ユーザから指定されたデータ本体を０ｘ１Ｄ０００から０ｘ１Ｄ０３Ｆに書き込む（Ｓ６３）。 Next, writing to the life extension countermeasure data area (201) is performed (S13). It is determined whether or not the offset between the new data start address 0x1D000 and the start address 0x1C000 of the life extension countermeasure data area (201) is an integral multiple of the size (3KB) of three erase block sizes 1KB (S61). This determination confirms that it is not an integer multiple. Therefore, the data body designated by the user is written from 0x1D000 to 0x1D03F as data 3 (S63).
次に延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報１（０ｘ１ＡＣ１Ｃ−０ｘ１ＡＣ３７）のデータ１開始アドレス、データ１長、データ２開始アドレス、データ２長、データ４開始アドレス、データ４長、不良ブロック番号について、アドレス管理情報３３（０ｘ１ＡＢ９Ｃ−０ｘ１ＡＢＢ７）と同じデータを書き込む。データ３開始アドレスは新データ開始アドレスとして０ｘ１Ｄ０００、データ３長は０ｘ００４０を書き込む（１６０３）（Ｓ７３）。使用フラグ１を使用状態に更新する（Ｓ７７、Ｓ１５）。
Next, the
そして、延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報１（０ｘ１ＢＣ１Ｃ−０ｘ１ＢＣ３７）のデータ１開始アドレス、データ１長、データ２開始アドレス、データ２長、データ３開始アドレス、データ３長、データ４開始アドレス、データ４長、不良ブロック番号も同様に更新する(Ｓ７３)。そして、使用フラグ１を使用状態に更新する（Ｓ７７、Ｓ１７）。
The
次に延命対策アドレス管理領域Ａ（３０２）の古いアドレス管理情報を含む消去ブロック１個（０ｘ１Ａ８００−０ｘ１ＡＢＦＦ）を消去し、確認フラグ（０ｘ１ＡＢＦＥ）を書き込む。続いて延命対策アドレス管理領域Ｂ（３０１）の古いアドレス管理情報を含む消去ブロック１個（０ｘ１Ｂ８００−０ｘ１ＢＢＦＦ）を消去し、確認フラグ（０ｘ１ＢＢＦＥ）を書き込む（Ｓ７８）。ユーザに書込み成功結果を通知し、処理を終了する（Ｓ７９）。 Next, one erase block (0x1A800-0x1ABFF) including old address management information in the life extension countermeasure address management area A (302) is erased, and a confirmation flag (0x1ABFE) is written. Subsequently, one erase block (0x1B800-0x1BBFF) including old address management information in the life extension countermeasure address management area B (301) is erased, and a confirmation flag (0x1BBFE) is written (S78). The user is notified of the result of successful writing, and the process is terminated (S79).
前述した処理の次に、再々度データ３を書き込む場合について説明する。
ホスト側は書き込みデータとして、図９のデータ番号３（９０１）とデータ長０ｘ４０（９０２）とデータ本体（９０３）を指定し、延命対策データ領域（２０１）書込み指示を行う（Ｓ５）。まず、延命対策アドレス管理領域（２０２）に格納されているアドレス管理情報確認処理（Ｓ１１、図１３）を行う。
Next, a case where the
The host side designates data number 3 (901), data length 0x40 (902), and data body (903) of FIG. 9 as write data, and issues a life extension countermeasure data area (201) write instruction (S5). First, the address management information confirmation process (S11, FIG. 13) stored in the life extension countermeasure address management area (202) is performed.
延命対策アドレス管理領域Ａ（３０２）の最上位アドレスの消去ブロックである０ｘ１ＡＣ００−０ｘ１ＡＦＦＦの確認フラグ（０ｘ１ＡＦＦＥ）を確認し、０ｘ１１１１と一致するか否かを判定する（Ｓ４３）。この判定で一致する場合には、次に移行する。一方、不一致の場合には、次の消去ブロックの確認フラグを確認する。 The confirmation flag (0x1AFFE) of 0x1AC00-0x1AFFF, which is the erase block of the highest address in the life extension countermeasure address management area A (302), is confirmed to determine whether or not it matches 0x1111 (S43). If they match in this determination, the process proceeds to the next. On the other hand, if they do not match, the confirmation flag of the next erase block is confirmed.
次に使用フラグを上位アドレスから順に確認し、０ｘ１１１１と一致する使用フラグ番号があるか否かを判定する。この判定において、一致する使用フラグ番号が“１”であることから、アドレス管理情報１（０ｘ１ＡＣ１Ｃ−０ｘ１ＡＣ３７）が現在有効な情報であることがわかる。そのアドレス管理情報１を参照する。
Next, the usage flags are checked in order from the higher address, and it is determined whether there is a usage flag number that matches 0x1111. In this determination, since the matching use flag number is “1”, it can be seen that the address management information 1 (0x1AC1C-0x1AC37) is currently valid information. The
使用フラグ１（０ｘ１ＡＦＢ８）の延命対策アドレス管理領域Ａの最下位アドレス（０ｘ１Ａ０００）からのオフセットは、０ｘＦＢ８である。これに対応する延命対策アドレス管理領域Ｂの最下位アドレス（０ｘ１Ｂ０００）から同じオフセット０ｘＦＢ８である使用フラグ１（０ｘ１ＢＦＢ８）を参照する。この使用フラグが０ｘ１１１１と一致するか否かを判定する（Ｓ４７）。一致する場合は次に移行する。一方、不一致の場合には、次の使用フラグを確認する（Ｓ４９）。 The offset of the use flag 1 (0x1AFB8) from the lowest address (0x1A000) of the life extension address management area A is 0xFB8. The use flag 1 (0x1BFB8) having the same offset 0xFB8 is referenced from the lowest address (0x1B000) of the life extension countermeasure address management area B corresponding thereto. It is determined whether or not this use flag matches 0x1111 (S47). If they match, move on to the next. On the other hand, if they do not match, the next use flag is confirmed (S49).
アドレス管理情報１（０ｘ１ＡＣ１Ｃ−０ｘ１ＡＣ３７）の延命対策アドレス管理領域Ａ（３０２）の最下位アドレス（０ｘ１Ａ０００）からのオフセットは、０ｘＣ１Ｃである。延命対策アドレス管理領域Ｂの最下位アドレス（０ｘ１Ｂ０００）から同じオフセット０ｘＣ１Ｃであるアドレス管理情報１（０ｘ１ＢＣ１Ｃ−０ｘ１ＢＣ３７）を参照する。 The offset of the address management information 1 (0x1AC1C-0x1AC37) from the lowest address (0x1A000) of the life extension address management area A (302) is 0xC1C. The address management information 1 (0x1BC1C-0x1BC37) having the same offset 0xC1C is referenced from the lowest address (0x1B000) of the life extension countermeasure address management area B.
延命対策アドレス管理領域（３０２）のアドレス管理情報１（０ｘ１ＡＣ１Ｃ−０ｘ１ＡＣ３７）と延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報１（０ｘ１ＢＣ１Ｃ−０ｘ１ＢＣ３７）を比較する。延命対策アドレス管理領域Ｂ（３０１）の確認フラグが０ｘ１１１１と不一致であり、かつ、延命対策アドレス管理領域Ａ（３０２）の確認フラグが０ｘ１１１１と一致し（Ｓ４４）、使用フラグ１が有効状態である場合（Ｓ４５）は、アドレス管理領域Ａ（３０２）の最新アドレス管理情報であるアドレス管理情報１（０ｘ１ＡＣ１Ｃ−０ｘ１ＡＣ３７）が正しいアドレス管理情報であると決定する。
Address management information 1 (0x1AC1C-0x1AC37) in the life extension countermeasure address management area (302) is compared with address management information 1 (0x1BC1C-0x1BC37) in the life extension countermeasure address management area B (301). The confirmation flag of the life extension countermeasure address management area B (301) does not match 0x1111, and the confirmation flag of the life extension countermeasure address management area A (302) matches 0x1111 (S44), and the
そこで、延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報１（０ｘ１ＡＣ１Ｃ−０ｘ１ＡＣ３７）を読み出し、アドレス管理情報２（０ｘ１ＡＣ３８−０ｘ１ＡＣ５３）に同じ情報を格納する。 Therefore, the address management information 1 (0x1AC1C-0x1AC37) in the life extension address management area A (302) is read, and the same information is stored in the address management information 2 (0x1AC38-0x1AC53).
そして使用フラグ２（０ｘ１ＡＦＢＡ）を使用状態に更新する。次に延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報２（０ｘ１ＢＣ３８−０ｘ１ＢＣ５３）に同じ情報を格納し、使用フラグ２（０ｘ１ＢＦＢＡ）を使用状態に更新する（１４１０）（Ｓ５０）。延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報２に“１”加算し、アドレス管理情報３（０ｘ１ＡＣ５４−０ｘ１ＡＣ６Ｆ）が延命対策アドレス管理領域Ａ（３０２）の新アドレス管理情報と確定する（Ｓ３３）。
Then, the use flag 2 (0x1AFBA) is updated to the use state. Next, the same information is stored in the address management information 2 (0x1BC38-0x1BC53) of the life extension countermeasure address management area B (301), and the use flag 2 (0x1BFBA) is updated to the use state (1410) (S50). “1” is added to the
同様に、延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報２に１加算し、アドレス管理情報３（０ｘ１ＢＣ５４−０ｘ１ＢＣ６Ｆ）が延命対策アドレス管理領域Ｂ（３０１）の新アドレス管理情報と確定する（Ｓ３３）。次に、アドレス管理情報３（０ｘ１ＡＣ５４−０ｘ１ＡＣ６Ｆ）の開始アドレス項目１−４を参照して大きさを比較し、最上位アドレスのデータ番号が３であり、開始アドレスは０ｘ１Ｄ０００であることがわかる。
Similarly, 1 is added to the
データ３長を参照し、開始アドレス０ｘ１Ｄ０００にデータ３長０ｘ０４０を加算し、新データ開始アドレスが０ｘ１Ｄ０４０と確定する。アドレス管理情報（図５）の不良ブロック番号項目を参照し、不良ブロック番号は０ｘ７Ｃであり、アドレス０ｘ１Ｆ０００−０ｘ１Ｆ３ＦＦが不良ブロックであり、それ以外の消去ブロックは正常であることがわかる。現アドレス管理情報、新アドレス管理情報、現データ開始アドレス、新データ開始アドレスのいずれも不良ブロックに該当しないため（Ｓ３５）、次に移行する（Ｓ３６）。
With reference to the
次に延命対策データ領域（２０１）への書き込みを行う。新データ開始アドレス０ｘ１Ｄ０４０と延命対策データ領域（２０１）の開始アドレス０ｘ１Ｃ０００のオフセットが消去ブロックサイズ１ＫＢの３個分のサイズ（３ＫＢ）の整数倍であるかどうかを確認し、整数倍でないことを確認する（Ｓ６１）。そこで、データ３として、ユーザから指定されたデータ本体を０ｘ１Ｄ０４０から０ｘ１Ｄ０７Ｆに書き込む（Ｓ６３）。次に延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３（０ｘ１ＡＣ５４−０ｘ１ＡＣ６Ｆ）のデータ１開始アドレス、データ１長、データ２開始アドレス、データ２長、データ４開始アドレス、データ４長、不良ブロック番号について、アドレス管理情報２（０ｘ１ＡＣ３８−０ｘ１ＡＣ５３）と同じデータを書き込む。データ３開始アドレスは新データ開始アドレスとして０ｘ１Ｄ０４０、データ３長は０ｘ００４０を書き込む（Ｓ７３）。使用フラグ３を使用状態に更新する（Ｓ７７）。そして、延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報３（０ｘ１ＢＣ５４−０ｘ１ＢＣ６Ｆ）のデータ１開始アドレス、データ１長、データ２開始アドレス、データ２長、データ３開始アドレス、データ３長、データ４開始アドレス、データ４長、不良ブロック番号も同様に更新する（Ｓ１７）。つまり、延命対策アドレス管理領域Ａ（３０２）と延命対策アドレス管理領域Ｂ（３０１）とは全く同じデータを保持している。延命対策アドレス管理領域Ｂ（３０１）は延命対策アドレス管理領域Ａ（３０２）に対して、バックアップとして機能する。そして、使用フラグ３を使用状態に更新する。ユーザに書込み成功結果を通知し、処理を終了する。
Next, writing to the life extension countermeasure data area (201) is performed. Check if the offset of the new data start address 0x1D040 and the start address 0x1C000 of the life extension countermeasure data area (201) is an integral multiple of the size of three erase block sizes 1KB (3KB), and confirm that it is not an integral multiple (S61). Therefore, the data body designated by the user is written from 0x1D040 to 0x1D07F as data 3 (S63). Next, the
次に、延命対策データ領域の読み出し指示があるとき(Ｓ７)の処理を説明する。 Next, the processing when there is an instruction to read the life extension countermeasure data area (S7) will be described.
延命対策アドレス管理領域Ａ（３０２）の最上位アドレスの消去ブロックである０ｘ１ＡＣ００−０ｘ１ＡＦＦＦの確認フラグ（０ｘ１ＡＦＦＥ）を確認し、０ｘ１１１１と一致するか否かを判定する（Ｓ４３）。 The confirmation flag (0x1AFFE) of 0x1AC00-0x1AFFF, which is the erase block of the highest address in the life extension countermeasure address management area A (302), is confirmed to determine whether or not it matches 0x1111 (S43).
この判定において、一致する場合には次に移行する。不一致の場合は、次の消去ブロックの確認フラグを確認する。次に使用フラグを上位アドレスから順に確認し、０ｘ１１１１と一致する使用フラグ番号があるか否かを判定する。この判定では、一致する使用フラグ番号が３であることから、アドレス管理情報３（０ｘ１ＡＣ５４−０ｘ１ＡＣ６Ｆ）が現在有効な情報であることがわかる。 In this determination, if they match, the process proceeds to the next. If they do not match, the confirmation flag of the next erase block is confirmed. Next, the usage flags are checked in order from the higher address, and it is determined whether there is a usage flag number that matches 0x1111. In this determination, since the matching use flag number is 3, it can be seen that the address management information 3 (0x1AC54-0x1AC6F) is currently valid information.
そのアドレス管理情報３を参照する。使用フラグ３（０ｘ１ＡＦＢＣ）の延命対策アドレス管理領域Ａの最下位アドレス（０ｘ１Ａ０００）からのオフセットは、０ｘＦＢＣである。これに対応する延命対策アドレス管理領域Ｂの最下位アドレス（０ｘ１Ｂ０００）から同じオフセット０ｘＦＢＣである使用フラグ３（０ｘ１ＢＦＢＣ）を参照する。この使用フラグが０ｘ１１１１と一致するか否かを判定する（Ｓ４７）。この判定で一致する場合は、次に移行する。一方、不一致の場合は、次の使用フラグを確認する。
The
次に、アドレス管理情報３（０ｘ１ＡＣ５４−０ｘ１ＡＣ６Ｆ）の延命対策アドレス管理領域Ａ（３０２）の最下位アドレス（０ｘ１Ａ０００）からのオフセットは、０ｘＣ５４である。延命対策アドレス管理領域Ｂ（３０１）の最下位アドレス（０ｘ１Ｂ０００）から同じオフセット０ｘＣ５４であるアドレス管理情報３（０ｘ１ＢＣ５４−０ｘ１ＢＣ６Ｆ）を参照する。 Next, the offset of the address management information 3 (0x1AC54-0x1AC6F) from the lowest address (0x1A000) of the life extension address management area A (302) is 0xC54. The address management information 3 (0x1BC54-0x1BC6F) having the same offset 0xC54 is referred from the lowest address (0x1B000) of the life extension countermeasure address management area B (301).
延命対策アドレス管理領域Ａ（３０２）のアドレス管理情報３（０ｘ１ＡＣ５４−０ｘ１ＡＣ６Ｆ）と延命対策アドレス管理領域Ｂ（３０１）のアドレス管理情報３（０ｘ１ＢＣ５４−０ｘ１ＢＣ６Ｆ）を比較する（Ｓ４８）。本情報が一致するので、アドレス管理情報３が現アドレス管理情報と確定する。（Ｓ２１）
アドレス管理情報（図５）の不良ブロック番号項目を参照し、不良ブロック番号は０ｘ７Ｃであり、アドレス０ｘ１Ｆ０００−０ｘ１Ｆ３ＦＦが不良ブロックであり、それ以外の消去ブロックは正常であることがわかる。現アドレス管理情報、現データ開始アドレスのいずれも不良ブロックに該当しないため次に移行する。
Address management information 3 (0x1AC54-0x1AC6F) in the life extension countermeasure address management area A (302) is compared with address management information 3 (0x1BC54-0x1BC6F) in the life extension countermeasure address management area B (301) (S48). Since this information matches, the
Referring to the bad block number item in the address management information (FIG. 5), it can be seen that the bad block number is 0x7C, addresses 0x1F000-0x1F3FF are bad blocks, and the other erase blocks are normal. Since neither the current address management information nor the current data start address corresponds to a bad block, the process proceeds to the next.
次にアドレス管理情報３（０ｘ１ＡＣ５４−０ｘ１ＡＣ６Ｆ）のデータ３開始アドレス項目を参照し、０ｘ１Ｄ０４０であることがわかる。データ３長項目を参照し、０ｘ４０であることがわかる。延命対策データ領域（２０１）アドレス０ｘ１Ｄ０４０からデータ長０ｘ４０分のデータを読み出し、指定された読み出しバッファに書き込む（Ｓ２２）。ユーザに読み出し成功結果を通知し、処理を終了する。
Next, referring to the
本実施形態では、以下のような効果を得ることができる。 In the present embodiment, the following effects can be obtained.
（１）フラッシュメモリの書き込みデータ数を固定値にし、書き込む度に前回書込みデータのサイズ分加算したアドレスに書き込むことにより、書込み回数を管理することなく、簡易的に延命対策を行うことができる。論物変換テーブル、書込み回数などを管理しない簡易的な方法であるため、実装が容易であり、開発期間、開発規模を縮小することが可能になる。 (1) By setting the number of write data in the flash memory to a fixed value and writing to the address added by the size of the previous write data every time writing is performed, it is possible to simply take measures to extend the life without managing the number of writes. Since it is a simple method that does not manage the logical-physical conversion table, the number of times of writing, etc., it is easy to implement and the development period and development scale can be reduced.
（２）一定消去ブロック毎に書き込みデータをまとめて書き込むことにより、延命対策データ読み出し時間を短縮することができる。 (2) By writing the write data together for each fixed erase block, it is possible to shorten the life extension data read time.
１…フラッシュ制御装置、２…表示装置、３…記憶装置、４…制御装置、５…電源、１１…発振器、１２…入出カインタフェース、１３…ＭＰＵ、１４…ＲＡＭ、１５…フラッシュメモリ。
DESCRIPTION OF
Claims (5)
フラッシュメモリヘ可変長データ書込む際に、前記延命対策アドレス管理領域の前記アドレス管理テーブルを参照し、書込みデータ開始アドレスを確定後、確定した書込みデータ開始アドレスにデータを書き込み、アドレス管理テーブルを更新し、新たなデータ書込み毎に異なるアドレスへ書き込む制御を行う制御部と、
を具備することを特徴とするフラッシュメモリ制御システム。 Address for managing at least use / nonuse of data area, data start address and data length for data area for life extension divided into a plurality of data areas having fixed data length, and data area to which data is written A flash memory having a life extension address management area provided with a management table;
When writing variable length data to the flash memory, refer to the address management table in the address management area for life extension, determine the write data start address, write the data to the determined write data start address, and update the address management table A control unit that performs control to write to a different address for each new data write;
A flash memory control system comprising:
データ開始アドレスが予め定めたアドレスと合致する際に、順次異なるアドレスに分散して書き込まれている複数の延命対策データを、データ開始アドレスから連続して書き込むことを特徴とする請求項１に記載のフラッシュメモリ制御システム。 The controller is
The plurality of life extension countermeasure data written in a distributed manner at different addresses are sequentially written from the data start address when the data start address matches a predetermined address. Flash memory control system.
等二分割された第１の延命対策アドレス管理領域と第２の延命対策アドレス管理領域とで構成される前記延命対策アドレス管理領域に対して、データ書込み時に、それぞれの第１及び第２の延命対策アドレス管理領域に、連続的に同じ管理内容となるように記憶更新を指示することを特徴とする請求項１に記載のフラッシュメモリ制御システム。 The controller is
When the data is written to the life extension address management area composed of the first life extension countermeasure address management area and the second life extension address management area divided into two equal parts, the first and second life extension 2. The flash memory control system according to claim 1, wherein the storage address is instructed in the countermeasure address management area so that the same management contents are continuously obtained.
データの書き込みの際にデータ種を指定した書込み要求時に前記アドレス管理テーブルを参照して、未使用状態のアドレスをそのデータ種の開始アドレスとして指定し、
前記データを記憶した後に前記アドレス管理テーブルを更新することにより、書き込み毎に異なるアドレスに可変長データを順次書き込むことを特徴とするフラッシュメモリ制御方法。 For flash memory, it has an address management table that manages data types by data start address and length,
Refer to the address management table at the time of a write request specifying a data type when writing data, and specify an unused address as the start address of the data type,
A flash memory control method, wherein the variable length data is sequentially written to a different address for each writing by updating the address management table after storing the data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006243588A JP5060088B2 (en) | 2006-09-08 | 2006-09-08 | Flash memory control system and control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006243588A JP5060088B2 (en) | 2006-09-08 | 2006-09-08 | Flash memory control system and control method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008065646A true JP2008065646A (en) | 2008-03-21 |
| JP5060088B2 JP5060088B2 (en) | 2012-10-31 |
Family
ID=39288311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006243588A Expired - Fee Related JP5060088B2 (en) | 2006-09-08 | 2006-09-08 | Flash memory control system and control method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5060088B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008233192A (en) * | 2007-03-16 | 2008-10-02 | Hoya Corp | Interchangeable lens and camera system having memory |
| JP2011175377A (en) * | 2010-02-23 | 2011-09-08 | Renesas Electronics Corp | Flash memory control device and method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744453A (en) * | 1993-08-03 | 1995-02-14 | Casio Comput Co Ltd | Data storage device |
| JPH0830515A (en) * | 1994-07-20 | 1996-02-02 | Toshiba Corp | Data processor using flash eeprom |
| JPH1173363A (en) * | 1997-08-29 | 1999-03-16 | Matsushita Graphic Commun Syst Inc | Memory controller |
| JPH1185629A (en) * | 1997-07-15 | 1999-03-30 | Fujitsu Ltd | Managing system for flash memory |
| JPH11144478A (en) * | 1997-11-10 | 1999-05-28 | Hitachi Device Eng Co Ltd | Information storage method of nonvolatile semiconductor memory and electronic apparatus |
| JPH11260074A (en) * | 1998-03-13 | 1999-09-24 | Rohm Co Ltd | Memory device using eeprom |
| JPH11328982A (en) * | 1998-03-19 | 1999-11-30 | Fuji Electric Co Ltd | Data management system for flash memory |
-
2006
- 2006-09-08 JP JP2006243588A patent/JP5060088B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744453A (en) * | 1993-08-03 | 1995-02-14 | Casio Comput Co Ltd | Data storage device |
| JPH0830515A (en) * | 1994-07-20 | 1996-02-02 | Toshiba Corp | Data processor using flash eeprom |
| JPH1185629A (en) * | 1997-07-15 | 1999-03-30 | Fujitsu Ltd | Managing system for flash memory |
| JPH1173363A (en) * | 1997-08-29 | 1999-03-16 | Matsushita Graphic Commun Syst Inc | Memory controller |
| JPH11144478A (en) * | 1997-11-10 | 1999-05-28 | Hitachi Device Eng Co Ltd | Information storage method of nonvolatile semiconductor memory and electronic apparatus |
| JPH11260074A (en) * | 1998-03-13 | 1999-09-24 | Rohm Co Ltd | Memory device using eeprom |
| JPH11328982A (en) * | 1998-03-19 | 1999-11-30 | Fuji Electric Co Ltd | Data management system for flash memory |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008233192A (en) * | 2007-03-16 | 2008-10-02 | Hoya Corp | Interchangeable lens and camera system having memory |
| JP2011175377A (en) * | 2010-02-23 | 2011-09-08 | Renesas Electronics Corp | Flash memory control device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5060088B2 (en) | 2012-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4079506B2 (en) | Method for controlling nonvolatile semiconductor memory system | |
| US6865658B2 (en) | Nonvolatile data management system using data segments and link information | |
| KR100847506B1 (en) | Storage device, memory management method and program | |
| JP3708047B2 (en) | Managing flash memory | |
| JP4122972B2 (en) | Data recording apparatus and data writing method for flash memory | |
| JP4828816B2 (en) | Memory card, semiconductor device, and memory card control method | |
| US8392797B2 (en) | Error correcting controller, flash memory chip system, and error correcting method thereof | |
| KR20020009564A (en) | Memory system | |
| JP2008537192A (en) | How to manage copy operations in flash memory | |
| JPWO2005111812A1 (en) | MEMORY CONTROL CIRCUIT, NONVOLATILE MEMORY DEVICE, AND MEMORY CONTROL METHOD | |
| KR100370893B1 (en) | Flash memory unit and control method of flash memory | |
| JP2009134416A (en) | Memory system | |
| JP4666081B2 (en) | MEMORY CONTROLLER, FLASH MEMORY SYSTEM HAVING MEMORY CONTROLLER, AND FLASH MEMORY CONTROL METHOD | |
| JP4460967B2 (en) | MEMORY CARD, NONVOLATILE SEMICONDUCTOR MEMORY, AND SEMICONDUCTOR MEMORY CONTROL METHOD | |
| CN107045423B (en) | Memory device and data access method thereof | |
| US20070005929A1 (en) | Method, system, and article of manufacture for sector mapping in a flash device | |
| JP2007094639A (en) | Memory controller and flash memory system | |
| JP4488048B2 (en) | MEMORY CONTROLLER, FLASH MEMORY SYSTEM HAVING MEMORY CONTROLLER, AND FLASH MEMORY CONTROL METHOD | |
| JP2007293917A (en) | Method for controlling memory system | |
| JP4235646B2 (en) | Memory controller and flash memory system | |
| JP5060088B2 (en) | Flash memory control system and control method thereof | |
| JP4661497B2 (en) | Memory controller, flash memory system, and flash memory control method | |
| JP2009093528A (en) | Memory data management apparatus | |
| JP4513786B2 (en) | Memory controller, memory system, and memory control method | |
| KR20070061543A (en) | Emulating small block size of flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |