JP2008065145A - Fluorescent display tube drive circuit - Google Patents
Fluorescent display tube drive circuit Download PDFInfo
- Publication number
- JP2008065145A JP2008065145A JP2006244301A JP2006244301A JP2008065145A JP 2008065145 A JP2008065145 A JP 2008065145A JP 2006244301 A JP2006244301 A JP 2006244301A JP 2006244301 A JP2006244301 A JP 2006244301A JP 2008065145 A JP2008065145 A JP 2008065145A
- Authority
- JP
- Japan
- Prior art keywords
- filament
- display tube
- fluorescent display
- voltage
- rectangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、蛍光表示管駆動回路に関し、特に蛍光表示管のフィラメントの両端の極性が交互に切り換わるように当該フィラメントに直流電圧を印加することによって当該フィラメントを駆動する、蛍光表示管駆動回路に関する。 The present invention relates to a fluorescent display tube driving circuit, and more particularly to a fluorescent display tube driving circuit that drives a filament by applying a DC voltage to the filament so that the polarities of both ends of the filament of the fluorescent display tube are alternately switched. .
この種の蛍光表示管駆動回路として、従来、例えば特許文献1に開示されたものがある。この従来技術によれば、フィラメントの両端にスイッチング素子を含む2つの主電流路が接続されている。そして、波形発生器から出力される矩形波によって、これら2つの主電流路のスイッチング素子が交互にオン/オフすることにより、フィラメントに流れる電流の方向が交互に変わり、当該フィラメントに交流電圧が印加される。なお、2つの主電流路は、Hブリッジ回路によって構成される旨が、開示されている。
Conventionally, as this type of fluorescent display tube driving circuit, for example, there is one disclosed in
しかしながら、上述の従来技術では、Hブリッジ回路(2つの主電流路)を構成する各スイッチング素子がオン/オフする瞬間に、タイミングによっては、当該各スイッチング素子の全てが同時にオフする可能性がある。すると、フィラメントが電気的に浮いた状態になり、当該フィラメントの電位がアノードおよびグリッド側の高い電位に引き寄せられる。そして、フィラメントとアノードおよびグリッドとの間の電位差が不安定となり、ひいてはアノードの輝度が不安定となる、つまり表示がちらつく、という問題が生じる。 However, in the above-described conventional technology, depending on the timing, all of the switching elements may be simultaneously turned off at the moment when the switching elements constituting the H-bridge circuit (two main current paths) are turned on / off. . Then, the filament is in an electrically floating state, and the potential of the filament is drawn to a high potential on the anode and grid sides. Then, the potential difference between the filament, the anode and the grid becomes unstable, and as a result, the brightness of the anode becomes unstable, that is, the display flickers.
そこで、本発明は、極めて簡単な構成で表示のちらつきを防止できる蛍光表示管駆動回路を提供することを、目的とする。 Accordingly, an object of the present invention is to provide a fluorescent display tube driving circuit capable of preventing display flicker with a very simple configuration.
この目的を達成するために、本発明は、蛍光表示管のフィラメントの両端の極性が交互に切り換わるように当該フィラメントに直流電圧を印加することによって当該フィラメントを駆動する蛍光表示管駆動回路において、切換手段と、2値信号生成手段と、を具備する。具体的には、切換手段は、2つの2値信号に基づいて、フィラメントの一端を正極とし他端を負極とするように当該フィラメントに直流電圧を印加する第1状態と、フィラメントの一端を負極とし他端を正極とするように当該フィラメントに直流電圧を印加する第2状態と、フィラメントの両端を基準電位に接続する第3状態と、のいずれかの状態に切り換わる。そして、2値信号生成手段は、切換手段が第3状態を挟んで第1状態と第2状態とに交互に切り換わるように、つまり当該切換手段が第1状態および第2状態の一方から他方に切り換わる際に必ず第3状態を経るように、2つの2値信号を生成する。さらに、ここで言う直流電圧は、蛍光表示管のアノードおよびグリッドのそれぞれに印加される電圧と共通の基準電位を基準とする、ものである。 To achieve this object, the present invention provides a fluorescent display tube driving circuit for driving a filament by applying a DC voltage to the filament so that the polarities of both ends of the filament of the fluorescent display tube are alternately switched. Switching means and binary signal generating means. Specifically, the switching means is configured to apply a DC voltage to the filament so that one end of the filament is a positive electrode and the other end is a negative electrode based on two binary signals, and one end of the filament is a negative electrode. Then, the second state in which a DC voltage is applied to the filament so that the other end is a positive electrode and the third state in which both ends of the filament are connected to a reference potential are switched. The binary signal generating means is configured so that the switching means switches alternately between the first state and the second state across the third state, that is, the switching means is switched from one of the first state and the second state to the other. Two binary signals are generated so that the third state is surely passed when switching to. Further, the DC voltage referred to here is based on a reference potential common to the voltage applied to each of the anode and the grid of the fluorescent display tube.
即ち、本発明では、フィラメントの両端の極性が切り換わる際に、当該フィラメントの両端は、必ず、アノードおよびグリッドのそれぞれが基準とするのと同じ基準電位に接続される。従って、フィラメントの両端の極性が切り換わる際を含め、当該フィラメントとアノードおよびグリッドとの間の電位差は、常に安定している。しかも、このフィラメントの両端の極性を切り換えるという動作は、2つの2値信号によって制御される。 That is, in the present invention, when the polarities at both ends of the filament are switched, both ends of the filament are always connected to the same reference potential as the reference of the anode and the grid. Accordingly, the potential difference between the filament, the anode and the grid is always stable, including when the polarities at both ends of the filament are switched. In addition, the operation of switching the polarities at both ends of the filament is controlled by two binary signals.
なお、本発明において、2値信号生成手段は、互いに逆位相の2つの矩形波信号を生成する矩形波信号生成手段と、これら2つの矩形波信号の立ち上がりのみまたは立ち下がりのみのタイミングを遅延させることによって上述の2つの2値信号を生成するタイミング変更手段と、を含むものとしてもよい。このような2値信号生成手段によって生成された2つの2値信号は、互いの立ち上がりおよび立ち下がりタイミング、ならびにデューティが異なる信号になる。 In the present invention, the binary signal generation means delays the timing of only the rising or the falling of the two rectangular wave signals and the rectangular wave signal generating means for generating two rectangular wave signals having opposite phases to each other. The timing changing means for generating the two binary signals described above may be included. The two binary signals generated by such a binary signal generating means are signals having different rising and falling timings and different duties.
また、ここで言う2つの矩形波信号のデューティは、1/2であるのが、望ましい。 Also, it is desirable that the duty of the two rectangular wave signals referred to here is 1/2.
さらに、タイミング変更手段は、これら2つの矩形波信号がそれぞれ一端に入力される2つの抵抗器と、当該2つの抵抗器の他端と基準電位との間にそれぞれ接続された2つのコンデンサと、2つの抵抗器にそれぞれ並列に接続された2つの整流素子と、を含むものとしてもよい。なお、整流素子としては、ダイオードが適当である。 Furthermore, the timing changing means includes two resistors each of which receives the two rectangular wave signals at one end, two capacitors connected between the other end of the two resistors and a reference potential, And two rectifier elements connected in parallel to the two resistors, respectively. A diode is appropriate as the rectifying element.
そして、切換手段は、フィラメントを負荷とするHブリッジ回路を含むものであってもよい。 The switching means may include an H bridge circuit using a filament as a load.
上述したように、本発明によれば、フィラメントの両端の極性が切り換わる際を含め、当該フィラメントとアノードおよびグリッドとの間の電位差は、常に安定している。従って、フィラメントの両端の極性が切り換わる瞬間に当該フィラメントとアノードおよびグリッドとの間の電位差が不安定になるという上述した従来技術とは異なり、表示がちらつくことはない。しかも、本発明において、フィラメントの両端の極性を切り換えるという動作は、2つの2値信号という極めてシンプルな信号により制御される。つまり、本発明によれば、極めて簡単な構成で表示のちらつきを防止することができる。 As described above, according to the present invention, the potential difference between the filament, the anode, and the grid is always stable, including when the polarities at both ends of the filament are switched. Therefore, unlike the above-described conventional technique in which the potential difference between the filament, the anode, and the grid becomes unstable at the moment when the polarities at both ends of the filament are switched, the display does not flicker. Moreover, in the present invention, the operation of switching the polarities at both ends of the filament is controlled by a very simple signal of two binary signals. That is, according to the present invention, display flicker can be prevented with an extremely simple configuration.
本発明が適用された表示装置10の一実施形態について、図1〜図9を参照して説明する。
An embodiment of a
この実施形態に係る表示装置10は、通信機器等の各種電子機器、特にバッテリ等の直流電源を駆動電源としまたはバックアップ電源とする電子機器、に適用されるものであり、図1に示すように、セグメントタイプの蛍光表示管(Vacuum Fluorescent Display;以下、VFDと言う。)12を備えている。
The
VFD12は、アノードとしてのセグメント14と、このセグメント14に対向して設けられたカソードとしてのフィラメント16と、これらアノード14およびフィラメント16の間に設けられたグリッド18と、を有している。このうち、セグメント14およびグリッド18は、セグメント−グリッド駆動回路(SG駆動回路)20によって駆動され、具体的には、当該セグメント−グリッド駆動回路20から接地電位を基準とする約+30[V]のセグメント電圧Vsおよびグリッド電圧Vgがそれぞれ供給されることによって駆動される。一方、フィラメント18は、フィラメント駆動回路30によって次のように駆動される。
The VFD 12 includes a
即ち、フィラメント駆動回路30は、矩形波信号生成手段としての発振回路32を有している。この発振回路32は、図2(a)および(b)に示すような互いに逆位相の2つの矩形波信号S1およびS2を生成する。なお、これら2つの矩形波信号S1およびS2の周波数は、例えば5[kHz]であり、デューティは、1/2である。また、矩形波信号S1およびS2のロー(L)レベルは、接地電位、つまり0[V]であり、ハイ(H)レベルは、当該接地電位を基準として例えば+5[V]である。
That is, the
これらの矩形波信号S1およびS2は、それぞれタイミング変更手段としてのタイミング変更回路34および36に入力される。タイミング変更回路34および36は、各々に入力された矩形波信号S1およびS2の立ち下がりのみのタイミングを遅延させることによって、当該矩形波信号S1およびS2のデューティを変更し、ひいては互いの立ち上がりタイミングおよび立ち下がりタイミングをずらすものであり、具体的には図3に示すような構成とされている。なお、図3は、一方のタイミング変更回路34のみの構成を示すが、他方のタイミング変更回路36についても、これと全く同じ構成である。
These rectangular wave signals S1 and S2 are input to timing changing
この図3に示すように、タイミング変更回路34は、矩形波信号S1が一端に入力される抵抗器340と、この抵抗器340の他端と接地電位との間に接続されたコンデンサ342と、当該抵抗器340に並列に接続された、言い換えれば抵抗器360およびコンデンサ42から成るCR積分回路(またはCRローパスフィルタ回路)に並列に接続された、整流素子としてのダイオード344と、によって構成されている。なお、ダイオード344は、アノード端子を抵抗器340の一端に接続し、カソード端子を当該抵抗器340の他端に接続するように、言わば矩形波信号S1の流れに対して順方向に、設けられている。
As shown in FIG. 3, the
このように構成されたタイミング変更回路34および36からは、それぞれ図2(c)および(d)に誇張して示すような互いにデューティの異なる2つの2値信号D1およびD2が出力される。即ち、一方のタイミング変更回路34からは、デューティが1/2よりも大きい、例えばデューティ比が51[%]の、2値信号D1が出力される。そして、他方のタイミング変更回路36からは、当該一方の2値信号D1とはデューティが逆の、つまりデューティ比が49[%]の、2値信号D2が出力される。なお、これらの2値信号D1およびD2についても、矩形波信号S1およびS2と同様、ロー(L)レベルは接地電位であり、ハイ(H)レベルは当該接地電位を基準として+5[V]であることは、言うまでもない。
From the
これら2つの2値信号D1およびD2は、切換手段としての切換回路38に入力される。切換回路38は、直流モータ制御用のIC(Integrated Circuit)を転用したものであり、具体的には、図4に示すように、フィラメント16を負荷とするHブリッジ回路380と、入力信号としての2つの2値信号D1およびD2に基づいて当該Hブリッジ回路380を制御する制御回路382と、を有している。
These two binary signals D1 and D2 are input to a
Hブリッジ回路380は、4つのスイッチング素子、例えばNチャンネル型電解効果トランジスタ(Field Effect Transistor;以下、FETと言う。)384,386,388および390を、有している。このうち2つのFET384および386のドレイン端子には、接地電位を基準とする+5[V]の直流のフィラメント電圧Vfが印加されている。そして、これら2つのFET384および386のソース端子は、それぞれ他のFET388および390のドレイン端子に接続されている。さらに、これら他のFET388および390のソース端子は、接地電位に接続されている。そして、FET384のソース端子とFET388のドレイン端子との接続点に、フィラメント16の一端F1が接続されており、FET386のソース端子とFET390のドレイン端子との接続点に、当該フィラメント16の他端F2が接続されている。
The H-
制御回路382は、上述したタイミング変更回路34および36から入力される2つの2値信号D1およびD2に基づいて、図5に示すように、正モード、逆モード、接地モードおよび開放モードという4つの動作を選択的に行う。
Based on the two binary signals D1 and D2 input from the
具体的には、一方の2値信号D1がハイレベルであり、他方の2値信号D2がローレベルであるとき、制御回路382は、正モードとなり、図6に示すように、FET384および390をオン(ON)すると共に、FET386および388をオフ(OFF)するように、これらFET384,386,388および390を制御する。これによって、同図に点線の矢印392で示すように、フィラメント電圧Vfの印加点から、FET384→フィラメント16→FET390→接地電位、という経路で直流電流が流れる。
Specifically, when one of the binary signals D1 is at a high level and the other binary signal D2 is at a low level, the
これとは反対に、一方の2値信号D1がローレベルであり、他方の2値信号D2がハイレベルであるとき、制御回路382は、逆モードとなり、図7に示すように、FET384および390をオフすると共に、FET386および388をオンする。これによって、同図に点線の矢印394で示すように、フィラメント電圧Vfの印加点から、FET386→フィラメント16→FET388→接地電位、という経路で直流電流が流れる。
On the other hand, when one binary signal D1 is at a low level and the other binary signal D2 is at a high level, the
さらに、2つの2値信号D1およびD2がいずれもハイレベルであるとき、制御回路382は、接地モードとなり、図8に示すように、FET384および386をオフすると共に、FET388および390をオンする。これによって、同図に点線の矢印396および396で示すように、フィラメント16の両端F1およびF2が接地電位に接続される。
Further, when the two binary signals D1 and D2 are both at the high level, the
そして、2つの2値信号D1およびD2がいずれもローレベルであるとき、制御回路382は、開放モードとなり、図9に示すように、全てのFET384,386,388および390をオフする。これによって、フィラメント16の両端F1およびF2は開放される。
When the two binary signals D1 and D2 are both at the low level, the
このように2つの2値信号D1およびD2に基づいて制御回路382が各FET384,386,388および390を制御することによって、フィラメント16の両端F1およびF2には、それぞれ図2(e)および(f)に示すような電圧が印加される。即ち、一方の2値信号D1がハイレベルであり、他方の2値信号D2がローレベルである、正モードのとき、フィラメント16には、その一端F1を正極とし、他端F2を負極として、フィラメント電圧Vfが印加される。そして、一方の2値信号D1がローレベルであり、他方の2値信号D2がハイレベルである、逆モードのとき、フィラメント16には、一端F1を負極とし、他端F2を正極として、フィラメント電圧Vfが印加される。さらに、2つの2値信号D1およびD2がいずれもハイレベルである、接地モードのとき、フィラメント16は、接地電位とされる。そして、正モードと逆モードとは、5[kHz]という上述した矩形波信号S1およびS2の周波数に従って交互に繰り返され、その際、必ず、接地モードを経由する。つまり、フィラメント16は、常に接地電位またはフィラメント電圧(電位)Vfに維持され、電気的に浮くことはない。
In this way, the
なお、図2に示す態様では、制御回路382が開放モードになることない。開放モードは、この実施形態の表示装置10を備えた電子機器が待機状態にあるとき、いわゆるスタンバイ時に、有効化される。即ち、スタンバイ時には、図示しないCPU(Central Processing Unit)から上述した発振回路32にスタンバイ信号Rが与えられる。これを受けて、発振回路32は、矩形波信号S1およびS2として、それぞれローレベル信号を生成する。すると、当然に、2つの2値信号D1およびD2がいずれもローレベルとなり、これに応じて、制御回路382は開放モードになる。開放モードにおいては、上述したように、フィラメント16の両端F1およびF2が開放されるので、当該フィラメント16は電気的に浮いた状態になる。これによって、セグメント14およびグリッド18からフィラメント16への電流の流れが完全に遮断され、スタンバイ時における消費電流が低減される。
In the embodiment shown in FIG. 2, the
以上のように、この実施形態によれば、フィラメント16の両端F1およびF2の極性が切り換わる瞬間を含め、当該フィラメント16が電気的に浮くことはない。従って、フィラメント16とセグメント14およびグリッド18のそれぞれとの間の電位差は、常に安定しており、よって、フィラメントの両端の極性が切り換わる瞬間にフィラメントとアノードおよびグリッドとの間の電位差が不安定になるという上述した従来技術とは異なり、セグメント14の表示がちらつくことはない。しかも、このようにセグメント14の表示のちらつきを防止しつつフィラメント16の両端F1およびF2の極性を切り換えるという動作は、互いに逆位相の2つの矩形波信号S1およびS2を基に極めて簡単な構成のタイミング変更回路34および36によって生成された2つの2値信号D1およびD2により制御される。つまり、この実施形態によれば、極めて簡単な構成でセグメント14の表示のちらつきを防止することができる。
As described above, according to this embodiment, the
なお、上述の如くフィラメント16の両端F1およびF2の極性が切り換わる瞬間に当該フィラメント16の両端F1およびF2が接地電位に接続されることによって、当該フィラメント16から熱電子が放出されなくなり、これが原因でセグメント14の表示がちらつくのではないかと、懸念される。しかしながら、フィラメント16が接地電位に接続されても、それが瞬間的な場合には、それまでの余熱によって当該フィラメント16から熱電子が継続して放出される。そして、このときの熱電子の放出量は、フィラメント16にフィラメント電圧Vfが印加されているときよりも少ないが、当該フィラメント16とセグメント14およびグリッド18のそれぞれとの電位差は却って大きくなるため、セグメント14に対する熱電子の衝突エネルギは大きくなる。つまり、フィラメント16が接地電位に接続されることによる熱電子放出量の減衰分は、当該フィラメント16とセグメント14およびグリッド18のそれぞれとの電位差が大きくなることによる熱電子エネルギの増大分によって補償される。ゆえに、フィラメント16が接地電位に接続されても、セグメント14の表示がちらつくことはない。
As described above, at the moment when the polarities of both ends F1 and F2 of the
また、上述した従来技術においては、Hブリッジ回路を構成する各スイッチング素子がオン/オフする瞬間に、タイミングによっては、当該各スイッチング素子の全てが同時にオンする可能性もある。この場合、いわゆる貫通電流が流れるため、各スイッチング素子が発熱したり、或いは当該各スイッチング素子を含む駆動回路全体の効率が低下したりする等の、不都合が生じる。 In the above-described prior art, all the switching elements may be turned on at the same time, depending on the timing, at the moment when the switching elements constituting the H-bridge circuit are turned on / off. In this case, since a so-called through current flows, each switching element generates heat, or the efficiency of the entire drive circuit including each switching element is reduced.
これに対して、この実施形態においては、Hブリッジ回路380を構成する全てのFET384,386,388および390が同時にオンすることはない。従って、貫通電流が流れることもなく、また、当該貫通電流が流れることによる不都合も生じない。
On the other hand, in this embodiment, not all
なお、この実施形態においては、矩形波信号S1およびS2の周波数、つまりフィラメント16に印加される電圧の周波数を、5[kHz]としたが、これに限らない。例えば、1[kHz]〜100[kHz]の範囲内で適宜決定すればよい。
In this embodiment, the frequency of the rectangular wave signals S1 and S2, that is, the frequency of the voltage applied to the
また、2値信号D1およびD2のデューティ比、つまりフィラメント16に印加されるパルス電圧のデューティ比を、51[%]および49[%]としたが、これについても、例えば40[%]〜60[%]の範囲内で適宜決定すればよい。
In addition, the duty ratio of the binary signals D1 and D2, that is, the duty ratio of the pulse voltage applied to the
さらに、フィラメント電圧Vfを+5[V]とし、セグメント電圧Vsおよびグリッド電圧Vgをそれぞれ+30[V]としたが、これ以外の電圧値としてもよい。ただし、いずれについても、接地電位を基準とすることが、肝要である。 Furthermore, although the filament voltage Vf is +5 [V] and the segment voltage Vs and the grid voltage Vg are each +30 [V], other voltage values may be used. However, in any case, it is important to use the ground potential as a reference.
そして、VFD12は、セグメントタイプに限らず、ドットマトリックスタイプやグラフィックタイプ等の他タイプのものを採用してもよい。
The
また、タイミング変更回路34および36については、矩形波信号S1およびS2の立ち上がりタイミングのみを遅延させることとしたが、立ち下がりタイミングのみを遅延させてもよい。この場合、例えば図3に示したダイオード344の向きを反対にすればよい。勿論、図3以外の構成によって、当該タイミング変更回路34および36を実現してもよい。
For the
そして、切換回路38については、直流モータ制御用のICを転用することとしたが、これに限らない。即ち、他のICを用いてもよいし、個別の電子部品を組み合わせることによって当該切換回路38を実現してもよい。また、スイッチング素子としてのFET384,386,388および390に代えて、トランジスタ(バイポーラトランジスタ)を採用してもよい。
The switching
10 表示装置
12 VFD
14 セグメント
16 フィラメント
18 グリッド
30 フィラメント駆動回路
32 発振回路
34,36 タイミング変更回路
38 切換回路
10
14
Claims (5)
上記直流電圧は上記蛍光表示管のアノードおよびグリッドのそれぞれに印加される電圧と共通の基準電位を基準とし、
2つの2値信号に基づいて、上記フィラメントの一端を正極とし他端を負極とするように該フィラメントに上記直流電圧を印加する第1状態と、該フィラメントの一端を負極とし他端を正極とするように該フィラメントに該直流電圧を印加する第2状態と、該フィラメントの両端を上記基準電位に接続する第3状態と、のいずれかの状態に切り換わる切換手段と、
上記切換手段が上記第3状態を挟んで上記第1状態と上記第2状態とに交互に切り換わるように上記2つの2値信号を生成する2値信号生成手段と、
を具備することを特徴とする、蛍光表示管駆動回路。 In a fluorescent display tube driving circuit for driving the filament by applying a DC voltage to the filament so that the polarities at both ends of the filament of the fluorescent display tube are alternately switched,
The DC voltage is based on a reference potential common to the voltage applied to the anode and grid of the fluorescent display tube,
Based on two binary signals, a first state in which the DC voltage is applied to the filament so that one end of the filament is a positive electrode and the other end is a negative electrode, and one end of the filament is a negative electrode and the other end is a positive electrode. Switching means for switching to any one of a second state in which the DC voltage is applied to the filament and a third state in which both ends of the filament are connected to the reference potential;
Binary signal generating means for generating the two binary signals so that the switching means switches alternately between the first state and the second state across the third state;
A fluorescent display tube driving circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006244301A JP5107544B2 (en) | 2006-09-08 | 2006-09-08 | Fluorescent display tube drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006244301A JP5107544B2 (en) | 2006-09-08 | 2006-09-08 | Fluorescent display tube drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008065145A true JP2008065145A (en) | 2008-03-21 |
JP5107544B2 JP5107544B2 (en) | 2012-12-26 |
Family
ID=39287905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006244301A Active JP5107544B2 (en) | 2006-09-08 | 2006-09-08 | Fluorescent display tube drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5107544B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100970831B1 (en) | 2007-08-21 | 2010-07-16 | 제이에스알 가부시끼가이샤 | Liquid crystal aligning agent, method for producing liquid crystal alignment film, and liquid crystal display device |
JP4678450B2 (en) | 2008-01-30 | 2011-04-27 | Jsr株式会社 | Liquid crystal alignment agent, liquid crystal alignment film, and liquid crystal display element |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5245247A (en) * | 1975-10-08 | 1977-04-09 | Hitachi Ltd | Pulse width convertor circuit |
JPS60115988A (en) * | 1983-11-28 | 1985-06-22 | 東芝テック株式会社 | Fluorescent display unit |
JPH01314293A (en) * | 1988-06-15 | 1989-12-19 | Ando Electric Co Ltd | Cathode heating circuit of fluorescent display tube |
JPH03145028A (en) * | 1989-10-30 | 1991-06-20 | Nec Corp | Relay drive circuit and voltage control method |
JPH0470893A (en) * | 1990-07-12 | 1992-03-05 | Nec Corp | Fluorescent display device |
JP2001109419A (en) * | 1999-10-13 | 2001-04-20 | Ise Electronics Corp | Filament driving circuit for fluorescent character display tube |
JP2003029711A (en) * | 2001-07-13 | 2003-01-31 | Noritake Itron Corp | Driving method and drive circuit for fluorescent character display tube |
-
2006
- 2006-09-08 JP JP2006244301A patent/JP5107544B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5245247A (en) * | 1975-10-08 | 1977-04-09 | Hitachi Ltd | Pulse width convertor circuit |
JPS60115988A (en) * | 1983-11-28 | 1985-06-22 | 東芝テック株式会社 | Fluorescent display unit |
JPH01314293A (en) * | 1988-06-15 | 1989-12-19 | Ando Electric Co Ltd | Cathode heating circuit of fluorescent display tube |
JPH03145028A (en) * | 1989-10-30 | 1991-06-20 | Nec Corp | Relay drive circuit and voltage control method |
JPH0470893A (en) * | 1990-07-12 | 1992-03-05 | Nec Corp | Fluorescent display device |
JP2001109419A (en) * | 1999-10-13 | 2001-04-20 | Ise Electronics Corp | Filament driving circuit for fluorescent character display tube |
JP2003029711A (en) * | 2001-07-13 | 2003-01-31 | Noritake Itron Corp | Driving method and drive circuit for fluorescent character display tube |
Also Published As
Publication number | Publication date |
---|---|
JP5107544B2 (en) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4447026B2 (en) | LCD backlight inverter drive circuit | |
US7112929B2 (en) | Full-bridge and half-bridge compatible driver timing schedule for direct drive backlight system | |
KR100833247B1 (en) | Driving apparatus for lighting light source | |
JP2007096296A (en) | Display device | |
JP2009075957A (en) | Power circuit and semiconductor device | |
WO2006057365A1 (en) | High-voltage pulse generating circuit | |
TW200847096A (en) | LCD power supply | |
JP5107544B2 (en) | Fluorescent display tube drive circuit | |
US20100188150A1 (en) | Switching Amplifier | |
CN110752739B (en) | Power equipment driving device | |
JP2009238731A (en) | Discharge lamp lighting circuit | |
US6522557B2 (en) | Inverter device | |
US6657872B2 (en) | Voltage converter | |
KR100760844B1 (en) | DC AC converter | |
US20090066158A1 (en) | Load Driving apparatus | |
JP2009159696A (en) | Switching power supply device | |
TW459466B (en) | Apparatus and system for fluorescent lamp dimming control | |
CN112996185B (en) | Solid-state light source driving circuit and projector using same | |
JP2010040209A (en) | Backlight device for liquid crystal panel | |
JP2008123912A (en) | Static eliminator | |
JP4012646B2 (en) | Switching circuit | |
JP2010045742A (en) | Switching circuit device | |
JP3603172B2 (en) | Inverter with output adjustment mechanism | |
KR200212794Y1 (en) | An apparatus for controlling of asymetric bipolar output using a single power source | |
JP3540442B2 (en) | Cold cathode discharge lamp lighting drive |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5107544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |