JP2008061452A

JP2008061452A - 電源装置及びその動作制御方法

Info

Publication number: JP2008061452A
Application number: JP2006237871A
Authority: JP
Inventors: Yoshiyuki Inoue; 由幸井上
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-09-01
Filing date: 2006-09-01
Publication date: 2008-03-13
Anticipated expiration: 2026-09-01
Also published as: CN101136591B; CN101136591A; US20080054873A1; JP4907275B2; US7701181B2; KR20080021538A; KR100944668B1

Abstract

【課題】ＬＤＯとスイッチングレギュレータを切り替えて使用し、全体として高効率化を達成することができると共に、該切り替え時においても安定した出力電圧を供給できる電源装置及びその動作制御方法を得る。
【解決手段】ＬＤＯ２と、スイッチングレギュレータ３を並列に接続し、外部からの切替信号Ｓｍｃに応じて、ＬＤＯ２とスイッチングレギュレータ３を選択して作動させ、ＬＤＯ２からスイッチングレギュレータ３に切り替えて作動させる際に、ＬＤＯ２とスイッチングレギュレータ３の動作期間をオーバーラップさせ、少なくとも該オーバーラップさせている期間は、スイッチングレギュレータ３の同期整流用トランジスタの電流駆動能力が小さくなるようにし、ＬＤＯ２が動作を停止した後で、スイッチングレギュレータ３の同期整流用トランジスタの電流駆動能力を通常状態に戻すようにした。
【選択図】図１

Description

本発明は、負荷電流に応じて、リニアレギュレータをなすＬＤＯ（低ドロップアウト）コンバータ（以下、ＬＤＯと呼ぶ）とスイッチングレギュレータの各出力電圧のいずれか１つを切り替えて出力し、軽負荷時の消費電流の低減を図ることにより全体での消費電力を削減することができる電源装置及びその動作制御方法に関する。

従来、電源装置において、入力電圧を所定の電圧に変換して出力する方法として、スイッチングレギュレータを使用して電力を高変換効率で変換する方法が広く用いられている。しかし、この場合、重負荷時には高い電力変換効率を得ることができるが、軽負荷時には自己の消費電流が大きいため、全体として変換効率が低下していた。このため、軽負荷時には低消費電流のＬＤＯを使用して低消費電流化を図り、重負荷時にはスイッチングレギュレータを使用することによって高効率化を実現していた。また、ＬＤＯとスイッチングレギュレータの切り替えを行う際、出力電圧にオーバーシュート又はアンダーシュートが発生するため、ＬＤＯとスイッチングレギュレータを切り替える方法やタイミングを考慮して、該切り替え時に発生する出力電圧のオーバーシュート及びアンダーシュートを軽減させる必要があった。

そこで、出力電圧を一定に制御するＬＤＯからスイッチングレギュレータに切り替える際に同時動作期間を設け、該同時動作期間はスイッチングレギュレータのドライバ部を構成するＰｃｈトランジスタ及びＮｃｈトランジスタのドライブ能力を低能力モードに切り替え、ＬＤＯの動作を停止させた後に通常モードに切り替える制御を行うものがあった（例えば、特許文献１参照。）。
特開２００５−１３０６２２号公報

しかし、このようなＬＤＯからスイッチングレギュレータへの切り替え方法では、ＬＤＯとスイッチングレギュレータを切り替えるタイミングを考慮し、動作区間をオーバーラップさせている期間はスイッチングレギュレータのドライバ部を構成するＰｃｈトランジスタのドライブ能力を小さくしていることから、負荷電流が流れると該Ｐｃｈトランジスタのオン抵抗による損失分を無視することができなくなり、出力電圧がドロップする等して、安定した電圧を供給することが難しいという問題があった。

本発明は、このような問題を解決するためになされたものであり、ＬＤＯとスイッチングレギュレータを並列に備えた電源装置において、電流負荷に応じてＬＤＯとスイッチングレギュレータを切り替えて使用し、全体として高効率化を達成することができると共に、該切り替え時においても安定した出力電圧を供給することができる電源装置及びその動作制御方法を得ることを目的とする。

この発明に係る電源装置は、入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する電源装置において、
前記入力電圧を所定の電圧に変換して前記出力端子に出力する同期整流型スイッチングレギュレータと、
前記入力電圧を所定の電圧に変換して前記出力端子に出力するリニアレギュレータと、
外部から入力された制御信号に応じて、前記リニアレギュレータの駆動制御を行うと共に前記同期整流型スイッチングレギュレータの動作制御を行うタイミング調整回路部と、
を備え、
前記同期整流型スイッチングレギュレータは、前記外部からの制御信号によって駆動制御され、該外部からの制御信号によって起動されてから、前記タイミング調整回路部から所定の信号が入力されるまでの間、スイッチングトランジスタのスイッチングによって前記入力電圧で充電が行われるインダクタの放電を行う同期整流用トランジスタの電流駆動能力を低下させるものである。

また、前記タイミング調整回路部は、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第１の所定時間の間、前記リニアレギュレータを作動させ、該第１の所定時間が経過すると、前記リニアレギュレータの動作を停止させるようにした。

また、前記タイミング調整回路部は、同期整流型スイッチングレギュレータが起動してから、前記第１の所定時間よりも長い第２の所定時間が経過するまでの間、該同期整流型スイッチングレギュレータに前記所定の信号を出力して該同期整流用トランジスタの電流駆動能力を低下させるようにした。

具体的には、前記同期整流型スイッチングレギュレータは、
入力された第１の制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された第２の制御信号に応じてスイッチングし該インダクタの放電を行う第１の同期整流用トランジスタと、
入力された第３の制御信号に応じてスイッチングし前記インダクタの放電を行う、前記第１の同期整流用トランジスタよりも電流駆動能力の小さい第２の同期整流用トランジスタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記第１及び／又は第２の同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
を備え、
前記制御回路部は、前記タイミング調整回路部から同期整流用トランジスタの電流駆動能力を低下させるための信号が入力されている間、前記第１の同期整流用トランジスタをオフさせて遮断状態にすると共に前記第２の同期整流用トランジスタを使用して前記インダクタを放電させるようにした。

この場合、前記制御回路部は、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路を備え、前記第１の所定時間は、同期整流型スイッチングレギュレータの起動時に該誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が所定値以上になるまでに要する時間以上であるようにした。

また、この発明に係る電源装置は、入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する電源装置において、
前記入力電圧を所定の電圧に変換して前記出力端子に出力する同期整流型スイッチングレギュレータと、
前記入力電圧を所定の電圧に変換して前記出力端子に出力するリニアレギュレータと、
外部から入力された制御信号に応じて、前記リニアレギュレータ及び前記同期整流型スイッチングレギュレータの駆動制御を行うタイミング調整回路部と、
を備え、
前記同期整流型スイッチングレギュレータは、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路を備え、同期整流型スイッチングレギュレータの起動時に該誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が所定値以上になるまでの間、インダクタの充電を行うスイッチングトランジスタと、該インダクタの放電を行う同期整流用トランジスタをそれぞれ強制的にオフさせて遮断状態にするものである。

また、前記タイミング調整回路部は、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えて駆動させることを示す前記外部からの制御信号が入力されると、第１の所定時間の間、前記リニアレギュレータと同期整流型スイッチングレギュレータをそれぞれ作動させ、該第１の所定時間が経過すると、前記リニアレギュレータの動作を停止させるようにした。

具体的には、前記第１の所定時間は、同期整流型スイッチングレギュレータの起動時に前記誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が前記所定値以上になるまでに要する時間以上であるようにした。

また、この発明に係る電源装置の動作制御方法は、入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する同期整流型スイッチングレギュレータとリニアレギュレータとを備え、外部からの制御信号に応じて該同期整流型スイッチングレギュレータと該リニアレギュレータを切り替えて作動させる電源装置の動作制御方法において、
前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第１の所定時間の間、前記リニアレギュレータを作動させ、該第１の所定時間よりも長い第２の所定時間が経過するまでの間、前記同期整流型スイッチングレギュレータにおける同期整流用トランジスタの電流駆動能力を低下させるようにした。

また、前記リニアレギュレータから前記同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されてから前記第１の所定時間が経過すると、前記リニアレギュレータの動作を停止させるようにした。

また、この発明に係る電源装置の動作制御方法は、入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する同期整流型スイッチングレギュレータとリニアレギュレータとを備え、外部からの制御信号に応じて該同期整流型スイッチングレギュレータと該リニアレギュレータを切り替えて作動させる電源装置の動作制御方法において、
前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記同期整流型スイッチングレギュレータの電圧出力を強制的に停止させるようにした。

また、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記比例電圧と前記所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記リニアレギュレータを作動させるようにした。

本発明の電源装置及びその動作制御方法によれば、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第１の所定時間の間、前記リニアレギュレータを作動させ、該第１の所定時間よりも長い第２の所定時間が経過するまでの間、前記同期整流型スイッチングレギュレータにおける同期整流用トランジスタの電流駆動能力を低下させるようにした。このことから、軽負荷時には低消費電流のリニアレギュレータを使用して低消費電流化を図り、重負荷時にはスイッチングレギュレータを使用することによって高効率化を実現することができると共に、スイッチングレギュレータの起動直後に発生する出力電圧のアンダーシュートを低減させることができ、安定した出力電圧を供給することができる。

また、本発明の電源装置及びその動作制御方法によれば、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記同期整流型スイッチングレギュレータの電圧出力を強制的に停止させるようにした。このようにしても前記と同様の効果を得ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源装置の回路例を示した図である。
図１において、電源装置１は、入力端子ＩＮに入力された入力電圧ＶＢＡＴを所定の定電圧Ｖ１に変換し、出力電圧ＶＯＵＴとして出力端子ＯＵＴから負荷１０に出力する。

電源装置１は、リニアレギュレータをなすＬＤＯ２と、ＤＣ−ＤＣコンバータをなすスイッチングレギュレータ３と、外部から入力される切替信号Ｓｍｃに応じてＬＤＯ２及びスイッチングレギュレータ３の駆動制御を行うタイミング調整回路４で構成されている。例えば、スリープモード等のような低消費電流動作モードではＬＤＯ２を作動させ、通常動作モードではスイッチングレギュレータ３を作動させるように切替信号Ｓｍｃが入力される。ＬＤＯ２とスイッチングレギュレータ３の各出力端は、電源装置１の出力端子ＯＵＴにそれぞれ接続され、ＬＤＯ２とスイッチングレギュレータ３の各入力端は、電源装置１の入力端子ＩＮにそれぞれ接続されている。なお、タイミング調整回路４はタイミング調整回路部をなし、ＬＤＯ２、インダクタＬ及びコンデンサＣを除く（場合によっては、スイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２，Ｍ２３の少なくとも１つも除く）スイッチングレギュレータ３並びにタイミング調整回路４は１つのＩＣに集積されるようにしてもよい。

ＬＤＯ２は、入力電圧ＶＢＡＴを降圧して所定の定電圧Ｖ１に変換し、出力電圧ＶＯＵＴとして出力端子ＯＵＴから出力する。また、ＬＤＯ２は、タイミング調整回路４から所定の制御信号Ｓｃ１、例えば、ロー（Ｌｏｗ）レベルの制御信号Ｓｃ１が入力されると作動し、ハイ（Ｈｉｇｈ）レベルの制御信号Ｓｃ１が入力されると動作を停止して消費電流を低減させる。
スイッチングレギュレータ３は、入力電圧ＶＢＡＴを降圧して所定の定電圧Ｖ１に変換し、出力電圧ＶＯＵＴとして出力端子ＯＵＴから出力する。また、スイッチングレギュレータ３は、所定の切替信号Ｓｍｃ、例えば、ハイレベルの切替信号Ｓｍｃが入力されると作動し、ローレベルの切替信号Ｓｍｃが入力されると動作を停止して消費電流を低減させる。

ＬＤＯ２は、所定の基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路１１と、誤差増幅回路１２と、ＰＭＯＳトランジスタからなる出力トランジスタＭ１１と、出力電圧検出用の抵抗Ｒ１１，Ｒ１２とを備えている。
入力電圧ＶＢＡＴと出力端子ＯＵＴとの間には出力トランジスタＭ１１が接続され、出力トランジスタＭ１１のゲートは誤差増幅回路１２の出力端に接続されている。出力端子ＯＵＴと接地電圧ＧＮＤとの間には抵抗Ｒ１１及びＲ１２が直列に接続され、抵抗Ｒ１１とＲ１２との接続部からは、出力電圧ＶＯＵＴを分圧した分圧電圧ＶＦＢ１が出力される。誤差増幅回路１２の反転入力端には基準電圧Ｖｒ１が入力され、誤差増幅回路１２の非反転入力端には分圧電圧ＶＦＢ１が入力されている。また、第１基準電圧発生回路１１及び誤差増幅回路１２には、タイミング調整回路４からの制御信号Ｓｃ１がそれぞれ入力されている。

一方、スイッチングレギュレータ３は、入力電圧ＶＢＡＴの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ２１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２２，Ｍ２３とを備えている。同期整流用トランジスタＭ２３は同期整流用トランジスタＭ２２よりも電流駆動能力が小さい。更に、スイッチングレギュレータ３は、所定の基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路２１と、出力電圧検出用の抵抗Ｒ２１，Ｒ２２と、インダクタＬと、平滑用のコンデンサＣと、誤差増幅回路２２と、発振回路２３と、ＰＷＭコンパレータ２４と、出力制御回路２５とを備えている。なお、同期整流用トランジスタＭ２２は第１の同期整流用トランジスタを、同期整流用トランジスタＭ２３は第２の同期整流用トランジスタをそれぞれなし、第２基準電圧発生回路２１、出力電圧検出用の抵抗Ｒ２１，Ｒ２２、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４及び出力制御回路２５は制御回路部をなす。

出力電圧検出用の抵抗Ｒ２１，Ｒ２２は、出力電圧ＶＯＵＴを分圧して分圧電圧ＶＦＢ２を生成し出力する。また、誤差増幅回路２２は、入力された分圧電圧ＶＦＢ２と基準電圧Ｖｒ２との電圧差を増幅して出力信号ＥＲＲＯＵＴを生成し出力する。また、発振回路２３は、所定の周波数（例えば、２ＭＨｚ）の三角波信号ＯＳＣＯＵＴを生成して出力し、ＰＷＭコンパレータ２４は、誤差増幅回路２２の出力信号ＥＲＲＯＵＴと該三角波信号ＯＳＣＯＵＴの電圧比較を行い該比較結果に応じたオンデューティサイクルの、ＰＷＭ制御を行うためのパルス信号ＰＷＭＯＵＴを生成して出力制御回路２５に出力する。出力制御回路２５は、入力されたパルス信号ＰＷＭＯＵＴに応じて制御信号ＰＧＡＴＥ、ＮＧＡＴＥ１及びＮＧＡＴＥ２をそれぞれ生成して出力する。

入力端子ＩＮと接地電圧ＧＮＤとの間にはスイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２が直列に接続され、同期整流用トランジスタＭ２２に並列に同期整流用トランジスタＭ２３が接続されている。スイッチングトランジスタＭ２１と同期整流用トランジスタＭ２２とＭ２３との接続部をＬｘとする。接続部Ｌｘと出力端子ＯＵＴとの間にはインダクタＬが接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ２１及びＲ２２が直列に接続されると共にコンデンサＣが接続され、抵抗Ｒ２１とＲ２２との接続部から分圧電圧ＶＦＢ２が出力される。また、誤差増幅回路２２において、反転入力端−には分圧電圧ＶＦＢ２が、非反転入力端＋には基準電圧Ｖｒ２がそれぞれ入力され、出力端は、ＰＷＭコンパレータ２４の反転入力端−に接続されている。

また、ＰＷＭコンパレータ２４の非反転入力端＋には三角波信号ＯＳＣＯＵＴが入力され、ＰＷＭコンパレータ２４から出力されたパルス信号ＰＷＭＯＵＴは、出力制御回路２５に入力される。出力制御回路２５は、入力されたパルス信号ＰＷＭＯＵＴに応じて、制御信号ＰＧＡＴＥ、並びにＮＧＡＴＥ１若しくはＮＧＡＴＥ２を生成して出力する。制御信号ＰＧＡＴＥはスイッチングトランジスタＭ２１のゲートに入力され、制御信号ＮＧＡＴＥ１は同期整流用トランジスタＭ２２のゲートに、制御信号ＮＧＡＴＥ２は同期整流用トランジスタＭ２３のゲートにそれぞれ入力されている。また、第２基準電圧発生回路２１、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４及び出力制御回路２５には、切替信号Ｓｍｃがそれぞれ入力されており、更に、出力制御回路２５には、タイミング調整回路４からの制御信号Ｓｃ２が入力されている。接続部Ｌｘの電圧は、インダクタＬとコンデンサＣによって平滑化されて出力電圧ＶＯＵＴとして出力端子ＯＵＴから出力される。

このような構成において、図２は、図１の電源装置１の動作例を示したタイミングチャートであり、図２を参照しながら図１の電源装置１の動作について説明する。
ローレベルの切替信号Ｓｍｃが入力されている間は、タイミング調整回路４は、ハイレベルの制御信号Ｓｃ１を出力すると共に、第２基準電圧発生回路２１、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４及び出力制御回路２５はそれぞれ動作を停止して消費電流をカットしている。このとき、スイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２，Ｍ２３はそれぞれオフして遮断状態であり、タイミング調整回路４から出力される制御信号Ｓｃ２は、ハイレベルでもローレベルでもよく、タイミング調整回路４は、制御信号Ｓｃ２の出力を停止するようにしてもよい。

ＬＤＯ２の第１基準電圧発生回路１１と誤差増幅回路１２は、それぞれ作動し、誤差増幅回路１２は、分圧電圧ＶＦＢ１が基準電圧Ｖｒ１になるように出力トランジスタＭ１１の動作制御を行って、出力トランジスタＭ１１から負荷１０に出力される出力電流の制御を行う。このように、ローレベルの切替信号Ｓｍｃが入力されると、ＬＤＯ２が作動すると共にスイッチングレギュレータ３は動作を停止するため、電源装置１の出力端子ＯＵＴからは、ＬＤＯ２の出力電圧が出力される。

次に、切替信号Ｓｍｃがハイレベルに立ち上がると、第２基準電圧発生回路２１、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４及び出力制御回路２５がそれぞれ作動し、スイッチングレギュレータ３が起動すると共に、タイミング調整回路４は、ハイレベルの制御信号Ｓｃ２を出力する。このため、ＬＤＯ２とスイッチングレギュレータ３が共に作動状態になり、スイッチングレギュレータ３の出力制御回路２５は、電流駆動能力の小さい同期整流用トランジスタＭ２３を使用すると共に電流駆動能力の大きい同期整流用トランジスタＭ２２をオフさせて遮断状態にして、低電流駆動を行う低能力モードになる。

スイッチングレギュレータ３において、出力電圧ＶＯＵＴが大きくなると、誤差増幅回路２２の出力信号ＥＲＲＯＵＴの電圧が低下し、ＰＷＭコンパレータ２４からのパルス信号ＰＷＭＯＵＴのデューティサイクルは小さくなる。この結果、スイッチングトランジスタＭ２１がオンする時間が短くなり、それに応じて同期整流用トランジスタ、例えば低電流駆動能力モードでは同期整流用トランジスタＭ２３がオンする時間が長くなって、出力電圧ＶＯＵＴが低下するように制御される。
また、出力電圧ＶＯＵＴが小さくなると、誤差増幅回路２２の出力信号ＥＲＲＯＵＴの電圧が上昇し、ＰＷＭコンパレータ２４からのパルス信号ＰＷＭＯＵＴのデューティサイクルは大きくなる。この結果、スイッチングトランジスタＭ２１がオンする時間が長くなり、それに応じて同期整流用トランジスタ、低電流駆動能力モードでは同期整流用トランジスタＭ２３がオンする時間が短くなって、出力電圧ＶＯＵＴが上昇するように制御される。このような動作を繰り返して、出力電圧ＶＯＵＴは所定の電圧で一定になるように制御される。

一方、切替信号Ｓｍｃがハイレベルになって、スイッチングレギュレータ３が起動した際、誤差増幅回路２２の出力信号ＥＲＲＯＵＴが所望の電圧に達しておらず、スイッチングトランジスタＭ２１のオンデューティサイクルが本来必要な値から誤差が生じている。特に、スイッチングレギュレータ３の起動直後は該オンデューティサイクルが小さいため、出力電圧ＶＯＵＴにアンダーシュートが発生する。そこで、スイッチングレギュレータ３の起動時には同期整流用トランジスタのドライブ能力を小さくすることにより、スイッチングトランジスタＭ２１のオンデューティサイクルが小さくても、同期整流用トランジスタによる接地電圧ＧＮＤへの電流引込能力を小さくすることによって、出力電圧ＶＯＵＴのアンダーシュートを軽減させることができる。

次に、タイミング調整回路４は、切替信号Ｓｍｃがハイレベルに立ち上がってから第１の所定時間Ｔ１が経過すると、制御信号Ｓｃ１をローレベルに立ち下げて第１基準電圧発生回路１１及び誤差増幅回路１２の動作を停止させて消費電流をカットし出力トランジスタＭ１１をオフさせてＬＤＯ２の動作を停止させる。なお、ＬＤＯ２の動作を停止させる際、誤差増幅回路１２の動作のみを停止させるようにしてもよい。更に、タイミング調整回路４は、切替信号Ｓｍｃがハイレベルに立ち上がってから、第１の所定時間Ｔ１よりも長い第２の所定時間Ｔ２が経過すると、制御信号Ｓｃ２をローレベルに立ち下げ、スイッチングレギュレータ３の出力制御回路２５は、電流駆動能力の大きい同期整流用トランジスタＭ２２を使用すると共に電流駆動能力の小さい同期整流用トランジスタＭ２３をオフさせて遮断状態にして、低能力モードから通常モードに移行する。第１の所定時間Ｔ１は、スイッチングレギュレータ３の起動時に、誤差増幅回路２２の出力信号ＥＲＲＯＵＴの電圧が所定値以上になるまでに要する時間以上に設定されている。

なお、前記説明では、通常モードでは同期整流用トランジスタＭ２２を使用し、低能力モードでは同期整流用トランジスタＭ２３を使用するようにして、同期整流用トランジスタＭ２２とＭ２３を切り換えて使用するようにしたが、通常モード時には同期整流用トランジスタＭ２２とＭ２３を使用し、低能力モードのときは同期整流用トランジスタＭ２３のみを使用するようにしてもよい。

このように、本第１の実施の形態における電源装置は、入力電圧ＶＢＡＴを所定の出力電圧ＶＯＵＴに変換して共通の出力端子ＯＵＴに出力するＬＤＯ２と、入力電圧ＶＢＡＴをスイッチングして所定の出力電圧ＶＯＵＴに変換し共通の出力端子ＯＵＴに出力するスイッチングレギュレータ３を並列に接続し、外部からの切替信号Ｓｍｃに応じて、ＬＤＯ２とスイッチングレギュレータ３を選択して作動させ、ＬＤＯ２からスイッチングレギュレータ３に切り替えて作動させる際に、ＬＤＯ２とスイッチングレギュレータ３の動作期間をオーバーラップさせ、少なくとも該オーバーラップさせている期間は、スイッチングレギュレータ３の同期整流用トランジスタの電流駆動能力が小さくなるようにし、ＬＤＯ２が動作を停止した後で、スイッチングレギュレータ３の同期整流用トランジスタの電流駆動能力を通常状態に戻すようにした。このことから、軽負荷時には低消費電流のＬＤＯを使用して低消費電流化を図り、重負荷時にはスイッチングレギュレータを使用することによって高効率化を実現することができると共に、スイッチングレギュレータの起動直後に発生する出力電圧ＶＯＵＴのアンダーシュートを低減させることができ、安定した出力電圧を供給することができる。

第２の実施の形態．
前記第１の実施の形態では、スイッチングレギュレータ３が起動してから第２の所定時間Ｔ２が経過するまでの間、電流駆動能力の小さい同期整流用トランジスタを使用するようにしたが、スイッチングレギュレータ３の起動時に誤差増幅回路２２の出力電圧が所定値以上になるまで、スイッチングトランジスタ及び同期整流用トランジスタを共にオフさせて遮断状態にするようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における電源装置の回路例を示した図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。

図３における図１との相違点は、図１の同期整流用トランジスタＭ２３をなくし、コンパレータ４１及び所定の基準電圧Ｖｒ３を生成する第３基準電圧発生回路４２を追加し、図１の出力制御回路２５の動作を変えると共に図１のスイッチングレギュレータ３の各部がタイミング調整回路４からの制御信号Ｓｃ２に応じて作動又は作動停止するようにしたことにある。これに伴って、図１の出力制御回路２５を出力制御回路２５ａに、図１のスイッチングレギュレータ３をスイッチングレギュレータ３ａに、図１のタイミング調整回路４をタイミング調整回路４ａに、図１の電源装置１を電源装置１ａにそれぞれした。
図３において、電源装置１ａは、入力端子ＩＮに入力された入力電圧ＶＢＡＴを所定の定電圧Ｖ１に変換し、出力電圧ＶＯＵＴとして出力端子ＯＵＴから負荷１０に出力する。

電源装置１ａは、ＬＤＯ２と、ＤＣ−ＤＣコンバータをなすスイッチングレギュレータ３ａと、外部から入力される切替信号Ｓｍｃに応じてＬＤＯ２及びスイッチングレギュレータ３ａの駆動制御を行うタイミング調整回路４ａで構成されている。例えば、スリープモード等のような低消費電流動作モードではＬＤＯ２を作動させ、通常動作モードではスイッチングレギュレータ３ａを作動させるように切替信号Ｓｍｃが入力される。ＬＤＯ２とスイッチングレギュレータ３ａの各出力端は、電源装置１ａの出力端子ＯＵＴにそれぞれ接続され、ＬＤＯ２とスイッチングレギュレータ３ａの各入力端は、電源装置１ａの入力端子ＩＮにそれぞれ接続されている。なお、タイミング調整回路４ａはタイミング調整回路部をなし、ＬＤＯ２、インダクタＬ及びコンデンサＣを除く（場合によっては、スイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２の少なくとも１つも除く）スイッチングレギュレータ３ａ並びにタイミング調整回路４ａは１つのＩＣに集積されるようにしてもよい。

スイッチングレギュレータ３ａは、入力電圧ＶＢＡＴを降圧して所定の定電圧Ｖ１に変換し、出力電圧ＶＯＵＴとして出力端子ＯＵＴから出力する。また、スイッチングレギュレータ３ａは、タイミング調整回路４ａから所定の制御信号Ｓｃ２、例えば、ハイレベルの制御信号Ｓｃ２が入力されると作動し、ローレベルの制御信号Ｓｃ２が入力されると動作を停止して消費電流を低減させる。
スイッチングレギュレータ３ａは、スイッチングトランジスタＭ２１と、同期整流用トランジスタＭ２２と、第２基準電圧発生回路２１と、出力電圧検出用の抵抗Ｒ２１，Ｒ２２と、インダクタＬと、平滑用のコンデンサＣと、誤差増幅回路２２と、発振回路２３と、ＰＷＭコンパレータ２４と、出力制御回路２５ａと、コンパレータ４１と、所定の基準電圧Ｖｒ３を生成して出力する第３基準電圧発生回路４２とを備えている。なお、第２基準電圧発生回路２１、出力電圧検出用の抵抗Ｒ２１，Ｒ２２、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４、出力制御回路２５ａ、コンパレータ４１及び第３基準電圧発生回路４２は制御回路部をなす。

出力制御回路２５ａは、入力されたパルス信号ＰＷＭＯＵＴに応じて、制御信号ＰＧＡＴＥ及びＮＧＡＴＥをそれぞれ生成して出力する。制御信号ＰＧＡＴＥはスイッチングトランジスタＭ２１のゲートに、制御信号ＮＧＡＴＥは同期整流用トランジスタＭ２２のゲートにそれぞれ入力されている。また、コンパレータ４１において、反転入力端−には基準電圧Ｖｒ３が、非反転入力端＋には出力信号ＥＲＲＯＵＴがそれぞれ入力され、出力信号ＣＭＰＯＵＴは、出力制御回路２５ａに入力されている。また、第２基準電圧発生回路２１、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４、出力制御回路２５ａ、コンパレータ４１及び第３基準電圧発生回路４２には、タイミング調整回路４ａからの制御信号Ｓｃ２がそれぞれ入力されている。

このような構成において、図４は、図３の各信号の例を示したタイミングチャートであり、図４を参照しながら図３の電源装置１ａの動作について説明する。
ローレベルの切替信号Ｓｍｃが入力されている間は、タイミング調整回路４ａは、ハイレベルの制御信号Ｓｃ１を出力すると共にローレベルの制御信号Ｓｃ２を出力する。このため、ＬＤＯ２の第１基準電圧発生回路１１と誤差増幅回路１２は、それぞれ作動し、誤差増幅回路１２は、分圧電圧ＶＦＢ１が基準電圧Ｖｒ１になるように出力トランジスタＭ１１の動作制御を行って、出力トランジスタＭ１１から負荷１０に出力される出力電流の制御を行う。

これに対して、スイッチングレギュレータ３ａでは、第２基準電圧発生回路２１、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４、出力制御回路２５ａ、コンパレータ４１及び第３基準電圧発生回路４２はそれぞれ動作を停止して消費電流をカットしている。このとき、スイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２はそれぞれオフして遮断状態であり、スイッチングレギュレータ３ａの動作が停止している。このように、ローレベルの切替信号Ｓｍｃが入力されると、ＬＤＯ２が作動すると共にスイッチングレギュレータ３ａは動作を停止するため、電源装置１ａの出力端子ＯＵＴからは、ＬＤＯ２の出力電圧が出力される。

次に、切替信号Ｓｍｃがハイレベルに立ち上がると、タイミング調整回路４ａは、ハイレベルの制御信号Ｓｃ２を出力する。このため、第２基準電圧発生回路２１、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４、出力制御回路２５ａ、コンパレータ４１及び第３基準電圧発生回路４２がそれぞれ作動して、スイッチングレギュレータ３ａが起動し、ＬＤＯ２とスイッチングレギュレータ３ａが共に作動状態になる。コンパレータ４１が作動すると、誤差増幅回路２２の出力信号ＥＲＲＯＵＴの電圧と基準電圧Ｖｒ３との電圧比較が行われ、コンパレータ４１は、出力信号ＥＲＲＯＵＴの電圧が基準電圧Ｖｒ３未満である場合はローレベルの信号ＣＭＰＯＵＴを出力し、出力信号ＥＲＲＯＵＴの電圧が基準電圧Ｖｒ３以上になるとハイレベルの信号ＣＭＰＯＵＴを出力する。

出力制御回路２５ａは、ローレベルの信号ＣＭＰＯＵＴが入力されている間は、入力されるパルス信号ＰＷＭＯＵＴに関係なく制御信号ＰＧＡＴＥをハイレベルにすると共に制御信号ＮＧＡＴＥをローレベルにする。このため、スイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２をそれぞれオフして遮断状態になる。出力信号ＣＭＰＯＵＴがハイレベルになると、出力制御回路２５ａは、入力されたパルス信号ＰＷＭＯＵＴに応じた制御信号ＰＧＡＴＥ及びＮＧＡＴＥをそれぞれ生成して出力し、スイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２のスイッチングが行われる。

切替信号Ｓｍｃがハイレベルになって、スイッチングレギュレータ３ａが起動した際、誤差増幅回路２２の出力信号ＥＲＲＯＵＴが所望の電圧に達しておらず、スイッチングトランジスタＭ２１のオンデューティサイクルが本来必要な値から誤差が生じている。特に、スイッチングレギュレータ３ａの起動直後は該オンデューティサイクルが小さいため、出力電圧ＶＯＵＴにアンダーシュートが発生する。そこで、スイッチングレギュレータ３ａの起動時にはスイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２を強制的にオフさせて遮断状態にして、ＬＤＯ２の出力電圧を出力端子ＯＵＴから出力するようにした。誤差増幅回路２２の出力信号ＥＲＲＯＵＴの電圧が基準電圧Ｖｒ３以上になるとスイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２をスイッチングさせてスイッチングレギュレータ３ａから出力電圧が出力端子ＯＵＴに出力されるようにしたことから、出力電圧ＶＯＵＴのアンダーシュートを軽減させることができる。

誤差増幅回路２２の出力信号ＥＲＲＯＵＴの電圧が基準電圧Ｖｒ３以上になった場合、スイッチングレギュレータ３ａにおいて、出力電圧ＶＯＵＴが大きくなると、誤差増幅回路２２の出力信号ＥＲＲＯＵＴの電圧が低下し、ＰＷＭコンパレータ２４からのパルス信号ＰＷＭＯＵＴのデューティサイクルは小さくなる。この結果、スイッチングトランジスタＭ２１がオンする時間が短くなり、それに応じて同期整流用トランジスタ２２がオンする時間が長くなって、出力電圧ＶＯＵＴが低下するように制御される。

また、出力電圧ＶＯＵＴが小さくなると、誤差増幅回路２２の出力信号ＥＲＲＯＵＴの電圧が上昇し、ＰＷＭコンパレータ２４からのパルス信号ＰＷＭＯＵＴのデューティサイクルは大きくなる。この結果、スイッチングトランジスタＭ２１がオンする時間が長くなり、それに応じて同期整流用トランジスタＭ２２がオンする時間が短くなって、出力電圧ＶＯＵＴが上昇するように制御される。このような動作を繰り返して、出力電圧ＶＯＵＴは所定の電圧で一定になるように制御される。
次に、タイミング調整回路４ａは、切替信号Ｓｍｃがハイレベルに立ち上がってから第１の所定時間Ｔ１が経過すると、制御信号Ｓｃ１をローレベルに立ち下げて第１基準電圧発生回路１１及び誤差増幅回路１２の動作を停止させて消費電流をカットし出力トランジスタＭ１１をオフさせてＬＤＯ２の動作を停止させる。

このように、本第２の実施の形態における電源装置は、外部からの切替信号Ｓｍｃに応じて、ＬＤＯ２とスイッチングレギュレータ３ａを選択して作動させ、ＬＤＯ２からスイッチングレギュレータ３ａに切り替えて作動させる際に、ＬＤＯ２とスイッチングレギュレータ３ａの動作期間をオーバーラップさせ、スイッチングレギュレータ３ａが起動すると誤差増幅回路２２の出力電圧ＥＲＲＯＵＴが基準電圧Ｖｒ３以上になるまではスイッチングトランジスタＭ２１及び同期整流用トランジスタＭ２２をそれぞれオフさせて遮断状態になるようにし、前記オーバーラップさせている期間を、起動時に誤差増幅回路２２の出力電圧ＥＲＲＯＵＴが基準電圧Ｖｒ３以上になるまでに要する時間以上になるようにした。このことから、前記第１の実施の形態と同様の効果を得ることができる。

本発明の第１の実施の形態における電源装置の回路例を示した図である。図１の電源装置１の動作例を示したタイミングチャートである。本発明の第２の実施の形態における電源装置の回路例を示した図である。図３の各信号の例を示したタイミングチャートである。

符号の説明

１，１ａ電源装置
２ＬＤＯ
３，３ａスイッチングレギュレータ
４，４ａタイミング調整回路
１０負荷
１１第１基準電圧発生回路
１２，２２誤差増幅回路
２１第２基準電圧発生回路
２３発振回路
２４ＰＷＭコンパレータ
２５，２５ａ出力制御回路
４１コンパレータ
４２第３基準電圧発生回路
Ｍ１１出力トランジスタ
Ｍ２１スイッチングトランジスタ
Ｍ２２，Ｍ２３同期整流用トランジスタ
Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２抵抗
Ｌインダクタ
Ｃコンデンサ

Claims

入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する電源装置において、
前記入力電圧を所定の電圧に変換して前記出力端子に出力する同期整流型スイッチングレギュレータと、
前記入力電圧を所定の電圧に変換して前記出力端子に出力するリニアレギュレータと、
外部から入力された制御信号に応じて、前記リニアレギュレータの駆動制御を行うと共に前記同期整流型スイッチングレギュレータの動作制御を行うタイミング調整回路部と、
を備え、
前記同期整流型スイッチングレギュレータは、前記外部からの制御信号によって駆動制御され、該外部からの制御信号によって起動されてから、前記タイミング調整回路部から所定の信号が入力されるまでの間、スイッチングトランジスタのスイッチングによって前記入力電圧で充電が行われるインダクタの放電を行う同期整流用トランジスタの電流駆動能力を低下させることを特徴とする電源装置。
前記タイミング調整回路部は、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第１の所定時間の間、前記リニアレギュレータを作動させ、該第１の所定時間が経過すると、前記リニアレギュレータの動作を停止させることを特徴とする請求項１記載の電源装置。
前記タイミング調整回路部は、同期整流型スイッチングレギュレータが起動してから、前記第１の所定時間よりも長い第２の所定時間が経過するまでの間、該同期整流型スイッチングレギュレータに前記所定の信号を出力して該同期整流用トランジスタの電流駆動能力を低下させることを特徴とする請求項２記載の電源装置。
前記同期整流型スイッチングレギュレータは、
入力された第１の制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された第２の制御信号に応じてスイッチングし該インダクタの放電を行う第１の同期整流用トランジスタと、
入力された第３の制御信号に応じてスイッチングし前記インダクタの放電を行う、前記第１の同期整流用トランジスタよりも電流駆動能力の小さい第２の同期整流用トランジスタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記第１及び／又は第２の同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
を備え、
前記制御回路部は、前記タイミング調整回路部から同期整流用トランジスタの電流駆動能力を低下させるための信号が入力されている間、前記第１の同期整流用トランジスタをオフさせて遮断状態にすると共に前記第２の同期整流用トランジスタを使用して前記インダクタを放電させることを特徴とする請求項１、２又は３記載の電源装置。
前記制御回路部は、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路を備え、前記第１の所定時間は、同期整流型スイッチングレギュレータの起動時に該誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が所定値以上になるまでに要する時間以上であることを特徴とする請求項４記載の電源装置。
入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する電源装置において、
前記入力電圧を所定の電圧に変換して前記出力端子に出力する同期整流型スイッチングレギュレータと、
前記入力電圧を所定の電圧に変換して前記出力端子に出力するリニアレギュレータと、
外部から入力された制御信号に応じて、前記リニアレギュレータ及び前記同期整流型スイッチングレギュレータの駆動制御を行うタイミング調整回路部と、
を備え、
前記同期整流型スイッチングレギュレータは、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路を備え、同期整流型スイッチングレギュレータの起動時に該誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が所定値以上になるまでの間、インダクタの充電を行うスイッチングトランジスタと、該インダクタの放電を行う同期整流用トランジスタをそれぞれ強制的にオフさせて遮断状態にすることを特徴とする電源装置。
前記タイミング調整回路部は、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えて駆動させることを示す前記外部からの制御信号が入力されると、第１の所定時間の間、前記リニアレギュレータと同期整流型スイッチングレギュレータをそれぞれ作動させ、該第１の所定時間が経過すると、前記リニアレギュレータの動作を停止させることを特徴とする請求項６記載の電源装置。
前記第１の所定時間は、同期整流型スイッチングレギュレータの起動時に前記誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が前記所定値以上になるまでに要する時間以上であることを特徴とする請求項７記載の電源装置。
入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する同期整流型スイッチングレギュレータとリニアレギュレータとを備え、外部からの制御信号に応じて該同期整流型スイッチングレギュレータと該リニアレギュレータを切り替えて作動させる電源装置の動作制御方法において、
前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第１の所定時間の間、前記リニアレギュレータを作動させ、該第１の所定時間よりも長い第２の所定時間が経過するまでの間、前記同期整流型スイッチングレギュレータにおける同期整流用トランジスタの電流駆動能力を低下させることを特徴とする電源装置の動作制御方法。
前記リニアレギュレータから前記同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されてから前記第１の所定時間が経過すると、前記リニアレギュレータの動作を停止させることを特徴とする請求項９記載の電源装置の動作制御方法。
入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する同期整流型スイッチングレギュレータとリニアレギュレータとを備え、外部からの制御信号に応じて該同期整流型スイッチングレギュレータと該リニアレギュレータを切り替えて作動させる電源装置の動作制御方法において、
前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記同期整流型スイッチングレギュレータの電圧出力を強制的に停止させることを特徴とする電源装置の動作制御方法。
前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記比例電圧と前記所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記リニアレギュレータを作動させることを特徴とする請求項１１記載の電源装置の動作制御方法。