JP2008053473A

JP2008053473A - Patterning method, laminate, array substrate, and electronic device

Info

Publication number: JP2008053473A
Application number: JP2006228382A
Authority: JP
Inventors: Tomoji Kawai; 知二川合; Hidekazu Tanaka; 秀和田中; Naoki Suzuki; 直毅鈴木
Original assignee: Osaka University NUC
Current assignee: Osaka University NUC
Priority date: 2006-08-24
Filing date: 2006-08-24
Publication date: 2008-03-06

Abstract

PROBLEM TO BE SOLVED: To provide a patterning method for realizing the formation of a film having a fine pattern, a laminate manufactured using this patterning method, an array substrate, and a finer electronic device. SOLUTION: The patterning method comprises the steps of forming a mask M1 consisting of a metal-containing layer and provided with an opening 17 of a desired pattern on a substrate 10, forming a film 20 to be patterned on the region on the substrate 10 wherein the opening 17 is provided and on the mask M1, and peeling off the mask M1 from the substrate 10. The area of the opening 17 at side of the substrate 10 is the same as that of the other opening 17 or is smaller than the area of the other opening 17. COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、パターニング方法、特に高温の熱処理を経て形成される膜のパターニング方法、このパターニング方法を適用した積層体、アレイ基板および電子デバイスに関するものである。 The present invention relates to a patterning method, in particular, a patterning method for a film formed through a high-temperature heat treatment, a laminate, an array substrate, and an electronic device to which the patterning method is applied.

酸化物半導体デバイスの形成においては、酸化物半導体デバイスを構成する酸化物膜の形成およびパターニングを繰り返すことにより形成される。このような酸化物膜のパターニングには、従来からフォトリソグラフィ法が広く用いられている。フォトリソグラフィ法は大別してトップダウン手法とボトムアップ手法とに分けることができる。 In forming an oxide semiconductor device, the oxide semiconductor device is formed by repeating formation and patterning of an oxide film constituting the oxide semiconductor device. A photolithography method has been widely used for patterning such an oxide film. Photolithographic methods can be roughly divided into a top-down method and a bottom-up method.

まずトップダウン手法においては、レジストをレーザーにより加工し、レジストに穴を開け、そこから薬液を流し込み、パターンのないところのみを除去する。しかし、酸化物膜に対してフォトリソグラフィとウェットケミカルエッチングとを行うフォトリソグラフィ法の適用はシリコン基板ほど容易ではなく、その分解能は、１μｍ程度である。これは、レジストと酸化物膜との密着性が悪く、レジストパターンの下までエッチングが進んでしまうからであると考えられる。また膜種によってはＰＺＴのように薬液によって除去することができない膜もある。 First, in the top-down method, a resist is processed with a laser, a hole is made in the resist, a chemical solution is poured from there, and only a portion having no pattern is removed. However, application of a photolithography method that performs photolithography and wet chemical etching on an oxide film is not as easy as a silicon substrate, and its resolution is about 1 μm. This is presumably because the adhesion between the resist and the oxide film is poor and the etching proceeds to below the resist pattern. Depending on the film type, there are some films such as PZT that cannot be removed by chemicals.

ボトムアップ手法のうち、代表的なものとして、リフトオフ法を挙げることができる。リフトオフ法によれば、フォトリソグラフィ法などにより反転パターンのレジストを形成した後、このレジストの上に所望の膜を形成し、レジストを除去することで形成される。この手法では、レジストパターンの形がほぼ正確に反映される点で、微細加工法として優れている。しかし、レジストは高温に耐えることができないため、このリフトオフ法では金属酸化膜などの、高温条件下での形成を必要とする膜をパターニングすることができないという問題があった。 Among the bottom-up methods, a lift-off method can be given as a representative one. According to the lift-off method, a resist having an inverted pattern is formed by a photolithography method or the like, then a desired film is formed on the resist, and the resist is removed. This method is excellent as a fine processing method in that the shape of the resist pattern is reflected almost accurately. However, since the resist cannot withstand high temperatures, this lift-off method has a problem that a film such as a metal oxide film that needs to be formed under high temperature conditions cannot be patterned.

このような問題を解決するため、特許文献１には、反転パターンのマスクとしてレジストではなくＮａＣｌを用いてＭｇＯ層をパターニングする方法が開示されている。また、特許文献２には、反転パターンのマスクとして電気メッキ法により形成したメッキ層を用い、強誘電体薄膜をパターニングする方法が開示されている。
特開平０５−３３５６３８号公報（平成５年１２月１７日公開）特開平０６−２６０４７８号公報（平成６年９月１６日公開） In order to solve such a problem, Patent Document 1 discloses a method of patterning an MgO layer using NaCl as a mask for a reverse pattern instead of resist. Patent Document 2 discloses a method of patterning a ferroelectric thin film using a plating layer formed by electroplating as a mask for a reverse pattern.
JP 05-335638 A (published on December 17, 1993) Japanese Patent Laid-Open No. 06-260478 (published on September 16, 1994)

しかしながら、特許文献１に開示のようにＮａＣｌ、ＣａＯなどをマスクとした場合には、高温での熱処理を要する膜を形成する方法に適用することができない。ＮａＣｌ、ＣａＯは高温での熱処理に耐えることができず、昇華してしまい、マスクとしての役割を果たすことができないためである。また、特許文献２に開示の技術では、マスクとなるメッキ層を電気メッキで形成しており、メッキ層は、開口の上方に向かって径が小さくなるようオーバーハング形状を維持している。そのため、微細なパターンを形成したい場合には、所望のパターンよりもさらに小さい開口端を有するメッキ層を形成しなくてはならず、開口中にパターニングされる膜を形成することが困難となる。 However, when NaCl, CaO, or the like is used as a mask as disclosed in Patent Document 1, it cannot be applied to a method of forming a film that requires heat treatment at a high temperature. This is because NaCl and CaO cannot withstand heat treatment at a high temperature, sublimate, and cannot serve as a mask. In the technique disclosed in Patent Document 2, a plating layer serving as a mask is formed by electroplating, and the plating layer maintains an overhang shape so that the diameter decreases toward the upper side of the opening. Therefore, when it is desired to form a fine pattern, a plating layer having an opening end smaller than the desired pattern must be formed, and it becomes difficult to form a film to be patterned in the opening.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、微細なパターンを有する膜の形成を実現するパターニング方法と、このパターニング方法を用いた積層体、アレイ基板ならびに電子デバイスを提供することにある。 The present invention has been made in view of the above-described problems, and an object thereof is a patterning method for realizing formation of a film having a fine pattern, and a laminate, an array substrate, and an electronic device using the patterning method. Is to provide.

本発明に係るパターニング方法は、金属含有層からなり、所望のパターンの開口が設けられているマスクを基板の上に形成する工程と、前記基板上の前記開口が設けられた領域および前記マスクの上に被パターニング膜を形成する工程と、前記マスクを前記基板から剥離する工程と、を含み、前記開口は、前記基板側の開口端の面積が他方の開口端の面積と同一であるか、または他方の開口端の面積より小さいことを特徴とする。 The patterning method according to the present invention includes a step of forming a mask formed of a metal-containing layer and provided with an opening of a desired pattern on a substrate, a region provided with the opening on the substrate, and the mask A step of forming a film to be patterned on and a step of peeling the mask from the substrate, wherein the opening has the same area of the opening end on the substrate side as the area of the other opening end, Or it is smaller than the area of the other opening end, It is characterized by the above-mentioned.

上記構成によれば、第１マスクの開口は、基板から離れた開口端面の面積がそれ以外の部分の平面面積と比べて同一または大きい。つまり、マスクの開口上端は、形成したい膜のパターンとほぼ同一の幅を有する。そのため、開口内に被パターニング膜の形成を良好に行うことができる。その結果、形状の崩れなどがなく、所望のパターンの膜を形成することができる。なお、本発明において金属含有層とは、金属含有化合物、合金層などを含む。 According to the above configuration, the opening of the first mask has the same or larger opening end surface area away from the substrate than the planar area of the other portions. That is, the upper end of the opening of the mask has almost the same width as the pattern of the film to be formed. Therefore, the film to be patterned can be satisfactorily formed in the opening. As a result, a film having a desired pattern can be formed without any shape collapse. In the present invention, the metal-containing layer includes a metal-containing compound, an alloy layer, and the like.

本発明に係るパターニング方法では、前記基板側の開口端の幅は、１０ｎｍ以上、１０００ｎｍ以下であることが好ましい。 In the patterning method according to the present invention, the width of the opening end on the substrate side is preferably 10 nm or more and 1000 nm or less.

本発明に係るパターニング方法では、前記被パターニング膜は多層膜であることが好ましい。この構成によれば、被パターニング膜が多層膜であっても、形状の崩れがなく所望の形状の積層体を得ることができる。また、マスクの開口が所望の形状を有することで、多層膜を形成した場合には、その側面が面一となった積層体を形成することができる。 In the patterning method according to the present invention, the film to be patterned is preferably a multilayer film. According to this configuration, even if the film to be patterned is a multilayer film, a laminated body having a desired shape can be obtained without being deformed. Moreover, when a multilayer film is formed by forming the opening of the mask in a desired shape, it is possible to form a laminated body whose side surfaces are flush with each other.

本発明に係るパターニング方法では、前記被パターニング膜を形成する工程が、２００℃以上、８００℃以下の熱処理を含むことが好ましい。この構成では、マスクは金属含有層からなるため、高温の熱処理を経て形成される場合であっても、形状の崩れなどを起こすことがない。その結果、膜のパターニングを良好に行うことができる。 In the patterning method according to the present invention, it is preferable that the step of forming the film to be patterned includes a heat treatment at 200 ° C. or higher and 800 ° C. or lower. In this configuration, since the mask is made of a metal-containing layer, the shape does not collapse even when it is formed through a high-temperature heat treatment. As a result, the film can be satisfactorily patterned.

本発明に係るパターニング方法では、前記被パターニング膜は金属酸化物からなる膜であることが好ましい。 In the patterning method according to the present invention, the patterning film is preferably a film made of a metal oxide.

本発明に係るパターニング方法では、前記マスクは、アモルファス層であることが好ましい。この構成によれば、結晶質の金属層を用いる場合と比してマスクの除去を容易に行うことができる。そのため、マスク除去時に、被パターニング膜が劣化することを抑制することができる。 In the patterning method according to the present invention, the mask is preferably an amorphous layer. According to this configuration, the mask can be easily removed as compared with the case where a crystalline metal layer is used. Therefore, it is possible to suppress deterioration of the film to be patterned at the time of removing the mask.

本発明に係るパターニング方法では、前記マスクは、アモルファスＭｇＯであることが好ましい。本願出願人は、マスクとして最適な材質について鋭意研究の結果、アモルファスＭｇＯが水に可溶であることを見出した。このアモルファスＭｇＯをマスクとして用いることで、被パターニング膜および基板にダメージを与えることなく良好なパターニングを実現できる。 In the patterning method according to the present invention, the mask is preferably amorphous MgO. The applicant of the present application has found that amorphous MgO is soluble in water as a result of diligent research on an optimal material as a mask. By using this amorphous MgO as a mask, good patterning can be realized without damaging the film to be patterned and the substrate.

本発明に係るパターニング方法では、前記マスクは、アモルファスＭｏであってもよい。このアモルファスＭｏは過酸化水素またはアルカリ水溶液によって除去することができる。これをマスクとして用いることで、被パターニング膜および基板にダメージを与えることなく良好なパターニングを実現できる。 In the patterning method according to the present invention, the mask may be amorphous Mo. This amorphous Mo can be removed with hydrogen peroxide or an alkaline aqueous solution. By using this as a mask, good patterning can be realized without damaging the film to be patterned and the substrate.

また、アモルファスＭｏを用いたパターニング方法では、被パターニング膜の形成温度が４００℃を超える場合、Ｍｏが結晶化して除去しにくくなるという問題点がある。この場合は前記基板と前記マスクとの間にＳｉＯ_２、ＴｉＯ_２などのアモルファス層が形成されていることが好ましい。この構成によれば、アモルファスＭｏマスクを結晶化させることなくマスクの除去を容易に行うことができる。 Further, the patterning method using amorphous Mo has a problem that when the formation temperature of the film to be patterned exceeds 400 ° C., Mo is crystallized and is difficult to remove. In this case, an amorphous layer such as SiO _{2 or} TiO ₂ is preferably formed between the substrate and the mask. According to this configuration, the mask can be easily removed without crystallizing the amorphous Mo mask.

本発明に係るパターニング方法では、前記マスクが水溶性の金属含有層からなることが好ましい。この構成によれば、水によりマスクを基板から剥離できるため被パターニング膜へ与えるダメージを最小限にすることができる。 In the patterning method according to the present invention, it is preferable that the mask comprises a water-soluble metal-containing layer. According to this configuration, since the mask can be peeled from the substrate with water, damage to the film to be patterned can be minimized.

本発明に係るパターニング方法では、前記マスクを形成する工程は、前記基板の上に前記開口が設けられる位置に凸部を形成すること、前記凸部が形成されていない前記基板の上および前記凸部の上に金属含有層を形成すること、および、前記凸部を前記基板から剥離することを含むことが好ましい。 In the patterning method according to the present invention, the step of forming the mask includes forming a convex portion at a position where the opening is provided on the substrate, and forming the convex portion on the substrate where the convex portion is not formed. Preferably, the method includes forming a metal-containing layer on the portion and peeling the convex portion from the substrate.

本発明に係るパターニング方法では、前記凸部は、前記基板の上にレジスト層を形成し、該凸部に対応する凹部を有する型を押圧することで形成されることが好ましい。この構成によれば、いわゆるインプリント法により凸部を形成することができる。インプリント法は大面積のパターニングを良好に行うことができるため、例えば、パターニングされた膜（積層体を含む）が規則的に配列したアレイ基板を提供することができる。 In the patterning method according to the present invention, it is preferable that the convex portion is formed by forming a resist layer on the substrate and pressing a mold having a concave portion corresponding to the convex portion. According to this configuration, the convex portion can be formed by a so-called imprint method. Since the imprint method can satisfactorily pattern a large area, for example, an array substrate in which patterned films (including a laminate) are regularly arranged can be provided.

本発明に係る積層体は、上述の本発明に係るパターニング方法により形成されたことを特徴とする。 The laminate according to the present invention is formed by the patterning method according to the present invention described above.

本発明に係るアレイ基板は、上述の本発明に係るパターニング方法により形成された膜が基板内に配列されていることを特徴とする。この構成によれば、微細なパターンの膜（被パターニング膜が多層膜である場合には積層体となる）が規則的に配列されたアレイ基板を提供することができる。 The array substrate according to the present invention is characterized in that films formed by the above-described patterning method according to the present invention are arranged in the substrate. According to this configuration, it is possible to provide an array substrate in which fine-patterned films (a laminated body when the film to be patterned is a multilayer film) are regularly arranged.

本発明に係る電子デバイスは、上述の本発明に係るパターニング方法により形成された膜を含むことを特徴とする。この構成によれば、微細化が図られた各種電子デバイス（電界効果型トランジスタ、ＭＲＡＭおよびＰＲＡＭなど）を提供することができる。 An electronic device according to the present invention includes a film formed by the above-described patterning method according to the present invention. According to this configuration, it is possible to provide various electronic devices (such as field effect transistors, MRAM, and PRAM) that are miniaturized.

本発明に係るパターニング方法によれば、形成したい膜の幅に合わせた開口を有し、化学的および物理的に安定した第１マスクが形成された状態で、開口を埋め込む被パターニング膜を形成する。その後、不要な被パターニング膜を第１マスクと共に除去することで膜をパターニングすることができる。そのため、金属酸化物膜のように高温の熱処理を経て形成される膜であっても、微細なパターンの膜を形成することができる。 According to the patterning method of the present invention, a film to be patterned for embedding an opening is formed in a state in which an opening that matches the width of the film to be formed is formed and a chemically and physically stable first mask is formed. . Thereafter, the unnecessary film to be patterned can be removed together with the first mask to pattern the film. Therefore, a film with a fine pattern can be formed even when the film is formed through a high-temperature heat treatment such as a metal oxide film.

以下に、本発明の実施形態について図面を参照しつつ説明する。 Embodiments of the present invention will be described below with reference to the drawings.

１．パターニング方法
図１から図６に、本発明の実施形態に係るパターニング方法を示す。なお、以下の説明では、本実施形態に係るパターニング方法を基板の上にパターニングされた膜が規則的に配列されたアレイ基板に適用した場合を例として説明する。 1. Patterning Method FIGS. 1 to 6 show a patterning method according to an embodiment of the present invention. In the following description, the case where the patterning method according to the present embodiment is applied to an array substrate in which films patterned on the substrate are regularly arranged will be described as an example.

（１）基板１０の上に第１パターンの凸部１６（図２参照）を形成する。本実施形態では、基板１０としては、シリコン基板、ガリウムヒ素基板など公知の各種基板を用いることができる。中でも結晶性基板を用いると、基板上にエピタキシャル成長法により被パターニング膜を良好に形成することができるという利点がある。凸部１６の形成は、以下に示す方法で行うことができる。まず、図１に示すように、基板１０の上にレジスト層１２を形成する。基板１０と離間した位置であって、レジスト層１２の上方に所定のパターンの凹部１５を有する型１４を配置する。型１４としては、石英モールドを用いることができる。その後、型１４をレジスト層１２に押圧する。これにより、図２に示すように、レジスト層１２には、型１４の凹部１５に対応する凸部１６が形成される。この凸部１６を有するレジスト層１２は、後述のマスクＭ１を形成するためのマスクの役割を果たす。 (1) A first pattern of protrusions 16 (see FIG. 2) is formed on the substrate 10. In the present embodiment, various known substrates such as a silicon substrate and a gallium arsenide substrate can be used as the substrate 10. In particular, when a crystalline substrate is used, there is an advantage that a film to be patterned can be favorably formed on the substrate by an epitaxial growth method. Formation of the convex part 16 can be performed by the method shown below. First, as shown in FIG. 1, a resist layer 12 is formed on a substrate 10. A mold 14 having a predetermined pattern of recesses 15 is disposed above the resist layer 12 at a position separated from the substrate 10. As the mold 14, a quartz mold can be used. Thereafter, the mold 14 is pressed against the resist layer 12. Thereby, as shown in FIG. 2, a convex portion 16 corresponding to the concave portion 15 of the mold 14 is formed in the resist layer 12. The resist layer 12 having the convex portions 16 serves as a mask for forming a mask M1 described later.

（２）次に、図３に示すように、凸部１６が形成されていない基板１０および凸部１６の上に金属含有層１８を形成する。金属含有層１８は、後述する被パターニング膜の形成条件に曝された場合であっても、その形状、基板１０との密着度が変化することのない層を用いる。金属含有層１８としては、単一の金属からなる金属層の他、金属酸化物に例示される金属を含有する化合物、合金層などを用いることができる。具体的には、アルカリ土類金属の酸化物、モリブデン、タングステン、ハロゲン化金属などを挙げることができる。そして、金属含有層１８はアモルファス層であることが好ましい。金属含有層１８がアモルファスの層であるとき、後述のマスクの除去を容易に行うことができる。中でも、アモルファスＭｇＯが水に溶けやすいことを本願出願人は見出した。このアモルファスＭｇＯを後述のマスクに用いることで、マスクを基板１０から容易に剥離することができる。アモルファスＭｇＯは、紫外光パルスレーザー蒸着法などの公知の形成方法により形成することができる。また、アモルファス状態のモリブデン、タングステンも、金属含有層１８の材料として好適に用いることができる。これらの膜は、過酸化水素やアルカリ溶液のように酸化物に損傷を与えない条件で除去することが可能である。さらには、酸素雰囲気で昇華させることも可能である。つまり、アモルファス状態のモリブデン、タングステンは、アセトン等の有機溶媒に対して非常に安定であり、酸化物基板との密着性が良く、硬度、安定性、除去の容易性という点で優れた材料である。 (2) Next, as shown in FIG. 3, the metal-containing layer 18 is formed on the substrate 10 on which the convex portions 16 are not formed and the convex portions 16. The metal-containing layer 18 is a layer in which the shape and the degree of adhesion with the substrate 10 do not change even when exposed to the formation conditions of the film to be patterned to be described later. As the metal-containing layer 18, in addition to a metal layer made of a single metal, a compound containing metal exemplified by a metal oxide, an alloy layer, or the like can be used. Specific examples include oxides of alkaline earth metals, molybdenum, tungsten, and metal halides. The metal-containing layer 18 is preferably an amorphous layer. When the metal-containing layer 18 is an amorphous layer, the mask described later can be easily removed. Above all, the present applicant has found that amorphous MgO is easily dissolved in water. By using this amorphous MgO for a mask described later, the mask can be easily peeled from the substrate 10. Amorphous MgO can be formed by a known forming method such as an ultraviolet light pulse laser deposition method. Amorphous molybdenum and tungsten can also be suitably used as the material of the metal-containing layer 18. These films can be removed under conditions that do not damage the oxide, such as hydrogen peroxide and alkaline solutions. Furthermore, it is possible to sublimate in an oxygen atmosphere. In other words, amorphous molybdenum and tungsten are very stable to organic solvents such as acetone, have good adhesion to the oxide substrate, and are excellent in terms of hardness, stability, and ease of removal. is there.

（３）次に、凸部１６と、凸部１６の上に形成されている金属含有層１８とを除去する。この工程は、凸部１６の材質に応じて、凸部１６を基板１０から剥離するのに必要な薬液に浸すことで行われる。凸部の材料としてレジスト層を用いたため、薬液としては、アセトンなどの公知のレジスト除去液を使用することができる。これにより、図４に示すように、基板１０に所定のパターンを有する金属含有層１８を残存させることができる。この残存した金属含有層１８は、マスクＭ１となり、型１４の凹部１５のパターンと対応する位置に開口１７を有している。 (3) Next, the convex portion 16 and the metal-containing layer 18 formed on the convex portion 16 are removed. This step is performed by immersing the convex portion 16 in a chemical solution necessary for peeling the convex portion 16 from the substrate 10 according to the material of the convex portion 16. Since the resist layer is used as the material for the convex portions, a known resist removing solution such as acetone can be used as the chemical solution. Thereby, as shown in FIG. 4, the metal-containing layer 18 having a predetermined pattern can remain on the substrate 10. This remaining metal-containing layer 18 becomes a mask M1 and has an opening 17 at a position corresponding to the pattern of the concave portion 15 of the mold 14.

ここで、マスクＭ１の開口１７の形状についてさらに説明する。開口１７は、基板１０側の開口端と、他方の開口端の平面面積が同一の大きさを有する。つまり、図４に示すように、開口１７の側面は基板１０の上面に対して好ましくは垂直となる形状を有する。そのため、特許文献２に開示されているように、電解メッキにより形成されたマスクのようにオーバーハング形状を有することがなく、開口１７の幅が微細であっても、被パターニング膜の埋め込みを良好に行うことができる。 Here, the shape of the opening 17 of the mask M1 will be further described. The opening 17 has the same size in the planar area of the opening end on the substrate 10 side and the other opening end. That is, as shown in FIG. 4, the side surface of the opening 17 has a shape that is preferably perpendicular to the upper surface of the substrate 10. Therefore, as disclosed in Patent Document 2, it does not have an overhang shape like a mask formed by electrolytic plating, and even if the width of the opening 17 is fine, the patterning film can be embedded well. Can be done.

（４）次に、図５に示すように、基板１０の露出面とマスクＭ１との上に被パターニング膜２０を形成する。被パターニング膜２０としては、形成したい膜によって各種様々な膜を形成することができる。特に、本実施形態では、高温での熱処理を経て形成される膜に好適に用いることができる。高温の熱処理を要する膜に適用した場合であっても、マスクＭ１が金属含有層１８からなるため、熱処理による形状の崩れや化学的性質の変化を起こすことがないためである。高温の熱処理を必要とする膜としては、金属酸化物からなる膜を例示することができる。たとえば、ＰＺＴ系膜、ＳＢＴ系膜、ＢＳＴＯ系膜、ペロブスカイト構造マンガン酸化物膜、Ｎｉフェライト系膜、フェライト系膜、酸化亜鉛膜、酸化ニッケル膜を例示することができる。これらの膜は、強誘電体膜や強磁性体膜とし用いることができ、トランジスタやメモリなどの電子デバイスに好適に用いることができる。そのため、これらの膜の微細パターンを形成できることにより、電子デバイスの微細化にも寄与することができる。 (4) Next, as shown in FIG. 5, a film to be patterned 20 is formed on the exposed surface of the substrate 10 and the mask M1. As the film to be patterned 20, various kinds of films can be formed depending on the film to be formed. In particular, the present embodiment can be suitably used for a film formed through a heat treatment at a high temperature. This is because even when applied to a film that requires high-temperature heat treatment, the mask M1 is made of the metal-containing layer 18, so that the shape is not broken or the chemical properties are not changed by the heat treatment. As a film that requires high-temperature heat treatment, a film made of a metal oxide can be exemplified. For example, a PZT film, an SBT film, a BSTO film, a perovskite structure manganese oxide film, a Ni ferrite film, a ferrite film, a zinc oxide film, and a nickel oxide film can be exemplified. These films can be used as a ferroelectric film or a ferromagnetic film, and can be suitably used for electronic devices such as transistors and memories. Therefore, by being able to form a fine pattern of these films, it is possible to contribute to miniaturization of electronic devices.

（５）次に、図６に示すように、マスクＭ１およびマスクＭ１の上に形成された被パターニング膜２０を除去する。これにより、基板１０の上に所定のパターンを有する膜２２を形成することができる。マスクＭ１およびマスクＭ１の上に形成された被パターニング膜２０の除去は、マスクＭ１の材質に応じて適宜選択される。薬液としては、マスクＭ１を除去することができ、被パターニング膜２０を劣化させることのない薬液を使用する。たとえば、マスクＭ１として、アモルファスのＭｇＯ層を使用した場合には、薬液として水を用いることができる。また、モリブデン層、タングステン層を使用した場合には、薬液として過酸化水素水、アルカリ水溶液を用いることができる。以上の工程により、本実施形態に係るパターニングを行うことができる。 (5) Next, as shown in FIG. 6, the mask M1 and the film to be patterned 20 formed on the mask M1 are removed. Thereby, the film 22 having a predetermined pattern can be formed on the substrate 10. The removal of the mask M1 and the patterned film 20 formed on the mask M1 is appropriately selected according to the material of the mask M1. As the chemical solution, a chemical solution that can remove the mask M1 and does not deteriorate the patterned film 20 is used. For example, when an amorphous MgO layer is used as the mask M1, water can be used as the chemical solution. Further, when a molybdenum layer or a tungsten layer is used, a hydrogen peroxide solution or an alkaline aqueous solution can be used as a chemical solution. Patterning according to this embodiment can be performed by the above steps.

本実施形態に係るパターニング方法によれば、マスクＭ１の開口１７は、基板１０と離れた側の開口端の平面形状が基板１０側の開口端の平面面積と比べて同一または大きい。そのため、開口１７内に被パターニング膜２０の形成を良好に行うことができる。その結果、形状の崩れなどがなく、所望のパターンの膜を形成することができる。特に、本実施形態に係るパターニング方法では、マスクＭ１は金属含有層１８で形成されているため、高温の熱処理を経て形成される強誘電体膜、強磁性体膜など金属酸化物膜のパターニングに適用することが好ましい。これは、マスクＭ１が高温の熱処理に曝されても形状の維持・化学的性質の安定性を有すると共に、被パターニング膜にダメージを与えることがなく除去できるという特性を有するためである。以上のように、本実施形態のパターニング方法によれば従来困難とされていた微細なパターンの金属酸化物膜を実現することができる。 According to the patterning method according to the present embodiment, the opening 17 of the mask M1 has the same or larger plane shape of the opening end on the side away from the substrate 10 than the plane area of the opening end on the substrate 10 side. Therefore, the film to be patterned 20 can be satisfactorily formed in the opening 17. As a result, a film having a desired pattern can be formed without any shape collapse. In particular, in the patterning method according to the present embodiment, since the mask M1 is formed of the metal-containing layer 18, it is used for patterning a metal oxide film such as a ferroelectric film or a ferromagnetic film formed through a high-temperature heat treatment. It is preferable to apply. This is because even if the mask M1 is exposed to a high-temperature heat treatment, it has the characteristics of maintaining the shape and stability of the chemical properties and removing it without damaging the film to be patterned. As described above, according to the patterning method of the present embodiment, it is possible to realize a metal oxide film having a fine pattern which has been conventionally difficult.

２．積層体
次に、本発明に係る積層体の実施形態の一例について図面を参照しつつ説明する。以下の説明では、まず構造について説明した後に形成方法について説明する。図７は、本実施形態に係る積層体を模式的に示す断面図である。なお、本実施形態では、一の基板上の積層体が規則的に配列されたアレイ基板の場合を例として説明する。 2. Laminate Next, an example of an embodiment of a laminate according to the present invention will be described with reference to the drawings. In the following description, the formation method will be described after the structure is first described. FIG. 7 is a cross-sectional view schematically showing the laminate according to this embodiment. In the present embodiment, an example of an array substrate in which stacked bodies on one substrate are regularly arranged will be described.

図７に示すように、本実施形態に係る積層体３０は、第１の層３２、第２の層３４および第３の層３６が順次積層されている。そして、この積層体３０は断面が面一となった微細なパターンを有し、そのサイズは１０ｎｍ以上、１０００ｎｍ以下である。第１の層３２、第２の層３４および第３の層３６は、互いに異なる膜質の層である。本実施形態の積層体では、３種の層が積層されている場合を図示したが、これに限定されない。２種以上の層が積層されていれば、本実施形態の積層体３０に該当する。 As illustrated in FIG. 7, in the stacked body 30 according to the present embodiment, a first layer 32, a second layer 34, and a third layer 36 are sequentially stacked. And this laminated body 30 has a fine pattern with the same cross section, and the size is 10 nm or more and 1000 nm or less. The first layer 32, the second layer 34, and the third layer 36 are layers having different film qualities. In the laminated body of this embodiment, although the case where three types of layers were laminated | stacked was illustrated, it is not limited to this. If two or more kinds of layers are laminated, it corresponds to the laminate 30 of the present embodiment.

次に、本実施形態に係る積層体３０の形成方法について図８を参照しつつ説明する。図８は、積層体３０の形成工程を示す断面図である。なお、以下の説明では、１．の項で説明したパターニング方法と共通する工程については詳細な説明を省略する。 Next, a method for forming the laminate 30 according to the present embodiment will be described with reference to FIG. FIG. 8 is a cross-sectional view showing a process of forming the stacked body 30. In the following description, 1. Detailed description of the steps common to the patterning method described in the above section will be omitted.

まず、パターニング方法の工程（１）〜（３）を行い、基板１０の上にマスク層Ｍ１を形成する。ついで、図８に示すように、基板１０の露出面と、マスクＭ１との上に、被パターニング膜２０を形成する。本実施形態では、第１の層２０ａ、第２の層２０ｂおよび第３の層２０ｃとが順次積層された被パターニング膜２０を形成する。その後、マスクＭ１を基板１０から剥離することにより、マスクＭ１およびマスクＭ１の上に形成されている被パターニング膜２０を除去する。基板１０に残存した被パターニング膜２０が積層体３０となる。つまり、第１の層２０ａ、第２の層２０ｂおよび第３の層２０ｃはそれぞれパターニングされて、第１の層３０、第２の層３２および第３の層３４となる。 First, steps (1) to (3) of the patterning method are performed to form a mask layer M1 on the substrate 10. Next, as shown in FIG. 8, a film to be patterned 20 is formed on the exposed surface of the substrate 10 and the mask M1. In the present embodiment, the patterned film 20 is formed in which the first layer 20a, the second layer 20b, and the third layer 20c are sequentially stacked. Thereafter, the mask M1 is peeled from the substrate 10 to remove the mask M1 and the film to be patterned 20 formed on the mask M1. The patterned film 20 remaining on the substrate 10 becomes the stacked body 30. That is, the first layer 20a, the second layer 20b, and the third layer 20c are patterned to become the first layer 30, the second layer 32, and the third layer 34, respectively.

本実施形態に係る積層体３０は、上述のパターニング方法を適用して形成される。そのため、マスクＭ１の開口１７内に被パターニング膜２０の形成を良好に行うことができる。膜種の異なる層を積層した後にフォトリソグラフィ法などより一括してエッチングする場合、各膜のエッチングレートの違いが原因で良好なエッチングを実現できないことがある。しかし、本実施形態によれば、リフトオフ法によりパターンが形成されるため上記問題を回避することができ、所望の形状の積層体を形成することができる。 The stacked body 30 according to this embodiment is formed by applying the above-described patterning method. Therefore, the patterning film 20 can be satisfactorily formed in the opening 17 of the mask M1. When layers of different film types are stacked and then etched together by a photolithography method or the like, good etching may not be realized due to a difference in etching rate of each film. However, according to this embodiment, since the pattern is formed by the lift-off method, the above problem can be avoided, and a laminated body having a desired shape can be formed.

さらに、多層膜の一部に強誘電体などの金属酸化物膜を用いた場合であっても、金属酸化物膜の結晶化に必要な温度に耐えることができるマスクＭ１を使用することで各層が所望の結晶状態を有する積層体３０を形成することができる。例えば、マスクＭ１の代わりにレジスト層を用いて強誘電体を含む積層体を形成する場合に以下問題が起こることがある。レジスト層が結晶化の温度に耐えられないため、強誘電体材料層を仮焼成し乾燥させレジスト層を剥離した後（パターンを形成した後）に、結晶化熱処理を行うと強誘電体材料層と他の層が混合してしまうのである。しかし、本実施形態によれば結晶化された金属酸化膜が形成された後にマスクＭ１の剥離を行うことができるため、上記問題を回避することができる。 Further, even when a metal oxide film such as a ferroelectric is used as a part of the multilayer film, each layer can be obtained by using the mask M1 that can withstand the temperature necessary for crystallization of the metal oxide film. Can form a stacked body 30 having a desired crystal state. For example, the following problem may occur when a stacked body including a ferroelectric is formed using a resist layer instead of the mask M1. Since the resist layer cannot withstand the crystallization temperature, the ferroelectric material layer is temporarily fired and dried, and after the resist layer is peeled off (after the pattern is formed), the crystallization heat treatment is performed. And other layers will mix. However, according to the present embodiment, since the mask M1 can be peeled after the crystallized metal oxide film is formed, the above problem can be avoided.

３．実験例
以下に本実施形態に係るパターニング方法を適用した形成したアレイ基板の実験例を示す。 3. Experimental Example An experimental example of the formed array substrate to which the patterning method according to this embodiment is applied will be shown below.

（実験例１）
まず、シリコン基板上にＰＭＭＡ膜（レジスト層）を塗布法により形成した。ついで、ＰＭＭＡ膜に石英モールドを押圧することで、アレイパターン（８００ｎｍ×８００ｎｍ〜３μｍ×３μｍ、深さ１００ｎｍの穴）を形成した。その後、この上にパルスレーザー蒸着法により室温に於いてアモルファスＭｇＯ（膜厚２０ｎｍ）を形成した。この様子を図１９（ａ）に示す。アセトン中超音波洗浄により、ＰＭＭＡ層を除去しアモルファスＭｇＯからなるマスク（マスクＭ１に相当する）を形成する。この様子を図１９（ｂ）に示す。さらに、パルスレーザー蒸着法により、基板温度３６０℃、酸素ガス圧１０^−４Ｐａにおいて（Ｆｅ，Ｚｎ）_３Ｏ_４薄膜（７ｎｍ）を積層した。この様子を図１９（ｃ）に示す。その後純水中超音波洗浄によりアモルファスＭｇＯ層からリフトオフした。その結果、図１９（ｄ）に示すように、（Ｆｅ，Ｚｎ）_３Ｏ_４薄膜中にホールアレイを形成できたこと確認された。なお、図１９は、光学顕微鏡により観察される様子示す図である。 (Experimental example 1)
First, a PMMA film (resist layer) was formed on a silicon substrate by a coating method. Then, a quartz mold was pressed against the PMMA film to form an array pattern (800 nm × 800 nm to 3 μm × 3 μm, hole with a depth of 100 nm). Thereafter, amorphous MgO (thickness 20 nm) was formed thereon at room temperature by a pulse laser deposition method. This is shown in FIG. The PMMA layer is removed by ultrasonic cleaning in acetone to form a mask (corresponding to the mask M1) made of amorphous MgO. This situation is shown in FIG. Furthermore, a (Fe, Zn) ₃ O ₄ thin film (7 nm) was laminated at a substrate temperature of 360 ° C. and an oxygen gas pressure of 10 ⁻⁴ Pa by a pulse laser deposition method. This is shown in FIG. Thereafter, the amorphous MgO layer was lifted off by ultrasonic cleaning in pure water. As a result, as shown in FIG. 19D, it was confirmed that a hole array could be formed in the (Fe, Zn) ₃ O ₄ thin film. FIG. 19 is a diagram showing a state observed with an optical microscope.

（実験例２）
まず、シリコン基板上にＰＭＭＡ膜（レジスト層）を塗布法により形成した。ついで、ＰＭＭＡ膜に石英モールドを押圧することで、アレイパターン（７００ｎｍ×７００ｎｍ〜１０μｍ×１０μｍ、高さ１００ｎｍのドット）を形成した。その後、この上にマグネトロンスパッタリング法により室温においてアモルファスＭｏ（膜厚５０ｎｍ）を形成した。その後、アセトン中超音波洗浄により、ＰＭＭＡ層を除去しアモルファスＭｏパターンを形成した。ついで、パルスレーザー蒸着法により、基板温度３６０℃、酸素ガス圧１０^−４-Ｐａにおいて（Ｆｅ，Ｍｎ）_３Ｏ_４の薄膜（１０ｎｍ）を積層した。その後、１０ｖｏｌ％過酸化水素水中で超音波洗浄によりアモルファスＭｏ層をリフトオフ法により除去した。その結果、（Ｆｅ，Ｍｎ）_３Ｏ_４ナノドットアレイを形成できたことが確認された（図２０（ａ）（ｂ））。 (Experimental example 2)
First, a PMMA film (resist layer) was formed on a silicon substrate by a coating method. Then, an array pattern (700 nm × 700 nm to 10 μm × 10 μm, height 100 nm dots) was formed by pressing a quartz mold against the PMMA film. Thereafter, amorphous Mo (film thickness: 50 nm) was formed thereon at room temperature by a magnetron sputtering method. Thereafter, the PMMA layer was removed by ultrasonic cleaning in acetone to form an amorphous Mo pattern. Next, a thin film (10 nm) of (Fe, Mn) ₃ O ₄ was laminated at a substrate temperature of 360 ° C. and an oxygen gas pressure of 10 ^−4- Pa by a pulse laser deposition method. Thereafter, the amorphous Mo layer was removed by a lift-off method by ultrasonic cleaning in 10 vol% hydrogen peroxide water. As a result, it was confirmed that a (Fe, Mn) ₃ O ₄ nanodot array could be formed (FIGS. 20A and 20B).

（実験例３）
まず、シリコン基板上に熱酸化膜を形成し、その上にＰＭＭＡ膜（レジスト層）を塗布法により形成した。ついで、ＰＭＭＡ膜に石英モールドを押圧することで、アレイパターン（８００ｎｍ×８００ｎｍ〜３μｍ×３μｍ、深さ１００ｎｍの穴）を形成した。その後、この上にパルスレーザー蒸着法により室温に於いてアモルファスＭｇＯ（膜厚２５ｎｍ）を形成した。アセトン中超音波洗浄により、ＰＭＭＡ層を除去しアモルファスＭｇＯからなるマスクを形成する。さらに、パルスレーザー蒸着法により、基板温度５００℃、酸素ガス圧１０^−１ＰａにおいてＺｎＯ薄膜（１５ｎｍ）を形成した。つづけて、パルスレーザー蒸着法により、基板温度４５０℃、酸素ガス圧１０^−４Ｐａにおいて（Ｆｅ，Ｚｎ）_３Ｏ_４薄膜（１０ｎｍ）を積層した。その後純水中超音波洗浄によりアモルファスＭｇＯ層をリフトオフした。その結果、図２１に示すように、（Ｆｅ，Ｚｎ）_３Ｏ_４／ＺｎＯ二層薄膜中にホールアレイを形成できたことが確認された。 (Experimental example 3)
First, a thermal oxide film was formed on a silicon substrate, and a PMMA film (resist layer) was formed thereon by a coating method. Then, a quartz mold was pressed against the PMMA film to form an array pattern (800 nm × 800 nm to 3 μm × 3 μm, hole with a depth of 100 nm). Thereafter, amorphous MgO (film thickness: 25 nm) was formed thereon at room temperature by a pulse laser deposition method. The PMMA layer is removed by ultrasonic cleaning in acetone to form a mask made of amorphous MgO. Furthermore, a ZnO thin film (15 nm) was formed by a pulse laser deposition method at a substrate temperature of 500 ° C. and an oxygen gas pressure of 10 ⁻¹ Pa. Subsequently, a (Fe, Zn) ₃ O ₄ thin film (10 nm) was laminated at a substrate temperature of 450 ° C. and an oxygen gas pressure of 10 ⁻⁴ Pa by a pulse laser deposition method. Thereafter, the amorphous MgO layer was lifted off by ultrasonic cleaning in pure water. As a result, as shown in FIG. 21, it was confirmed that a hole array could be formed in the (Fe, Zn) ₃ O ₄ / ZnO bilayer thin film.

なお、本実験例によって得られた（Ｆｅ，Ｚｎ）_３Ｏ_４薄膜は、エピタキシャル成長していることが、Ｘ線回折測定によりわかった。シリコン基板上の熱酸化膜はアモルファスであるため、本来その上に成長させた膜はエピタキシャル成長しない。しかしながら、本実験例においては、シリコン熱酸化膜の上にＺｎＯ薄膜が形成されていることにより（Ｆｅ，Ｚｎ）_３Ｏ_４薄膜をエピタキシャル成長できることが確認された。 It was found by X-ray diffraction measurement that the (Fe, Zn) ₃ O ₄ thin film obtained in this experimental example was epitaxially grown. Since the thermal oxide film on the silicon substrate is amorphous, the film originally grown thereon is not epitaxially grown. However, in this experimental example, it was confirmed that the (Fe, Zn) ₃ O ₄ thin film can be epitaxially grown by forming the ZnO thin film on the silicon thermal oxide film.

４．電子デバイス
次に、本発明の実施形態に係る電子デバイスについて図面を参照しつつ説明する。 4). Next, an electronic device according to an embodiment of the present invention will be described with reference to the drawings.

４．１．電界効果型トランジスタ
（第１の例）
図９は、本実施形態に係る電界効果型トランジスタ１００Ａを模式的に示す断面図である。図９に示すように、本実施形態に係る電界効果型トランジスタ１００Ａは、基板１０の上に、強誘電体層（ゲート絶縁層）１０２と、ゲート電極１０４と、ソース領域１０６およびドレイン領域１０８とを含んで構成される。ゲート電極１０４は、ゲート絶縁層１０２の上に設けられている。ソース領域１０６およびドレイン領域１０８は、基板１０中であって、強誘電体層１０２を挟む位置に設けられる。ソース領域１０６およびドレイン領域１０８には、ソース電極１０６ａおよびドレイン電極１０８ａが設けられ、これを介して配線と接続される。 4.1. Field effect transistor (first example)
FIG. 9 is a cross-sectional view schematically showing a field effect transistor 100A according to this embodiment. As shown in FIG. 9, the field effect transistor 100A according to the present embodiment includes a ferroelectric layer (gate insulating layer) 102, a gate electrode 104, a source region 106, a drain region 108, and a substrate 10 on a substrate 10. It is comprised including. The gate electrode 104 is provided on the gate insulating layer 102. The source region 106 and the drain region 108 are provided in the substrate 10 at positions where the ferroelectric layer 102 is sandwiched. A source electrode 106a and a drain electrode 108a are provided in the source region 106 and the drain region 108, and are connected to a wiring through the source electrode 106a and the drain electrode 108a.

次に、第１の例に係る電界効果型トランジスタの製造方法を図１０（ａ）〜図１０（ｃ）を参照しつつ説明する。 Next, a method for manufacturing the field effect transistor according to the first example will be described with reference to FIGS. 10 (a) to 10 (c).

図１０（ａ）に示すように、基板１００の上にマスクＭ２を形成する。基板１０としては、導電型はｐ型であるシリコン、ガリウムヒ素などを使用することができる。マスクＭ２は、強誘電体層１０２を形成したくない領域、具体的にはソース領域およびドレイン領域が形成される領域を覆う。マスクＭ２の形成方法は、フォトリソグラフィ法、ＡＦＭリソグラフィ、集束イオンビーム法、電子ビームリソグラフィなどを用いることができる。マスクＭ２の形状、材質は、１．の項で説明したパターニング方法のマスクＭ１と同様にすることができる。 As shown in FIG. 10A, a mask M2 is formed on the substrate 100. As the substrate 10, silicon, gallium arsenide, or the like whose conductivity type is p-type can be used. The mask M2 covers a region where the ferroelectric layer 102 is not desired to be formed, specifically, a region where the source region and the drain region are formed. As a method for forming the mask M2, photolithography, AFM lithography, focused ion beam method, electron beam lithography, or the like can be used. The shape and material of the mask M2 are: This can be the same as the mask M1 of the patterning method described in the section.

次に、図１０（ｂ）に示すように、基板１０の露出面およびマスクＭ２の上に、強誘電体層１０２ａを形成する。強誘電体層１０２ａの形成では、結晶化のため高温での熱処理が必要となる。本実施形態では、マスクＭ２は金属層であるため、このような高温の熱処理に耐えることができる。その後、強誘電体層１０２ａの上に保護膜１０９を形成する。保護膜１０９は後述の不純物注入工程において、強誘電体層１０２ａ中に不純物が注入されることを防止する役割を果たす。保護膜１０９は、イオン注入の際にマスクの役割を果たし、さらに、後述のマスクＭ２を除去するための薬液に溶解することのない材質の膜を形成する。保護膜１０９としては、例えばモリブデンを使用することができる。 Next, as shown in FIG. 10B, a ferroelectric layer 102a is formed on the exposed surface of the substrate 10 and the mask M2. In the formation of the ferroelectric layer 102a, heat treatment at a high temperature is required for crystallization. In the present embodiment, since the mask M2 is a metal layer, it can withstand such high-temperature heat treatment. Thereafter, a protective film 109 is formed on the ferroelectric layer 102a. The protective film 109 plays a role of preventing impurities from being implanted into the ferroelectric layer 102a in an impurity implantation process described later. The protective film 109 serves as a mask at the time of ion implantation, and further forms a film made of a material that does not dissolve in a chemical solution for removing the mask M2 described later. As the protective film 109, for example, molybdenum can be used.

ついで、マスクＭ２およびマスクＭ２の上に形成された強誘電体層１０２ａと保護膜１０９とを除去する。この工程により、基板１０の上に、保護膜１０９に覆われた強誘電体層１０２が形成されることとなる（図１０（ｃ）参照）。マスクＭ２の除去は、保護膜１０９を溶解することのない薬液に浸すことで行われる。本実施形態のように、マスクＭ２としてアモルファスＭｇＯを用い、保護膜１０９としてモリブデンを用いた場合は、除去液として水を用いることができる。 Next, the mask M2 and the ferroelectric layer 102a and the protective film 109 formed on the mask M2 are removed. By this step, the ferroelectric layer 102 covered with the protective film 109 is formed on the substrate 10 (see FIG. 10C). The mask M2 is removed by immersing the protective film 109 in a chemical solution that does not dissolve. As in this embodiment, when amorphous MgO is used as the mask M2 and molybdenum is used as the protective film 109, water can be used as the removal liquid.

次に、図１０（ｃ）に示すように、所定の導電型の不純物を基板１０内に注入する。不純物の注入は、例えばイオン注入法により行うことができる。その後、ゲート電極１０４、ソース電極１０６ａおよびドレイン電極１０８ａを形成することで、電界効果型トランジスタ１００を製造することができる。本実施形態によれば、数１０ｎｍ〜数１００ｎｍと微細化された電界効果型トランジスタを提供することができる。 Next, as shown in FIG. 10C, impurities of a predetermined conductivity type are implanted into the substrate 10. Impurity can be implanted by, for example, an ion implantation method. After that, the field effect transistor 100 can be manufactured by forming the gate electrode 104, the source electrode 106a, and the drain electrode 108a. According to the present embodiment, it is possible to provide a field effect transistor that is miniaturized to several tens nm to several hundred nm.

（第２の例）
次に、第２の例に係る電界効果型トランジスタについて図１１を参照しつつ説明する。図１１（ａ）は、第２の例に係る電界効果型トランジスタ１００Ｂを模式的に示す断面図である。図１１（ｂ）は、電界効果型トランジスタ１００Ｂを模式的に示す平面図であり、図１１（ａ）は、図１１（ｂ）のＸ−Ｘ線に沿った断面である。 (Second example)
Next, a field effect transistor according to a second example will be described with reference to FIG. FIG. 11A is a cross-sectional view schematically showing a field effect transistor 100B according to a second example. FIG. 11B is a plan view schematically showing the field effect transistor 100B, and FIG. 11A is a cross section taken along line XX in FIG. 11B.

図１１に示すように、電界効果型トランジスタ１００Ｂは、基板１０の上に、ゲート電極１０４と、強誘電体層１０２と、強磁性体１０３とが設けられて構成されている。強磁性体１０３の上にはソース電極１０６ａおよびドレイン電極１０８ａとが設けられている。ゲート電極１０４と強誘電体１０２と、強磁性体１０３とは、それぞれ同一の平面形状を有する層が積層された積層体である。 As shown in FIG. 11, the field effect transistor 100 B is configured by providing a gate electrode 104, a ferroelectric layer 102, and a ferromagnetic material 103 on a substrate 10. A source electrode 106 a and a drain electrode 108 a are provided on the ferromagnetic body 103. The gate electrode 104, the ferroelectric substance 102, and the ferromagnetic substance 103 are each a laminated body in which layers having the same planar shape are laminated.

次に、電界効果型トランジスタ１００Ｂの製造方法を図１２（ａ）および図１２（ｂ）を参照しつつ説明する。 Next, a method for manufacturing the field effect transistor 100B will be described with reference to FIGS. 12 (a) and 12 (b).

図１２（ａ）に示すように、基板１００の上にマスクＭ２を形成する。マスクＭ２、ゲート電極１０４を形成する領域に開口を有する。マスクＭ２の形成方法は、第１の例と同様の方法で行うことができる。 As shown in FIG. 12A, a mask M2 is formed on the substrate 100. An opening is formed in a region where the mask M2 and the gate electrode 104 are formed. The method for forming the mask M2 can be performed in the same manner as in the first example.

図１２（ｂ）に示すように、基板１０の露出面およびマスクＭ２の上に、導電層１０４ａ、強誘電体層１０２ａおよび強磁性体１０３ａを順次形成する。この工程でマスクＭ２の開口には、積層体が形成されることとなる。導電層１０４ａは、後にパターニングされてゲート電極１０４となる。ついで、マスクＭ２およびマスクＭ２の上に形成された導電層１０４ａ、強誘電体１０２ａおよび強磁性体１０３ａを除去する。この工程は、マスクＭ２の材質に応じて、マスクＭ２を溶解することはでき、強磁性体１０３ａを劣化させることのない薬液を用いて行う。マスクＭ２としてアモルファスＭｇＯを適用した場合には、水を除去用の薬液として用いることができる。この工程により、本実施形態に係る積層体３０に相当するゲート電極１０４、強誘電体層１０２および強磁性体１０３の積層構造を形成することができる。 As shown in FIG. 12B, a conductive layer 104a, a ferroelectric layer 102a, and a ferromagnetic material 103a are sequentially formed on the exposed surface of the substrate 10 and the mask M2. In this step, a laminated body is formed in the opening of the mask M2. The conductive layer 104 a is later patterned to be the gate electrode 104. Next, the mask M2 and the conductive layer 104a, the ferroelectric material 102a, and the ferromagnetic material 103a formed on the mask M2 are removed. This step is performed using a chemical solution that can dissolve the mask M2 depending on the material of the mask M2 and does not deteriorate the ferromagnetic material 103a. When amorphous MgO is applied as the mask M2, water can be used as a chemical solution for removal. By this step, a stacked structure of the gate electrode 104, the ferroelectric layer 102, and the ferromagnetic body 103 corresponding to the stacked body 30 according to the present embodiment can be formed.

ついで、ソース電極１０６ａおよびドレイン電極１０８ａを形成することで、電界効果型トランジスタ１００Ｂを製造することができる。本実施形態によれば、電界効果型トランジスタ１００Ｂの構成に必要な積層体を簡易な工程で良好に形成することができる。 Next, the field effect transistor 100B can be manufactured by forming the source electrode 106a and the drain electrode 108a. According to the present embodiment, a stacked body necessary for the configuration of the field effect transistor 100B can be satisfactorily formed by a simple process.

（第３の例）
次に、第３の例に係る電界効果型トランジスタについて図１３を参照しつつ説明する。図１３（ａ）は、第３の例に係る電界効果型トランジスタ１００Ｃを模式的に示す断面図である。図１３（ｂ）は、電界効果型トランジスタ１００Ｃを模式的に示す平面図であり、図１３（ａ）は、図１３（ｂ）のＸ−Ｘ線に沿った断面である。 (Third example)
Next, a field effect transistor according to a third example will be described with reference to FIG. FIG. 13A is a cross-sectional view schematically showing a field effect transistor 100C according to a third example. FIG. 13B is a plan view schematically showing the field effect transistor 100C, and FIG. 13A is a cross section taken along line XX in FIG. 13B.

図１３に示すように、本実施形態に係る電界効果型トランジスタ１００Ｃは、基板１０の上に、ゲート電極１０４と、強誘電体層１０２と、強磁性体層１０３とが設けられて構成されている。強磁性体１０３の上にはソース電極１０６ａおよびドレイン電極１０６ｂとが設けられている。強誘電体層１０２と、強磁性体層１０３とは、基板１０の面内で水平方向にヘテロ接合している。つまり、これらの層は同一の基板１０の面上に設けられ、その高さが同じである。 As shown in FIG. 13, the field effect transistor 100 C according to the present embodiment is configured by providing a gate electrode 104, a ferroelectric layer 102, and a ferromagnetic layer 103 on a substrate 10. Yes. A source electrode 106 a and a drain electrode 106 b are provided on the ferromagnetic material 103. The ferroelectric layer 102 and the ferromagnetic layer 103 are heterojunction in the horizontal direction within the plane of the substrate 10. That is, these layers are provided on the same substrate 10 and have the same height.

次に、電界効果型トランジスタ１００Ｃの製造方法を図１４（ａ）および図１４（ｂ）を参照しつつ説明する。 Next, a method for manufacturing the field effect transistor 100C will be described with reference to FIGS. 14 (a) and 14 (b).

図１４（ａ）に示すように、基板１００の上に強誘電体層１０２ａが形成される。ついで、その上に、マスクＭ２を形成する。マスクＭ２は、強磁性体を形成する領域に開口を有する。マスクＭ２の形成方法は、第１の例と同様の方法で行うことができる。その後、マスクＭ２の開口に設けられている強誘電体層１０２ａを除去する。つまり、マスクＭ２をマスクに強誘電体層１０２がパターニングされ、開口では、基板１０の上面が露出することとなる。 As shown in FIG. 14A, a ferroelectric layer 102 a is formed on the substrate 100. Next, a mask M2 is formed thereon. The mask M2 has an opening in a region where a ferromagnetic material is formed. The method for forming the mask M2 can be performed in the same manner as in the first example. Thereafter, the ferroelectric layer 102a provided in the opening of the mask M2 is removed. That is, the ferroelectric layer 102 is patterned using the mask M2 as a mask, and the upper surface of the substrate 10 is exposed in the opening.

次に、図１４（ｂ）に示すように、基板１０の露出面およびマスクＭ２の上に、強磁性体１０３ａを形成する。この工程でマスクＭ２の開口には、強磁性体が形成され、基板１０の上で、強誘電体１０２と強磁性体１０３とが接合することとなる。つまり、基板１０の面に水平な方向にヘテロ接合を形成することができる。その後、マスクＭ２と、マスクＭ２上の強磁性体を除去する。この除去は、強誘電体１０２および強磁性体１０３を劣化させない条件で行う。ゲート電極１０４、ソース電極１０６ａおよびドレイン電極１０８ａを形成することで、電界効果型トランジスタ１００Ｃを製造することができる。 Next, as shown in FIG. 14B, the ferromagnetic material 103a is formed on the exposed surface of the substrate 10 and the mask M2. In this step, a ferromagnetic material is formed in the opening of the mask M 2, and the ferroelectric material 102 and the ferromagnetic material 103 are joined on the substrate 10. That is, a heterojunction can be formed in a horizontal direction on the surface of the substrate 10. Thereafter, the mask M2 and the ferromagnetic material on the mask M2 are removed. This removal is performed under the condition that the ferroelectric substance 102 and the ferromagnetic substance 103 are not deteriorated. By forming the gate electrode 104, the source electrode 106a, and the drain electrode 108a, the field effect transistor 100C can be manufactured.

以上の工程を経ることで、電界効果型トランジスタ１００Ｃを製造することができる。本実施形態によれば、電界効果型トランジスタ１００Ｃの構成に基板１０の面内方向におけるヘテロ接合を簡易な工程で良好に形成することができる。また、所望の開口形状を有するマスクＭ２を用いたリフトオフ法により形成していることで微細化が図られた電界効果型トランジスタ１００Ｃを提供することができる。 Through the above steps, the field-effect transistor 100C can be manufactured. According to this embodiment, a heterojunction in the in-plane direction of the substrate 10 can be satisfactorily formed in a simple process in the configuration of the field effect transistor 100C. Further, it is possible to provide a field effect transistor 100C which is miniaturized by being formed by a lift-off method using a mask M2 having a desired opening shape.

４．２．ＭＲＡＭ
（第１の例）
図１５および図１６は、第１の例に係るＭＲＡＭを模式的に示す断面図である。第１の例では電界変調型ＭＲＡＭを示す。まず、図１５に示すＭＲＡＭについて説明した後、図１６に示すＭＲＡＭについて説明する。 4.2. MRAM
(First example)
15 and 16 are cross-sectional views schematically showing the MRAM according to the first example. The first example shows an electric field modulation type MRAM. First, the MRAM shown in FIG. 15 will be described, and then the MRAM shown in FIG. 16 will be described.

図１５に示すＭＲＡＭ１３０Ａでは、基板の上に下部電極１３２、強誘電体１３４、強磁性体１３６、非磁性体１３８、強磁性体１４０が順次積層された積層体と、強磁性体１４０の上に上部電極１４２とを含んで構成される。 In the MRAM 130A shown in FIG. 15, a laminated body in which a lower electrode 132, a ferroelectric material 134, a ferromagnetic material 136, a nonmagnetic material 138, and a ferromagnetic material 140 are sequentially laminated on a substrate, and the ferromagnetic material 140 are formed. And an upper electrode 142.

図１５に示すＭＲＡＭ１３０Ａを製造する際には、電界効果型トランジスタ１００Ｂの製造方法と同様に行うことができる。つまり、図１２（ｂ）に示すマスクＭ２の開口に３層の積層体を形成する工程において、下部電極１３２、強誘電体１３４、強磁性体１３６、非磁性体１３８、強磁性体１４０の５層からなる積層体を形成すればよい。 The MRAM 130A shown in FIG. 15 can be manufactured in the same manner as the method for manufacturing the field effect transistor 100B. That is, in the step of forming a three-layered laminate in the opening of the mask M2 shown in FIG. 12B, 5 of the lower electrode 132, the ferroelectric 134, the ferromagnetic 136, the nonmagnetic 138, and the ferromagnetic 140. A stacked body formed of layers may be formed.

図１６に示すＭＲＡＭ１３０Ｂは、基板１０の上に下部電極１３２と、下部電極１３２を覆うように基板１０の上に形成された強磁性体１３６と、同様に基板１０の上方であって強磁性体１３６と接合する位置に設けられた強誘電体１３４とを含む。つまり、強磁性体１３６と強誘電体１３４とは水平方向にヘテロ接合をしている。さらに、強磁性体１３６の上には、非磁性体１３８、強磁性体１４０および上部電極１４２が設けられている。 An MRAM 130B shown in FIG. 16 includes a lower electrode 132 on the substrate 10 and a ferromagnetic body 136 formed on the substrate 10 so as to cover the lower electrode 132. 136 and a ferroelectric substance 134 provided at a position to be joined. That is, the ferromagnetic material 136 and the ferroelectric material 134 are heterojunction in the horizontal direction. Further, a nonmagnetic material 138, a ferromagnetic material 140, and an upper electrode 142 are provided on the ferromagnetic material 136.

ＭＲＡＭ１３０Ｂを製造する際には、電界効果型トランジスタ１００Ｃの製造方法と同様に行うことができる。つまり、図１４（ｂ）に示すマスクＭ２の開口に強磁性体１３６、非磁性体１３８、および強磁性体１４０からなる積層体を形成すればよい。 The MRAM 130B can be manufactured in the same manner as the method for manufacturing the field effect transistor 100C. That is, a laminated body including the ferromagnetic body 136, the nonmagnetic body 138, and the ferromagnetic body 140 may be formed in the opening of the mask M2 shown in FIG.

（第２の例）
第２の例に係るＭＲＡＭ１５０を図１７に示す。第２の例ではスピン注入型酸化物ＭＲＡＭを示す。図１７は、ＭＲＡＭ１５０を模式的に示す断面図である。ＭＲＡＭ１５０は、基板１０の上に、下部電極１５２、参照層磁性層１５４、非磁性層１５６、記憶層磁性層１５８、上部電極１６０の積層体から構成される。 (Second example)
An MRAM 150 according to the second example is shown in FIG. The second example shows a spin injection oxide MRAM. FIG. 17 is a cross-sectional view schematically showing the MRAM 150. The MRAM 150 includes a stacked body of a lower electrode 152, a reference layer magnetic layer 154, a nonmagnetic layer 156, a storage layer magnetic layer 158, and an upper electrode 160 on the substrate 10.

図１５に示すＭＲＡＭ１５０を製造する際には、電界効果型トランジスタ１００Ｂの製造方法と同様に行うことができる。つまり、図１２（ｂ）に示すマスクＭ２の開口に３層の積層体を形成する工程において、下部電極１５２、参照層磁性層１５４、非磁性層１５６、記憶層磁性層１５８、上部電極１６０の５層からなる積層体を形成すればよい。 The MRAM 150 shown in FIG. 15 can be manufactured in the same manner as the method for manufacturing the field effect transistor 100B. That is, in the step of forming a three-layered structure in the opening of the mask M2 shown in FIG. 12B, the lower electrode 152, the reference layer magnetic layer 154, the nonmagnetic layer 156, the storage layer magnetic layer 158, and the upper electrode 160 are formed. What is necessary is just to form the laminated body which consists of five layers.

４．３．ＰＲＡＭ
次に、電子デバイスの一例として、ＰＲＡＭ１７０について図１８を参照しつつ説明する。ＰＲＡＭ１７０は、図１８に示すように基板１０の上に形成された下部電極１７２、ＰＲＡＭ素子１７４、上部電極１７６とを含んで構成される。ＲＲＡＭ素子（相変化層）１７４の材料としては、Ｐｒ_０．７Ｃａ_０．３ＭｎＯ_３、Ｃｒ‐ＳｒＴｉＯ_３やＬａＣｏＯ_３などを用いることができる。また、これらに限られるものではない。上部電極１７２と下部電極１７６との間に電圧パルスを引加することによってＰＲＡＭ素子１７４の抵抗が変わり、非揮発性メモリとして働くことができる。 4.3. PRAM
Next, a PRAM 170 will be described as an example of an electronic device with reference to FIG. The PRAM 170 includes a lower electrode 172, a PRAM element 174, and an upper electrode 176 formed on the substrate 10 as shown in FIG. As the material of the RRAM element (phase change layer) _174, and the like can be used _{_{Pr 0.7 Ca 0.3 MnO 3, Cr}} -SrTiO 3 and LaCoO _3. Moreover, it is not restricted to these. By applying a voltage pulse between the upper electrode 172 and the lower electrode 176, the resistance of the PRAM element 174 is changed, so that it can function as a nonvolatile memory.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

例えば、パターニング方法の説明において、アレイ基板を形成する場合を説明したが、これに限定されることはない。また、マスクの形成では、インプリント法を用いる例について説明したが、これに限定されることなく、フォトリソグラフィ法、ＡＦＭリソグラフィ、集束イオンビーム法および電子ビームリソグラフィなどを利用することができるが、インプリント法を用いた場合には、微細なパターンの膜（積層体）のアレイ基板を容易に形成することができる。 For example, in the description of the patterning method, the case where the array substrate is formed has been described, but the present invention is not limited to this. In the formation of the mask, an example using the imprint method has been described. However, the present invention is not limited thereto, and a photolithography method, an AFM lithography, a focused ion beam method, an electron beam lithography, and the like can be used. When the imprint method is used, an array substrate having a fine pattern film (laminate) can be easily formed.

本発明に係るパターニング方法は、例えば高機能であり微細な電子デバイスの形成に好適に用いることができる。 The patterning method according to the present invention can be suitably used, for example, for forming a highly functional and fine electronic device.

本発明の実施形態に係るパターニング方法の一工程を模式的に示す図である。It is a figure which shows typically 1 process of the patterning method which concerns on embodiment of this invention. 本発明の実施形態に係るパターニング方法の一工程を模式的に示す図である。It is a figure which shows typically 1 process of the patterning method which concerns on embodiment of this invention. 本発明の実施形態に係るパターニング方法の一工程を模式的に示す図である。It is a figure which shows typically 1 process of the patterning method which concerns on embodiment of this invention. 本発明の実施形態に係るパターニング方法の一工程を模式的に示す図である。It is a figure which shows typically 1 process of the patterning method which concerns on embodiment of this invention. 本発明の実施形態に係るパターニング方法の一工程を模式的に示す図である。It is a figure which shows typically 1 process of the patterning method which concerns on embodiment of this invention. 本発明の実施形態に係るパターニング方法の一工程を模式的に示す図である。It is a figure which shows typically 1 process of the patterning method which concerns on embodiment of this invention. 本発明の実施形態に係る積層体の形成方法（パターニング方法）の一工程を模式的に示す図である。It is a figure which shows typically 1 process of the formation method (patterning method) of the laminated body which concerns on embodiment of this invention. 本発明の実施形態に係る積層体の形成方法（パターニング方法）の一工程を模式的に示す図である。It is a figure which shows typically 1 process of the formation method (patterning method) of the laminated body which concerns on embodiment of this invention. 本発明の実施形態に係る電界効果型トランジスタ（電子デバイス）を模式的に示す断面図である。It is sectional drawing which shows typically the field effect transistor (electronic device) which concerns on embodiment of this invention. （ａ）〜（ｃ）は、図９に示す電界効果型トランジスタ（電子デバイス）の製造工程を模式的に示す断面図である。(A)-(c) is sectional drawing which shows typically the manufacturing process of the field effect transistor (electronic device) shown in FIG. （ａ）は、本実施形態に係る第２の例の電界効果型トランジスタを模式的に示す断面図であり、（ｂ）はその平面図である。(A) is sectional drawing which shows typically the field effect transistor of the 2nd example which concerns on this embodiment, (b) is the top view. （ａ）、（ｂ）は、図１１に示す電界効果型トランジスタ（電子デバイス）の製造工程を模式的に示す断面図である。(A), (b) is sectional drawing which shows typically the manufacturing process of the field effect transistor (electronic device) shown in FIG. （ａ）は、本実施形態に係る第３の例の電界効果型トランジスタを模式的に示す断面図であり、（ｂ）はその平面図である。(A) is sectional drawing which shows typically the field effect transistor of the 3rd example which concerns on this embodiment, (b) is the top view. （ａ）、（ｂ）は、図１１に示す電界効果型トランジスタ（電子デバイス）の製造工程を模式的に示す断面図である。(A), (b) is sectional drawing which shows typically the manufacturing process of the field effect transistor (electronic device) shown in FIG. 本実施形態に係る第１の例のＭＲＡＭを模式的に示す断面図である。It is sectional drawing which shows typically MRAM of the 1st example which concerns on this embodiment. 本実施形態に係る第１の例のＭＲＡＭを模式的に示す断面図である。It is sectional drawing which shows typically MRAM of the 1st example which concerns on this embodiment. 本実施形態に係る第２の例のＭＲＡＭを模式的に示す断面図である。It is sectional drawing which shows typically MRAM of the 2nd example which concerns on this embodiment. 本実施形態に係るＰＲＡＭを模式的に示す断面図である。It is sectional drawing which shows typically PRAM concerning this embodiment. 実験例１の結果を示す図である。It is a figure which shows the result of Experimental example 1. FIG. 実験例２の結果を示す図である。It is a figure which shows the result of Experimental example 2. 実験例３の結果を示す図である。It is a figure which shows the result of Experimental example 3.

符号の説明Explanation of symbols

１０基板
１２レジスト層
１４型
１５凹部
１６凸部
１８金属含有層
２０被パターニング膜
２２膜（パターニング後）
３０積層体
３２第１の層
３４第２の層
３６第３の層
Ｍ１、Ｍ２マスク層

DESCRIPTION OF SYMBOLS 10 Substrate 12 Resist layer 14 Type 15 Concave part 16 Convex part 18 Metal-containing layer 20 Patterned film 22 Film (after patterning)
30 Stack 32 First layer 34 Second layer 36 Third layer M1, M2 Mask layer

Claims

金属含有層からなり、所望のパターンの開口が設けられているマスクを基板の上に形成する工程と、
前記基板上の前記開口が設けられた領域および前記マスクの上に被パターニング膜を形成する工程と、
前記マスクを前記基板から剥離する工程と、を含み、
前記開口は、前記基板側の開口端の面積が、他方の開口端の面積と同一であるか、または他方の開口端の面積より小さいことを特徴とするパターニング方法。 Forming a mask comprising a metal-containing layer and having openings of a desired pattern on a substrate;
Forming a film to be patterned on a region of the substrate where the opening is provided and on the mask;
Peeling the mask from the substrate,
The patterning method is characterized in that the opening has an area of the opening end on the substrate side that is the same as or smaller than the area of the other opening end.

前記基板側の開口端の幅は、１０ｎｍ以上、１０００ｎｍ以下であることを特徴とする請求項１に記載のパターニング方法。 The patterning method according to claim 1, wherein the width of the opening end on the substrate side is 10 nm or more and 1000 nm or less.

前記被パターニング膜は多層膜であることを特徴とする請求項１または２に記載のパターニング方法。 The patterning method according to claim 1, wherein the patterning film is a multilayer film.

前記被パターニング膜を形成する工程が、２００℃以上、８５０℃以下の熱処理を含むことを特徴とする請求項１〜３の何れか１項に記載のパターニング方法。 The patterning method according to claim 1, wherein the step of forming the film to be patterned includes a heat treatment at 200 ° C. or higher and 850 ° C. or lower.

前記被パターニング膜は金属酸化物からなる膜であることを特徴とする請求項１〜４の何れか１項に記載のパターニング方法。 The patterning method according to claim 1, wherein the film to be patterned is a film made of a metal oxide.

前記マスクは、アモルファス層であることを特徴とする請求項１〜５の何れか１項に記載のパターニング方法。 The patterning method according to claim 1, wherein the mask is an amorphous layer.

前記マスクは、アモルファスＭｇＯであることを特徴とする請求項１〜６の何れか１項に記載のパターニング方法。 The patterning method according to claim 1, wherein the mask is amorphous MgO.

前記基板と前記マスクとの間にアモルファス酸化物層が形成されていることを特徴とする請求項１〜５の何れか１項に記載のパターニング方法。 The patterning method according to claim 1, wherein an amorphous oxide layer is formed between the substrate and the mask.

前記マスクが水溶性の金属含有層からなることを特徴とする請求項１〜８の何れか１項に記載のパターニング方法。 The patterning method according to claim 1, wherein the mask is made of a water-soluble metal-containing layer.

前記マスクを形成する工程は、
前記基板の上に前記開口が設けられるべき位置に凸部を形成すること、
前記凸部が形成されていない前記基板の上および前記凸部の上に金属含有層を形成すること、および、
前記凸部を前記基板から剥離することを含む請求項１〜９の何れか１項に記載のパターニング方法。 The step of forming the mask includes
Forming a convex portion at a position where the opening is to be provided on the substrate;
Forming a metal-containing layer on the substrate on which the convex portions are not formed and on the convex portions, and
The patterning method according to claim 1, comprising peeling the convex portion from the substrate.

前記凸部は、
前記基板の上にレジスト層を形成し、該凸部に対応する凹部を有する型を押圧することで形成されることを特徴とする請求項１０に記載のパターニング方法。 The convex portion is
The patterning method according to claim 10, wherein a resist layer is formed on the substrate, and a mold having a concave portion corresponding to the convex portion is pressed.

請求項３〜１１の何れか１項に記載のパターニング方法により形成された積層体。 The laminated body formed by the patterning method of any one of Claims 3-11.

請求項１〜１１の何れか１項に記載のパターニング方法により形成された膜が基板内に配列されていることを特徴とするアレイ基板。 The film | membrane formed by the patterning method of any one of Claims 1-11 is arranged in the board | substrate, The array board | substrate characterized by the above-mentioned.

請求項１〜１１の何れか１項に記載のパターニング方法により形成された膜を含むことを特徴とする電子デバイス。

An electronic device comprising a film formed by the patterning method according to claim 1.