JP2008053416A - Chip-type solid electrolytic capacitor - Google Patents
Chip-type solid electrolytic capacitor Download PDFInfo
- Publication number
- JP2008053416A JP2008053416A JP2006227629A JP2006227629A JP2008053416A JP 2008053416 A JP2008053416 A JP 2008053416A JP 2006227629 A JP2006227629 A JP 2006227629A JP 2006227629 A JP2006227629 A JP 2006227629A JP 2008053416 A JP2008053416 A JP 2008053416A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- anode
- cathode
- chip
- solid electrolytic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は各種電子機器に使用されるコンデンサの中で、導電性高分子を固体電解質に用い、かつ、面実装対応にしたチップ形固体電解コンデンサに関するものである。 The present invention relates to a chip-type solid electrolytic capacitor in which a conductive polymer is used as a solid electrolyte among capacitors used in various electronic devices and is adapted for surface mounting.
電子機器の高周波化に伴って電子部品の一つであるコンデンサにも従来よりも高周波領域でのインピーダンス特性に優れたコンデンサが求められてきており、このような要求に応えるために電気伝導度が高い導電性高分子を固体電解質に用いた固体電解コンデンサが種々検討されている。 Along with the higher frequency of electronic equipment, capacitors that are one of the electronic components have been required to have better impedance characteristics in the high frequency range than before, and electrical conductivity has been increased to meet these requirements. Various solid electrolytic capacitors using a highly conductive polymer as a solid electrolyte have been studied.
また、近年、パーソナルコンピュータのCPU周り等に使用される固体電解コンデンサには小型大容量化が強く望まれており、更に高周波化に対応して低ESR(等価直列抵抗)化のみならず、ノイズ除去や過渡応答性に優れた、低ESL(等価直列インダクタンス)化が強く要求されており、このような要求に応えるために種々の検討がなされている。 In recent years, a solid electrolytic capacitor used around a CPU of a personal computer has been strongly demanded to have a small size and a large capacity. Further, not only a low ESR (equivalent series resistance) is reduced in response to a higher frequency but also a noise. There is a strong demand for low ESL (equivalent series inductance) excellent in removal and transient response, and various studies have been made to meet such a demand.
図3はこの種の従来のチップ形固体電解コンデンサの構成を示した斜視図、図4は同チップ形固体電解コンデンサの内部構造を示した斜視図であり、図3と図4において、20は導電性高分子を固体電解質に用いた固体電解コンデンサを構成するコンデンサ素子、21はこのコンデンサ素子20の陽極部、22は同陰極部、23は同絶縁部であり、このように構成された2枚のコンデンサ素子20を互いに反対方向に重ねて配設したものである。
FIG. 3 is a perspective view showing the configuration of this type of conventional chip-type solid electrolytic capacitor, FIG. 4 is a perspective view showing the internal structure of the chip-type solid electrolytic capacitor, and in FIGS. A capacitor element constituting a solid electrolytic capacitor using a conductive polymer as a solid electrolyte, 21 is an anode part of the
24は上記コンデンサ素子20の陽極部21に一端が接続された陽極リード端子、25は同じくコンデンサ素子20の陰極部22に一端が接続された陰極リード端子、26はこれらをモールドした外装樹脂であり、これにより固体電解コンデンサが形成され、この固体電解コンデンサの側面と底面に陽極リード端子24と陰極リード端子25が夫々対向して表出し、4端子構造の固体電解コンデンサを構成するようにしたものである。
24 is an anode lead terminal having one end connected to the
このように構成された従来のチップ形固体電解コンデンサは、高周波特性ならびにノイズ吸収性に優れ、低ESL化を実現できるというものであった。 The conventional chip-type solid electrolytic capacitor configured as described above has excellent high-frequency characteristics and noise absorption, and can achieve low ESL.
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながら上記従来のチップ形固体電解コンデンサでは、1枚のコンデンサ素子または複数枚のコンデンサ素子を積層して外装樹脂でモールドし、陽極/陰極端子を引き出した、一般的な2端子構造のものと比べると、高周波特性に優れ、かつ低ESL化も実現しているものの、この構造においてはESLを500pH程度に押さえ込むのが限界であり、昨今の市場における加速する要求である200pH以下というレベルに対してはまだまだ不十分であり、更なる低ESL化が必要であるという課題があった。 However, the conventional chip-type solid electrolytic capacitor is compared with a general two-terminal structure in which one capacitor element or a plurality of capacitor elements are stacked, molded with an exterior resin, and the anode / cathode terminal is drawn out. Although it has excellent high frequency characteristics and low ESL, this structure has a limit of suppressing ESL to about 500 pH. Is still insufficient, and there is a problem that further ESL reduction is necessary.
従って、本発明者らは、このような更なる低ESL化を実現するために、特願2006−26812号にて、図5(a)〜(d)に示すような構造のチップ形固体電解コンデンサを提案している。 Therefore, in order to realize such further reduction in ESL, the present inventors have disclosed in Japanese Patent Application No. 2006-26812 a chip-type solid electrolysis having a structure as shown in FIGS. A capacitor is proposed.
図5(a)〜(d)は上記本発明者らが提案したチップ形固体電解コンデンサの構成を示した平面断面図と正面断面図と底面断面図と底面図であり、図5において、31はコンデンサ素子を示し、このコンデンサ素子31は、表面を粗面化して誘電体酸化皮膜層が形成された弁作用金属からなる陽極体の所定の位置に図示しない絶縁部を設けて陽極電極部32と陰極形成部(図示せず)に分離し、この陰極形成部の誘電体酸化皮膜層上に導電性高分子からなる固体電解質層、カーボンと銀ペーストからなる陰極層(全て図示せず)を順次積層形成することにより陰極電極部33を形成して構成されたものである。
FIGS. 5A to 5D are a plan sectional view, a front sectional view, a bottom sectional view, and a bottom view showing the configuration of the chip-type solid electrolytic capacitor proposed by the present inventors. In FIG. Represents a capacitor element, and this
34は上記コンデンサ素子31を複数枚積層したコンデンサ素子積層体であり、このコンデンサ素子積層体34はコンデンサ素子31の陽極電極部32が交互に相反する方向に配設されるように複数枚を積層することにより構成されたものである。
Reference numeral 34 denotes a capacitor element laminate in which a plurality of
35はコンデンサ素子積層体34の陽極電極部32を一体に接合した陽極コムフレーム、36は同じくコンデンサ素子積層体34の陰極電極部33を一体に接合した陰極コムフレームである。
35 is an anode comb frame in which the
37は上記陽極コムフレーム35を上面に接合した陽極コム端子であり、この陽極コム端子37は幅方向の両端に夫々薄肉部37bが設けられ、この薄肉部37bを除く中央部分が実装時の陽極端子部37aとなるものである。
38は上記陰極コムフレーム36を上面に接合した陰極コム端子であり、この陰極コム端子38は幅方向の中央部に薄肉部38bが設けられ、この薄肉部38bを除く両端部分が実装時の陰極端子部38aとなるものである。
39は上記コンデンサ素子積層体34、陽極コムフレーム35、陰極コムフレーム36、陽極コム端子37、陰極コム端子38を一体に被覆した絶縁性の外装樹脂であり、上記陽極コム端子37、陰極コム端子38に夫々設けた薄肉部37b、38bもこの外装樹脂39により一体に被覆され、チップ形固体電解コンデンサの実装面となる下面には陽極端子部37aと陰極端子部38aが夫々対向する2箇所に露呈した4端子構造を構成しているものである。
39 is an insulating exterior resin integrally covering the capacitor element laminate 34, the
このように構成されたチップ形固体電解コンデンサは、実装面となる下面に陽極端子部37aと陰極端子部38aが夫々対向する2箇所に露呈した4端子構造とした構成により、各端子間に流れる電流によって発生する磁束をお互いに打ち消し合い、ESLを大きく低減することができるようになり、さらに各端子間距離を可能な限り近づけて電流のループ面積を小さくすることにより更なる低ESL化を図ることが可能になるというものであり、ESLを従来品の522pHから98pHと、約1/5以下にまで低減することができるというものであった。
The thus configured chip-type solid electrolytic capacitor has a four-terminal structure in which the
しかしながらこのように構成されたチップ形固体電解コンデンサにおいては、ESLを大幅に低減することは可能になるものの、組み立て作業が煩雑で、しかも組み立て精度を保証するのが困難であるという課題を有したものであった。 However, the chip-type solid electrolytic capacitor configured as described above has a problem that the ESL can be greatly reduced, but the assembling work is complicated and it is difficult to guarantee the assembling accuracy. It was a thing.
本発明はこのような従来の課題を解決し、更なる低ESL化を実現すると共に、作業性と組み立て精度の向上を図ることが可能なチップ形固体電解コンデンサを提供することを目的とするものである。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a chip-type solid electrolytic capacitor capable of solving such a conventional problem, realizing a further reduction in ESL, and improving workability and assembly accuracy. It is.
上記課題を解決するために本発明は、平板状のコンデンサ素子を複数枚積層した素子ユニットと、この素子ユニットの陽極電極部を交互に相反する方向に配設して複数段積層し、両端に位置する各陽極電極部の下面に夫々接合された陽極端子と、同じく素子ユニットの陰極電極部の下面に接合された陰極端子と、上記陽極端子と陰極端子の下面の一部が露呈する状態で上記複数の素子ユニットを被覆した絶縁性の外装樹脂からなる構成にしたものである。 In order to solve the above-mentioned problems, the present invention provides an element unit in which a plurality of flat capacitor elements are laminated, and anode electrode portions of the element unit are alternately arranged in opposite directions to be laminated in a plurality of stages, at both ends. An anode terminal joined to the lower surface of each anode electrode portion positioned, a cathode terminal joined to the lower surface of the cathode electrode portion of the element unit, and a part of the anode terminal and the lower surface of the cathode terminal are exposed. The structure is made of an insulating exterior resin covering the plurality of element units.
以上のように本発明によるチップ形固体電解コンデンサは、コンデンサ素子を複数枚積層して素子ユニットとすることによって作業性と組み立て精度の向上を図り、さらにこの素子ユニットを陽極電極部が交互に相反する方向に配設されるように複数段積層し、実装面となる下面に陽極端子と陰極端子が夫々対向する2箇所に露呈した4端子構造とした構成により、各端子間に流れる電流によって発生する磁束をお互いに打ち消し合い、ESLを大きく低減することができるようになり、更に各端子間距離を可能な限り近づけて電流のループ面積を小さくすることにより、更なる低ESL化を図ることが可能になるという効果が得られるものである。 As described above, the chip-type solid electrolytic capacitor according to the present invention improves the workability and assembling accuracy by stacking a plurality of capacitor elements into an element unit. Generated by the current flowing between each terminal, with a four-terminal structure in which a plurality of layers are stacked so as to be arranged in the direction to be exposed, and the anode terminal and the cathode terminal are exposed at two locations facing the mounting surface. The ESL can be greatly reduced by canceling out the magnetic fluxes that are generated, and by further reducing the current loop area by reducing the distance between the terminals as much as possible, the ESL can be further reduced. The effect that it becomes possible is obtained.
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1〜3、5に記載の発明について説明する。
(Embodiment 1)
Hereinafter, the first and third aspects of the present invention will be described with reference to the first embodiment.
図1(a)〜(f)は本発明の実施の形態1によるチップ形固体電解コンデンサの構成を示した平面断面図と正面断面図と左側面断面図と右側面断面図と底面断面図と底面図であり、図1において、1はコンデンサ素子を示し、このコンデンサ素子1は、表面を粗面化して誘電体酸化皮膜層が形成された弁作用金属からなる陽極体の所定の位置に図示しない絶縁部を設けて陽極電極部2と陰極形成部(図示せず)に分離し、この陰極形成部の誘電体酸化皮膜層上に導電性高分子からなる固体電解質層、カーボンと銀ペーストからなる陰極層(全て図示せず)を順次積層形成することにより陰極電極部3を形成して構成されたものである。
1A to 1F are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, and a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to
4は上記コンデンサ素子1を複数枚積層した素子ユニットであり、この素子ユニット4はコンデンサ素子1を同一方向に揃えて複数枚(本実施の形態では3枚)を積層することにより構成されたものであり、各陰極電極部3間は図示しない導電性銀ペーストにより接着され、各陽極電極部2は陽極結束部材5を陽極電極部2の外周に巻き付けて束ねるようにし、この陽極結束部材5と陽極電極部2を抵抗溶接等の手段によって結合しているものである。なお、上記陽極結束部材5は必要不可欠な部品ではなく、陽極電極部2どうしを直接抵抗溶接等の手段によって結合しても良い。
Reference numeral 4 denotes an element unit in which a plurality of the
6a、6bは上記素子ユニット4を陽極電極部2が交互に相反する方向に配設されるようにして複数段(本実施の形態では2段)積層した状態で陽極電極部2と後述する陽極端子を接合するためのスペーサであり、これらの接合は抵抗溶接等の手段によって行われるものである。なお、上記スペーサ6a、6bは必要不可欠な部品ではなく、陽極電極部2と陽極端子を直接抵抗溶接等の手段によって結合しても良い。
Reference numerals 6a and 6b denote the
7は上記スペーサ6a、6bを介して素子ユニット4の陽極電極部2を上面に接合した陽極端子であり、この陽極端子7は幅方向の両端に夫々薄肉部7bが設けられることにより、この薄肉部7bを除く中央部分が実装時の陽極端子部7aとなるものである。さらに、この陽極端子7には、後述する外装樹脂に沿って上方へ折り曲げられた折り曲げ部7cを設けた構成としているものである。
8は上記素子ユニット4の陰極電極部3を上面に接合した陰極端子であり、この陰極端子8は幅方向の中央部に薄肉部8bが設けられることにより、この薄肉部8bを除く両端部分が実装時の陰極端子部8aとなるものである。さらに、この陰極端子8には、後述する外装樹脂に沿って上方へ折り曲げられた折り曲げ部8cを設けた構成としているものである。
8 is a cathode terminal in which the
9は上記素子ユニット4、陽極結束部材5、スペーサ6a、6b、陽極端子7、陰極端子8を一体に被覆した絶縁性の外装樹脂であり、上記陽極端子7、陰極端子8に夫々設けた薄肉部7b、8bもこの外装樹脂9により一体に被覆され、チップ形固体電解コンデンサの実装面となる下面には陽極端子部7aと陰極端子部8aが夫々対向する2箇所に露呈した4端子構造を構成しているものである。
10は上記素子ユニット4の陰極電極部3の側面全体に亘って塗布された導電性銀ペーストである。
このように構成された本実施の形態によるチップ形固体電解コンデンサは、コンデンサ素子1を複数枚積層して素子ユニット4とすることにより、作業性と組み立て精度の向上を図り、さらにこの素子ユニット4を陽極電極部2が交互に相反する方向に配設されるように複数段積層し、実装面となる下面に陽極端子7と陰極端子8が夫々対向する2箇所に露呈した4端子構造とした構成により、各端子7、8間に流れる電流によって発生する磁束をお互いに打ち消し合い、ESLを大きく低減することができるようになり、更に各端子7、8間距離を可能な限り近づけて電流のループ面積を小さくすることにより更なる低ESL化を図ることが可能になるという格別の効果を奏するものであり、このように構成された本実施の形態によるチップ形固体電解コンデンサのESL特性を評価した結果を比較例としての従来品と共に(表1)に示す。
The chip-type solid electrolytic capacitor according to the present embodiment configured as described above improves the workability and the assembly accuracy by stacking a plurality of
(表1)から明らかなように、本実施の形態によるチップ形固体電解コンデンサは、ESLを従来品の1/5以下にまで低減することができ、かつ、そのバラツキも小さいことから、高周波対応に対する昨今の高い要求にも十分に対応することができるものである。 As is clear from (Table 1), the chip-type solid electrolytic capacitor according to the present embodiment can reduce ESL to 1/5 or less of conventional products, and its variation is small, so that it can handle high frequencies. It can fully meet the recent high demands for
また、上記素子ユニット4の積層段数を偶数にすることにより、各コンデンサ素子1に流れる電流によって発生する磁束をお互いに打ち消し合うことができるために好ましいものである。
In addition, it is preferable that the number of stacked layers of the element unit 4 is an even number because the magnetic fluxes generated by the currents flowing through the
また、陽極端子7ならびに陰極端子8の一部に外装樹脂9に沿って上方へ折り曲げられた折り曲げ部7c、8cを設けた構成により、半田付け作業時に半田フィレットが形成され易くなるばかりでなく、半田付け状態を上面から確認できるようになるという効果が得られ、信頼性の高い半田付け作業を行うことが可能になるものである。
In addition, the configuration in which the
(実施の形態2)
以下、実施の形態2を用いて、本発明の特に請求項4に記載の発明について説明する。
(Embodiment 2)
Hereinafter, the invention according to the fourth aspect of the present invention will be described with reference to the second embodiment.
本実施の形態は、上記実施の形態1で説明したチップ形固体電解コンデンサに、複数段積層した素子ユニットを一体に接合する陰極接合部材を設けた構成のものであり、これ以外の構成は実施の形態1と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the chip-type solid electrolytic capacitor described in the first embodiment is provided with a cathode bonding member that integrally bonds a plurality of stacked element units. Other configurations are implemented. Therefore, the same portions are denoted by the same reference numerals and detailed description thereof is omitted, and only different portions will be described below with reference to the drawings.
図2(a)〜(f)は本発明の実施の形態2によるチップ形固体電解コンデンサの構成を示した平面断面図と正面断面図と左側面断面図と右側面断面図と底面断面図と底面図であり、図2において、11は陰極接合部材であり、この陰極接合部材11は素子ユニット4を交互に複数段積層した状態で陰極電極部3の下面ならびに側面に接合されるようにコ字形に構成されたものである。
2 (a) to 2 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view and a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to a second embodiment of the present invention. 2 is a bottom view, and in FIG. 2,
このように陰極接合部材11を設けた構成により、素子ユニット4を陽極端子7ならびに陰極端子8に直接搭載して積層する必要が無くなり、陰極接合部材11上で素子ユニット4を積層して組み立てた後、陽極端子7ならびに陰極端子8に接合することができるようになるため、更なる作業性向上を図ることができるようになるという格別の効果を奏するものである。
With the configuration in which the
このようにして得られた本実施の形態によるチップ形固体電解コンデンサのESL特性を測定した結果を比較例としての従来品と比較して(表2)に示す。 The results of measuring the ESL characteristics of the chip-type solid electrolytic capacitor according to the present embodiment thus obtained are shown in Table 2 in comparison with a conventional product as a comparative example.
(表2)から明らかなように、本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態1によるチップ形固体電解コンデンサと同様に、ESLを従来品の1/5以下にまで低減することができ、かつ、そのバラツキも小さいことから、高周波対応に対する昨今の高い要求にも十分に対応することができるものである。 As is clear from Table 2, the chip-type solid electrolytic capacitor according to the present embodiment reduces ESL to 1/5 or less of the conventional product, similarly to the chip-type solid electrolytic capacitor according to the first embodiment. In addition, since the variation is small, it is possible to sufficiently meet the recent high demands for high frequency response.
本発明によるチップ形固体電解コンデンサは、ESLを大きく低減し、かつ、作業性と組み立て精度の向上を図ることができるという効果を有し、特に高周波応答性が要求される分野等のコンデンサとして有用である。 The chip-type solid electrolytic capacitor according to the present invention has an effect of greatly reducing ESL and improving workability and assembly accuracy, and is particularly useful as a capacitor in fields where high frequency response is required. It is.
1 コンデンサ素子
2 陽極電極部
3 陰極電極部
4 素子ユニット
5 陽極結束部材
6a、6b スペーサ
7 陽極端子
7a 陽極端子部
7b、8b 薄肉部
7c、8c 折り曲げ部
8 陰極端子
8a 陰極端子部
9 外装樹脂
10 導電性銀ペースト
11 陰極接合部材
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227629A JP2008053416A (en) | 2006-08-24 | 2006-08-24 | Chip-type solid electrolytic capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227629A JP2008053416A (en) | 2006-08-24 | 2006-08-24 | Chip-type solid electrolytic capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053416A true JP2008053416A (en) | 2008-03-06 |
Family
ID=39237185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006227629A Pending JP2008053416A (en) | 2006-08-24 | 2006-08-24 | Chip-type solid electrolytic capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053416A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8773844B2 (en) | 2010-12-28 | 2014-07-08 | Industrial Technology Research Institute | Solid electrolytic capacitor |
US9214284B2 (en) | 2012-09-13 | 2015-12-15 | Industrial Technology Research Institute | Decoupling device with three-dimensional lead frame and fabricating method thereof |
-
2006
- 2006-08-24 JP JP2006227629A patent/JP2008053416A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8773844B2 (en) | 2010-12-28 | 2014-07-08 | Industrial Technology Research Institute | Solid electrolytic capacitor |
US9058933B2 (en) | 2010-12-28 | 2015-06-16 | Industrial Technology Research Institute | Decoupling device including a plurality of capacitor unit arrayed in a same plane |
US9214284B2 (en) | 2012-09-13 | 2015-12-15 | Industrial Technology Research Institute | Decoupling device with three-dimensional lead frame and fabricating method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4872365B2 (en) | Chip type solid electrolytic capacitor | |
JP4513811B2 (en) | Chip type solid electrolytic capacitor | |
JP4492265B2 (en) | Chip type solid electrolytic capacitor | |
JP2006324555A (en) | Laminated capacitor and its manufacturing method | |
JP2004363526A (en) | Chip type solid electrolytic capacitor, and manufacturing method thereof | |
WO2008035684A1 (en) | Chip-type filter | |
JP4830875B2 (en) | Solid electrolytic capacitor | |
JP5879491B2 (en) | Solid electrolytic capacitor | |
JP5045058B2 (en) | π-type filter | |
JP5040255B2 (en) | Chip type solid electrolytic capacitor | |
WO2012140836A1 (en) | Electrolytic capacitor | |
JP4802550B2 (en) | Solid electrolytic capacitor | |
JP4613669B2 (en) | Solid electrolytic capacitor | |
JP2008135425A (en) | Chip-type solid electrolytic capacitor | |
JP2008053416A (en) | Chip-type solid electrolytic capacitor | |
JP5034887B2 (en) | Chip type solid electrolytic capacitor | |
JP5040230B2 (en) | Chip type solid electrolytic capacitor | |
JP2009123938A5 (en) | ||
JP2008135424A (en) | Chip-type solid electrolytic capacitor | |
JP2008021774A (en) | Chip-type solid electrolytic capacitor, and manufacturing method thereof | |
JP5454607B2 (en) | Chip type solid electrolytic capacitor | |
JP5413430B2 (en) | Chip type solid electrolytic capacitor | |
JP5034886B2 (en) | Chip type solid electrolytic capacitor | |
JP4930125B2 (en) | Solid electrolytic capacitor | |
JP2008021772A (en) | Chip-type solid electrolytic capacitor |