JP2008053306A - Manufacturing method of module and of camera module - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a module in which a mounting component is mounted on a ceramic substrate, and a manufacturing method of a camera module in order to solve the problems that dividing a substrate into individual semiconductor devices in a final step causes waste of a coupling portion of the ceramic substrate, and that crack or warpage is generated on the ceramic substrate because the substrate is large and yield improvement and cost reduction are prevented. <P>SOLUTION: Using a metal substrate having a plurality of adhesive portions formed thereon is used as a supporting member 1, the ceramic substrate 5 of a module size is fixed on an adhesive region 2, thereby manufacturing a semiconductor device. With this method, the only thing to do in a final process is to vacuum-adsorb the semiconductor substrate. Since a supporting member can be repeatedly used and the wasteful use of the ceramic substrate to be cut in a conventional method can be eliminated. Further, the number of devices per sheet of supporting member can increase. Since the divided step of the ceramic in the manufacturing process is eliminated, yield can be improved. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、モジュールの製造方法およびカメラモジュールの製造方法に係り、特にセラミック基板上に実装部品を配置するモジュールの製造方法およびカメラモジュールの製造方法に関する。   The present invention relates to a module manufacturing method and a camera module manufacturing method, and more particularly to a module manufacturing method and a camera module manufacturing method in which mounting components are arranged on a ceramic substrate.

従来では、大判のセラミック基板上に多数の半導体装置を形成、モールドし最終工程においてセラミック基板を分割して個々のモジュールを得る方法が知られている（例えば特許文献１参照。）。   Conventionally, a method is known in which a large number of semiconductor devices are formed on a large ceramic substrate, molded, and the ceramic substrate is divided in the final process to obtain individual modules (see, for example, Patent Document 1).

図１２〜図１４には、従来の半導体装置の一例として、セラミック基板上に撮像素子を実装し、カメラモジュールを形成する場合を示す。図１２は、支持材の平面図であり、図１３（Ａ）〜（Ｃ）はカメラモジュールの製造方法を示す図であり、図１２のｄ−ｄ線断面に相当する断面図である。   FIGS. 12 to 14 show a case where a camera module is formed by mounting an image sensor on a ceramic substrate as an example of a conventional semiconductor device. FIG. 12 is a plan view of the support member, and FIGS. 13A to 13C are views showing a method for manufacturing the camera module, which is a cross-sectional view corresponding to a cross section taken along the line dd of FIG.

図１２の如く、支持材は、複数（ここでは３段×６列）のモジュール領域Ｍｒ、および連結部１５５ｃ、フレーム部１５５ｆからなるセラミック基板１５５である。モジュール領域Ｍｒは最終工程において個々のカメラモジュールとなる領域である。各モジュール領域Ｍｒは、連結部１５５ｃによりフレーム部１５５ｆに支持・固定されている。隣り合うモジュール領域Ｍｒの離間距離Ｌ２は例えば５ｍｍである。そして、各モジュール領域Ｍｒに所望の導電パターン１５６を形成する。尚、図１２に示す１枚の支持材１５５により一括で保持される複数のモジュール領域Ｍｒを１つの単位として、以下の各製造工程が行われる。例えば、図１２の場合、１枚の支持材（セラミック基板）１５５当たりのモジュール領域Ｍｒは１８個である。   As shown in FIG. 12, the support member is a ceramic substrate 155 including a plurality (here, three stages × 6 rows) of module regions Mr, a connecting portion 155c, and a frame portion 155f. The module region Mr is a region that becomes an individual camera module in the final process. Each module region Mr is supported and fixed to the frame portion 155f by a connecting portion 155c. A separation distance L2 between adjacent module regions Mr is, for example, 5 mm. Then, a desired conductive pattern 156 is formed in each module region Mr. Note that the following manufacturing steps are performed with a plurality of module regions Mr held together by one support member 155 shown in FIG. 12 as one unit. For example, in the case of FIG. 12, the number of module regions Mr per support material (ceramic substrate) 155 is 18 pieces.

その後、各モジュール領域Ｍｒに半導体チップ１５７を固着する。半導体チップ１５７は例えば受光部を含む集積回路が構成された撮像素子である。そして、半導体チップ１５７の各電極と対応する導電パターン１５６を例えばボンディングワイヤ１５８などで電気的に接続する（図１２、図１３（Ａ））。   Thereafter, the semiconductor chip 157 is fixed to each module region Mr. The semiconductor chip 157 is an image sensor in which an integrated circuit including a light receiving unit is configured, for example. Then, the conductive pattern 156 corresponding to each electrode of the semiconductor chip 157 is electrically connected by, for example, a bonding wire 158 (FIGS. 12 and 13A).

カメラモジュールの光学ユニットを搭載するために、各モジュール領域Ｍｒに、パッケージ枠（レンズ枠）１５９を固着する。パッケージ枠１５９の内部には、例えば半導体チップ１５７を覆うように光学ユニット１６０が収納され、パッケージ枠１５９の上部はＩＲカットフィルタ１６３等で覆われる（図１３（Ｂ））。   In order to mount the optical unit of the camera module, a package frame (lens frame) 159 is fixed to each module region Mr. For example, the optical unit 160 is accommodated inside the package frame 159 so as to cover the semiconductor chip 157, and the upper portion of the package frame 159 is covered with an IR cut filter 163 or the like (FIG. 13B).

このように、１つの支持材１５５上に複数のカメラモジュールを形成した後、最終工程においてプレスか、ルーターにより支持材１５５の連結部１５５ｃを切断し、個々のカメラモジュール１７０を分離する（１３（Ｃ））。
特開２０００−１２４１６７号公報 In this manner, after forming a plurality of camera modules on one support member 155, the connecting portion 155c of the support member 155 is cut by a press or a router in the final process, and the individual camera modules 170 are separated (13 ( C)).
JP 2000-124167 A

図１４は、図１３（Ｂ）の状態の支持材１５５を示す平面図である。   FIG. 14 is a plan view showing the support member 155 in the state of FIG.

図１４を参照し、上記の製造方法ではセラミック基板で形成された支持材１５５の全てのモジュール領域Ｍｒにカメラモジュール１７０を形成後、連結部１５５ｃおよびフレーム部１５５ｆを切断している（図１３（Ｃ））。つまり連結部１５５ｃおよびフレーム部１５５ｆも高価なセラミック基板であるが、これらは製造工程中に分割、破棄される領域であり、製品の最終構造としては不要な領域である。   Referring to FIG. 14, in the manufacturing method described above, after the camera module 170 is formed in all the module regions Mr of the support member 155 formed of a ceramic substrate, the connecting portion 155c and the frame portion 155f are cut (FIG. 13 ( C)). That is, although the connecting portion 155c and the frame portion 155f are also expensive ceramic substrates, these are regions that are divided and discarded during the manufacturing process, and are unnecessary regions as the final structure of the product.

また支持材１５５のサイズは、例えば縦Ｈ２１が５７ｍｍ、横Ｗ２１が１２３ｍｍであり、支持材１５５の全体が大判なセラミック基板であるため、製造工程中のハンドリング不良や、ワイヤボンド時のストレスによる割れが発生する、あるいは反りが発生しやすいなどの問題がある。   The size of the support material 155 is, for example, 57 mm in length H21 and 123 mm in width W21. Since the entire support material 155 is a large ceramic substrate, handling failure during the manufacturing process or cracking due to stress during wire bonding There are problems such as the occurrence of warping or the tendency to warp.

例えば、製造工程において半導体チップやカメラモジュールの部品をモジュール領域Ｍｒに実装後、セラミック基板の割れや反り等の欠陥部位Ｃを検出、マーキングし、画像認識によってマーキングされたモジュール領域Ｍｒを不良として扱う場合がある。   For example, in a manufacturing process, after mounting a semiconductor chip or a camera module component on the module region Mr, a defective portion C such as a crack or warp of a ceramic substrate is detected and marked, and the module region Mr marked by image recognition is treated as a defect. There is a case.

このような場合、既に実装された半導体チップやカメラモジュールの部品が無駄になる、あるいは作業効率（例えば支持材１枚あたりの収率）が低下するなどの問題がある。   In such a case, there is a problem that parts of already mounted semiconductor chips and camera modules are wasted or work efficiency (for example, yield per support material) is lowered.

また各モジュール領域Ｍｒ間の離間距離Ｌ２は、例えば５ｍｍである。これは連結部１５５ｃの幅に、切り離しの際の補強分や、割れを考慮したマージン等を含む値である。   Further, the separation distance L2 between the module regions Mr is, for example, 5 mm. This is a value that includes the amount of reinforcement at the time of separation, a margin considering cracks, and the like in the width of the connecting portion 155c.

つまり、図１４の如く、複数のモジュール領域Ｍｒを一括で保持する支持材１５５に大判のセラミック基板を用いる場合、１８個のモジュール領域Ｍｒ以外のセラミック基板（フレーム部１５５ｆ、連結部１５５ｃ）は全て無駄な領域となるため、コストの低減には限界があった。また、全て良品となった場合でも、支持材１５５の１枚（例えば５７ｍｍ×１２３ｍｍ）当たりの半導体装置（カメラモジュール）の収率（１８個）はこれ以上増加させることができず、歩留りが悪い問題があった。   That is, as shown in FIG. 14, when a large-sized ceramic substrate is used for the support member 155 that collectively holds a plurality of module regions Mr, all the ceramic substrates (the frame portion 155f and the connecting portion 155c) other than the 18 module regions Mr are used. Since this is a useless area, there is a limit to cost reduction. Even when all the products are non-defective, the yield (18) of the semiconductor device (camera module) per one support material 155 (for example, 57 mm × 123 mm) cannot be increased any more, and the yield is poor. There was a problem.

本発明は、係る課題に鑑みてなされ、第１に、複数の粘着領域を有する支持材を準備する工程と、絶縁材料を多層に積層して所望の導電パターンを形成した後、該導電パターンの電気的特性を検査し、モジュール領域毎に分割して欠陥部位を有さない良品状態の絶縁基板を得る工程と、前記粘着領域のそれぞれに、前記絶縁基板を固定する工程と、前記絶縁基板に半導体チップを固着し、該半導体チップの電極と前記導電パターンを電気的に接続する工程と、前記半導体チップのパッケージ材を前記絶縁基板のそれぞれに固着する工程と、前記絶縁基板を前記粘着領域から剥離する工程と、を具備することにより解決するものである。   The present invention has been made in view of the above problems, and firstly, a step of preparing a support material having a plurality of adhesive regions, and after forming a desired conductive pattern by laminating insulating materials in multiple layers, Inspecting electrical characteristics, obtaining a non-defective insulating substrate having a defect site by dividing into module regions, fixing the insulating substrate to each of the adhesive regions, and attaching the insulating substrate to the insulating substrate Fixing a semiconductor chip, electrically connecting the electrode of the semiconductor chip and the conductive pattern, fixing a package material of the semiconductor chip to each of the insulating substrates, and removing the insulating substrate from the adhesive region And the step of peeling off.

また、前記絶縁基板は、真空チャック装置の吸着により前記粘着領域から剥離することを特徴とするものである。   The insulating substrate is peeled off from the adhesive region by suction of a vacuum chuck device.

また、前記絶縁基板は、セラミック基板であることを特徴とするものである。   Further, the insulating substrate is a ceramic substrate.

また、前記粘着領域は、前記支持材の表面に再接着および再剥離が可能な粘着材を塗布してなることを特徴とするものである。   The adhesive region is formed by applying an adhesive material that can be re-adhered and re-peeled to the surface of the support material.

第２に、複数の粘着領域を有する支持材を準備する工程と、所望の導電パターンを形成したモジュールサイズの絶縁基板を準備する工程と、前記粘着領域のそれぞれに、前記絶縁基板を固定する工程と、前記絶縁基板に撮像素子となる半導体チップを固着し、該半導体チップの電極と前記導電パターンを電気的に接続する工程と、前記半導体チップのパッケージ材を前記絶縁基板のそれぞれに固着する工程と、前記パッケージ材の内部に光学ユニットを収納する工程と、前記絶縁基板を前記粘着領域から剥離する工程と、を具備することにより解決するものである。   Second, a step of preparing a support material having a plurality of adhesive regions, a step of preparing a module-sized insulating substrate on which a desired conductive pattern is formed, and a step of fixing the insulating substrate to each of the adhesive regions A step of fixing a semiconductor chip serving as an image pickup device to the insulating substrate, electrically connecting an electrode of the semiconductor chip and the conductive pattern, and a step of fixing a package material of the semiconductor chip to each of the insulating substrates. And the step of housing the optical unit inside the package material and the step of peeling the insulating substrate from the adhesive region.

また、前記絶縁基板は、絶縁材料を多層に積層して所望の導電パターンを形成した後該導電パターンの電気的特性が検査され、モジュール領域毎に分割され、欠陥部位を有さない良品が選択されることを特徴とするものである。   In addition, the insulating substrate is formed by laminating insulating materials in multiple layers to form a desired conductive pattern, then the electrical characteristics of the conductive pattern are inspected, and a non-defective product that is divided into module regions and has no defective portion is selected. It is characterized by that.

また、前記絶縁基板は、真空チャック装置の吸着により前記粘着領域から剥離することを特徴とするものである。   The insulating substrate is peeled off from the adhesive region by suction of a vacuum chuck device.

また、前記絶縁基板は、セラミック基板であることを特徴とするものである。   Further, the insulating substrate is a ceramic substrate.

また、前記粘着領域は、前記支持材の表面に再接着および再剥離可能な粘着材を塗布して形成することを特徴とするものである。   The adhesive region is formed by applying an adhesive material that can be re-adhered and re-peeled to the surface of the support material.

本発明によれば、絶縁基板（特にセラミック基板）表面に半導体チップを実装する半導体装置の製造方法において、歩留りを向上させることができる。   According to the present invention, in a method for manufacturing a semiconductor device in which a semiconductor chip is mounted on the surface of an insulating substrate (particularly a ceramic substrate), the yield can be improved.

より詳細には、第１に、取り扱う絶縁基板（セラミック基板）の面積がモジュールサイズであるため、ハンドリング不良による基板の割れや、反りの発生を大幅に低減できる。支持材に大判のセラミック基板を採用すると、反りが発生した場合に補正をすることができず、また割れや欠け等の欠陥も生じやすい。しかし、本実施形態では、既にモジュールサイズに分割されているので、反りの発生を大幅に抑制できる。また、ワイヤボンド時のストレスに対しても十分な強度が得られる。   More specifically, first, since the area of the insulating substrate (ceramic substrate) to be handled is a module size, it is possible to greatly reduce the occurrence of substrate cracking and warping due to handling failure. When a large ceramic substrate is used as the support material, correction cannot be made when warping occurs, and defects such as cracks and chips are likely to occur. However, in this embodiment, since it has already been divided into module sizes, the occurrence of warping can be greatly suppressed. Also, sufficient strength can be obtained against stress during wire bonding.

また、セラミック基板は、半導体チップを実装する以前に導電パターンが形成され、電気的特性も検査された後、モジュールサイズに切り出されている。つまり、表面に形成された導電パターンの電気的特性や、割れ、反り、欠け等の欠陥部位の有無も検査された後の良品のセラミック基板を支持材に接着するので、支持材１枚あたりの収率、および、最終的な歩留りを大幅に向上させることができる。   The ceramic substrate is cut into a module size after a conductive pattern is formed before the semiconductor chip is mounted and the electrical characteristics are also inspected. In other words, a non-defective ceramic substrate after inspection of the electrical characteristics of the conductive pattern formed on the surface and the presence or absence of defects such as cracks, warpage, and chips is bonded to the support material. The yield and the final yield can be greatly improved.

第２に、セラミック基板は各モジュール領域として必要な面積のみ確保すれば良く、例えば従来の連結部、フレーム部などの無駄な部分が不要となる。従って、セラミック基板表面に半導体チップを実装するモジュールにおいて、セラミック基板のコストを低減できる。   Secondly, the ceramic substrate only needs to have a necessary area as each module region, and unnecessary portions such as a conventional connecting portion and a frame portion are unnecessary. Therefore, in the module in which the semiconductor chip is mounted on the ceramic substrate surface, the cost of the ceramic substrate can be reduced.

また、製造工程中、複数のモジュール領域を一括で保持する支持材は、繰り返し利用が可能である。本実施形態の支持材と、従来の絶縁基板による支持材の１枚当たりのコストを比較した場合、粘着材の材質によっては本実施形態の支持材の方が高価になる場合もある。しかし、従来と同数の半導体装置を得るために必要な、支持材のトータルコストで比較すると本実施形態では大幅に有利となる。   Further, the support material that holds a plurality of module regions at once during the manufacturing process can be used repeatedly. When the cost per sheet of the support material of the present embodiment and the conventional insulating substrate is compared, the support material of the present embodiment may be more expensive depending on the material of the adhesive material. However, when compared with the total cost of the support material necessary for obtaining the same number of semiconductor devices as in the prior art, this embodiment is greatly advantageous.

更に、従来の如く支持材が全てセラミック基板の場合は、産業廃棄物として廃棄をしなければならないが、本実施形態において支持材に金属基板を採用した場合にはリサイクル可能であり環境に良い利点を有する。   Furthermore, when the support material is all ceramic substrate as in the prior art, it must be discarded as industrial waste. However, in this embodiment, when a metal substrate is used as the support material, it is recyclable and has good environmental benefits. Have

第３に、各モジュール領域を従来より近接して配置することができる。つまり、１フレーム当たりの面積が従来と同等の場合、支持材１枚あたりのモジュールの収率を従来の約２倍にすることができる。   Thirdly, the module areas can be arranged closer to each other than in the past. That is, when the area per frame is the same as the conventional one, the module yield per support material can be doubled compared to the conventional one.

第４に、従来と同様の設備を維持できるので、新たな設備投資を行うことなく半導体装置の歩留りを向上できる。   Fourth, since the same facilities as the conventional one can be maintained, the yield of the semiconductor device can be improved without making a new capital investment.

第５に、セラミック基板上に例えば撮像素子および受光部等を実装することにより、歩留りを向上させたカメラモジュールの製造方法を提供できる。   Fifth, it is possible to provide a method of manufacturing a camera module with improved yield by mounting, for example, an image sensor and a light receiving unit on a ceramic substrate.

カメラモジュールの場合には、発塵を抑えるために撮像素子となる半導体チップや受光部等の実装基板はセラミック基板を採用することが望ましい。しかし、セラミック基板は高価であり、上記の如く大判で取り扱うと不良が増加し、歩留りが悪い問題がある。   In the case of a camera module, it is desirable to use a ceramic substrate as a mounting substrate such as a semiconductor chip or a light-receiving unit serving as an imaging element in order to suppress dust generation. However, the ceramic substrate is expensive and there is a problem that the yield increases when the substrate is handled in a large size as described above.

本実施形態によれば、セラミック基板を採用し、コストを抑えて歩留りを向上させたカメラモジュールの製造方法を提供できる。   According to the present embodiment, it is possible to provide a method for manufacturing a camera module that employs a ceramic substrate, reduces costs, and improves yield.

本発明の実施の形態を図１から図１１を参照し、本発明の実施形態を詳細に説明する。   Embodiments of the present invention will be described in detail with reference to FIGS. 1 to 11.

本発明の半導体装置の製造方法は、複数の粘着領域を有する支持材を準備する工程と、絶縁材料を多層に積層して所望の導電パターンを形成した後導電パターンの電気的特性を検査し、モジュール領域毎に分割して、欠陥部位を有さない良品状態の絶縁基板を得る工程と、粘着領域のそれぞれに、絶縁基板を固定する工程と、絶縁基板に半導体チップを固着し、半導体チップの電極と導電パターンを電気的に接続する工程と、半導体チップのパッケージ材を絶縁基板のそれぞれに固着する工程と、絶縁基板を粘着領域から剥離する工程と、から構成される。   The method for manufacturing a semiconductor device of the present invention includes a step of preparing a support material having a plurality of adhesive regions, and after forming a desired conductive pattern by laminating insulating materials in multiple layers, inspecting the electrical characteristics of the conductive pattern, A process for obtaining a non-defective insulating substrate having no defective part by dividing into module regions, a step for fixing the insulating substrate to each of the adhesive regions, a semiconductor chip fixed to the insulating substrate, The method includes a step of electrically connecting the electrode and the conductive pattern, a step of fixing the semiconductor chip package material to each of the insulating substrates, and a step of peeling the insulating substrate from the adhesive region.

まず、図１から図７を参照し、本発明の第１の実施形態を説明する。第１の実施形態は、絶縁基板表面に半導体チップを実装する場合の一例である。   First, a first embodiment of the present invention will be described with reference to FIGS. The first embodiment is an example when a semiconductor chip is mounted on the surface of an insulating substrate.

第１工程（図１）：複数の粘着領域を有する支持材を準備する工程。   1st process (FIG. 1): The process of preparing the support material which has a some adhesion area | region.

図１（Ａ）は、支持材を示す平面図であり、図１（Ｂ）は図１（Ａ）のa−ａ線断面図である。   FIG. 1A is a plan view showing a support material, and FIG. 1B is a cross-sectional view taken along the line aa in FIG.

支持基板１は、半導体装置のリードフレーム等に一般的に採用される金属（例えば銅（Ｃｕ））基板である。金属基板１は縦Ｈ１１が５７ｍｍ、横Ｗ１１が１２３ｍｍの矩形状である。金属基板１には、複数の粘着領域２が設けられる。粘着領域２は、互いに等しい離間距離Ｌ１で例えば４行×８列のマトリクス状に配置される。粘着領域２は縦Ｈ１２が１２ｍｍ、横Ｗ１２が１４ｍｍの矩形であり、離間距離Ｌ１は例えば１ｍｍである。   The support substrate 1 is a metal (for example, copper (Cu)) substrate generally employed for a lead frame of a semiconductor device. The metal substrate 1 has a rectangular shape with a length H11 of 57 mm and a width W11 of 123 mm. A plurality of adhesive regions 2 are provided on the metal substrate 1. The adhesive regions 2 are arranged in a matrix of, for example, 4 rows × 8 columns with an equal separation distance L1. The adhesive region 2 is a rectangle having a length H12 of 12 mm and a width W12 of 14 mm, and the separation distance L1 is, for example, 1 mm.

図１（Ｂ）の如く、金属基板１は厚みｄ１が例えば０．２ｍｍであり、第１主面Ｓ１と第２主面Ｓ２を有する。第１主面Ｓ１側には複数の粘着領域２が設けられ、これにより支持材４が得られる。   As shown in FIG. 1B, the metal substrate 1 has a thickness d1 of 0.2 mm, for example, and has a first main surface S1 and a second main surface S2. A plurality of adhesive regions 2 are provided on the first main surface S1 side, whereby the support material 4 is obtained.

粘着領域２は、金属基板１に再接着性および再剥離性を有する粘着材（例えばシリコンゴム）を選択的（島状）に塗布したものである。粘着材は、耐熱、耐寒性、機械特性、電気特性、耐薬品性などに優れたものである。シリコンゴムの場合の弾性率は一例として、剥離試験（シェア強度）によるヤング率で０．５Ｎ／ｍｍ^２程度である。 The adhesive region 2 is formed by selectively (island-like) an adhesive material (for example, silicon rubber) having re-adhesiveness and re-peelability to the metal substrate 1. The adhesive material is excellent in heat resistance, cold resistance, mechanical properties, electrical properties, chemical resistance, and the like. As an example, the elastic modulus in the case of silicon rubber is about 0.5 N / mm ² in terms of Young's modulus according to a peel test (shear strength).

後述するがこの粘着領域２に支持固定されて半導体装置が製造される。   As will be described later, the semiconductor device is manufactured by being supported and fixed to the adhesive region 2.

つまり、各粘着領域２は半導体装置のモジュール領域に個々に対応して設けられ、本実施形態によれば、従来と同サイズの支持材４の１枚につき３６個のモジュール領域を確保できる。つまり、３６個の半導体装置が１つの支持材４により一括に支持固定され、形成される。   That is, each adhesive region 2 is provided corresponding to each module region of the semiconductor device, and according to the present embodiment, 36 module regions can be secured for one support material 4 of the same size as the conventional one. That is, 36 semiconductor devices are collectively supported and fixed by one support material 4.

支持基板１は、製造装置でハンドリング可能なものであればよく、銅フレームに限らずステンレス鋼（ＳＵＳ）などの合金鋼や、鉄・ニッケル合金（４２アロイ）等でもよい。しかし、耐熱性、耐久性等を考慮すると金属基板が望ましく、銅フレームであれば安価でもあり好適である。   The support substrate 1 may be any material that can be handled by a manufacturing apparatus, and is not limited to a copper frame, but may be alloy steel such as stainless steel (SUS), iron / nickel alloy (42 alloy), or the like. However, in consideration of heat resistance, durability, etc., a metal substrate is desirable, and a copper frame is inexpensive and suitable.

また、粘着領域２は半導体装置を一時的に支持固定するものであり、吸着チャック等で半導体装置を容易に剥離できる程度の粘着力があれば十分である。また、既述の如く粘着領域２の粘着面は再接着性および再剥離性を有するため、１つの支持材４を繰り返し使用することが可能である。   The adhesive region 2 temporarily supports and fixes the semiconductor device, and it is sufficient if the adhesive region 2 has an adhesive force that allows the semiconductor device to be easily peeled off by a suction chuck or the like. Moreover, since the adhesive surface of the adhesive region 2 has re-adhesiveness and re-peelability as described above, it is possible to repeatedly use one support material 4.

第２工程（図２）：絶縁材料を多層に積層して所望の導電パターンを形成した後導電パターンの電気的特性を検査し、モジュール領域毎に分割して欠陥部位を有さない良品状態の絶縁基板を得る工程。   Second step (FIG. 2): After a desired conductive pattern is formed by laminating insulating materials in multiple layers, the electrical characteristics of the conductive pattern are inspected, and each module area is divided into non-defective products that have no defective parts. Obtaining an insulating substrate;

図２は、一般的な絶縁基板の一例を示す斜視図であり、これを参照し、本実施形態の絶縁基板５を説明する。   FIG. 2 is a perspective view showing an example of a general insulating substrate, and the insulating substrate 5 of this embodiment will be described with reference to this.

絶縁基板５は例えばセラミック基板、ガラスエポキシ基板、ガラス基板あるいはフレキシブルシート等である。本実施形態では、絶縁基板としてガラスエポキシ基板より発塵が抑えられ、また半導体装置の最終構造において所定の強度を維持できるセラミック基板５を採用する。本実施形態のセラミック基板は図２の如く、所望の回路素子のパターン５２を形成した絶縁材料（セラミック層）５１を多層に積層した多層配線基板５４である。   The insulating substrate 5 is, for example, a ceramic substrate, a glass epoxy substrate, a glass substrate, a flexible sheet, or the like. In the present embodiment, the ceramic substrate 5 is used as the insulating substrate, in which dust generation is suppressed from the glass epoxy substrate, and a predetermined strength can be maintained in the final structure of the semiconductor device. As shown in FIG. 2, the ceramic substrate of the present embodiment is a multilayer wiring substrate 54 in which insulating materials (ceramic layers) 51 on which a desired circuit element pattern 52 is formed are laminated in multiple layers.

セラミック基板５の製造工程の一例を示すと、先ず、プラスチックフィルムの表面に、セラミック粉体とバインダー樹脂を含むセラミック混合材料をシート状に塗付し、セラミック混合材料を乾燥し、セラミック混合材料からなるシート(以下、グリーンシートという)を作製する。   An example of the manufacturing process of the ceramic substrate 5 is as follows. First, a ceramic mixed material containing ceramic powder and a binder resin is applied to the surface of the plastic film in a sheet shape, and the ceramic mixed material is dried. A sheet (hereinafter referred to as a green sheet) is prepared.

次に、複数のグリーンシートの表面に、導電体粉体とバインダー樹脂を含む導電体混合材料を用いて、電子回路の設計に応じた回路素子のパターン（配線も含む）５２を印刷する。半導体チップや他の実装部品が固着される最上層（粘着領域２との対向面Ｓ１）には、金属メッキやスクリーン印刷等により所望の導電パターン６が形成される。   Next, a circuit element pattern (including wiring) 52 according to the design of the electronic circuit is printed on the surface of the plurality of green sheets using a conductor mixed material including conductor powder and binder resin. A desired conductive pattern 6 is formed by metal plating, screen printing, or the like on the uppermost layer (surface S1 facing the adhesive region 2) to which a semiconductor chip or other mounting component is fixed.

そして、回路素子のパターン５２が印刷された複数のグリーンシートを重ね合わせて積層体（セラミック層）５１を作製した後、セラミック層５１に熱プレスを施して、セラミック層５１を一体化し、多層セラミック層を得る。更に、熱プレスが施された多層セラミック層に焼成を施し、多層配線基板５４を得る。回路素子５２は、セラミック層５１を貫通して形成された導通路（ビアホール）５３によって接続される（図２（Ａ））。また、必要に応じて、サーマルビア５５や印刷抵抗５６等が設けられる。この状態で、導電パターン６の電気的特性を検査する。   Then, a plurality of green sheets on which circuit element patterns 52 are printed are superposed to produce a laminate (ceramic layer) 51, and then the ceramic layer 51 is subjected to hot pressing to integrate the ceramic layer 51, thereby producing a multilayer ceramic. Get a layer. Further, the multilayer ceramic layer subjected to hot pressing is fired to obtain the multilayer wiring board 54. The circuit element 52 is connected by a conduction path (via hole) 53 formed through the ceramic layer 51 (FIG. 2A). Further, if necessary, a thermal via 55, a printing resistor 56, and the like are provided. In this state, the electrical characteristics of the conductive pattern 6 are inspected.

その後、焼成が施された多層配線基板５４をモジュールサイズに切断して、複数のセラミック基板５（５ａ、５ｂ）を得る。   Thereafter, the fired multilayer wiring board 54 is cut into a module size to obtain a plurality of ceramic substrates 5 (5a, 5b).

例えば、多層配線基板５４のサイズを２１４ｍｍ×２７４ｍｍとし、上下左右のマージンを５ｍｍとし、各セラミック基板５の間隔を０．２ｍｍとする。これを２８８個（１６列×１８段）に分割することにより、モジュールサイズのセラミック基板５が得られる。   For example, the size of the multilayer wiring board 54 is 214 mm × 274 mm, the vertical and horizontal margins are 5 mm, and the interval between the ceramic substrates 5 is 0.2 mm. By dividing this into 288 pieces (16 rows × 18 rows), a module-sized ceramic substrate 5 is obtained.

ここでモジュールサイズとは、１つのモジュール（完成品）の外形を構成するパッケージ材に個々に対応するモジュール領域Ｍｒのサイズをいう。つまり、セラミック基板５ａ、５ｂはモジュール領域Ｍｒ毎に分割され、個別にパッケージされるモジュールの最終構造の基板サイズを有しており、絶縁基板５ａ、５ｂのそれぞれがそのままモジュール領域Ｍｒとなる。   Here, the module size refers to the size of the module region Mr that individually corresponds to the package material constituting the outer shape of one module (finished product). That is, the ceramic substrates 5a and 5b are divided for each module region Mr and have the substrate size of the final structure of the module that is individually packaged, and each of the insulating substrates 5a and 5b becomes the module region Mr as it is.

本実施形態のセラミック基板５は一例として縦Ｈ１３が１０．００ｍｍ、横Ｗ１３が１３．００ｍｍである。又、セラミック基板５の厚みは例えば０．４ｍｍ程度である。   As an example, the ceramic substrate 5 of the present embodiment has a vertical H13 of 10.00 mm and a horizontal W13 of 13.00 mm. The thickness of the ceramic substrate 5 is about 0.4 mm, for example.

更に、セラミック基板５は全て、モジュールサイズに分割前に導電パターン６の電気的特性が検査される。またモジュールサイズ分割後にはセラミック基板５の割れ、欠け、反り等の欠陥も検査され、不良や欠陥部位のない良品状態のセラミック基板５ａ、５ｂのみが選別される（図２（Ｂ））。   Further, all ceramic substrates 5 are inspected for electrical characteristics of the conductive pattern 6 before being divided into module sizes. Further, after the module size is divided, the ceramic substrate 5 is also inspected for defects such as cracks, chips, and warpage, and only the non-defective ceramic substrates 5a and 5b having no defects or defective portions are selected (FIG. 2B).

従来では、複数のモジュール領域Ｍｒを有する大判の多層配線基板５４の状態で、半導体チップ等の実装工程、封止工程を行い、最終工程にて個々のモジュールサイズに分割していた。   Conventionally, in the state of a large multilayer wiring board 54 having a plurality of module regions Mr, a semiconductor chip mounting process and a sealing process are performed and divided into individual module sizes in the final process.

ところで電子機器の高性能化に伴い複雑な回路を実現するため、セラミック層５１の多層化が進んでいる。一方電子機器の小型化に対する要求は、益々厳しくなっており、多層配線基板５４の小型化、すなわち各セラミック層５１の薄膜化が望まれている。   By the way, in order to realize a complicated circuit with higher performance of an electronic device, multilayering of the ceramic layer 51 is progressing. On the other hand, demands for downsizing of electronic devices are becoming more severe, and downsizing of the multilayer wiring board 54, that is, reduction in thickness of each ceramic layer 51 is desired.

しかし、セラミック層５１の積層数が多くなり、また多層配線基板５４が大判になると、多層配線基板５４の割れや欠けの発生率も高くなる。また特に、多層配線基板５４で従来の如く幅の狭い連結部１５５ｃでモジュール領域Ｍｒを支持する支持材を形成すると、反りが発生する問題がある。反りの発生は補正ができず、セラミック層５１の薄膜化が進むと回路素子５２の表面と他の回路素子５２の表面とが互いに接触して短絡する等の問題が発生する。   However, if the number of laminated ceramic layers 51 increases and the multilayer wiring board 54 becomes large, the occurrence rate of cracks and chips in the multilayer wiring board 54 also increases. In particular, when a support member that supports the module region Mr is formed by the multi-layer wiring board 54 with the connecting portion 155c having a narrow width as in the related art, there is a problem that warpage occurs. The occurrence of warpage cannot be corrected, and when the ceramic layer 51 is made thinner, the surface of the circuit element 52 and the surface of the other circuit element 52 come into contact with each other to cause a short circuit.

本実施形態では、半導体チップ等の実装以前に、多層配線基板５４の状態で導電パターン６の電気的特性を検査し、その後モジュールサイズに分割して欠陥部位の有無についての検査を行う。そして、良品状態の絶縁基板５ａ、５ｂのみを選別する。   In this embodiment, before mounting a semiconductor chip or the like, the electrical characteristics of the conductive pattern 6 are inspected in the state of the multilayer wiring board 54, and then divided into module sizes and inspected for the presence or absence of a defective portion. Then, only the non-defective insulating substrates 5a and 5b are selected.

第３工程（図３）：粘着領域のそれぞれに、絶縁基板を固定する工程。   Third step (FIG. 3): A step of fixing the insulating substrate to each of the adhesive regions.

図３（Ａ）は、支持材４の一部平面図、図３（Ｂ）は、図３（Ａ）のｂ−ｂ線断面図である。   3A is a partial plan view of the support member 4, and FIG. 3B is a cross-sectional view taken along the line bb of FIG. 3A.

尚、図３以降では、支持材４の記載を一部省略し、隣り合う２つの粘着領域（粘着領域２ａおよび粘着領域２ｂ）のみを拡大図示して説明するが、実際には図１に示す３２個の粘着領域２について同様である。また、粘着領域２ａおよび粘着領域２ｂは、全く同様の構成であり、以降の工程で、これらの領域に形成される半導体装置も全く同様の構成である。また、導電パターン６や半導体チップ７についても概要で示す。   In FIG. 3 and subsequent figures, the description of the support material 4 is partially omitted and only two adjacent adhesive regions (adhesive region 2a and adhesive region 2b) are illustrated in an enlarged manner. The same applies to 32 adhesive regions 2. Further, the adhesive region 2a and the adhesive region 2b have exactly the same configuration, and the semiconductor devices formed in these regions in the subsequent processes also have the same configuration. The outline of the conductive pattern 6 and the semiconductor chip 7 is also shown.

図３（Ａ）（Ｂ）の如く、セラミック基板５ａおよびセラミック基板５ｂは、金属基板１の粘着領域２ａおよび粘着領域２ｂにそれぞれ固定される。セラミック基板５ａ、５ｂは、その中心が粘着領域２ａ、２ｂの中心とそれぞれ一致するよう画像認識で位置補正を行い配置される。セラミック基板５の端部と粘着領域２の端部とのマージンは、例えば０．５ｍｍである。   3A and 3B, the ceramic substrate 5a and the ceramic substrate 5b are fixed to the adhesion region 2a and the adhesion region 2b of the metal substrate 1, respectively. The ceramic substrates 5a and 5b are arranged by performing position correction by image recognition so that the centers thereof coincide with the centers of the adhesive regions 2a and 2b, respectively. The margin between the end of the ceramic substrate 5 and the end of the adhesive region 2 is, for example, 0.5 mm.

ここで既述の如く、粘着面は後の工程で、真空チャック装置等によりセラミック基板５が粘着面から容易に剥離できる程度の粘着性を有している。つまりセラミック基板５は粘着領域２に一時的に支持固定される。   Here, as described above, the adhesive surface has such adhesiveness that the ceramic substrate 5 can be easily separated from the adhesive surface by a vacuum chuck device or the like in a later step. That is, the ceramic substrate 5 is temporarily supported and fixed to the adhesive region 2.

第４工程（図４）：絶縁基板に半導体チップを固着し、半導体チップの電極と前記導電パターンを電気的に接続する工程。   Fourth step (FIG. 4): A step of fixing the semiconductor chip to the insulating substrate and electrically connecting the electrode of the semiconductor chip and the conductive pattern.

図４（Ａ）は支持材の一部平面図、図４（Ｂ）は図４（Ａ）のｂ−ｂ線断面図である。   4A is a partial plan view of the support member, and FIG. 4B is a cross-sectional view taken along the line bb of FIG. 4A.

セラミック基板５ａおよびセラミック基板５ｂ上に、絶縁性（または導電性）接着剤によりそれぞれ半導体チップ７ａ、７ｂを固着し、キュアする。この固着は、一般的に知られているセラミック基板５と半導体チップ７との固着であり、十分な固着強度を有する。   The semiconductor chips 7a and 7b are fixed on the ceramic substrate 5a and the ceramic substrate 5b with an insulating (or conductive) adhesive, respectively, and cured. This fixing is a generally known fixing between the ceramic substrate 5 and the semiconductor chip 7 and has a sufficient fixing strength.

その後、半導体チップ７ａ、７ｂの各電極とセラミック基板５ａ、５ｂの対応する導電パターン６とをそれぞれボンディングワイヤなどの接続手段８で電気的に接続する。接続手段８は、金属クリップ（金属板）等でもよい。   Thereafter, the electrodes of the semiconductor chips 7a and 7b and the corresponding conductive patterns 6 of the ceramic substrates 5a and 5b are electrically connected by connecting means 8 such as bonding wires. The connection means 8 may be a metal clip (metal plate) or the like.

尚、本実施形態の以降の図では１つのセラミック基板５に１つの半導体チップ７が配置される例を示しているが、例えば１つのセラミック基板５ａに複数の半導体チップ７が実装されてもよいし、他に抵抗やコンデンサなどの受動素子が実装されてもよい。   In the following drawings of the present embodiment, an example in which one semiconductor chip 7 is arranged on one ceramic substrate 5 is shown. However, for example, a plurality of semiconductor chips 7 may be mounted on one ceramic substrate 5a. In addition, passive elements such as resistors and capacitors may be mounted.

半導体チップ７等の実装部品は、導電パターン６、ビアホール５３やサーマルビア５５（図２参照）等を介して、セラミック基板５の裏面に設けられた外部接続電極（不図示）に接続する。   A mounting component such as the semiconductor chip 7 is connected to an external connection electrode (not shown) provided on the back surface of the ceramic substrate 5 through the conductive pattern 6, the via hole 53, the thermal via 55 (see FIG. 2), and the like.

このように、セラミック基板５に表面実装技術（Surface MountTechnolog_y：ＳＭＴ）を用いて必要な部品を実装できる。 Thus, the surface mount technology on a ceramic substrate 5 (Surface MountTechnolog _y: SMT) can implement the necessary components with.

第５工程（図５、図６）：半導体チップのパッケージ材を絶縁基板のそれぞれに固着する工程。   Fifth step (FIGS. 5 and 6): a step of fixing the semiconductor chip package material to each of the insulating substrates.

図５（Ａ）は支持材の一部平面図、図５（Ｂ）は図５（Ａ）のｂ−ｂ線断面図である。また、図６は、支持材全体の平面図である。   5A is a partial plan view of the support member, and FIG. 5B is a cross-sectional view taken along the line bb of FIG. 5A. FIG. 6 is a plan view of the entire support material.

セラミック基板５ａ、５ｂのそれぞれに対応し、半導体チップ７ａ、７ｂをそれぞれ封止するパッケージ材９ａ、９ｂをセラミック基板５ａ、５ｂに固着する。パッケージ材９は、例えば金属、セラミック等のキャップ（封止蓋）であり、セラミック基板５ａ、５ｂの外周に絶縁性接着剤により固着される。   Corresponding to the ceramic substrates 5a and 5b, package materials 9a and 9b for sealing the semiconductor chips 7a and 7b, respectively, are fixed to the ceramic substrates 5a and 5b. The package material 9 is a cap (sealing lid) made of, for example, metal or ceramic, and is fixed to the outer periphery of the ceramic substrates 5a and 5b with an insulating adhesive.

これにより図６の如く、１つの支持材４のモジュール領域Ｍｒのそれぞれに、パッケージされたモジュール２０が形成され、３２個のモジュール２０が１枚の支持材４により一括で保持固定される。   As a result, as shown in FIG. 6, a packaged module 20 is formed in each of the module regions Mr of one support member 4, and 32 modules 20 are collectively held and fixed by one support member 4.

第６工程（図７）：絶縁基板を粘着領域から剥離する工程。   Sixth step (FIG. 7): A step of peeling the insulating substrate from the adhesive region.

図７（Ａ）は平面図であり、図７（Ｂ）は、断面の概要図である。   FIG. 7A is a plan view, and FIG. 7B is a schematic cross-sectional view.

真空チャック装置の吸着部（コレット）３０をパッケージ材９ａの上部に吸着し、セラミック基板５ａを粘着領域２ａから剥離してパッケージされたモジュール２０ａを得る。次に、吸着部（コレット）３０をパッケージ材９ｂの上部に吸着し、セラミック基板５ｂを粘着領域２ｂから剥離してパッケージされたモジュール２０ｂを得る。これにより、１つのセラミック基板５をモジュール領域Ｍｒとし、パッケージ材９で封止された複数のモジュール２０が得られる。   The suction part (collet) 30 of the vacuum chuck device is sucked onto the upper part of the package material 9a, and the ceramic substrate 5a is peeled from the adhesive region 2a to obtain a packaged module 20a. Next, the adsorbing part (collet) 30 is adsorbed on the upper part of the package material 9b, and the ceramic substrate 5b is peeled from the adhesive region 2b to obtain a packaged module 20b. As a result, a single ceramic substrate 5 is used as the module region Mr, and a plurality of modules 20 sealed with the package material 9 are obtained.

粘着領域２の粘着材の弾性率は一例として、剥離試験（シェア強度）によるヤング率で０．５Ｎ／ｍｍ^２程度であるので、吸着部３０で半導体装置２０を容易に剥離することができる。 As an example, the elastic modulus of the adhesive material in the adhesive region 2 is approximately 0.5 N / mm ^{2 as} a Young's modulus according to a peel test (shear strength), so that the semiconductor device 20 can be easily peeled off by the suction portion 30.

本実施形態では、従来と同サイズの支持材４の１フレーム当たり、３２個のモジュール２０を形成できる。つまり１フレーム当たり１８個の取れ数であった従来と比較して、生産性を大幅に向上させることができる。   In the present embodiment, 32 modules 20 can be formed per frame of the support material 4 having the same size as the conventional one. That is, productivity can be greatly improved as compared with the conventional case where 18 pieces are obtained per frame.

更に、セラミック基板５ａ、５ｂは当初からモジュールサイズに切り出されており、パッケージ材９ａで封止後のセラミック基板の切断、分割が不要である。従って半導体装置２０の最終工程においてセラミック基板が原因となる不良を大幅に抑制できるので、歩留りを向上させることができる。   Furthermore, the ceramic substrates 5a and 5b are cut out to a module size from the beginning, and it is not necessary to cut or divide the ceramic substrate after sealing with the package material 9a. Accordingly, defects caused by the ceramic substrate in the final process of the semiconductor device 20 can be significantly suppressed, and the yield can be improved.

また、粘着領域２の粘着材は再接着性および再剥離性を有する。すなわち、セラミック基板５が剥離された支持材４は、再利用が可能である。従来では、支持材の全てがセラミック基板で形成されており、半導体装置として個別に分割した後に連結部、フレーム部を再利用することはできなかった。しかし本実施形態では、粘着領域２の粘着面が所定の接着強度を維持できる間は、同じ支持材４を繰り返し利用することができ、支持材４のコストとして従来と比較した場合も、大幅に有利になる。   Moreover, the adhesive material of the adhesion area | region 2 has re-adhesiveness and removability. That is, the support material 4 from which the ceramic substrate 5 has been peeled can be reused. Conventionally, all of the support material is formed of a ceramic substrate, and the connecting portion and the frame portion cannot be reused after being individually divided as a semiconductor device. However, in this embodiment, as long as the adhesive surface of the adhesive region 2 can maintain a predetermined adhesive strength, the same support material 4 can be used repeatedly, and the cost of the support material 4 can be greatly increased compared to the conventional case. Become advantageous.

更に、従来の如く支持材１５５がセラミック基板の場合には、産業廃棄物として廃棄しなければならないが、本実施形態の如く銅フレームを採用することにより、支持材４をリサイクル処理することができる。   Furthermore, when the support material 155 is a ceramic substrate as in the prior art, it must be discarded as industrial waste, but the support material 4 can be recycled by adopting a copper frame as in this embodiment. .

次に、図８から図１１を参照して、本発明の第２実施形態を説明する。第２の実施形態は、パッケージ材内部に撮像素子が形成されるものであり、複数の粘着領域を有する支持材を準備する工程と、所望の導電パターンを形成したモジュールサイズの絶縁基板を準備する工程と、粘着領域のそれぞれに、絶縁基板を固定する工程と、絶縁基板に撮像素子となる半導体チップを固着し、該半導体チップの電極と導電パターンを電気的に接続する工程と、半導体チップのパッケージ材を絶縁基板のそれぞれに固着する工程と、パッケージ材の内部に光学ユニットを収納する工程と、絶縁基板を粘着領域から剥離する工程と、から構成される。   Next, a second embodiment of the present invention will be described with reference to FIGS. In the second embodiment, an image sensor is formed inside a package material, and a step of preparing a support material having a plurality of adhesive regions and a module-sized insulating substrate on which a desired conductive pattern is formed are prepared. A step of fixing an insulating substrate to each of the adhesion regions, a step of fixing a semiconductor chip serving as an imaging device to the insulating substrate, and electrically connecting an electrode of the semiconductor chip and a conductive pattern; It comprises a step of fixing the package material to each of the insulating substrates, a step of housing the optical unit inside the package material, and a step of peeling the insulating substrate from the adhesive region.

第１の実施形態と同様の工程は、図示および詳細な説明を省略する。   The illustration and detailed description of the same steps as those in the first embodiment are omitted.

まず、第１工程は第１の実施形態と同様であり、金属基板１の表面に複数の粘着領域２ａ、２ｂを設けた支持材４を準備する（図１参照）。   First, the 1st process is the same as that of a 1st embodiment, and support material 4 which provided a plurality of adhesion fields 2a and 2b on the surface of metal substrate 1 is prepared (refer to Drawing 1).

第２工程から第４工程も第１の実施形態と同様であり、所望の導電パターンを形成したモジュールサイズの絶縁基板を準備し、粘着領域のそれぞれに、絶縁基板を固定し、絶縁基板に撮像素子となる半導体チップを固着する。   The second to fourth steps are the same as in the first embodiment. A module-sized insulating substrate on which a desired conductive pattern is formed is prepared, and the insulating substrate is fixed to each of the adhesive regions, and imaging is performed on the insulating substrate. A semiconductor chip to be an element is fixed.

すなわち、図２を参照して第１の実施形態と同様に、表面に所望の回路素子のパターン５２を形成した絶縁材料（セラミック層）５１を多層に積層し、最上層には、金属メッキやスクリーン印刷等により所望の導電パターン６を形成する。   That is, referring to FIG. 2, as in the first embodiment, an insulating material (ceramic layer) 51 having a desired circuit element pattern 52 formed on the surface is laminated in multiple layers, and the uppermost layer is made of metal plating or the like. A desired conductive pattern 6 is formed by screen printing or the like.

セラミック層５１に熱プレスを施して、セラミック層５１を一体化し、多層セラミック層を得る。更に、熱プレスが施された多層セラミック層に焼成を施し、多層配線基板５４を得る。回路素子５２は、セラミック層５１を貫通して形成されたビアホール５３によって接続され、必要に応じて、サーマルビア５５や印刷抵抗５６等が設けられる。裏面には外部接続電極（不図示）が形成される。この状態で導電パターン６の電気的特性が検査される。   The ceramic layer 51 is hot pressed to integrate the ceramic layer 51 to obtain a multilayer ceramic layer. Further, the multilayer ceramic layer subjected to hot pressing is fired to obtain the multilayer wiring board 54. The circuit element 52 is connected by a via hole 53 formed through the ceramic layer 51, and a thermal via 55, a printing resistor 56, and the like are provided as necessary. External connection electrodes (not shown) are formed on the back surface. In this state, the electrical characteristics of the conductive pattern 6 are inspected.

その後、焼成が施された多層配線基板５４をモジュールサイズに切断して、複数のセラミック基板５を得る。セラミック基板５の厚みは例えば０．４ｍｍ程度である。   Thereafter, the fired multilayer wiring board 54 is cut into a module size to obtain a plurality of ceramic substrates 5. The thickness of the ceramic substrate 5 is about 0.4 mm, for example.

セラミック基板５は全て、切断前に導電パターン６の電気的特性が検査される。またセラミック基板５の割れ、欠け、反り等の欠陥も検査され、不良や欠陥部位のない良品状態のセラミック基板５ａ、５ｂのみが選別される。   All ceramic substrates 5 are inspected for electrical characteristics of the conductive pattern 6 before cutting. The ceramic substrate 5 is also inspected for defects such as cracks, chips, and warpage, and only the non-defective ceramic substrates 5a and 5b having no defects or defective portions are selected.

その後、図８（Ａ）の如く、粘着領域２ａ、２ｂに、セラミック基板５ａ、５ｂをそれぞれ固定する。   Thereafter, as shown in FIG. 8A, the ceramic substrates 5a and 5b are fixed to the adhesive regions 2a and 2b, respectively.

次に、図８（Ｂ）の如くセラミック基板５ａ、５ｂに半導体チップ７ａ、７ｂおよび必要な実装部品をそれぞれ固着し、半導体チップ７ａ、７ｂの電極と対応する導電パターン６を電気的に接続する。ここで、半導体チップ７ａ、７ｂは撮像素子であり、受光部、センサ部、制御部などを備えたＩＣである。   Next, as shown in FIG. 8B, the semiconductor chips 7a and 7b and necessary mounting components are fixed to the ceramic substrates 5a and 5b, respectively, and the conductive patterns 6 corresponding to the electrodes of the semiconductor chips 7a and 7b are electrically connected. . Here, the semiconductor chips 7a and 7b are imaging devices, and are ICs including a light receiving unit, a sensor unit, a control unit, and the like.

第５工程（図９）：半導体チップのパッケージ材を絶縁基板に固着する工程。   Fifth step (FIG. 9): A step of fixing the semiconductor chip package material to the insulating substrate.

図９（Ａ）は、支持材４の一部平面図であり、図９（Ｂ）は図９（Ａ）のｃ−ｃ線断面図である。   9A is a partial plan view of the support member 4, and FIG. 9B is a cross-sectional view taken along the line cc of FIG. 9A.

半導体チップ７ａ、７ｂの中心を基準として、セラミック基板５ａ、５ｂの端部に接着樹脂を塗布する。そして半導体チップ７ａ、７ｂのパッケージ材９ａ、９ｂを、セラミック基板５ａ、５ｂのそれぞれに対応して接着し、接着樹脂を硬化する。   Adhesive resin is applied to the ends of the ceramic substrates 5a and 5b with reference to the centers of the semiconductor chips 7a and 7b. Then, the packaging materials 9a and 9b of the semiconductor chips 7a and 7b are bonded to the ceramic substrates 5a and 5b, respectively, and the adhesive resin is cured.

パッケージ材９ａ、９ｂは半導体チップ７ａ、７ｂを被覆し、後の工程で光学ユニットが収納されるレンズ枠であり、例えばプラスチックである。従って、最終工程で半導体チップ７は密封されるが、この状態ではパッケージ材９ａ、９ｂの上部は光学ユニットが収納できるよう円形に開口している。第２の実施形態のパッケージ材９ａ、９ｂの高さは、５ｍｍ程程度である。   The package materials 9a and 9b are lens frames that cover the semiconductor chips 7a and 7b and in which an optical unit is accommodated in a later process, and are, for example, plastic. Accordingly, the semiconductor chip 7 is sealed in the final process, but in this state, the upper portions of the package materials 9a and 9b are opened in a circular shape so that the optical unit can be accommodated. The height of the package materials 9a and 9b of the second embodiment is about 5 mm.

パッケージ材９ａ、９ｂは天面のコーナー部（円形に開口した外側のパッケージ枠）が吸着治具により吸着され、それぞれのセラミック基板５ａ、５ｂに位置合わせし配置される。天面の吸着であるので、パッケージ材９ａ、９ｂの高さが高い（５ｍｍ程度）であっても、セラミック基板５ａ、５ｂの離間距離を近接できる。   The package members 9a and 9b are arranged in alignment with the respective ceramic substrates 5a and 5b, with the top corners (the outer package frame opened in a circular shape) adsorbed by a suction jig. Since the top surface is attracted, the distance between the ceramic substrates 5a and 5b can be close to each other even if the package materials 9a and 9b are high (about 5 mm).

従来では、分割や分割のためのマージン、補強等のため、モジュール領域Ｍｒの離間距離は５ｍｍ程度も必要であった。   Conventionally, the separation distance of the module region Mr is required to be about 5 mm for division, margin for division, reinforcement, and the like.

しかし、本実施形態ではセラミック基板５ａ、５ｂは既にモジュールサイズに分割されているため、半導体チップ７等の実装部品やパッケージ材９の位置合わせが可能な程度まで、隣り合うセラミック基板５（モジュール領域Ｍｒ）の離間距離を近接できる。本実施形態では例えば２．０ｍｍ程度である。   However, in this embodiment, since the ceramic substrates 5a and 5b are already divided into module sizes, the adjacent ceramic substrates 5 (module regions) are mounted to such an extent that the mounting components such as the semiconductor chip 7 and the package material 9 can be aligned. The separation distance of Mr) can be close. In this embodiment, it is about 2.0 mm, for example.

これにより、従来と同じサイズの支持材４当たり、３２個のモジュール領域Ｍｒを確保することができる
第５工程（図１０）：パッケージ材の内部に光学ユニットを収納する工程。 As a result, 32 module regions Mr can be secured per support material 4 having the same size as the conventional one. Fifth step (FIG. 10): a step of housing the optical unit inside the package material.

図１０は、図９のｃ−ｃ線に相当する断面図である。   10 is a cross-sectional view corresponding to the line cc in FIG.

光学ユニット１０は、レンズとレンズ保持部などからなり、撮像素子である半導体チップ７の受光部と位置合わせされ、パッケージ材９内部の半導体チップ７の上に配置される（図１０（Ａ））。   The optical unit 10 includes a lens, a lens holding unit, and the like, is aligned with the light receiving unit of the semiconductor chip 7 that is an image sensor, and is disposed on the semiconductor chip 7 inside the package material 9 (FIG. 10A). .

そして、パッケージ内で光学ユニット１０が動かないよう、固定手段１１で固定される。固定手段は、例えばバネであり、常にレンズと半導体チップ７とが当接するよう伸縮、可動なものである。（図１０（Ｂ））。   And it fixes with the fixing means 11 so that the optical unit 10 may not move within a package. The fixing means is, for example, a spring, and is elastic and movable so that the lens and the semiconductor chip 7 are always in contact with each other. (FIG. 10B).

更に、光学ユニット１０および固定手段１１が浮動しないように、バネおさえ１２を圧入する。バネ押さえ１２は、パッケージ材（レンズ枠）９と同質の材料（プラスチック）である。   Further, the spring retainer 12 is press-fitted so that the optical unit 10 and the fixing means 11 do not float. The spring retainer 12 is made of the same material (plastic) as the package material (lens frame) 9.

バネおさえ１２は、中央付近が開口されているため、粘着領域分にＩＲカットフィルター１３を配置する。   Since the spring retainer 12 is open near the center, the IR cut filter 13 is disposed in the adhesive region.

バネおさえ１２およびＩＲカットフィルタは接着性樹脂の塗布、硬化により強固に接着される（図１０（Ｃ））。   The spring retainer 12 and the IR cut filter are firmly bonded by applying and curing the adhesive resin (FIG. 10C).

半導体チップ（撮像素子）７の表面に設けられた受光部（不図示）は、ＩＲカットフィルタ１３で密閉されるため、塵やゴミなどが混入することはない。半導体チップ７は、パッケージ材９、バネ押さえ１２、ＩＲカットフィルタ１３により完全に封止される。   Since the light receiving portion (not shown) provided on the surface of the semiconductor chip (imaging device) 7 is sealed by the IR cut filter 13, dust and dirt are not mixed therein. The semiconductor chip 7 is completely sealed by the package material 9, the spring retainer 12, and the IR cut filter 13.

また、撮像素子となる半導体チップ７の上方を、透明なプラスチック（センサーカバー）や、ＩＲカットフィルター等の封止手段で封止してもよい。この場合も半導体チップ７は、少なくともパッケージ材９、および上方の封止手段により完全に封止される。   Further, the upper portion of the semiconductor chip 7 serving as an image sensor may be sealed with a sealing means such as a transparent plastic (sensor cover) or an IR cut filter. Also in this case, the semiconductor chip 7 is completely sealed by at least the package material 9 and the upper sealing means.

これにより、１つの支持材４に、３２個のパッケージされたカメラモジュール２０が一括で支持固定される（図６参照）。   As a result, 32 packaged camera modules 20 are supported and fixed collectively on one support member 4 (see FIG. 6).

第６工程（図１１）：絶縁基板を粘着領域から剥離する工程。   Sixth step (FIG. 11): A step of peeling the insulating substrate from the adhesive region.

図１１（Ａ）は、支持材の一部平面図であり、図１１（Ｂ）は、断面概要図である。   FIG. 11A is a partial plan view of the support member, and FIG. 11B is a schematic cross-sectional view.

光学ユニット１０の上部は、既述の如くバネ押さえ１２およびＩＲカットフィルタ１３で密閉されている。本工程では、真空チャック装置の吸着部（コレット）３０をＩＲカットフィルタ１３の上部に吸着し、セラミック基板５ａを粘着領域２ａから剥離してパッケージされたモジュール２０ａを得る。同様に、真空チャック装置の吸着により、セラミック基板５ｂを粘着領域２ｂから剥離して、パッケージされたモジュール２０ｂを得る。これにより、１つのセラミック基板５をモジュール領域とし、パッケージ材９、バネ押さえ１２、ＩＲカットフィルタ１３で封止された半導体装置２０が得られる。   The upper part of the optical unit 10 is sealed with the spring retainer 12 and the IR cut filter 13 as described above. In this step, the suction part (collet) 30 of the vacuum chuck device is sucked onto the upper part of the IR cut filter 13, and the ceramic substrate 5a is peeled from the adhesive region 2a to obtain a packaged module 20a. Similarly, the ceramic substrate 5b is peeled from the adhesive region 2b by suction of the vacuum chuck device to obtain a packaged module 20b. As a result, a semiconductor device 20 in which one ceramic substrate 5 is used as a module region and is sealed with the package material 9, the spring presser 12, and the IR cut filter 13 is obtained.

このように本実施形態では、セラミック基板５ａ、５ｂは支持材４に固定する以前にモジュールサイズに切り出されており、最終工程でのセラミック基板の切断、分割が不要である。   As described above, in this embodiment, the ceramic substrates 5a and 5b are cut into a module size before being fixed to the support member 4, and the ceramic substrate is not cut or divided in the final process.

特に、カメラモジュールの場合には、発塵を抑えるために撮像素子となる半導体チップ７や受光部等の実装基板はセラミック基板を採用することが望ましい。しかし、セラミック基板は高価であり、上記の如く大判で取り扱うと不良が増加し、歩留りが悪い問題がある。   In particular, in the case of a camera module, it is desirable to employ a ceramic substrate as a mounting substrate such as the semiconductor chip 7 or the light receiving portion that serves as an image pickup element in order to suppress dust generation. However, the ceramic substrate is expensive and there is a problem that the yield increases when the substrate is handled in a large size as described above.

本実施形態では、セラミック基板を採用しながら、半導体装置２０の最終工程においてセラミック基板が原因となる不良を大幅に抑制できる。従って、コストを抑えて歩留りを向上させたカメラモジュールの製造方法を提供できる。   In the present embodiment, it is possible to greatly suppress defects caused by the ceramic substrate in the final process of the semiconductor device 20 while employing the ceramic substrate. Therefore, it is possible to provide a method for manufacturing a camera module with reduced cost and improved yield.

尚、本実施形態の支持材４は、比較のために従来の支持材と同サイズ（５７ｍｍ×１２３ｍｍ）とした。しかし実際には従来と同じ製造装置を使用する場合、支持材４を移動させるレール幅（縦Ｈ１１のサイズ）が決定しているのみである。つまり、縦Ｈ１１のサイズが５７ｍｍであれば、横Ｗ１１のサイズは適宜選択が可能である。特に本実施形態では、絶縁基板５はモジュールサイズに切断されて支持材４に固定される。つまり、セラミック基板の場合、基板サイズが大きくなると割れや反りの発生が問題になるが、本実施形態では支持材４の横Ｗ１１のサイズは製造装置で取扱可能な範囲で拡大（伸張）することができる。
In addition, the support material 4 of this embodiment was made into the same size (57 mm x 123 mm) as the conventional support material for the comparison. However, in actuality, when the same manufacturing apparatus as in the prior art is used, the rail width (size of the vertical H11) for moving the support member 4 is only determined. That is, if the size of the vertical H11 is 57 mm, the size of the horizontal W11 can be selected as appropriate. In particular, in this embodiment, the insulating substrate 5 is cut into a module size and fixed to the support material 4. That is, in the case of a ceramic substrate, cracks and warpage are a problem when the substrate size is increased, but in this embodiment, the size of the lateral W11 of the support material 4 is expanded (stretched) within a range that can be handled by the manufacturing apparatus. Can do.

本発明の実施形態を説明する（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional view explaining an embodiment of the present invention. 本発明の実施形態を説明する斜視図である。It is a perspective view explaining embodiment of this invention. 本発明の実施形態を説明する（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional view explaining an embodiment of the present invention. 本発明の実施形態を説明する（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional view explaining an embodiment of the present invention. 本発明の実施形態を説明する（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional view explaining an embodiment of the present invention. 本発明の実施形態を説明する平面図である。It is a top view explaining embodiment of this invention. 本発明の実施形態を説明する（Ａ）平面図、（Ｂ）断面概要図である。BRIEF DESCRIPTION OF THE DRAWINGS (A) Top view explaining embodiment of this invention, (B) Cross-sectional schematic diagram. 本発明の実施形態を説明する平面図である。It is a top view explaining embodiment of this invention. 本発明の実施形態を説明する（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional view explaining an embodiment of the present invention. 本発明の実施形態を説明する断面図である。It is sectional drawing explaining embodiment of this invention. 本発明の実施形態を説明する（Ａ）平面図、（Ｂ）断面図である。It is (A) top view and (B) sectional view explaining an embodiment of the present invention. 従来技術を説明する平面図である。It is a top view explaining a prior art. 従来技術を説明する断面図である。It is sectional drawing explaining a prior art. 従来技術を説明する平面図である。It is a top view explaining a prior art.

符号の説明Explanation of symbols

１ 支持基板
２、２ａ、２ｂ 粘着領域
４ 支持材
５、５ａ、５ｂ 絶縁基板
６ 導電パターン
７、７ａ、７ｂ 半導体チップ
８ 接続手段
９、９ａ、９ｂ パッケージ材
１０ 光学ユニット
１１ バネ
１２ バネ押さえ
１３ ＩＲカットフィルタ
２０、２０ａ、２０ｂ 半導体装置
３０ 吸着部
１５５ 絶縁基板
１５５ｃ 連結部
１５５ｆ フレーム部
１５６ 導電パターン
１５７ 半導体チップ
１５８ 接続手段
１５９ パッケージ材
１６０ 光学ユニット
１６１ バネ
１６２ バネ押さえ
１６３ ＩＲカットフィルタ
１７０ 半導体装置（カメラモジュール）
Ｍｒ モジュール領域
Ｃ 欠陥部位 DESCRIPTION OF SYMBOLS 1 Support substrate 2, 2a, 2b Adhesion area | region 4 Support material 5, 5a, 5b Insulating substrate 6 Conductive pattern 7, 7a, 7b Semiconductor chip 8 Connection means 9, 9a, 9b Package material 10 Optical unit 11 Spring 12 Spring press 13 IR Cut filter 20, 20a, 20b Semiconductor device 30 Suction part 155 Insulating substrate 155c Connection part 155f Frame part 156 Conductive pattern 157 Semiconductor chip 158 Connection means 159 Package material 160 Optical unit 161 Spring 162 Spring retainer 163 IR cut filter 170 Semiconductor device (camera module)
Mr module area C Defect site

Claims (9)

複数の粘着領域を有する支持材を準備する工程と、
絶縁材料を多層に積層して所望の導電パターンを形成した後、該導電パターンの電気的特性を検査し、モジュール領域毎に分割して欠陥部位を有さない良品状態の絶縁基板を得る工程と、
前記粘着領域のそれぞれに、前記絶縁基板を固定する工程と、
前記絶縁基板に半導体チップを固着し、該半導体チップの電極と前記導電パターンを電気的に接続する工程と、
前記半導体チップのパッケージ材を前記絶縁基板のそれぞれに固着する工程と、
前記絶縁基板を前記粘着領域から剥離する工程と、
を具備することを特徴とするモジュールの製造方法。 Preparing a support material having a plurality of adhesive regions;
Forming a desired conductive pattern by laminating insulating materials in multiple layers, then inspecting the electrical characteristics of the conductive pattern, and obtaining a non-defective insulating substrate having no defective part by dividing into module regions; and ,
Fixing the insulating substrate to each of the adhesive regions;
Fixing a semiconductor chip to the insulating substrate and electrically connecting the electrode of the semiconductor chip and the conductive pattern;
Fixing the package material of the semiconductor chip to each of the insulating substrates;
Peeling the insulating substrate from the adhesive region;
A method for manufacturing a module, comprising: 前記絶縁基板は、真空チャック装置の吸着により前記粘着領域から剥離することを特徴とする請求項１に記載のモジュールの製造方法。   The module manufacturing method according to claim 1, wherein the insulating substrate is peeled from the adhesive region by suction of a vacuum chuck device. 前記絶縁基板は、セラミック基板であることを特徴とする請求項１に記載のモジュールの製造方法。   The module manufacturing method according to claim 1, wherein the insulating substrate is a ceramic substrate. 前記粘着領域は、前記支持材の表面に再接着および再剥離が可能な粘着材を塗布してなることを特徴とする請求項１に記載のモジュールの製造方法。   The method for manufacturing a module according to claim 1, wherein the adhesive region is formed by applying an adhesive material that can be re-adhered and re-peeled to a surface of the support material. 複数の粘着領域を有する支持材を準備する工程と、
所望の導電パターンを形成したモジュールサイズの絶縁基板を準備する工程と、
前記粘着領域のそれぞれに、前記絶縁基板を固定する工程と、
前記絶縁基板に撮像素子となる半導体チップを固着し、該半導体チップの電極と前記導電パターンを電気的に接続する工程と、
前記半導体チップのパッケージ材を前記絶縁基板のそれぞれに固着する工程と、
前記パッケージ材の内部に光学ユニットを収納する工程と、
前記絶縁基板を前記粘着領域から剥離する工程と、
を具備することを特徴とするカメラモジュールの製造方法。 Preparing a support material having a plurality of adhesive regions;
Preparing a module-sized insulating substrate on which a desired conductive pattern is formed;
Fixing the insulating substrate to each of the adhesive regions;
Fixing a semiconductor chip serving as an image sensor to the insulating substrate, and electrically connecting the electrode of the semiconductor chip and the conductive pattern;
Fixing the package material of the semiconductor chip to each of the insulating substrates;
Storing the optical unit inside the package material;
Peeling the insulating substrate from the adhesive region;
A method of manufacturing a camera module. 前記絶縁基板は、絶縁材料を多層に積層して所望の導電パターンを形成した後、該導電パターンの電気的特性が検査され、モジュール領域毎に分割され欠陥部位を有さない良品が選択されることを特徴とする請求項５に記載のカメラモジュールの製造方法。   The insulating substrate is formed by laminating insulating materials in multiple layers to form a desired conductive pattern, and then the electrical characteristics of the conductive pattern are inspected, and a non-defective product that is divided for each module region and has no defective portion is selected. The method of manufacturing a camera module according to claim 5. 前記絶縁基板は、真空チャック装置の吸着により前記粘着領域から剥離することを特徴とする請求項５に記載のカメラモジュールの製造方法。   6. The method of manufacturing a camera module according to claim 5, wherein the insulating substrate is peeled from the adhesive region by suction of a vacuum chuck device. 前記絶縁基板は、セラミック基板であることを特徴とする請求項５に記載のカメラモジュールの製造方法。   The method of manufacturing a camera module according to claim 5, wherein the insulating substrate is a ceramic substrate. 前記粘着領域は、前記支持材の表面に再接着および再剥離可能な粘着材を塗布して形成することを特徴とする請求項５に記載のカメラモジュールの製造方法。
6. The method of manufacturing a camera module according to claim 5, wherein the adhesive region is formed by applying an adhesive material that can be re-adhered and re-peeled to a surface of the support material.

Images