JP2008053306A - Manufacturing method of module and of camera module - Google Patents
Manufacturing method of module and of camera module Download PDFInfo
- Publication number
- JP2008053306A JP2008053306A JP2006225701A JP2006225701A JP2008053306A JP 2008053306 A JP2008053306 A JP 2008053306A JP 2006225701 A JP2006225701 A JP 2006225701A JP 2006225701 A JP2006225701 A JP 2006225701A JP 2008053306 A JP2008053306 A JP 2008053306A
- Authority
- JP
- Japan
- Prior art keywords
- module
- substrate
- insulating substrate
- manufacturing
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、モジュールの製造方法およびカメラモジュールの製造方法に係り、特にセラミック基板上に実装部品を配置するモジュールの製造方法およびカメラモジュールの製造方法に関する。 The present invention relates to a module manufacturing method and a camera module manufacturing method, and more particularly to a module manufacturing method and a camera module manufacturing method in which mounting components are arranged on a ceramic substrate.
従来では、大判のセラミック基板上に多数の半導体装置を形成、モールドし最終工程においてセラミック基板を分割して個々のモジュールを得る方法が知られている(例えば特許文献1参照。)。 Conventionally, a method is known in which a large number of semiconductor devices are formed on a large ceramic substrate, molded, and the ceramic substrate is divided in the final process to obtain individual modules (see, for example, Patent Document 1).
図12〜図14には、従来の半導体装置の一例として、セラミック基板上に撮像素子を実装し、カメラモジュールを形成する場合を示す。図12は、支持材の平面図であり、図13(A)〜(C)はカメラモジュールの製造方法を示す図であり、図12のd−d線断面に相当する断面図である。 FIGS. 12 to 14 show a case where a camera module is formed by mounting an image sensor on a ceramic substrate as an example of a conventional semiconductor device. FIG. 12 is a plan view of the support member, and FIGS. 13A to 13C are views showing a method for manufacturing the camera module, which is a cross-sectional view corresponding to a cross section taken along the line dd of FIG.
図12の如く、支持材は、複数(ここでは3段×6列)のモジュール領域Mr、および連結部155c、フレーム部155fからなるセラミック基板155である。モジュール領域Mrは最終工程において個々のカメラモジュールとなる領域である。各モジュール領域Mrは、連結部155cによりフレーム部155fに支持・固定されている。隣り合うモジュール領域Mrの離間距離L2は例えば5mmである。そして、各モジュール領域Mrに所望の導電パターン156を形成する。尚、図12に示す1枚の支持材155により一括で保持される複数のモジュール領域Mrを1つの単位として、以下の各製造工程が行われる。例えば、図12の場合、1枚の支持材(セラミック基板)155当たりのモジュール領域Mrは18個である。
As shown in FIG. 12, the support member is a
その後、各モジュール領域Mrに半導体チップ157を固着する。半導体チップ157は例えば受光部を含む集積回路が構成された撮像素子である。そして、半導体チップ157の各電極と対応する導電パターン156を例えばボンディングワイヤ158などで電気的に接続する(図12、図13(A))。
Thereafter, the
カメラモジュールの光学ユニットを搭載するために、各モジュール領域Mrに、パッケージ枠(レンズ枠)159を固着する。パッケージ枠159の内部には、例えば半導体チップ157を覆うように光学ユニット160が収納され、パッケージ枠159の上部はIRカットフィルタ163等で覆われる(図13(B))。
In order to mount the optical unit of the camera module, a package frame (lens frame) 159 is fixed to each module region Mr. For example, the
このように、1つの支持材155上に複数のカメラモジュールを形成した後、最終工程においてプレスか、ルーターにより支持材155の連結部155cを切断し、個々のカメラモジュール170を分離する(13(C))。
図14は、図13(B)の状態の支持材155を示す平面図である。
FIG. 14 is a plan view showing the
図14を参照し、上記の製造方法ではセラミック基板で形成された支持材155の全てのモジュール領域Mrにカメラモジュール170を形成後、連結部155cおよびフレーム部155fを切断している(図13(C))。つまり連結部155cおよびフレーム部155fも高価なセラミック基板であるが、これらは製造工程中に分割、破棄される領域であり、製品の最終構造としては不要な領域である。
Referring to FIG. 14, in the manufacturing method described above, after the
また支持材155のサイズは、例えば縦H21が57mm、横W21が123mmであり、支持材155の全体が大判なセラミック基板であるため、製造工程中のハンドリング不良や、ワイヤボンド時のストレスによる割れが発生する、あるいは反りが発生しやすいなどの問題がある。
The size of the
例えば、製造工程において半導体チップやカメラモジュールの部品をモジュール領域Mrに実装後、セラミック基板の割れや反り等の欠陥部位Cを検出、マーキングし、画像認識によってマーキングされたモジュール領域Mrを不良として扱う場合がある。 For example, in a manufacturing process, after mounting a semiconductor chip or a camera module component on the module region Mr, a defective portion C such as a crack or warp of a ceramic substrate is detected and marked, and the module region Mr marked by image recognition is treated as a defect. There is a case.
このような場合、既に実装された半導体チップやカメラモジュールの部品が無駄になる、あるいは作業効率(例えば支持材1枚あたりの収率)が低下するなどの問題がある。 In such a case, there is a problem that parts of already mounted semiconductor chips and camera modules are wasted or work efficiency (for example, yield per support material) is lowered.
また各モジュール領域Mr間の離間距離L2は、例えば5mmである。これは連結部155cの幅に、切り離しの際の補強分や、割れを考慮したマージン等を含む値である。
Further, the separation distance L2 between the module regions Mr is, for example, 5 mm. This is a value that includes the amount of reinforcement at the time of separation, a margin considering cracks, and the like in the width of the connecting
つまり、図14の如く、複数のモジュール領域Mrを一括で保持する支持材155に大判のセラミック基板を用いる場合、18個のモジュール領域Mr以外のセラミック基板(フレーム部155f、連結部155c)は全て無駄な領域となるため、コストの低減には限界があった。また、全て良品となった場合でも、支持材155の1枚(例えば57mm×123mm)当たりの半導体装置(カメラモジュール)の収率(18個)はこれ以上増加させることができず、歩留りが悪い問題があった。
That is, as shown in FIG. 14, when a large-sized ceramic substrate is used for the
本発明は、係る課題に鑑みてなされ、第1に、複数の粘着領域を有する支持材を準備する工程と、絶縁材料を多層に積層して所望の導電パターンを形成した後、該導電パターンの電気的特性を検査し、モジュール領域毎に分割して欠陥部位を有さない良品状態の絶縁基板を得る工程と、前記粘着領域のそれぞれに、前記絶縁基板を固定する工程と、前記絶縁基板に半導体チップを固着し、該半導体チップの電極と前記導電パターンを電気的に接続する工程と、前記半導体チップのパッケージ材を前記絶縁基板のそれぞれに固着する工程と、前記絶縁基板を前記粘着領域から剥離する工程と、を具備することにより解決するものである。 The present invention has been made in view of the above problems, and firstly, a step of preparing a support material having a plurality of adhesive regions, and after forming a desired conductive pattern by laminating insulating materials in multiple layers, Inspecting electrical characteristics, obtaining a non-defective insulating substrate having a defect site by dividing into module regions, fixing the insulating substrate to each of the adhesive regions, and attaching the insulating substrate to the insulating substrate Fixing a semiconductor chip, electrically connecting the electrode of the semiconductor chip and the conductive pattern, fixing a package material of the semiconductor chip to each of the insulating substrates, and removing the insulating substrate from the adhesive region And the step of peeling off.
また、前記絶縁基板は、真空チャック装置の吸着により前記粘着領域から剥離することを特徴とするものである。 The insulating substrate is peeled off from the adhesive region by suction of a vacuum chuck device.
また、前記絶縁基板は、セラミック基板であることを特徴とするものである。 Further, the insulating substrate is a ceramic substrate.
また、前記粘着領域は、前記支持材の表面に再接着および再剥離が可能な粘着材を塗布してなることを特徴とするものである。 The adhesive region is formed by applying an adhesive material that can be re-adhered and re-peeled to the surface of the support material.
第2に、複数の粘着領域を有する支持材を準備する工程と、所望の導電パターンを形成したモジュールサイズの絶縁基板を準備する工程と、前記粘着領域のそれぞれに、前記絶縁基板を固定する工程と、前記絶縁基板に撮像素子となる半導体チップを固着し、該半導体チップの電極と前記導電パターンを電気的に接続する工程と、前記半導体チップのパッケージ材を前記絶縁基板のそれぞれに固着する工程と、前記パッケージ材の内部に光学ユニットを収納する工程と、前記絶縁基板を前記粘着領域から剥離する工程と、を具備することにより解決するものである。 Second, a step of preparing a support material having a plurality of adhesive regions, a step of preparing a module-sized insulating substrate on which a desired conductive pattern is formed, and a step of fixing the insulating substrate to each of the adhesive regions A step of fixing a semiconductor chip serving as an image pickup device to the insulating substrate, electrically connecting an electrode of the semiconductor chip and the conductive pattern, and a step of fixing a package material of the semiconductor chip to each of the insulating substrates. And the step of housing the optical unit inside the package material and the step of peeling the insulating substrate from the adhesive region.
また、前記絶縁基板は、絶縁材料を多層に積層して所望の導電パターンを形成した後該導電パターンの電気的特性が検査され、モジュール領域毎に分割され、欠陥部位を有さない良品が選択されることを特徴とするものである。 In addition, the insulating substrate is formed by laminating insulating materials in multiple layers to form a desired conductive pattern, then the electrical characteristics of the conductive pattern are inspected, and a non-defective product that is divided into module regions and has no defective portion is selected. It is characterized by that.
また、前記絶縁基板は、真空チャック装置の吸着により前記粘着領域から剥離することを特徴とするものである。 The insulating substrate is peeled off from the adhesive region by suction of a vacuum chuck device.
また、前記絶縁基板は、セラミック基板であることを特徴とするものである。 Further, the insulating substrate is a ceramic substrate.
また、前記粘着領域は、前記支持材の表面に再接着および再剥離可能な粘着材を塗布して形成することを特徴とするものである。 The adhesive region is formed by applying an adhesive material that can be re-adhered and re-peeled to the surface of the support material.
本発明によれば、絶縁基板(特にセラミック基板)表面に半導体チップを実装する半導体装置の製造方法において、歩留りを向上させることができる。 According to the present invention, in a method for manufacturing a semiconductor device in which a semiconductor chip is mounted on the surface of an insulating substrate (particularly a ceramic substrate), the yield can be improved.
より詳細には、第1に、取り扱う絶縁基板(セラミック基板)の面積がモジュールサイズであるため、ハンドリング不良による基板の割れや、反りの発生を大幅に低減できる。支持材に大判のセラミック基板を採用すると、反りが発生した場合に補正をすることができず、また割れや欠け等の欠陥も生じやすい。しかし、本実施形態では、既にモジュールサイズに分割されているので、反りの発生を大幅に抑制できる。また、ワイヤボンド時のストレスに対しても十分な強度が得られる。 More specifically, first, since the area of the insulating substrate (ceramic substrate) to be handled is a module size, it is possible to greatly reduce the occurrence of substrate cracking and warping due to handling failure. When a large ceramic substrate is used as the support material, correction cannot be made when warping occurs, and defects such as cracks and chips are likely to occur. However, in this embodiment, since it has already been divided into module sizes, the occurrence of warping can be greatly suppressed. Also, sufficient strength can be obtained against stress during wire bonding.
また、セラミック基板は、半導体チップを実装する以前に導電パターンが形成され、電気的特性も検査された後、モジュールサイズに切り出されている。つまり、表面に形成された導電パターンの電気的特性や、割れ、反り、欠け等の欠陥部位の有無も検査された後の良品のセラミック基板を支持材に接着するので、支持材1枚あたりの収率、および、最終的な歩留りを大幅に向上させることができる。 The ceramic substrate is cut into a module size after a conductive pattern is formed before the semiconductor chip is mounted and the electrical characteristics are also inspected. In other words, a non-defective ceramic substrate after inspection of the electrical characteristics of the conductive pattern formed on the surface and the presence or absence of defects such as cracks, warpage, and chips is bonded to the support material. The yield and the final yield can be greatly improved.
第2に、セラミック基板は各モジュール領域として必要な面積のみ確保すれば良く、例えば従来の連結部、フレーム部などの無駄な部分が不要となる。従って、セラミック基板表面に半導体チップを実装するモジュールにおいて、セラミック基板のコストを低減できる。 Secondly, the ceramic substrate only needs to have a necessary area as each module region, and unnecessary portions such as a conventional connecting portion and a frame portion are unnecessary. Therefore, in the module in which the semiconductor chip is mounted on the ceramic substrate surface, the cost of the ceramic substrate can be reduced.
また、製造工程中、複数のモジュール領域を一括で保持する支持材は、繰り返し利用が可能である。本実施形態の支持材と、従来の絶縁基板による支持材の1枚当たりのコストを比較した場合、粘着材の材質によっては本実施形態の支持材の方が高価になる場合もある。しかし、従来と同数の半導体装置を得るために必要な、支持材のトータルコストで比較すると本実施形態では大幅に有利となる。 Further, the support material that holds a plurality of module regions at once during the manufacturing process can be used repeatedly. When the cost per sheet of the support material of the present embodiment and the conventional insulating substrate is compared, the support material of the present embodiment may be more expensive depending on the material of the adhesive material. However, when compared with the total cost of the support material necessary for obtaining the same number of semiconductor devices as in the prior art, this embodiment is greatly advantageous.
更に、従来の如く支持材が全てセラミック基板の場合は、産業廃棄物として廃棄をしなければならないが、本実施形態において支持材に金属基板を採用した場合にはリサイクル可能であり環境に良い利点を有する。 Furthermore, when the support material is all ceramic substrate as in the prior art, it must be discarded as industrial waste. However, in this embodiment, when a metal substrate is used as the support material, it is recyclable and has good environmental benefits. Have
第3に、各モジュール領域を従来より近接して配置することができる。つまり、1フレーム当たりの面積が従来と同等の場合、支持材1枚あたりのモジュールの収率を従来の約2倍にすることができる。 Thirdly, the module areas can be arranged closer to each other than in the past. That is, when the area per frame is the same as the conventional one, the module yield per support material can be doubled compared to the conventional one.
第4に、従来と同様の設備を維持できるので、新たな設備投資を行うことなく半導体装置の歩留りを向上できる。 Fourth, since the same facilities as the conventional one can be maintained, the yield of the semiconductor device can be improved without making a new capital investment.
第5に、セラミック基板上に例えば撮像素子および受光部等を実装することにより、歩留りを向上させたカメラモジュールの製造方法を提供できる。 Fifth, it is possible to provide a method of manufacturing a camera module with improved yield by mounting, for example, an image sensor and a light receiving unit on a ceramic substrate.
カメラモジュールの場合には、発塵を抑えるために撮像素子となる半導体チップや受光部等の実装基板はセラミック基板を採用することが望ましい。しかし、セラミック基板は高価であり、上記の如く大判で取り扱うと不良が増加し、歩留りが悪い問題がある。 In the case of a camera module, it is desirable to use a ceramic substrate as a mounting substrate such as a semiconductor chip or a light-receiving unit serving as an imaging element in order to suppress dust generation. However, the ceramic substrate is expensive and there is a problem that the yield increases when the substrate is handled in a large size as described above.
本実施形態によれば、セラミック基板を採用し、コストを抑えて歩留りを向上させたカメラモジュールの製造方法を提供できる。 According to the present embodiment, it is possible to provide a method for manufacturing a camera module that employs a ceramic substrate, reduces costs, and improves yield.
本発明の実施の形態を図1から図11を参照し、本発明の実施形態を詳細に説明する。 Embodiments of the present invention will be described in detail with reference to FIGS. 1 to 11.
本発明の半導体装置の製造方法は、複数の粘着領域を有する支持材を準備する工程と、絶縁材料を多層に積層して所望の導電パターンを形成した後導電パターンの電気的特性を検査し、モジュール領域毎に分割して、欠陥部位を有さない良品状態の絶縁基板を得る工程と、粘着領域のそれぞれに、絶縁基板を固定する工程と、絶縁基板に半導体チップを固着し、半導体チップの電極と導電パターンを電気的に接続する工程と、半導体チップのパッケージ材を絶縁基板のそれぞれに固着する工程と、絶縁基板を粘着領域から剥離する工程と、から構成される。 The method for manufacturing a semiconductor device of the present invention includes a step of preparing a support material having a plurality of adhesive regions, and after forming a desired conductive pattern by laminating insulating materials in multiple layers, inspecting the electrical characteristics of the conductive pattern, A process for obtaining a non-defective insulating substrate having no defective part by dividing into module regions, a step for fixing the insulating substrate to each of the adhesive regions, a semiconductor chip fixed to the insulating substrate, The method includes a step of electrically connecting the electrode and the conductive pattern, a step of fixing the semiconductor chip package material to each of the insulating substrates, and a step of peeling the insulating substrate from the adhesive region.
まず、図1から図7を参照し、本発明の第1の実施形態を説明する。第1の実施形態は、絶縁基板表面に半導体チップを実装する場合の一例である。 First, a first embodiment of the present invention will be described with reference to FIGS. The first embodiment is an example when a semiconductor chip is mounted on the surface of an insulating substrate.
第1工程(図1):複数の粘着領域を有する支持材を準備する工程。 1st process (FIG. 1): The process of preparing the support material which has a some adhesion area | region.
図1(A)は、支持材を示す平面図であり、図1(B)は図1(A)のa−a線断面図である。 FIG. 1A is a plan view showing a support material, and FIG. 1B is a cross-sectional view taken along the line aa in FIG.
支持基板1は、半導体装置のリードフレーム等に一般的に採用される金属(例えば銅(Cu))基板である。金属基板1は縦H11が57mm、横W11が123mmの矩形状である。金属基板1には、複数の粘着領域2が設けられる。粘着領域2は、互いに等しい離間距離L1で例えば4行×8列のマトリクス状に配置される。粘着領域2は縦H12が12mm、横W12が14mmの矩形であり、離間距離L1は例えば1mmである。
The
図1(B)の如く、金属基板1は厚みd1が例えば0.2mmであり、第1主面S1と第2主面S2を有する。第1主面S1側には複数の粘着領域2が設けられ、これにより支持材4が得られる。
As shown in FIG. 1B, the
粘着領域2は、金属基板1に再接着性および再剥離性を有する粘着材(例えばシリコンゴム)を選択的(島状)に塗布したものである。粘着材は、耐熱、耐寒性、機械特性、電気特性、耐薬品性などに優れたものである。シリコンゴムの場合の弾性率は一例として、剥離試験(シェア強度)によるヤング率で0.5N/mm2程度である。
The
後述するがこの粘着領域2に支持固定されて半導体装置が製造される。
As will be described later, the semiconductor device is manufactured by being supported and fixed to the
つまり、各粘着領域2は半導体装置のモジュール領域に個々に対応して設けられ、本実施形態によれば、従来と同サイズの支持材4の1枚につき36個のモジュール領域を確保できる。つまり、36個の半導体装置が1つの支持材4により一括に支持固定され、形成される。
That is, each
支持基板1は、製造装置でハンドリング可能なものであればよく、銅フレームに限らずステンレス鋼(SUS)などの合金鋼や、鉄・ニッケル合金(42アロイ)等でもよい。しかし、耐熱性、耐久性等を考慮すると金属基板が望ましく、銅フレームであれば安価でもあり好適である。
The
また、粘着領域2は半導体装置を一時的に支持固定するものであり、吸着チャック等で半導体装置を容易に剥離できる程度の粘着力があれば十分である。また、既述の如く粘着領域2の粘着面は再接着性および再剥離性を有するため、1つの支持材4を繰り返し使用することが可能である。
The
第2工程(図2):絶縁材料を多層に積層して所望の導電パターンを形成した後導電パターンの電気的特性を検査し、モジュール領域毎に分割して欠陥部位を有さない良品状態の絶縁基板を得る工程。 Second step (FIG. 2): After a desired conductive pattern is formed by laminating insulating materials in multiple layers, the electrical characteristics of the conductive pattern are inspected, and each module area is divided into non-defective products that have no defective parts. Obtaining an insulating substrate;
図2は、一般的な絶縁基板の一例を示す斜視図であり、これを参照し、本実施形態の絶縁基板5を説明する。
FIG. 2 is a perspective view showing an example of a general insulating substrate, and the insulating
絶縁基板5は例えばセラミック基板、ガラスエポキシ基板、ガラス基板あるいはフレキシブルシート等である。本実施形態では、絶縁基板としてガラスエポキシ基板より発塵が抑えられ、また半導体装置の最終構造において所定の強度を維持できるセラミック基板5を採用する。本実施形態のセラミック基板は図2の如く、所望の回路素子のパターン52を形成した絶縁材料(セラミック層)51を多層に積層した多層配線基板54である。
The insulating
セラミック基板5の製造工程の一例を示すと、先ず、プラスチックフィルムの表面に、セラミック粉体とバインダー樹脂を含むセラミック混合材料をシート状に塗付し、セラミック混合材料を乾燥し、セラミック混合材料からなるシート(以下、グリーンシートという)を作製する。
An example of the manufacturing process of the
次に、複数のグリーンシートの表面に、導電体粉体とバインダー樹脂を含む導電体混合材料を用いて、電子回路の設計に応じた回路素子のパターン(配線も含む)52を印刷する。半導体チップや他の実装部品が固着される最上層(粘着領域2との対向面S1)には、金属メッキやスクリーン印刷等により所望の導電パターン6が形成される。
Next, a circuit element pattern (including wiring) 52 according to the design of the electronic circuit is printed on the surface of the plurality of green sheets using a conductor mixed material including conductor powder and binder resin. A desired
そして、回路素子のパターン52が印刷された複数のグリーンシートを重ね合わせて積層体(セラミック層)51を作製した後、セラミック層51に熱プレスを施して、セラミック層51を一体化し、多層セラミック層を得る。更に、熱プレスが施された多層セラミック層に焼成を施し、多層配線基板54を得る。回路素子52は、セラミック層51を貫通して形成された導通路(ビアホール)53によって接続される(図2(A))。また、必要に応じて、サーマルビア55や印刷抵抗56等が設けられる。この状態で、導電パターン6の電気的特性を検査する。
Then, a plurality of green sheets on which
その後、焼成が施された多層配線基板54をモジュールサイズに切断して、複数のセラミック基板5(5a、5b)を得る。
Thereafter, the fired
例えば、多層配線基板54のサイズを214mm×274mmとし、上下左右のマージンを5mmとし、各セラミック基板5の間隔を0.2mmとする。これを288個(16列×18段)に分割することにより、モジュールサイズのセラミック基板5が得られる。
For example, the size of the
ここでモジュールサイズとは、1つのモジュール(完成品)の外形を構成するパッケージ材に個々に対応するモジュール領域Mrのサイズをいう。つまり、セラミック基板5a、5bはモジュール領域Mr毎に分割され、個別にパッケージされるモジュールの最終構造の基板サイズを有しており、絶縁基板5a、5bのそれぞれがそのままモジュール領域Mrとなる。
Here, the module size refers to the size of the module region Mr that individually corresponds to the package material constituting the outer shape of one module (finished product). That is, the
本実施形態のセラミック基板5は一例として縦H13が10.00mm、横W13が13.00mmである。又、セラミック基板5の厚みは例えば0.4mm程度である。
As an example, the
更に、セラミック基板5は全て、モジュールサイズに分割前に導電パターン6の電気的特性が検査される。またモジュールサイズ分割後にはセラミック基板5の割れ、欠け、反り等の欠陥も検査され、不良や欠陥部位のない良品状態のセラミック基板5a、5bのみが選別される(図2(B))。
Further, all
従来では、複数のモジュール領域Mrを有する大判の多層配線基板54の状態で、半導体チップ等の実装工程、封止工程を行い、最終工程にて個々のモジュールサイズに分割していた。
Conventionally, in the state of a large
ところで電子機器の高性能化に伴い複雑な回路を実現するため、セラミック層51の多層化が進んでいる。一方電子機器の小型化に対する要求は、益々厳しくなっており、多層配線基板54の小型化、すなわち各セラミック層51の薄膜化が望まれている。
By the way, in order to realize a complicated circuit with higher performance of an electronic device, multilayering of the
しかし、セラミック層51の積層数が多くなり、また多層配線基板54が大判になると、多層配線基板54の割れや欠けの発生率も高くなる。また特に、多層配線基板54で従来の如く幅の狭い連結部155cでモジュール領域Mrを支持する支持材を形成すると、反りが発生する問題がある。反りの発生は補正ができず、セラミック層51の薄膜化が進むと回路素子52の表面と他の回路素子52の表面とが互いに接触して短絡する等の問題が発生する。
However, if the number of laminated
本実施形態では、半導体チップ等の実装以前に、多層配線基板54の状態で導電パターン6の電気的特性を検査し、その後モジュールサイズに分割して欠陥部位の有無についての検査を行う。そして、良品状態の絶縁基板5a、5bのみを選別する。
In this embodiment, before mounting a semiconductor chip or the like, the electrical characteristics of the
第3工程(図3):粘着領域のそれぞれに、絶縁基板を固定する工程。 Third step (FIG. 3): A step of fixing the insulating substrate to each of the adhesive regions.
図3(A)は、支持材4の一部平面図、図3(B)は、図3(A)のb−b線断面図である。
3A is a partial plan view of the
尚、図3以降では、支持材4の記載を一部省略し、隣り合う2つの粘着領域(粘着領域2aおよび粘着領域2b)のみを拡大図示して説明するが、実際には図1に示す32個の粘着領域2について同様である。また、粘着領域2aおよび粘着領域2bは、全く同様の構成であり、以降の工程で、これらの領域に形成される半導体装置も全く同様の構成である。また、導電パターン6や半導体チップ7についても概要で示す。
In FIG. 3 and subsequent figures, the description of the
図3(A)(B)の如く、セラミック基板5aおよびセラミック基板5bは、金属基板1の粘着領域2aおよび粘着領域2bにそれぞれ固定される。セラミック基板5a、5bは、その中心が粘着領域2a、2bの中心とそれぞれ一致するよう画像認識で位置補正を行い配置される。セラミック基板5の端部と粘着領域2の端部とのマージンは、例えば0.5mmである。
3A and 3B, the
ここで既述の如く、粘着面は後の工程で、真空チャック装置等によりセラミック基板5が粘着面から容易に剥離できる程度の粘着性を有している。つまりセラミック基板5は粘着領域2に一時的に支持固定される。
Here, as described above, the adhesive surface has such adhesiveness that the
第4工程(図4):絶縁基板に半導体チップを固着し、半導体チップの電極と前記導電パターンを電気的に接続する工程。 Fourth step (FIG. 4): A step of fixing the semiconductor chip to the insulating substrate and electrically connecting the electrode of the semiconductor chip and the conductive pattern.
図4(A)は支持材の一部平面図、図4(B)は図4(A)のb−b線断面図である。 4A is a partial plan view of the support member, and FIG. 4B is a cross-sectional view taken along the line bb of FIG. 4A.
セラミック基板5aおよびセラミック基板5b上に、絶縁性(または導電性)接着剤によりそれぞれ半導体チップ7a、7bを固着し、キュアする。この固着は、一般的に知られているセラミック基板5と半導体チップ7との固着であり、十分な固着強度を有する。
The
その後、半導体チップ7a、7bの各電極とセラミック基板5a、5bの対応する導電パターン6とをそれぞれボンディングワイヤなどの接続手段8で電気的に接続する。接続手段8は、金属クリップ(金属板)等でもよい。
Thereafter, the electrodes of the
尚、本実施形態の以降の図では1つのセラミック基板5に1つの半導体チップ7が配置される例を示しているが、例えば1つのセラミック基板5aに複数の半導体チップ7が実装されてもよいし、他に抵抗やコンデンサなどの受動素子が実装されてもよい。
In the following drawings of the present embodiment, an example in which one
半導体チップ7等の実装部品は、導電パターン6、ビアホール53やサーマルビア55(図2参照)等を介して、セラミック基板5の裏面に設けられた外部接続電極(不図示)に接続する。
A mounting component such as the
このように、セラミック基板5に表面実装技術(Surface MountTechnology:SMT)を用いて必要な部品を実装できる。 Thus, the surface mount technology on a ceramic substrate 5 (Surface MountTechnolog y: SMT) can implement the necessary components with.
第5工程(図5、図6):半導体チップのパッケージ材を絶縁基板のそれぞれに固着する工程。 Fifth step (FIGS. 5 and 6): a step of fixing the semiconductor chip package material to each of the insulating substrates.
図5(A)は支持材の一部平面図、図5(B)は図5(A)のb−b線断面図である。また、図6は、支持材全体の平面図である。 5A is a partial plan view of the support member, and FIG. 5B is a cross-sectional view taken along the line bb of FIG. 5A. FIG. 6 is a plan view of the entire support material.
セラミック基板5a、5bのそれぞれに対応し、半導体チップ7a、7bをそれぞれ封止するパッケージ材9a、9bをセラミック基板5a、5bに固着する。パッケージ材9は、例えば金属、セラミック等のキャップ(封止蓋)であり、セラミック基板5a、5bの外周に絶縁性接着剤により固着される。
Corresponding to the
これにより図6の如く、1つの支持材4のモジュール領域Mrのそれぞれに、パッケージされたモジュール20が形成され、32個のモジュール20が1枚の支持材4により一括で保持固定される。
As a result, as shown in FIG. 6, a packaged
第6工程(図7):絶縁基板を粘着領域から剥離する工程。 Sixth step (FIG. 7): A step of peeling the insulating substrate from the adhesive region.
図7(A)は平面図であり、図7(B)は、断面の概要図である。 FIG. 7A is a plan view, and FIG. 7B is a schematic cross-sectional view.
真空チャック装置の吸着部(コレット)30をパッケージ材9aの上部に吸着し、セラミック基板5aを粘着領域2aから剥離してパッケージされたモジュール20aを得る。次に、吸着部(コレット)30をパッケージ材9bの上部に吸着し、セラミック基板5bを粘着領域2bから剥離してパッケージされたモジュール20bを得る。これにより、1つのセラミック基板5をモジュール領域Mrとし、パッケージ材9で封止された複数のモジュール20が得られる。
The suction part (collet) 30 of the vacuum chuck device is sucked onto the upper part of the
粘着領域2の粘着材の弾性率は一例として、剥離試験(シェア強度)によるヤング率で0.5N/mm2程度であるので、吸着部30で半導体装置20を容易に剥離することができる。
As an example, the elastic modulus of the adhesive material in the
本実施形態では、従来と同サイズの支持材4の1フレーム当たり、32個のモジュール20を形成できる。つまり1フレーム当たり18個の取れ数であった従来と比較して、生産性を大幅に向上させることができる。
In the present embodiment, 32
更に、セラミック基板5a、5bは当初からモジュールサイズに切り出されており、パッケージ材9aで封止後のセラミック基板の切断、分割が不要である。従って半導体装置20の最終工程においてセラミック基板が原因となる不良を大幅に抑制できるので、歩留りを向上させることができる。
Furthermore, the
また、粘着領域2の粘着材は再接着性および再剥離性を有する。すなわち、セラミック基板5が剥離された支持材4は、再利用が可能である。従来では、支持材の全てがセラミック基板で形成されており、半導体装置として個別に分割した後に連結部、フレーム部を再利用することはできなかった。しかし本実施形態では、粘着領域2の粘着面が所定の接着強度を維持できる間は、同じ支持材4を繰り返し利用することができ、支持材4のコストとして従来と比較した場合も、大幅に有利になる。
Moreover, the adhesive material of the adhesion area |
更に、従来の如く支持材155がセラミック基板の場合には、産業廃棄物として廃棄しなければならないが、本実施形態の如く銅フレームを採用することにより、支持材4をリサイクル処理することができる。
Furthermore, when the
次に、図8から図11を参照して、本発明の第2実施形態を説明する。第2の実施形態は、パッケージ材内部に撮像素子が形成されるものであり、複数の粘着領域を有する支持材を準備する工程と、所望の導電パターンを形成したモジュールサイズの絶縁基板を準備する工程と、粘着領域のそれぞれに、絶縁基板を固定する工程と、絶縁基板に撮像素子となる半導体チップを固着し、該半導体チップの電極と導電パターンを電気的に接続する工程と、半導体チップのパッケージ材を絶縁基板のそれぞれに固着する工程と、パッケージ材の内部に光学ユニットを収納する工程と、絶縁基板を粘着領域から剥離する工程と、から構成される。 Next, a second embodiment of the present invention will be described with reference to FIGS. In the second embodiment, an image sensor is formed inside a package material, and a step of preparing a support material having a plurality of adhesive regions and a module-sized insulating substrate on which a desired conductive pattern is formed are prepared. A step of fixing an insulating substrate to each of the adhesion regions, a step of fixing a semiconductor chip serving as an imaging device to the insulating substrate, and electrically connecting an electrode of the semiconductor chip and a conductive pattern; It comprises a step of fixing the package material to each of the insulating substrates, a step of housing the optical unit inside the package material, and a step of peeling the insulating substrate from the adhesive region.
第1の実施形態と同様の工程は、図示および詳細な説明を省略する。 The illustration and detailed description of the same steps as those in the first embodiment are omitted.
まず、第1工程は第1の実施形態と同様であり、金属基板1の表面に複数の粘着領域2a、2bを設けた支持材4を準備する(図1参照)。
First, the 1st process is the same as that of a 1st embodiment, and support
第2工程から第4工程も第1の実施形態と同様であり、所望の導電パターンを形成したモジュールサイズの絶縁基板を準備し、粘着領域のそれぞれに、絶縁基板を固定し、絶縁基板に撮像素子となる半導体チップを固着する。 The second to fourth steps are the same as in the first embodiment. A module-sized insulating substrate on which a desired conductive pattern is formed is prepared, and the insulating substrate is fixed to each of the adhesive regions, and imaging is performed on the insulating substrate. A semiconductor chip to be an element is fixed.
すなわち、図2を参照して第1の実施形態と同様に、表面に所望の回路素子のパターン52を形成した絶縁材料(セラミック層)51を多層に積層し、最上層には、金属メッキやスクリーン印刷等により所望の導電パターン6を形成する。
That is, referring to FIG. 2, as in the first embodiment, an insulating material (ceramic layer) 51 having a desired
セラミック層51に熱プレスを施して、セラミック層51を一体化し、多層セラミック層を得る。更に、熱プレスが施された多層セラミック層に焼成を施し、多層配線基板54を得る。回路素子52は、セラミック層51を貫通して形成されたビアホール53によって接続され、必要に応じて、サーマルビア55や印刷抵抗56等が設けられる。裏面には外部接続電極(不図示)が形成される。この状態で導電パターン6の電気的特性が検査される。
The
その後、焼成が施された多層配線基板54をモジュールサイズに切断して、複数のセラミック基板5を得る。セラミック基板5の厚みは例えば0.4mm程度である。
Thereafter, the fired
セラミック基板5は全て、切断前に導電パターン6の電気的特性が検査される。またセラミック基板5の割れ、欠け、反り等の欠陥も検査され、不良や欠陥部位のない良品状態のセラミック基板5a、5bのみが選別される。
All
その後、図8(A)の如く、粘着領域2a、2bに、セラミック基板5a、5bをそれぞれ固定する。
Thereafter, as shown in FIG. 8A, the
次に、図8(B)の如くセラミック基板5a、5bに半導体チップ7a、7bおよび必要な実装部品をそれぞれ固着し、半導体チップ7a、7bの電極と対応する導電パターン6を電気的に接続する。ここで、半導体チップ7a、7bは撮像素子であり、受光部、センサ部、制御部などを備えたICである。
Next, as shown in FIG. 8B, the
第5工程(図9):半導体チップのパッケージ材を絶縁基板に固着する工程。 Fifth step (FIG. 9): A step of fixing the semiconductor chip package material to the insulating substrate.
図9(A)は、支持材4の一部平面図であり、図9(B)は図9(A)のc−c線断面図である。
9A is a partial plan view of the
半導体チップ7a、7bの中心を基準として、セラミック基板5a、5bの端部に接着樹脂を塗布する。そして半導体チップ7a、7bのパッケージ材9a、9bを、セラミック基板5a、5bのそれぞれに対応して接着し、接着樹脂を硬化する。
Adhesive resin is applied to the ends of the
パッケージ材9a、9bは半導体チップ7a、7bを被覆し、後の工程で光学ユニットが収納されるレンズ枠であり、例えばプラスチックである。従って、最終工程で半導体チップ7は密封されるが、この状態ではパッケージ材9a、9bの上部は光学ユニットが収納できるよう円形に開口している。第2の実施形態のパッケージ材9a、9bの高さは、5mm程程度である。
The
パッケージ材9a、9bは天面のコーナー部(円形に開口した外側のパッケージ枠)が吸着治具により吸着され、それぞれのセラミック基板5a、5bに位置合わせし配置される。天面の吸着であるので、パッケージ材9a、9bの高さが高い(5mm程度)であっても、セラミック基板5a、5bの離間距離を近接できる。
The
従来では、分割や分割のためのマージン、補強等のため、モジュール領域Mrの離間距離は5mm程度も必要であった。 Conventionally, the separation distance of the module region Mr is required to be about 5 mm for division, margin for division, reinforcement, and the like.
しかし、本実施形態ではセラミック基板5a、5bは既にモジュールサイズに分割されているため、半導体チップ7等の実装部品やパッケージ材9の位置合わせが可能な程度まで、隣り合うセラミック基板5(モジュール領域Mr)の離間距離を近接できる。本実施形態では例えば2.0mm程度である。
However, in this embodiment, since the
これにより、従来と同じサイズの支持材4当たり、32個のモジュール領域Mrを確保することができる
第5工程(図10):パッケージ材の内部に光学ユニットを収納する工程。
As a result, 32 module regions Mr can be secured per
図10は、図9のc−c線に相当する断面図である。 10 is a cross-sectional view corresponding to the line cc in FIG.
光学ユニット10は、レンズとレンズ保持部などからなり、撮像素子である半導体チップ7の受光部と位置合わせされ、パッケージ材9内部の半導体チップ7の上に配置される(図10(A))。
The
そして、パッケージ内で光学ユニット10が動かないよう、固定手段11で固定される。固定手段は、例えばバネであり、常にレンズと半導体チップ7とが当接するよう伸縮、可動なものである。(図10(B))。
And it fixes with the fixing means 11 so that the
更に、光学ユニット10および固定手段11が浮動しないように、バネおさえ12を圧入する。バネ押さえ12は、パッケージ材(レンズ枠)9と同質の材料(プラスチック)である。
Further, the
バネおさえ12は、中央付近が開口されているため、粘着領域分にIRカットフィルター13を配置する。
Since the
バネおさえ12およびIRカットフィルタは接着性樹脂の塗布、硬化により強固に接着される(図10(C))。
The
半導体チップ(撮像素子)7の表面に設けられた受光部(不図示)は、IRカットフィルタ13で密閉されるため、塵やゴミなどが混入することはない。半導体チップ7は、パッケージ材9、バネ押さえ12、IRカットフィルタ13により完全に封止される。
Since the light receiving portion (not shown) provided on the surface of the semiconductor chip (imaging device) 7 is sealed by the IR cut
また、撮像素子となる半導体チップ7の上方を、透明なプラスチック(センサーカバー)や、IRカットフィルター等の封止手段で封止してもよい。この場合も半導体チップ7は、少なくともパッケージ材9、および上方の封止手段により完全に封止される。
Further, the upper portion of the
これにより、1つの支持材4に、32個のパッケージされたカメラモジュール20が一括で支持固定される(図6参照)。
As a result, 32 packaged
第6工程(図11):絶縁基板を粘着領域から剥離する工程。 Sixth step (FIG. 11): A step of peeling the insulating substrate from the adhesive region.
図11(A)は、支持材の一部平面図であり、図11(B)は、断面概要図である。 FIG. 11A is a partial plan view of the support member, and FIG. 11B is a schematic cross-sectional view.
光学ユニット10の上部は、既述の如くバネ押さえ12およびIRカットフィルタ13で密閉されている。本工程では、真空チャック装置の吸着部(コレット)30をIRカットフィルタ13の上部に吸着し、セラミック基板5aを粘着領域2aから剥離してパッケージされたモジュール20aを得る。同様に、真空チャック装置の吸着により、セラミック基板5bを粘着領域2bから剥離して、パッケージされたモジュール20bを得る。これにより、1つのセラミック基板5をモジュール領域とし、パッケージ材9、バネ押さえ12、IRカットフィルタ13で封止された半導体装置20が得られる。
The upper part of the
このように本実施形態では、セラミック基板5a、5bは支持材4に固定する以前にモジュールサイズに切り出されており、最終工程でのセラミック基板の切断、分割が不要である。
As described above, in this embodiment, the
特に、カメラモジュールの場合には、発塵を抑えるために撮像素子となる半導体チップ7や受光部等の実装基板はセラミック基板を採用することが望ましい。しかし、セラミック基板は高価であり、上記の如く大判で取り扱うと不良が増加し、歩留りが悪い問題がある。
In particular, in the case of a camera module, it is desirable to employ a ceramic substrate as a mounting substrate such as the
本実施形態では、セラミック基板を採用しながら、半導体装置20の最終工程においてセラミック基板が原因となる不良を大幅に抑制できる。従って、コストを抑えて歩留りを向上させたカメラモジュールの製造方法を提供できる。
In the present embodiment, it is possible to greatly suppress defects caused by the ceramic substrate in the final process of the
尚、本実施形態の支持材4は、比較のために従来の支持材と同サイズ(57mm×123mm)とした。しかし実際には従来と同じ製造装置を使用する場合、支持材4を移動させるレール幅(縦H11のサイズ)が決定しているのみである。つまり、縦H11のサイズが57mmであれば、横W11のサイズは適宜選択が可能である。特に本実施形態では、絶縁基板5はモジュールサイズに切断されて支持材4に固定される。つまり、セラミック基板の場合、基板サイズが大きくなると割れや反りの発生が問題になるが、本実施形態では支持材4の横W11のサイズは製造装置で取扱可能な範囲で拡大(伸張)することができる。
In addition, the
1 支持基板
2、2a、2b 粘着領域
4 支持材
5、5a、5b 絶縁基板
6 導電パターン
7、7a、7b 半導体チップ
8 接続手段
9、9a、9b パッケージ材
10 光学ユニット
11 バネ
12 バネ押さえ
13 IRカットフィルタ
20、20a、20b 半導体装置
30 吸着部
155 絶縁基板
155c 連結部
155f フレーム部
156 導電パターン
157 半導体チップ
158 接続手段
159 パッケージ材
160 光学ユニット
161 バネ
162 バネ押さえ
163 IRカットフィルタ
170 半導体装置(カメラモジュール)
Mr モジュール領域
C 欠陥部位
DESCRIPTION OF
Mr module area C Defect site
Claims (9)
絶縁材料を多層に積層して所望の導電パターンを形成した後、該導電パターンの電気的特性を検査し、モジュール領域毎に分割して欠陥部位を有さない良品状態の絶縁基板を得る工程と、
前記粘着領域のそれぞれに、前記絶縁基板を固定する工程と、
前記絶縁基板に半導体チップを固着し、該半導体チップの電極と前記導電パターンを電気的に接続する工程と、
前記半導体チップのパッケージ材を前記絶縁基板のそれぞれに固着する工程と、
前記絶縁基板を前記粘着領域から剥離する工程と、
を具備することを特徴とするモジュールの製造方法。 Preparing a support material having a plurality of adhesive regions;
Forming a desired conductive pattern by laminating insulating materials in multiple layers, then inspecting the electrical characteristics of the conductive pattern, and obtaining a non-defective insulating substrate having no defective part by dividing into module regions; and ,
Fixing the insulating substrate to each of the adhesive regions;
Fixing a semiconductor chip to the insulating substrate and electrically connecting the electrode of the semiconductor chip and the conductive pattern;
Fixing the package material of the semiconductor chip to each of the insulating substrates;
Peeling the insulating substrate from the adhesive region;
A method for manufacturing a module, comprising:
所望の導電パターンを形成したモジュールサイズの絶縁基板を準備する工程と、
前記粘着領域のそれぞれに、前記絶縁基板を固定する工程と、
前記絶縁基板に撮像素子となる半導体チップを固着し、該半導体チップの電極と前記導電パターンを電気的に接続する工程と、
前記半導体チップのパッケージ材を前記絶縁基板のそれぞれに固着する工程と、
前記パッケージ材の内部に光学ユニットを収納する工程と、
前記絶縁基板を前記粘着領域から剥離する工程と、
を具備することを特徴とするカメラモジュールの製造方法。 Preparing a support material having a plurality of adhesive regions;
Preparing a module-sized insulating substrate on which a desired conductive pattern is formed;
Fixing the insulating substrate to each of the adhesive regions;
Fixing a semiconductor chip serving as an image sensor to the insulating substrate, and electrically connecting the electrode of the semiconductor chip and the conductive pattern;
Fixing the package material of the semiconductor chip to each of the insulating substrates;
Storing the optical unit inside the package material;
Peeling the insulating substrate from the adhesive region;
A method of manufacturing a camera module.
6. The method of manufacturing a camera module according to claim 5, wherein the adhesive region is formed by applying an adhesive material that can be re-adhered and re-peeled to a surface of the support material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006225701A JP2008053306A (en) | 2006-08-22 | 2006-08-22 | Manufacturing method of module and of camera module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006225701A JP2008053306A (en) | 2006-08-22 | 2006-08-22 | Manufacturing method of module and of camera module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053306A true JP2008053306A (en) | 2008-03-06 |
Family
ID=39237099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006225701A Pending JP2008053306A (en) | 2006-08-22 | 2006-08-22 | Manufacturing method of module and of camera module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053306A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019096641A (en) * | 2017-11-17 | 2019-06-20 | 浜松ホトニクス株式会社 | Suction method |
-
2006
- 2006-08-22 JP JP2006225701A patent/JP2008053306A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019096641A (en) * | 2017-11-17 | 2019-06-20 | 浜松ホトニクス株式会社 | Suction method |
US11947140B2 (en) | 2017-11-17 | 2024-04-02 | Hamamatsu Photonics K.K. | Suctioning method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9030223B2 (en) | Test carrier | |
JP5198265B2 (en) | Apparatus and method for forming a flat surface of a thin flexible substrate | |
JP4518113B2 (en) | Electronic component built-in substrate and manufacturing method thereof | |
US20140047711A1 (en) | Method for mounting protective covers over image capture devices and devices manufactured thereby | |
JP5455028B2 (en) | Circuit board structure | |
JP2009533867A5 (en) | ||
JP2010050406A (en) | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus | |
CN100380653C (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2015076604A (en) | Frame reinforcement material for semiconductor package, and method of manufacturing semiconductor package using the same | |
KR101755814B1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2017157739A (en) | Manufacturing method of wiring board with electronic component | |
JPH0452623B2 (en) | ||
JP2008053306A (en) | Manufacturing method of module and of camera module | |
JP2008244492A (en) | Method of manufacturing semiconductor device | |
KR20080048914A (en) | Printed circuit board, printed circuit board assembly, electronic device, manufacturing method of printed circuit board, and warpage correcting method of printed circuit board | |
JP2008053305A (en) | Manufacturing method of module and manufacturing method of camera module | |
TWI393494B (en) | Substrate strip with wiring and method for fabricating the same | |
JP2013016771A (en) | Nondefective board array module and method of manufacturing the same | |
KR101914906B1 (en) | Plastic Mask, PCB Manufacturing Method therefrom, and Screen Printer | |
JP4596053B2 (en) | Semiconductor device manufacturing method and semiconductor structure assembly | |
JP4926863B2 (en) | Temporary laminating equipment for ceramic green sheets | |
JP2013074108A (en) | Semiconductor package manufacturing method | |
JPH08191186A (en) | Multilayered wiring board | |
CN111261647B (en) | Light-transmitting cover plate, optical sensor and manufacturing method thereof | |
JP2008251786A (en) | Semiconductor device and method of manufacturing the same |