JP2008035336A

JP2008035336A - 高周波回路装置

Info

Publication number: JP2008035336A
Application number: JP2006207841A
Authority: JP
Inventors: Kazutaka Takagi; 一考高木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-07-31
Filing date: 2006-07-31
Publication date: 2008-02-14

Abstract

【課題】同一基板上で、特性インピーダンスとスペースの制約を受けることなくマイクロ波回路を設計できる高周波回路基板を提供すること。
【解決手段】
インピーダンス整合回路下の基板１１に空洞部１６を設け、空洞部１６の高さを調整することにより、基板１１の実効比誘電率を調整することが可能となる。このように空洞部１６の高さを変えることによって実効比誘電率ε_ｅｆｆを変化させることができ、物理的長さを変化させずに信号線路のインピーダンスを変えることができる。この結果、同一基板上インピーダンス整合回路が形成できる。
【選択図】図１

Description

本発明は、高周波回路装置に関し、特に半導体素子と信号線路との間に介在されるインピーダンス整合回路を含むマイクロ波帯の高周波回路装置およびその製造方法に関する。

衛星通信分野など近年の通信の大容量化に伴い、電力増幅用半導体素子の小型化と高出力化への要求が高まっている。高出力化のためには半導体素子を並列接続する必要がある。そのため半導体素子のサイズが大きくなり、半導体素子との接続パッド部も大電力を扱うため幅を広くする必要が生じる。半導体素子の大きさや扱う電力量によって使用する信号線路の幅と特性インピーダンスは独立に設計できるようにする必要がある。半導体素子の材料や素子構造によって出力インピーダンスの値は違い、例えばGaAs（ガリウム砒素）を用いたFET（電界効果トランジスタ）の電力増幅器であれば約０．０５Ωという低インピーダンスとなる場合があり、出力線路の５０Ω特性インピーダンスから０．０５Ω程度の低インピーダンスへとインピーダンス変換をする必要が生じる。

これを解決するために電力FET のパッケージ内部には、半導体チップとともに内部整合回路が配置されている。この内部整合回路は、例えば、システム信号線路のインピーダンスである50Ωから半導体チップの0.05 Ωという低インピーダンスへと変換する役目を持つ。大電力増幅器の内部整合回路を設計するうえで課題となることは、マイクロストリップラインの電流容量を大きくしながらインピーダンス整合回路の大型化を抑制することである。出力を2倍にしようとすると信号ラインに流れる電流もほぼ2 倍にする必要があるが、マイクロストリップラインを従来の薄い基板上に形成するとライン幅が細くなり、電流容量不足によりラインが溶断してしまう（図４（a）×印）。基板を厚くすればライン幅も広く取れるが、今度は低インピーダンス側のライン幅も広くなりキャビティ内に収まらないという問題が生じる（図４（b））。そこで従来は、厚さの異なる2 枚のアルミナ基板で整合回路を構成することで、電流容量の確保と整合回路設計の自由度を両立させている（図４（c））（非特許文献１参照）。

他方、GaN（ガリウムナイトライド）系の電力半導体増幅素子においては、ＧａＡｓ系とは異なり素子の出力インピーダンスは高く、信号線路の特性インピーダンス５０Ωより大きい。したがって、この場合には、内部整合回路は線路インピーダンス５０Ωからより高いインピーダンスへと変換する必要がある。このような場合の出力整合回路の従来例を図５に示す。同図（ａ）は上面図、（ｂ）は同図（ａ）の破線Ｂ−Ｂ´線に沿った断面を示している。

誘電体基板１１ａ上に金属導体層１２を配置し、特性インピーダンス５０Ωの信号線路が形成されている。また同様に基板１１ｂ上に金属導体層１３が配置されるが、金属導体層１３の幅は半導体素子１４の幅と同程度にし、ボンディングワイヤ１５で半導体素子１４の出力と接続する。ＧａＮの場合、出力インピーダンスを１００Ωとすると、基板１１ａと基板１１ｂの厚さが等しいとき、金属導体層１３のインピーダンスを金属導体層１２の特性インピーダンス５０Ωより高くしなければならず、金属導体層１３の幅は金属導体層１２の幅より細くする必要がある。したがって半導体１４の幅と金属導体層１３の幅をほぼ等しくするような解は存在しない。そのため、基板１２ｂの厚さを大きくしてその金属導体層１３の幅を大きくしていた。なお、金属導体層１２および金属導体層１３間は、ボンディングワイヤ１６で接続されている。

しかし、このような高周波回路基板においては、厚さの異なる複数枚の基板を用意する必要があり、また、基板１１ｂの厚さのため接続に使用するボンディングワイヤ１５、１６が長くなってしまうことから高周波特性を悪化させる原因となる。また、特性ばらつきや部品点数の増加により調整コスト等の増加が生ずる（非特許文献１参照）。
東芝レビュー ‘Ku帯３０W電力FET’ vol.60 No.11 (2005)

したがって本発明は前記に鑑みてなされたものでその目的とするところは、部品点数の増加による基板構成の複雑化を回避し、製造・調整コストを低減できる高周波回路装置を提供することにある。

本願発明の高周波回路基板は、半導体素子と、この半導体素子に接続されたインピーダンス整合回路と、このインピーダンス整合回路に接続された信号線路と、この信号線路および前記インピーダンス整合回路が表面に形成される誘電体基板と、この誘電体基板の裏面の、前記インピーダンス整合回路が形成された部分に対応する部分に形成された空洞部とを備えたことを特徴とする。

また、本願発明の高周波回路基板においては、前記空洞部は、前記インピーダンス整合回路を構成する等価的な特性インピーダンスを増加させることを特徴とする。

さらに、本願発明の高周波回路基板においては、前記誘電体基板は、基板の一部に貫通部を具備した枠型基板と、貫通部分のない板状基板とを張り合わせて形成されていることを特徴とする。

さらに、本願発明の高周波回路基板においては、前記空洞部は前記半導体素子に接続される側の側壁が除去されていることを特徴とする。

さらに、本願発明の高周波回路基板においては、前記空洞部に前記基板と異なる誘電率の材料を充填したことを特徴とする。

また、本発明の高周波回路基板の製造方法は、基板の一部に貫通部が形成された枠型基板と、貫通部が形成されない板状の基板とを導電性材料を用いずに接合することにより、裏面側に空洞部が形成された誘電体基板を形成する工程と、この誘電体基板の前記空洞部に対応する表面部分にインピーダンス整合回路を形成する工程と、前記誘電体基板の前記空洞部に対応する表面部分以外の部分に、前記インピーダンス整合回路に接続された信号線路を形成する工程と、前記インピーダンス整合回路に半導体素子を接続する工程と、を備えたことを特徴とする。

本発明による高周波回路基板によれば、部品点数の増加による基板構成の複雑化を回避し、製造・調整コストを低減できる高周波回路装置を提供することができる。

以下本発明の実施形態につき詳細に説明する。図１は本発明の一実施形態である高周波回路基板の構成図を示すもので、同図（ａ）は上面図、（ｂ）は同図（ａ）の破線Ａ−Ａ’に沿った断面図、同図（ｃ）は同図（ａ）の破線Ｂ−Ｂ’に沿った断面図である。

この高周波回路基板はセラミック等の誘電体基板１１上に、Ｃｒ（クロム）等の接着層（図示しない）を介してＡｕ（金）等の金属導体パターン層からなる信号線路１２が蒸着またはメッキ等によって形成される。この信号線路１２には、この信号線路１２より広い幅の金属導体パターン層からなるインピーダンス整合回路１３が接続されている。このインピーダンス整合回路１３も信号線路１２と同様に、誘電体基板１１上にＡｕ等の金属導体パターン層を蒸着またはメッキ等することによって形成される。インピーダンス整合回路１３は誘電体基板１１の一辺に平行に配置された半導体素子１４にボンディングワイヤ１５により接続される。インピーダンス整合回路１３を構成する金属導体パターン層の幅は、半導体素子１４の幅にほぼ一致するように選定されている。

インピーダンス整合回路１３の基板１１が形成されている誘電体基板１１の裏側には空洞部１６が設けられている。空洞部１６を設ける場所は図１（ａ）に点線で示されるように、インピーダンス整合回路１３を形成する導体パターンを囲う領域である。図１（ｂ）の断面図に示されるように、誘電体基板１１の裏面には信号線路１２と同様な金属導体からなる地導体層１７が形成されるが、空洞部１６が形成される領域には形成されない。しかしこの部分図示しないが高周波グランドとなる平面に実装される。

空洞部１６の比誘電率は空気の比誘電率でほぼ１であるから空洞部１６の高さを調整することにより、比誘電率を調整することが可能となる。すなわち、図１（ｂ）に示すように空洞部１６の高さをｔ_１、空気の比誘電率をε_１、使用する基板の比誘電率ε_２、空洞部以外の高さをｔ_２とするとき、空洞部１６が形成される誘電体基板の実効比誘電率ε_ｅｆｆは、以下の式で与えられる。

ε_ｅｆｆ=（ｔ_２・ε_２＋ｔ_１・ε_１）／（ｔ_１＋ｔ_２）（１）
この時、空洞部１６上に形成される導体パターンにより形成されるインピーダンス整合回路１３の特性インピーダンスＺ_０は、（２）式で与えられる。

Z_０=87/（√（ε_ｅｆｆ＋1.41））・ln(5.98h／(0.8Ｗ＋ｄ)) （２）
ここでｄはインピーダンス整合回路１３を形成する金属導体パターン層の厚さ、Ｗは同じく金属導体パターン層の幅、ｈは基板の厚さ、ε_ｅｆｆは有効比誘電率である。このように空洞部１６の高さを変えることによって実効比誘電率ε_ｅｆｆを変化させ、（２）式によってインピーダンス整合回路１３の特性インピーダンスを調整することが可能である。すなわち、空洞部１６の形成により、表面にインピーダンス整合回路１３が形成される誘電体基板の実効比誘電率ε_ｅｆｆを小さくすることができ、この結果、信号線路１２と共通の誘電体基板上に形成されたインピーダンス整合回路１３の特性インピーダンスＺ_０を、基板の厚さを大きくすることなく、見かけ上大きくすることができる。

次に、空洞部１６の幅とインピーダンス整合回路１３を形成する金属導体パターン層の幅との関係について述べる。図１（ｂ）に一点鎖線で示すように、インピーダンス整合回路１３を形成する金属導体パターン層の端面から空洞部１６の端面までの角度θは、４５度以下にすることにより、比誘電率ε_ｅｆｆを周波数および場所によらず一定にできる。高周波になればなるほど電界はインピーダンス整合回路１３を形成する金属導体パターン層の端部に集中し、かつ端部では広がるので、実効屈折率を有効に変化させるためには金属導体パターン層の幅より広く空洞部１６を形成することが有効である。

次に空洞部１６の製造方法について説明する。空洞部１６は、一枚基板から空洞部を製作したい部分のみマスクを施し、裏面をエッチング等の処理で形成することが可能である。しかし、２枚以上の基板を貼り付けて空洞部を製作することが簡便な方法で更なる応用が期待できる。図２は、２枚基板を用いて空洞部を形成することを説明する図である。図２（ａ）は、インピーダンス整合回路１３を形成する金属導体パターン層を形成する板状基板２１を表し、図２（ｂ）は貫通部２３が形成された枠型基板２２を示している。この板状基板２１と枠型基板２２を貼り付けることによって図１（ｂ）のような構造を形成することができる。この板状基板２１と枠型基板２２を絶縁性接着剤により貼り付けることによって図１（ｂ）のような構造を形成することができる。もしくは板状基板２１と枠型基板２２を圧着し高温に晒し、再結晶させることによって図１（ｂ）のような構造を形成することができる。なお、このような構成の場合、基板２１と基板２２の誘電率は必ずしも同じである必要はない。貫通部２３を具備する枠型基板２２の厚さや誘電率を変え、さらに貫通部２３を複数配置する場所を変えることによって、同一基板上の個々の場所に任意の誘電率を持つ基板を製作することができる。また更なる応用として２層以上の基板貼り付けも考えられ、信号線を内層に配置することも可能である。なお、基板を貼り付ける場合に用いる接着剤としては、高周波信号特性に影響しないように、導電性材料を含まない接着剤を用いることが望ましい。

図３は本発明の他の実施形態を示す高周波回路基板の断面図である。この断面図は、図１の破線Ｂ−Ｂ’に相当する部分の断面図を示している。同図では図１と同一部分には同一符号を付して詳細な説明は省略する。インピーダンス整合回路１３と半導体素子１４とを接続するボンディングワイヤ１５は短くするほど高周波特性の劣化を防止できる。このため、図３に示すように半導体素子１４に隣接する誘電体基板１１の空洞部１６の側壁を除去することにより、インピーダンス整合回路１３と半導体素子１４との距離を短縮している。なお、このように側壁の一部が除去された空洞部１６内には低誘電率の材料をじゅうてんすることが望ましい。その理由は、この空洞部１６上のインピーダンス整合回路１３には、ボンディングワイヤ１５が超音波ボンディング等により接続されるが、接続時に印加する超音波や熱を有効に伝えることができ、また、この部分の機械的な強度を向上することにより、ボンディング時に基板が割れる恐れがない。

以上述べたように構成された本発明の一実施形態における高周波回路基板によれば、高周波基板下に空洞部を形成し誘電率を変化させることができるので、同一基板上に配置する高周波回路の特性インピーダンスを個別に制御できる。

なお本発明は前記実施形態をそのままに限定されるものではなく、実施段階でその要旨を逸脱しない範囲で具体化できる。例えば、本実施例においては特にインピーダンス整合回路について論じたが、信号線路を使用した高周波回路を具備するようなその他種々の高周波回路基板についても、この方法は可能である。

本発明の一実施形態におけるインピーダンス整合回路の構成図である。（ａ）は、上部から見た図、（ｂ）はＡ−Ａ’の断面図である。（ｃ）はＢ−Ｂ’の断面図である。本発明の一実施形態における２枚基板を用いて空洞部を形成することを説明する図である。本発明の他の実施形態を示す断面図である。従来のインピーダンス整合回路の構成を示す第1の従来例を説明する図である。従来のインピーダンス整合回路の構成を示す第２の従来例を説明する図である。

符号の説明

１１…基板
１２…信号線
１３…インピーダンス整合回路
１４…半導体素子
１５…ボンディングワイヤ
１６…空洞部

Claims

半導体素子と、この半導体素子に接続されたインピーダンス整合回路と、このインピーダンス整合回路に接続された信号線路と、この信号線路および前記インピーダンス整合回路が表面に形成される誘電体基板と、この誘電体基板の裏面の、前記インピーダンス整合回路が形成された部分に対応する部分に形成された空洞部とを備えたことを特徴とする高周波回路基板。
前記空洞部は、前記インピーダンス整合回路を構成する等価的な特性インピーダンスを増加させることを特徴とする請求項１記載の高周波回路基板。
基板の一部に貫通部を具備した基板と、貫通部分のない全面基板とを張り合わせて前記空洞部を形成したことを特徴とする請求項２記載の高周波回路基板。
前記空洞部は前記半導体素子に接続される側の側壁が除去されていることを特徴とする請求項１記載の高周波回路基板。
前記空洞部に前記基板と異なる誘電率の材料を充填したことを特徴とする請求項４記載の高周波回路基板。
基板の一部に貫通部が形成された枠型基板と、貫通部が形成されない板状の基板とを導電性材料を用いずに接合することにより、裏面側に空洞部が形成された誘電体基板を形成する工程と、この誘電体基板の前記空洞部に対応する表面部分にインピーダンス整合回路を形成する工程と、前記誘電体基板の前記空洞部に対応する表面部分以外の部分に、前記インピーダンス整合回路に接続された信号線路を形成する工程と、前記インピーダンス整合回路に半導体素子を接続する工程と、を備えたことを特徴とする高周波回路基板の製造方法。