JP2008034829A - Display unit, and method of manufacturing display unit - Google Patents

Display unit, and method of manufacturing display unit Download PDF

Info

Publication number
JP2008034829A
JP2008034829A JP2007167964A JP2007167964A JP2008034829A JP 2008034829 A JP2008034829 A JP 2008034829A JP 2007167964 A JP2007167964 A JP 2007167964A JP 2007167964 A JP2007167964 A JP 2007167964A JP 2008034829 A JP2008034829 A JP 2008034829A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
layer
electrode layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007167964A
Other languages
Japanese (ja)
Other versions
JP5236903B2 (en
JP2008034829A5 (en
Inventor
Masayuki Sakakura
真之 坂倉
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007167964A priority Critical patent/JP5236903B2/en
Publication of JP2008034829A publication Critical patent/JP2008034829A/en
Publication of JP2008034829A5 publication Critical patent/JP2008034829A5/ja
Application granted granted Critical
Publication of JP5236903B2 publication Critical patent/JP5236903B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable display unit having function of high definition display excellent in visibility, and to provide a technology by which such the display unit can be manufactured being imparted with high reliability without complicating its manufacturing process and apparatus. <P>SOLUTION: When a p-channel thin film transistor is employed as a thin film transistor which is electrically connected with a light emitting element and drives the light emitting element, a cutoff current of the p-channel thin film transistor is made lower than that of a p-channel thin film transistor of a drive circuit. Specifically, semiconductor layers of the thin film transistors which are electrically connected with the light emitting elements and drive them are selectively channel-doped. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、表示装置及び表示装置の作製方法に関する。 The present invention relates to a display device and a method for manufacturing the display device.

近年、ガラス基板上に薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）を集積化してなる液晶表示装置やエレクトロルミネセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置の開発が進んでいる。これらの表示装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に表示素子として液晶素子や発光素子（エレクトロルミネセンス（以下、「ＥＬ」ともいう。）素子）を形成して表示装置として機能させる。 In recent years, development of a liquid crystal display device and an electroluminescence display device in which thin film transistors (hereinafter also referred to as “TFTs”) are integrated on a glass substrate has been advanced. Each of these display devices uses a thin film forming technique on a glass substrate to form a thin film transistor, and a liquid crystal element or a light emitting element (hereinafter referred to as “electroluminescence” (hereinafter referred to as “light emitting element”) as a display element on various circuits constituted by the thin film transistor. Also referred to as “EL”.) An element) is formed to function as a display device.

薄膜トランジスタは、ある特定の電圧（しきい値またはしきい値電圧と呼ばれる）がゲート電極に印加されるとオン状態となり、それ以下の電圧ではオフ状態となるスイッチング素子である。従って、しきい値電圧の精密な制御は回路の正確な動作を行う上で非常に重要である。 A thin film transistor is a switching element that is turned on when a specific voltage (referred to as a threshold voltage or threshold voltage) is applied to a gate electrode, and turned off at a voltage lower than that. Therefore, precise control of the threshold voltage is very important for accurate circuit operation.

ところが汚染による可動イオンの影響、ＴＦＴのゲート周辺の仕事関数差や界面電荷における影響などの不特定な要因によってＴＦＴのしきい値電圧がマイナス側或いはプラス側へ移動（シフト）することがある。 However, the threshold voltage of the TFT may move (shift) to the negative side or the positive side due to unspecified factors such as the influence of mobile ions due to contamination, the work function difference around the gate of the TFT, and the influence on the interface charge.

その様な時の解決手段として提案された技術にチャネルドープ法がある。チャネルドープ法とはＴＦＴの少なくともチャネル形成領域に対して一導電性を付与する不純物元素（典型的にはＰ、Ａｓ、Ｂなど）を添加し、しきい値電圧を意図的にシフトさせて制御する技術である（例えば、特許文献１参照。）。
特開２００３−２５７９９２号公報 A technique proposed as a solution for such a case is a channel doping method. In the channel doping method, an impurity element (typically P, As, B, etc.) imparting one conductivity to at least a channel formation region of a TFT is added, and the threshold voltage is intentionally shifted and controlled. (For example, refer to Patent Document 1).
Japanese Patent Laid-Open No. 2003-257992

しかし、表示装置に作製される薄膜トランジスタには、ｎチャネル型薄膜トランジスタやｐチャネル型薄膜トランジスタといった導電型が異なるものがあり、用いられる用途によって要求される電気的特性や機能が様々に異なっている。よって、それぞれの必要とされる機能に応じた薄膜トランジスタの電気特性の制御をする必要がある。 However, thin film transistors manufactured in display devices have different conductivity types such as an n-channel thin film transistor and a p-channel thin film transistor, and various electrical characteristics and functions are required depending on applications. Therefore, it is necessary to control the electrical characteristics of the thin film transistor in accordance with each required function.

本発明は、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を提供することを目的とする。またそのような表示装置を工程、装置を複雑化することなく、高い信頼性を付与して作製することができる技術を提供することを目的とする。 An object of the present invention is to provide a highly reliable display device having a high-quality display function with excellent visibility. It is another object of the present invention to provide a technique capable of manufacturing such a display device with high reliability without complicating the process and the device.

本発明の表示装置において、画素、駆動回路にそれぞれｐチャネル型薄膜トランジスタ及びｎチャネル型薄膜トランジスタを有している。特に画素においては、発光素子と電気的に接続し、発光素子を駆動させる駆動用薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを用いている。 In the display device of the present invention, the pixel and the driver circuit each include a p-channel thin film transistor and an n-channel thin film transistor. In particular, in a pixel, a p-channel thin film transistor is used as a driving thin film transistor that is electrically connected to a light emitting element and drives the light emitting element.

本発明では、駆動回路に設けられるｐチャネル型薄膜トランジスタと画素の駆動用ｐチャネル型薄膜トランジスタとでゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）を異ならせることを特徴とする。従って、高速で動作させる必要がある駆動回路に設けられるｐチャネル型薄膜トランジスタのしきい値をよりプラス側に、駆動用ｐチャネル薄膜トランジスタのしきい値をよりマイナス側にあるように制御する。駆動回路に設けられるｐチャネル型の薄膜トランジスタがＶｇｓ＝０でオンする場合、駆動用ｐチャネル型薄膜トランジスタはＶｇｓ＝０ではオンせず、より低い電圧（例えばＶｇｓ＝−３．５Ｖ）でオンするように設定する。 In the present invention, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, differs between the p-channel thin film transistor provided in the drive circuit and the p-channel thin film transistor for driving the pixel. Features. Therefore, the threshold value of the p-channel type thin film transistor provided in the drive circuit that needs to be operated at high speed is controlled to be on the positive side, and the threshold value of the driving p-channel thin film transistor is controlled to be on the negative side. When a p-channel thin film transistor provided in the driver circuit is turned on at V gs = 0, the driving p-channel thin film transistor is not turned on at V gs = 0, and at a lower voltage (for example, V gs = −3.5 V). Set to turn on.

ｐチャネル型薄膜トランジスタにおいて、チャネル形成領域に含まれるｐ型を付与する不純物元素の濃度が高いと、薄膜トランジスタのしきい値がプラスにシフトする。従って、本発明では、画素に設けられる上記駆動用ｐチャネル型薄膜トランジスタのチャネル形成領域に含まれるｐ型を付与する不純物元素の濃度は、表示装置内に作製される他の薄膜トランジスタ（ｎチャネル型薄膜トランジスタ又はｐチャネル型トランジスタ）、例えば画素内に設けられるスイッチング機能を有する（ｎチャネル型又はｐチャネル型）薄膜トランジスタ及び容量素子、画素を駆動する駆動回路に設けられる（ｎチャネル型又はｐチャネル型）薄膜トランジスタなどのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低くする。 In a p-channel thin film transistor, when the concentration of an impurity element imparting p-type contained in a channel formation region is high, the threshold value of the thin film transistor is shifted to a positive value. Therefore, in the present invention, the concentration of the impurity element imparting p-type included in the channel formation region of the driving p-channel thin film transistor provided in the pixel is different from that of other thin film transistors (n-channel thin film transistors manufactured in the display device). Or a p-channel transistor), for example, a thin film transistor (n-channel or p-channel type) having a switching function provided in a pixel and a capacitor, and a thin-film transistor provided in a driver circuit for driving the pixel (n-channel or p-channel type) The concentration of the impurity element imparting p-type contained in the channel region is lower than that of the channel region.

本発明においては、発光素子と電気的に接続し、発光素子を駆動させる薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを用いる場合、そのｐチャネル型薄膜トランジスタのチャネル領域にはしきい値補正を目的とするｐ型を付与する不純物元素の濃度を低くすればよいので、積極的なｐ型を付与する不純物元素の導入を行わなければよい。つまり画素に含まれる薄膜トランジスタの半導体層に対して選択的にチャネルドープを行う。 In the present invention, when a p-channel thin film transistor is used as a thin film transistor that is electrically connected to and drives the light-emitting element, the p-type for the purpose of threshold correction is used in the channel region of the p-channel thin film transistor. Therefore, the concentration of the impurity element that imparts p-type may be lowered, so that it is not necessary to introduce the impurity element that imparts p-type positively. That is, channel doping is selectively performed on the semiconductor layer of the thin film transistor included in the pixel.

勿論、駆動用ｐチャネル型薄膜トランジスタ以外の上記述べたような薄膜トランジスタであっても、そのチャネル形成領域のｐ型を付与する不純物元素の濃度を低くしてもよく、この場合積極的にｐ型を付与する元素を添加しなければよい。例えば、走査線駆動回路（ゲートドライバーともいう）や、画素部と周辺駆動回路部との間などに設けられる保護回路などに用いられる薄膜トランジスタなどのチャネル領域には選択的にｐ型を付与する不純物元素の添加を行わないとすればよい。 Of course, in the thin film transistor as described above other than the driving p channel type thin film transistor, the concentration of the impurity element imparting p type in the channel formation region may be lowered. It is not necessary to add an element to be added. For example, an impurity which selectively imparts p-type conductivity to a channel region such as a thin film transistor used in a scan line driver circuit (also referred to as a gate driver) or a protective circuit provided between a pixel portion and a peripheral driver circuit portion. It suffices if no element is added.

一方、信号線駆動回路（ソースドライバーともいう）に用いられる高速動作が必要とされる薄膜トランジスタ、あるいはアノード電圧の低い薄膜トランジスタのチャネル領域にはｐ型を付与する不純物元素を添加し、そのしきい値電圧をプラスの方向に制御する方が好ましい。 On the other hand, an impurity element imparting p-type conductivity is added to a channel region of a thin film transistor that requires high-speed operation or is used for a signal line driver circuit (also referred to as a source driver) or a thin film transistor having a low anode voltage, and a threshold value thereof. It is preferable to control the voltage in the positive direction.

チャネルドープを行うと、薄膜トランジスタのしきい値がプラスにシフトするので、チャネルドープを行わないｐチャネル型薄膜トランジスタの方がしきい値がマイナスにある。従って、ゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）が小さくなる。画素において発光素子を非発光状態とし、黒表示を行う場合に、駆動用ｐチャネル型薄膜トランジスタと接続する発光素子に電流が流れ微かな発光が生じてしまうことを防ぐことができる。また、カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。 When channel doping is performed, the threshold value of the thin film transistor is shifted to a positive value. Therefore, the threshold value of the p-channel thin film transistor without channel doping is negative. Therefore, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, becomes small. When a light emitting element is set to a non-light emitting state in a pixel and black display is performed, it is possible to prevent a slight flow of light from flowing through the light emitting element connected to the driving p-channel thin film transistor. Also, the lower the cut-off current (Icut), the lower the power consumption.

また、薄膜トランジスタは、使用環境が高温になるにつれてさらにしきい値がノーマリーオンの方向へシフトする。つまりｐチャネル型薄膜トランジスタではプラス方向へシフト（ｎチャネル型薄膜トランジスタではマイナス方向へシフト）する。そのためカットオフ電流（Ｉｃｕｔ）も大きくなり、しきい値の変化に伴う黒表示時に発光素子へ流れる電流も大きくなる。よって、黒表示時に生じてしまう発光素子の発光輝度も高くなり、画素の表示不良の問題はより顕著となってしまう。しかし、本発明のようにチャネルドープを行わずカットオフ電流が軽減された薄膜トランジスタを用いることによって、表示装置の使用環境が多少高温に悪化したとしても表示装置の性能は維持され、高画質な表示を提供できる。従って信頼性の高い表示装置とすることができ、屋内外、使用環境の選択性が広がるので利用価値が高くなる。 In addition, the threshold value of the thin film transistor further shifts in a normally-on direction as the use environment becomes higher. That is, the p-channel thin film transistor shifts in the plus direction (the n-channel thin film transistor shifts in the minus direction). Therefore, the cut-off current (Icut) also increases, and the current flowing to the light emitting element during black display accompanying the change in threshold value also increases. Therefore, the light emission luminance of the light emitting element that occurs during black display is also increased, and the problem of pixel display defects becomes more prominent. However, by using a thin film transistor in which the channel current is not reduced and the cut-off current is reduced as in the present invention, the performance of the display device is maintained even when the use environment of the display device is deteriorated to a high temperature. Can provide. Accordingly, a highly reliable display device can be obtained, and the utility value is increased because the selectivity of the indoor and outdoor environments is expanded.

さらに、不純物元素を低濃度とするためにチャネルドープを行わないとした駆動用ｐチャネル型薄膜トランジスタは、ドーピングを行なわないことによりチャネル領域の半導体膜の結晶性が低下しないので、薄膜トランジスタのオン電流（Ｉｏｎ）は低下せず、薄膜トランジスタのオン特性には影響を及ぼさない。以上のことより、駆動回路のｐチャネル型薄膜トランジスタよりカットオフ電流を低減した発光素子の駆動用ｐチャネル型薄膜トランジスタを用いると、画素のコントラストが向上し視認性に優れた表示装置とすることができる。 Further, the p-channel thin film transistor for driving which is not subjected to channel doping in order to reduce the impurity element concentration does not deteriorate the crystallinity of the semiconductor film in the channel region because doping is not performed. I on ) does not decrease and does not affect the on characteristics of the thin film transistor. As described above, when a p-channel thin film transistor for driving a light-emitting element whose cut-off current is reduced as compared with a p-channel thin film transistor in a driver circuit is used, a display device with improved contrast and excellent visibility can be obtained. .

本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を提供することができる。またそのような表示装置を複雑な工程を必要とせずに高い信頼性を付与して作製することができる。 By using the present invention, a highly reliable display device having a high-quality display function with excellent visibility can be provided. Further, such a display device can be manufactured with high reliability without requiring a complicated process.

本発明を用いることのできる表示装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とＴＦＴとが接続された発光表示装置がある。 In a display device in which the present invention can be used, a layer containing an organic substance, an inorganic substance, or a mixture of an organic substance and an inorganic substance that emits light called electroluminescence (hereinafter also referred to as “EL”) is interposed between electrodes. There is a light emitting display device in which a light emitting element and a TFT are connected.

本発明の表示装置の一は、ｐチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタ、及び発光素子を含む画素を有し、ｐチャネル型薄膜トランジスタのソース及びドレインの一方が発光素子と電気的に接続され、ｐチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度は、ｎチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低い。 One display device of the present invention includes a pixel including a p-channel thin film transistor, an n-channel thin film transistor, and a light-emitting element, and one of a source and a drain of the p-channel thin film transistor is electrically connected to the light-emitting element. The concentration of the p-type impurity element contained in the channel region of the channel thin film transistor is lower than the concentration of the p-type impurity element contained in the channel region of the n-channel thin film transistor.

本発明の表示装置の一は、ｐチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタ、容量素子、及び発光素子を含む画素を有し、ｐチャネル型薄膜トランジスタのソース及びドレインの一方が発光素子と電気的に接続され、ｐチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度は、ｎチャネル型薄膜トランジスタのチャネル領域及び容量素子に含まれるｐ型を付与する不純物元素の濃度より低い。 One display device of the present invention includes a pixel including a p-channel thin film transistor, an n-channel thin film transistor, a capacitor, and a light-emitting element, and one of a source and a drain of the p-channel thin film transistor is electrically connected to the light-emitting element. The concentration of the impurity element imparting p-type contained in the channel region of the p-channel thin film transistor is lower than the concentration of the impurity element imparting p-type contained in the channel region and the capacitor of the n-channel thin film transistor.

本発明の表示装置の一は、第１のｐチャネル型薄膜トランジスタ及び発光素子を含む画素と、第２のｐチャネル型薄膜トランジスタを含む駆動回路とを有し、第１のｐチャネル型薄膜トランジスタのソース及びドレインの一方が発光素子と電気的に接続され、第１のｐチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度は、第２のｐチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低い。 One display device of the present invention includes a pixel including a first p-channel thin film transistor and a light-emitting element, and a driver circuit including a second p-channel thin film transistor. One of the drains is electrically connected to the light-emitting element, and the concentration of the impurity element imparting p-type included in the channel region of the first p-channel thin film transistor is included in the channel region of the second p-channel thin film transistor. Lower than the concentration of the impurity element imparting p-type.

上記構成において、発光素子と電気的に接続するｐチャネル型薄膜トランジスタ又は第１のｐチャネル型薄膜トランジスタのしきい値電圧は−１．１Ｖ以下が好ましく、カットオフ電流（Ｉｃｕｔ）は２×１０−１１Ａ以下が好ましい。カットオフ電流（Ｉｃｕｔ）とは、ドレイン電流ＩＤ−ゲート電圧ＶＧ特性において、ゲート電圧ＶＧが０Ｖの時のドレイン電流ＩＤの値で定義する。カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。上記しきい値及びカットオフ電流であると、黒表示時の発光素子の輝度を０．１ｃｄ／ｍ２以下とすることができ、目視での微発光による表示不良の観察を防止することができる。また、本発明では、オン電流（Ｉｏｎ）を１×１０−６Ａ以上とすることができるため、発光素子の発光状態である全白表示の輝度も高く確保でき、黒表示とのコントラストを向上させることができる。 In the above structure, the threshold voltage of the p-channel thin film transistor or the first p-channel thin film transistor electrically connected to the light-emitting element is preferably −1.1 V or less, and the cut-off current (Icut) is 2 × 10 −11. A or less is preferable. The cut-off current (Icut) is defined by the value of the drain current ID when the gate voltage VG is 0 V in the drain current ID-gate voltage VG characteristic. As the cut-off current (Icut) is smaller, lower power consumption can be realized. With the above threshold value and cut-off current, the luminance of the light-emitting element during black display can be 0.1 cd / m 2 or less, and visual observation due to slight light emission can be prevented. . In the present invention, since the on-current (I on ) can be set to 1 × 10 −6 A or more, the brightness of all white display, which is the light emitting state of the light emitting element, can be secured high, and the contrast with the black display can be secured. Can be improved.

本発明の表示装置の作製方法の一は、絶縁表面上に半導体膜を形成し、半導体膜上に選択的にマスク層を形成し、マスク層を用いて半導体膜に選択的にｐ型を付与する不純物元素をドーピングし、選択的にｐ型を付与する不純物元素がドーピングされた半導体膜を加工して第１の半導体層及びｐ型を付与する不純物元素を含む第２の半導体層を形成し、第１の半導体層に含まれるｐ型を付与する不純物元素の濃度は、第２の半導体層に含まれるｐ型を付与する不純物元素の濃度より低く、第１の半導体層を用いてｐチャネル型薄膜トランジスタを形成し、第２の半導体層を用いてｎチャネル型薄膜トランジスタを形成し、ｐチャネル型薄膜トランジスタのソース及びドレインの一方に電気的に接続する発光素子を形成する。 According to one method for manufacturing a display device of the present invention, a semiconductor film is formed over an insulating surface, a mask layer is selectively formed over the semiconductor film, and a p-type is selectively applied to the semiconductor film using the mask layer A first semiconductor layer and a second semiconductor layer containing the impurity element imparting p-type are formed by selectively processing the semiconductor film doped with the impurity element imparting p-type. The concentration of the impurity element imparting p-type contained in the first semiconductor layer is lower than the concentration of the impurity element imparting p-type contained in the second semiconductor layer, and the p-channel is formed using the first semiconductor layer. A thin film transistor is formed, an n-channel thin film transistor is formed using the second semiconductor layer, and a light-emitting element electrically connected to one of a source and a drain of the p-channel thin film transistor is formed.

本発明の表示装置の作製方法の一は、絶縁表面上に非晶質半導体膜を形成し、非晶質半導体膜を結晶化し結晶性半導体膜を形成し、結晶性半導体膜上に選択的にマスク層を形成し、マスク層を用いて結晶性半導体膜に選択的にｐ型を付与する不純物元素をドーピングし、選択的にｐ型を付与する不純物元素がドーピングされた結晶性半導体膜を加工して第１の半導体層及びｐ型を付与する不純物元素を含む第２の半導体層を形成し、第１の半導体層に含まれるｐ型を付与する不純物元素の濃度は、第２の半導体層に含まれるｐ型を付与する不純物元素の濃度より低く、第１の半導体層を用いてｐチャネル型薄膜トランジスタを形成し、第２の半導体層を用いてｎチャネル型薄膜トランジスタを形成し、ｐチャネル型薄膜トランジスタのソース及びドレインの一方に電気的に接続する発光素子を形成する。 According to one embodiment of the method for manufacturing a display device of the present invention, an amorphous semiconductor film is formed over an insulating surface, the amorphous semiconductor film is crystallized to form a crystalline semiconductor film, and the crystalline semiconductor film is selectively formed over the crystalline semiconductor film. A mask layer is formed, and the crystalline semiconductor film is selectively doped with an impurity element that imparts p-type to the crystalline semiconductor film, and the crystalline semiconductor film that is selectively doped with the impurity element that imparts p-type is processed Then, the first semiconductor layer and the second semiconductor layer containing the impurity element imparting p-type are formed, and the concentration of the impurity element imparting p-type contained in the first semiconductor layer is set to the second semiconductor layer. The p-channel thin film transistor is formed using the first semiconductor layer, the n-channel thin film transistor is formed using the second semiconductor layer, and the p-channel thin film transistor is formed. Thin film transistor source Forming a light emitting element electrically connected to one of the fine drains.

本発明の表示装置の作製方法の一は、絶縁表面上に非晶質半導体膜を形成し、非晶質半導体膜上に選択的にマスク層を形成し、マスク層を用いて非晶質半導体膜に選択的にｐ型を付与する不純物元素をドーピングし、選択的にｐ型を付与する不純物元素がドーピングされた非晶質半導体膜を結晶化し結晶性半導体膜を形成し、結晶性半導体膜を加工し第１の半導体層及びｐ型を付与する不純物元素を含む第２の半導体層を形成し、第１の半導体層に含まれるｐ型を付与する不純物元素の濃度は、第２の半導体層に含まれるｐ型を付与する不純物元素の濃度より低く、第１の半導体層を用いてｐチャネル型薄膜トランジスタを形成し、第２の半導体層を用いてｎチャネル型薄膜トランジスタを形成し、ｐチャネル型薄膜トランジスタのソース及びドレインの一方に電気的に接続する発光素子を形成する。 According to one method for manufacturing a display device of the present invention, an amorphous semiconductor film is formed over an insulating surface, a mask layer is selectively formed over the amorphous semiconductor film, and the amorphous semiconductor is formed using the mask layer. A crystalline semiconductor film is formed by selectively doping a film with an impurity element imparting p-type, crystallizing an amorphous semiconductor film doped with an impurity element selectively imparting p-type, and forming a crystalline semiconductor film. To form a first semiconductor layer and a second semiconductor layer containing an impurity element imparting p-type conductivity, and the concentration of the impurity element imparting p-type contained in the first semiconductor layer is determined by the second semiconductor layer. The p-channel thin film transistor is formed using the first semiconductor layer, the n-channel thin film transistor is formed using the second semiconductor layer, and the p-channel thin film transistor is formed. Type thin film transistor source and Forming a light emitting element electrically connected to one of the drain.

本発明では、駆動回路に設けられるｐチャネル型薄膜トランジスタと画素の駆動用ｐチャネル型薄膜トランジスタとでゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）を異ならせることを特徴とする。従って、高速で動作させる必要がある駆動回路に設けられるｐチャネル型薄膜トランジスタのしきい値をよりプラス側に、駆動用ｐチャネル薄膜トランジスタとのしきい値をよりマイナス側にあるように制御する。駆動回路に設けられるｐチャネル型の薄膜トランジスタがＶｇｓ＝０でオンする場合、駆動用ｐチャネル型薄膜トランジスタはＶｇｓ＝０ではオンせず、より低い電圧（例えばＶｇｓ＝−３．５Ｖ）でオンするように設定する。 In the present invention, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, differs between the p-channel thin film transistor provided in the drive circuit and the p-channel thin film transistor for driving the pixel. Features. Therefore, the threshold value of the p-channel type thin film transistor provided in the drive circuit that needs to be operated at high speed is controlled to be on the positive side, and the threshold value of the driving p-channel thin film transistor is controlled to be on the negative side. When a p-channel thin film transistor provided in the driver circuit is turned on at V gs = 0, the driving p-channel thin film transistor is not turned on at V gs = 0, and is turned on at a lower voltage (for example, V gs = −3.5 V). Set to

従って、ゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）が小さくなる。画素において発光素子を非発光状態とし、黒表示を行う場合に、駆動用ｐチャネル型薄膜トランジスタと接続する発光素子に電流が流れ微かな発光が生じてしまうことを防ぐことができる。また、カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。 Therefore, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, becomes small. When a light emitting element is set to a non-light emitting state in a pixel and black display is performed, it is possible to prevent a slight flow of light from flowing through the light emitting element connected to the driving p-channel thin film transistor. Also, the lower the cut-off current (Icut), the lower the power consumption.

また、薄膜トランジスタは、使用環境が高温になるにつれてさらにしきい値がノーマリーオンの方向へシフトする。つまりｐチャネル型薄膜トランジスタではプラス方向へシフト（ｎチャネル型薄膜トランジスタではマイナス方向へシフト）する。そのためカットオフ電流（Ｉｃｕｔ）も大きくなり、しきい値の変化に伴う黒表示時に発光素子へ流れる電流も大きくなる。よって、黒表示時に生じてしまう発光素子の発光輝度も高くなり、画素の表示不良の問題はより顕著となってしまう。しかし、本発明のようにチャネルドープを行わずカットオフ電流が軽減された薄膜トランジスタを用いることによって、表示装置の使用環境が多少高温に悪化したとしても表示装置の性能は維持され、高画質な表示を提供できる。従って信頼性の高い表示装置とすることができ、屋内外、使用環境の選択性が広がるので利用価値が高くなる。
さらに、不純物元素を低濃度とするためにチャネルドープを行わないとした駆動用ｐチャネル型薄膜トランジスタは、ドーピングを行なわないことによりチャネル領域の半導体膜の結晶性が低下しないので、薄膜トランジスタのオン電流（Ｉｏｎ）は低下せず、薄膜トランジスタのオン特性には影響を及ぼさない。以上のことより、駆動回路のｐチャネル型薄膜トランジスタよりカットオフ電流を低減した発光素子の駆動用ｐチャネル型薄膜トランジスタを用いると、画素のコントラストが向上し視認性に優れた表示装置とすることができる。 In addition, the threshold value of the thin film transistor further shifts in a normally-on direction as the use environment becomes higher. That is, the p-channel thin film transistor shifts in the plus direction (the n-channel thin film transistor shifts in the minus direction). Therefore, the cut-off current (Icut) also increases, and the current flowing to the light emitting element during black display accompanying the change in threshold value also increases. Therefore, the light emission luminance of the light emitting element that occurs during black display is also increased, and the problem of pixel display defects becomes more prominent. However, by using a thin film transistor in which the channel current is not reduced and the cut-off current is reduced as in the present invention, the performance of the display device is maintained even when the use environment of the display device is deteriorated to a high temperature. Can provide. Accordingly, a highly reliable display device can be obtained, and the utility value is increased because the selectivity of the indoor and outdoor environments is expanded.
Further, the p-channel thin film transistor for driving which is not subjected to channel doping in order to reduce the impurity element concentration does not deteriorate the crystallinity of the semiconductor film in the channel region because doping is not performed. I on ) does not decrease and does not affect the on characteristics of the thin film transistor. As described above, when a p-channel thin film transistor for driving a light-emitting element whose cut-off current is reduced as compared with a p-channel thin film transistor in a driver circuit is used, a display device with improved contrast and excellent visibility can be obtained. .

本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を提供することができる。またそのような表示装置を複雑な工程を必要とせずに高い信頼性を付与して作製することができる。 By using the present invention, a highly reliable display device having a high-quality display function with excellent visibility can be provided. Further, such a display device can be manufactured with high reliability without requiring a complicated process.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

（実施の形態１）
本実施の形態では、高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的とした表示装置、及び表示装置の作製方法を、図１乃至図６、図１６、図１７を用いて詳細に説明する。 (Embodiment 1)
In this embodiment mode, a display device which has a high-contrast, high-visibility display function with high image quality and aims to provide high reliability, and a method for manufacturing the display device are described with reference to FIGS. 6, FIG. 16 and FIG. 17 will be described in detail.

図１６（Ａ）は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板２７００上に画素２７０２をマトリクス上に配列させた画素部２７０１、走査線側入力端子２７０３、信号線側入力端子２７０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。 FIG. 16A is a top view illustrating a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scan line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For XGA, 1024 × 768 × 3 (RGB), for UXGA, 1600 × 1200 × 3 (RGB), and for full specification high vision, 1920 × 1080. X3 (RGB) may be used.

画素２７０２は、走査線側入力端子２７０３から延在する走査線と、信号線側入力端子２７０４から延在する信号線とが交差することで、マトリクス状に配設される。画素２７０２のそれぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極層側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。 The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each of the pixels 2702 includes a switching element and a pixel electrode layer connected to the switching element. A typical example of a switching element is a TFT. By connecting the gate electrode layer side of the TFT to a scanning line and the source or drain side to a signal line, each pixel can be controlled independently by a signal input from the outside. It is said.

ＴＦＴは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース領域及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。 A TFT includes a semiconductor layer, a gate insulating layer, and a gate electrode layer as main components, and a wiring layer connected to a source region and a drain region formed in the semiconductor layer is attached to the TFT. Structurally, the top gate type in which the semiconductor layer, the gate insulating layer and the gate electrode layer are arranged from the substrate side, and the bottom gate type in which the gate electrode layer, the gate insulating layer and the semiconductor layer are arranged from the substrate side are representative. In the present invention, any of those structures may be used.

図１６（Ａ）は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図１７（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によりドライバＩＣ２７５１を基板２７００上に実装しても良い。また他の実装形態として、図１７（Ｂ）に示すようなＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いてもよい。ドライバＩＣは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にＴＦＴで回路を形成したものであっても良い。図１７において、ドライバＩＣ２７５１は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）２７５０と接続している。 FIG. 16A illustrates a structure of a display panel in which signals input to the scan lines and the signal lines are controlled by an external driver circuit. As illustrated in FIG. 17A, COG (Chip on The driver IC 2751 may be mounted on the substrate 2700 by a glass method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 17B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIG. 17, the driver IC 2751 is connected to an FPC (Flexible printed circuit) 2750.

また、画素に設けるＴＦＴを結晶性を有する半導体で形成する場合には、図１６（Ｂ）に示すように走査線側駆動回路３７０２を基板３７００上に形成することもできる。図１６（Ｂ）において、画素部３７０１は、信号線側入力端子３７０４と接続した図１６（Ａ）と同様に外付けの駆動回路により制御する。画素に設けるＴＦＴを移動度の高い、多結晶（微結晶）半導体、単結晶半導体などで形成する場合は、図１６（Ｃ）は、画素部４７０１、走査線駆動回路４７０２と、信号線駆動回路４７０４を基板４７００上に一体形成することもできる。 In the case where the TFT provided for the pixel is formed using a crystalline semiconductor, the scan line driver circuit 3702 can be formed over the substrate 3700 as shown in FIG. In FIG. 16B, the pixel portion 3701 is controlled by an external driver circuit as in FIG. 16A connected to the signal line side input terminal 3704. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, FIG. 16C illustrates a pixel portion 4701, a scan line driver circuit 4702, and a signal line driver circuit. 4704 can be integrally formed on the substrate 4700.

絶縁表面を有する基板１００の上に下地膜として、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などにより窒化酸化珪素膜（ＳｉＮＯ）を用いて下地膜１０１ａを１０〜２００ｎｍ形成し、酸化窒化珪素膜（ＳｉＯＮ）を用いて下地膜１０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）積層する。又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、スピンコート法などの塗布法、ディッピング法などを用いることもできる。本実施の形態では、プラズマＣＶＤ法を用いて下地膜１０１ａ、下地膜１０１ｂを形成する。基板１００としてはガラス基板、石英基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。本実施の形態で作製する表示装置は、基板１００を通過させて発光素子よりの光を取り出す構成であるので、基板１００は透光性を有する必要がある。 Silicon nitride oxide by a sputtering method, a PVD method (Physical Vapor Deposition), a low pressure CVD method (LPCVD method), or a CVD method (Chemical Vapor Deposition) such as a plasma CVD method as a base film over the substrate 100 having an insulating surface. A base film 101a is formed to a thickness of 10 to 200 nm using a film (SiNO), and a base film 101b is stacked to a thickness of 50 to 200 nm (preferably 100 to 150 nm) using a silicon oxynitride film (SiON). Alternatively, heat-resistant polymers such as acrylic acid, methacrylic acid and derivatives thereof, polyimide, aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, epoxy resins, phenol resins, novolac resins, acrylic resins, melamine resins, and urethane resins may be used. Alternatively, an organic material such as benzocyclobutene, parylene, fluorinated arylene ether, or polyimide, a composition material containing a water-soluble homopolymer and a water-soluble copolymer, or the like may be used. Further, a droplet discharge method, a printing method (a method for forming a pattern such as screen printing or offset printing), a coating method such as a spin coating method, a dipping method, or the like can also be used. In this embodiment, the base film 101a and the base film 101b are formed by a plasma CVD method. As the substrate 100, a glass substrate, a quartz substrate, a silicon substrate, a metal substrate, or a stainless substrate on which an insulating film is formed may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used, or a flexible substrate such as a film may be used. As the plastic substrate, a substrate made of PET (polyethylene terephthalate), PEN (polyethylene naphthalate) or PES (polyethersulfone) can be used, and as the flexible substrate, a synthetic resin such as acrylic can be used. Since the display device manufactured in this embodiment has a structure in which light from the light-emitting element is extracted through the substrate 100, the substrate 100 needs to have a light-transmitting property.

下地膜としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。なお本明細書中において酸化窒化珪素とは酸素の組成比が窒素の組成比より大きい物質であり、窒素を含む酸化珪素とも言える。同様に、窒化酸化珪素とは、窒素の組成比が酸素の組成比より大きい物質であり、酸素を含む窒化珪素とも言える。本実施の形態では、基板上にＳｉＨ４、ＮＨ３、Ｎ２Ｏ、Ｎ２及びＨ２を反応ガスとして窒化酸化珪素膜を膜厚５０ｎｍ形成し、ＳｉＨ４及びＮ２Ｏを反応ガスとして酸化窒化珪素膜を膜厚１００ｎｍで形成する。また窒化酸化珪素膜の膜厚を１４０ｎｍ、積層する酸化窒化珪素膜の膜厚を１００ｎｍとしてもよい。 As the base film, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single layer or a laminated structure of two layers or three layers may be used. Note that in this specification, silicon oxynitride is a substance in which the oxygen composition ratio is higher than the nitrogen composition ratio, and can also be referred to as silicon oxide containing nitrogen. Similarly, silicon nitride oxide is a substance in which the composition ratio of nitrogen is higher than the composition ratio of oxygen, and can be said to be silicon nitride containing oxygen. In this embodiment, a silicon nitride oxide film is formed to a thickness of 50 nm on a substrate using SiH 4 , NH 3 , N 2 O, N 2, and H 2 as reactive gases, and oxidized using SiH 4 and N 2 O as reactive gases. A silicon nitride film is formed with a thickness of 100 nm. The thickness of the silicon nitride oxide film may be 140 nm, and the thickness of the stacked silicon oxynitride film may be 100 nm.

次いで、下地膜上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すればよい。本実施の形態では、非晶質半導体膜を、レーザ結晶化し、結晶性半導体膜とするものを用いるのが好ましい。 Next, a semiconductor film is formed over the base film. The semiconductor film may be formed by means (a sputtering method, an LPCVD method, a plasma CVD method, or the like) with a thickness of 25 to 200 nm (preferably 30 to 150 nm). In this embodiment mode, it is preferable to use a crystalline semiconductor film obtained by crystallizing an amorphous semiconductor film by laser crystallization.

半導体膜を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体（以下「アモルファス半導体：ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。 As a material for forming the semiconductor film, an amorphous semiconductor (hereinafter also referred to as “amorphous semiconductor: AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane is used. A polycrystalline semiconductor obtained by crystallizing a crystalline semiconductor using light energy or thermal energy, or a semi-amorphous (also referred to as microcrystal or microcrystal; hereinafter, also referred to as “SAS”) semiconductor can be used.

ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、珪素を含む気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪素を含む気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。またＦ２、ＧｅＦ４を混合させても良い。この珪素を含む気体をＨ２、又は、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲、圧力は０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。基板加熱温度は３００℃以下が好ましく、１００〜２００℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×１０２０ｃｍ−３以下とすることが望ましく、特に、酸素濃度は５×１０１９ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。また半導体膜としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is a main component, the Raman spectrum is shifted to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. SAS is formed by glow discharge decomposition (plasma CVD) of a gas containing silicon. As a gas containing silicon, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, or the like can be used. Further, F 2 and GeF 4 may be mixed. The gas containing silicon may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times, the pressure is in the range of 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, impurities derived from atmospheric components such as oxygen, nitrogen, and carbon are preferably 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor film.

非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体膜の一部に結晶相を含む半導体を用いることもできる。 A typical example of an amorphous semiconductor is hydrogenated amorphous silicon, and a typical example of a crystalline semiconductor is polysilicon. Polysilicon (polycrystalline silicon) is mainly made of so-called high-temperature polysilicon using polysilicon formed through a process temperature of 800 ° C. or higher as a main material, or polysilicon formed at a process temperature of 600 ° C. or lower. And so-called low-temperature polysilicon, and polysilicon crystallized by adding an element that promotes crystallization. Needless to say, as described above, a semi-amorphous semiconductor or a semiconductor containing a crystal phase in part of a semiconductor film can also be used.

半導体膜に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、様々な方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質半導体膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質半導体膜にレーザ光を照射すると非晶質半導体膜が破壊されてしまうからである。結晶化のための加熱処理は、加熱炉、レーザ照射、若しくはランプから発する光の照射（ランプアニールともいう）などを用いることができる。加熱方法としてＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法等のＲＴＡ法がある。 In the case where a crystalline semiconductor film is used as a semiconductor film, a crystalline semiconductor film can be manufactured by various methods (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel). A crystallization method or the like may be used. In addition, a microcrystalline semiconductor that is a SAS can be crystallized by laser irradiation to improve crystallinity. In the case where an element for promoting crystallization is not introduced, the concentration of hydrogen contained in the amorphous semiconductor film is set to 1 × by heating at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous semiconductor film with laser light. Release to 10 20 atoms / cm 3 or less. This is because when an amorphous semiconductor film containing a large amount of hydrogen is irradiated with laser light, the amorphous semiconductor film is destroyed. As the heat treatment for crystallization, a heating furnace, laser irradiation, irradiation with light emitted from a lamp (also referred to as lamp annealing), or the like can be used. There are RTA methods such as a GRTA (Gas Rapid Thermal Anneal) method and an LRTA (Lamp Rapid Thermal Anneal) method as heating methods.

非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面のぬれ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。 The method of introducing the metal element into the amorphous semiconductor film is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor film or inside the amorphous semiconductor film. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor film and to spread the aqueous solution over the entire surface of the amorphous semiconductor film, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.

連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力数Ｗ以上のレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのパワー密度は０．００１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を０．５〜２０００ｃｍ／ｓｅｃ程度（好ましくは１０〜２００ｃｍ／ｓｅｃ）とし、照射する。 By using a solid-state laser capable of continuous oscillation and irradiating laser light of the second to fourth harmonics of the fundamental wave, a crystal having a large grain size can be obtained. For example, typically, it is desirable to use the second harmonic (532 nm) or the third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm). Specifically, laser light emitted from a continuous wave YVO 4 laser is converted into a harmonic by a non-linear optical element to obtain laser light having an output number of W or more. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system and irradiated onto the semiconductor film. In this case, a power density of about 0.001~100MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 0.5 to 2000 cm / sec (preferably 10 to 200 cm / sec).

レーザのビーム形状は、線状とすると好ましい。その結果、スループットを向上させることができる。またさらにレーザは、半導体膜に対して入射角θ（０＜θ＜９０度）を持たせて照射させるとよい。レーザの干渉を防止することができるからである。 The laser beam shape is preferably linear. As a result, throughput can be improved. Further, the laser may be irradiated with an incident angle θ (0 <θ <90 degrees) with respect to the semiconductor film. This is because laser interference can be prevented.

このようなレーザと、半導体膜とを相対的に走査することにより、レーザ照射を行うことができる。またレーザ照射において、ビームを精度よく重ね合わせたり、レーザ照射開始位置やレーザ照射終了位置を制御するため、マーカーを形成することもできる。マーカーは非晶質半導体膜と同時に、基板上へ形成すればよい。 Laser irradiation can be performed by relatively scanning such a laser and the semiconductor film. In laser irradiation, a marker can be formed in order to superimpose beams with high accuracy and to control the laser irradiation start position and laser irradiation end position. The marker may be formed on the substrate simultaneously with the amorphous semiconductor film.

なおレーザは、連続発振またはパルス発振の気体レーザ、固体レーザ、銅蒸気レーザまたは金蒸気レーザなどを用いることができる。気体レーザとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ、Ｈｅ−Ｃｄレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどが挙げられる。 As the laser, a continuous wave or pulsed gas laser, solid state laser, copper vapor laser, gold vapor laser, or the like can be used. Examples of the gas laser include an excimer laser, an Ar laser, a Kr laser, and a He—Cd laser, and the solid laser includes a YAG laser, a YVO 4 laser, a YLF laser, a YAlO 3 laser, a Y 2 O 3 laser, a glass laser, and a ruby laser. Alexandrite laser, Ti: sapphire laser, and the like.

また、パルス発振のレーザ光の発振周波数を０．５ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行っても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくとも薄膜トランジスタのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。 Further, the laser crystallization may be performed using a frequency band significantly higher than a frequency band of several tens to several hundreds Hz that is usually used with an oscillation frequency of pulsed laser light of 0.5 MHz or more. It is said that the time from irradiating a semiconductor film with laser light by pulse oscillation until the semiconductor film is completely solidified is several tens to several hundreds nsec. Therefore, by using the above frequency band, it is possible to irradiate the next pulse of laser light from when the semiconductor film is melted by the laser light to solidification. Accordingly, since the solid-liquid interface can be continuously moved in the semiconductor film, a semiconductor film having crystal grains continuously grown in the scanning direction is formed. Specifically, a set of crystal grains having a width of 10 to 30 μm in the scanning direction of the included crystal grains and a width of about 1 to 5 μm in a direction perpendicular to the scanning direction can be formed. By forming single crystal grains extending long along the scanning direction, a semiconductor film having almost no crystal grain boundary at least in the channel direction of the thin film transistor can be formed.

また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるしきい値のばらつきを抑えることができる。 Further, laser light may be irradiated in an inert gas atmosphere such as a rare gas or nitrogen. Accordingly, the surface roughness of the semiconductor can be suppressed by laser light irradiation, and variations in threshold values caused by variations in interface state density can be suppressed.

非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。 Crystallization of the amorphous semiconductor film may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.

本実施の形態では、下地膜１０１ｂ上に、非晶質半導体膜を形成し、非晶質半導体膜を結晶化させることによって結晶性半導体膜を形成する。非晶質半導体膜としては、ＳｉＨ４、Ｈ２の反応ガスにより形成する非晶質珪素を用いる。本実施の形態において、下地膜１０１ａ、下地膜１０１ｂ、非晶質半導体膜は、同チャンバー内で真空を破らずに３３０℃の同一温度下で、反応ガスを切り変えながら連続的に形成する。 In this embodiment, an amorphous semiconductor film is formed over the base film 101b, and the crystalline semiconductor film is formed by crystallizing the amorphous semiconductor film. As the amorphous semiconductor film, amorphous silicon formed using a reactive gas of SiH 4 and H 2 is used. In this embodiment mode, the base film 101a, the base film 101b, and the amorphous semiconductor film are formed continuously while switching the reaction gas at the same temperature of 330 ° C. without breaking the vacuum in the same chamber.

非晶質半導体膜上に形成された酸化膜を除去した後、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を１〜５ｎｍ形成する。本実施の形態では、結晶化を助長する元素としてＮｉを用いる。酢酸ニッケル１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布する。 After removing the oxide film formed on the amorphous semiconductor film, the oxide film is made 1 by irradiation with UV light in an oxygen atmosphere, a thermal oxidation method, treatment with ozone water containing hydrogen radicals or hydrogen peroxide, and the like. Form ~ 5 nm. In this embodiment mode, Ni is used as an element for promoting crystallization. An aqueous solution containing 10 ppm of nickel acetate is applied by spin coating.

本実施の形態では、熱処理をＲＴＡ法により７５０℃で３分間行った後、半導体膜上に形成される酸化膜を除去し、レーザ光を照射する。非晶質半導体膜は以上の結晶化処理により結晶化し、結晶性半導体膜として形成される。 In this embodiment mode, heat treatment is performed at 750 ° C. for 3 minutes by an RTA method, and then an oxide film formed over the semiconductor film is removed and laser light is irradiated. The amorphous semiconductor film is crystallized by the above crystallization treatment and formed as a crystalline semiconductor film.

金属元素を用いた結晶化を行った場合、金属元素を低減、又は除去するためにゲッタリング工程を施す。本実施の形態では、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲する。まず、結晶性半導体膜上に酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成する。酸化膜は加熱処理によって厚膜化することが望ましい。次いでプラズマＣＶＤ法（本実施の形態における条件３５０Ｗ、３５Ｐａ）を用いて、非晶質半導体膜を５０ｎｍの膜厚で形成する。 When crystallization using a metal element is performed, a gettering step is performed in order to reduce or remove the metal element. In this embodiment mode, a metal element is captured using an amorphous semiconductor film as a gettering sink. First, an oxide film is formed over the crystalline semiconductor film by irradiation with UV light in an oxygen atmosphere, a thermal oxidation method, treatment with ozone water containing hydroxyl radicals or hydrogen peroxide, and the like. The oxide film is preferably thickened by heat treatment. Next, an amorphous semiconductor film is formed to a thickness of 50 nm by a plasma CVD method (conditions 350 W and 35 Pa in this embodiment).

その後、ＲＴＡ法により７４４℃で３分間熱処理を行い、金属元素を低減、又は除去する。熱処理は窒素雰囲気下で行ってもよい。そして、ゲッタリングシンクとなっていた非晶質半導体膜、及び非晶質半導体膜上に形成された酸化膜をフッ酸等により除去し、金属元素が低減、又は除去された結晶性半導体膜である半導体膜１０２を得ることができる（図２（Ａ）参照。）。本実施の形態では、ゲッタリングシンクとなった非晶質半導体膜の除去をＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）を用いて行う。 Thereafter, heat treatment is performed at 744 ° C. for 3 minutes by the RTA method to reduce or remove the metal element. The heat treatment may be performed in a nitrogen atmosphere. Then, the amorphous semiconductor film serving as the gettering sink and the oxide film formed on the amorphous semiconductor film are removed with hydrofluoric acid or the like, and the crystalline semiconductor film in which the metal element is reduced or removed is used. A certain semiconductor film 102 can be obtained (see FIG. 2A). In this embodiment mode, the amorphous semiconductor film serving as a gettering sink is removed using TMAH (Tetramethyl ammonium hydroxide).

このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを選択的に行う。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。 In order to control the threshold voltage of the thin film transistor, the semiconductor film thus obtained is selectively doped with a trace amount of impurity elements (boron or phosphorus). This doping of the impurity element may be performed on the amorphous semiconductor film before the crystallization step. When the impurity element is doped in the state of the amorphous semiconductor film, the impurity can be activated by heat treatment for subsequent crystallization. In addition, defects and the like generated during doping can be improved.

半導体膜１０２を選択的に覆うマスク層１５７を形成する。マスク層１５７は後の工程により発光素子と電気的に接続する、発光素子の駆動用薄膜トランジスタであるｐチャネル型薄膜トランジスタのチャネル形成領域が作製される半導体膜１０２の領域を覆っている。マスク層１５７を用いて半導体膜１０２に選択的にｐ型を付与する不純物元素である不純物元素１５６を導入する。 A mask layer 157 that selectively covers the semiconductor film 102 is formed. The mask layer 157 covers a region of the semiconductor film 102 where a channel formation region of a p-channel thin film transistor that is a thin film transistor for driving the light emitting element, which is electrically connected to the light emitting element in a later step, is formed. An impurity element 156 which is an impurity element imparting p-type conductivity is selectively introduced into the semiconductor film 102 using the mask layer 157.

不純物元素１５６の添加によって、半導体膜１０２中にｐ型不純物領域である第１の半導体膜１５８（第１の半導体領域ともいう）、第２の半導体膜１５９（第２の半導体領域ともいう）が形成される（図２（Ｂ）参照。）。 By the addition of the impurity element 156, a first semiconductor film 158 (also referred to as a first semiconductor region) and a second semiconductor film 159 (also referred to as a second semiconductor region) which are p-type impurity regions are formed in the semiconductor film 102. It is formed (see FIG. 2B).

不純物元素１５６はイオン注入法、又はイオンドーピング法によって導入（添加）することができる。不純物元素１５６はｐ型を付与する不純物元素であり、ボロン（Ｂ）、ヒ素（Ａｓ）などを用いることができる。不純物元素１５６はドーピング法によって行う場合、ドーズ量は１×１０１３ａｔｏｍｓ／ｃｍ２程度とすればよい。第１の半導体膜中に含まれるｐ型を付与する不純物元素の濃度は１×１０１７ａｔｏｍｓ／ｃｍ３程度、後に活性化すると１×１０１６ａｔｏｍｓ／ｃｍ３程度となるようにすればよい。 The impurity element 156 can be introduced (added) by an ion implantation method or an ion doping method. The impurity element 156 is an impurity element imparting p-type conductivity, and boron (B), arsenic (As), or the like can be used. When the impurity element 156 is formed by a doping method, the dose may be approximately 1 × 10 13 atoms / cm 2 . The concentration of the impurity element imparting p-type contained in the first semiconductor film may be about 1 × 10 17 atoms / cm 3 and, if activated later, about 1 × 10 16 atoms / cm 3 .

マスク層１５７を除去し、次に第１の半導体膜１５８及び第２の半導体膜１５９をマスクを用いて所望の形状に加工する。本実施の形態では第１の半導体膜１５８及び第２の半導体膜１５９上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、フォトマスクを作製し、フォトリソグラフィ法を用いた加工処理により、半導体層１０３、半導体層１０４、半導体層１０５、及び半導体層１０６を形成する。半導体層１０３、半導体層１０４、半導体層１０５はｐ型を付与する不純物元素を含む第１の半導体膜１５８を用いて形成されており、半導体層１０３、半導体層１０４、半導体層１０５もｐ型を付与する不純物元素を含んでいる。一方、半導体層１０６はｐ型を付与する不純物元素を添加されていない第２の半導体膜１５９を用いて形成されているので、半導体層１０６にもｐ型を付与する不純物元素は添加されていない。従って、半導体層１０６に含まれるｐ型を付与する不純物元素の濃度は、半導体層１０３、半導体層１０４、半導体層１０５に含まれるｐ型を付与する不純物元素の濃度より低い。 The mask layer 157 is removed, and then the first semiconductor film 158 and the second semiconductor film 159 are processed into a desired shape using a mask. In this embodiment, after the oxide film formed over the first semiconductor film 158 and the second semiconductor film 159 is removed, a new oxide film is formed. Then, a photomask is manufactured, and the semiconductor layer 103, the semiconductor layer 104, the semiconductor layer 105, and the semiconductor layer 106 are formed by processing using a photolithography method. The semiconductor layer 103, the semiconductor layer 104, and the semiconductor layer 105 are formed using the first semiconductor film 158 containing an impurity element imparting p-type conductivity, and the semiconductor layer 103, the semiconductor layer 104, and the semiconductor layer 105 are also p-type. Impurity elements to be added are included. On the other hand, since the semiconductor layer 106 is formed using the second semiconductor film 159 to which the impurity element imparting p-type is not added, the impurity element imparting p-type is not added to the semiconductor layer 106 either. . Therefore, the concentration of the impurity element imparting p-type contained in the semiconductor layer 106 is lower than the concentration of the impurity element imparting p-type contained in the semiconductor layers 103, 104, and 105.

エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process, either plasma etching (dry etching) or wet etching may be employed, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based or chlorine-based gas such as CF 4 , NF 3 , Cl 2 , or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）は、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターン（導電層や絶縁層など）を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。 In the present invention, a conductive layer for forming a wiring layer or an electrode layer, a mask layer for forming a predetermined pattern, or the like may be formed by a method capable of selectively forming a pattern such as a droplet discharge method. . A droplet discharge (ejection) method (also called an ink-jet method depending on the method) is a method in which a droplet of a composition prepared for a specific purpose is selectively ejected (ejection) to form a predetermined pattern (such as a conductive layer or a conductive layer). An insulating layer or the like can be formed. At this time, a process for controlling wettability and adhesion may be performed on the formation region. In addition, a method by which a pattern can be transferred or drawn, for example, a printing method (a method for forming a pattern such as screen printing or offset printing) can be used.

本実施の形態において、用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、ポジ型レジスト、ネガ型レジストなどを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整する、界面活性剤等を加えるなどを行い適宜調整する。 In this embodiment mode, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, a melamine resin, or a urethane resin is used as a mask to be used. Also, benzocyclobutene, parylene, fluorinated arylene ether, organic materials such as permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers Etc. can also be used. Alternatively, a commercially available resist material containing a photosensitizer may be used, for example, a positive resist, a negative resist, or the like may be used. In the case of using the droplet discharge method, regardless of which material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent, adding a surfactant or the like.

半導体層上の酸化膜を除去し、半導体層１０３、半導体層１０４、半導体層１０５、及び半導体層１０６を覆うゲート絶縁層１０７を形成する。ゲート絶縁層１０７はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。ゲート絶縁層１０７としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。また、絶縁層は窒化珪素膜、酸化珪素膜、窒化珪素膜の３層の積層、酸化窒化珪素膜の単層、２層からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。さらに半導体層とゲート絶縁層の間に、膜厚１〜１００ｎｍ、好ましくは１〜１０ｎｍ、さらに好ましくは２〜５ｎｍである膜厚の薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することができる。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁層１０７として酸化窒化珪素膜を膜厚１１５ｎｍ形成する。 The oxide film over the semiconductor layer is removed, and a gate insulating layer 107 is formed to cover the semiconductor layer 103, the semiconductor layer 104, the semiconductor layer 105, and the semiconductor layer 106. The gate insulating layer 107 is formed of an insulating film containing silicon with a thickness of 10 to 150 nm using a plasma CVD method, a sputtering method, or the like. The gate insulating layer 107 may be formed of a material such as silicon nitride, silicon oxide, silicon oxynitride, or silicon oxide or nitride material typified by silicon nitride oxide, and may be a stacked layer or a single layer. Further, the insulating layer may be a three-layer stack of a silicon nitride film, a silicon oxide film, and a silicon nitride film, or a stack of a single layer and two layers of a silicon oxynitride film. A silicon nitride film having a dense film quality is preferably used. Further, a thin silicon oxide film with a thickness of 1 to 100 nm, preferably 1 to 10 nm, more preferably 2 to 5 nm may be formed between the semiconductor layer and the gate insulating layer. As a method for forming a thin silicon oxide film, a thin silicon oxide film can be formed by oxidizing the surface of the semiconductor region using a GRTA method, an LRTA method, or the like to form a thermal oxide film. Note that in order to form a dense insulating film with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in the reaction gas and mixed into the formed insulating film. In this embodiment, a silicon oxynitride film is formed to a thickness of 115 nm as the gate insulating layer 107.

次いで、ゲート絶縁層１０７上にゲート電極層として用いる膜厚２０〜１００ｎｍの第１の導電膜１０８と、膜厚１００〜４００ｎｍの第２の導電膜１０９とを積層して形成する（図２（Ｃ）参照。）。第１の導電膜１０８及び第２の導電膜１０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜１０８及び第２の導電膜１０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジウム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜１０８及び第２の導電膜１０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。本実施の形態では、第１の導電膜１０８として窒化タンタルを膜厚３０ｎｍ形成し、第２の導電膜１０９としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。 Next, a first conductive film 108 with a thickness of 20 to 100 nm and a second conductive film 109 with a thickness of 100 to 400 nm used as a gate electrode layer are stacked over the gate insulating layer 107 (FIG. 2 ( See C). The first conductive film 108 and the second conductive film 109 can be formed by a technique such as a sputtering method, an evaporation method, or a CVD method. The first conductive film 108 and the second conductive film 109 are tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), neodymium. An element selected from (Nd) or an alloy material or compound material containing the element as a main component may be used. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used as the first conductive film 108 and the second conductive film 109. The structure is not limited to a two-layer structure. For example, a tungsten film with a thickness of 50 nm is used as the first conductive film, an aluminum-silicon alloy (Al-Si) film with a thickness of 500 nm is used as the second conductive film, The conductive film may have a three-layer structure in which titanium nitride films with a thickness of 30 nm are sequentially stacked. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, or aluminum instead of the aluminum and silicon alloy (Al-Si) film of the second conductive film. A titanium alloy film (Al—Ti) may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film. Moreover, a single layer structure may be sufficient. In this embodiment, tantalum nitride is formed to a thickness of 30 nm as the first conductive film 108 and tungsten (W) is formed to a thickness of 370 nm as the second conductive film 109.

次に、フォトリソグラフィ法を用いてレジストからなるマスク１１０ａ、マスク１１０ｂ、マスク１１０ｅ、マスク１１０ｄ、及びマスク１１０ｆを形成し、第１の導電膜１０８及び第２の導電膜１０９を所望の形状に加工し、第１のゲート電極層１２１、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１のゲート電極層１２６、並びに導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を形成する（図２（Ｄ）参照。）。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１のゲート電極層１２１、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１のゲート電極層１２６、並びに導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスク１１０ａ、マスク１１０ｂ、マスク１１０ｄ、マスク１１０ｅ、及びマスク１１０ｆの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜１０９のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜１０８をエッチングする。 Next, a resist mask 110a, a mask 110b, a mask 110e, a mask 110d, and a mask 110f are formed by photolithography, and the first conductive film 108 and the second conductive film 109 are processed into desired shapes. The first gate electrode layer 121, the first gate electrode layer 122, the first gate electrode layer 124, the first gate electrode layer 125, the first gate electrode layer 126, the conductive layer 111, and the conductive layer 112, a conductive layer 114, a conductive layer 115, and a conductive layer 116 are formed (see FIG. 2D). ICP (Inductively Coupled Plasma) etching method, etching conditions (amount of power applied to coil-type electrode layer, amount of power applied to substrate-side electrode layer, substrate-side electrode temperature, etc.) By appropriately adjusting the first gate electrode layer 121, the first gate electrode layer 122, the first gate electrode layer 124, the first gate electrode layer 125, the first gate electrode layer 126, and the conductive The layer 111, the conductive layer 112, the conductive layer 114, the conductive layer 115, and the conductive layer 116 can be etched to have a desired tapered shape. The taper shape can be controlled in angle and the like by the shapes of the mask 110a, the mask 110b, the mask 110d, the mask 110e, and the mask 110f. As an etching gas, using Cl 2, BCl 3, SiCl 4 or a chlorine-based gas typified by CCl 4, fluorine-based gas or O 2 and typified by CF 4, SF 6 or NF 3 as appropriate be able to. In this embodiment mode, the second conductive film 109 is etched using an etching gas composed of CF 4 , Cl 2 , and O 2 , and then continuously etched using an etching gas composed of CF 4 and Cl 2 . The first conductive film 108 is etched.

次に、マスク１１０ａ、マスク１１０ｂ、マスク１１０ｄ、マスク１１０ｅ、及びマスク１１０ｆを用いて、導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を所望の形状に加工する。このとき、導電層を形成する第２の導電膜１０９と、第１のゲート電極層を形成する第１の導電膜１０８との選択比の高いエッチング条件で、導電層をエッチングする。このエッチングによって、導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６をエッチングし、第２のゲート電極層１３１、第２のゲート電極層１３２、第２のゲート電極層１３４、第２のゲート電極層１３５、及び第２のゲート電極層１３６を形成する。本実施の形態では、第２のゲート電極層もテーパー形状を有しているが、そのテーパー角度は、第１のゲート電極層１２１、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１のゲート電極層１２６の有するテーパー角度より大きい。なおテーパー角度とは第１のゲート電極層、第２のゲート電極層、導電層表面に対する側面の角度である。よって、テーパー角度を大きくし、９０度の場合導電層は垂直な側面を有すようになる。本実施の形態では、第２のゲート電極層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。 Next, the conductive layer 111, the conductive layer 112, the conductive layer 114, the conductive layer 115, and the conductive layer 116 are processed into desired shapes using the mask 110a, the mask 110b, the mask 110d, the mask 110e, and the mask 110f. At this time, the conductive layer is etched under an etching condition with a high selection ratio between the second conductive film 109 that forms the conductive layer and the first conductive film 108 that forms the first gate electrode layer. By this etching, the conductive layer 111, the conductive layer 112, the conductive layer 114, the conductive layer 115, and the conductive layer 116 are etched, and the second gate electrode layer 131, the second gate electrode layer 132, and the second gate electrode layer are etched. 134, a second gate electrode layer 135, and a second gate electrode layer 136 are formed. In this embodiment mode, the second gate electrode layer also has a tapered shape, and the taper angles thereof are the first gate electrode layer 121, the first gate electrode layer 122, and the first gate electrode layer 124. , Larger than the taper angle of the first gate electrode layer 125 and the first gate electrode layer 126. Note that the taper angle is an angle of a side surface with respect to the surfaces of the first gate electrode layer, the second gate electrode layer, and the conductive layer. Therefore, when the taper angle is increased and the angle is 90 degrees, the conductive layer has a vertical side surface. In this embodiment mode, Cl 2 , SF 6 , and O 2 are used as an etching gas for forming the second gate electrode layer.

本実施の形態では第１のゲート電極層、及び第２のゲート電極層をテーパー形状を有する様に形成するため、２層のゲート電極層両方がテーパー形状を有している。しかし、本発明はそれに限定されず、ゲート電極層の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。本実施の形態のように、テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。 In this embodiment mode, since the first gate electrode layer and the second gate electrode layer are formed to have a tapered shape, both the two gate electrode layers have a tapered shape. However, the present invention is not limited thereto, and only one gate electrode layer may have a tapered shape, and the other may have a vertical side surface by anisotropic etching. As in this embodiment, the taper angle may be different between the stacked gate electrode layers, or may be the same. By having a tapered shape, the coverage of a film stacked thereon is improved and defects are reduced, so that reliability is improved.

以上の工程によって、周辺駆動回路領域２０４に第１のゲート電極層１２１及び第２のゲート電極層１３１からなるゲート電極層１１７、第１のゲート電極層１２２及び第２のゲート電極層１３２からなるゲート電極層１１８、画素領域２０６に第１のゲート電極層１２４及び第２のゲート電極層１３４からなるゲート電極層１２７、第１のゲート電極層１２５及び第２のゲート電極層１３５からなるゲート電極層１２８、第１のゲート電極層１２６及び第２のゲート電極層１３６からなるゲート電極層１２９を形成することができる（図３（Ａ）参照。）。本実施の形態では、ゲート電極層の形成をドライエッチングで行うがウェットエッチングでもよい。 Through the above steps, the peripheral driver circuit region 204 includes the gate electrode layer 117 including the first gate electrode layer 121 and the second gate electrode layer 131, and includes the first gate electrode layer 122 and the second gate electrode layer 132. The gate electrode layer 118 includes a gate electrode layer 127 including a first gate electrode layer 124 and a second gate electrode layer 134, and a gate electrode including a first gate electrode layer 125 and a second gate electrode layer 135. A gate electrode layer 129 including the layer 128, the first gate electrode layer 126, and the second gate electrode layer 136 can be formed (see FIG. 3A). In this embodiment mode, the gate electrode layer is formed by dry etching, but may be wet etching.

ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層１０７は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。 The gate insulating layer 107 may be slightly etched by an etching process when forming the gate electrode layer, and the film thickness may be reduced (so-called film reduction).

ゲート電極層を形成する際、ゲート電極層の幅を細くすることによって、高速動作が可能な薄膜トランジスタを形成することができる。ゲート電極層をチャネル方向の幅を細く形成する２つの方法を以下に示す。 When forming the gate electrode layer, a thin film transistor capable of high-speed operation can be formed by reducing the width of the gate electrode layer. Two methods for forming the gate electrode layer with a narrow width in the channel direction are described below.

第１の方法はゲート電極層のマスクを形成した後、マスクを幅方向にエッチング、アッシング等により細らせ、さらに幅の細いマスクを形成する。あらかじめ幅細い形状に形成されたマスクを用いることによって、ゲート電極層も幅細い形状に形成することができる。 In the first method, after a mask for the gate electrode layer is formed, the mask is narrowed in the width direction by etching, ashing, or the like to form a mask with a narrower width. By using a mask formed in advance in a narrow shape, the gate electrode layer can also be formed in a narrow shape.

次に、第２の方法は通常のマスクを形成し、そのマスクを用いてゲート電極層を形成する。次に得られたゲート電極層を幅方向にさらにサイドエッチングして細らせる。よって最終的に幅の細いゲート電極層を形成することができる。以上の工程を経ることによって、後にチャネル長の短い薄膜トランジスタを形成することが可能であり、高速度動作が可能な薄膜トランジスタを作製することが可能である。 Next, in the second method, a normal mask is formed, and a gate electrode layer is formed using the mask. Next, the obtained gate electrode layer is further thinned by side etching in the width direction. Therefore, a narrow gate electrode layer can be finally formed. Through the above steps, a thin film transistor with a short channel length can be formed later, and a thin film transistor capable of high-speed operation can be manufactured.

次に、ゲート電極層１１７、ゲート電極層１１８、ゲート電極層１２７、ゲート電極層１２８、ゲート電極層１２９をマスクとして、ｎ型を付与する不純物元素１５１を添加し、第１のｎ型不純物領域１４０ａ、第１のｎ型不純物領域１４０ｂ、第１のｎ型不純物領域１４１ａ、第１のｎ型不純物領域１４１ｂ、第１のｎ型不純物領域１４２ａ、第１のｎ型不純物領域１４２ｂ、第１のｎ型不純物領域１４２ｃ、第１のｎ型不純物領域１４３ａ、第１のｎ型不純物領域１４３ｂを形成する（図３（Ｂ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４μＡ／ｃｍ、加速電圧５０ｋＶ、添加するドーズ量７．０×１０１３ｉｏｎｓ／ｃｍ２でドーピングを行う。ここでは、第１のｎ型不純物領域１４０ａ、第１のｎ型不純物領域１４０ｂ、第１のｎ型不純物領域１４１ａ、第１のｎ型不純物領域１４１ｂ、第１のｎ型不純物領域１４２ａ、第１のｎ型不純物領域１４２ｂ、第１のｎ型不純物領域１４２ｃ、第１のｎ型不純物領域１４３ａ、第１のｎ型不純物領域１４３ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。 Next, an impurity element 151 imparting n-type conductivity is added using the gate electrode layer 117, the gate electrode layer 118, the gate electrode layer 127, the gate electrode layer 128, and the gate electrode layer 129 as a mask, and the first n-type impurity region is added. 140a, first n-type impurity region 140b, first n-type impurity region 141a, first n-type impurity region 141b, first n-type impurity region 142a, first n-type impurity region 142b, first An n-type impurity region 142c, a first n-type impurity region 143a, and a first n-type impurity region 143b are formed (see FIG. 3B). In this embodiment, phosphine (PH 3 ) (doping gas is PH 3 diluted with hydrogen (H 2 ), and the ratio of PH 3 in the gas is 5%) is used as a doping gas containing an impurity element. Doping is performed at a gas flow rate of 80 sccm, a beam current of 54 μA / cm, an acceleration voltage of 50 kV, and an added dose of 7.0 × 10 13 ions / cm 2 . Here, the first n-type impurity region 140a, the first n-type impurity region 140b, the first n-type impurity region 141a, the first n-type impurity region 141b, the first n-type impurity region 142a, the first In the n-type impurity region 142b, the first n-type impurity region 142c, the first n-type impurity region 143a, and the first n-type impurity region 143b, an impurity element imparting n-type conductivity is 1 × 10 17 to 5 ×. It is added so as to be contained at a concentration of about 10 18 / cm 3 . In this embodiment mode, phosphorus (P) is used as the impurity element imparting n-type conductivity.

本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。図３では、不純物領域においてハッチングと白地（または点々のハッチング）で示されているが、これは、白地（または点々のハッチング）部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。 In this embodiment, a region where the impurity region overlaps with the gate electrode layer through the gate insulating layer is referred to as a Lov region, and a region where the impurity region does not overlap with the gate electrode layer through the gate insulating layer is referred to as a Loff region. In FIG. 3, hatching and white background (or dotted hatching) are shown in the impurity region, but this does not indicate that no impurity element is added to the white background (or dotted hatching) part. This is because it is possible to intuitively understand that the concentration distribution of the impurity element in this region reflects the mask and doping conditions. This also applies to other drawings in this specification.

次に半導体層１０３、半導体層１０５の一部、半導体層１０６を覆うマスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ、及びマスク１５３ｄを形成する。マスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ、マスク１５３ｄ、第２のゲート電極層１３２をマスクとしてｎ型を付与する不純物元素１５２を添加し、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃ、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４０μＡ／ｃｍ、加速電圧７０ｋＶ、添加するドーズ量５．０×１０１５ｉｏｎｓ／ｃｍ２でドーピングを行う。ここでは、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂは、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素を含むように形成される。また、半導体層１０４にチャネル形成領域１４６、半導体層１０５にチャネル形成領域１４９ａ及びチャネル形成領域１４９ｂが形成される（図３（Ｃ）参照。）。 Next, a mask 153a, a mask 153b, a mask 153c, and a mask 153d that cover the semiconductor layer 103, part of the semiconductor layer 105, and the semiconductor layer 106 are formed. An n-type impurity element 152 is added using the mask 153a, the mask 153b, the mask 153c, the mask 153d, and the second gate electrode layer 132 as a mask, and the second n-type impurity region 144a and the second n-type impurity region are added. 144b, a third n-type impurity region 145a, a third n-type impurity region 145b, a second n-type impurity region 147a, a second n-type impurity region 147b, a second n-type impurity region 147c, a third An n-type impurity region 148a, a third n-type impurity region 148b, a third n-type impurity region 148c, and a third n-type impurity region 148d are formed. In this embodiment, PH 3 (doping gas is PH 3 diluted with hydrogen (H 2 ) and the ratio of PH 3 in the gas is 5%) is used as a doping gas containing an impurity element, and the gas flow rate is 80 sccm. Doping is performed with a beam current of 540 μA / cm, an acceleration voltage of 70 kV, and a dose of 5.0 × 10 15 ions / cm 2 to be added. Here, the second n-type impurity region 144a and the second n-type impurity region 144b are added so that the impurity element imparting n-type is included at a concentration of about 5 × 10 19 to 5 × 10 20 / cm 3. To do. The third n-type impurity region 145a and the third n-type impurity region 145b include a third n-type impurity region 148a, a third n-type impurity region 148b, a third n-type impurity region 148c, and a third n-type impurity region 148a. It is formed so as to contain an impurity element imparting n-type at a concentration similar to or slightly higher than that of the type impurity region 148d. Further, a channel formation region 146 is formed in the semiconductor layer 104, and a channel formation region 149a and a channel formation region 149b are formed in the semiconductor layer 105 (see FIG. 3C).

第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂ、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。ｎ型不純物領域１４５ａ、ｎ型不純物領域１４５ｂは、ゲート絶縁層１０７を介して、第１のゲート電極層１２２に覆われているのでＬｏｖ領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。この結果、高速動作が可能な薄膜トランジスタを形成することができる。一方、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄはゲート電極層１２７、ゲート電極層１２８に覆われていないＬｏｆｆ領域に形成されるため、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電力の半導体装置を作製することが可能である。 The second n-type impurity region 144a, the second n-type impurity region 144b, the second n-type impurity region 147a, the second n-type impurity region 147b, and the second n-type impurity region 147c are high-concentration n-type impurities. It is a region and functions as a source and a drain. On the other hand, a third n-type impurity region 145a, a third n-type impurity region 145b, a third n-type impurity region 148a, a third n-type impurity region 148b, a third n-type impurity region 148c, and a third The n-type impurity region 148d is a low concentration impurity region and becomes an LDD (Lightly Doped Drain) region. Since the n-type impurity region 145a and the n-type impurity region 145b are covered with the first gate electrode layer 122 through the gate insulating layer 107, they are Lov regions, which relieve an electric field in the vicinity of the drain and are caused by hot carriers. It is possible to suppress deterioration of on-current. As a result, a thin film transistor capable of high speed operation can be formed. On the other hand, the third n-type impurity region 148a, the third n-type impurity region 148b, the third n-type impurity region 148c, and the third n-type impurity region 148d are covered with the gate electrode layer 127 and the gate electrode layer 128. Therefore, the electric field in the vicinity of the drain is relaxed to prevent deterioration due to hot carrier injection and to reduce the off current. As a result, a highly reliable semiconductor device with low power consumption can be manufactured.

次に、マスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ及びマスク１５３ｄを除去し、半導体層１０４、半導体層１０５を覆うマスク１５５ａ、マスク１５５ｂを形成する。マスク１５５ａ、マスク１５５ｂ、ゲート電極層１１７及びゲート電極層１２９をマスクとしてｐ型を付与する不純物元素１５４を添加し、第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂ、第１のｐ型不純物領域１６３ａ、第１のｐ型不純物領域１６３ｂ、第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂ、第２のｐ型不純物領域１６４ａ、第２のｐ型不純物領域１６４ｂが形成される。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）（ドーピングガスはＢ２Ｈ６を水素（Ｈ２）で希釈しており、ガス中のＢ２Ｈ６の比率は１５％）を用い、ガス流量７０ｓｃｃｍ、ビーム電流１８０μＡ／ｃｍ、加速電圧８０ｋＶ、添加するドーズ量２．０×１０１５ｉｏｎｓ／ｃｍ２でドーピングを行う。ここでは、第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂ、第１のｐ型不純物領域１６３ａ、第１のｐ型不純物領域１６３ｂ、第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂ、第２のｐ型不純物領域１６４ａ、第２のｐ型不純物領域１６４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂ、第２のｐ型不純物領域１６４ａ、第２のｐ型不純物領域１６４ｂは、ゲート電極層１１７及びゲート電極層１２９の形状を反映し、自己整合的に第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂ、第１のｐ型不純物領域１６３ａ、第１のｐ型不純物領域１６３ｂより低濃度となるように形成する。また、半導体層１０３にチャネル形成領域１６２、半導体層１０６にチャネル形成領域１６５が形成される（図４（Ａ）参照。）。 Next, the mask 153a, the mask 153b, the mask 153c, and the mask 153d are removed, and a mask 155a and a mask 155b that cover the semiconductor layer 104 and the semiconductor layer 105 are formed. An impurity element 154 imparting p-type conductivity is added using the mask 155a, the mask 155b, the gate electrode layer 117, and the gate electrode layer 129 as a mask, and the first p-type impurity region 160a, the first p-type impurity region 160b, and the first P-type impurity region 163a, first p-type impurity region 163b, second p-type impurity region 161a, second p-type impurity region 161b, second p-type impurity region 164a, and second p-type impurity region 164b is formed. In this embodiment, since boron (B) is used as the impurity element, diborane (B 2 H 6 ) (doping gas is obtained by diluting B 2 H 6 with hydrogen (H 2 ) as a doping gas containing the impurity element. The ratio of B 2 H 6 in the gas is 15%), and doping is performed at a gas flow rate of 70 sccm, a beam current of 180 μA / cm, an acceleration voltage of 80 kV, and a dose of 2.0 × 10 15 ions / cm 2 to be added. Here, the first p-type impurity region 160a, the first p-type impurity region 160b, the first p-type impurity region 163a, the first p-type impurity region 163b, the second p-type impurity region 161a, and the second The p-type impurity region 161b, the second p-type impurity region 164a, and the second p-type impurity region 164b contain an impurity element imparting p-type at a concentration of about 1 × 10 20 to 5 × 10 21 / cm 3. Add as required. In this embodiment, the second p-type impurity region 161a, the second p-type impurity region 161b, the second p-type impurity region 164a, and the second p-type impurity region 164b include the gate electrode layer 117 and the gate electrode. Reflecting the shape of the layer 129, the concentration is lower than that of the first p-type impurity region 160a, the first p-type impurity region 160b, the first p-type impurity region 163a, and the first p-type impurity region 163b in a self-aligned manner. It forms so that it becomes. In addition, a channel formation region 162 is formed in the semiconductor layer 103 and a channel formation region 165 is formed in the semiconductor layer 106 (see FIG. 4A).

第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂ、第１のｐ型不純物領域１６３ａ、第１のｐ型不純物領域１６３ｂは高濃度ｐ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂ、第２のｐ型不純物領域１６４ａ、第２のｐ型不純物領域１６４ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第２のｐ型不純物領域１６１ａ、第２のｐ型不純物領域１６１ｂ、第２のｐ型不純物領域１６４ａ、第２のｐ型不純物領域１６４ｂは、ゲート絶縁層１０７を介して、第１のゲート電極層１２１、第１のゲート電極層１２６に覆われているのでＬｏｖ領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。 The first p-type impurity region 160a, the first p-type impurity region 160b, the first p-type impurity region 163a, and the first p-type impurity region 163b are high-concentration p-type impurity regions, and include a source region and a drain region. Function as. On the other hand, the second p-type impurity region 161a, the second p-type impurity region 161b, the second p-type impurity region 164a, and the second p-type impurity region 164b are low-concentration impurity regions, and are LDD (Lightly Doped Drain). It becomes an area. The second p-type impurity region 161a, the second p-type impurity region 161b, the second p-type impurity region 164a, and the second p-type impurity region 164b are connected to the first gate electrode through the gate insulating layer 107. Since it is covered with the layer 121 and the first gate electrode layer 126, it is a Lov region, and an electric field in the vicinity of the drain can be relaxed and deterioration of on-current due to hot carriers can be suppressed.

マスク１５５ａ、マスク１５５ｂをＯ２アッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよい。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。 The masks 155a and 155b are removed by O 2 ashing or resist stripping solution, and the oxide film is also removed. After that, an insulating film, so-called sidewall, may be formed so as to cover the side surface of the gate electrode layer. The sidewall can be formed using an insulating film containing silicon by a plasma CVD method or a low pressure CVD (LPCVD) method.

不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。 In order to activate the impurity element, heat treatment, intense light irradiation, or laser light irradiation may be performed. Simultaneously with activation, plasma damage to the gate insulating layer and plasma damage to the interface between the gate insulating layer and the semiconductor layer can be recovered.

次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１６７と絶縁膜１６８との積層構造とする（図４（Ｂ）参照。）。絶縁膜１６７として窒化酸化珪素膜を膜厚１００ｎｍ形成し、絶縁膜１６８として酸化窒化珪素膜を膜厚９００ｎｍ形成し、積層構造とする。また、ゲート電極層、ゲート絶縁層を覆って、酸化窒化珪素膜を膜厚３０ｎｍ形成し、窒化酸化珪素膜を膜厚１４０ｎｍ形成し、酸化窒化珪素膜を膜厚８００ｎｍ形成し、３層の積層構造としてもよい。本実施の形態では、絶縁膜１６７及び絶縁膜１６８を下地膜と同様にプラズマＣＶＤ法を用いて連続的に形成する。絶縁膜１６７と絶縁膜１６８は上記材料に限定されるものでなく、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。 Next, an interlayer insulating layer is formed to cover the gate electrode layer and the gate insulating layer. In this embodiment, a stacked structure of the insulating film 167 and the insulating film 168 is employed (see FIG. 4B). A silicon nitride oxide film is formed to a thickness of 100 nm as the insulating film 167, and a silicon oxynitride film is formed to a thickness of 900 nm as the insulating film 168, so that a stacked structure is obtained. Further, a silicon oxynitride film is formed to a thickness of 30 nm, a silicon nitride oxide film is formed to a thickness of 140 nm, a silicon oxynitride film is formed to a thickness of 800 nm, and the three-layer stack is formed to cover the gate electrode layer and the gate insulating layer. It is good also as a structure. In this embodiment, the insulating film 167 and the insulating film 168 are continuously formed using a plasma CVD method as in the case of the base film. The insulating film 167 and the insulating film 168 are not limited to the above materials, and may be a silicon nitride film, a silicon nitride oxide film, a silicon oxynitride film, a silicon oxide film formed by sputtering or plasma CVD, or other silicon. An insulating film containing may be used as a single layer or a stacked structure of three or more layers.

さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜１６７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。 Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in a nitrogen atmosphere to perform a step of hydrogenating the semiconductor layer. Preferably, it carries out at 400-500 degreeC. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the insulating film 167 which is an interlayer insulating layer. In this embodiment, heat treatment is performed at 410 ° C. for 1 hour.

絶縁膜１６７、絶縁膜１６８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。 In addition, as the insulating films 167 and 168, aluminum nitride (AlN), aluminum oxynitride (AlON), aluminum nitride oxide (AlNO) or aluminum oxide in which the nitrogen content is higher than the oxygen content, diamond like carbon (DLC) A nitrogen-containing carbon film (CN) can be formed of a material selected from substances including other inorganic insulating materials. A siloxane resin may also be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, an organic insulating material may be used, and as the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, or polysilazane can be used. A coating film formed by a coating method with good flatness may be used.

次いで、レジストからなるマスクを用いて絶縁膜１６７、絶縁膜１６８、ゲート絶縁層１０７に半導体層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化珪素膜である絶縁膜１６８と、窒化酸化珪素膜である絶縁膜１６７及びゲート絶縁層１０７と選択比が取れる条件で、第１のエッチングを行い、絶縁膜１６８を除去する。次に第２のエッチングによって、絶縁膜１６７及びゲート絶縁層１０７を除去し、ソース領域又はドレイン領域である第１のｐ型不純物領域１６０ａ、第１のｐ型不純物領域１６０ｂ、第１のｐ型不純物領域１６３ａ、第１のｐ型不純物領域１６３ｂ、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂに達する開口部を形成する。本実施の形態では、第１のエッチングをウェットエッチングによって行い、第２のエッチングをドライエッチングによって行う。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。 Next, contact holes (openings) reaching the semiconductor layers are formed in the insulating film 167, the insulating film 168, and the gate insulating layer 107 using a resist mask. Etching may be performed once or a plurality of times depending on the selection ratio of the material to be used. In this embodiment, the first etching is performed under a condition in which the insulating film 168 that is a silicon oxynitride film, the insulating film 167 that is a silicon nitride oxide film, and the gate insulating layer 107 have a selection ratio, so that the insulating film 168 is formed. Remove. Next, the insulating film 167 and the gate insulating layer 107 are removed by second etching, and the first p-type impurity region 160a, the first p-type impurity region 160b, and the first p-type which are source regions or drain regions are removed. The impurity region 163a, the first p-type impurity region 163b, the second n-type impurity region 144a, the second n-type impurity region 144b, the second n-type impurity region 147a, and the second n-type impurity region 147b are reached. An opening is formed. In this embodiment mode, the first etching is performed by wet etching, and the second etching is performed by dry etching. As an etchant for wet etching, a hydrofluoric acid-based solution such as a mixed solution containing ammonium hydrogen fluoride and ammonium fluoride is preferably used. As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4 or CCl 4 , a fluorine-based gas typified by CF 4 , SF 6 or NF 3, or O 2 is appropriately used. it can. Further, an inert gas may be added to the etching gas used. As the inert element to be added, one or more elements selected from He, Ne, Ar, Kr, and Xe can be used.

開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１６９ａ、ソース電極層又はドレイン電極層１６９ｂ、ソース電極層又はドレイン電極層１７０ａ、ソース電極層又はドレイン電極層１７０ｂ、ソース電極層又はドレイン電極層１７１ａ、ソース電極層又はドレイン電極層１７１ｂ、ソース電極層又はドレイン電極層１７２ａ、ソース電極層又はドレイン電極層１７２ｂを形成する。ソース電極層又はドレイン電極層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ形成し、アルミニウムを膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。 A conductive film is formed so as to cover the opening, and the conductive film is etched to be electrically connected to a part of each source region or drain region, respectively, a source or drain electrode layer 169a, a source electrode layer or a drain electrode layer 169b, source / drain electrode layer 170a, source / drain electrode layer 170b, source / drain electrode layer 171a, source / drain electrode layer 171b, source / drain electrode layer 172a, source electrode layer Alternatively, the drain electrode layer 172b is formed. The source electrode layer or the drain electrode layer can be formed by forming a conductive film by a PVD method, a CVD method, an evaporation method, or the like and then etching the conductive film into a desired shape. Further, the conductive layer can be selectively formed at a predetermined place by a droplet discharge method, a printing method, an electrolytic plating method, or the like. Furthermore, a reflow method or a damascene method may be used. The source electrode layer or drain electrode layer is made of Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Zr, Ba or other metals, And Si, Ge, an alloy thereof, or a nitride thereof. Moreover, it is good also as these laminated structures. In this embodiment, titanium (Ti) is formed to a thickness of 60 nm, a titanium nitride film is formed to a thickness of 40 nm, aluminum is formed to a thickness of 700 nm, and titanium (Ti) is formed to a thickness of 200 nm to form a stacked structure. Process into the desired shape.

以上の工程で周辺駆動回路領域２０４にＬｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタ１７３、Ｌｏｖ領域にｎ型不純物領域を有するｎチャネル型薄膜トランジスタ１７４を、画素領域２０６にＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタ１７５、Ｌｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタ１７６を有するアクティブマトリクス基板を作製することができる（図４（Ｃ）参照。）。そして、アクティブマトリクス基板は、自発光素子を有する表示装置に用いることができる。 Through the above steps, a p-channel thin film transistor 173 having a p-type impurity region in the Lov region in the peripheral driver circuit region 204, an n-channel thin film transistor 174 having an n-type impurity region in the Lov region, and an n-type in the Loff region in the pixel region 206. An active matrix substrate having a multi-channel n-channel thin film transistor 175 having an impurity region and a p-channel thin film transistor 176 having a p-type impurity region in the Lov region can be manufactured (see FIG. 4C). The active matrix substrate can be used for a display device having a self-luminous element.

本実施の形態においては、表示装置に含まれる薄膜トランジスタの半導体層に対して選択的にチャネルドープを行うので、ｐチャネル型薄膜トランジスタ１７３、ｎチャネル型薄膜トランジスタ１７４、及びｎチャネル型薄膜トランジスタ１７５のチャネル形成領域にしきい値補正を目的とするｐ型を付与する不純物元素を選択的に添加し、ｐチャネル型薄膜トランジスタ１７６のチャネル領域にはｐ型を付与する不純物元素を添加しない。 In this embodiment mode, channel doping is selectively performed on a semiconductor layer of a thin film transistor included in the display device; therefore, channel formation regions of the p-channel thin film transistor 173, the n-channel thin film transistor 174, and the n-channel thin film transistor 175 An impurity element imparting p-type for the purpose of threshold correction is selectively added to the channel region of the p-channel thin film transistor 176 and no impurity element imparting p-type is added.

本発明では、駆動回路に設けられるｐチャネル型薄膜トランジスタと画素の駆動用ｐチャネル型薄膜トランジスタとでゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）を異ならせることを特徴とする。従って、高速で動作させる必要がある駆動回路に設けられるｐチャネル型薄膜トランジスタのしきい値をよりプラス側に、駆動用ｐチャネル薄膜トランジスタのしきい値をよりマイナス側にあるように制御する。駆動回路に設けられるｐチャネル型の薄膜トランジスタがＶｇｓ＝０でオンする場合、駆動用ｐチャネル型薄膜トランジスタはＶｇｓ＝０ではオンせず、より低い電圧（例えばＶｇｓ＝−３．５Ｖ）でオンするように設定する。 In the present invention, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, differs between the p-channel thin film transistor provided in the drive circuit and the p-channel thin film transistor for driving the pixel. Features. Therefore, the threshold value of the p-channel type thin film transistor provided in the drive circuit that needs to be operated at high speed is controlled to be on the positive side, and the threshold value of the driving p-channel thin film transistor is controlled to be on the negative side. When a p-channel thin film transistor provided in the driver circuit is turned on at V gs = 0, the driving p-channel thin film transistor is not turned on at V gs = 0, and at a lower voltage (for example, V gs = −3.5 V). Set to turn on.

ｐチャネル型薄膜トランジスタにおいて、チャネル形成領域に含まれるｐ型を付与する不純物元素の濃度が高いと、薄膜トランジスタのしきい値がプラスにシフトする。従って、本実施の形態では、画素に設けられる上記駆動用ｐチャネル型薄膜トランジスタ１７６のチャネル形成領域に含まれるｐ型を付与する不純物元素の濃度は、表示装置内に作製される他の、ｐチャネル型薄膜トランジスタ１７３、ｎチャネル型薄膜トランジスタ１７４、及びｎチャネル型薄膜トランジスタ１７５などのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低い。 In a p-channel thin film transistor, when the concentration of an impurity element imparting p-type contained in a channel formation region is high, the threshold value of the thin film transistor is shifted to a positive value. Therefore, in this embodiment mode, the concentration of the impurity element imparting p-type included in the channel formation region of the driving p-channel thin film transistor 176 provided in the pixel is different from that of other p-channels formed in the display device. The concentration is lower than the concentration of an impurity element imparting p-type included in a channel region such as the n-type thin film transistor 173, the n-channel thin film transistor 174, or the n-channel thin film transistor 175.

勿論、駆動用ｐチャネル型薄膜トランジスタ以外の上記述べたような薄膜トランジスタであっても、そのチャネル領域に選択的にｐ型を付与する元素を添加しなくてもよい。例えば、走査線駆動回路（ゲートドライバーともいう）や、画素部と周辺駆動回路部との間などに設けられる保護回路などに用いられる薄膜トランジスタなどのチャネル領域には選択的にｐ型を付与する不純物元素の添加を行わなくてもよい。 Of course, it is not necessary to selectively add an element imparting p-type to the channel region of the thin film transistor as described above other than the driving p-channel thin film transistor. For example, an impurity which selectively imparts p-type conductivity to a channel region such as a thin film transistor used in a scan line driver circuit (also referred to as a gate driver) or a protective circuit provided between a pixel portion and a peripheral driver circuit portion. It is not necessary to add an element.

一方、信号線駆動回路（ソースドライバーともいう）に用いられる高速動作が必要とされる薄膜トランジスタ、あるいはアノード電圧の低い薄膜トランジスタのチャネル領域にはｐ型を付与する不純物元素を添加し、そのしきい値電圧を制御する方が好ましい。 On the other hand, an impurity element imparting p-type conductivity is added to a channel region of a thin film transistor that requires high-speed operation or is used for a signal line driver circuit (also referred to as a source driver) or a thin film transistor having a low anode voltage, and a threshold value thereof. It is preferable to control the voltage.

チャネルドープを行うと、薄膜トランジスタのしきい値がプラスにシフトするので、チャネルドープを行わないｐチャネル型薄膜トランジスタの方がしきい値がマイナスにある。従って、ゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）が小さくなる。画素において発光素子を非発光状態とし、黒表示を行う場合に、駆動用ｐチャネル型薄膜トランジスタと接続する発光素子に電流が流れ微かな発光が生じてしまうことを防ぐことができる。また、カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。 When channel doping is performed, the threshold value of the thin film transistor is shifted to a positive value. Therefore, the threshold value of the p-channel thin film transistor without channel doping is negative. Therefore, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, becomes small. When a light emitting element is set to a non-light emitting state in a pixel and black display is performed, it is possible to prevent a slight flow of light from flowing through the light emitting element connected to the driving p-channel thin film transistor. Also, the lower the cut-off current (Icut), the lower the power consumption.

また、薄膜トランジスタは、使用環境が高温になるにつれてさらにしきい値がノーマリーオンの方向へシフトする。つまりｐチャネル型薄膜トランジスタではプラス方向へシフト（ｎチャネル型薄膜トランジスタではマイナス方向へシフト）する。そのためカットオフ電流（Ｉｃｕｔ）も大きくなり、しきい値の変化に伴う黒表示時に発光素子へ流れる電流も大きくなる。よって、黒表示時に生じてしまう発光素子の発光輝度も高くなり、画素の表示不良の問題はより顕著となってしまう。しかし、本発明のようにチャネルドープを行わずカットオフ電流が軽減された薄膜トランジスタを用いることによって、表示装置の使用環境が多少高温に悪化したとしても表示装置の性能は維持され、高画質な表示を提供できる。従って信頼性の高い表示装置とすることができ、屋内外、使用環境の選択性が広がるので利用価値が高くなる。 In addition, the threshold value of the thin film transistor further shifts in a normally-on direction as the use environment becomes higher. That is, the p-channel thin film transistor shifts in the plus direction (the n-channel thin film transistor shifts in the minus direction). Therefore, the cut-off current (Icut) also increases, and the current flowing to the light emitting element during black display accompanying the change in threshold value also increases. Therefore, the light emission luminance of the light emitting element that occurs during black display is also increased, and the problem of pixel display defects becomes more prominent. However, by using a thin film transistor in which the channel current is not reduced and the cut-off current is reduced as in the present invention, the performance of the display device is maintained even when the use environment of the display device is deteriorated to a high temperature. Can provide. Accordingly, a highly reliable display device can be obtained, and the utility value is increased because the selectivity of the indoor and outdoor environments is expanded.

さらに、不純物元素を低濃度とするためにチャネルドープを行わないとした駆動用ｐチャネル型薄膜トランジスタは、ドーピングを行なわないことによりチャネル領域の半導体膜の結晶性が低下しないので、薄膜トランジスタのオン電流（Ｉｏｎ）は低下せず、薄膜トランジスタのオン特性には影響を及ぼさない。以上のことより、駆動回路のｐチャネル型薄膜トランジスタよりカットオフ電流を低減した発光素子の駆動用ｐチャネル型薄膜トランジスタを用いると、画素のコントラストが向上し視認性に優れた表示装置とすることができる。 Further, the p-channel thin film transistor for driving which is not subjected to channel doping in order to reduce the impurity element concentration does not deteriorate the crystallinity of the semiconductor film in the channel region because doping is not performed. I on ) does not decrease and does not affect the on characteristics of the thin film transistor. As described above, when a p-channel thin film transistor for driving a light-emitting element whose cut-off current is reduced as compared with a p-channel thin film transistor in a driver circuit is used, a display device with improved contrast and excellent visibility can be obtained. .

発光素子と電気的に接続するｐチャネル型薄膜トランジスタのしきい値電圧は−１．１Ｖ以下が好ましく、カットオフ電流（Ｉｃｕｔ）は２×１０−１１Ａ以下が好ましい。カットオフ電流（Ｉｃｕｔ）とは、ドレイン電流ＩＤ−ゲート電圧ＶＧ特性において、ゲート電圧ＶＧが０Ｖの時のドレイン電流ＩＤの値で定義する。カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。上記しきい値及びカットオフ電流であると、黒表示時の発光素子の輝度を０．１ｃｄ／ｍ２以下とすることができ、目視での微発光による表示不良の観察を防止することができる。また、本発明では、オン電流（Ｉｏｎ）を１×１０−６Ａ以上とすることができるため、発光素子の発光状態である全白表示の輝度も高く確保でき、黒表示とのコントラストを向上させることができる。 The threshold voltage of the p-channel thin film transistor electrically connected to the light emitting element is preferably −1.1 V or lower, and the cut-off current (Icut) is preferably 2 × 10 −11 A or lower. The cut-off current (Icut) is defined by the value of the drain current ID when the gate voltage VG is 0 V in the drain current ID-gate voltage VG characteristic. As the cut-off current (Icut) is smaller, lower power consumption can be realized. With the above threshold value and cut-off current, the luminance of the light-emitting element during black display can be 0.1 cd / m 2 or less, and visual observation due to slight light emission can be prevented. . In the present invention, since the on-current (I on ) can be set to 1 × 10 −6 A or more, the brightness of all white display, which is the light emitting state of the light emitting element, can be secured high, and the contrast with the black display can be secured. Can be improved.

本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。 Without being limited to this embodiment mode, the thin film transistor may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. The thin film transistor in the peripheral driver circuit region may have a single gate structure, a double gate structure, or a triple gate structure.

なお、本実施の形態で示した薄膜トランジスタの作製方法に限らず、トップゲート型（プレーナー型）、ボトムゲート型（逆スタガ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造においても適用できる。 Note that, not limited to the method for manufacturing the thin film transistor described in this embodiment mode, a top gate type (planar type), a bottom gate type (reverse stagger type), or 2 arranged above and below a channel region with a gate insulating film interposed therebetween. The present invention can also be applied to a dual gate type or other structure having two gate electrode layers.

次に第２の層間絶縁層として絶縁膜１８１を形成する（図５（Ａ）参照。）。図５は、表示装置の作製工程を示しており、スクライブによる切り離しのための切り離し領域２０１、ＦＰＣの貼り付け部である外部端子接続領域２０２、周辺部の引き回し配線領域である配線領域２０３、周辺駆動回路領域２０４、画素領域２０６である。配線領域２０３には配線１７９ａ、配線１７９ｂが設けられ、外部端子接続領域２０２には、外部端子と接続する端子電極層１７８が設けられている。 Next, an insulating film 181 is formed as a second interlayer insulating layer (see FIG. 5A). FIG. 5 shows a manufacturing process of a display device. A separation region 201 for separation by scribing, an external terminal connection region 202 as an FPC pasting portion, a wiring region 203 as a peripheral wiring region, They are a drive circuit area 204 and a pixel area 206. The wiring region 203 is provided with wirings 179a and 179b, and the external terminal connection region 202 is provided with a terminal electrode layer 178 that is connected to an external terminal.

絶縁膜１８１としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。 As the insulating film 181, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum nitride (AlN), aluminum oxynitride (AlON), aluminum nitride oxide (AlNO) in which the nitrogen content is higher than the oxygen content, or oxidation A material selected from aluminum, diamond-like carbon (DLC), nitrogen-containing carbon film (CN), PSG (phosphorus glass), BPSG (phosphorus boron glass), alumina film, polysilazane, and other inorganic insulating materials. Can be formed. A siloxane resin may also be used. Further, an organic insulating material may be used, and the organic material may be either photosensitive or non-photosensitive, and polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene can be used.

本実施の形態では、平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるので、絶縁膜１８１の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。 In this embodiment mode, an interlayer insulating layer provided for planarization is required to have high heat resistance, high insulating properties, and a high planarization rate. It is preferable to use a coating method typified by a coating method.

本実施の形態では、絶縁膜１８１の材料としては、シロキサン樹脂を用いた塗布膜を用いる。焼成した後のシロキサン樹脂膜は、３００℃以上の加熱処理にも耐えうるものである。 In this embodiment mode, a coating film using a siloxane resin is used as a material for the insulating film 181. The siloxane resin film after baking can withstand heat treatment at 300 ° C. or higher.

絶縁膜１８１は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜１８１を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。 For the insulating film 181, dipping, spray coating, doctor knife, roll coater, curtain coater, knife coater, CVD method, vapor deposition method, or the like can be employed. The insulating film 181 may be formed by a droplet discharge method. When the droplet discharge method is used, the material liquid can be saved. Further, a method capable of transferring or drawing a pattern, such as a droplet discharge method, for example, a printing method (a method for forming a pattern such as screen printing or offset printing) or the like can be used.

次に、図５（Ｂ）に示すように、層間絶縁層である絶縁膜１８１に開口を形成する。絶縁膜１８１は、接続領域２０５（図１（Ａ）参照）、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１等では広面積にエッチングする必要がある。なお、接続領域２０５とは図１（Ａ）の上面図で示してある領域であり、ソース電極層又はドレイン電極層と同工程で作製される配線層と、後に発光素子の上部電極層となる第２の電極層とが電気的に接続する領域である。接続領域２０５は図５においては省略し図示していない。よって、接続領域２０５においても、絶縁膜１８１に開口を設ける必要がある。しかし、画素領域２０６においては開口面積が、周辺駆動回路領域２０４等の開口面積と比較して非常に小さく、微細なものとなる。従って、画素領域の開口形成用のフォトリソグラフィ工程と、接続領域の開口形成用のフォトリソグラフィ工程とを設けると、エッチング条件のマージンをより広げることができる。その結果、歩留まりを向上させることができる。またエッチング条件のマージンが広がることにより、画素領域に形成されるコンタクトホールを高精度に形成することができる。 Next, as illustrated in FIG. 5B, an opening is formed in the insulating film 181 which is an interlayer insulating layer. The insulating film 181 needs to be etched over a wide area in the connection region 205 (see FIG. 1A), the peripheral driver circuit region 204, the wiring region 203, the external terminal connection region 202, the separation region 201, and the like. Note that the connection region 205 is a region shown in the top view in FIG. 1A, and is a wiring layer manufactured in the same step as the source or drain electrode layer and later becomes an upper electrode layer of the light-emitting element. This is a region where the second electrode layer is electrically connected. The connection area 205 is not shown in FIG. Therefore, it is necessary to provide an opening in the insulating film 181 also in the connection region 205. However, the opening area in the pixel region 206 is very small and fine compared to the opening area in the peripheral drive circuit region 204 and the like. Therefore, if a photolithography process for forming an opening in the pixel region and a photolithography process for forming an opening in the connection region are provided, a margin for etching conditions can be further increased. As a result, the yield can be improved. Further, since the margin of the etching condition is widened, the contact hole formed in the pixel region can be formed with high accuracy.

具体的には、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１に設けられた絶縁膜１８１に広面積な開口を形成する。そのため、画素領域２０６と、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、及び外部端子接続領域２０２とにおける非開口領域の絶縁膜１８１を覆うようにマスクを形成する。エッチングは並行平板ＲＩＥ装置やＩＣＰエッチング装置を用いることができる。なおエッチング時間は、配線層や絶縁膜１６８がオーバーエッチングされる程度とするとよい。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。このようにして接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１にそれぞれ開口が形成される。外部端子接続領域２０２には開口１８３が形成され、端子電極層１７８が露出する。 Specifically, a wide-area opening is formed in the insulating film 181 provided in the connection region 205, the peripheral driver circuit region 204, the wiring region 203, the external terminal connection region 202, and the separation region 201. Therefore, a mask is formed so as to cover the insulating film 181 in the non-opening region in the pixel region 206, the connection region 205, the peripheral driver circuit region 204, the wiring region 203, and the external terminal connection region 202. For the etching, a parallel plate RIE apparatus or an ICP etching apparatus can be used. Note that the etching time is preferably set such that the wiring layer and the insulating film 168 are over-etched. When the over-etching is performed as described above, it is possible to reduce the film thickness variation in the substrate and the etching rate variation. In this way, openings are formed in the connection region 205, the peripheral drive circuit region 204, the wiring region 203, the external terminal connection region 202, and the separation region 201, respectively. An opening 183 is formed in the external terminal connection region 202, and the terminal electrode layer 178 is exposed.

その後、画素領域２０６の絶縁膜１８１に微細な開口、つまりコンタクトホールを形成する。このとき、画素領域２０６の非開口領域と、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、及び外部端子接続領域２０２とにおける絶縁膜を覆うようにマスクを形成する。マスクは、画素領域２０６の開口形成用のマスクであり、所定な箇所に微細な開口が設けられている。このようなマスクとしては、例えばレジストマスクを用いることができる。 Thereafter, a fine opening, that is, a contact hole is formed in the insulating film 181 in the pixel region 206. At this time, a mask is formed so as to cover the insulating film in the non-opening region of the pixel region 206, the connection region 205, the peripheral driver circuit region 204, the wiring region 203, and the external terminal connection region 202. The mask is a mask for forming an opening in the pixel region 206, and a fine opening is provided at a predetermined location. As such a mask, for example, a resist mask can be used.

そして、並行平板ＲＩＥ装置を用いて、絶縁膜１８１をエッチングする。なおエッチング時間は、配線層や絶縁膜１６８がオーバーエッチングされる程度とするとよい。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。 Then, the insulating film 181 is etched using a parallel plate RIE apparatus. Note that the etching time is preferably set such that the wiring layer and the insulating film 168 are over-etched. When the over-etching is performed as described above, it is possible to reduce the film thickness variation in the substrate and the etching rate variation.

またエッチング装置にＩＣＰ装置を用いてもよい。以上の工程で、画素領域２０６にソース電極層又はドレイン電極層１７２ｂに達する開口１８４を形成する（図５（Ｃ）参照。）。 An ICP apparatus may be used as the etching apparatus. Through the above steps, an opening 184 reaching the source or drain electrode layer 172b is formed in the pixel region 206 (see FIG. 5C).

開口を形成するためのエッチングは、同個所において複数回行ってもよい。例えば、配線領域２０３の開口は広面積であるため、エッチングする量が多い。このような広面積な開口は、複数回エッチングしてもよい。また、その他の開口と比較して、深い開口を形成する場合、同様に複数回エッチングしてもよい。 The etching for forming the opening may be performed a plurality of times at the same location. For example, since the opening of the wiring region 203 is a large area, the etching amount is large. Such a wide-area opening may be etched a plurality of times. In addition, when a deep opening is formed as compared with other openings, etching may be performed a plurality of times in the same manner.

また、本実施の形態では、絶縁膜１８１への開口の形成を複数回に分けて行う例をしめしたが、一回のエッチング工程によって形成しても良い。この場合、ＩＣＰ装置を用いて、ＩＣＰパワー７０００Ｗ、バイアスパワー１０００Ｗ、圧力０．８パスカル（Ｐａ）、エッチングガスとしてＣＦ４を２４０ｓｃｃｍ、Ｏ２を１６０ｓｃｃｍとしてエッチングする。バイアスパワーは１０００〜４０００Ｗが好ましい。一回のエッチング工程で開口が形成できるので工程が簡略化する利点がある。 In this embodiment mode, an example in which the opening in the insulating film 181 is formed in a plurality of times has been described. However, the opening may be formed by a single etching process. In this case, using an ICP apparatus, etching is performed with an ICP power of 7000 W, a bias power of 1000 W, a pressure of 0.8 Pascal (Pa), CF 4 as an etching gas of 240 sccm, and O 2 of 160 sccm. The bias power is preferably 1000 to 4000 W. Since the opening can be formed by one etching process, there is an advantage that the process is simplified.

次に、ソース電極層又はドレイン電極層と接するように、第１の電極層３９６（画素電極層ともいう。）を形成する。第１の電極層３９６は陽極、または陰極として機能し、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、またはＭｏから選ばれた元素、または窒化チタン、ＴｉＳｉＸＮＹ、ＷＳｉＸ、窒化タングステン、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。 Next, a first electrode layer 396 (also referred to as a pixel electrode layer) is formed so as to be in contact with the source electrode layer or the drain electrode layer. The first electrode layer 396 functions as an anode or a cathode, and is an element selected from Ti, Ni, W, Cr, Pt, Zn, Sn, In, or Mo, or titanium nitride, TiSi X N Y , WSi X , Tungsten nitride, WSi X N Y , NbN, or the like, a film mainly containing an alloy material or compound material containing the above elements as a main component, or a stacked film thereof may be used in a total film thickness range of 100 nm to 800 nm.

本実施の形態では、表示素子として発光素子を用い、発光素子からの光を第１の電極層３９６側から取り出す構造のため、第１の電極層３９６が透光性を有する。第１の電極層３９６として、透明導電膜を形成し、所望の形状にエッチングすることで第１の電極層３９６を形成する。 In this embodiment, a light-emitting element is used as a display element and light from the light-emitting element is extracted from the first electrode layer 396 side; thus, the first electrode layer 396 has a light-transmitting property. A transparent conductive film is formed as the first electrode layer 396, and the first electrode layer 396 is formed by etching into a desired shape.

本発明においては、透光性電極層である第１の電極層３９６に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。 In the present invention, a transparent conductive film made of a light-transmitting conductive material may be used for the first electrode layer 396 that is a light-transmitting electrode layer, specifically, an indium oxide containing tungsten oxide, Indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層３９６から光を放射することが可能となる。また、第１の電極層３９６に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。 Further, even when a material such as a metal film that does not have translucency is used, the first film thickness can be reduced by thinning (preferably about 5 nm to 30 nm) so that light can be transmitted. It becomes possible to emit light from the electrode layer 396. As the metal thin film that can be used for the first electrode layer 396, a conductive film formed of titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, or an alloy thereof is used. Can do.

第１の電極層３９６は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。本実施の形態では、第１の電極層３９６として、酸化タングステンを含むインジウム亜鉛酸化物を用いてスパッタリング法によって作製する。第１の電極層３９６は、好ましくは総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。 The first electrode layer 396 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a dispenser method, a droplet discharge method, or the like. In this embodiment, the first electrode layer 396 is formed by sputtering using indium zinc oxide containing tungsten oxide. The first electrode layer 396 is preferably used in a total film thickness range of 100 nm to 800 nm.

第１の電極層３９６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極層３９６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。 The first electrode layer 396 may be wiped with a CMP method or a polyvinyl alcohol-based porous body and polished so that the surface thereof is planarized. In addition, after polishing using the CMP method, the surface of the first electrode layer 396 may be irradiated with ultraviolet light, oxygen plasma treatment, or the like.

第１の電極層３９６を形成後、加熱処理を行ってもよい。この加熱処理により、第１の電極層３９６中に含まれる水分は放出される。よって、第１の電極層３９６は脱ガスなどを生じないため、第１の電極層上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。 Heat treatment may be performed after the first electrode layer 396 is formed. By this heat treatment, moisture contained in the first electrode layer 396 is released. Therefore, since the first electrode layer 396 does not cause degassing or the like, even when a light-emitting material that is easily deteriorated by moisture is formed over the first electrode layer, the light-emitting material is not deteriorated and the display device has high reliability. Can be produced.

次に、第１の電極層３９６の端部、ソース電極層又はドレイン電極層を覆う絶縁層１８６（隔壁、障壁などと呼ばれる）を形成する。また絶縁層１８６に絶縁膜１８１と同材料を用い、同方法で形成すると、製造コストを削減することができる。また、塗布成膜装置やエッチング装置などの装置の共通化によるコストダウンが図れる。 Next, an insulating layer 186 (referred to as a partition wall, a barrier, or the like) is formed to cover the end portion of the first electrode layer 396 and the source or drain electrode layer. Further, when the insulating layer 186 is formed using the same material and the same method as the insulating film 181, manufacturing cost can be reduced. In addition, the cost can be reduced by using a common apparatus such as a coating film forming apparatus or an etching apparatus.

絶縁層１８６は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。絶縁層１８６は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層１８８、第２の電極層１８９の被覆性が向上する。 The insulating layer 186 includes silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride with an oxygen content higher than the nitrogen content, aluminum nitride oxide with a nitrogen content higher than the oxygen content, diamond It can be formed of a material selected from substances including like carbon (DLC), nitrogen-containing carbon, polysilazane, and other inorganic insulating materials. A material containing siloxane may be used. Further, an organic insulating material may be used, and the organic material may be either photosensitive or non-photosensitive, and polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used. The insulating layer 186 preferably has a shape in which the radius of curvature continuously changes, and the coverage of the electroluminescent layer 188 and the second electrode layer 189 formed thereon is improved.

図１（Ａ）に示す接続領域２０５において、第２の電極層と同工程、同材料で形成される配線層はソース電極層又はドレイン電極層と同工程、同材料で形成される配線層と電気的に接続する。この接続のため、ソース電極層又はドレイン電極層と同工程、同材料で形成される配線層を露出する開口部を形成するが、この開口部周辺の段差を絶縁層１８６によって覆い、段差をなだらかにすることで、積層する第２の電極層１８９の被覆性を向上させることができる。 In the connection region 205 illustrated in FIG. 1A, the wiring layer formed using the same material and the same process as the second electrode layer is the same process as the source electrode layer or the drain electrode layer and the wiring layer formed using the same material. Connect electrically. For this connection, an opening that exposes a wiring layer formed of the same process and material as the source electrode layer or the drain electrode layer is formed. The step around the opening is covered with an insulating layer 186, and the step is gently formed. By doing so, the coverage of the second electrode layer 189 to be stacked can be improved.

また、さらに信頼性を向上させるため、電界発光層１８８の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００〜４００℃、好ましくは２５０〜３５０℃の加熱処理を行うことが望ましい。またそのまま大気に晒さずに電界発光層１８８を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。この熱処理で、第１の電極層となる導電膜や絶縁層（隔壁）に含有、付着している水分を放出することができる。この加熱処理は、真空を破らず、真空のチャンパー内を基板が輸送できるのであれば、先の加熱工程と兼ねることもでき、先の加熱工程を絶縁層（隔壁）形成後に、一度行えばよい。ここでは、層間絶縁膜と絶縁層（隔壁）とを高耐熱性を有する物質で形成すれば信頼性向上のための加熱処理工程を十分行うことができる。 In order to further improve the reliability, it is preferable to perform deaeration by performing vacuum heating before forming the electroluminescent layer 188. For example, before vapor deposition of the organic compound material, it is desirable to perform heat treatment at 200 to 400 ° C., preferably 250 to 350 ° C. in a reduced pressure atmosphere or an inert atmosphere in order to remove gas contained in the substrate. In addition, it is preferable to form the electroluminescent layer 188 by vacuum deposition or a droplet discharge method under reduced pressure without exposing it to the atmosphere. By this heat treatment, moisture contained in and adhering to the conductive film or insulating layer (partition wall) to be the first electrode layer can be released. This heat treatment can be combined with the previous heating step as long as the substrate can be transported in the vacuum chamber without breaking the vacuum, and the previous heating step may be performed once after the formation of the insulating layer (partition wall). . Here, if the interlayer insulating film and the insulating layer (partition wall) are formed using a material having high heat resistance, a heat treatment process for improving reliability can be sufficiently performed.

第１の電極層３９６の上には電界発光層１８８が形成される。なお、図１では一画素しか図示していないが、本実施の形態ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した電界発光層を作り分けている。電界発光層１８８は、第１の電極層３９６上に、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層が設けられている。 An electroluminescent layer 188 is formed over the first electrode layer 396. Although only one pixel is shown in FIG. 1, electroluminescent layers corresponding to each color of R (red), G (green), and B (blue) are separately formed in this embodiment. The electroluminescent layer 188 is provided with a layer on the first electrode layer 396 by which an organic compound and an inorganic compound are mixed to obtain functions of high carrier injection and carrier transport that cannot be obtained independently. Yes.

赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料（低分子または高分子材料など）は、液滴吐出法により形成することもできる。 A material that emits red (R), green (G), or blue (B) light (such as a low-molecular or high-molecular material) can also be formed by a droplet discharge method.

次に、電界発光層１８８の上に導電膜からなる第２の電極層１８９が設けられる。第２の電極層１８９としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いればよい。こうして第１の電極層３９６、電界発光層１８８及び第２の電極層１８９からなる発光素子１９０が形成される。 Next, a second electrode layer 189 made of a conductive film is provided over the electroluminescent layer 188. As the second electrode layer 189, a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or calcium nitride) may be used. Thus, a light-emitting element 190 including the first electrode layer 396, the electroluminescent layer 188, and the second electrode layer 189 is formed.

図１４に本実施の形態における画素の回路図の一例を示す。図１４において、画素はトランジスタ６１１０、６１１１、容量素子６１１２、発光素子６１１３を有する。トランジスタ６１１０は図４（Ｃ）におけるマルチゲート型のｎチャネル型薄膜トランジスタ１７５に、トランジスタ６１１１はｐチャネル型薄膜トランジスタ１７６、発光素子６１１３は発光素子１９０にそれぞれ対応している。 FIG. 14 shows an example of a circuit diagram of a pixel in this embodiment. In FIG. 14, the pixel includes transistors 6110 and 6111, a capacitor element 6112, and a light-emitting element 6113. The transistor 6110 corresponds to the multi-gate n-channel thin film transistor 175 in FIG. 4C, the transistor 6111 corresponds to the p-channel thin film transistor 176, and the light-emitting element 6113 corresponds to the light-emitting element 190, respectively.

トランジスタ６１１０のゲートは配線６１１６と接続し、ソース及びドレインの一方は配線６１１４と接続し、ソース及びドレインの他方はトランジスタ６１１１のゲート、及び容量素子６１１２の一方の端子と接続している。容量素子６１１２の一方の端子はトランジスタ６１１０及び６１１１と接続し、他方の端子は配線６１１５と接続している。トランジスタ６１１１のソース及びドレインの一方は配線６１１５と接続し、他方は発光素子６１１３と接続している。配線６１１６は走査（ゲート）線、配線６１１４は信号（ソース）線、配線６１１５は電源線として機能する。トランジスタ６１１０はスイッチング機能を有するスイッチング用トランジスタであり、トランジスタ６１１１はカットオフ電流を低減した駆動用トランジスタである。 The gate of the transistor 6110 is connected to the wiring 6116, one of the source and the drain is connected to the wiring 6114, and the other of the source and the drain is connected to the gate of the transistor 6111 and one terminal of the capacitor 6112. One terminal of the capacitor 6112 is connected to the transistors 6110 and 6111 and the other terminal is connected to the wiring 6115. One of a source and a drain of the transistor 6111 is connected to the wiring 6115 and the other is connected to the light-emitting element 6113. The wiring 6116 functions as a scanning (gate) line, the wiring 6114 functions as a signal (source) line, and the wiring 6115 functions as a power supply line. The transistor 6110 is a switching transistor having a switching function, and the transistor 6111 is a driving transistor with reduced cut-off current.

駆動用ｐチャネル型薄膜トランジスタであるトランジスタ６１１１のドレイン（またはソース）は電源線である配線６１１５に接続されている。配線にはアノード電位が印加されている。スイッチング用薄膜トランジスタであるトランジスタ６１１０をオンし、消去信号として配線６１１５と同じアノード電位を入力すると、駆動用ｐチャネル型薄膜トランジスタであるトランジスタ６１１１のゲートはアノード電位となる。このときの駆動用ｐチャネル型薄膜トランジスタであるトランジスタ６１１１のゲート及びソース間の電圧（Ｖｇｓ）はＶｇｓ＝０である。駆動用ｐチャネル型薄膜トランジスタにおいてＶｇｓ＝０の時にオフとなるので、発光素子に電流が流れず黒表示を行うことができる。 The drain (or source) of the transistor 6111 which is a driving p-channel thin film transistor is connected to a wiring 6115 which is a power supply line. An anode potential is applied to the wiring. When the transistor 6110 which is a switching thin film transistor is turned on and the same anode potential as that of the wiring 6115 is input as an erasing signal, the gate of the transistor 6111 which is a driving p-channel thin film transistor becomes an anode potential. At this time, the voltage (V gs ) between the gate and the source of the transistor 6111 which is a driving p-channel thin film transistor is V gs = 0. Since the p-channel thin film transistor for driving is turned off when V gs = 0, no current flows through the light emitting element and black display can be performed.

スイッチング用薄膜トランジスタであるトランジスタ６１１０をオフすると、トランジスタ６１１０の寄生容量等により駆動用ｐチャネル型薄膜トランジスタであるトランジスタ６１１１のゲート電位が降下するため、駆動用ｐチャネル型薄膜トランジスタであるトランジスタ６１１１のＶｇｓがマイナス側にシフトする。このＶｇｓのシフトにより駆動用ｐチャネル型薄膜トランジスタであるトランジスタ６１１１がオンし、電流が流れると発光素子が微発光して黒表示不良が観測されてしまう。これを防ぐためには、本発明を用いて、駆動用ｐチャネル型薄膜トランジスタであるトランジスタ６１１１のカットオフ電流を低減させるためＶｇｓ＝−３．５Ｖでオンするようにしきい値電圧（Ｖｔｈ）を予めマイナス側にしておく。なお、消去信号として電源線と同じアノード電位を用いているのは電源削減のためである。 When the transistor 6110 which is a switching thin film transistor is turned off, the gate potential of the transistor 6111 which is a driving p-channel thin film transistor drops due to the parasitic capacitance of the transistor 6110 and the like, so that V gs of the transistor 6111 which is a driving p-channel thin film transistor is Shift to the minus side. Due to this shift in V gs , the transistor 6111 which is a p-channel thin film transistor for driving is turned on, and when a current flows, the light emitting element emits light slightly and a black display defect is observed. In order to prevent this, by using the present invention, the threshold voltage (V th ) is turned on at V gs = −3.5 V in order to reduce the cutoff current of the transistor 6111 which is a driving p-channel thin film transistor. Set to the minus side in advance. The reason why the same anode potential as that of the power supply line is used as the erase signal is to reduce the power supply.

一方、信号線駆動回路（ソースドライバーともいう）に用いられる高速動作が必要とされる薄膜トランジスタ、あるいはアノード電圧の低い薄膜トランジスタのチャネル領域にはｐ型を付与する不純物元素を添加し、そのしきい値電圧をプラスにシフトするように制御する方が消費電力が下がり好ましい。従って本発明ではｐチャネル型トランジスタにおいて、チャネルドープの有無によりそれぞれ２種類どちらかのしきい値を有することができる。 On the other hand, an impurity element imparting p-type conductivity is added to a channel region of a thin film transistor that requires high-speed operation or is used for a signal line driver circuit (also referred to as a source driver) or a thin film transistor having a low anode voltage, and a threshold value thereof. It is preferable to control the voltage so as to shift to a positive value because power consumption is reduced. Therefore, in the present invention, the p-channel transistor can have either of two kinds of threshold values depending on the presence or absence of channel doping.

黒表示不良の視認を防ぐためには、黒表示のときの発光素子の輝度を０．１ｃｄ／ｍ２以下とすればよい。本発明を用いた駆動用ｐチャネル型薄膜トランジスタであるトランジスタ６１１１を用いると、トランジスタ６１１１のしきい値電圧Ｖｔｈを−１．１Ｖ以下、Ｖｇｓ＝０のときの電流値であるカットオフ電流Ｉｃｕｔを２×１０−１１以下とすることができ、黒表示時の発光素子の輝度を０．１ｃｄ／ｍ２に抑えることができる。従って、黒表示時に視認で観察できるような微発光により表示不良が生じることを防ぐことができ、視認性の優れた高画質な表示を行うことができる。 In order to prevent the black display from being visually recognized, the luminance of the light-emitting element during black display may be 0.1 cd / m 2 or less. When the transistor 6111 which is a p-channel thin film transistor for driving using the present invention is used, a cutoff current Icut which is a current value when the threshold voltage Vth of the transistor 6111 is −1.1 V or less and V gs = 0 is obtained. be a 2 × 10 -11 or less, it is possible to suppress the luminance of the light emitting element at the time of black display in 0.1 cd / m 2. Therefore, it is possible to prevent a display defect from being caused by the slight light emission that can be visually observed during black display, and it is possible to perform a high-quality display with excellent visibility.

本発明においては、発光素子１９０と電気的に接続し、発光素子１９０を駆動させる薄膜トランジスタとして、ｐチャネル型薄膜トランジスタ１７６を用いる場合、そのｐチャネル型薄膜トランジスタのチャネル領域にはしきい値補正を目的とするｐ型を付与する不純物元素の導入を行わない。 In the present invention, when a p-channel thin film transistor 176 is used as a thin film transistor that is electrically connected to and drives the light-emitting element 190, the channel region of the p-channel thin film transistor is used for threshold correction. Impurity elements imparting p-type are not introduced.

チャネルドープを行うと、薄膜トランジスタのしきい値がプラスにシフトするので、チャネルドープを行わず不純物元素を低濃度としたｐチャネル型薄膜トランジスタの方がしきい値がマイナスにある。従って、ゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）が小さくなる。画素において発光素子を非発光状態とし、黒表示を行う場合に、駆動用ｐチャネル型薄膜トランジスタと接続する発光素子に電流が流れ微かな発光が生じてしまうことを防ぐことができる。また、カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。 When channel doping is performed, the threshold value of the thin film transistor is shifted to a positive value. Therefore, the threshold value of the p-channel thin film transistor in which the impurity element is low concentration without channel doping is negative. Therefore, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, becomes small. When a light emitting element is set to a non-light emitting state in a pixel and black display is performed, it is possible to prevent a slight flow of light from flowing through the light emitting element connected to the driving p-channel thin film transistor. Also, the lower the cut-off current (Icut), the lower the power consumption.

本実施の形態で適用することができる発光素子１９０の構成を、図１８を用いて詳細に説明する。なお図１８において第１の電極層８７０は、図１における第１の電極層３９６に対応し、電界発光層８６０は、電界発光層１８８に対応し、第２の電極層８５０は第２の電極層１８９に対応する。 A structure of the light-emitting element 190 which can be applied in this embodiment mode will be described in detail with reference to FIGS. 18, the first electrode layer 870 corresponds to the first electrode layer 396 in FIG. 1, the electroluminescent layer 860 corresponds to the electroluminescent layer 188, and the second electrode layer 850 corresponds to the second electrode. Corresponds to layer 189.

図１８は発光素子の素子構造であり、第１の電極層８７０と第２の電極層８５０との間に、有機化合物と無機化合物を混合してなる電界発光層８６０が挟持されている発光素子である。電界発光層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されており、特に第１の層８０４および第３の層８０２に大きな特徴を有する。 FIG. 18 illustrates an element structure of a light-emitting element, in which an electroluminescent layer 860 formed by mixing an organic compound and an inorganic compound is sandwiched between a first electrode layer 870 and a second electrode layer 850. It is. The electroluminescent layer 860 includes a first layer 804, a second layer 803, and a third layer 802 as shown in the drawing, and particularly has a great feature in the first layer 804 and the third layer 802. .

まず、第１の層８０４は、第２の層８０３にホールを輸送する機能を担う層であり、少なくとも第１の有機化合物と、第１の有機化合物に対して電子受容性を示す第１の無機化合物とを含む構成である。重要なのは、単に第１の有機化合物と第１の無機化合物が混ざり合っているのではなく、第１の無機化合物が第１の有機化合物に対して電子受容性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第１の有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性、ホール輸送性を示す。 First, the first layer 804 is a layer that has a function of transporting holes to the second layer 803, and includes a first organic compound and a first organic electron-accepting property with respect to the first organic compound. It is a structure containing an inorganic compound. What is important is not simply that the first organic compound and the first inorganic compound are mixed, but the first inorganic compound exhibits an electron accepting property with respect to the first organic compound. By adopting such a configuration, a large number of hole carriers are generated in the first organic compound which has essentially no inherent carrier, and exhibits extremely excellent hole injection properties and hole transport properties.

したがって第１の層８０４は、無機化合物を混合することによって得られると考えられている効果（耐熱性の向上など）だけでなく、優れた導電性（第１の層８０４においては特に、ホール注入性および輸送性）をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来のホール輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第１の層８０４を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。 Therefore, the first layer 804 has not only effects (such as improved heat resistance) that are considered to be obtained by mixing an inorganic compound, but also excellent conductivity (in particular, in the first layer 804, hole injection). And transportability) can also be obtained. This is an effect that cannot be obtained with a conventional hole transport layer in which an organic compound and an inorganic compound that do not have an electronic interaction with each other are simply mixed. Due to this effect, the drive voltage can be made lower than in the prior art. Further, since the first layer 804 can be thickened without causing an increase in driving voltage, a short circuit of an element due to dust or the like can be suppressed.

ところで、上述したように、第１の有機化合物にはホールキャリアが発生するため、第１の有機化合物としてはホール輸送性の有機化合物が好ましい。ホール輸送性の有機化合物としては、例えば、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、ＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡなどに代表される芳香族アミン化合物は、ホールキャリアを発生しやすく、第１の有機化合物として好適な化合物群である。 By the way, as described above, since hole carriers are generated in the first organic compound, the first organic compound is preferably a hole-transporting organic compound. Examples of the hole transporting organic compound include phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), 4,4 ′, 4 ″ -tris (N, N -Diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3 , 5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N′-diphenyl-N, N′-bis (3-methylphenyl) -1,1 ′ -Biphenyl-4,4'-diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N -[4-di m-tolyl) amino] phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4 ′, 4 ″ -tris (N-carbazolyl) triphenylamine (abbreviation: TCTA), and the like. It is not limited to. Among the above-mentioned compounds, aromatic amine compounds represented by TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, etc. are likely to generate hole carriers and are suitable as the first organic compound. A group.

一方、第１の無機化合物は、第１の有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第４族乃至第１２族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第４族乃至第８族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。 On the other hand, the first inorganic compound may be anything as long as it can easily receive electrons from the first organic compound, and various metal oxides or metal nitrides can be used. Any transition metal oxide belonging to Group 12 is preferable because it easily exhibits electron acceptability. Specific examples include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Among the metal oxides described above, any of the transition metal oxides in Groups 4 to 8 of the periodic table has a high electron accepting property and is a preferred group. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.

なお、第１の層８０４は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。 Note that the first layer 804 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained.

次に、第３の層８０２について説明する。第３の層８０２は、第２の層８０３に電子を輸送する機能を担う層であり、少なくとも第３の有機化合物と、第３の有機化合物に対して電子供与性を示す第３の無機化合物とを含む構成である。重要なのは、単に第３の有機化合物と第３の無機化合物が混ざり合っているのではなく、第３の無機化合物が第３の有機化合物に対して電子供与性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第３の有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性、電子輸送性を示す。 Next, the third layer 802 will be described. The third layer 802 is a layer having a function of transporting electrons to the second layer 803, and includes at least a third organic compound and a third inorganic compound that exhibits an electron donating property with respect to the third organic compound. It is the structure containing these. What is important is not that the third organic compound and the third inorganic compound are merely mixed, but that the third inorganic compound exhibits an electron donating property with respect to the third organic compound. By adopting such a structure, a large number of electron carriers are generated in the third organic compound which has essentially no inherent carrier, and exhibits extremely excellent electron injecting properties and electron transporting properties.

したがって第３の層８０２は、無機化合物を混合することによって得られると考えられている効果（耐熱性の向上など）だけでなく、優れた導電性（第３の層８０２においては特に、電子注入性および輸送性）をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来の電子輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第３の層８０２を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。 Therefore, the third layer 802 has not only an effect (such as improvement in heat resistance) considered to be obtained by mixing an inorganic compound but also excellent conductivity (especially in the third layer 802, electron injection). And transportability) can also be obtained. This is an effect that cannot be obtained with a conventional electron transport layer in which an organic compound and an inorganic compound that do not have an electronic interaction with each other are simply mixed. Due to this effect, the drive voltage can be made lower than in the prior art. In addition, since the third layer 802 can be thickened without causing an increase in driving voltage, a short circuit of an element due to dust or the like can be suppressed.

ところで、上述したように、第３の有機化合物には電子キャリアが発生するため、第３の有機化合物としては電子輸送性の有機化合物が好ましい。電子輸送性の有機化合物としては、例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２’−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ビフェニリル）−４−（４−エチルフェニル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などに代表される芳香環を含むキレート配位子を有するキレート金属錯体や、ＢＰｈｅｎ、ＢＣＰなどに代表されるフェナントロリン骨格を有する有機化合物や、ＰＢＤ、ＯＸＤ−７などに代表されるオキサジアゾール骨格を有する有機化合物は、電子キャリアを発生しやすく、第３の有機化合物として好適な化合物群である。 By the way, as described above, since an electron carrier is generated in the third organic compound, the third organic compound is preferably an electron-transporting organic compound. Examples of the electron-transporting organic compound include tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [ h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (abbreviation: BAlq), bis [2- (2′-hydroxyphenyl) benzoxa Zolato] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 2- (4-biphenylyl) -5- (4-tert-butylphenyl)- , 3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD) -7), 2,2 ′, 2 ″-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (abbreviation: TPBI), 3- (4-biphenylyl)- 4-phenyl-5- (4-tert-butylphenyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4- tert-butylphenyl) -1,2,4-triazole (abbreviation: p-EtTAZ) and the like, but are not limited thereto. Among the compounds described above, a chelate metal complex having a chelate ligand containing an aromatic ring typified by Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , Zn (BTZ) 2 , Organic compounds having a phenanthroline skeleton typified by BPhen, BCP, etc., and organic compounds having an oxadiazole skeleton typified by PBD, OXD-7, etc., are likely to generate electron carriers and are suitable as a third organic compound. Compound group.

一方、第３の無機化合物は、第３の有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。 On the other hand, the third inorganic compound may be anything as long as it easily gives electrons to the third organic compound, and various metal oxides or metal nitrides can be used. Earth metal oxides, rare earth metal oxides, alkali metal nitrides, alkaline earth metal nitrides, and rare earth metal nitrides are preferable because they easily exhibit electron donating properties. Specific examples include lithium oxide, strontium oxide, barium oxide, erbium oxide, lithium nitride, magnesium nitride, calcium nitride, yttrium nitride, and lanthanum nitride. In particular, lithium oxide, barium oxide, lithium nitride, magnesium nitride, and calcium nitride are preferable because they can be vacuum-deposited and are easy to handle.

なお、第３の層８０２は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。 Note that the third layer 802 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained.

次に、第２の層８０３について説明する。第２の層８０３は発光機能を担う層であり、発光性の第２の有機化合物を含む。また、第２の無機化合物を含む構成であってもよい。第２の層８０３は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、第２の層８０３は、第１の層８０４や第３の層８０２に比べて電流が流れにくいと考えられるため、その膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。 Next, the second layer 803 will be described. The second layer 803 is a layer having a light emitting function and includes a light emitting second organic compound. Moreover, the structure containing a 2nd inorganic compound may be sufficient. The second layer 803 can be formed using various light-emitting organic compounds and inorganic compounds. However, since the second layer 803 is less likely to flow current than the first layer 804 and the third layer 802, the thickness is preferably about 10 nm to 100 nm.

第２の有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。 The second organic compound is not particularly limited as long as it is a luminescent organic compound. For example, 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), 9,10-di (2 -Naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4,4'-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T , Perylene, rubrene, periflanthene, 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- ( Dicyanomethylene) -2-methyl- [p- (dimethylamino) styryl] -4H-pyran (abbreviation: DCM1), 4- (di Cyanomethylene) -2-methyl-6- [2- (julolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) ) Styryl] -4H-pyran (abbreviation: BisDCM) and the like. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ′ ] iridium (picolinate) (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) ) Phenyl] pyridinato-N, C 2 ′ } iridium (picolinate) (abbreviation: Ir (CF 3 ppy) 2 (pic)), tris (2-phenylpyridinato-N, C 2 ′ ) iridium (abbreviation: Ir (Ppy) 3 ), bis (2-phenylpyridinato-N, C 2 ′ ) iridium (acetylacetonate) (abbreviation: Ir (ppy) 2 (acac)), bis [2- (2′-thienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (thp) 2 (acac )), bis (2-phenylquinolinato--N, C 2') iridium (Asechirua Tonato) (abbreviation: Ir (pq) 2 (acac )), bis [2- (2'-benzothienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (btp) 2 (acac A compound capable of emitting phosphorescence such as)) can also be used.

第２の層８０３を一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。 As the second layer 803, a triplet excited light-emitting material containing a metal complex or the like may be used in addition to a singlet excited light-emitting material. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

また、第２の層８０３においては、上述した発光を示す第２の有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように第２の有機化合物以外に添加する有機化合物は、第２の有機化合物を効率良く発光させるため、第２の有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ第２の有機化合物よりも多く添加されていることが好ましい（それにより、第２の有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、第２の有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。 Further, in the second layer 803, not only the second organic compound that emits light but also other organic compounds may be added. Examples of the organic compound that can be added include TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , and Zn (BTZ) described above. 2 , BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi, etc., 4,4′-bis (N-carbazolyl) biphenyl (abbreviation: CBP), 1 , 3,5-tris [4- (N-carbazolyl) phenyl] benzene (abbreviation: TCPB) can be used, but is not limited thereto. In addition, the organic compound added in addition to the second organic compound in this way has an excitation energy larger than the excitation energy of the second organic compound in order to efficiently emit the second organic compound, and the second organic compound. It is preferable to add more than the organic compound (by this, concentration quenching of the second organic compound can be prevented). Or as another function, you may show light emission with a 2nd organic compound (Thereby, white light emission etc. are also attained).

第２の層８０３は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。 The second layer 803 may have a structure in which a light emitting layer having a different emission wavelength band is formed for each pixel to perform color display. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, it is possible to improve color purity and prevent mirror reflection (reflection) of the pixel portion by providing a filter that transmits light in the emission wavelength band on the light emission side of the pixel. Can do. By providing the filter, it is possible to omit a circularly polarizing plate that has been conventionally required, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

第２の層８０３で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。 The material that can be used for the second layer 803 may be a low molecular weight organic light emitting material or a high molecular weight organic light emitting material. The polymer organic light emitting material has higher physical strength and higher device durability than the low molecular weight material. In addition, since the film can be formed by coating, the device can be manufactured relatively easily.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。 Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。 Examples of the polyparaphenylene vinylene include poly (paraphenylene vinylene) [PPV] derivatives, poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. Examples of polyparaphenylene include derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

前記第２の無機化合物としては、第２の有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、第２の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。 The second inorganic compound may be any inorganic compound as long as it is difficult to quench the light emission of the second organic compound, and various metal oxides and metal nitrides can be used. In particular, a metal oxide of Group 13 or Group 14 of the periodic table is preferable because it is difficult to quench the light emission of the second organic compound, and specifically, aluminum oxide, gallium oxide, silicon oxide, and germanium oxide are preferable. . However, it is not limited to these.

なお、第２の層８０３は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。 Note that the second layer 803 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, an electrode layer for this purpose is provided, or a light-emitting material is dispersed. Modifications can be made without departing from the spirit of the present invention.

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光表示装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。 A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be delayed, and the reliability of the light-emitting display device can be improved. Further, either digital driving or analog driving can be applied.

よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。 Therefore, a color filter (colored layer) may be formed on the sealing substrate. The color filter (colored layer) can be formed by an evaporation method or a droplet discharge method. When the color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can be corrected so that a broad peak becomes a sharp peak in the emission spectrum of each RGB.

単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば第２の基板（封止基板）に形成し、基板へ張り合わせればよい。 Full color display can be performed by forming a material exhibiting monochromatic light emission and combining a color filter and a color conversion layer. The color filter (colored layer) and the color conversion layer may be formed, for example, on the second substrate (sealing substrate) and attached to the substrate.

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。 Of course, monochromatic light emission may be displayed. For example, an area color type display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.

第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図１８（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図１８（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層８７０、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４のホール注入、ホール輸送特性や、第３の層８０２の電子注入、電子輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。 The materials of the first electrode layer 870 and the second electrode layer 850 need to be selected in consideration of the work function, and both the first electrode layer 870 and the second electrode layer 850 are anodes depending on the pixel structure. Or a cathode. In the case where the polarity of the driving thin film transistor is a p-channel type, the first electrode layer 870 may be an anode and the second electrode layer 850 may be a cathode as illustrated in FIG. In the case where the polarity of the driving thin film transistor is an n-channel type, it is preferable that the first electrode layer 870 be a cathode and the second electrode layer 850 be an anode as shown in FIG. Materials that can be used for the first electrode layer 870 and the second electrode layer 850 are described. In the case where the first electrode layer 870 and the second electrode layer 850 function as anodes, a material having a high work function (specifically, a material of 4.5 eV or more) is preferable, and the first electrode layer 870 and the second electrode layer 870 In the case where the electrode layer 850 functions as a cathode, a material having a low work function (specifically, a material having a value of 3.5 eV or less) is preferable. However, since the hole injection and hole transport characteristics of the first layer 804 and the electron injection and electron transport characteristics of the third layer 802 are excellent, both the first electrode layer 870 and the second electrode layer 850 are almost all. Various materials can be used without being restricted by work function.

図１８（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、Ｔｉ、窒化チタン、ＴｉＳｉＸＮＹ、Ｎｉ、Ｗ、ＷＳｉＸ、窒化タングステン、ＷＳｉＸＮＹ、ＮｂＮ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。 18A and 18B has a structure in which light is extracted from the first electrode layer 870, the second electrode layer 850 does not necessarily have a light-transmitting property. The second electrode layer 850, Ti, titanium nitride, TiSi X N Y, Ni, W, WSi X, tungsten nitride, WSi X N Y, NbN, Cr, Pt, Zn, Sn, In, Ta, Al, A film mainly composed of an element selected from Cu, Au, Ag, Mg, Ca, Li or Mo, an alloy material or a compound material containing the element as a main component, or a laminated film thereof having a total film thickness of 100 nm to 800 nm. It may be used in the range.

第２の電極層８５０は、蒸着法、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法などを用いて形成することができる。 The second electrode layer 850 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a droplet discharge method, or the like.

また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両面放射構造とすることができる。 In addition, when a light-transmitting conductive material such as a material used for the first electrode layer 870 is used for the second electrode layer 850, light is extracted from the second electrode layer 850, so that the light-emitting element can emit light. The emitted light may have a dual emission structure in which both the first electrode layer 870 and the second electrode layer 850 are emitted.

なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。 Note that the light-emitting element of the present invention has various variations by changing types of the first electrode layer 870 and the second electrode layer 850.

図１８（Ｂ）は、電界発光層８６０が、第１の電極層８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で構成されているケースである。 FIG. 18B illustrates a case where the electroluminescent layer 860 includes the third layer 802, the second layer 803, and the first layer 804 in this order from the first electrode layer 870 side.

以上で述べたように、本発明の発光素子は、第１の電極層８７０と第２の電極層８５０との間に挟持された層が、有機化合物と無機化合物が複合された層を含む電界発光層８６０から成っている。そして、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層（すなわち、第１の層８０４および第３の層８０２）が設けられている有機及び無機複合型の発光素子である。また、上記第１の層８０４、第３の層８０２は、第１の電極層８７０側に設けられる場合、特に有機化合物と無機化合物が複合された層である必要があり、第２の電極層８５０側に設けられる場合、有機化合物、無機化合物のみであってもよい。 As described above, in the light-emitting element of the present invention, the electric field in which the layer sandwiched between the first electrode layer 870 and the second electrode layer 850 includes a layer in which an organic compound and an inorganic compound are combined is included. The light emitting layer 860 is formed. Then, by mixing the organic compound and the inorganic compound, there are provided layers (that is, the first layer 804 and the third layer 802) that can obtain functions of high carrier injection and carrier transport that cannot be obtained independently. This is an organic and inorganic composite light emitting element. In addition, when the first layer 804 and the third layer 802 are provided on the first electrode layer 870 side, the first layer 804 and the third layer 802 need to be a layer in which an organic compound and an inorganic compound are combined. When provided on the 850 side, only an organic compound or an inorganic compound may be used.

なお、電界発光層８６０は有機化合物と無機化合物が混合された層であるが、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。 Note that although the electroluminescent layer 860 is a layer in which an organic compound and an inorganic compound are mixed, various methods can be used as a formation method thereof. For example, there is a technique in which both an organic compound and an inorganic compound are evaporated by resistance heating and co-evaporated. In addition, while the organic compound is evaporated by resistance heating, the inorganic compound may be evaporated by electron beam (EB) and co-evaporated. Further, there is a method of evaporating the organic compound by resistance heating and simultaneously sputtering the inorganic compound and depositing both at the same time. In addition, the film may be formed by a wet method.

また、第１の電極層８７０および第２の電極層８５０に関しても同様に、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング、湿式法などを用いることができる。 Similarly, for the first electrode layer 870 and the second electrode layer 850, a vapor deposition method using resistance heating, an EB vapor deposition method, a sputtering method, a wet method, or the like can be used.

図１８（Ｃ）は、図１８（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図１８（Ｄ）は、図１８（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。 FIG. 18C illustrates a structure in which a reflective electrode layer is used for the first electrode layer 870 and a light-transmitting electrode layer is used for the second electrode layer 850 in FIG. Light emitted from the element is reflected by the first electrode layer 870 and transmitted through the second electrode layer 850 to be emitted. Similarly, in FIG. 18D, a reflective electrode layer is used for the first electrode layer 870 and a light-transmitting electrode layer is used for the second electrode layer 850 in FIG. 18B. The light emitted from the light emitting element is reflected by the first electrode layer 870 and is transmitted through the second electrode layer 850 and emitted.

図１に示した本実施の形態の表示装置において、発光素子１９０から発した光は、第１の電極層３９６側から、図１中の矢印の方向に透過して射出される。 In the display device of this embodiment mode illustrated in FIG. 1, light emitted from the light emitting element 190 is transmitted through the direction of the arrow in FIG. 1 and emitted from the first electrode layer 396 side.

第２の電極層１８９を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。また、シロキサン樹脂を用いてもよい。 It is effective to provide a passivation film so as to cover the second electrode layer 189. Examples of the passivation film include silicon nitride, silicon oxide, silicon oxynitride (SiON), silicon nitride oxide (SiNO), aluminum nitride (AlN), aluminum oxynitride (AlON), and oxynitride in which the nitrogen content is higher than the oxygen content The insulating film includes aluminum (AlNO) or aluminum oxide, diamond-like carbon (DLC), and a nitrogen-containing carbon film (CN), and a single layer or a combination of the insulating films can be used. A siloxane resin may also be used.

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層１８８の上方にも容易に成膜することができる。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、ＣＮ膜は反応ガスとしてＣ２Ｈ４ガスとＮ２ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く、電界発光層１８８の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層１８８が酸化するといった問題を防止できる。 At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer 188 having low heat resistance. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The CN film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer 188. Therefore, the problem that the electroluminescent layer 188 is oxidized during the subsequent sealing process can be prevented.

このように発光素子１９０が形成された基板１００と、封止基板１９５とをシール材１９２によって固着し、発光素子を封止する（図１参照。）。本発明の表示装置においては、シール材１９２と絶縁層１８６とを接しないように離して形成する。このようにシール材と、絶縁層１８６とを離して形成すると、絶縁層１８６に吸湿性の高い有機材料を用いた絶縁材料を用いても、水分が侵入しにくく、発光素子の劣化が防止でき、表示装置の信頼性が向上する。シール材１９２としては、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリシジルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域には充填材１９３を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。本実施の形態は、下面射出型のため、充填材１９３は透光性を有する必要はないが、充填材１９３を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。 The substrate 100 over which the light-emitting element 190 is formed in this manner and the sealing substrate 195 are fixed with a sealant 192 to seal the light-emitting element (see FIG. 1). In the display device of the present invention, the sealing material 192 and the insulating layer 186 are formed so as not to contact each other. When the sealing material and the insulating layer 186 are separated from each other in this manner, moisture does not easily enter even when an insulating material using a highly hygroscopic organic material is used for the insulating layer 186, and deterioration of the light-emitting element can be prevented. This improves the reliability of the display device. As the sealant 192, it is typically preferable to use a visible light curable resin, an ultraviolet curable resin, or a thermosetting resin. For example, bisphenol A type liquid resin, bisphenol A type solid resin, bromine-containing epoxy resin, bisphenol F type resin, bisphenol AD type resin, phenol type resin, cresol type resin, novolac type resin, cyclic aliphatic epoxy resin, epibis type epoxy Epoxy resins such as resins, glycidyl ester resins, glycidyl amine resins, heterocyclic epoxy resins, and modified epoxy resins can be used. Note that a region surrounded by the sealant may be filled with a filler 193, or nitrogen or the like may be sealed by sealing in a nitrogen atmosphere. Since this embodiment mode is a bottom emission type, the filler 193 does not need to have translucency, but in the case of a structure in which light is extracted through the filler 193, the filler 193 needs to have translucency. Typically, a visible light curable, ultraviolet curable, or thermosetting epoxy resin may be used. Through the above steps, a display device having a display function using a light-emitting element in this embodiment is completed. Further, the filler can be dropped in a liquid state and filled in the display device.

ディスペンサ方式を採用した滴下注入法を、図１５を用いて説明する。図１５の滴下注入法は、制御装置４０、撮像手段４２、ヘッド４３、充填材３３、マーカー３５、マーカー４５、バリア層３４、シール材３２、ＴＦＴ基板３０、対向基板２０からなる。シール材３２で閉ループを形成し、その中にヘッド４３より充填材３３を１回若しくは複数回滴下する。充填材材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域に付着する。一方、充填材材料の粘性が低い場合には、図１５のように間欠的に吐出され充填材が滴下される。そのとき、シール材３２と充填材３３とが反応することを防ぐため、バリア層３４を設けてもよい。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、充填材が充填された状態とする。この充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。 A dropping injection method employing a dispenser method will be described with reference to FIG. 15 includes a control device 40, an imaging means 42, a head 43, a filler 33, a marker 35, a marker 45, a barrier layer 34, a sealing material 32, a TFT substrate 30, and a counter substrate 20. A closed loop is formed by the sealing material 32, and the filler 33 is dropped from the head 43 once or a plurality of times. When the viscosity of the filler material is high, the filler material is discharged continuously and adheres to the formation region while being connected. On the other hand, when the viscosity of the filler material is low, the filler material is intermittently discharged and the filler is dropped as shown in FIG. At that time, a barrier layer 34 may be provided to prevent the sealing material 32 and the filler 33 from reacting. Then, a board | substrate is bonded together in a vacuum, and ultraviolet curing is performed after that, and it is set as the state with which the filler was filled. When a hygroscopic substance such as a desiccant is used as the filler, a further water absorption effect can be obtained and deterioration of the element can be prevented.

ＥＬ表示パネル内には素子の水分による劣化を防ぐため、乾燥剤を設置する。本実施の形態では、乾燥剤は、画素領域を取り囲むように封止基板に形成された凹部に設置され、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥剤を形成し、吸水面積を広く取っているので、吸水効果が高い。また、直接発光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。 A desiccant is installed in the EL display panel in order to prevent deterioration of the element due to moisture. In this embodiment mode, the desiccant is provided in a recess formed in the sealing substrate so as to surround the pixel region, and the thickness is not hindered. Moreover, since the desiccant is formed also in the area | region corresponding to a gate wiring layer and the water absorption area is taken wide, the water absorption effect is high. Further, since the desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。 Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Either a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

図１０に、本実施の形態で作製する図１の表示装置において、ソース電極層又はドレイン電極層と第１の電極層が直接接して電気的な接続を行うのではなく、配線層を介して接続する例を示す。図１０の表示装置において、発光素子を駆動する薄膜トランジスタのソース電極層又はドレイン電極層と、第１の電極層３９５とは配線層１９９を介して電気的に接続している。また、図１０では、配線層１９９の上に第１の電極層３９５が一部積層するように接続しているが、先に第１の電極層３９５を形成し、その第１の電極層３９５上に接するように配線層１９９を形成する構成でもよい。 In the display device in FIG. 1 manufactured in this embodiment mode in FIG. 10, the source electrode layer or the drain electrode layer and the first electrode layer are not in direct contact with each other and are not electrically connected, but through the wiring layer. An example of connection is shown. In the display device in FIG. 10, the source electrode layer or the drain electrode layer of the thin film transistor for driving the light-emitting element and the first electrode layer 395 are electrically connected to each other through the wiring layer 199. In FIG. 10, the first electrode layer 395 is connected to the wiring layer 199 so as to be partially stacked. However, the first electrode layer 395 is formed first, and the first electrode layer 395 is formed. The wiring layer 199 may be formed so as to be in contact with the top.

本実施の形態では、外部端子接続領域２０２において、端子電極層１７８に異方性導電層１９６によってＦＰＣ１９４を接続し、外部と電気的に接続する構造とする。また表示装置の上面図である図１（Ａ）で示すように、本実施の形態において作製される表示装置は信号線駆動回路を有する周辺駆動回路領域２０４、周辺駆動回路領域２０９のほかに、走査線駆動回路を有する周辺駆動回路領域２０７、周辺駆動回路領域２０８が設けられている。 In this embodiment mode, the FPC 194 is connected to the terminal electrode layer 178 with the anisotropic conductive layer 196 in the external terminal connection region 202 so as to be electrically connected to the outside. As shown in FIG. 1A, which is a top view of the display device, the display device manufactured in this embodiment includes a peripheral driver circuit region 204 and a peripheral driver circuit region 209 each including a signal line driver circuit. A peripheral driving circuit region 207 having a scanning line driving circuit and a peripheral driving circuit region 208 are provided.

本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、周辺駆動回路としてＩＣチップを前述したＣＯＧ方式やＴＡＢ方式によって実装したものでもよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良い。 In this embodiment mode, the circuit is formed as described above. However, the present invention is not limited to this, and an IC chip may be mounted as a peripheral driver circuit by the above-described COG method or TAB method. Further, the gate line driver circuit and the source line driver circuit may be plural or singular.

また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。 In the display device of the present invention, the screen display driving method is not particularly limited. For example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the display device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.

さらに、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。 Furthermore, in a display device in which a video signal is digital, there are a video signal input to a pixel having a constant voltage (CV) and a constant current (CC). A video signal having a constant voltage (CV) includes a constant voltage (CVCV) applied to the light emitting element and a constant current (CVCC) applied to the light emitting element. In addition, a video signal having a constant current (CC) includes a constant voltage (CCCV) applied to the light emitting element and a constant current (CCCC) applied to the light emitting element.

本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を提供することができる。またそのような表示装置を複雑な工程を必要とせずに高い信頼性を付与して作製することができる。
る。 By using the present invention, a highly reliable display device having a high-quality display function with excellent visibility can be provided. Further, such a display device can be manufactured with high reliability without requiring a complicated process.
The

（実施の形態２）
本実施の形態では、高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的とした表示装置、及び表示装置の作製方法を、図７乃至図９を用いて詳細に説明する。本実施の形態は、実施の形態１で作製した表示装置において、第２の層間絶縁層を形成しない例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。 (Embodiment 2)
In this embodiment mode, a display device which has a high-contrast, high-visibility display function with high image quality and is intended to provide high reliability, and a method for manufacturing the display device are described with reference to FIGS. 9 will be described in detail. This embodiment shows an example in which the second interlayer insulating layer is not formed in the display device manufactured in Embodiment 1. Therefore, repetitive description of the same portion or a portion having a similar function is omitted.

実施の形態１で示したように、基板１００上にｐチャネル型薄膜トランジスタ１７３、ｎチャネル型薄膜トランジスタ１７４、ｎチャネル型薄膜トランジスタ１７５、ｐチャネル型薄膜トランジスタ１７６を形成し、絶縁膜１６７、絶縁膜１６８を形成する。各薄膜トランジスタには半導体層のソース領域又はドレイン領域に接続するソース電極層又はドレイン電極層が形成されている。画素領域２０６に設けられたｐチャネル型薄膜トランジスタ１７６におけるソース電極層又はドレイン電極層１７２ｂに接して第１の電極層１８５を形成する（図７（Ａ）参照。）。 As shown in Embodiment Mode 1, a p-channel thin film transistor 173, an n-channel thin film transistor 174, an n-channel thin film transistor 175, and a p-channel thin film transistor 176 are formed over the substrate 100, and an insulating film 167 and an insulating film 168 are formed. To do. Each thin film transistor is provided with a source electrode layer or a drain electrode layer connected to a source region or a drain region of the semiconductor layer. A first electrode layer 185 is formed in contact with the source or drain electrode layer 172b in the p-channel thin film transistor 176 provided in the pixel region 206 (see FIG. 7A).

第１の電極層１８５は画素電極として機能し、実施の形態１における第１の電極層３９６と同様な材料と工程で形成すればよい。透光性電極層である第１の電極層１８５に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。また酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物に酸化珪素を添加してもよい。 The first electrode layer 185 functions as a pixel electrode and may be formed using a material and a process similar to those of the first electrode layer 396 in Embodiment 1. Specifically, a transparent conductive film made of a light-transmitting conductive material may be used for the first electrode layer 185 that is a light-transmitting electrode layer. Indium oxide containing tungsten oxide or indium containing tungsten oxide may be used. Zinc oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Further, silicon oxide may be added to indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, or indium tin oxide containing titanium oxide.

第１の電極層１８５の端部及び薄膜トランジスタを覆うように絶縁層１８６を形成する（図７（Ｂ）参照。）。絶縁層１８６には本実施の形態ではアクリルを用いる。第１の電極層１８５上に電界発光層１８８を形成し、第２の電極層１８９を積層することによって発光素子１９０を形成する。外部端子接続領域２０２においては端子電極層１７８に異方性導電層１９６を介してＦＰＣ１９４が接着される。基板１００はシール材１９２によって封止基板１９５と張り合わされ、表示装置内には充填材１９３が充填されている（図８参照。）。本発明の表示装置においては、シール材１９２と絶縁層１８６とを接しないように離して形成する。このようにシール材１９２と、絶縁層１８６とを離して形成すると、絶縁層１８６に吸湿性の高い有機材料を用いた絶縁材料を用いても、水分が侵入しにくく、発光素子の劣化が防止でき、表示装置の信頼性が向上する。 An insulating layer 186 is formed so as to cover the end portion of the first electrode layer 185 and the thin film transistor (see FIG. 7B). In this embodiment mode, acrylic is used for the insulating layer 186. The electroluminescent layer 188 is formed over the first electrode layer 185 and the second electrode layer 189 is stacked, whereby the light emitting element 190 is formed. In the external terminal connection region 202, the FPC 194 is bonded to the terminal electrode layer 178 through the anisotropic conductive layer 196. The substrate 100 is bonded to the sealing substrate 195 with a sealant 192, and the display device is filled with a filler 193 (see FIG. 8). In the display device of the present invention, the sealing material 192 and the insulating layer 186 are formed so as not to contact each other. In this manner, when the sealing material 192 and the insulating layer 186 are formed apart from each other, moisture does not easily enter even if an insulating material using a highly hygroscopic organic material is used for the insulating layer 186, and deterioration of the light-emitting element is prevented. This improves the reliability of the display device.

また図９における表示装置は、第１の電極層３９７を、ｐチャネル型薄膜トランジスタ１７６と接続するソース電極層又はドレイン電極層１７２ｂの形成前に、絶縁膜１６８上に選択的に形成するものである。この場合、本実施の形態はソース電極層又はドレイン電極層１７２ｂと、第１の電極層３９７の接続構造が、第１の電極層３９７の上にソース電極層又はドレイン電極層１７２ｂが積層する構造となる。第１の電極層３９７をソース電極層又はドレイン電極層１７２ｂより先に形成すると、平坦な形成領域に形成できるので、被覆性がよく、ＣＭＰなどの研磨処理も十分に行えるので平坦性よく形成できる利点がある。 In the display device in FIG. 9, the first electrode layer 397 is selectively formed over the insulating film 168 before the source or drain electrode layer 172b connected to the p-channel thin film transistor 176 is formed. . In this case, in this embodiment, the connection structure of the source or drain electrode layer 172b and the first electrode layer 397 is a structure in which the source or drain electrode layer 172b is stacked on the first electrode layer 397. It becomes. When the first electrode layer 397 is formed before the source electrode layer or the drain electrode layer 172b, the first electrode layer 397 can be formed in a flat formation region. Therefore, the first electrode layer 397 can be formed in a flat formation region. There are advantages.

本実施の形態においては、表示装置に含まれる薄膜トランジスタの半導体層に対して選択的にチャネルドープを行うので、ｐチャネル型薄膜トランジスタ１７３、ｎチャネル型薄膜トランジスタ１７４、及びｎチャネル型薄膜トランジスタ１７５のチャネル形成領域にしきい値補正を目的とするｐ型を付与する不純物元素を選択的に添加し、ｐチャネル型薄膜トランジスタ１７６のチャネル領域にはｐ型を付与する不純物元素を添加しない。 In this embodiment mode, channel doping is selectively performed on a semiconductor layer of a thin film transistor included in the display device; therefore, channel formation regions of the p-channel thin film transistor 173, the n-channel thin film transistor 174, and the n-channel thin film transistor 175 An impurity element imparting p-type for the purpose of threshold correction is selectively added to the channel region of the p-channel thin film transistor 176 and no impurity element imparting p-type is added.

従って、本実施の形態では、画素に設けられる上記駆動用ｐチャネル型薄膜トランジスタ１７６のチャネル形成領域に含まれるｐ型を付与する不純物元素の濃度は、表示装置内に作製される他の、ｐチャネル型薄膜トランジスタ１７３、ｎチャネル型薄膜トランジスタ１７４、及びｎチャネル型薄膜トランジスタ１７５などのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低い。 Therefore, in this embodiment mode, the concentration of the impurity element imparting p-type included in the channel formation region of the driving p-channel thin film transistor 176 provided in the pixel is different from that of other p-channels formed in the display device. The concentration is lower than the concentration of an impurity element imparting p-type included in a channel region such as the n-type thin film transistor 173, the n-channel thin film transistor 174, or the n-channel thin film transistor 175.

チャネルドープを行うと、薄膜トランジスタのしきい値がプラスにシフトするので、チャネルドープを行わず不純物元素を低濃度としたｐチャネル型薄膜トランジスタの方がしきい値がマイナスにある。従って、ゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）が小さくなる。画素において発光素子を非発光状態とし、黒表示を行う場合に、駆動用ｐチャネル型薄膜トランジスタと接続する発光素子に電流が流れ微かな発光が生じてしまうことを防ぐことができる。また、カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。 When channel doping is performed, the threshold value of the thin film transistor is shifted to a positive value. Therefore, the threshold value of the p-channel thin film transistor in which the impurity element is low concentration without channel doping is negative. Therefore, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, becomes small. When a light emitting element is set to a non-light emitting state in a pixel and black display is performed, it is possible to prevent a slight flow of light from flowing through the light emitting element connected to the driving p-channel thin film transistor. Also, the lower the cut-off current (Icut), the lower the power consumption.

また、薄膜トランジスタは、使用環境が高温になるにつれてさらにしきい値がノーマリーオンの方向へシフトする。つまりｐチャネル型薄膜トランジスタではプラス方向へシフト（ｎチャネル型薄膜トランジスタではマイナス方向へシフト）する。そのためカットオフ電流（Ｉｃｕｔ）も大きくなり、しきい値の変化に伴う黒表示時に発光素子へ流れる電流も大きくなる。よって、黒表示時に生じてしまう発光素子の発光輝度も高くなり、画素の表示不良の問題はより顕著となってしまう。しかし、本発明のようにチャネルドープを行わずカットオフ電流が軽減された薄膜トランジスタを用いることによって、表示装置の使用環境が多少高温に悪化したとしても表示装置の性能は維持され、高画質な表示を提供できる。従って信頼性の高い表示装置とすることができ、屋内外、使用環境の選択性が広がるので利用価値が高くなる。 In addition, the threshold value of the thin film transistor further shifts in a normally-on direction as the use environment becomes higher. That is, the p-channel thin film transistor shifts in the plus direction (the n-channel thin film transistor shifts in the minus direction). Therefore, the cut-off current (Icut) also increases, and the current flowing to the light emitting element during black display accompanying the change in threshold value also increases. Therefore, the light emission luminance of the light emitting element that occurs during black display is also increased, and the problem of pixel display defects becomes more prominent. However, by using a thin film transistor in which the channel current is not reduced and the cut-off current is reduced as in the present invention, the performance of the display device is maintained even when the use environment of the display device is deteriorated to a high temperature. Can provide. Accordingly, a highly reliable display device can be obtained, and the utility value is increased because the selectivity of the indoor and outdoor environments is expanded.

さらに、不純物元素を低濃度とするためにチャネルドープを行わないとした駆動用ｐチャネル型薄膜トランジスタは、ドーピングを行なわないことによりチャネル領域の半導体膜の結晶性が低下しないので、薄膜トランジスタのオン電流（Ｉｏｎ）は低下せず、薄膜トランジスタのオン特性には影響を及ぼさない。以上のことより、駆動回路のｐチャネル型薄膜トランジスタよりカットオフ電流を低減した発光素子の駆動用ｐチャネル型薄膜トランジスタを用いると、画素のコントラストが向上し視認性に優れた表示装置とすることができる。 Further, the p-channel thin film transistor for driving which is not subjected to channel doping in order to reduce the impurity element concentration does not deteriorate the crystallinity of the semiconductor film in the channel region because doping is not performed. I on ) does not decrease and does not affect the on characteristics of the thin film transistor. As described above, when a p-channel thin film transistor for driving a light-emitting element whose cut-off current is reduced as compared with a p-channel thin film transistor in a driver circuit is used, a display device with improved contrast and excellent visibility can be obtained. .

本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を提供することができる。またそのような表示装置を複雑な工程を必要とせずに高い信頼性を付与して作製することができる。 By using the present invention, a highly reliable display device having a high-quality display function with excellent visibility can be provided. Further, such a display device can be manufactured with high reliability without requiring a complicated process.

（実施の形態３）
本発明を適用して発光素子を有する表示装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、両面放射型、上面放射型の高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的とした表示装置の例を、図１１及び図１２を用いて説明する。 (Embodiment 3)
Although a display device having a light-emitting element can be formed by applying the present invention, light emitted from the light-emitting element performs any one of bottom emission, top emission, and dual emission. In this embodiment mode, an example of a display device which has a high-contrast display function with high contrast and high visibility of a dual emission type and a top emission type and which is intended to provide high reliability is illustrated in FIG. 11 and FIG.

図１２に示す表示装置は、素子基板１６００、薄膜トランジスタ１６５５、薄膜トランジスタ１６６５、薄膜トランジスタ１６７５、薄膜トランジスタ１６８５、第１の電極層１６１７、発光層１６１９、第２の電極層１６２０、充填材１６２２、シール材１６３２、絶縁膜１６０１ａ、絶縁膜１６０１ｂ、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２、絶縁層１６１４、封止基板１６２５、配線層１６３３、端子電極層１６８１、異方性導電層１６８２、ＦＰＣ１６８３によって構成されている。表示装置は、外部端子接続領域２３２、封止領域２３３、周辺駆動回路領域２３４、画素領域２３６を有している。充填材１６２２は、液状の組成物の状態で、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板１６００と封止基板１６２５を張り合わして発光表示装置を封止する。 12 includes an element substrate 1600, a thin film transistor 1655, a thin film transistor 1665, a thin film transistor 1675, a thin film transistor 1685, a first electrode layer 1617, a light-emitting layer 1619, a second electrode layer 1620, a filler 1622, a sealant 1632, The insulating film 1601a, the insulating film 1601b, the gate insulating layer 1610, the insulating film 1611, the insulating film 1612, the insulating layer 1614, the sealing substrate 1625, the wiring layer 1633, the terminal electrode layer 1681, the anisotropic conductive layer 1682, and the FPC 1683 are included. ing. The display device includes an external terminal connection region 232, a sealing region 233, a peripheral driver circuit region 234, and a pixel region 236. The filler 1622 can be formed by a dropping method in a liquid composition state. The element substrate 1600 on which the filler is formed and the sealing substrate 1625 are attached to each other by a dropping method to seal the light emitting display device.

図１２の表示装置は、両面放射型であり、矢印の方向に素子基板１６００側からも、封止基板１６２５側からも光を放射する構造である。よって、第１の電極層１６１７及び第２の電極層１６２０として透光性電極層を用いる。 The display device in FIG. 12 is a dual emission type and has a structure in which light is emitted from both the element substrate 1600 side and the sealing substrate 1625 side in the direction of the arrow. Therefore, a light-transmitting electrode layer is used as the first electrode layer 1617 and the second electrode layer 1620.

本実施の形態においては、透光性電極層である第１の電極層１６１７及び第２の電極層１６２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。 In this embodiment mode, specifically, a transparent conductive film formed using a light-transmitting conductive material may be used for the first electrode layer 1617 and the second electrode layer 1620 which are light-transmitting electrode layers. Indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１６１７及び第２の電極層１６２０から光を放射することが可能となる。また、第１の電極層１６１７及び第２の電極層１６２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。 Further, even when a material such as a metal film that does not have translucency is used, the first film thickness can be reduced by thinning (preferably about 5 nm to 30 nm) so that light can be transmitted. Light can be emitted from the electrode layer 1617 and the second electrode layer 1620 of the first electrode. In addition, examples of a metal thin film that can be used for the first electrode layer 1617 and the second electrode layer 1620 include titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, and alloys thereof. A conductive film can be used.

以上のように、図１２の表示装置は、発光素子１６０５より放射される光が、第１の電極層１６１７及び第２の電極層１６２０両方を通過して、両面から光を放射する構成となる。 As described above, the display device in FIG. 12 has a structure in which light emitted from the light-emitting element 1605 passes through both the first electrode layer 1617 and the second electrode layer 1620 and emits light from both sides. .

図１１の表示装置は、矢印の方向に上面射出する構造である。図１１に示す表示装置は、素子基板１３００、薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５、配線層１３２４、第１の電極層１３１７、発光層１３１９、第２の電極層１３２０、保護膜１３２１、充填材１３２２、シール材１３３２、絶縁膜１３０１ａ、絶縁膜１３０１ｂ、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２、絶縁層１３１４、封止基板１３２５、配線層１３３３、端子電極層１３８１、異方性導電層１３８２、ＦＰＣ１３８３によって構成されている。 The display device of FIG. 11 has a structure in which the top surface is emitted in the direction of the arrow. The display device illustrated in FIG. 11 includes an element substrate 1300, a thin film transistor 1355, a thin film transistor 1365, a thin film transistor 1375, a thin film transistor 1385, a wiring layer 1324, a first electrode layer 1317, a light emitting layer 1319, a second electrode layer 1320, a protective film 1321, Filler 1322, sealant 1332, insulating film 1301a, insulating film 1301b, gate insulating layer 1310, insulating film 1311, insulating film 1312, insulating layer 1314, sealing substrate 1325, wiring layer 1333, terminal electrode layer 1381, anisotropic A conductive layer 1382 and an FPC 1383 are included.

図１２及び図１１における表示装置において、端子電極層に積層していた絶縁層はエッチングによって除去されている。このように端子電極層の周囲に透湿性を有する絶縁層を設けない構造であると信頼性がより向上する。図１１において表示装置は、外部端子接続領域２３２、封止領域２３３、周辺駆動回路領域２３４、画素領域２３６を有している。図１１の表示装置は、前述の図１２で示した両面射出型の表示装置において、第１の電極層１３１７の下に、反射性を有する金属層である配線層１３２４を形成する。配線層１３２４の上に透明導電膜である第１の電極層１３１７を形成する。配線層１３２４としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、窒化チタン膜を用いる。また、第１の電極層１３１７にも導電膜を用いてもよく、その場合、反射性を有する配線層１３２４は設けなくてもよい。 12 and 11, the insulating layer stacked on the terminal electrode layer is removed by etching. As described above, the reliability is further improved when the insulating layer having moisture permeability is not provided around the terminal electrode layer. In FIG. 11, the display device includes an external terminal connection region 232, a sealing region 233, a peripheral driver circuit region 234, and a pixel region 236. In the display device in FIG. 11, the wiring layer 1324 which is a reflective metal layer is formed under the first electrode layer 1317 in the dual emission display device shown in FIG. A first electrode layer 1317 that is a transparent conductive film is formed over the wiring layer 1324. Since the wiring layer 1324 only needs to have reflectivity, a conductive film made of titanium, tungsten, nickel, gold, platinum, silver, copper, tantalum, molybdenum, aluminum, magnesium, calcium, lithium, or an alloy thereof, or the like May be used. A substance having high reflectivity in the visible light region is preferably used, and a titanium nitride film is used in this embodiment mode. Further, a conductive film may be used for the first electrode layer 1317. In that case, the wiring layer 1324 having reflectivity is not necessarily provided.

第１の電極層１３１７及び第２の電極層１３２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。 For the first electrode layer 1317 and the second electrode layer 1320, specifically, a transparent conductive film formed using a light-transmitting conductive material may be used. Indium oxide containing tungsten oxide or indium containing tungsten oxide may be used. Zinc oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第２の電極層１３２０から光を放射することが可能となる。また、第２の電極層１３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。 Further, even if the material is a material such as a metal film that does not have translucency, the second film thickness can be reduced (preferably, about 5 nm to 30 nm) so that light can be transmitted. It becomes possible to emit light from the electrode layer 1320. As the metal thin film that can be used for the second electrode layer 1320, a conductive film made of titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, or an alloy thereof is used. Can do.

発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。 A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. Further, either digital driving or analog driving can be applied.

封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。 A color filter (colored layer) may be formed on the sealing substrate. The color filter (colored layer) can be formed by an evaporation method or a droplet discharge method. When the color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can be corrected so that a broad peak becomes a sharp peak in the emission spectrum of each RGB.

単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。 Full color display can be performed by forming a material exhibiting monochromatic light emission and combining a color filter and a color conversion layer. The color filter (colored layer) and the color conversion layer may be formed on, for example, a sealing substrate and attached to the element substrate.

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。 Of course, monochromatic light emission may be displayed. For example, an area color type display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.

本実施の形態においては、表示装置に含まれる薄膜トランジスタの半導体層に対して選択的にチャネルドープを行うので、ｐチャネル型薄膜トランジスタである薄膜トランジスタ１３８５、１６８５、ｎチャネル型薄膜トランジスタである薄膜トランジスタ１３７５、１６７５、及びｎチャネル型薄膜トランジスタである薄膜トランジスタ１３６５、１６６５のチャネル形成領域にしきい値補正を目的とするｐ型を付与する不純物元素を選択的に添加し、ｐチャネル型薄膜トランジスタである薄膜トランジスタ１３５５、１６５５のチャネル領域にはｐ型を付与する不純物元素を添加しない。 In this embodiment mode, channel doping is selectively performed on a semiconductor layer of a thin film transistor included in the display device, so that thin film transistors 1385 and 1685 which are p-channel thin film transistors, thin film transistors 1375 and 1675 which are n-channel thin film transistors, In addition, an impurity element imparting p-type for the purpose of threshold correction is selectively added to channel formation regions of the thin film transistors 1365 and 1665 that are n-channel thin film transistors, so that channel regions of the thin film transistors 1355 and 1655 that are p-channel thin film transistors are added. No impurity element which imparts p-type is added to.

従って、本実施の形態では、画素に設けられる上記駆動用ｐチャネル型薄膜トランジスタである薄膜トランジスタ１３５５、１６５５のチャネル形成領域に含まれるｐ型を付与する不純物元素の濃度は、表示装置内に作製される他の、ｐチャネル型薄膜トランジスタである薄膜トランジスタ１３８５、１６８５、ｎチャネル型薄膜トランジスタである薄膜トランジスタ１３７５、１６７５、及びｎチャネル型薄膜トランジスタである薄膜トランジスタ１３６５、１６６５などのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低い。 Therefore, in this embodiment mode, the concentration of the impurity element imparting p-type included in the channel formation regions of the thin film transistors 1355 and 1655 which are the driving p-channel thin film transistors provided in the pixel is formed in the display device. Other impurity elements imparting p-type conductivity contained in channel regions of thin film transistors 1385 and 1685 which are p-channel thin film transistors, thin film transistors 1375 and 1675 which are n-channel thin film transistors, and thin film transistors 1365 and 1665 which are n-channel thin film transistors Lower than the concentration of.

勿論、駆動用ｐチャネル型薄膜トランジスタ以外の上記述べたような薄膜トランジスタであっても、そのチャネル領域に選択的にｐ型を付与する元素を添加しなくてもよい。例えば、走査線駆動回路（ゲートドライバーともいう）や、画素部と周辺駆動回路部との間などに設けられる保護回路などに用いられる薄膜トランジスタなどのチャネル領域には選択的にｐ型を付与する不純物元素の添加を行わなくてもよい。 Of course, it is not necessary to selectively add an element imparting p-type to the channel region of the thin film transistor as described above other than the driving p-channel thin film transistor. For example, an impurity which selectively imparts p-type conductivity to a channel region such as a thin film transistor used in a scan line driver circuit (also referred to as a gate driver) or a protective circuit provided between a pixel portion and a peripheral driver circuit portion. It is not necessary to add an element.

一方、信号線駆動回路（ソースドライバーともいう）に用いられる高速動作が必要とされる薄膜トランジスタ、あるいはアノード電圧の低い薄膜トランジスタのチャネル領域にはｐ型を付与する不純物元素を添加し、そのしきい値電圧を制御する方が好ましい。 On the other hand, an impurity element imparting p-type conductivity is added to a channel region of a thin film transistor that requires high-speed operation or is used for a signal line driver circuit (also referred to as a source driver) or a thin film transistor having a low anode voltage, and a threshold value thereof. It is preferable to control the voltage.

チャネルドープを行うと、薄膜トランジスタのしきい値がプラスにシフトするので、チャネルドープを行わず不純物元素を低濃度としたｐチャネル型薄膜トランジスタの方がしきい値がマイナスにある。従って、ゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）が小さくなる。画素において発光素子を非発光状態とし、黒表示を行う場合に、駆動用ｐチャネル型薄膜トランジスタと接続する発光素子に電流が流れ微かな発光が生じてしまうことを防ぐことができる。また、カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。 When channel doping is performed, the threshold value of the thin film transistor is shifted to a positive value. Therefore, the threshold value of the p-channel thin film transistor in which the impurity element is low concentration without channel doping is negative. Therefore, the cut-off current (Icut), which is the value of the drain current ID that flows when the gate voltage VG is 0 V, becomes small. When a light emitting element is set to a non-light emitting state in a pixel and black display is performed, it is possible to prevent a slight flow of light from flowing through the light emitting element connected to the driving p-channel thin film transistor. Also, the lower the cut-off current (Icut), the lower the power consumption.

また、薄膜トランジスタは、使用環境が高温になるにつれてさらにしきい値がノーマリーオンの方向へシフトする。つまりｐチャネル型薄膜トランジスタではプラス方向へシフト（ｎチャネル型薄膜トランジスタではマイナス方向へシフト）する。そのためカットオフ電流（Ｉｃｕｔ）も大きくなり、しきい値の変化に伴う黒表示時に発光素子へ流れる電流も大きくなる。よって、黒表示時に生じてしまう発光素子の発光輝度も高くなり、画素の表示不良の問題はより顕著となってしまう。しかし、本発明のようにチャネルドープを行わずカットオフ電流が軽減された薄膜トランジスタを用いることによって、表示装置の使用環境が多少高温に悪化したとしても表示装置の性能は維持され、高画質な表示を提供できる。従って信頼性の高い表示装置とすることができ、屋内外、使用環境の選択性が広がるので利用価値が高くなる。 In addition, the threshold value of the thin film transistor further shifts in a normally-on direction as the use environment becomes higher. That is, the p-channel thin film transistor shifts in the plus direction (the n-channel thin film transistor shifts in the minus direction). Therefore, the cut-off current (Icut) also increases, and the current flowing to the light emitting element during black display accompanying the change in threshold value also increases. Therefore, the light emission luminance of the light emitting element that occurs during black display is also increased, and the problem of pixel display defects becomes more prominent. However, by using a thin film transistor in which the channel current is not reduced and the cut-off current is reduced as in the present invention, the performance of the display device is maintained even when the use environment of the display device is deteriorated to a high temperature. Can provide. Accordingly, a highly reliable display device can be obtained, and the utility value is increased because the selectivity of the indoor and outdoor environments is expanded.

さらに、不純物元素を低濃度とするためにチャネルドープを行わないとした駆動用ｐチャネル型薄膜トランジスタは、ドーピングを行なわないことによりチャネル領域の半導体膜の結晶性が低下しないので、薄膜トランジスタのオン電流（Ｉｏｎ）は低下せず、薄膜トランジスタのオン特性には影響を及ぼさない。以上のことより、駆動回路のｐチャネル型薄膜トランジスタよりカットオフ電流を低減した発光素子の駆動用ｐチャネル型薄膜トランジスタを用いると、画素のコントラストが向上し視認性に優れた表示装置とすることができる。 Further, the p-channel thin film transistor for driving which is not subjected to channel doping in order to reduce the impurity element concentration does not deteriorate the crystallinity of the semiconductor film in the channel region because doping is not performed. I on ) does not decrease and does not affect the on characteristics of the thin film transistor. As described above, when a p-channel thin film transistor for driving a light-emitting element whose cut-off current is reduced as compared with a p-channel thin film transistor in a driver circuit is used, a display device with improved contrast and excellent visibility can be obtained. .

本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を提供することができる。またそのような表示装置を複雑な工程を必要とせずに高い信頼性を付与して作製することができる。 By using the present invention, a highly reliable display device having a high-quality display function with excellent visibility can be provided. Further, such a display device can be manufactured with high reliability without requiring a complicated process.

本実施の形態は、上記の実施の形態１又は２と自由に組み合わせることができる。 This embodiment mode can be freely combined with Embodiment Mode 1 or 2 described above.

（実施の形態４）
本実施の形態は、高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的とした他の表示装置、及びその作製方法を、図１３を用いて説明する。本実施の形態は、実施の形態１で作製した表示装置において、薄膜トランジスタのゲート電極層の構造が異なる例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。 (Embodiment 4)
In this embodiment mode, another display device which has a high-contrast, high-visibility display function with high image quality and has a purpose of imparting high reliability and a manufacturing method thereof will be described with reference to FIGS. I will explain. This embodiment shows an example in which the structure of the gate electrode layer of the thin film transistor is different in the display device manufactured in Embodiment 1. Therefore, repetitive description of the same portion or a portion having a similar function is omitted.

図１３（Ａ）乃至（Ｃ）は、作製工程にある表示装置であり、実施の形態１で示した図４（Ｃ）の表示装置と対応している。 13A to 13C illustrate a display device in a manufacturing process, which corresponds to the display device in FIG. 4C described in Embodiment 1.

図１３（Ａ）において、周辺駆動回路領域２１４に薄膜トランジスタ２７３及び薄膜トランジスタ２７４が、画素領域２１６に薄膜トランジスタ２７５及び薄膜トランジスタ２７６が設けられている。図１３（Ａ）における薄膜トランジスタのゲート電極層は２層の導電膜の積層で構成され、上層のゲート電極層が下層のゲート電極層より幅が細く加工されている。下層のゲート電極層はテーパー形状を有しているが、上層のゲート電極層は側面の角度が垂直に近い形状である。このように、ゲート電極層はテーパー形状を有していても良いし、側面の角度が垂直に近いようなテーパー形状を有さない形状でもよい。 In FIG. 13A, a thin film transistor 273 and a thin film transistor 274 are provided in the peripheral driver circuit region 214, and a thin film transistor 275 and a thin film transistor 276 are provided in the pixel region 216. The gate electrode layer of the thin film transistor in FIG. 13A includes a stack of two conductive films, and the upper gate electrode layer is processed to be narrower than the lower gate electrode layer. The lower gate electrode layer has a tapered shape, but the upper gate electrode layer has a shape in which the angle of the side surface is nearly vertical. Thus, the gate electrode layer may have a tapered shape, or may have a shape that does not have a tapered shape in which the angle of the side surface is nearly vertical.

図１３（Ｂ）において、周辺駆動回路領域２１４に薄膜トランジスタ３７３及び薄膜トランジスタ３７４が、画素領域２１６に薄膜トランジスタ３７５及び薄膜トランジスタ３７６が設けられている。図１３（Ｂ）における薄膜トランジスタのゲート電極層も２層の導電膜の積層で構成されているが、上層のゲート電極層と下層のゲート電極層は連続的なテーパー形状を有している。 In FIG. 13B, a thin film transistor 373 and a thin film transistor 374 are provided in the peripheral driver circuit region 214, and a thin film transistor 375 and a thin film transistor 376 are provided in the pixel region 216. Although the gate electrode layer of the thin film transistor in FIG. 13B is also formed of a stack of two conductive films, the upper gate electrode layer and the lower gate electrode layer have a continuous taper shape.

図１３（Ｃ）において、周辺駆動回路領域２１４に薄膜トランジスタ４７３及び薄膜トランジスタ４７４が、画素領域２１６に薄膜トランジスタ４７５及び薄膜トランジスタ４７６が設けられている。図１３（Ｃ）における薄膜トランジスタのゲート電極層は、単層構造でありテーパー形状を有している。このようにゲート電極層は単層構造でもよい。 In FIG. 13C, a thin film transistor 473 and a thin film transistor 474 are provided in the peripheral driver circuit region 214, and a thin film transistor 475 and a thin film transistor 476 are provided in the pixel region 216. The gate electrode layer of the thin film transistor in FIG. 13C has a single-layer structure and has a tapered shape. Thus, the gate electrode layer may have a single layer structure.

図１３（Ｃ）における表示装置は、ゲート絶縁層がゲート絶縁層４７７とゲート絶縁層上に選択的に設けられたゲート絶縁層４７８とで構成されている。このように、ゲート絶縁層４７８は、ゲート電極層の下に選択的に設けられても良く、その端部はテーパー形状を有していてもよい。図１３（Ｃ）においては、ゲート絶縁層４７８の端部とその上に形成されるゲート電極層の端部は両方テーパー形状を有しており、連続的に形成されているが、段差を有するように不連続に形成されても良い。本実施の形態では、ゲート絶縁層４７７に酸化窒化珪素膜を用い、ゲート絶縁層４７８に窒化珪素膜を用いる。 In the display device in FIG. 13C, a gate insulating layer includes a gate insulating layer 477 and a gate insulating layer 478 which is selectively provided over the gate insulating layer. As described above, the gate insulating layer 478 may be selectively provided below the gate electrode layer, and an end portion thereof may have a tapered shape. In FIG. 13C, the end portion of the gate insulating layer 478 and the end portion of the gate electrode layer formed thereover are both tapered and formed continuously, but have a step. Thus, it may be formed discontinuously. In this embodiment, a silicon oxynitride film is used for the gate insulating layer 477 and a silicon nitride film is used for the gate insulating layer 478.

以上のように、ゲート電極層はその構成と形状によって様々な構造をとりうる。よって作製される表示装置も様々な構造を示す。半導体層中の不純物領域は、ゲート電極層をマスクとして自己整合的に形成される場合、ゲート電極層の構造によってその不純物領域の構造や濃度分布が変化する。以上のことも考慮して設計を行うと所望の機能を有する薄膜トランジスタを作製することができる。 As described above, the gate electrode layer can have various structures depending on its configuration and shape. Therefore, display devices manufactured also have various structures. When the impurity region in the semiconductor layer is formed in a self-aligned manner using the gate electrode layer as a mask, the structure and concentration distribution of the impurity region vary depending on the structure of the gate electrode layer. When designing is performed in consideration of the above, a thin film transistor having a desired function can be manufactured.

本実施の形態は、実施の形態１乃至３とそれぞれ組み合わせて用いることが可能である。 This embodiment mode can be used in combination with each of Embodiment Modes 1 to 3.

（実施の形態５）
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的としたテレビジョン装置の例を説明する。 (Embodiment 5)
A television device can be completed with the display device formed according to the present invention. An example of a television device having a high-contrast, high-image-quality display function and high reliability will be described.

図２３はテレビジョン装置（本実施の形態ではＥＬテレビジョン装置）の主要な構成を示すブロック図を示している。表示パネルには、図１６（Ａ）で示すような構成として画素部７０１のみが形成されて走査線側駆動回路７０３と信号線側駆動回路７０２とが、図１７（Ｂ）のようなＴＡＢ方式により実装される場合と、図１７（Ａ）のようなＣＯＧ方式により実装される場合と、図１６（Ｂ）に示すようにＴＦＴを形成し、画素部７０１と走査線側駆動回路７０３を基板上に一体形成し信号線側駆動回路７０２を別途ドライバＩＣとして実装する場合、また図１６（Ｃ）に示すように画素部７０１と信号線側駆動回路７０２と走査線側駆動回路７０３を基板上に一体形成する場合などがあるが、どのような形態としても良い。 FIG. 23 is a block diagram illustrating a main configuration of a television device (an EL television device in this embodiment). In the display panel, only the pixel portion 701 is formed as shown in FIG. 16A, and the scan line side driver circuit 703 and the signal line side driver circuit 702 are combined with a TAB method as shown in FIG. In the case of mounting by the COG method as shown in FIG. 17A, the TFT is formed as shown in FIG. 16B, and the pixel portion 701 and the scanning line side driver circuit 703 are formed on the substrate. In the case where the signal line side driver circuit 702 is separately formed as a driver IC and is integrally formed thereon, as shown in FIG. 16C, the pixel portion 701, the signal line side driver circuit 702, and the scanning line side driver circuit 703 are mounted on the substrate. However, any form is possible.

その他の外部回路の構成として、映像信号の入力側では、チューナ７０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路７０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路７０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路７０７などからなっている。コントロール回路７０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路７０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。 As other external circuit configurations, on the input side of the video signal, among the signals received by the tuner 704, the video signal amplification circuit 705 that amplifies the video signal, and the signals output from the video signal amplification circuit 705 are red, green, and blue colors. And a control circuit 707 for converting the video signal into the input specifications of the driver IC. The control circuit 707 outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit 708 may be provided on the signal line side and an input digital signal may be divided into m pieces and supplied.

チューナ７０４で受信した信号のうち、音声信号は、音声信号増幅回路７０９に送られ、その出力は音声信号処理回路７１０を経てスピーカ７１３に供給される。制御回路７１１は受信局（受信周波数）や音量の制御情報を入力部７１２から受け、チューナ７０４や音声信号処理回路７１０に信号を送出する。 Of the signals received by the tuner 704, the audio signal is sent to the audio signal amplification circuit 709, and the output is supplied to the speaker 713 via the audio signal processing circuit 710. The control circuit 711 receives the receiving station (reception frequency) and volume control information from the input unit 712, and sends a signal to the tuner 704 and the audio signal processing circuit 710.

表示モジュールを、図２０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図１のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図１のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。 As shown in FIGS. 20A and 20B, the display module can be incorporated into a housing to complete the television device. The display panel as shown in FIG. 1 attached up to the FPC is generally also referred to as an EL display module. Therefore, when an EL display module as shown in FIG. 1 is used, an EL television device can be completed. A main screen 2003 is formed by the display module, and a speaker portion 2009, operation switches, and the like are provided as other accessory equipment. Thus, a television device can be completed according to the present invention.

また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から順に、発光素子、封止基板（封止材）、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。 Moreover, you may make it cut off the reflected light of the light which injects from the outside using a phase difference plate or a polarizing plate. In the case of a top emission display device, an insulating layer serving as a partition may be colored and used as a black matrix. This partition wall can also be formed by a droplet discharge method or the like. Carbon black or the like may be mixed with a pigment-based black resin or a resin material such as polyimide, or may be laminated. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. As the phase difference plate, a λ / 4 plate and a λ / 2 plate may be used and designed so as to control light. The structure is a light emitting element, a sealing substrate (sealing material), a retardation plate (λ / 4, λ / 2), and a polarizing plate in order from the TFT element substrate side, and light emitted from the light emitting element. Passes through these and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both sides as long as the display is a double-sided emission type that emits light on both sides. Further, an antireflection film may be provided outside the polarizing plate. This makes it possible to display a higher-definition and precise image.

図２０（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。 As shown in FIG. 20A, a display panel 2002 using a display element is incorporated in a housing 2001, and reception of general television broadcasting is started by a receiver 2005, and a wired or wireless connection is made via a modem 2004. By connecting to a communication network, information communication in one direction (from the sender to the receiver) or in both directions (between the sender and the receiver or between the receivers) can be performed. The television device can be operated by a switch incorporated in the housing or a separate remote controller 2006, and this remote controller is also provided with a display unit 2007 for displaying information to be output. Also good.

また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。もちろん、主画面及びサブ画面両方を、本発明を適用したＥＬ表示パネルで形成してもよい。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、信頼性の高い表示装置とすることができる。 In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. In this configuration, the main screen 2003 may be formed using an EL display panel with an excellent viewing angle, and the sub screen may be formed using a liquid crystal display panel that can display with low power consumption. In order to prioritize the reduction in power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen may be formed using an EL display panel, and the sub screen may blink. Of course, both the main screen and the sub screen may be formed by an EL display panel to which the present invention is applied. When the present invention is used, a highly reliable display device can be obtained even when such a large substrate is used and a large number of TFTs and electronic components are used.

図２０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２０（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。 FIG. 20B illustrates a television device having a large display portion of 20 to 80 inches, for example, which includes a housing 2010, a keyboard portion 2012 that is an operation portion, a display portion 2011, a speaker portion 2013, and the like. The present invention is applied to manufacture of the display portion 2011. Since the display portion in FIG. 20B uses a bendable substance, the television set has a curved display portion. Since the shape of the display portion can be freely designed as described above, a television device having a desired shape can be manufactured.

本発明により、本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を、複雑な工程を必要とせずに高い信頼性を付与して作製することができる。よって高性能、高信頼性のテレビジョン装置を生産性よく作製することができる。 According to the present invention, when the present invention is used, a highly reliable display device having a high-quality display function with excellent visibility can be manufactured with high reliability without requiring a complicated process. . Therefore, a high-performance and highly reliable television device can be manufactured with high productivity.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。 Of course, the present invention is not limited to a television device, but can be applied to various applications such as personal computer monitors, information display boards at railway stations and airports, and advertisement display boards on streets. can do.

（実施の形態６）
本実施の形態を図２１を用いて説明する。本実施の形態は、実施の形態１乃至４で作製する表示装置を有するパネルを用いたモジュールの例を示す。本実施の形態では、高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的とした表示装置を有するモジュールの例を説明する。 (Embodiment 6)
This embodiment will be described with reference to FIG. In this embodiment, an example of a module using a panel including the display device manufactured in Embodiments 1 to 4 will be described. In this embodiment mode, an example of a module having a display device that has a high-contrast and high-image-quality display function and is intended to provide high reliability will be described.

図２１（Ａ）に示す情報端末のモジュールは、プリント配線基板９４６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９４６に接続されている。 21A includes a controller 901, a central processing unit (CPU) 902, a memory 911, a power supply circuit 903, an audio processing circuit 929, a transmission / reception circuit 904, and other resistors. Elements such as a buffer and a capacitive element are mounted. Further, the panel 900 is connected to a printed wiring board 946 via a flexible wiring board (FPC) 908.

パネル９００には、発光素子が各画素に設けられた画素部９０５と、前記画素部９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。 The panel 900 includes a pixel portion 905 in which a light-emitting element is provided in each pixel, a first scanning line driver circuit 906 a that selects a pixel included in the pixel portion 905, and a second scanning line driver circuit 906 b. A signal line driver circuit 907 for supplying a video signal to the pixels is provided.

プリント配線基板９４６に備えられたインターフェース（Ｉ／Ｆ）９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９４６に設けられている。 Various control signals are input / output via an interface (I / F) 909 provided on the printed wiring board 946. An antenna port 910 for transmitting and receiving signals to and from the antenna is provided on the printed wiring board 946.

なお、本実施の形態ではパネル９００にプリント配線基板９４６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９４６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。 Note that although the printed wiring board 946 is connected to the panel 900 through the FPC 908 in this embodiment mode, the present invention is not necessarily limited to this structure. The controller 901, the audio processing circuit 929, the memory 911, the CPU 902, or the power supply circuit 903 may be directly mounted on the panel 900 by using a COG (Chip on Glass) method. In addition, the printed wiring board 946 is provided with various elements such as a capacitor element and a buffer to prevent noise from being applied to the power supply voltage and the signal and the rise of the signal from being slowed down.

図２１（Ｂ）は、図２１（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。 FIG. 21B shows a block diagram of the module shown in FIG. This module includes a VRAM 932, a DRAM 925, a flash memory 926, and the like as the memory 911. The VRAM 932 stores image data to be displayed on the panel, the DRAM 925 stores image data or audio data, and the flash memory stores various programs.

電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９３１に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。 In the power supply circuit 903, a power supply voltage to be supplied to the panel 900, the controller 901, the CPU 902, the sound processing circuit 929, the memory 911, and the transmission / reception circuit 931 is generated. Depending on the specifications of the panel, the power supply circuit 903 may be provided with a current source.

ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦、レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方、デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１などに送る。 The CPU 902 includes a control signal generation circuit 920, a decoder 921, a register 922, an arithmetic circuit 923, a RAM 924, an interface 935 for the CPU, and the like. Various signals input to the CPU 902 via the interface 935 are once held in the register 922 and then input to the arithmetic circuit 923, the decoder 921, and the like. The arithmetic circuit 923 performs an operation based on the input signal and designates a place to send various commands. On the other hand, the signal input to the decoder 921 is decoded and input to the control signal generation circuit 920. The control signal generation circuit 920 generates a signal including various instructions based on the input signal, and a location designated by the arithmetic circuit 923, specifically, a memory 911, a transmission / reception circuit 931, an audio processing circuit 929, a controller 901, and the like. Send to.

メモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。 The memory 911, the transmission / reception circuit 931, the sound processing circuit 929, and the controller 901 operate according to the received commands. The operation will be briefly described below.

入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９４６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。 A signal input from the input unit 930 is sent to the CPU 902 mounted on the printed wiring board 946 via the interface 909. The control signal generation circuit 920 converts the image data stored in the VRAM 932 into a predetermined format according to a signal sent from the input unit 930 such as a pointing device or a keyboard, and sends the image data to the controller 901.

コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。 The controller 901 performs data processing on a signal including image data sent from the CPU 902 in accordance with the panel specifications, and supplies the processed signal to the panel 900. Further, the controller 901 generates an Hsync signal, a Vsync signal, a clock signal CLK, an AC voltage (AC Cont), and a switching signal L / R based on the power supply voltage input from the power supply circuit 903 and various signals input from the CPU 902. Generated and supplied to the panel 900.

送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。 In the transmission / reception circuit 904, signals transmitted / received as radio waves in the antenna 933 are processed. Specifically, high-frequency signals such as isolators, band-pass filters, VCOs (Voltage Controlled Oscillators), LPFs (Low Pass Filters), couplers, and baluns are used. Includes circuitry. A signal including audio information among signals transmitted and received in the transmission / reception circuit 904 is sent to the audio processing circuit 929 in accordance with a command from the CPU 902.

ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。 A signal including audio information sent in accordance with a command from the CPU 902 is demodulated into an audio signal by the audio processing circuit 929 and sent to the speaker 928. The audio signal sent from the microphone 927 is modulated by the audio processing circuit 929 and sent to the transmission / reception circuit 904 in accordance with a command from the CPU 902.

コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。 The controller 901, the CPU 902, the power supply circuit 903, the sound processing circuit 929, and the memory 911 can be mounted as a package of this embodiment mode. This embodiment can be applied to any circuit other than a high-frequency circuit such as an isolator, a band-pass filter, a VCO (Voltage Controlled Oscillator), an LPF (Low Pass Filter), a coupler, and a balun.

（実施の形態７）
本実施の形態を図２１及び図２２を用いて説明する。図２２は、この実施の形態６で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング１００１に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング１００１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。 (Embodiment 7)
This embodiment will be described with reference to FIGS. FIG. 22 shows one mode of a portable small telephone (mobile phone) using radio including the module manufactured in the sixth embodiment. The panel 900 is detachably incorporated in the housing 1001 so that it can be easily combined with the module 999. The shape and size of the housing 1001 can be changed as appropriate in accordance with an electronic device to be incorporated.

パネル９００を固定したハウジング１００１はプリント配線基板９４６に嵌着されモジュールとして組み立てられる。プリント配線基板９４６には、コントローラ、ＣＰＵ、メモリ、電源回路、その他、抵抗、バッファ、容量素子等が実装されている。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９４６に接続される。 The housing 1001 to which the panel 900 is fixed is fitted to the printed wiring board 946 and assembled as a module. On the printed wiring board 946, a controller, a CPU, a memory, a power supply circuit, a resistor, a buffer, a capacitor, and the like are mounted. Further, a signal processing circuit 993 such as an audio processing circuit including a microphone 994 and a speaker 995 and a transmission / reception circuit is provided. Panel 900 is connected to printed circuit board 946 through FPC 908.

このようなモジュール９９９、入力手段９９８、バッテリ９９７は筐体９９６に収納される。パネル９００の画素部は筐体９９６に形成された開口窓から視認できように配置されている。 Such a module 999, input means 998, and battery 997 are housed in a housing 996. The pixel portion of the panel 900 is arranged so as to be visible from an opening window formed in the housing 996.

図２２で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。 A housing 996 illustrated in FIG. 22 illustrates an external shape of a telephone as an example. However, the electronic device according to this embodiment can be transformed into various modes depending on the function and application. In the following embodiment, an example of the aspect will be described.

（実施の形態８）
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的とした表示装置を有する電子機器の例を説明する。 (Embodiment 8)
Various display devices can be manufactured by applying the present invention. That is, the present invention can be applied to various electronic devices in which these display devices are incorporated in a display portion. In this embodiment, an example of an electronic device including a display device that has a high-contrast and high-image-quality display function and has high reliability is described.

その様な本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等が挙げられる。その具体例について、図１９を参照して説明する。 As such an electronic apparatus according to the present invention, a television device (also simply referred to as a television or a television receiver), a camera such as a digital camera or a digital video camera, or a mobile phone device (also simply referred to as a mobile phone or a mobile phone). , Portable information terminals such as PDAs, portable game machines, computer monitors, computers, sound reproduction devices such as car audio, and image reproduction devices equipped with recording media such as home game machines (specifically, Digital Versatile Disc) (DVD) etc. A specific example thereof will be described with reference to FIG.

図１９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の表示装置を適用することができる。その結果、視認性が優れた高画質な画像を表示することができる高性能な携帯情報端末機器を提供することができる。 A portable information terminal device illustrated in FIG. 19A includes a main body 9201, a display portion 9202, and the like. The display device of the present invention can be applied to the display portion 9202. As a result, a high-performance portable information terminal device that can display a high-quality image with excellent visibility can be provided.

図１９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の表示装置を適用することができる。その結果、視認性が優れた高画質な画像を表示することができる高性能なデジタルビデオカメラを提供することができる。 A digital video camera shown in FIG. 19B includes a display portion 9701, a display portion 9702, and the like. The display device of the present invention can be applied to the display portion 9701. As a result, a high-performance digital video camera that can display high-quality images with excellent visibility can be provided.

図１９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の表示装置を適用することができる。その結果、視認性が優れた高画質な画像を表示することができる高性能な携帯電話機を提供することができる。 A cellular phone shown in FIG. 19C includes a main body 9101, a display portion 9102, and the like. The display device of the present invention can be applied to the display portion 9102. As a result, a high-performance mobile phone that can display high-quality images with excellent visibility can be provided.

図１９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の表示装置を適用することができる。その結果、視認性が優れた高画質な画像を表示することができる高性能な携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の表示装置を適用することができる。 A portable television device shown in FIG. 19D includes a main body 9301, a display portion 9302, and the like. The display device of the present invention can be applied to the display portion 9302. As a result, a high-performance portable television device that can display a high-quality image with excellent visibility can be provided. In addition, the present invention can be applied to a wide variety of television devices, from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). The display device can be applied.

図１９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の表示装置を適用することができる。その結果、視認性が優れた高画質な画像を表示することができる高性能な携帯型のコンピュータを提供することができる。 A portable computer shown in FIG. 19E includes a main body 9401, a display portion 9402, and the like. The display device of the present invention can be applied to the display portion 9402. As a result, a high-performance portable computer that can display a high-quality image with excellent visibility can be provided.

このように、本発明の表示装置により、視認性が優れた高画質な画像を表示することができる高性能な電子機器を提供することができる。 As described above, the display device of the present invention can provide a high-performance electronic device that can display a high-quality image with excellent visibility.

（実施の形態９）
本実施の形態では、高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的とした発光素子を有する表示装置の他の例を説明する。本実施の形態では、本発明の表示装置における発光素子に適用することのできる他の構成を、図２４及び図２５を用いて説明する。 (Embodiment 9)
In this embodiment mode, another example of a display device including a light-emitting element that has a high-contrast, high-image-quality display function and high reliability is described. In this embodiment mode, another structure which can be applied to the light-emitting element in the display device of the present invention will be described with reference to FIGS.

エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。 A light-emitting element utilizing electroluminescence is distinguished depending on whether the light-emitting material is an organic compound or an inorganic compound. Generally, the former is called an organic EL element and the latter is called an inorganic EL element.

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。 Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The former has an electroluminescent layer in which particles of a luminescent material are dispersed in a binder, and the latter has an electroluminescent layer made of a thin film of luminescent material, but is accelerated by a high electric field. This is common in that it requires more electrons. Note that the obtained light emission mechanism includes donor-acceptor recombination light emission using a donor level and an acceptor level, and localized light emission using inner-shell electron transition of a metal ion. In general, the dispersion-type inorganic EL often has donor-acceptor recombination light emission, and the thin-film inorganic EL element often has localized light emission.

本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。 A light-emitting material that can be used in the present invention includes a base material and an impurity element serving as a light emission center. By changing the impurity element to be contained, light emission of various colors can be obtained. As a method for manufacturing the light-emitting material, various methods such as a solid phase method and a liquid phase method (coprecipitation method) can be used. Also, spray pyrolysis method, metathesis method, precursor thermal decomposition method, reverse micelle method, method combining these methods with high temperature firing, liquid phase method such as freeze-drying method, etc. can be used.

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。 The solid phase method is a method in which a base material and an impurity element or a compound containing the impurity element are weighed, mixed in a mortar, heated and fired in an electric furnace, reacted, and the base material contains the impurity element. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state. Although firing at a relatively high temperature is required, it is a simple method, so it has high productivity and is suitable for mass production.

液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。 The liquid phase method (coprecipitation method) is a method in which a base material or a compound containing the base material and an impurity element or a compound containing the impurity element are reacted in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, and the reaction can proceed even at a low firing temperature with a small particle size.

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。 As a base material used for the light-emitting material, sulfide, oxide, or nitride can be used. Examples of the sulfide include zinc sulfide (ZnS), cadmium sulfide (CdS), calcium sulfide (CaS), yttrium sulfide (Y 2 S 3 ), gallium sulfide (Ga 2 S 3 ), strontium sulfide (SrS), sulfide. Barium (BaS) or the like can be used. As the oxide, for example, zinc oxide (ZnO), yttrium oxide (Y 2 O 3 ), or the like can be used. As the nitride, for example, aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), or the like can be used. Furthermore, zinc selenide (ZnSe), zinc telluride (ZnTe), and the like can also be used, and calcium sulfide-gallium sulfide (CaGa 2 S 4 ), strontium sulfide-gallium sulfide (SrGa 2 S 4 ), barium sulfide-gallium (BaGa). It may be a ternary mixed crystal such as 2 S 4 ).

局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。上記ハロゲン元素は電荷補償として機能することができる。 As emission centers of localized emission, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr) or the like can be used. Note that a halogen element such as fluorine (F) or chlorine (Cl) may be added. The halogen element can function as charge compensation.

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。 On the other hand, a light-emitting material containing a first impurity element that forms a donor level and a second impurity element that forms an acceptor level can be used as the emission center of donor-acceptor recombination light emission. As the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum (Al), or the like can be used. For example, copper (Cu), silver (Ag), or the like can be used as the second impurity element.

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。 In the case where a light-emitting material for donor-acceptor recombination light emission is synthesized using a solid-phase method, a base material, a first impurity element or a compound containing the first impurity element, a second impurity element, or a second impurity element Each compound containing an impurity element is weighed and mixed in a mortar, and then heated and fired in an electric furnace. As the base material, the above-described base material can be used, and examples of the first impurity element or the compound containing the first impurity element include fluorine (F), chlorine (Cl), and aluminum sulfide (Al 2 S). 3 ) or the like, and examples of the second impurity element or the compound containing the second impurity element include copper (Cu), silver (Ag), copper sulfide (Cu 2 S), and silver sulfide (Ag). 2 S) or the like can be used. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state.

また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。 In addition, as an impurity element in the case of using a solid phase reaction, a compound including a first impurity element and a second impurity element may be used in combination. In this case, since the impurity element is easily diffused and the solid-phase reaction easily proceeds, a uniform light emitting material can be obtained. Further, since no extra impurity element is contained, a light-emitting material with high purity can be obtained. As the compound including the first impurity element and the second impurity element, for example, copper chloride (CuCl), silver chloride (AgCl), or the like can be used.

なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。 Note that the concentration of these impurity elements may be 0.01 to 10 atom% with respect to the base material, and is preferably in the range of 0.05 to 5 atom%.

薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。 In the case of a thin-film inorganic EL, the electroluminescent layer is a layer containing the above-described luminescent material, and is a physical vapor deposition method such as a resistance heating vapor deposition method, a vacuum vapor deposition method such as an electron beam vapor deposition (EB vapor deposition) method, or a sputtering method ( PVD), metal organic chemical vapor deposition (CVD), chemical vapor deposition (CVD) such as hydride transport low pressure CVD, atomic layer epitaxy (ALE), or the like.

図２４（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図２４（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５２、第２の電極層５３を含む。 FIGS. 24A to 24C illustrate an example of a thin-film inorganic EL element that can be used as a light-emitting element. 24A to 24C, the light-emitting element includes a first electrode layer 50, an electroluminescent layer 52, and a second electrode layer 53.

図２４（Ｂ）及び図２４（Ｃ）に示す発光素子は、図２４（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図２４（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図２４（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。 The light-emitting element illustrated in FIGS. 24B and 24C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. The light-emitting element illustrated in FIG. 24B includes an insulating layer 54 between the first electrode layer 50 and the electroluminescent layer 52, and the light-emitting element illustrated in FIG. And an electroluminescent layer 52, and an insulating layer 54 b is provided between the second electrode layer 53 and the electroluminescent layer 52. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. Further, the insulating layer may be a single layer or a stacked layer including a plurality of layers.

また、図２４（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。 In FIG. 24B, the insulating layer 54 is provided so as to be in contact with the first electrode layer 50, but the order of the insulating layer and the electroluminescent layer is reversed so as to be in contact with the second electrode layer 53. An insulating layer 54 may be provided.

分散型無機ＥＬの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。 In the case of a dispersion-type inorganic EL, a particulate luminescent material is dispersed in a binder to form a film-like electroluminescent layer. When particles having a desired size cannot be obtained sufficiently by the method for manufacturing a light emitting material, the particles may be processed into particles by pulverization or the like in a mortar or the like. A binder is a substance for fixing a granular light emitting material in a dispersed state and maintaining the shape as an electroluminescent layer. The light emitting material is uniformly dispersed and fixed in the electroluminescent layer by the binder.

分散型無機ＥＬの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。 In the case of a dispersion-type inorganic EL, the electroluminescent layer can be formed by a droplet discharge method capable of selectively forming an electroluminescent layer, a printing method (screen printing, offset printing, etc.), a coating method such as a spin coating method, dipping, etc. It is also possible to use a method or a dispenser method. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In the electroluminescent layer including the light emitting material and the binder, the ratio of the light emitting material may be 50 wt% or more and 80 wt% or less.

図２５（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図２５（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。 FIGS. 25A to 25C illustrate an example of a dispersion-type inorganic EL element that can be used as a light-emitting element. The light-emitting element in FIG. 25A has a stacked structure of a first electrode layer 60, an electroluminescent layer 62, and a second electrode layer 63, and a luminescent material 61 held in a binder in the electroluminescent layer 62. Including.

本実施の形態に用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。 As a binder that can be used in this embodiment mode, an insulating material can be used, an organic material or an inorganic material can be used, and a mixed material of an organic material and an inorganic material can be used. As the organic insulating material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose resin, or a resin such as polyethylene, polypropylene, polystyrene resin, silicone resin, epoxy resin, or vinylidene fluoride can be used. Alternatively, a heat-resistant polymer such as aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may be used. The dielectric constant can be adjusted by appropriately mixing fine particles of high dielectric constant such as barium titanate (BaTiO 3 ) and strontium titanate (SrTiO 3 ) with these resins.

バインダに含まれる無機絶縁材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、ＺｎＳその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。 Examples of the inorganic insulating material contained in the binder include silicon oxide (SiO x ), silicon nitride (SiN x ), silicon containing oxygen and nitrogen, aluminum nitride (AlN), aluminum containing oxygen and nitrogen, or aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), BaTiO 3 , SrTiO 3 , lead titanate (PbTiO 3 ), potassium niobate (KNbO 3 ), lead niobate (PbNbO 3 ), tantalum oxide (Ta 2 O 5 ), tantalum Formed with a material selected from materials including barium oxide (BaTa 2 O 6 ), lithium tantalate (LiTaO 3 ), yttrium oxide (Y 2 O 3 ), zirconium oxide (ZrO 2 ), ZnS and other inorganic insulating materials. can do. By including an inorganic material having a high dielectric constant in the organic material (by addition or the like), the dielectric constant of the electroluminescent layer made of the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. .

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。 In the manufacturing process, the light-emitting material is dispersed in a solution containing a binder, but as a solvent for the solution containing a binder that can be used in this embodiment, a method of forming an electroluminescent layer by dissolving the binder material (various types) A solvent capable of producing a solution having a viscosity suitable for a wet process) and a desired film thickness may be appropriately selected. For example, when a siloxane resin is used as a binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoxy-3-methyl-1-butanol (also referred to as MMB) can be used. Etc. can be used.

図２５（Ｂ）及び図２５（Ｃ）に示す発光素子は、図２５（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図２５（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図２５（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。 The light-emitting element illustrated in FIGS. 25B and 25C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. The light-emitting element illustrated in FIG. 25B includes an insulating layer 64 between the first electrode layer 60 and the electroluminescent layer 62, and the light-emitting element illustrated in FIG. 25C includes the first electrode layer 60. And an electroluminescent layer 62, and an insulating layer 64 b between the second electrode layer 63 and the electroluminescent layer 62. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. Further, the insulating layer may be a single layer or a stacked layer including a plurality of layers.

また、図２５（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。 In FIG. 25B, the insulating layer 64 is provided so as to be in contact with the first electrode layer 60, but the order of the insulating layer and the electroluminescent layer is reversed so as to be in contact with the second electrode layer 63. An insulating layer 64 may be provided on the substrate.

図２４における絶縁層５４、図２５における絶縁層６４のような絶縁層は、特に限定されることはないが、絶縁破壊耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。 Insulating layers such as the insulating layer 54 in FIG. 24 and the insulating layer 64 in FIG. 25 are not particularly limited, but preferably have a high dielectric breakdown voltage, a dense film quality, and a dielectric constant. High is preferred. For example, silicon oxide (SiO 2 ), yttrium oxide (Y 2 O 3 ), titanium oxide (TiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), tantalum oxide (Ta 2 O 5 ), Barium titanate (BaTiO 3 ), strontium titanate (SrTiO 3 ), lead titanate (PbTiO 3 ), silicon nitride (Si 3 N 4 ), zirconium oxide (ZrO 2 ), etc., a mixed film thereof, or two or more kinds thereof A laminated film can be used. These insulating films can be formed by sputtering, vapor deposition, CVD, or the like. The insulating layer may be formed by dispersing particles of these insulating materials in a binder. The binder material may be formed using the same material and method as the binder contained in the electroluminescent layer. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm.

本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。 The light-emitting element described in this embodiment can emit light by applying a voltage between a pair of electrode layers sandwiching an electroluminescent layer, but can operate in either direct current drive or alternating current drive.

本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 This embodiment mode can be freely combined with the above embodiment modes.

本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を提供することができる。またそのような表示装置を複雑な工程を必要とせずに高い信頼性を付与して作製することができる。 By using the present invention, a highly reliable display device having a high-quality display function with excellent visibility can be provided. Further, such a display device can be manufactured with high reliability without requiring a complicated process.

本実施例では、本発明において示すカットオフ電流を低減したｐチャネル型薄膜トランジスタを作製し、その特性を測定した結果を示す。 In this example, a p-channel thin film transistor with reduced cut-off current shown in the present invention is manufactured and the characteristics thereof are measured.

比較例として、チャネル領域にｐ型を付与する不純物元素をドーピングしたｐチャネル型薄膜トランジスタ（以下、比較例と示す）を作製した。比較例のチャネル領域に含まれるｐ型不純物元素の濃度は１×１０１７／ｃｍ３である。一方本実施例としてチャネル領域にｐ型を付与する不純物元素をドーピングしないｐチャネル型薄膜トランジスタ（以下実施例１と示す）を作製した。比較例及び実施例１に対してドレイン電圧ＶＤ値が−１Ｖと−１６Ｖ時のドレイン電流ＩＤ値に対するゲート電圧ＶＧ値を測定した。 As a comparative example, a p-channel thin film transistor (hereinafter referred to as a comparative example) in which a channel region is doped with an impurity element imparting p-type was manufactured. The concentration of the p-type impurity element contained in the channel region of the comparative example is 1 × 10 17 / cm 3 . On the other hand, as this example, a p-channel thin film transistor (hereinafter referred to as Example 1) in which a channel region is not doped with an impurity element imparting p-type was manufactured. The gate voltage VG value was measured with respect to the drain current ID value when the drain voltage VD value was -1V and -16V with respect to the comparative example and the example 1.

比較例のＩＤ−ＶＧ特性を図２６に、実施例１のＩＤ−ＶＧ特性を図２７にそれぞれ示す。また測定は比較例及び実施例１それぞれ１５２点で行い、比較例と実施例１の累積度数で示すオン電流（ＶＤ＝−１Ｖ、ＶＧ＝−６Ｖ）の結果を図２８にカットオフ電流（ＶＤ＝−１６Ｖ、ＶＧ＝０Ｖ）の結果を図２９に示す。図２６及び図２７において、点線で示すＩＤ−ＶＧ特性がＶＤ＝−１６Ｖの測定条件であり、実線で示すＩＤ−ＶＧ特性がＶＤ＝−１Ｖの測定条件である。また、図２８及び図２９において、黒丸のドットは比較例（チャネルドープあり）であり、白い菱形のドットが実施例１（チャネルドープなし）である。 FIG. 26 shows the ID-VG characteristics of the comparative example, and FIG. 27 shows the ID-VG characteristics of the first example. In addition, the measurement was performed at 152 points in each of the comparative example and the example 1, and the result of the on-current (VD = −1V, VG = −6V) indicated by the cumulative frequency of the comparative example and the example 1 is shown in FIG. = -16V, VG = 0V) The results are shown in FIG. 26 and 27, the ID-VG characteristic indicated by a dotted line is a measurement condition of VD = -16V, and the ID-VG characteristic indicated by a solid line is a measurement condition of VD = -1V. In FIG. 28 and FIG. 29, the black dot is a comparative example (with channel dope), and the white rhombus dot is Example 1 (without channel dope).

図２６に示す比較例と図２７に示す実施例１とではオン電流の値には変化は見られなかったが、カットオフ電流（Ｉｃｕｔ）においては違いが見られた。図２６に示すように比較例ではゲート電圧ＶＧ＝０のドレイン電流ＩＤ値であるカットオフ電流値は１×１０−９Ａ以上であるが、図２７に示すように実施例１ではカットオフ電流値は１×１０−１２Ａ以下であった。一方オン電流は比較例及び実施例１でも約１×１０−４Ａ付近であった。 No change was observed in the on-current value between the comparative example shown in FIG. 26 and Example 1 shown in FIG. 27, but a difference was seen in the cut-off current (Icut). As shown in FIG. 26, in the comparative example, the cut-off current value, which is the drain current ID value of the gate voltage VG = 0, is 1 × 10 −9 A or more. However, in FIG. The value was 1 × 10 −12 A or less. On the other hand, the on-current was also about 1 × 10 −4 A in the comparative example and Example 1.

従って、チャネル領域にｐ型を付与する不純物元素を添加した薄膜トランジスタである比較例に対し、チャネル形成領域にｐ型を付与する不純物元素を添加しなかった薄膜トランジスタである実施例１は、オン特性を表すオン電流においては同等でありながら、カットオフ電流においては低下していることが確認できた。図２８においてもオン電流は、比較例と実施例１ではほぼ全累積度数において同様な値であり、一方図２９においてもカットオフ電流は全累積度数において、比較例に対し実施例は低い値にシフトしていた。 Therefore, in contrast to the comparative example in which the impurity element imparting p-type is added to the channel region, Example 1 which is a thin film transistor in which the impurity element imparting p-type is not added to the channel formation region has the on-characteristic. It was confirmed that the cut-off current was reduced while the on-state current was the same. Also in FIG. 28, the on-current is almost the same in the total cumulative frequency in the comparative example and the example 1, while in FIG. 29, the cut-off current is lower in the total cumulative frequency than in the comparative example. It was shifting.

以上の結果より、チャネルドープを行わず不純物元素を低濃度としたｐチャネル型薄膜トランジスタは、チャネルドープを行ったｐチャネル型薄膜トランジスタよりそのしきい値がマイナスにあるため、ゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）が小さくなることが確認できた。従って、画素において発光素子を非発光状態とし、黒表示を行う場合に、駆動用ｐチャネル型薄膜トランジスタと接続する発光素子に電流が流れ微かな発光が生じてしまうことを防ぐことができる。 From the above results, the threshold value of the p-channel thin film transistor in which the impurity element is low without channel doping is lower than that of the channel doped p-channel thin film transistor. Therefore, when the gate voltage VG is 0V. It was confirmed that the cut-off current (Icut), which is the value of the flowing drain current ID, becomes small. Therefore, when a light emitting element in a pixel is in a non-light emitting state and black display is performed, it is possible to prevent a slight flow of light from flowing through the light emitting element connected to the driving p-channel thin film transistor.

さらに、不純物元素を低濃度とするためにチャネルドープを行わないとした駆動用ｐチャネル型薄膜トランジスタは、ドーピングを行なわないことによりチャネル領域の半導体膜の結晶性が低下しないので、薄膜トランジスタのオン電流（Ｉｏｎ）は低下せず、薄膜トランジスタのオン特性には影響を及ぼさない。以上のことより、駆動回路のｐチャネル型薄膜トランジスタよりカットオフ電流を低減した発光素子の駆動用ｐチャネル型薄膜トランジスタを用いると、画素のコントラストが向上し視認性に優れた表示装置とすることができる。 Further, the p-channel thin film transistor for driving which is not subjected to channel doping in order to reduce the impurity element concentration does not deteriorate the crystallinity of the semiconductor film in the channel region because doping is not performed. I on ) does not decrease and does not affect the on characteristics of the thin film transistor. As described above, when a p-channel thin film transistor for driving a light-emitting element whose cut-off current is reduced as compared with a p-channel thin film transistor in a driver circuit is used, a display device with improved contrast and excellent visibility can be obtained. .

本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を提供することができる。またそのような表示装置を複雑な工程を必要とせずに高い信頼性を付与して作製することができる。 By using the present invention, a highly reliable display device having a high-quality display function with excellent visibility can be provided. Further, such a display device can be manufactured with high reliability without requiring a complicated process.

本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の等価回路図。1 is an equivalent circuit diagram of a display device of the present invention. 本発明に適用することのできる滴下注入法を説明する図。The figure explaining the dripping injection method which can be applied to this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器の主要な構成を示すブロック図。1 is a block diagram illustrating a main configuration of an electronic device to which the present invention is applied. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 比較例の薄膜トランジスタ特性を示すグラフ。The graph which shows the thin-film transistor characteristic of a comparative example. 実施例１の薄膜トランジスタ特性を示すグラフ。3 is a graph showing thin film transistor characteristics of Example 1. 比較例及び実施例１における薄膜トランジスタ特性を示すグラフ。3 is a graph showing thin film transistor characteristics in Comparative Example and Example 1. 比較例及び実施例１における薄膜トランジスタ特性を示すグラフ。3 is a graph showing thin film transistor characteristics in Comparative Example and Example 1.

Claims (11)

ｐチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタ、及び発光素子を含む画素を有し、
前記ｐチャネル型薄膜トランジスタのソース及びドレインの一方が前記発光素子と電気的に接続され、
前記ｐチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度は、前記ｎチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低いことを特徴とする表示装置。 a pixel including a p-channel thin film transistor, an n-channel thin film transistor, and a light-emitting element;
One of a source and a drain of the p-channel thin film transistor is electrically connected to the light emitting element,
The display is characterized in that the concentration of the impurity element imparting p-type contained in the channel region of the p-channel thin film transistor is lower than the concentration of the impurity element imparting p-type contained in the channel region of the n-channel thin film transistor. apparatus. ｐチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタ、容量素子、及び発光素子を含む画素を有し、
前記ｐチャネル型薄膜トランジスタのソース及びドレインの一方が前記発光素子と電気的に接続され、
前記ｐチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度は、前記ｎチャネル型薄膜トランジスタのチャネル領域及び前記容量素子に含まれるｐ型を付与する不純物元素の濃度より低いことを特徴とする表示装置。 a pixel including a p-channel thin film transistor, an n-channel thin film transistor, a capacitor, and a light-emitting element;
One of a source and a drain of the p-channel thin film transistor is electrically connected to the light emitting element,
The concentration of the impurity element imparting p-type included in the channel region of the p-channel thin film transistor is lower than the concentration of the impurity element imparting p-type included in the channel region of the n-channel thin film transistor and the capacitor. Characteristic display device. 請求項１又は請求項２において、前記ｐチャネル型薄膜トランジスタのしきい値電圧は−１．１Ｖ以下であることを特徴とする表示装置。 3. The display device according to claim 1, wherein a threshold voltage of the p-channel thin film transistor is −1.1 V or less. 第１のｐチャネル型薄膜トランジスタ及び発光素子を含む画素と、第２のｐチャネル型薄膜トランジスタを含む駆動回路とを有し、
前記第１のｐチャネル型薄膜トランジスタのソース及びドレインの一方が前記発光素子と電気的に接続され、
前記第１のｐチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度は、前記第２のｐチャネル型薄膜トランジスタのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低いことを特徴とする表示装置。 A pixel including a first p-channel thin film transistor and a light-emitting element, and a driving circuit including a second p-channel thin film transistor;
One of a source and a drain of the first p-channel thin film transistor is electrically connected to the light emitting element;
The concentration of the impurity element imparting p-type contained in the channel region of the first p-channel thin film transistor is lower than the concentration of the impurity element imparting p-type contained in the channel region of the second p-channel thin film transistor. A display device characterized by that. 請求項４において、前記第１のｐチャネル型薄膜トランジスタのカットオフ電流は２×１０−１１Ａ以下であることを特徴とする表示装置。 5. The display device according to claim 4, wherein a cutoff current of the first p-channel thin film transistor is 2 × 10 −11 A or less. 請求項１乃至５のいずれか一項において、前記ｐ型を付与する不純物元素はボロンであることを特徴とする表示装置。 6. The display device according to claim 1, wherein the impurity element imparting p-type conductivity is boron. 絶縁表面上に半導体膜を形成し、
前記半導体膜上に選択的にマスク層を形成し、
前記マスク層を用いて前記半導体膜に選択的にｐ型を付与する不純物元素をドーピングし、
前記選択的に前記ｐ型を付与する不純物元素がドーピングされた半導体膜を加工して第１の半導体層及び前記ｐ型を付与する不純物元素を含む第２の半導体層を形成し、
前記第１の半導体層に含まれる前記ｐ型を付与する不純物元素の濃度は、前記第２の半導体層に含まれる前記ｐ型を付与する不純物元素の濃度より低く、
前記第１の半導体層を用いてｐチャネル型薄膜トランジスタを形成し、
前記第２の半導体層を用いてｎチャネル型薄膜トランジスタを形成し、
前記ｐチャネル型薄膜トランジスタのソース及びドレインの一方に電気的に接続する発光素子を形成することを特徴とする表示装置の作製方法。 Forming a semiconductor film on the insulating surface;
Selectively forming a mask layer on the semiconductor film;
Doping the semiconductor film with an impurity element that selectively imparts p-type using the mask layer;
Processing the semiconductor film doped with the impurity element that selectively imparts the p-type to form a first semiconductor layer and a second semiconductor layer containing the impurity element that imparts the p-type;
The concentration of the impurity element imparting p-type contained in the first semiconductor layer is lower than the concentration of the impurity element imparting p-type contained in the second semiconductor layer,
Forming a p-channel thin film transistor using the first semiconductor layer;
Forming an n-channel thin film transistor using the second semiconductor layer;
A manufacturing method of a display device, characterized in that a light-emitting element electrically connected to one of a source and a drain of the p-channel thin film transistor is formed. 絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化し結晶性半導体膜を形成し、
前記結晶性半導体膜上に選択的にマスク層を形成し、
前記マスク層を用いて前記結晶性半導体膜に選択的にｐ型を付与する不純物元素をドーピングし、
前記選択的に前記ｐ型を付与する不純物元素がドーピングされた結晶性半導体膜を加工して第１の半導体層及び前記ｐ型を付与する不純物元素を含む第２の半導体層を形成し、
前記第１の半導体層に含まれる前記ｐ型を付与する不純物元素の濃度は、前記第２の半導体層に含まれる前記ｐ型を付与する不純物元素の濃度より低く、
前記第１の半導体層を用いてｐチャネル型薄膜トランジスタを形成し、
前記第２の半導体層を用いてｎチャネル型薄膜トランジスタを形成し、
前記ｐチャネル型薄膜トランジスタのソース及びドレインの一方に電気的に接続する発光素子を形成することを特徴とする表示装置の作製方法。 Forming an amorphous semiconductor film on the insulating surface;
Crystallizing the amorphous semiconductor film to form a crystalline semiconductor film;
Selectively forming a mask layer on the crystalline semiconductor film;
Doping an impurity element that imparts p-type selectively to the crystalline semiconductor film using the mask layer,
Processing the crystalline semiconductor film selectively doped with the impurity element imparting p-type to form a first semiconductor layer and a second semiconductor layer containing the impurity element imparting p-type;
The concentration of the impurity element imparting p-type contained in the first semiconductor layer is lower than the concentration of the impurity element imparting p-type contained in the second semiconductor layer,
Forming a p-channel thin film transistor using the first semiconductor layer;
Forming an n-channel thin film transistor using the second semiconductor layer;
A manufacturing method of a display device, characterized in that a light-emitting element electrically connected to one of a source and a drain of the p-channel thin film transistor is formed. 絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜上に選択的にマスク層を形成し、
前記マスク層を用いて前記非晶質半導体膜に選択的にｐ型を付与する不純物元素をドーピングし、
前記選択的に前記ｐ型を付与する不純物元素がドーピングされた非晶質半導体膜を結晶化し結晶性半導体膜を形成し、
前記結晶性半導体膜を加工し第１の半導体層及び前記ｐ型を付与する不純物元素を含む第２の半導体層を形成し、
前記第１の半導体層に含まれる前記ｐ型を付与する不純物元素の濃度は、前記第２の半導体層に含まれる前記ｐ型を付与する不純物元素の濃度より低く、
前記第１の半導体層を用いてｐチャネル型薄膜トランジスタを形成し、
前記第２の半導体層を用いてｎチャネル型薄膜トランジスタを形成し、
前記ｐチャネル型薄膜トランジスタのソース及びドレインの一方に電気的に接続する発光素子を形成することを特徴とする表示装置の作製方法。 Forming an amorphous semiconductor film on the insulating surface;
Selectively forming a mask layer on the amorphous semiconductor film;
Doping the amorphous semiconductor film with an impurity element that selectively imparts p-type using the mask layer;
Crystallizing the amorphous semiconductor film doped with the impurity element selectively imparting the p-type to form a crystalline semiconductor film,
Processing the crystalline semiconductor film to form a first semiconductor layer and a second semiconductor layer containing an impurity element imparting the p-type,
The concentration of the impurity element imparting p-type contained in the first semiconductor layer is lower than the concentration of the impurity element imparting p-type contained in the second semiconductor layer,
Forming a p-channel thin film transistor using the first semiconductor layer;
Forming an n-channel thin film transistor using the second semiconductor layer;
A manufacturing method of a display device, characterized in that a light-emitting element electrically connected to one of a source and a drain of the p-channel thin film transistor is formed. 請求項８又は請求項９において、前記非晶質半導体膜にレーザ光を照射することによって結晶化し前記結晶性半導体膜を形成することを特徴とする表示装置の作製方法。 10. The method for manufacturing a display device according to claim 8, wherein the amorphous semiconductor film is crystallized by irradiation with laser light to form the crystalline semiconductor film. 請求項８又は請求項９において、前記非晶質半導体膜に金属元素を添加し、加熱処理することによって結晶化し前記結晶性半導体膜を形成することを特徴とする表示装置の作製方法。 10. The method for manufacturing a display device according to claim 8, wherein a metal element is added to the amorphous semiconductor film and crystallized by heat treatment to form the crystalline semiconductor film.
JP2007167964A 2006-06-29 2007-06-26 Display device and method for manufacturing display device Active JP5236903B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007167964A JP5236903B2 (en) 2006-06-29 2007-06-26 Display device and method for manufacturing display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006179165 2006-06-29
JP2006179165 2006-06-29
JP2007167964A JP5236903B2 (en) 2006-06-29 2007-06-26 Display device and method for manufacturing display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013068859A Division JP5674846B2 (en) 2006-06-29 2013-03-28 Display device

Publications (3)

Publication Number Publication Date
JP2008034829A true JP2008034829A (en) 2008-02-14
JP2008034829A5 JP2008034829A5 (en) 2010-07-15
JP5236903B2 JP5236903B2 (en) 2013-07-17

Family

ID=39123887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167964A Active JP5236903B2 (en) 2006-06-29 2007-06-26 Display device and method for manufacturing display device

Country Status (1)

Country Link
JP (1) JP5236903B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235141A (en) * 2008-09-19 2012-11-29 Semiconductor Energy Lab Co Ltd Display device
JP2020064265A (en) * 2018-10-19 2020-04-23 キヤノン株式会社 Display device and electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116067A (en) * 1994-05-20 1996-05-07 Sanyo Electric Co Ltd Semiconductor device, display device and manufacture of display device
JP2000196096A (en) * 1998-12-28 2000-07-14 Fujitsu Ltd Semiconductor device, image display and manufacture of the semiconductor device and the image display
JP2000349299A (en) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP2001094115A (en) * 1999-04-30 2001-04-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2001183704A (en) * 2000-10-19 2001-07-06 Semiconductor Energy Lab Co Ltd Display device
JP2005109073A (en) * 2003-09-30 2005-04-21 Fujitsu Display Technologies Corp Thin film transistor device, its manufacturing method, thin film transistor substrate having the same and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116067A (en) * 1994-05-20 1996-05-07 Sanyo Electric Co Ltd Semiconductor device, display device and manufacture of display device
JP2000196096A (en) * 1998-12-28 2000-07-14 Fujitsu Ltd Semiconductor device, image display and manufacture of the semiconductor device and the image display
JP2000349299A (en) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP2001094115A (en) * 1999-04-30 2001-04-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2001183704A (en) * 2000-10-19 2001-07-06 Semiconductor Energy Lab Co Ltd Display device
JP2005109073A (en) * 2003-09-30 2005-04-21 Fujitsu Display Technologies Corp Thin film transistor device, its manufacturing method, thin film transistor substrate having the same and display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235141A (en) * 2008-09-19 2012-11-29 Semiconductor Energy Lab Co Ltd Display device
KR101490148B1 (en) 2008-09-19 2015-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
US9196633B2 (en) 2008-09-19 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US10559598B2 (en) 2008-09-19 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US11152397B2 (en) 2008-09-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Display device
US11646321B2 (en) 2008-09-19 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2020064265A (en) * 2018-10-19 2020-04-23 キヤノン株式会社 Display device and electronic apparatus
JP7145032B2 (en) 2018-10-19 2022-09-30 キヤノン株式会社 Displays and electronics

Also Published As

Publication number Publication date
JP5236903B2 (en) 2013-07-17

Similar Documents

Publication Publication Date Title
JP5674846B2 (en) Display device
US9419064B2 (en) Method for manufacturing display device
US8592861B2 (en) Display device and manufacturing method of the display device
US7838347B2 (en) Display device and manufacturing method of display device
KR101266023B1 (en) Display device and manufacturing method thereof
TWI395028B (en) Display device and method for manufacturing the same
JP4817946B2 (en) Method for manufacturing display device
JP5057652B2 (en) Method for manufacturing thin film transistor
US20050287721A1 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2008211192A (en) Display device
JP4689439B2 (en) Light emitting device
JP4860343B2 (en) Method for manufacturing display device
JP5072202B2 (en) Method for manufacturing display device
JP5008357B2 (en) Method for manufacturing display device
JP5201841B2 (en) Method for manufacturing display device
JP5236903B2 (en) Display device and method for manufacturing display device
JP2008010406A (en) Light emitting device, electronic apparatus, and manufacturing method of light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250