JP2008028643A

JP2008028643A - 撮像装置

Info

Publication number: JP2008028643A
Application number: JP2006198258A
Authority: JP
Inventors: Hironao Otsu; 弘直大津; Kengo Enomoto; 健悟榎本
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2006-07-20
Filing date: 2006-07-20
Publication date: 2008-02-07

Abstract

【課題】撮像素子及び／または撮像装置の設計都合により複数フィールド間で露光期間が完全には一致していない、及び／または複数フィールド間で撮像電荷保持時間が不一致である撮像装置であっても、複数フィールド間で輝度段差が補正されて目立たない撮像装置を提供することである。
【解決手段】この撮像装置は、複数フィールドから１フレームを生成する際に、複数フィールド間にある輝度段差を補正する第ｎフィールド輝度段差補正部１８_nと、シャッタ速毎に記憶するシャッタ速毎フィールド段差補正係数記憶部２１を有している。
【選択図】図１

Description

本発明は撮像装置に関し、より詳細には、複数フィールド間にある輝度段差を補正する撮像装置に関するものである。

撮像装置から出力されたフィールド信号を合成し１枚のフレーム画像を生成する技術が、例えば、下記特許文献１に開示されている。この特許文献１に記載された信号処理装置は、メカシャッタ機構を持つ撮像装置からの出力をｎ回のフィールドに分割して読み出して信号を処理する信号処理装置に於いて、第１フィールドで読み出した第１フィールド信号と、［２〜ｎ］の範囲の第ｋフィールドで読み出した第ｋフィールド信号から［２〜ｎ］の範囲の第ｍ番目フィールド信号を補正する補正信号を生成するフィールド補正信号生成手段と、前記補正信号より第ｍ番目フィールド信号を補正するフィールド補正手段と、前記補正されたフィールド信号または撮像装置から出力されたフィールド信号を合成し、１枚のフレーム画像を生成するフィールド合成手段とを有することを特徴としている。

一方、下記特許文献２には、奇数ラインの信号群と偶数ラインの信号群で別々にシェーディング補正を行う技術が開示されている。このシェーディング補正方法及びシェーディング補正機能付き順次走査方式対応撮像装置は、光電変換部に蓄積した奇数ラインの信号群と偶数ラインの信号群を異なる時刻で読み出し、１フィールド期間内の前半と後半に分けて、奇数ラインの信号群、偶数ラインの信号群を出力する撮像素子の出力信号を順次走査信号に変換して出力する際のシェーディング補正方法であって、前記順次走査信号からシェーディング補正量を決定する基になるデータを奇数ラインと偶数ラインとに分けて検出し、検出したデータを基に前記奇数ラインと前記偶数ラインとでシェーディング補正信号を別々に算出し、前記シェーディング補正信号に基づき前記奇数ラインの信号群と偶数ラインの信号群で別々にシェーディング補正を行うことを特徴とする。
特開２００５−１５１１６８号公報特許第３５１９２０２号公報

ところで、光学像を撮像するフレーム画枠に一様なシャッタ速を設定しても、撮像素子の設計都合により複数フィールド間で露光期間が完全には一致していない場合、及び／または複数フィールド間で撮像電荷保持時間が不一致である場合には、複数フィールド間で輝度段差が発生してしまう問題がある。

例えば、遮光時に起こりうる光漏れなどの対策としては、光の漏れた分だけオフセット調整をすればよく、特許文献１にあるようなフィールド補正でも充分である。しかし、複数フィールド間に露光時間差がある場合は、オフセット成分のみならず光学像に対する撮像素子の感度が複数フィールド間で異なることになり、単にフィールド段差補正するだけでなく、複数フィールド毎に輝度階調性補正部を有する必要がある。

複数のフィールド間で露光期間が同じである場合でも、撮像信号の読み出し順序などの理由で、撮像電荷保持時間が複数フィールド間で差がある場合には、撮像素子のダークノイズなどの影響でフィールド段差が生じてしまうことがある。

この問題については、前記特許文献２（図２、図３参照）を参照すると、該特許文献２のシェーディング補正でもフィールド補正の基本的な役目を果たすことが可能であることがわかる。しかしながら、そこで生じるフィールド段差の程度はシャッタ速毎で異なるので、フィールド段差補正に用いられるフィールド段差補正係数はフレーム画枠全体に設置されるシャッタ速毎に記憶されていることが好ましい。特に、撮像中にシャッタ速が変化しつづけるような撮像手法や、１シーンでシャッタ速が頻繁に切り換わる場合等には、シャッタ速毎フィールド段補正係数記憶部がなければフィールド段差補正が正確に反映されない。

また、特許文献２のようにシェーディング補正を用いてフィールド段差補正も兼ねる案は代表的な手法の１つではあるが、フィールド段差補正係数で処理した方が回路規模の点で簡略化できる。

したがって本発明は、上述した問題点に鑑みてなされたものであって、撮像素子の設計都合により複数フィールド間で露光期間が完全には一致していない、及び／または複数フィールド間で撮像電荷保持時間が不一致である撮像装置であっても、複数フィールド間で輝度段差が補正されて目立たなくすることができる撮像装置を提供することを目的とする。

すなわち請求項１に記載の発明は、光学像を撮像電荷に変換する複数の光電変換素子と、前記撮像電荷をフィールド単位で蓄積する撮像電荷蓄積部と、前記撮像電荷を読み出して撮像信号を生成する撮像信号出力アンプと、複数フィールドの前記撮像信号から１フレームの画像信号を生成する１フレーム生成部と、複数フィールド間にある輝度段差を補正するフィールド輝度段差補正部と、フィールド輝度段差補正に用いられるフィールド段差補正係数をフレーム全体に設定されるシャッタ速毎に記憶するフィールド段差補正係数記憶部を有することを特徴とする撮像装置である。

また、請求項２に記載の発明は、請求項１に記載の明の撮像装置に於いて、前記複数フィールドの撮像信号は複数フィールド毎に設置する輝度階調性補正部を経由して１フレームの画像信号に加工されることを特徴とする。

請求項３に記載の発明は、請求項１または請求項２に記載の発明に於いて、前記複数の光電変換素子はインタレース型ＣＣＤ撮像素子に於ける複数のフォトダイオードであり、前記複数のフォトダイオードにて生成された撮像電荷は奇数フィールドと偶数フィールドとで電荷混合せずにフローティングデフュージョン部に入力されることを特徴とする。

また、請求項４に記載の発明は、請求項１または請求項２に記載の発明に於いて、前記複数の光電変換素子はＭＯＳ型撮像素子にあるフォトダイオードであり、前記複数のフォトダイオードの露光期間が同一となるように露光制御するグローバルシャッタを更に有し、前記複数フィールドとは複数の読み出しエリア、または、複数の読み出しラインであることを特徴とする。

請求項５に記載の発明は、光学像を撮像電荷に変換する複数の光電変換素子と、前記撮像電荷をフィールド単位で蓄積する撮像電荷蓄積部と、前記撮像電荷を前記フィールド単位で読み出して撮像信号を生成する撮像信号出力アンプと、前記撮像信号をデジタル画像信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器で変換された画像信号を、フィールド別に記憶する複数の画像信号記憶部と、前記フィールドに対応した複数フィールドの前記画像信号から１フレームの画像信号を生成する１フレーム生成部と、前記フィールドに対応した複数フィールド間に生じる輝度段差を補正するフィールド輝度段差補正部と、フィールド輝度段差補正に用いられるフィールド段差補正係数をフレーム全体に設定されるシャッタ速毎に記憶するフィールド段差補正係数記憶部と、を具備することを特徴とする。

請求項６に記載の発明は、請求項５に記載の発明に於いて、前記複数フィールドの画像信号の輝度階調性を補正するために前記複数のフィールド毎に設けられた輝度階調性補正部を更に具備することを特徴とする。

請求項７に記載の発明は、請求項５または請求項６に記載の発明に於いて、前記複数の光電変換素子は、インタレース型ＣＣＤ撮像素子に於ける複数のフォトダイオードであり、前記複数のフォトダイオードにて生成された撮像電荷を、奇数フィールドと偶数フィールドとで電荷混合せずに入力するフローティングデフュージョン部を更に具備することを特徴とする。

請求項８に記載の発明は、請求項５または請求項６に記載の発明に於いて、前記複数の光電変換素子はＭＯＳ型撮像素子にあるフォトダイオードであり、前記複数のフォトダイオードの露光期間が同一となるように露光制御するグローバルシャッタを更に有し、前記複数フィールドとは複数の読み出しエリア、または、複数の読み出しラインであることを特徴とする。

本発明によれば、露光期間、及び／または撮像電荷保持時間の不一致がある撮像装置に於いても、複数フィールド間での輝度段差が目立たなくなる効果が得られる。

以下、図面を参照して本発明の実施形態について説明する。

図１は、本発明の一実施形態による撮像装置の構成を示すブロック図である。

図１に於いて、この撮像装置は、光学像を撮像電荷に変換する光電変換素子１１と、該光電変換素子１１から得られた撮像電荷を蓄積する撮像電荷蓄積部１２と、撮像信号出力アンプ１３と、Ａ／Ｄ変換器１４と、フィールド別の複数の画像信号記憶部１７₁〜１７_nと、第ｎフィールド輝度段差補正部１８_nと、フィールド別の複数の輝度階調性補正部１９₁〜１９_nと、シャッタ速毎フィールド段差補正係数記憶部２１と、１フレーム生成部２２とより構成されている。

前記光電変換素子１１はフォトダイオードやアモルファス等で構成されるものであり、光学像を撮像電荷に変換する素子である。この光電変換素子１１から得られた撮像電荷は、フィールド単位で撮像電荷蓄積部１２に蓄積される。撮像電荷蓄積部１２は、光電変換素子１１内にある電荷ストーレッジ機能を有する全ての部分に当てはまることが考えられ、例えば、フォトダイオードにある浮遊容量、フォトダイオードとは別にあるコンデンサ、垂直レジスタ、アナログフィールドメモリ等が考えられる。

前記撮像電荷蓄積部１２に蓄積された撮像電荷は、フィールド単位にて順次読み出されて、撮像信号出力アンプ１３に入力され、ここから撮像信号として出力される。撮像信号出力アンプ１３から出力された撮像信号は、Ａ／Ｄ変換器１４にてデジタル画像信号に変換される。デジタル画像信号は、フィールド別に複数の画像信号記憶部に記憶される。図１では、一例として、第１〜第ｎフィールド（ｎは２以上の整数）の画像信号記憶部１７₁〜１７_nが示されている。また、図１では、フィールド別に記憶部を有しているが、フィールド別に整理して処理されるのであれば、１つの記憶部で実施することも考えられる。

第ｎフィールド画像信号記憶部１７₁〜１７_nから第ｎフィールド輝度段差補正部１８_nに画像信号が送られて、ここでフィールド毎にある輝度ばらつきが補正される。複数フィールド間にある輝度ばらつきは、フレーム全体に設定されるシャッタ速に依存するので、撮像装置は操作者が設定したシャッタ速をシャッタ速毎フィールド段差補正係数記憶部２１に入力し、ここで算出された補正係数に従ってフィールド輝度段差補正がなされる。

尚、第１フィールドでは第１フィールドを基準フィールドとするならば、フィールド輝度段差補正部１８_nを省略してもよいし、第１フィールドを基準フィールドとせずに、第１〜第ｎフィールドまで全てのフィールドにフィールド輝度段差補正部を搭載してもよい。

ところで、光電変換素子１１及び／またはＡ／Ｄ変換器１４の特性・性能から光学像の輝度と撮像装置内にある画像信号の輝度とでリニアリティが取れていない場合、フィールド輝度段差補正が上手く機能しないことがある。特に、複数のフィールド間で輝度階調特性が異なる曲線を描いている場合には、特定の輝度階調のみのフィールド段差補正となってしまい、輝度階調全体のフィールド輝度段差が補正されないことがある。

そこで、図１に示されるように、第１〜第ｎフィールド輝度階調性補正部１９₁〜１９_nを組み込んでもよい。フィールド輝度階調性補正部は、各フィールドのリニアリティ補正に用いてもいいし、仮にリニアリティにこだわらなくとも、各フィールドの輝度階調性が揃えば目的は達成される。また、光学像の輝度と画像信号の輝度とでリニアリティが取れている場合は、このフィールド輝度階調性補正部は省略も可能である。

そして、これらの画像信号は、フィールド輝度段差補正部１８_nとフィールド輝度階調性補正部１９₁〜１９_nを経て１フレーム生成部２２に入力される。こうして、１フレーム生成部２２からフレーム画像信号として出力されるに至り、複数フィールド間で輝度段差が目立たないフレーム画像を得ることができる。尚、フレーム画像の中の一形態には静止画画像も含む。

また、フィールド段差補正の例は図１に示されるものに限られるものではなく、撮像装置の構成によっては、光電変換素子とＡ／Ｄ変換器との間にアナログフロントエンド部を設けたり、アナログフロントエンド部を光電変換素子の中に設けたり、Ａ／Ｄ変換器を光電変換素子の中に設ける等、種々の変形が考えられる。

次に、本願発明の撮像装置を、インタレース型ＣＣＤ撮像素子を搭載したプログレッシブ撮像装置への応用した例について説明する。尚、プログレッシブ撮像装置の中の一形態には静止画撮像装置も含む。

図２は、インタレース型ＣＣＤ撮像素子を説明するための構成図である。撮像面に奇数フィールド光電変換素子２５と、偶数フィールド光電変換素子２６とが、交互に配置されている。そして、光電変換素子の列毎に垂直転送部２７が設けられており、これら垂直転送部２７が奇数フィールド記憶部２９を介して水平転送部３０に接続されている。また、この水平転送部３０には、フローティングデフュージョン部３１が接続されている。

このような構成に於いて、前述したように交互に配列された光電変換素子の中から、先ず、奇数フィールド光電変換素子２５から先に垂直転送部２７へと撮像電荷が読み出される。次いで、これらの奇数フィールドの撮像電荷は、垂直転送部２７から奇数フィールド記憶部２９へと電荷転送される。奇数フィールド記憶部２９では、撮像電荷が電荷のままストーレッジされる。

こうして、奇数フィールドの撮像電荷の奇数フィールド記憶部２９へのストーレッジが完了したら、次に偶数フィールド光電変換素子２６の撮像電荷が垂直転送部２７に読み出される。この時、垂直転送部２７は、撮像電荷の電荷転送の機能の他に、偶数フィールドの撮像電荷をストーレッジする役目も果たす。つまり、次フィールドの露光期間を開始するためには、光電変換素子に蓄積されている撮像電荷をリセットする必要がある。したがって、奇数フィールドの撮像電荷が、水平転送部３０からフローティングデフュージョン部３１を介して撮像信号として出力されるに至り、奇数フィールドの全画素の出力を完了する前の段階で、偶数フィールドの撮像電荷は一時的に垂直転送部２７へとストーレッジされるようになっている。

偶数フィールドの撮像電荷が、水平転送部３０からフローティングデフュージョン部３１を介して撮像信号として出力されている間には、すでに次フィールドの露光期間を開始している。水平転送部３０は、高速転送パルスにて駆動されており、フローティングデフュージョン部３１の高帯域特性と共に安易に高速化することができない。垂直転送部２７を一時的な撮像電荷ストーレッジに使用することは、水平転送の転送速度高速化の抑制と、フローティングデフュージョン部３１の信号帯域の高域化の抑制につながる。

ここで、前述したインタレース型ＣＣＤ撮像素子を搭載したプログレッシブ撮像装置への応用についての画像上の問題について、図３のタイミングチャートを参照して説明する。

図３に示されるように、通常のインタレース型ＣＣＤ撮像素子では、奇数フィールドも偶数フィールドも露光期間の開始タイミングは同時である。一方、奇数フィールドの撮像電荷と偶数フィールドの撮像電荷を電荷混合しない場合（または、奇数フィールドの撮像信号と偶数フィールドの撮像信号を画素混合しない場合）には、撮像電荷の垂直転送部２７への読み出しタイミングの差分が露光時間の差分となり、輝度段差の発生原因となる。また、前述した構成によれば、偶数フィールドには垂直転送部２７でのストーレッジ期間があるのに対して、奇数フィールドでは垂直転送部２７は電荷転送手段としての機能だけである。

また、一般的なＣＣＤ撮像素子には素子温度に依存する暗電流の影響がある。そのため、例え奇数フィールドと偶数フィールドとで露光期間（少なくとも露光時間）を揃える工夫をしたとしても、撮像電荷保持時間に差があれば、奇数フィールドと偶数フィールドとで暗電流による影響の差が出てしまうことが懸念されるべきである。

このように、フィールド毎に起こり得る輝度レベル段差は、図３のタイミングチャートで示したタイムラグＸの差分や、撮像電荷保持時間の差による暗電流の影響の差分等が考えられる。したがって、撮像信号のフィールド間輝度レベル段差は、図１に示されるフィールド輝度段差補正部１８_nによるデジタル演算にて補正したい。

次に、前記フィールド輝度段差補正部１８_nに接続されているシャッタ速毎フィールド段差補正係数記憶部２１（図１参照）について説明する。

図３のタイミングチャートに示されるタイムラグＸ、及び／または撮像電荷保持時間のフィールド差に対する補正量は、操作者がフレーム全体に設定するシャッタ速により異なる。また、３板式撮像装置のように、複数の撮像素子を用いた撮像装置で、撮像素子毎に特性等ばらつきがある場合には、撮像素子毎にも補正量を異ならせた方がよい。もし、１つの撮像素子に複数のフローティングデフュージョン部３１がある場合には、フローティングデフュージョン部毎に補正量を変えてもよい。

そこで、図４の表に示されるように、シャッタ速毎、撮像素子毎にフィールド段差補正係数を記憶した記憶部を有することが必要となってくる。

図４に示される表中に於いて、Ｒ，Ｇ，ＢはそれぞれＲｃｈ撮像素子、Ｇｃｈ撮像素子、Ｂｃｈ撮像素子を意味している。また、図４では、フィールド段差補正係数をＧＡＩＮ量で定義している。

ＬＥＶＥＬＡＶＥＲＡＧＥ１（Ｆｉｅｌｄ１）とは、例えば撮像装置が５０％出力となる光学像を撮像した場合の偶数フィールドの輝度積分平均値である。ＬＥＶＥＬＡＶＥＲＡＧＥ２（Ｆｉｅｌｄ２）とは、Ｆｉｅｌｄ１と同一の光学像を撮像した場合の奇数フィールドの輝度積分平均値である。ＧＡＩＮ量を算出するにあたって輝度積分平均値を用いた理由は、光電変換素子、撮像素子、撮像装置にあるランダムノイズの影響を補正係数演算に対して少なくするためである。尚、フィールド段差補正係数記憶部の例は、図４に限られるものではなく、ランダムノイズの影響を少なくして良好な補正係数が得られる手法であれば、いろいろな変形が考えられる。

また、図４ではルックアップテーブルによる記憶手段を採用していることを示しているが、シャッタ速を高分解能に切り換える撮像装置である場合などは、近似式演算によるフィールド段差補正手法があってもよい。その場合は、近似式に用いる係数を、フィールド段差補正係数記憶部に記憶することになる。

また、図４に示される数値は実機による誤差を含んだ実測値であり、あくまでもフィールド段差補正係数のサンプルの一例にすぎない。尚、図４に示される実測値は１０進数で表記してあるが、これは説明のために１０進数にしているだけであり、特に１０進数であることに限定されない。

更に、図４に示される実測値を見れば、シャッタ速：１／３０〜１／１２０（ｓ）までのＧＡＩＮ量（フィールド段差補正係数の一例）は一律で、１．０００であることがわかる。これは、撮像装置によっては特定のシャッタ速に於いてはフィールド段差が発生しない（または発生量が極端に少なくて無視できる）ことを意味する。つまり、フィールド段差が無視できるシャッタ速については、フィールド段差補正を省略するための切り換えスイッチが挿入された構成も考えられる。

次に、本発明の撮像装置を、ＭＯＳ型撮像素子を搭載したプログレッシブ撮像装置へ応用した例について説明する。

フォトダイオードにて生成される撮像電荷がグローバルシャッタにて制御されている場合は、複数の読み出しエリア、または、複数の読み出しラインの露光期間が、フレーム一律で一致している。または、少なくとも露光開始時間が略一致している。

しかしながら、撮像素子から撮像信号を読み出すには時間が必要なので、グローバルシャッタ制御でも複数の読み出しエリア、または、複数の読み出しライン毎に撮像電荷保持時間は異なる。撮像信号の読み出し順序が後になればなるほど撮像電荷保持時間が長くなるので、読み出し順序の先と後とでフィールド段差が発生することがある。

図５は、４石のＭＯＳ型撮像素子であるユニットピクセルの回路図を示している。

図５に於いて、転送ゲート３６には、入射光を取り込むフォトダイオード３５と、リセットゲート３７、コンデンサ３８、増幅器３９が接続され、更にこの増幅器３９には画素選択ゲート４０を介して信号転送路４１が接続されると共に電源が接続されている。

図５に示される転送ゲート３６は、フォトダイオード３５にて生成される撮像電荷がコンデンサ３８に蓄積されるのを遮断することができる。つまり、この転送ゲート３６をオフにすれば、露光期間の終了となる。更に、画素選択ゲート４０にて、順次、撮像信号が読み出されるわけであるが、この読み出しタイミングは全画素で同じではないので、撮像電荷がコンデンサ３８に保持される時間長は同じとはならない。

複数の読み出しエリア、または、複数の読み出しラインにて撮像電荷保持時間が一致していないので、ＭＯＳ型撮像素子を搭載したプログレッシブ撮像装置の場合も、インタレース型ＣＣＤ撮像素子を搭載したプログレッシブ撮像装置の場合と同様に、ストーレッジ環境によっては暗電流などの影響から、フィールド段差が目立つことがある。露光開始直前のプリチャージ期間を読み出してＣＤＳ（相関二重サンプリング）処理したとしても、撮像電荷保持期間中のノイズまではキャンセルできない。

それが故に、ＭＯＳ型撮像素子を搭載したプログレッシブ撮像装置も、インタレース型ＣＣＤ撮像素子を搭載したプログレッシブ撮像装置と同様に、シャッタ速毎にフィールド輝度段差補正をすることが考えられる。この補正手段は、図１に示される通りであり、第１〜第ｎフィールド画像信号記憶部１７₁〜１７_nに複数の読み出しエリア、または、複数の読み出しラインを入力すればよく、複数の読み出しエリアを第１〜第ｎフィールドに仕分けすればよい。

前述したように、本発明の撮像装置は、露光期間及び／または撮像電荷保持時間の不一致がある撮像装置に於いても、複数フィールド間での輝度段差が目立たなくなるように補正することができ、インタレース型ＣＣＤ撮像素子、または、ＭＯＳ型撮像素子を搭載したプログレッシブ撮像装置に応用することができる。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

更に、上述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明の一実施形態による撮像装置の構成を示すブロック図である。本発明の一実施形態で用いられるインタレース型ＣＣＤ撮像素子の一例を示す構成図である。複数のフィールド間にある露光時間の差タイムラグＸの発生原理を説明するためのタイミングチャートである。本発明の一実施形態に於けるシャッタ速毎フィールド段差補正係数記憶部の一例を示す参考式及び表である。一般的なＭＯＳ型撮像素子の一例を示す構成図である。

符号の説明

１１…光電変換素子、１２…撮像電荷蓄積部、１３…撮像信号出力アンプ、１４…Ａ／Ｄ変換器、１７₁〜１７_n…第ｎフィールド画像信号記憶部、１８_n…第ｎフィールド輝度段差補正部、１９₁〜１９_n…第ｎフィールド輝度階調性補正部、２１…シャッタ速毎フィールド段差補正係数記憶部、２２…１フレーム生成部、２５…奇数フィールド光電変換素子、２６…偶数フィールド光電変換素子、２７…垂直転送部、２９…奇数フィールド記憶部、３０…水平転送部、３１…フローティングデフュージョン部。

Claims

光学像を撮像電荷に変換する複数の光電変換素子と、
前記撮像電荷をフィールド単位で蓄積する撮像電荷蓄積部と、
前記撮像電荷を読み出して撮像信号を生成する撮像信号出力アンプと、
複数フィールドの前記撮像信号から１フレームの画像信号を生成する１フレーム生成部と、
複数フィールド間にある輝度段差を補正するフィールド輝度段差補正部と、
フィールド輝度段差補正に用いられるフィールド段差補正係数をフレーム全体に設定されるシャッタ速毎に記憶するフィールド段差補正係数記憶部と、
を有することを特徴とする撮像装置。
前記複数フィールドの撮像信号は、複数フィールド毎に設置する輝度階調性補正部を経由して１フレームの画像信号に加工されることを特徴とする請求項１に記載の撮像装置。
前記複数の光電変換素子は、インタレース型ＣＣＤ撮像素子に於ける複数のフォトダイオードであり、
前記複数のフォトダイオードにて生成された撮像電荷は、奇数フィールドと偶数フィールドとで電荷混合せずにフローティングデフュージョン部に入力されることを特徴とする請求項１または請求項２に記載の撮像装置。
前記複数の光電変換素子はＭＯＳ型撮像素子にあるフォトダイオードであり、前記複数のフォトダイオードの露光期間が同一となるように露光制御するグローバルシャッタを更に有し、前記複数フィールドとは複数の読み出しエリア、または、複数の読み出しラインであることを特徴とする請求項１または請求項２に記載の撮像装置。
光学像を撮像電荷に変換する複数の光電変換素子と、
前記撮像電荷をフィールド単位で蓄積する撮像電荷蓄積部と、
前記撮像電荷を前記フィールド単位で読み出して撮像信号を生成する撮像信号出力アンプと、
前記撮像信号をデジタル画像信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器で変換された画像信号を、フィールド別に記憶する複数の画像信号記憶部と、
前記フィールドに対応した複数フィールドの前記画像信号から１フレームの画像信号を生成する１フレーム生成部と、
前記フィールドに対応した複数フィールド間に生じる輝度段差を補正するフィールド輝度段差補正部と、
フィールド輝度段差補正に用いられるフィールド段差補正係数をフレーム全体に設定されるシャッタ速毎に記憶するフィールド段差補正係数記憶部と、
を具備することを特徴とする撮像装置。
前記複数フィールドの画像信号の輝度階調性を補正するために前記複数のフィールド毎に設けられた輝度階調性補正部を更に具備することを特徴とする請求項５に記載の撮像装置。
前記複数の光電変換素子は、インタレース型ＣＣＤ撮像素子に於ける複数のフォトダイオードであり、
前記複数のフォトダイオードにて生成された撮像電荷を、奇数フィールドと偶数フィールドとで電荷混合せずに入力するフローティングデフュージョン部を更に具備することを特徴とする請求項５または請求項６に記載の撮像装置。
前記複数の光電変換素子はＭＯＳ型撮像素子にあるフォトダイオードであり、前記複数のフォトダイオードの露光期間が同一となるように露光制御するグローバルシャッタを更に有し、前記複数フィールドとは複数の読み出しエリア、または、複数の読み出しラインであることを特徴とする請求項５または請求項６に記載の撮像装置。