JP2008028058A - 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体 - Google Patents

半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体 Download PDF

Info

Publication number
JP2008028058A
JP2008028058A JP2006197662A JP2006197662A JP2008028058A JP 2008028058 A JP2008028058 A JP 2008028058A JP 2006197662 A JP2006197662 A JP 2006197662A JP 2006197662 A JP2006197662 A JP 2006197662A JP 2008028058 A JP2008028058 A JP 2008028058A
Authority
JP
Japan
Prior art keywords
film
valve metal
base film
semiconductor device
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006197662A
Other languages
English (en)
Inventor
Yasuhiko Kojima
康彦 小島
Taro Ikeda
太郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006197662A priority Critical patent/JP2008028058A/ja
Priority to CN2007800275021A priority patent/CN101490817B/zh
Priority to PCT/JP2007/062136 priority patent/WO2008010370A1/ja
Priority to KR1020097001196A priority patent/KR101196535B1/ko
Priority to US12/374,097 priority patent/US8207061B2/en
Priority to TW096126383A priority patent/TW200818395A/zh
Publication of JP2008028058A publication Critical patent/JP2008028058A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】銅膜とその下地膜との密着性がよく、配線間の抵抗の小さな半導体装置の製造方法等を提供する。
【解決手段】大気中の水分を吸収した多孔質の絶縁層（ＳｉＯＣ膜１１）にトレンチ１００の形成された基板（ウエハＷ）を処理容器内に載置し、バルブメタルからなる第１の下地膜（Ｔｉ膜１３）を被覆する。絶縁層から放出された水分により、絶縁層と接する第１の下地膜の表面が酸化されてパッシベーション膜１３ａが形成される。一方、第１の下地膜の表面をバルブメタルの窒化物または炭化物からなる第２の下地膜に被覆し、その表面に銅の有機化合物を原料とするＣＶＤにより銅膜１５を成膜する。
【選択図】図４

Description

本発明は、 銅膜とその下地膜との密着性のよい半導体装置を製造する技術に関する。
半導体装置の性能向上の要請から近年ではアルミニウム線に代わり銅線を用いる配線技術が実施されている。このような半導体装置を製造する工程においては、半導体ウエハ（以下ウエハという）の表面に銅膜を成膜する技術が重要となる。ウエハ上に銅膜を形成する技術のひとつとして、銅の有機化合物を原料とした化学蒸着法（以下、ＣＶＤという）が知られている。
層間絶縁膜（以下、絶縁膜という）の形成されたウエハ上に、ＣＶＤにより銅膜を成膜する場合には、例えば原料ガスであるトリメチルビニルシリル・ヘキサフルオロアセチルアセトナート銅（以下、Ｃｕ（ｈｆａｃ）ＴＭＶＳと記す）等の銅の有機化合物を真空状態の処理容器に供給し、加熱したウエハ上でこの物質を熱分解させて絶縁膜の表面に銅膜を形成させる手法がある。ところが銅原子は絶縁膜内に拡散してしまう性質を持っているため銅膜が絶縁膜上に直接成膜されることは少なく、絶縁膜上に予め形成されたバリアメタルと呼ばれる拡散防止膜（以下、下地膜という）の上に成膜される場合が多い。この下地膜にはチタンやタンタル等が用いられるが、これらのバリアメタルが銅の有機化合物に由来する有機物と反応して、銅膜とバリアメタルとの界面に有機不純物が残ることが知られている。
有機不純物層の形成された状態で銅膜を成長させると、下地膜と銅膜との密着性が悪くなり、このため上層側の銅配線と下層側の銅配線との抵抗値が大きくなって電気特性が悪化したり、またウエハを加工する際に銅膜が剥がれたりして、その結果歩留まりが低下する。また、有機不純物層は下地膜と比較して濡れ性が悪いため、銅の凝集が起こりやすく、アスペクト比の高いトレンチへの銅の埋め込み性が悪くなって銅配線の形成不良が生じるという問題もある。
ところで、半導体装置の動作のより一層の高速化を図るために、ｌｏｗ−ｋ材料と呼ばれる誘電率の低い材料が絶縁膜として使用されるようになっている。このような絶縁膜は、例えばシリコン、酸素、炭素を含む材料（以下ＳｉＯＣという）のような多孔質材料で絶縁膜を構成することにより誘電率を下げているものが多い。ところが、多孔質材料からなる絶縁膜は大気中の水分を吸収し易く、この表面に下地膜が被覆された場合には、下地膜に対して水分を放出することが知られている。
このような現象に対して、本発明者らは次のように考えている。即ち、例示したチタンやタンタルは、バルブメタルと呼ばれる金属のグループに属しており、絶縁膜との接触面に水分を通さないパッシベーション膜と呼ばれる酸化物層が形成されるという特徴を有している。このため、バルブメタルを下地膜として採用した場合には、絶縁膜から水分が放出されても、絶縁膜と接触する界面に形成されたパッシベーション膜によって水分の移動を防止し、銅膜と接触する界面に銅との密着性の悪い酸化物層が形成されてしまうのを防ぐことができる。
そこで発明者らは、このバルブメタルとしての利点を活かしつつ、上述した有機不純物層の形成という問題点を解決するため、例えば窒化チタンや炭化チタン（バルブメタルの窒化物や炭化物）を銅膜の下地膜として利用することを検討した。しかしながら、このような物質を下地膜として採用した場合には、有機不純物層の形成は抑制できるものの、パッシベーション膜の形成が十分でないという問題があった。
なお特許文献１には、チタンやタンタルの窒化物を絶縁膜の表面に被覆してから、その上に銅配線のための銅膜を成膜する手法が記載されているが、上述した課題には何ら触れられていない。
特開２０００−２９９２９６号公報：請求項１４
本発明は、このような事情に基づいてなされたものであり、その目的は、銅膜とその下地膜との密着性がよく、配線間の抵抗の小さな半導体装置の製造方法、半導体装置の製造装置及び記憶媒体を提供することにある。
本発明に係る半導体装置の製造方法は、基板上に成膜された多孔質の絶縁膜の表面に、第１のバルブメタルからなる第１の下地膜を被覆する工程と、
この第１の下地膜の表面に、第２のバルブメタルの窒化物または炭化物からなる第２の下地膜を被覆する工程と、
気密な処理容器内に、下地膜の被覆された前記基板を載置する工程と、
前記処理容器に銅の有機化合物からなる原料ガスを供給して前記第２の下地膜の表面に銅膜を成膜する工程と、を含むことを特徴とする。
更に、前記第１の下地膜が形成された基板を所定温度で保持し、前記第１の下地膜の一部と前記絶縁膜中に含まれた水分とから、前記絶縁膜と前記第１の下地膜との間に前記第１のバルブメタルの酸化物からなるパッシベーション膜を形成する工程を含むように構成するとよい。
ここで、バルブメタルとはその表面が酸化することによって形成されたパッシベーション膜（酸化被膜）が保護膜として機能することにより、酸化がそれ以上進行するのを防ぐことができる金属をいう。前記第１のバルブメタル及び第２のバルブメタルは、チタン、タンタル、アルミニウム、ニオブ、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモンからなるバルブメタル群から各々選択されたものであることが好適である。また、前記絶縁膜は、シリコン、酸素、炭素を含む絶縁膜である場合に適している。
本発明によれば、多孔質の絶縁膜の表面に性質の異なる２層の下地膜を被覆することにより、銅の有機化合物を原料とする銅膜の密着性を向上させることができる。具体的には、水分を吸収し易い絶縁膜の表面には、バルブメタルからなる第１の下地膜を被覆することにより絶縁膜との界面にパッシベーション膜を形成して水分の移動を防止し、銅膜との界面に密着性の悪い酸化物層が形成されてしまうのを防ぐことができる。さらに、バルブメタルの窒化物や炭化物のように、バルブメタルと比べて銅の原料ガスに由来する有機化合物と反応しにくい物質を第１の下地膜の表面に被覆してから銅の有機化合物を原料とする銅膜を成膜するので、有機不純物層の形成を抑制することができる。これらの結果、基板に対する銅膜の密着性が向上し、上層側の銅配線と下層側の銅配線との抵抗値の低下や基板加工時の銅膜の剥離防止等に寄与することができる。
本発明の実施の形態に係る半導体装置の製造方法では、絶縁膜として多孔質なＳｉＯＣ膜を形成したウエハの表面に、第１の下地膜としてバルブメタルの一種であるチタンを被覆し、次いでその表面に第２の下地膜としてチタンの窒化物を被覆してから、銅の有機化合物を原料ガスとする銅膜を成膜している点に特徴を有している。本実施の形態においては、クラスタツールまたはマルチチャンバと呼ばれる半導体製造装置により、各下地膜の被覆や銅膜の成膜を行う場合について説明する。
図１は、実施の形態に係るクラスタツール（半導体製造装置７）の平面図である。半導体製造装置７は、搬送容器であるキャリアＣにウエハＷがゲートドアＧＴを介して大気側から搬入される２つのキャリア室７１、７２と、第１、第２の搬送室７３、７６と、これらの搬送室７３、７６の間に介設された予備真空室７４、７５と、第１、第２の下地膜の被覆を行う第１のＣＶＤ装置２と、銅膜の成膜を行う第２のＣＶＤ装置３と、を備えている。第１、第２の搬送室７３、７６や、予備真空室７４、７５は大気側から区画された気密構造となっており、真空雰囲気あるいは不活性雰囲気とすることができるようになっている。また、第１の搬送室７３はキャリア室７１、７２と予備真空室７４、７５との間でウエハＷを搬送するための第１の搬送手段７７を備えており、第２の搬送室７６は、予備真空室７４、７５や各ＣＶＤ装置２、３の間でウエハＷを搬送するための第２の搬送手段７８を備えている。
次に、図２を参照しながらウエハＷに下地膜を成膜するための第１のＣＶＤ装置２について説明する。図２は、ウエハＷに対して２層構造の下地膜を成膜するための第１のＣＶＤ装置２の一例を示した断面図である。第１のＣＶＤ装置２において２０は例えばアルミニウムからなる処理容器（真空チャンバ）である。この処理容器２０は、大径円筒部２０ａと、その下側の小径円筒部２０ｂとが連設されたいわばキノコ形状に形成されており、その内壁を加熱するための図示しない加熱機構が設けられている。処理容器２０内には、ウエハＷを水平に載置するためのステージ２１が設けられており、このステージ２１は小径円筒部２０ｂの底部に支持部材２２を介して支持されている。
ステージ２１内にはウエハＷの温調手段をなすヒータ２１ａが設けられている。更にステージ２１には、ウエハＷを昇降させて第２の搬送手段７８と受け渡しを行うための例えば３本（便宜上２本のみ図示）の昇降ピン２３がステージ２１の表面に対して突没自在に設けられている。この昇降ピン２３は、支持部材２４を介して処理容器２０外の昇降機構２５に接続されている。処理容器２０の底部には排気管２６の一端側が接続され、この排気管２６の他端側には真空ポンプ２７が接続されている。また処理容器２０の大径円筒部２０ａの側壁には、図１中に「Ｇ」と示したゲートバルブ２８により開閉される搬送口２９が形成されている。
更に処理容器２０の天井部には開口部３１が形成され、この開口部３１を塞ぐように、かつステージ２１に対向するようにシャワーヘッド３２が設けられている。シャワーヘッド３２は、２つのガス室３３ａ、３３ｂと２種類のガス供給孔３４ａ、３４ｂとを備え、一方のガス室３３ａに供給されたガスは一方のガス供給孔３４ａから処理容器２０内に供給され、また他方のガス室３３ｂに供給されたガスは他方のガス供給孔３４ｂから処理容器２０内に供給されるように構成されている。
そして、ガス室３３ａには原料ガス供給路４１が接続され、この原料ガス供給路４１が分岐して、その上流側にはチタンや窒化チタンの原料となるＴｉＣｌ４を供給する原料ガス供給源４２と、ＴｉＣｌ４のキャリアガスとなる窒素ガスを供給するキャリアガス供給源４３とが夫々接続されている。なお、４４は、マスフローコントローラやバルブにより構成され、原料ガスやキャリアガスの供給量を調整するための流量調整部である。
これに対してガス室３３ｂには反応ガス供給路５１が接続されている。この反応ガス供給路５１は、三方弁５６を介して分岐し、分岐した一方の上流側にはＴｉＣｌ４を還元してチタン膜を形成するための水素ガスを供給する水素供給源５２が接続されている。また、分岐した他方の反応ガス供給路５１の上流側は更に分岐して、それぞれの供給路にはＴｉＣｌ４と反応して窒化チタン膜を形成するためのアンモニアガス供給源５３と、そのキャリアガスとなる窒素を供給するためのキャリアガス供給源５４とが接続されている。なお、５５は、それぞれのガスの供給量を調整するための流量調整部である。
また、ガス室３３は金属部材からなり、その上面には整合器３５を介して高周波（ＲＦ）電源３６が接続されている。一方、シャワーヘッド３２に対向するステージ２１も金属部材により構成されている。このような構成により、ガス室３３とステージ２１とは、チタン膜の形成時においてウエハＷに供給されるガスをプラズマ化し、成膜を促進させるための上部電極及び下部電極としての役割を果たす。なお、ガス室３３と処理容器２０ａとは絶縁部材３７等を介して絶縁されており、ステージ２１は接地されている。
また、各流量調整部４４、５５や、排気管２６に設けられた図示しない圧力調整部、ヒータ２１ａやＲＦ電源３６のスイッチ及び昇降機構２５等は、半導体製造装置７全体の動作を制御する制御部７９により制御されるようになっている。制御部７９は、例えば図示しないプログラム格納部を有しているコンピュータからなり、プログラム格納部にはウエハＷを処理容器２０に搬入出する動作や処理等についてのステップ（命令）群を備えたコンピュータプログラムが格納されている。そして、当該コンピュータプログラムが制御部７９に読み出されることにより、制御部７９は第１のＣＶＤ装置２の動作を制御する。なお、このコンピュータプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカード等の記憶手段に収納された状態でプログラム格納部に格納される。
次に、銅の有機材料を原料として銅膜の成膜を行う第２のＣＶＤ装置３について説明する。第２のＣＶＤ装置３は、例えば図２に示した第１のＣＶＤ装置２とほぼ同様の構成を有するものが使用される。そこで以下の説明では、図２に示した第１のＣＶＤ装置２を引用しながら第２のＣＶＤ装置３の説明をする。当該第２のＣＶＤ装置３の処理容器２０は、ステージ２１や搬送口２９等、第１のＣＶＤ装置２と同様の構成を備えている。これに対して、シャワーヘッド３２には、原料ガス供給路４１が１系統だけ接続されており、その上流側には図示しない原料タンクが接続されている。原料タンクには銅膜の原料（前駆体）となる銅の有機化合物（錯体）であるＣｕ（ｈｆａｃ）ＴＭＶＳが液体の状態で貯留されている。
Ｃｕ（ｈｆａｃ）ＴＭＶＳは、例えばアルゴンガスによって加圧されて、シャワーヘッド３２に向けて押し出され、例えばＣｕ（ｈｆａｃ）ＴＭＶＳを気化するためのベーパライザにてキャリアガスとなる水素ガスと接触混合させて気化させてから、ガス室３３ａに供給されるようになっている。このように、第２のＣＶＤ装置３においては、１種類の原料ガスから銅膜を成膜するため、シャワーヘッド３２は、１組のガス室３３ａとガス供給孔３４ａとを備えている点がこれらを２組備える第１のＣＶＤ装置２と異なっている。また、第２のＣＶＤ装置２は、ＲＦ電源３６等を有しておらず、ヒータ２１ａ等により供給される熱によって銅膜が成膜されるタイプの熱ＣＶＤ装置である。
また、Ｃｕ（ｈｆａｃ）ＴＭＶＳガスの供給量を調整する図示しない流量調整部やヒータ２１ａ等は、第１のＣＶＤ装置２と同様に半導体製造装置７の制御部７９により制御されるようになっており、プログラム格納部に格納されているプログラムに基づいてウエハＷの搬入出や処理が実行されるようになっている。
続いて、上述した構成を有する半導体製造装置７を利用した半導体装置の製造方法について説明する。図３はウエハＷ表面部に形成される半導体装置の製造工程途中の断面図を示しており、図３（ａ）は絶縁膜にトレンチを開ける前の状態を示している。なお、説明を簡略化するために、銅の埋め込みはシングルダマシンで行っているものとし、図３はビアホールから外れた部位の断面を示しているものとする。１０、１１は絶縁膜としてのＳｉＯＣ膜（炭素含有シリコン酸化膜）、１２はＳｉＮ膜（窒化シリコン膜）である。
ここでＳｉＯＣ膜１０、１１及びＳｉＮ膜１２は例えばプラズマ成膜処理により成膜することができる。このようなウエハＷに対し、先ず、例えばＣＦ４ガスやＣ４Ｆ８ガス等をエッチングガスとして用いることにより、ＳｉＯＣ膜１１が所定のパターン状にエッチングされる。このときＳｉＯＣ膜１１の下地膜となっているＳｉＮ膜１２はエッチングストッパとして作用する。これにより、例えば図３（ｂ）に示すように、ＳｉＯＣ膜１１に配線用の銅を埋め込むための例えば線幅が１００ｎｍ前後のトレンチ１００が形成される。
このようなトレンチ１００が形成されたウエハＷを、図１に示した半導体製造装置７のキャリア室７１、７２に載置し、第１の搬送手段７７によって予備真空室７４、７５を介して第２の搬送手段７８に受け渡す。第２の搬送手段７８は、受け渡されたウエハＷを、初めに第１のＣＶＤ装置２に搬入する。ここで、絶縁膜であるＳｉＯＣ膜１１は多孔質であるため、成膜されてからエッチングが施され、半導体製造装置７に搬入されてくるまでの間に大気中の水分を吸着した状態となっている。
第１のＣＶＤ装置２においては、図３（ｃ）に示すように、ウエハＷに第１の下地膜となるＴｉ膜１３と、第２の下地膜となるＴｉＮ膜１４との被覆を行う。第１のＣＶＤ装置２の具体的な作用について説明すると、先ず真空ポンプ２７により処理容器２０内を真空引きした後、キャリアガス供給源４３よりＡｒガスを所定の流量で供給する。またこのときヒータ２１ａによりステージ２１を所定の温度例えば６００℃〜７００℃程度まで加熱すると共に処理容器２０の不図示のヒータを加熱し、処理容器２０内を所定の温度に維持する。
その後、ゲートバルブ２８を開いて、第２の搬送手段７８によりウエハＷを処理容器２０内に搬入する。そして昇降ピン２３を介してウエハＷをステージ２１の上面に受け渡し、ゲートバルブ２８を閉じる。次いで、原料ガス供給源４２や水素供給源５２等の流量調整部４４、５５により各種のガスを供給することにより、ＳｉＯＣ膜１１の表面にＴｉ膜１３を被覆する。
図５は、ウエハＷ表面にＴｉ膜１３を被覆する工程において制御される各種のガスの給断及び処理容器２０内の圧力変化の様子を時系列に沿って示したものである。ステージ２１に載置されたウエハＷを所定の温度で加熱し、処理容器２０内の温度を所定の温度に維持すると共に処理容器２０内の圧力を例えば５００Ｐａに維持する。次いで、図５に示すように時刻ｔ１にて原料ガス（キャリアガスとしてのＡｒガスを含む）と水素ガスとの供給をＯＮにするとともにＲＦ電源３６をＯＮにして、時刻ｔ２に至るまでこれらのガスを夫々所定の流量で処理容器２０内に供給してプラズマ成膜処理を行う。ＳｉＯＣ膜１１の表面には（１）式に基づいてＴｉ膜１３が形成される。
ＴｉＣｌ４＋４Ｈ＊→Ｔｉ＋４ＨＣｌ …（１）
続いて時刻ｔ２にて原料ガス及び水素ガスの供給ならびにＲＦの印加を停止し、処理容器２０内に残留した未反応のガスや反応副生成物を除去する。この工程においては、原料ガスの供給を停止したまま水素ガスを所定の流量で所定時間供給するとともに、ＲＦ電源３６をＯＮにする。これにより発生する水素プラズマによってＴｉ膜１３の中に含まれる残留塩素を還元し、除去する。
そして水素ガスの供給及びＲＦの印加を停止し、処理容器２０内の残留水素ガスを排出する。このとき例えば窒素ガスを供給してもよい。以上の制御を実行し、時刻ｔ３に至った時点で１サイクルを終了する。
この後、時刻ｔ１から時刻ｔ３に至るまでに行ったのと同様の動作を１０サイクル以上、好ましくは３０サイクル以上繰り返し、所望の厚みを有するＴｉ膜１３を形成する。このサイクル数については、１サイクルで形成される薄膜の厚さや、必要なＴｉ膜１３の膜厚に基づいて適宜調整することができる。なお、上述の例では原料ガスと水素ガスとを同時に供給して成膜する構成としたが、最初に原料ガスだけを供給してこれをＳｉＯＣ膜１１の表面に吸着させた後、処理容器２０内を一旦排気し、その後、水素ガスを供給するとともにＲＦ印加を行ってＴｉ膜１３を成膜する、いわゆるＡＬＤ法（Atomic Layer Deposition）を用いることもできる。
次に、上述の動作により形成したＴｉ膜１３の表面に、ＴｉＮ膜１４を被覆する動作について説明する。本実施の形態においては、Ｔｉ膜１３の形成を行った第１のＣＶＤ装置２内において、その表面に引き続きＴｉＮ膜１４の形成を行う。具体的には、原料ガスと共に供給するガスをアンモニアガス（キャリアガスを含む）に切り替えることにより、（２）式に基づいてＴｉＮ膜１４が形成される。
６ＴｉＣｌ４＋８ＮＨ３→６ＴｉＮ＋２４ＨＣｌ＋Ｎ２ …（２）
なお、ＴｉＮ膜１４を形成するための原料ガス及びアンモニアガスの給断タイミングや、残留塩素を除去するためのアンモニアガスの給断給断タイミング及び処理容器２０内の圧力については、ＲＦ印加を行わない点を除いて、図５に示した水素ガスの給断タイミングをアンモニアガスの給断タイミングに置き換えたものと同様なので説明を省略する。この動作を所定のサイクル実行して、ウエハＷ表面へのＴｉＮ膜１４の形成を完了した後、原料ガス及びアンモニアガスの供給を停止し、所定の時間処理容器２０内のパージを行う。なお、上述のサイクルを繰り返してＴｉＮ膜１４を形成する替わりに、Ｔｉ膜１３の形成を行った後の処理容器２０内にアンモニアガスをキャリアガスである窒素ガスと共に供給して、Ｔｉ膜１３表面を窒化することによりＴｉＮ膜１４を形成してもよい。
以上の動作により、図３（ｃ）に示すように、トレンチ１００を含めたＳｉＯＣ膜１１の表面に、第１の下地膜としてのＴｉ膜１３と、第２の下地膜としてのＴｉＮ膜１４とが下方からこの順に被覆された状態のウエハＷが得られる。この状態のウエハＷを所定の温度で保持する（例えば、１００〜３００℃で１ｍｉｎ）。これにより、既述のように水分を吸着しているＳｉＯＣ膜１１から放出された水分によって、ＳｉＯＣ膜１１に接するＴｉ膜１３の表面が酸化されて、図３（ｄ）に示すようにパッシベーション膜１３ａが形成される。パッシベーション膜１３ａをより低い温度で形成する場合には、保持時間を長くすることで十分なパッシベーション効果のある膜を得ることができる。
次いで、半導体製造装置７は、第１のＣＶＤ装置２のゲートバルブ２８を開いて、処理の施されたウエハＷを第２の搬送手段７８に受け渡し、図４（ａ）に示すように、ＴｉＮ膜１４の表面に銅膜１５を成膜するためウエハＷを第２のＣＶＤ装置３に搬入する。第２のＣＶＤ装置３の具体的な作用としては、第１のＣＶＤ装置２の場合と同様に、処理容器２０内を例えば１３３Ｐａまで真空引きした後、水素ガスを供給してステージ２１を１５０℃まで加熱すると共に、処理容器２０内を所定の温度に維持する。
その後、第１のＣＶＤ装置２の場合と同様の動作によりウエハＷをステージ２１に載置して原料ガス供給路４１に接続された流量調整部４４を動作させ、ベーパライザで気化されたＣｕ（ｈｆａｃ）ＴＭＶＳガスを、例えば質量換算で５１０ｍｇ／ｍｉｎの流量で、１００ｓｃｃｍのキャリアガス水素と共に供給する。処理容器２０内に供給されたＣｕ（ｈｆａｃ）ＴＭＶＳは、熱分解しながら銅とＴｉＮ膜１４とが結合して、ＴｉＮ膜１４の表面に銅膜１５が形成される。
ところで、銅の原料ガスに由来する有機化合物と反応しにくいＴｉ膜１３上に直接銅膜１５を成膜した場合には、背景技術にて説明したように、Ｔｉ膜１３の表面に、銅膜１５との密着性が悪く、銅配線間の抵抗値を上昇させる要因となる有機不純物層が形成されてしまう。
これに対して本実施の形態においては、チタンと比較して銅の原料ガスに由来する有機化合物と反応しにくいＴｉＮ膜１４の表面に銅膜１５を成膜するので、上述の有機物とＴｉＮ膜１４との結合が弱く、有機物はＴｉＮ膜１４と結合しにくい安定な物質となって、処理容器２０外に排出される。この結果、有機不純物層の形成を抑えることが可能となって、銅膜１５とＴｉＮ膜１４との密着性が向上する。また、バルブメタルであるチタンの窒化物を第２の下地膜として被覆することによって、Ｔｉ膜１３におけるパッシベーション膜１３ａの形成が不十分であり、ＳｉＯＣ膜１１から放出された水分の一部が移動してＴｉＮ膜１４にまで到達することがあっても、ＴｉＮ膜１４の下面（Ｔｉ膜１３と接する面）にパッシベーション膜が形成される。これにより、銅膜１５との界面に酸化物層が形成されてしまうのをＴｉ膜１３におけるパッシベーション膜１３ａの形成と合わせて二重に防止することができる。
このような原理により成膜される銅膜１５を所望の膜厚とするため、所定時間Ｃｕ（ｈｆａｃ）ＴＭＶＳガスの供給を継続した後にその供給を停止する。その後、処理の終了したウエハＷを第２の搬送手段７８により取り出して、予備真空室７４、７５を介して第２の搬送手段７８に受け渡し、キャリア室７１、７２に載置して半導体製造装置７の動作を終了する。
半導体製造装置７にて処理の施されたウエハＷに対しては、ＣＭＰ（Chemical Mechanical Polishing）研磨を行うことにより、例えば図４（ｂ）に示すように、トレンチ１００以外の銅膜１５及び各下地膜１３ａ、１３、１４が除去されてトレンチ１００内に銅配線１５ａが形成される。
上述の実施の形態によれば次のような効果がある。多孔質の絶縁膜であるＳｉＯＣ膜１１の表面に性質の異なる２層の下地膜１３、１４を被覆することにより、銅の有機化合物を原料とする銅膜の密着性を向上させることができる。具体的には、水分を吸収し易いＳｉＯＣ膜１１の表面には、バルブメタルからなるＴｉ膜１３を第１の下地膜として被覆することにより、ＳｉＯＣ膜１１との界面にパッシベーション膜１３ａを形成して水分の移動を防止し、銅膜１５との界面に密着性の悪い酸化物層が形成されてしまうのを防ぐことができる。さらに、チタンと比べて銅の原料ガスに由来する有機化合物と反応しにくいＴｉＮ膜１４を第２の下地膜として、第１の下地膜の表面に被覆してから銅の有機化合物を原料とする銅膜１５の成膜を行うので、有機不純物層の形成を抑制することができる。これらの結果、ウエハＷに対する銅膜１５の密着性が向上し、ＳｉＯＣ膜を介して銅配線１５ａを積層させた場合にも上層側の銅配線１５ａと下層側の銅配線１５ａとの抵抗値の低下させることができ、また、ウエハＷ加工時の銅膜１５の剥離防止等にも寄与することができる。
また、ＳｉＯＣのように多孔質材料からなる絶縁膜を使用する場合には、多孔質のＳｉＯＣ膜の上に、水分の放出が少ない緻密なＳｉＯＣ膜（但し、誘電率は多孔質のものに比べて高い）を被覆することによりバリアメタルの酸化を防止する技術がある。このような技術と比べて本実施の形態は、Ｔｉ膜１３がＳｉＯＣ膜１１中の水分と反応することにより、水分を通さないパッシベーション膜１３ａが形成され、また、ＴｉＮ膜１４の形成も同じ第１のＣＶＤ装置２内で行うことができるので、半導体装置の製造工程を簡略化することができる。
なお上述の実施の形態において、第２の下地膜として使用可能な物質は窒化チタンに限定されず、例えば炭化チタンであってもよい。この場合には、第１のＣＶＤ装置２におけるアンモニアガス供給源５３をメタンガス供給源に置き換えてメタンガスを供給することにより、原料ガス（ＴｉＣｌ４）とメタンとを反応させて炭化チタン膜を形成するように構成するとよい。
また、第１の下地膜として使用可能なバルブメタルは、実施の形態中に示したチタンに限定されない。例えば、タンタルの他、アルミニウム、ニオブ、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等のバルブメタルを第１の下地膜として採用してよい。同様に、第２の下地膜もこれらのバルブメタルの窒化物や炭化物でもよい。このとき、第２の下地膜は、第１の下地膜と同種のバルブメタル、または異種のバルブメタルのいずれを窒化または炭化したものでもよい。また、バルブメタルとパッシベーション膜を形成するための水分を供給できるような膜であれば多孔質材料以外の絶縁膜であっても用いることができる。
また、実施の形態においては、図１に示したように、クラスタツール（半導体製造装置７）に第１、第２のＣＶＤ装置２、３を組み込んで、Ｔｉ膜１３、ＴｉＮ膜１４、銅膜１５を形成する処理を連続的に行う場合について説明したが、これらの処理は同一の装置内で行わなくてもよい。第１のＣＶＤ装置２と第２のＣＶＤ装置３とを別々の場所に設置してもよいし、更にＴｉ膜１３とＴｉＮ膜１４との被覆を別々のＣＶＤ装置で行ってもよい。これとは反対にＴｉ膜とＴｉＮ膜との被覆に加えて銅膜の成膜も同じＣＶＤ装置内で行うように構成してもよい。
実施の形態に係る半導体製造装置の平面図である。 上記半導体製造装置に組み込まれている第１のＣＶＤ装置の縦断面図である。 実施の形態により製造される半導体装置表面部の断面図である。 実施の形態により製造される半導体装置表面部の断面図である。 第１の下地膜としてチタン膜をＣＶＤによって形成する際に、各種ガスの給断の様子を時系列に沿って示した特性図である。
符号の説明
Ｗ ウエハ
２ 第１のＣＶＤ装置
３ 第２のＣＶＤ装置
７ 半導体製造装置
１０、１１ ＳｉＯＣ膜
１２ ＳｉＮ膜
１３ Ｔｉ膜
１３ａ パッシベーション膜
１４ ＴｉＮ膜
１５ 銅膜
１５ａ 銅配線
２０ 処理容器
２０ａ 大径円筒部
２０ｂ 小径円筒部
２１ ステージ
２１ａ ヒータ
２２ 支持部材
２３ 昇降ピン
２４ 支持部材
２５ 昇降機構
２６ 排気管
２７ 真空ポンプ
２８ ゲートバルブ
２９ 搬送口
３１ 開口部
３２ シャワーヘッド
３３、３３ａ、３３ｂ
ガス室
３４ａ、３４ｂ
ガス供給孔
３５ 整合器
３６ 高周波電源（ＲＦ電源）
３７ 絶縁部材
４１ 原料ガス供給路
４２ 原料ガス供給源
４３ キャリアガス供給源
４４ 流量調整部
５１ 反応ガス供給路
５２ 水素供給源
５３ アンモニアガス供給源
５４ キャリアガス供給源
５５ 流量調整部
５６ 三方弁
７１、７２ キャリア室
７３ 第１の搬送室
７４、７５ 予備真空室
７６ 第２の搬送室
７７ 第１の搬送手段
７８ 第２の搬送手段
７９ 制御部
１００ トレンチ

Claims (11)

  1. 基板上に成膜された多孔質の絶縁膜の表面に、第１のバルブメタルからなる第１の下地膜を被覆する工程と、
    この第１の下地膜の表面に、第２のバルブメタルの窒化物または炭化物からなる第２の下地膜を被覆する工程と、
    気密な処理容器内に、下地膜の被覆された前記基板を載置する工程と、
    前記処理容器に銅の有機化合物からなる原料ガスを供給して前記第２の下地膜の表面に銅膜を成膜する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の下地膜が形成された基板を所定温度で保持し、前記第１の下地膜の一部と前記絶縁膜中に含まれた水分とから、前記絶縁膜と前記第１の下地膜との間に前記第１のバルブメタルの酸化物からなるパッシベーション膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１のバルブメタル及び第２のバルブメタルは、チタン、タンタル、アルミニウム、ニオブ、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモンからなるバルブメタル群から各々選択されたものであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１のバルブメタルと第２のバルブメタルとは、同種のバルブメタルであることを特徴とする請求項１ないし３のいずれか一つに記載の半導体装置の製造方法。
  5. 前記絶縁膜は、シリコン、酸素、炭素を含む絶縁膜であることを特徴とする請求項１ないし４のいずれか一つに記載の半導体装置の製造方法。
  6. 基板が載置される第１の処理容器内に、バルブメタルの金属化合物のガスを供給するバルブメタル原料供給手段と、
    前記第１の処理容器に、前記金属化合物と反応してバルブメタルを析出させるための第１の反応ガスを供給する第１の反応ガス供給手段と、
    前記第１の処理容器に、前記金属化合物と反応してバルブメタルの窒化物または炭化物を析出させるための第２の反応ガスを供給する第２の反応ガス供給手段と、
    前記第１の処理容器から搬入された基板が載置される第２の処理容器内に、銅の有機化合物からなる原料ガスを供給する銅膜原料供給手段と、
    前記第１の処理容器から前記第２の処理容器に基板を搬送する搬送手段を備え、これらの処理容器に気密に接続された搬送室と、
    多孔質の絶縁膜が成膜された基板を前記第１の処理容器に載置するステップと、次に第１の処理容器に金属化合物のガスと第１の反応ガスとを供給して前記絶縁膜の表面に、第１のバルブメタルからなる第１の下地膜を被覆するステップと、次いで第１の処理容器に金属化合物のガスと第２の反応ガスとを供給して前記第１の下地膜の表面に第２のバルブメタルの窒化物または炭化物からなる第２の下地膜を被覆するステップと、続いて、これらの下地膜が被覆された基板を搬送して前記第２の処理容器内に載置するステップと、その後、第２の処理容器内に銅の有機化合物からなる原料ガスを供給して、前記第２の下地膜の表面に銅膜を成膜するステップと、を実行するように各手段を制御する制御部と、を備えたことを特徴とする半導体装置の製造装置。
  7. 第１のバルブメタルの酸化物からなるパッシベーション膜と、
    前記第１のバルブメタルからなる第１の下地膜と、
    第２のバルブメタルの窒化物または炭化物からなる第２の下地膜と、をこの順で積層してなる拡散防止膜を備えたことを特徴とする半導体装置。
  8. 前記第１のバルブメタル及び第２のバルブメタルは、チタン、タンタル、アルミニウム、ニオブ、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモンからなるバルブメタル群から各々選択されたものであることを特徴とする請求項７に記載の半導体装置。
  9. 前記第１のバルブメタルと第２のバルブメタルとは、同種のバルブメタルであることを特徴とする請求項７または８に記載の半導体装置。
  10. 前記拡散防止膜は、シリコン、酸素、炭素を含む絶縁膜の上に積層されたものであることを特徴とする請求項７ないし９のいずれか一つに記載の半導体装置。
  11. 半導体製造装置で用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、
    前記プログラムは請求項１ないし５のいずれか一つに記載された半導体装置の製造方法を実行するためにステップが組まれていることを特徴とする記憶媒体。
JP2006197662A 2006-07-20 2006-07-20 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体 Pending JP2008028058A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006197662A JP2008028058A (ja) 2006-07-20 2006-07-20 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
CN2007800275021A CN101490817B (zh) 2006-07-20 2007-06-15 半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序
PCT/JP2007/062136 WO2008010370A1 (en) 2006-07-20 2007-06-15 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, semiconductor device, computer program and storage medium
KR1020097001196A KR101196535B1 (ko) 2006-07-20 2007-06-15 반도체장치의 제조 방법, 반도체장치의 제조 장치, 반도체장치, 컴퓨터 프로그램 및 기억 매체
US12/374,097 US8207061B2 (en) 2006-07-20 2007-06-15 Semiconductor device manufacturing method using valve metal and nitride of valve metal
TW096126383A TW200818395A (en) 2006-07-20 2007-07-19 Manufacturing method and apparatus for semiconductor device, semiconductor device, computer program and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197662A JP2008028058A (ja) 2006-07-20 2006-07-20 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体

Publications (1)

Publication Number Publication Date
JP2008028058A true JP2008028058A (ja) 2008-02-07

Family

ID=38956705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197662A Pending JP2008028058A (ja) 2006-07-20 2006-07-20 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体

Country Status (6)

Country Link
US (1) US8207061B2 (ja)
JP (1) JP2008028058A (ja)
KR (1) KR101196535B1 (ja)
CN (1) CN101490817B (ja)
TW (1) TW200818395A (ja)
WO (1) WO2008010370A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142226A (ja) * 2010-01-07 2011-07-21 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法および基板処理装置
KR101163223B1 (ko) 2010-11-19 2012-07-06 에스케이하이닉스 주식회사 비아 홀 및 관통 전극 형성방법
JP2015165569A (ja) * 2015-03-25 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および半導体装置
US9472637B2 (en) 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US8993055B2 (en) 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
JP4978355B2 (ja) * 2007-07-19 2012-07-18 富士通セミコンダクター株式会社 成膜装置及びそのコーティング方法
CN101888738B (zh) * 2009-05-13 2012-07-25 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法
US8278224B1 (en) * 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
JP5837869B2 (ja) * 2012-12-06 2015-12-24 株式会社フジキン 原料気化供給装置
US8841182B1 (en) * 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
JP6583054B2 (ja) * 2016-02-26 2019-10-02 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
JP2000195863A (ja) * 1998-12-25 2000-07-14 Ulvac Japan Ltd 化学蒸着法による銅薄膜形成法
JP2003511858A (ja) * 1999-10-02 2003-03-25 コーエン，ユーリ 配線用の種層、並びに、それらの製造方法および製造装置
JP2004232080A (ja) * 2002-12-05 2004-08-19 Tokyo Electron Ltd 成膜方法および成膜装置
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006037239A (ja) * 2005-10-03 2006-02-09 Ulvac Japan Ltd バリア膜形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
JP2007035996A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
JP2000195863A (ja) * 1998-12-25 2000-07-14 Ulvac Japan Ltd 化学蒸着法による銅薄膜形成法
JP2003511858A (ja) * 1999-10-02 2003-03-25 コーエン，ユーリ 配線用の種層、並びに、それらの製造方法および製造装置
JP2004232080A (ja) * 2002-12-05 2004-08-19 Tokyo Electron Ltd 成膜方法および成膜装置
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006037239A (ja) * 2005-10-03 2006-02-09 Ulvac Japan Ltd バリア膜形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142226A (ja) * 2010-01-07 2011-07-21 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法および基板処理装置
US9437704B2 (en) 2010-01-07 2016-09-06 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
US9472637B2 (en) 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
US9653301B2 (en) 2010-01-07 2017-05-16 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
KR101163223B1 (ko) 2010-11-19 2012-07-06 에스케이하이닉스 주식회사 비아 홀 및 관통 전극 형성방법
JP2015165569A (ja) * 2015-03-25 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および半導体装置

Also Published As

Publication number Publication date
WO2008010370A1 (en) 2008-01-24
CN101490817B (zh) 2012-05-23
CN101490817A (zh) 2009-07-22
KR20090031742A (ko) 2009-03-27
KR101196535B1 (ko) 2012-11-01
US20090321936A1 (en) 2009-12-31
TW200818395A (en) 2008-04-16
US8207061B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
US8008184B2 (en) Semiconductor device manufacturing method, semiconductor manufacturing apparatus and storage medium
US8440563B2 (en) Film forming method and processing system
US8653665B2 (en) Barrier layer, film forming method, and processing system
JP5343369B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5429078B2 (ja) 成膜方法及び処理システム
JP2008091645A (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP5119618B2 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
JP4294696B2 (ja) 半導体装置の製造方法および製造装置、ならびに記憶媒体
JP2008300568A (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
JP2007332422A (ja) 成膜方法及び成膜装置
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009