JP2008028001A

JP2008028001A - Thin-film transistor substrate and its manufacturing method

Info

Publication number: JP2008028001A
Application number: JP2006196464A
Authority: JP
Inventors: Yasuki Naito; 安紀内藤
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2006-07-19
Filing date: 2006-07-19
Publication date: 2008-02-07

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin-film transistor substrate which has a layer configuration that does not chemically damage a plastic substrate when removing a resist film used in a thin-film transistor substrate manufacturing step using the plastic substrate as a substrate, and to provide its manufacturing method. <P>SOLUTION: The thin-film transistor substrate is manufactured by a method that has a step for preparing the plastic substrate 10 wherein an oxygen-plasma resistant inorganic layer 11 is formed on its whole face, a step for forming a semiconductor film on the inorganic layer 11, and a step for patterning the resist film on the semiconductor film. A resist-film removing step is executed by a plasma ashing method. On that occasion, it is preferable that the inorganic layer is composed of one material selected from the group consisting of chromium, titanium, aluminum, silicon, a chromium oxide, a titanium oxide, an aluminum oxide, an aluminum nitride, an aluminum oxynitride, a silicon oxide, a silicon nitride, and a silicon oxynitride. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、薄膜トランジスタ基板及びその製造方法に関し、更に詳しくは、薄膜トランジスタの製造工程中で用いられるレジスト膜を除去する際に、プラスチック基板に化学的なダメージを与えない層構成を有した薄膜トランジスタ基板及びその製造方法に関するものである。 The present invention relates to a thin film transistor substrate and a method for manufacturing the same, and more particularly, a thin film transistor substrate having a layer structure that does not chemically damage a plastic substrate when removing a resist film used in the manufacturing process of the thin film transistor, and It relates to the manufacturing method.

アクティブマトリクス駆動型の表示装置において、多結晶シリコン薄膜トランジスタ（以下、ＴＦＴという。）は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。アクティブマトリクス駆動型の表示装置の一つである液晶ディスプレイパネルは、携帯電話やＰＤＡなど、モバイルディスプレイ用途に使用されることが多く、さらなる軽量化や耐衝撃性を有するＴＦＴ基板が望まれている。近年、ガラス基板の代わりにプラスチック基板を用いたＴＦＴ基板が提案されている。 In an active matrix drive type display device, a polycrystalline silicon thin film transistor (hereinafter referred to as TFT) is used as a switching element provided in each pixel or a circuit element constituting a peripheral circuit on a display substrate of the display device. ing. A liquid crystal display panel, which is one of active matrix drive type display devices, is often used for mobile display applications such as mobile phones and PDAs, and a TFT substrate having further weight reduction and impact resistance is desired. . In recent years, a TFT substrate using a plastic substrate instead of a glass substrate has been proposed.

プラスチック基板を用いたＴＦＴ基板の作製方法としては、主に２種類の作製方法が知られている。一つは、ガラス基板上に従来の技術でＴＦＴを作製し、その後、ガラス基板からＴＦＴを剥離し、剥離したＴＦＴをプラスチック基板に接着する方法である。他の一つは、プラスチック基板を用い、そのプラスチック基板上にバッファ層を介して直接ＴＦＴを作製する方法である（例えば特許文献１、２を参照）。 As a method for manufacturing a TFT substrate using a plastic substrate, two types of manufacturing methods are mainly known. One is a method in which a TFT is manufactured on a glass substrate by a conventional technique, and then the TFT is peeled off from the glass substrate, and the peeled TFT is bonded to a plastic substrate. The other is a method in which a plastic substrate is used and a TFT is directly formed on the plastic substrate via a buffer layer (see, for example, Patent Documents 1 and 2).

前者の方法は、ガラス基板上にＴＦＴを作製するという従来技術を使用できることから、高い性能を有するＴＦＴを作製できるが、剥離や接着という複雑なプロセスが加わるので、製造コストの上昇が避けられないという難点がある。 The former method can use a conventional technique of manufacturing a TFT on a glass substrate, so that a TFT having high performance can be manufactured. However, since a complicated process of peeling and bonding is added, an increase in manufacturing cost is inevitable. There is a difficulty.

後者の方法は、プラスチック基板を用いることから、ガラス基材を用いるよりも材料コストと工数を抑制できるが、各工程後に任意に行われる洗浄工程で使用される洗浄液や、レジスト膜を用いたパターニングプロセスで使用されるレジスト剥離液（リムーバ）によって、プラスチック基板に化学的なダメージが加わるという問題がある。特にレジスト剥離液を用いたレジスト膜の除去は、プラスチック基板の溶解や劣化が発生する。
特開２０００−６８５１８号公報（段落番号００１７）特開２０００−１８８４０２号公報（段落番号００２８） Since the latter method uses a plastic substrate, material costs and man-hours can be reduced as compared with the case of using a glass base material. However, patterning using a cleaning liquid or a resist film used in a cleaning process arbitrarily performed after each process is possible. There is a problem in that the resist stripping solution (remover) used in the process causes chemical damage to the plastic substrate. In particular, removal of the resist film using a resist stripper causes dissolution and deterioration of the plastic substrate.
JP 2000-68518 A (paragraph number 0017) JP 2000-188402 A (paragraph number 0028)

レジスト剥離液を用いないレジスト膜の除去方法としては、プラズマアッシング法や光アッシング法が知られているが、プラズマアッシング法は、酸素プラズマを発生させてレジスト膜を灰化処理して除去する方法であるので、プラスチック基板が劣化するおそれがある。 As a method for removing a resist film without using a resist stripping solution, a plasma ashing method or an optical ashing method is known, but the plasma ashing method is a method of removing oxygen film by ashing by generating oxygen plasma. Therefore, the plastic substrate may be deteriorated.

また、光アッシング法は、オゾンガスとＵＶを用いてレジスト膜を灰化処理して除去する方法であるので、上記プラズマアッシング法にも増して、そのＵＶの作用によりプラスチック基板を劣化させるおそれがある。さらに、この光アッシング法はアッシングレートが遅いことから、アッシングレートを大きくするために基板を加熱しているが、プラスチック基板を用いた場合には、基板の加熱が不可能である。 In addition, since the photoashing method is a method of removing the resist film by ashing using ozone gas and UV, the plastic substrate may be deteriorated by the action of the UV as compared with the plasma ashing method. . Furthermore, since the optical ashing method has a low ashing rate, the substrate is heated to increase the ashing rate. However, when a plastic substrate is used, the substrate cannot be heated.

本発明は、上記課題を解決するためになされたものであって、その目的は、基板としてプラスチック基板を用いた薄膜トランジスタ基板の製造工程中で用いられるレジスト膜を除去する際に、プラスチック基板に化学的なダメージを与えない層構成を有した薄膜トランジスタ基板及びその製造方法を提供することにある。 The present invention has been made in order to solve the above-mentioned problems, and its purpose is to provide a chemical substrate for removing a resist film used in a manufacturing process of a thin film transistor substrate using a plastic substrate as a substrate. It is an object of the present invention to provide a thin film transistor substrate having a layer structure that does not cause damage and a method for manufacturing the same.

上記課題を解決するための本発明の薄膜トランジスタ基板の製造方法は、酸素プラズマ耐性のある無機層が全面に形成されたプラスチック基板を準備する工程と、前記無機層上に半導体膜を形成する工程と、前記半導体膜上にレジスト膜をパターニングする工程と、を有する薄膜トランジスタ基板の製造方法であって、前記レジスト膜の除去工程がプラズマアッシング法により行われることを特徴とする。 A method of manufacturing a thin film transistor substrate of the present invention for solving the above-described problems includes a step of preparing a plastic substrate having an oxygen plasma-resistant inorganic layer formed on the entire surface, and a step of forming a semiconductor film on the inorganic layer. And a step of patterning a resist film on the semiconductor film, wherein the step of removing the resist film is performed by a plasma ashing method.

この発明によれば、ＴＦＴ基板として、酸素プラズマ耐性のある無機層が全面に形成されたプラスチック基板を用いたので、プラズマアッシング法によるレジスト膜の除去を、プラスチック基板に化学的なダメージを与えることなく行うことができる。さらに、この製造方法では、レジスト膜の除去をプラズマアッシング法で行うので、レジスト剥離液を用いたウェット法やオゾン／ＵＶを用いた光アッシング法で生じるプラスチック基板の劣化等の問題も生じない。なお、本願において、「少なくともレジスト膜の除去工程」としたのは、上記のレジスト膜の除去工程を少なくとも含むと共に、本発明の製造工程中に含まれるその他のレジストプロセスでのレジスト膜の除去工程が、プラズマアッシング法により行われることを意味している。 According to the present invention, since the plastic substrate having an oxygen plasma resistant inorganic layer formed on the entire surface is used as the TFT substrate, the removal of the resist film by the plasma ashing method causes chemical damage to the plastic substrate. Can be done without. Further, in this manufacturing method, since the resist film is removed by the plasma ashing method, problems such as deterioration of the plastic substrate caused by the wet method using the resist stripping solution and the photoashing method using ozone / UV do not occur. In the present application, “at least the resist film removing step” includes at least the resist film removing step and the resist film removing step in another resist process included in the manufacturing process of the present invention. Means that the plasma ashing method is used.

本発明の薄膜トランジスタ基板の製造方法において、前記無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることが好ましい。この発明によれば、上記無機層がプラスチック基板の全面に形成されているので、その無機層が持つ酸素プラズマ耐性により、プラズマアッシング法によるレジスト膜の除去を、プラスチック基板に化学的なダメージを与えることなく行うことができる。 In the method for manufacturing a thin film transistor substrate of the present invention, the inorganic layer is made of chromium, titanium, aluminum, silicon, chromium oxide, titanium oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, silicon oxide, silicon nitride, and silicon oxynitride. It preferably consists of any one selected from the group. According to this invention, since the inorganic layer is formed on the entire surface of the plastic substrate, the resist film removal by the plasma ashing method causes chemical damage to the plastic substrate due to the oxygen plasma resistance of the inorganic layer. Can be done without.

上記課題を解決するための本発明薄膜トランジスタ基板は、プラスチック基板の全面に酸素プラズマ耐性のある無機層が形成され、当該無機層上に半導体膜が形成されていることを特徴とする。 In order to solve the above problems, a thin film transistor substrate of the present invention is characterized in that an inorganic layer having oxygen plasma resistance is formed on the entire surface of a plastic substrate, and a semiconductor film is formed on the inorganic layer.

この発明によれば、酸素プラズマ耐性のある無機層がプラスチック基板の全面に形成されているので、例えば、ＴＦＴ基板の製造工程でプラズマアッシング法によるレジスト膜の除去が行われた場合であっても、プラスチック基板は化学的なダメージを受けていない。その結果、本発明のＴＦＴ基板は、劣化等のないプラスチック基板上にＴＦＴが搭載された基板であるので、フレキシブル性に富む品質安定性に優れた基板となる。 According to the present invention, since the oxygen plasma resistant inorganic layer is formed on the entire surface of the plastic substrate, for example, even when the resist film is removed by the plasma ashing method in the TFT substrate manufacturing process. The plastic substrate is not chemically damaged. As a result, the TFT substrate of the present invention is a substrate on which a TFT is mounted on a plastic substrate that is not deteriorated, so that it is a flexible substrate with excellent quality stability.

本発明の薄膜トランジスタ基板において、前記無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることが好ましい。 In the thin film transistor substrate of the present invention, the inorganic layer is selected from the group consisting of chromium, titanium, aluminum, silicon, chromium oxide, titanium oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, silicon oxide, silicon nitride, and silicon oxynitride. It is preferable to consist of any of the above.

以上説明したように、本発明の薄膜トランジスタ基板の製造方法によれば、プラズマアッシング法によるレジスト膜の除去をプラスチック基板に化学的なダメージを与えることなく行うことができる。さらに、本発明の製造方法では、レジスト膜の除去をプラズマアッシング法で行うので、レジスト剥離液を用いたウェット法やオゾン／ＵＶを用いた光アッシング法で生じるプラスチック基板の劣化等の問題も生じない。 As described above, according to the method of manufacturing a thin film transistor substrate of the present invention, the resist film can be removed by plasma ashing without chemically damaging the plastic substrate. Furthermore, since the resist film is removed by the plasma ashing method in the manufacturing method of the present invention, problems such as deterioration of the plastic substrate caused by the wet method using a resist stripping solution and the photoashing method using ozone / UV also occur. Absent.

また、本発明の薄膜トランジスタ基板は、その製造工程でプラズマアッシング法によるレジスト膜の除去が行われた場合であっても、酸素プラズマ耐性のある無機層により、プラスチック基板は化学的なダメージを受けていないので、劣化等のないプラスチック基板上にＴＦＴが搭載されたフレキシブル性に富む品質安定性に優れた基板となる。本発明のＴＦＴ基板を、例えば有機ＥＬ素子や液晶表示素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。 The thin film transistor substrate of the present invention is chemically damaged by the oxygen plasma resistant inorganic layer even when the resist film is removed by the plasma ashing method in the manufacturing process. As a result, the TFT is mounted on a plastic substrate that is not deteriorated, and the substrate is rich in flexibility and excellent in quality stability. A flexible display can be designed by combining the TFT substrate of the present invention with, for example, an organic EL element or a liquid crystal display element.

以下、本発明の薄膜トランジスタ基板及びその製造方法について詳細に説明する。図１は、本発明の薄膜トランジスタ基板のＴＦＴ素子部の一例を示す模式断面図であり、図２及び図３は、本発明の薄膜トランジスタ基板の製造工程を示す説明図である。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。 Hereinafter, the thin film transistor substrate and the manufacturing method thereof according to the present invention will be described in detail. FIG. 1 is a schematic cross-sectional view showing an example of a TFT element portion of a thin film transistor substrate of the present invention, and FIGS. 2 and 3 are explanatory views showing a manufacturing process of the thin film transistor substrate of the present invention. In addition, this invention is not limited to the form of drawing or the following embodiment.

本発明の薄膜トランジスタ基板は、図１に示すＴＦＴ素子部１を含むものであって、プラスチック基板１０と、プラスチック基板１０上の全面に形成された酸素プラズマ耐性のある無機層１１と、無機層１１上の少なくともＴＦＴ素子部１０に任意に形成された下地層１２と、下地層層１２上に形成された多結晶シリコン膜１３（ソース側拡散層１３ｓ、チャネル層１３ｃ及びドレイン側拡散層１３ｄ）と、その多結晶シリコン膜１３上に形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に、又はゲート絶縁膜のコンタクトホールを介して形成された電極１５（ソース電極１５ｓ、ゲート電極１５ｇ及びドレイン電極１５ｄ）とを有している。なお、図１中、符号１８は保護層である。 The thin film transistor substrate of the present invention includes the TFT element portion 1 shown in FIG. 1, and includes a plastic substrate 10, an oxygen plasma-resistant inorganic layer 11 formed on the entire surface of the plastic substrate 10, and an inorganic layer 11. An underlayer 12 arbitrarily formed on at least the TFT element portion 10 above, and a polycrystalline silicon film 13 (source side diffusion layer 13s, channel layer 13c and drain side diffusion layer 13d) formed on the underlayer 12 A gate insulating film 14 formed on the polycrystalline silicon film 13, and an electrode 15 (source electrode 15s, gate electrode 15g and drain formed on the gate insulating film 14 or via a contact hole of the gate insulating film) Electrode 15d). In FIG. 1, reference numeral 18 denotes a protective layer.

以下においては、図１に示すトップゲート・トップコンタクト構造からなるＴＦＴ素子部の構造形態を例にして、図２及び図３に基づいた製造工程順に説明するが、本発明の薄膜トランジスタ基板及びその製造方法は、図示の例に限定されず、酸素プラズマ耐性のある無機層が、プラズマアッシング法により化学的なダメージが及ぶことになるプラスチック基板の面（好ましくはプラスチック基板の全面）に形成された形態であれば、ボトムゲート・トップコンタクト構造、ボトムゲート・ボトムコンタクト構造、トップゲート・ボトムコンタクト構造に対しても適用できる。 Hereinafter, the structure form of the TFT element portion having the top gate / top contact structure shown in FIG. 1 will be described as an example in the order of the manufacturing process based on FIG. 2 and FIG. The method is not limited to the illustrated example, and the form in which the inorganic layer having oxygen plasma resistance is formed on the surface of the plastic substrate (preferably the entire surface of the plastic substrate) that is chemically damaged by the plasma ashing method. If so, the present invention can also be applied to a bottom gate / top contact structure, a bottom gate / bottom contact structure, and a top gate / bottom contact structure.

また、以下においては、非晶質シリコン膜を成膜した後にレーザー照射して多結晶シリコン膜にする方法を例にして本発明を説明しているが、酸素プラズマ耐性のある無機層がプラスチック基板の全面に形成された形態であれば、本発明の技術的範囲は半導体膜の種類は特に限定されず、(i)非晶質シリコン膜を成膜した後にレーザー照射して形成した多結晶シリコン膜であっても、(ii)多結晶化しないままの非晶質シリコン膜であっても、(iii)シリコン膜以外の他の種類の半導体膜、例えばゲルマニウム膜や酸化亜鉛膜であっても適用でき、そうした半導体膜の種類には限定されない。 In the following, the present invention is described by taking an example of a method of forming a polycrystalline silicon film by laser irradiation after forming an amorphous silicon film, but an oxygen plasma resistant inorganic layer is a plastic substrate. As long as it is in a form formed on the entire surface, the technical scope of the present invention is not particularly limited to the type of semiconductor film, and (i) polycrystalline silicon formed by laser irradiation after forming an amorphous silicon film Even if it is a film, it may be (ii) an amorphous silicon film that is not polycrystallized, or (iii) another type of semiconductor film other than a silicon film, such as a germanium film or a zinc oxide film The type of the semiconductor film can be applied and is not limited.

プラスチック基板１０は、薄膜トランジスタの回路基板をなすものであり、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材を挙げることができる。プラスチック基板１０としては、厚さが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものも使用することができ、薄膜トランジスタが形成された基板をフレキシブルなものとすることができる。 The plastic substrate 10 forms a circuit board of a thin film transistor. For example, polyether sulfone (PES), polyethylene naphthalate (PEN), polyamide, polybutylene terephthalate, polyethylene terephthalate, polyphenylene sulfide, polyether ether ketone, liquid crystal The organic base material which consists of a polymer, a fluororesin, a polycarbonate, a polynorbornene-type resin, a polysulfone, a polyarylate, a polyamideimide, a polyetherimide, a thermoplastic polyimide, etc., or those composite base materials can be mentioned. As the plastic substrate 10, a thin flexible film having a thickness of about 5 μm to 300 μm can be used, and the substrate on which the thin film transistor is formed can be made flexible.

先ず、図２（Ａ）に示すように、準備されたプラスチック基板１０の全面に酸素プラズマ耐性のある無機層１１を形成する。この無機層１１は、プラスチック基板１０上の全面に必ず形成されている。酸素プラズマ耐性のある無機層１１としては、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかの材料で形成された層を挙げることができる。このうち、クロム、チタン、アルミニウム、又はシリコン等からなる金属系の無機層は、優れた酸素プラズマ耐性を有するので好ましく適用できる。なお、これらの無機層１１は、ＴＦＴの製造工程中の熱履歴によっても、プラスチック基板と下地層との剥離を効果的に防ぐことができるという効果も併せて備えているという利点がある。 First, as shown in FIG. 2A, an inorganic layer 11 having oxygen plasma resistance is formed on the entire surface of the prepared plastic substrate 10. This inorganic layer 11 is necessarily formed on the entire surface of the plastic substrate 10. The inorganic layer 11 having oxygen plasma resistance is selected from the group consisting of chromium, titanium, aluminum, silicon, chromium oxide, titanium oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, silicon oxide, silicon nitride, and silicon oxynitride. And a layer formed of any one of the above materials. Among these, a metallic inorganic layer made of chromium, titanium, aluminum, silicon, or the like can be preferably applied because it has excellent oxygen plasma resistance. In addition, these inorganic layers 11 have the advantage that it also has the effect that peeling with a plastic substrate and a base layer can be prevented effectively also by the thermal history in the manufacturing process of TFT.

なお、無機層１１が形成される「全面」とは、プラズマアッシング法により化学的なダメージが及ぶことになるプラスチック基板１０の面であり、プラスチック基板１０の片面の全面に又は場合によっては両面の全面である。具体的には、プラスチック基板１０がプラズマアッシングを行うチャンバー内のホルダー上に載っている場合には、ホルダー側の面は劣化しないので、プラズマアッシングされるプラスチック基板１０の片面側の全面に無機層１１が設けられていることが好ましいが、そのホルダーが中空のようになっていてプラスチック基板１０のホルダー側の面もプラズマアッシングされる可能性がある場合には、プラスチック基板１０の両面の全面に無機層１１が設けられていることが好ましい。また、「全面」と言ったときに、プラスチック基板１０の端から端まで無機層１１を設ける必要はなく、例えば得られた薄膜トランジスタ基板が液晶や有機ＥＬ等の表示装置に使用される製品形態の領域内に無機層１１が形成されていればよいが、製造工程上あえてそうした領域にのみ無機層１１を形成することは煩雑であるので、通常は、無機層１１を形成するプラスチック基板面の端から端まで無機層１１を設けることが好ましい。 The “entire surface” on which the inorganic layer 11 is formed is the surface of the plastic substrate 10 that is chemically damaged by the plasma ashing method. The entire surface of one surface of the plastic substrate 10 or, in some cases, both surfaces. It is the whole surface. Specifically, when the plastic substrate 10 is placed on a holder in a chamber where plasma ashing is performed, the surface on the holder side does not deteriorate, so the inorganic layer is formed on the entire surface on one side of the plastic substrate 10 to be plasma ashed. 11 is preferably provided, but when the holder is hollow and the surface on the holder side of the plastic substrate 10 may be subjected to plasma ashing, the entire surface of both surfaces of the plastic substrate 10 is provided. It is preferable that the inorganic layer 11 is provided. Further, when the term “entire surface” is used, it is not necessary to provide the inorganic layer 11 from end to end of the plastic substrate 10. For example, the obtained thin film transistor substrate is a product form used in a display device such as liquid crystal or organic EL. It is only necessary that the inorganic layer 11 is formed in the region. However, since it is complicated to form the inorganic layer 11 only in such a region in the manufacturing process, it is usually the end of the plastic substrate surface on which the inorganic layer 11 is formed. It is preferable to provide the inorganic layer 11 from the end to the end.

無機層１１の下、すなわち無機層１１とプラスチック基板１０との間、に密着層（図示しない）を設けることも可能である。この場合、密着層は必ずしも全面に設ける必要はなく、密着性を阻害する要因が発生する部分、例えば膜の内部応力が強く発生し、密着性に悪影響を与える電極部分など、にのみ密着層を設けてもよい。 It is also possible to provide an adhesion layer (not shown) under the inorganic layer 11, that is, between the inorganic layer 11 and the plastic substrate 10. In this case, the adhesion layer does not necessarily have to be provided on the entire surface, and the adhesion layer is formed only on the part where the factor that impedes the adhesion occurs, for example, the electrode part where the internal stress of the film is strongly generated and adversely affects the adhesion. It may be provided.

無機層１１の厚さは、層を構成する材質によってその範囲は若干異なるが、酸素プラズマ耐性の観点からは、１０ｎｍ以上であることが好ましい。厚さの上限は特に限定されないが、通常は、５０ｎｍ〜２００ｎｍの範囲内で設定される。クロム、チタン、アルミニウム、又はシリコンからなる金属系の無機層の場合は、酸素プラズマ耐性の観点からは１０ｎｍ以上５０ｎｍ以下であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、又は酸窒化シリコンからなる化合物系の無機層の場合は、酸素プラズマ耐性の観点からは２０ｎｍ以上１００ｎｍ以下であることがより好ましい。 The range of the thickness of the inorganic layer 11 is slightly different depending on the material constituting the layer, but is preferably 10 nm or more from the viewpoint of oxygen plasma resistance. Although the upper limit of thickness is not specifically limited, Usually, it sets within the range of 50 nm-200 nm. In the case of a metal-based inorganic layer made of chromium, titanium, aluminum, or silicon, it is more preferably 10 nm or more and 50 nm or less from the viewpoint of oxygen plasma resistance, and chromium oxide, titanium oxide, aluminum oxide, aluminum nitride, acid In the case of a compound-based inorganic layer made of aluminum nitride, silicon oxide, silicon nitride, or silicon oxynitride, the thickness is more preferably 20 nm or more and 100 nm or less from the viewpoint of oxygen plasma resistance.

無機層１１の形成には、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、層を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。 The inorganic layer 11 can be formed by various methods such as a DC sputtering method, an RF magnetron sputtering method, and a plasma CVD method, but in practice, a preferable method according to the material constituting the layer is adopted. The Usually, a DC sputtering method, an RF magnetron sputtering method, or the like is preferably used.

次に、図２（Ｂ）に示すように、無機層１１上に下地層１２を形成する。下地層１２は、ＴＦＴ素子部１０が形成される領域に少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよく、プラスチック基板１０上の全面に形成されていてもよい。下地層１２としては、酸化シリコン、酸窒化シリコン、窒化シリコン等からなる層を挙げることができるが、酸化シリコンからなる層が好ましい。こうした下地層１２は、プラスチック基板１０又は無機層１１に含まれる不純物イオン等が半導体薄膜に拡散するのを防ぐように作用すると共に、ＴＦＴ製造工程時に加わる熱（例えば、後述するレーザー照射による結晶化工程）がプラスチック基板１０に伝わってプラスチック基板１０が変形等するのを防ぐように作用する。なお、上記の酸化シリコン等で形成された下地層１２は上記無機層１１と同様に酸素プラズマ耐性があるので、プラスチック基板１０の全面に形成すれば、酸素プラズマ耐性をより一層向上させることができる。 Next, as illustrated in FIG. 2B, the base layer 12 is formed over the inorganic layer 11. The underlayer 12 needs to be formed at least in a region where the TFT element portion 10 is formed, but may or may not be formed in other regions, and is formed on the entire surface of the plastic substrate 10. It may be. Examples of the underlayer 12 include a layer made of silicon oxide, silicon oxynitride, silicon nitride, or the like, but a layer made of silicon oxide is preferable. Such an underlayer 12 acts to prevent the impurity ions contained in the plastic substrate 10 or the inorganic layer 11 from diffusing into the semiconductor thin film, and heat applied during the TFT manufacturing process (for example, crystallization by laser irradiation described later) This prevents the plastic substrate 10 from being deformed by being transmitted to the plastic substrate 10. Since the underlayer 12 formed of silicon oxide or the like has oxygen plasma resistance like the inorganic layer 11, if it is formed on the entire surface of the plastic substrate 10, the oxygen plasma resistance can be further improved. .

下地層１２の厚さは、通常１００〜３０００ｎｍの範囲内であることが好ましく、膜応力の観点からは１００〜１５００ｎｍの範囲内であることがより好ましい。下地層１２の形成には、酸素雰囲気中でシリコンをスパッタするＲＦマグネトロンスパッタリング法や、プラズマＣＶＤ法等の方法で形成することができる。 The thickness of the underlayer 12 is usually preferably in the range of 100 to 3000 nm, and more preferably in the range of 100 to 1500 nm from the viewpoint of film stress. The underlayer 12 can be formed by a method such as an RF magnetron sputtering method in which silicon is sputtered in an oxygen atmosphere or a plasma CVD method.

次に、図２（Ｃ）に示すように、下地層１２上にノンドープの非晶質シリコン膜２１ａを形成する。この非晶質シリコン膜２１ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法で非晶質シリコン膜２１ａを成膜する場合には、例えば、成膜温度：室温、成膜圧力：１．０Ｐａ、ガス：アルゴン、の成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法で非晶質シリコン膜を成膜する場合も２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ_４が使用されるので、成膜後に約４００℃の脱水素処理（真空中で１時間程度）が必要となる。 Next, as shown in FIG. 2C, a non-doped amorphous silicon film 21 a is formed on the base layer 12. The amorphous silicon film 21a can be formed by various methods such as an RF magnetron sputtering method and a CVD method. For example, when the amorphous silicon film 21a is formed by the RF magnetron sputtering method, the film thickness is, for example, 50 nm under the film formation conditions: film formation temperature: room temperature, film formation pressure: 1.0 Pa, gas: argon. A film can be formed with a thickness. In addition, even when an amorphous silicon film is formed by the CVD method, the film can be formed at a film formation temperature of about 25 ° C. However, since SiH ₄ is used as a source gas, dehydration at about 400 ° C. is performed after the film formation. Elementary treatment (about 1 hour in vacuum) is required.

非晶質シリコン膜２１ａ上には酸化シリコン膜（図示しない）を形成することが好ましい。この酸化シリコン膜は、例えばＲＦマグネトロンスパッタリング法で厚さ１０〜２００ｎｍ程度で形成され、後述のレーザー照射、レジストプロセス、イオン注入、レジストアッシング、レーザー活性化等の工程においてシリコン膜を保護するように作用する。なお、このシリコン膜（図示しない）は、少なくとも後述の多結晶シリコン膜の欠陥処理工程前に、例えば２％ＨＦ溶液を用いたウエットエッチングにより除去される。 A silicon oxide film (not shown) is preferably formed on the amorphous silicon film 21a. This silicon oxide film is formed to have a thickness of about 10 to 200 nm by, for example, RF magnetron sputtering, and protects the silicon film in steps such as laser irradiation, resist process, ion implantation, resist ashing, and laser activation described later. Works. Note that this silicon film (not shown) is removed by wet etching using, for example, a 2% HF solution at least before the defect processing step of the polycrystalline silicon film described later.

次に、図２（Ｄ）に示すように、レーザー照射２２を行って非晶質シリコン膜２１ａを結晶化し、低抵抗の多結晶シリコン膜２１ｐを形成する。レーザー照射２２は、非晶質シリコン膜２１ａを結晶化させて多結晶シリコン膜２１ｐにする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous Wave）レーザー等の種々のレーザーで行うことができる。例えば、波長３０８ｎｍのＸｅＣｌエキシマレーザーをラインビームとして用いて結晶化を行う場合には、一例として、パルス幅：３０ｎsec、エネルギー密度：１００〜３００ｍＪ／ｃｍ^２、室温の条件下で行うことができる。なお、上記の無機層１１は、この工程で加わるレーザー照射の熱に対して効果があり、このレーザー照射の熱に基づくプラスチック基板１０と下地層１２との界面剥離を防ぐことができる。 Next, as shown in FIG. 2D, laser irradiation 22 is performed to crystallize the amorphous silicon film 21a to form a low resistance polycrystalline silicon film 21p. The laser irradiation 22 is a crystallization means for crystallizing the amorphous silicon film 21a to form the polycrystalline silicon film 21p, and can be performed by various lasers such as a XeCl excimer laser and a CW (Continuous Wave) laser. For example, when crystallization is performed using a XeCl excimer laser having a wavelength of 308 nm as a line beam, as an example, the crystallization can be performed under conditions of a pulse width: 30 nsec, an energy density: 100 to 300 mJ / cm ² , and room temperature. In addition, said inorganic layer 11 is effective with respect to the heat | fever of the laser irradiation applied at this process, and can prevent the interface peeling of the plastic substrate 10 and the base layer 12 based on the heat | fever of this laser irradiation.

次に、図２（Ｅ）に示すように、多結晶シリコン膜２１ｐ上にレジスト膜２３を形成し、その後レジスト膜２３をパターニングする。レジスト膜２３は、多結晶シリコン膜２１ｐの所定領域に添加される不純物イオンを遮蔽するためのレジスト膜であり、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられる。レジスト膜２３は、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて、例えば７００ｎｍ程度の厚さで形成される。 Next, as shown in FIG. 2E, a resist film 23 is formed on the polycrystalline silicon film 21p, and then the resist film 23 is patterned. The resist film 23 is a resist film for shielding impurity ions added to a predetermined region of the polycrystalline silicon film 21p. For example, various positive photoresists on the market are preferably used. The resist film 23 is formed to a thickness of, for example, about 700 nm by applying a resist to the entire surface by means of a spinner or the like, and drying and curing the resist film.

レジスト膜２３をフォトマスクを用いてパターニングした後、図２（Ｅ）に示すようにイオン注入２４を行う。イオン注入２４は、例えば、リン（Ｐ）を注入電圧：６０ｋｅＶ、室温下で、２×１０^１５／ｃｍ^２のドープレベルとなるように注入される。こうしたイオン注入２３により多結晶シリコン膜２１ｐにソース側拡散層１３ｓ及びドレイン側拡散層１３ｄが形成され、さらに両層１３ｓ，１３ｄの間に、チャネル層１３ｃが形成される After patterning the resist film 23 using a photomask, ion implantation 24 is performed as shown in FIG. In the ion implantation 24, for example, phosphorus (P) is implanted at an implantation voltage of 60 keV and a room temperature at a doping level of 2 × 10 ¹⁵ / cm ² . By such ion implantation 23, a source side diffusion layer 13s and a drain side diffusion layer 13d are formed in the polycrystalline silicon film 21p, and a channel layer 13c is further formed between both layers 13s and 13d.

次に、図２（Ｆ）に示すように、レジスト膜２３をプラズマアッシング法により除去する。プラズマアッシング法は、プラズマ化した酸素ガスとレジスト膜２３とを反応させ、有機物であるレジスト膜２３を炭酸ガスや水に分解（灰化）して除去する方法である。プラズマアッシング法は、プラズマアッシャと呼ばれる市販の装置（図示しない）を用い、例えば、ガス：酸素ガス、ガス流量：６０ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件で行うことができる。具体的には、チャンバー内を所定の酸素ガス雰囲気とした後、カソード電極板上にＴＦＴ素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極との間にＲＦ発信器で高周波電圧を印加することにより、酸素プラズマを発生させる装置を用いる。本発明においては、このとき発生する酸素プラズマに対して耐性のある無機層１１がプラスチック基板１０の全面に設けられているので、プラスチック基板１０は酸素プラズマによってダメージを受けることがない。 Next, as shown in FIG. 2F, the resist film 23 is removed by a plasma ashing method. The plasma ashing method is a method in which a plasma oxygen gas reacts with the resist film 23 and the organic resist film 23 is decomposed (ashed) into carbon dioxide gas or water to be removed. The plasma ashing method uses a commercially available apparatus called plasma asher (not shown). For example, gas: oxygen gas, gas flow rate: 60 sccm, applied power: 500 W, pressure: 6.6 Pa, treatment time: 10 minutes Can be done. Specifically, after the inside of the chamber is set to a predetermined oxygen gas atmosphere, a substrate in the TFT element manufacturing process is placed on the cathode electrode plate, and an RF transmitter is provided between the cathode electrode plate and the opposing anode electrode. A device that generates oxygen plasma by applying a high-frequency voltage is used. In the present invention, since the inorganic layer 11 resistant to the oxygen plasma generated at this time is provided on the entire surface of the plastic substrate 10, the plastic substrate 10 is not damaged by the oxygen plasma.

次に、図２（Ｇ）に示すように、形成されたソース側拡散層１３ｓ及びドレイン側拡散層１３ｄにエネルギービーム２５を照射して両層１３ｓ，１３ｄを活性化する。エネルギービーム２５としては、上記と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎsec、エネルギー密度：１００〜２５０ｍＪ／ｃｍ^２、室温の条件下で行うことができる。なお、上記の無機層１１は、このエネルギービームの熱に基づくプラスチック基板１０と下地層１２との界面剥離を防ぐことができる。また、非晶質シリコン膜２１ａ上に形成される酸化シリコン膜（図示しない）は、この活性化処理後で下記の欠陥処理工程前に、ウエットエッチングにより除去される。 Next, as shown in FIG. 2G, the formed source-side diffusion layer 13s and drain-side diffusion layer 13d are irradiated with an energy beam 25 to activate both layers 13s and 13d. As the energy beam 25, the same XeCl excimer laser as described above can be used. For example, the energy beam 25 can be obtained under conditions of a pulse width: 30 nsec, an energy density: 100 to 250 mJ / cm ² , and room temperature. The inorganic layer 11 can prevent interface peeling between the plastic substrate 10 and the base layer 12 based on the heat of the energy beam. Further, a silicon oxide film (not shown) formed on the amorphous silicon film 21a is removed by wet etching after the activation process and before the following defect processing process.

上記の活性化処理の後には、通常、多結晶シリコン膜２１ｐの欠陥を低減処理するための酸素プラズマによる欠陥処理が施される。酸素プラズマ処理は、一例として、ＲＦ１００Ｗ、１Ｔｏｒｒ、１５０℃の条件下で行われ、その後においては、１２０℃の条件下での乾燥処理が施される。なお、本発明で用いられるプラスチック基板１０は、その全面に設けられた無機層１２により、このときの酸素プラズマによってダメージを受けることがない。 After the above activation process, a defect process using oxygen plasma is usually performed to reduce defects in the polycrystalline silicon film 21p. For example, the oxygen plasma treatment is performed under the conditions of RF 100 W, 1 Torr, and 150 ° C., and thereafter, the drying treatment is performed under the condition of 120 ° C. The plastic substrate 10 used in the present invention is not damaged by the oxygen plasma at this time due to the inorganic layer 12 provided on the entire surface thereof.

次に、図３（Ｈ）に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、ＳＦ_６等を用いることができる。アイランドが形成された後においては、水洗、及び１２０℃の条件下での洗浄及び乾燥処理が施される。 Next, as shown in FIG. 3H, dry etching is performed to form islands. As the etching gas, SF ₆ or the like can be used. After the island is formed, washing with water, washing under a condition of 120 ° C. and drying are performed.

次に、図３（Ｉ）に示すように、ソース側拡散層１３ｓ、チャネル層１３ｃ及びドレイン側拡散層１３ｄを含む全面にゲート絶縁膜１４を形成する。ゲート絶縁膜１４の形成方法は、例えばＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ_２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ^２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ_２（５０％）の成膜条件で厚さ約１００ｎｍの酸化シリコンを形成する。 Next, as shown in FIG. 3I, a gate insulating film 14 is formed on the entire surface including the source side diffusion layer 13s, the channel layer 13c, and the drain side diffusion layer 13d. The gate insulating film 14 is formed by using, for example, an RF magnetron sputtering apparatus and applying power to an 8-inch SiO ₂ target: 1.0 kW (= 3 W / cm ² ), pressure: 1.0 Pa, gas: argon + O ₂ ( 50%) of silicon oxide having a thickness of about 100 nm is formed.

次に、図３（Ｊ）に示すように、ソース側拡散層１３ｓ及びドレイン側拡散層１３ｄ上のゲート絶縁膜１４をレジストプロセスを用いて選択的にエッチングすることにより、コンタクトホール２６，２６を形成する。例えば、ゲート絶縁膜１４上にレジスト膜を形成した後、フォトマスクを用いたレジストプロセスにより露光・現像してレジスト膜をパターニングする。そのパターニングにより露出したコンタクトホール形成部のゲート絶縁膜１４を、例えば２％ＨＦ溶液を用いてウエットエッチングしてコンタクトホール２６，２６を形成し、その後、上記同様のプラズマアッシング法によりレジスト膜を除去する。本発明においては、このとき発生する酸素プラズマに対して耐性のある無機層１１がプラスチック基板１０の全面に設けられているので、プラスチック基板１０は酸素プラズマによってダメージを受けることがない。 Next, as shown in FIG. 3J, the gate insulating film 14 on the source-side diffusion layer 13s and the drain-side diffusion layer 13d is selectively etched using a resist process, whereby the contact holes 26, 26 are formed. Form. For example, after forming a resist film on the gate insulating film 14, the resist film is patterned by exposure and development by a resist process using a photomask. The gate insulating film 14 in the contact hole forming portion exposed by the patterning is wet etched using, for example, a 2% HF solution to form contact holes 26 and 26, and then the resist film is removed by the plasma ashing method similar to the above. To do. In the present invention, since the inorganic layer 11 resistant to the oxygen plasma generated at this time is provided on the entire surface of the plastic substrate 10, the plastic substrate 10 is not damaged by the oxygen plasma.

次に、図３（Ｋ）に示すように、全面に例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを形成する。なお、電極材料は、Ｃｕ、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。 Next, as shown in FIG. 3K, an aluminum (Al) film having a thickness of, for example, 200 nm is deposited on the entire surface, and then patterned by wet etching to form a source electrode 15s, a drain electrode 15d, and a gate electrode 15g. To do. The electrode material may be Cu or other conductive material, and may be formed by other film forming processes such as sputtering.

次に、図３（Ｌ）に示すように、素子全体を覆うように保護層１８を形成する。保護層１８としては、酸化シリコンを好ましく挙げることができる。保護層１８は、例えばＲＦマグネトロンスパッタリングにより、約２０ｎｍ程度の厚さで形成することが好ましい。 Next, as shown in FIG. 3L, a protective layer 18 is formed so as to cover the entire element. As the protective layer 18, silicon oxide can be preferably exemplified. The protective layer 18 is preferably formed with a thickness of about 20 nm, for example, by RF magnetron sputtering.

最後に、図３（Ｍ）に示すように、水素プラズマ２８による処理を行って多結晶シリコン膜のシリコンの欠陥をターミネートする。例えば、水素プラズマ処理により、シリコン表面のダングリングボンドをなくし、多結晶シリコンとゲート絶縁膜との界面のリークパスをなくす方法がとられる。こうして図３（Ｍ）に示す一態様の薄膜トランジスタが製造される。 Finally, as shown in FIG. 3 (M), treatment with hydrogen plasma 28 is performed to terminate silicon defects in the polycrystalline silicon film. For example, a method of eliminating dangling bonds on the silicon surface and eliminating a leak path at the interface between the polycrystalline silicon and the gate insulating film by hydrogen plasma treatment is employed. Thus, the thin film transistor of one embodiment illustrated in FIG. 3M is manufactured.

以上のように、本発明によれば、プラズマアッシング法によるレジスト膜の除去をプラスチック基板に化学的なダメージを与えることなく行うことができるので、レジスト剥離液を用いたウェット法やオゾン／ＵＶを用いた光アッシング法で生じるプラスチック基板の劣化等の問題も生じない。こうして製造された本発明の薄膜トランジスタ基板は、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。 As described above, according to the present invention, the resist film can be removed by the plasma ashing method without chemically damaging the plastic substrate. Therefore, a wet method using a resist stripping solution or ozone / UV is used. There is no problem such as deterioration of the plastic substrate caused by the optical ashing method used. The thin film transistor substrate of the present invention thus manufactured can be combined with, for example, an organic EL element to design a flexible display.

以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples. In addition, this invention is not limited to a following example.

（実施例１）
プラスチック基板１０として厚さ０．２ｍｍで１００ｍｍ×１００ｍｍのポリエーテルサルホン（ＰＥＳ）を用い、そのプラスチック基板１０の全面に、無機層１１としてのＣｒ膜をＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２５秒）により厚さ１０ｎｍ形成した後、さらに下地層１２としての酸化シリコンをＲＦマグネトロンスパッタリング法（成膜圧力０．３Ｐａ（アルゴン：酸素＝３：１）、投入電力２ｋＷ、成膜時間１．５時間）により厚さ５００ｎｍ形成した。下地層はマスク成膜により、素子部分の下部のみに成膜した。さらに、非晶質シリコン膜２１ａをＲＦマグネトロンスパッタリング法（成膜温度：室温、成膜圧力：１．０Ｐａ（アルゴン））により厚さ５０ｎｍ形成した。 (Example 1)
Polyether sulfone (PES) having a thickness of 0.2 mm and a thickness of 100 mm × 100 mm is used as the plastic substrate 10, and a Cr film as the inorganic layer 11 is formed on the entire surface of the plastic substrate 10 by a DC sputtering method (deposition pressure 0.3 Pa). (Argon), an input power of 0.5 kW, and a film formation time of 25 seconds, a 10 nm thick film was formed, and silicon oxide as the underlayer 12 was further formed by RF magnetron sputtering (film formation pressure 0.3 Pa (argon: oxygen = 3 1), with an input power of 2 kW and a film formation time of 1.5 hours, a thickness of 500 nm was formed. The underlayer was deposited only under the element portion by mask deposition. Further, an amorphous silicon film 21a was formed to a thickness of 50 nm by an RF magnetron sputtering method (deposition temperature: room temperature, deposition pressure: 1.0 Pa (argon)).

その後、上述した図２（Ｄ）〜図３（Ｍ）の工程の説明欄で例示した条件に基づいてＴＦＴ基板を作製した。なお、図２（Ｅ）に示すレジスト膜２３としては、ポジ型フォトレジスト（東京応化工業株式会社社製のＯＦＰＲ−８００）を用い、厚さ７００ｎｍで形成した。その後、図２（Ｆ）に示プラズマアッシング法によるレジスト膜の除去工程では、プラズマアッシャ（アネルバ社製のＤＥＡ５０６）を用い、ガス：酸素ガス、ガス流量：６０ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件で、レジスト膜２３を除去した。 After that, a TFT substrate was manufactured based on the conditions exemplified in the description column of the steps in FIGS. 2D to 3M described above. 2E, a positive photoresist (OFPR-800 manufactured by Tokyo Ohka Kogyo Co., Ltd.) was used and formed to a thickness of 700 nm. Thereafter, in the resist film removal step by the plasma ashing method shown in FIG. 2 (F), a plasma asher (DEA 506 manufactured by Anelva) is used, gas: oxygen gas, gas flow rate: 60 sccm, applied power: 500 W, pressure: 6 The resist film 23 was removed under the conditions of .6 Pa and processing time: 10 minutes.

（実施例２）
無機層の種類とその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、無機層１１としてのＡｌ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間５０秒）により厚さ２０ｎｍ成膜した。 (Example 2)
A thin film transistor substrate was manufactured in the same manner as in Example 1 except that the type of inorganic layer and the film thickness thereof were changed as shown in Table 1. Note that the Al film as the inorganic layer 11 was formed to a thickness of 20 nm by a DC sputtering method (film formation pressure 0.3 Pa (argon), input power 0.5 kW, film formation time 50 seconds).

（実施例３）
無機層の種類とその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、無機層１１としての酸窒化シリコン膜は、ＲＦスパッタリング法（成膜圧力０．５Ｐａ（アルゴン、酸素、窒素＝１：１：１）、投入電力１．０ｋＷ、成膜時間１０分）により厚さ５０ｎｍ成膜した。 (Example 3)
A thin film transistor substrate was manufactured in the same manner as in Example 1 except that the type of inorganic layer and the film thickness thereof were changed as shown in Table 1. Note that the silicon oxynitride film as the inorganic layer 11 is formed by an RF sputtering method (film formation pressure 0.5 Pa (argon, oxygen, nitrogen = 1: 1: 1), input power 1.0 kW, film formation time 10 minutes). A film with a thickness of 50 nm was formed.

（実施例４）
プラスチック基板、無機層の種類及びその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、プラスチック基板１０は、厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用い、無機層としてのＣｒ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２５秒）により厚さ１０ｎｍ成膜した。 Example 4
A thin film transistor substrate was manufactured in the same manner as in Example 1 except that the types of plastic substrate and inorganic layer and the film thickness thereof were changed as shown in Table 1. The plastic substrate 10 is a polyethylene naphthalate (PEN) substrate having a thickness of 0.125 mm and a size of 100 mm × 100 mm. The Cr film as the inorganic layer is formed by DC sputtering (deposition pressure 0.3 Pa (argon)). A film having a thickness of 10 nm was formed with an electric power of 0.5 kW and a film formation time of 25 seconds.

（実施例５）
プラスチック基板、無機層の種類及びその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、プラスチック基板１０は、厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用い、無機層としてのＡｌ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２５秒）により厚さ１０ｎｍ成膜した。 (Example 5)
A thin film transistor substrate was manufactured in the same manner as in Example 1 except that the types of plastic substrate and inorganic layer and the film thickness thereof were changed as shown in Table 1. The plastic substrate 10 is a polyethylene naphthalate (PEN) substrate having a thickness of 0.125 mm and a size of 100 mm × 100 mm, and an Al film as an inorganic layer is charged by a DC sputtering method (deposition pressure of 0.3 Pa (argon)). A film having a thickness of 10 nm was formed with an electric power of 0.5 kW and a film formation time of 25 seconds.

（実施例６）
プラスチック基板、無機層の種類及びその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、プラスチック基板１０は、厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用い、無機層としてのＴｉ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２５秒）により厚さ１０ｎｍ成膜した。 (Example 6)
A thin film transistor substrate was manufactured in the same manner as in Example 1 except that the types of plastic substrate and inorganic layer and the film thickness thereof were changed as shown in Table 1. The plastic substrate 10 is a polyethylene naphthalate (PEN) substrate having a thickness of 0.125 mm and a size of 100 mm × 100 mm. The Ti film as an inorganic layer is formed by a DC sputtering method (deposition pressure of 0.3 Pa (argon)). A film having a thickness of 10 nm was formed with an electric power of 0.5 kW and a film formation time of 25 seconds.

（実施例７）
プラスチック基板、無機層の種類及びその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、プラスチック基板１０は、厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用い、無機層としてのＳｉ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力１．０ｋＷ、成膜時間１００秒）により厚さ５０ｎｍ成膜した。 (Example 7)
A thin film transistor substrate was manufactured in the same manner as in Example 1 except that the types of plastic substrate and inorganic layer and the film thickness thereof were changed as shown in Table 1. The plastic substrate 10 is a polyethylene naphthalate (PEN) substrate having a thickness of 0.125 mm and a size of 100 mm × 100 mm. The Si film as an inorganic layer is formed by a DC sputtering method (deposition pressure of 0.3 Pa (argon)). A film with a thickness of 50 nm was formed at a power of 1.0 kW and a film formation time of 100 seconds.

（実施例８）
無機層の種類とその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、無機層１１としての酸化アルミニウム膜は、ＲＦスパッタリング法（成膜圧力０．５Ｐａ（アルゴン、酸素＝１：１）、投入電力１．０ｋＷ、成膜時間５分）により厚さ３０ｎｍ成膜した。 (Example 8)
A thin film transistor substrate was manufactured in the same manner as in Example 1 except that the type of inorganic layer and the film thickness thereof were changed as shown in Table 1. Note that the aluminum oxide film as the inorganic layer 11 is formed to a thickness of 30 nm by an RF sputtering method (film formation pressure 0.5 Pa (argon, oxygen = 1: 1), input power 1.0 kW, film formation time 5 minutes). did.

（実施例９）
無機層の種類とその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、無機層１１としての窒化シリコン膜は、ＲＦスパッタリング法（成膜圧力０．５Ｐａ（アルゴン、窒素＝１：１）、投入電力１．０ｋＷ、成膜時間３分）により厚さ２０ｎｍ成膜した。 Example 9
A thin film transistor substrate was manufactured in the same manner as in Example 1 except that the type of inorganic layer and the film thickness thereof were changed as shown in Table 1. Note that the silicon nitride film as the inorganic layer 11 is formed to a thickness of 20 nm by an RF sputtering method (deposition pressure: 0.5 Pa (argon, nitrogen = 1: 1), input power: 1.0 kW, deposition time: 3 minutes). did.

（比較例１）
プラスチック基板１０として厚さ０．２ｍｍで１００ｍｍ×１００ｍｍのポリエーテルサルホン（ＰＥＳ）を用い、そのプラスチック基板１０上には下地層も無機層も形成せず、非晶質シリコン膜２１ａをＲＦマグネトロンスパッタリング法（成膜温度：室温、成膜圧力：１．０Ｐａ（アルゴン））により厚さ５０ｎｍ形成した。その後、上述した実施例と同様に、上記図２（Ｄ）〜図３（Ｍ）の工程の説明欄で例示した条件に基づいて薄膜トランジスタ基板を製造した。 (Comparative Example 1)
Polyether sulfone (PES) having a thickness of 0.2 mm and a thickness of 100 mm × 100 mm is used as the plastic substrate 10, and neither an underlayer nor an inorganic layer is formed on the plastic substrate 10, and the amorphous silicon film 21 a is made of RF magnetron. A thickness of 50 nm was formed by sputtering (film formation temperature: room temperature, film formation pressure: 1.0 Pa (argon)). Thereafter, similarly to the above-described embodiment, a thin film transistor substrate was manufactured based on the conditions exemplified in the description column of the steps in FIGS. 2D to 3M.

（比較例２）
プラスチック基板１０として厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用いた他は、比較例１と同様にして、薄膜トランジスタ基板を製造した。 (Comparative Example 2)
A thin film transistor substrate was manufactured in the same manner as Comparative Example 1 except that a polyethylene naphthalate (PEN) substrate having a thickness of 0.125 mm and a thickness of 100 mm × 100 mm was used as the plastic substrate 10.

（プラスチック基板の評価）
得られた薄膜トランジスタ基板について、プラスチック基板の評価を行った。プラスチック基板の評価は、目視による外観観察と、走査型電子顕微鏡（ＳＥＭ）による表面観察とにより行った。その結果を表１に示した。プラスチック基板の評価は、表面の白濁や粗面化が全く生じていなかったものを◎とし、白濁が僅かに生じていたが実用上全く問題がないものを○とし、白濁が生じていたが実用上使用可能なものを△とし、白濁や粗面化が生じていて使用が難しいものを×とした。 (Evaluation of plastic substrate)
About the obtained thin-film transistor substrate, the plastic substrate was evaluated. The plastic substrate was evaluated by visual appearance observation and surface observation by a scanning electron microscope (SEM). The results are shown in Table 1. In the evaluation of the plastic substrate, ◎ indicates that no surface turbidity or roughening has occurred, and ◯ indicates that white turbidity has occurred slightly but has no practical problem. The top usable one was marked with Δ, and the one that was cloudy or roughened and difficult to use was marked with ×.

本発明の薄膜トランジスタ基板のＴＦＴ素子部の一例を示す模式断面図である。It is a schematic cross section which shows an example of the TFT element part of the thin-film transistor substrate of this invention. 本発明の薄膜トランジスタ基板の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the thin-film transistor substrate of this invention. 本発明の薄膜トランジスタ基板の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the thin-film transistor substrate of this invention.

符号の説明Explanation of symbols

１ＴＦＴ素子部
１０プラスチック基板
１１無機層
１２下地層
１３ポリシリコン半導体薄膜
１３ｓソース側拡散層
１３ｃチャネル層
１３ｄドレイン側拡散層
１４ゲート絶縁膜
１５ｓソース電極
１５ｇゲート電極
１５ｄドレイン電極
１８保護層
２１ａ非晶質シリコン膜
２１ｐ多結晶シリコン膜
２２レーザー照射
２３レジスト膜
２４イオン注入
２５エネルギービーム
２６コンタクトホール
２８水素プラズマ DESCRIPTION OF SYMBOLS 1 TFT element part 10 Plastic substrate 11 Inorganic layer 12 Underlayer 13 Polysilicon semiconductor thin film 13s Source side diffused layer 13c Channel layer 13d Drain side diffused layer 14 Gate insulating film 15s Source electrode 15g Gate electrode 15d Drain electrode 18 Protective layer 21a Amorphous Silicon film 21p polycrystalline silicon film 22 laser irradiation 23 resist film 24 ion implantation 25 energy beam 26 contact hole 28 hydrogen plasma

Claims

酸素プラズマ耐性のある無機層が全面に形成されたプラスチック基板を準備する工程と、前記無機層上に半導体膜を形成する工程と、前記半導体膜上にレジスト膜をパターニングする工程と、を有する薄膜トランジスタ基板の製造方法であって、前記レジスト膜の除去工程がプラズマアッシング法により行われることを特徴とする薄膜トランジスタ基板の製造方法。 A thin film transistor comprising: a step of preparing a plastic substrate having an oxygen plasma-resistant inorganic layer formed on the entire surface; a step of forming a semiconductor film on the inorganic layer; and a step of patterning a resist film on the semiconductor film. A method for manufacturing a thin film transistor substrate, wherein the resist film removing step is performed by a plasma ashing method.

前記無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。 The inorganic layer is made of any one selected from the group consisting of chromium, titanium, aluminum, silicon, chromium oxide, titanium oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, silicon oxide, silicon nitride, and silicon oxynitride. The method of manufacturing a thin film transistor substrate according to claim 1.

プラスチック基板の全面に酸素プラズマ耐性のある無機層が形成され、当該無機層上に半導体膜が形成されていることを特徴とする薄膜トランジスタ基板。 A thin film transistor substrate, wherein an inorganic layer having oxygen plasma resistance is formed on an entire surface of a plastic substrate, and a semiconductor film is formed on the inorganic layer.

前記無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることを特徴とする請求項３に記載の薄膜トランジスタ基板。
The inorganic layer is made of any one selected from the group consisting of chromium, titanium, aluminum, silicon, chromium oxide, titanium oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, silicon oxide, silicon nitride, and silicon oxynitride. The thin film transistor substrate according to claim 3.