JP2008021674A - 半導体積層膜、及び半導体積層膜作製用装置 - Google Patents
半導体積層膜、及び半導体積層膜作製用装置 Download PDFInfo
- Publication number
- JP2008021674A JP2008021674A JP2006189593A JP2006189593A JP2008021674A JP 2008021674 A JP2008021674 A JP 2008021674A JP 2006189593 A JP2006189593 A JP 2006189593A JP 2006189593 A JP2006189593 A JP 2006189593A JP 2008021674 A JP2008021674 A JP 2008021674A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- semiconductor
- crystal substrate
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】Si単結晶基板上において、表面欠陥密度の少ないSi1−XGeX膜を有する半導体多層膜を提供する。
【解決手段】Si単結晶基板と、このSi単結晶基板上に形成されたSi1−XGeX(0<X≦1)膜とを具えた半導体積層膜において、前記Si1−XGeX膜は好ましくはマグネトロンスパッタリング法で形成し、前記Si1−XGeX膜の表面欠陥密度が104/cm2以下となるようにする。
【選択図】図1
【解決手段】Si単結晶基板と、このSi単結晶基板上に形成されたSi1−XGeX(0<X≦1)膜とを具えた半導体積層膜において、前記Si1−XGeX膜は好ましくはマグネトロンスパッタリング法で形成し、前記Si1−XGeX膜の表面欠陥密度が104/cm2以下となるようにする。
【選択図】図1
Description
本発明は、Si単結晶基板及びこの基板上に形成されたSi1−XGeX膜を含む半導体積層膜及びその作製装置に関する。
Si単結晶は現在のLSI(大規模集積回路)を構成する中心的半導体材料である。従来、LSIを作製するためにSi基板にさらにSiを積層する場合、積層Siは、その格子定数が基板のSiの格子定数と一致した単結晶層である。積層した層の積層面方向の格子定数(原子間隔)が基板の表面方向の格子定数と一致するとき、成長層はコーヒーレント成長したという。しかしながら、キャリアである電子が移動するSi層が積層面方向に引っ張られた引張り歪を持つと積層面方向の電子の速度が速くなるので、このような状態を利用した高速デバイスの開発が進められている。
引張り歪をもつSi層を形成するためには、Si基板上にSiより格子定数の大きなSi1−XGeX層を積層し、その上にSi層をコーヒーレント成長すればよい。コーヒーレント成長したSi層はSi1−XGeX層の面内方向で引っ張られ、厚さ方向で縮むことになる。
一方、上記のSi1−XGeX層を形成するために、Si1−XGeX層をSi基板に薄く成長させるとSi1−XGeX層もSi基板上にコーヒーレント成長してしまう。また、Si1−XGeX層をSi基板上に特定の膜厚以上に厚く積むと界面の結合が切れて、Si1−XGeX層が本来の格子定数に戻ろうと積層面方向に伸びる。
内部応力が高まり、界面欠陥が発生する積層膜の膜厚を臨界膜厚と呼ぶ。また、本来の格子定数に戻ろうとする現象を緩和と呼ぶ。Si1−XGeX層が完全に本来の格子定数に戻ることを完全緩和とよび、緩和率100%である。Si1−XGeX層がSi基板上にコーヒーレントに成長したときのSi1−XGeX層の緩和率は0%である。
したがって、前述した、電子が高速で移動するSi層を形成するためには、Si基板上に緩和したSi1−XGeX層を形成して、その上にSi層をコーヒーレント成長することになる。高速のキャリア移動層としては、前記引張り歪Si層や、緩和層の組成と異なるGe組成をもつ引張り歪Si1−XGeX層などが用いられる。緩和したSi1−XGeX層上には、このSi層やSi1−XGeX層を単層あるいは複数層形成することにより、高速のキャリア移動層などの機能を付加して高速のMOSデバイスやHEMTデバイスなどを製造する試みがなされている。
なお、正孔の移動層を形成するには、緩和単結晶積層は使わずに、Si基板上にコーヒーレント成長させた複数の歪成長積層を用いることが多い。したがって、緩和層を形成するかどうかはデバイスの種類に依存している。
Si単結晶基板上に上記Si1−XGeX膜を形成するに際しては、Si及びGeを含む原料ガス、例えばSi2H6、及びGeH4を用い、これらのガスをSi単結晶基板上で熱分解することにより、Si1−XGeX膜を形成する方法である。このとき、不要のH4=2H2やH6=3H2は基板から脱離する。この原理を用いる方法として、化学気相成長(CVD)法やガスソース分子線エピタキシー(GSMBE)法がある。
Si1−XGeX単体の格子定数はSi単体の格子定数より大きく、特にSi1−XGeX中のGe濃度(X)が増大してくると、Si基板とその上に積層しようとするSi1−XGeXとの格子定数差が増大することになる。前記Si1−XGeX膜の膜厚が臨界膜厚を超えて増大すると、前記Si1−XGeX膜の内部応力が大きくなり、Si単結晶基板とSi1−XGeX膜との界面近傍の結合が切断して、Si1−XGeX膜は緩和する。しかし、一方、その界面に多量の欠陥が発生し、その欠陥は膜中を厚さ方向に貫通して表面に露出し、表面欠陥を形成するようになる。多数の表面欠陥がある場合はその上にキャリア移動層を形成しても特性が劣化する。
実際、上述した従来の技術においては、得られるSi1−XGeX膜の表面欠陥密度は〜106/cm2〜1012/cm2程度と、実用的に必要な105/cm2程度以下を大きく超えている。
かかる点に鑑み、例えばJ.W.P.Hsu、E.A.Fitzgerard、Y.−H.Xie、P.J.Silverman and M.J.Cardillo、Applied Physics Letters、61巻、1293頁、1992年(非特許文献1)においては、Si単結晶基板上に形成すべきSi1−XGeX膜を組成傾斜膜とし、基板側から表面側へ向けてGe濃度が増大(Si濃度が減少)するような膜形成を行う試みがなされていた。この場合、Ge組成を0.1変化するのに1μm積層する。すなわち、Si0.7Ge0.3緩和膜を最終的に形成するために、組成傾斜膜を3μm積層することになる。このように厚く成膜すると界面での内部応力が高まり界面近傍に欠陥が発生して組成傾斜膜は緩和する。
しかしながら、界面欠陥は組成傾斜のため膜中を厚さ方向に進む途中で次第に曲がり、膜の横方向に進んで膜表面への到達が抑制される。これによって実質的に表面欠陥を減少させる試みがなされていた。
また、上述した組成傾斜膜の形成に際しては、各原料ガスなどの微細な制御が必要となり、工程が複雑となるばかりでなく、組成傾斜によってSi1−XGeX組成傾斜膜が実質的なSi1−XGeX膜として機能するようにするためには、その厚さを予定膜厚よりも相当程度増大させる必要が生じた。このことは膜形成に際して多量の成膜時間を必要とすることになり、したがって、製造コストを増大させる原因ともなっていた。例えば、組成傾斜膜で、Si0.2Ge0.8緩和膜を得るためには、12時間必要となる。また、このような方法によっても、Si単結晶基板上に形成したSi1−XGeX緩和単結晶層の表面欠陥密度は、〜106/cm2程度と十分に低減させることはできないでいた。
J.W.P.Hsu、E.A.Fitzgerard、Y.−H.Xie、P.J.Silverman and M.J.Cardillo、Applied Physics Letters、61巻、1293頁、1992年
J.W.P.Hsu、E.A.Fitzgerard、Y.−H.Xie、P.J.Silverman and M.J.Cardillo、Applied Physics Letters、61巻、1293頁、1992年
本発明は、Si単結晶基板上において、表面欠陥密度の少ないSi1−XGeX膜を有する半導体を提供することを目的とする。
上記目的を達成すべく、本発明は、
Si単結晶基板と、このSi単結晶基板上に形成されたSi1−XGeX(0<X≦1)膜とを具えた半導体積層膜であって、
前記Si1−XGeX膜はスパッタリング法で形成するとともに、前記Si1−XGeX膜の表面欠陥密度が104/cm2以下であることを特徴とする、半導体積層膜に関する。
Si単結晶基板と、このSi単結晶基板上に形成されたSi1−XGeX(0<X≦1)膜とを具えた半導体積層膜であって、
前記Si1−XGeX膜はスパッタリング法で形成するとともに、前記Si1−XGeX膜の表面欠陥密度が104/cm2以下であることを特徴とする、半導体積層膜に関する。
本発明は、上記目的を達成すべく鋭意検討を実施した。その結果、従来のような化学気相成長(CVD)法やガスソース分子線エピタキシー(GSMBE)などのような半導体技術で汎用される膜形成手段に代わり、同じく特に半導体製造技術ではあまり汎用されないものの、公知の膜形成手段であるスパッタリング法で膜形成を行うことにより、上述した問題を回避できることを見出した。
すなわち、原料にガスを用いた上述のCVD法などにおいては、Si単結晶基板表面上に順次にSiGe膜が堆積されることになるが、このような膜製造方法はいわゆる化学気相成長反応を利用したエピタキシャル成長である。したがって、その膜形成では、膜の原料ガスと基板との反応によって原料ガスに含まれる水素などの不要原子が除去され、原料ガスに含まれる膜の構成原子は初め下地と結合しながら上に順次に堆積され、その結果膜を構成するという、いわゆる、下地の原子配列に整合して成長するエピタキシャル成長を前提としているものであるため、前記膜の構造は基板との界面あるいは下地との影響を強く受けることになる。
この結果、Si単結晶基板上のSiGe膜は下地の原子配列に強く影響を受けて、下地の原子配列に添って成長することになる。1度界面に欠陥が発生すると、下地の影響を受け、成長中に欠陥がそのまま膜中に伝播する。したがって、CVD、GSMBE法でSiGe緩和単結晶層を形成するためにSiGe層を厚く成長していくと、当初臨界膜厚まではコーヒーレントにエピタキシャル成長するが、緩和するためにさらに厚く積むと、Si基板とSiGe界面近傍に欠陥が発生し、この欠陥が成長層まで伝播し、成長中にこの欠陥がそのまま表出していく。したがって、緩和率を高めようとすると、緩和率に比例して表面欠陥が増大する。
積層するSiGe膜のGe濃度が増大すると、基板と膜との界面における格子定数差が増大し、積層厚がより薄い段階で緩和し、かつ、その界面に発生する欠陥が増大する。したがって、このような状態でエピタキシャル成長を続行し膜形成を実施しても、得られる膜は前記エピタキシャル成長の結果、前記界面での欠陥の影響を直接的に受けるようになり、得られるSiGe膜中の欠陥、さらにはその表面欠陥密度が増大する。
一方、スパッタリング法でも、基板温度を制御することなどによりSiGe層の緩和を生じないコーヒーレント成長は可能である。しかし、Si基板上に成長させたSiGe層を上述したCVD法などに比較すると、スパッタリング法によって形成する場合は、膜を構成する堆積する粒子に不要原子は無く、積層膜が結晶を成すのにガス原料を用いた場合と同様の、下地との反応が不要になる。したがって、堆積する膜の組成が下地と異なるとき、例えばSi基板上にSiGe膜を積層する場合、堆積粒子が下地と結合すると圧縮応力がかかり余分なエネルギーが必要となるが、堆積する粒子同士が先に結合した方がエネルギー的により安定なため、下地の原子配列に影響されることが無く堆積粒子同士が結合して結晶化する傾向にある。
すなわち、スパッタリング法では、CVD、GSMBE法とは逆に下地の影響が少なく、堆積粒子同士の親和性が高くなる。したがって、形成すべき膜の格子定数と基板の格子定数との差が比較的大きい場合においても、スパッタされた粒子は基板上に直接的に堆積され、前述した格子定数差を反映することなく粒子自体の親和力で結合しながら堆積し、膜を形成するようになる。
この結果、Si基板上の積層SiGe膜は緩和して本来の格子定数に戻りやすく、また、界面欠陥が生じるとその欠陥は界面にのみ残留し、表面に伝播しにくい。すなわち、得られる膜中の欠陥密度も減少し、結果として表面欠陥密度も減少するようになる。したがって、スパッタリング法を用いて、表面欠陥密度が少なく、緩和率の高い、SiGe緩和単結晶積層を得ることが可能になる。
このように、CVD法やスパッタリング法などは双方ともに慣用かつ公知の技術ではあるが、本発明者らは、上述したスパッタリング法の新規な現象及び特性を見出し、これを利用することによって、互いの格子定数差が大きいSi単結晶基板上へのSiGe膜の表面欠陥密度を減少させ、また緩和率の高い緩和単結晶膜形成を実現させるに至ったものである。
スパッタリング法の上記作用効果に基づけば、従来のCVD法などと比較した場合、基板と形成すべき膜との格子定数差が増大するほど、得られる効果上の差異も顕著となる。具体的に、本発明においては、SiGe膜中のGe濃度が増大するにつれて、Si単結晶基板との格子定数差が増大するので、Si単結晶基板上にGeリッチのSiGe膜を形成する際に両者の効果上の差異は顕著になる。
実際、Si1−XGeX膜中のGe濃度が30原子%(X≧0.3)、さらには50原子%(X≧0.5)、特には80原子%(X≧0.8)以上の場合に両者の効果上の差異は顕著になり、本発明においては、10−4/cm2以下の表面欠陥密度を実現することができる。また、本発明においては、上記表面欠陥密度の範囲内において、Si単結晶基板上にGe膜を形成することができる。
なお、本発明は、目的とするSiGe膜をスパッタリング法で形成するので、当然に前記膜の厚さ方向における組成は略同一となる。しかしながら、用途に応じて厚さ方向において組成が連続的にまたは段階的に変化することを排除するものではなく、必要に応じて所定の組成傾斜膜とすることもできる。
また、本発明は、本発明の原理によってSiGe膜厚が臨界膜厚以下でも緩和する条件が存在し、当然に臨界膜厚以上のSiGe膜を形成した場合にも、上述したような104/cm2以下の表面欠陥密度を実現することができる。具体的には、Geの組成xに依存して1.2x−1.5nmで規定される特徴的な厚さ臨界膜厚以上とした場合においても、上記表面欠陥密度を実現することができる。
なお、前記スパッタリング法はマグネトロンスパッタリング法であることが好ましい。この場合、目的とするSiGe膜の結晶品質をより向上させて表面欠陥密度を低減することができる。特に、前記マグネトロンスパッタリング法の内、RFマグネトロンスパッタリング法を用いることが好ましい。
また、本発明の一態様においては、前記SiGe膜をスパッタリング法によって形成する際に、 前記SiGe膜を1×10−7Torr未満のベース圧力下に配置し、この圧力下において前記Si単結晶基板を250℃〜750℃に加熱し、希ガス及び水素ガスを含む混合気体を用いてSiGeターゲットをスパッタする。
この場合、前記スパッタリング法で前記SiGe膜を形成するに際し、常に1×10−7Torr未満の超高真空領域に設定しているので、残留酸素や残留H2Oの量の影響を受けないようにすることができる。
また、スパッタガス中に水素を含有するようにしているので、水素が酸素と結合することにより酸素を除去し、これによって残留酸素や残留H2Oを効果的に低減し、形成されるSiGe膜中への酸素やH2Oの混入を十分に低減できる効果がある。さらに、微量の残留酸素が成膜中のSiGe膜表面に付着した場合にも容易に取り除くことが出来る。加えて、随時吸着する水素により堆積原子が凝集することを防ぐため、原子的にフラットで均一で平坦なSiGe膜族系半導体薄膜ができる。
さらに、Si単結晶基板を250℃〜750℃の温度に加熱しているので、上述したような水素ガスの使用及び超高真空状態保持の効果が相補的に機能し、SiGe膜への酸素の混入、薄膜に対する損傷やエッチング効果、非晶質化等を抑えることができるようになる。
したがって、上述のようなスパッタリング条件を用いることにより、104/cm2以下の表面欠陥密度を有するSiGe膜をより簡易かつ効率的に形成することができる。
なお、特開2006−100834号公報には、上記スパッタリング法と同様のスパッタリング法が開示されているが、上記文献においては4族系の半導体結晶薄膜を形成する場合に前記スパッタリング法を用いることが開示されているのみであり、本発明のように、Si単結晶基板上に、特にGe含有量の大きなSiGe膜を形成する場合において、その表面欠陥密度を低減できることについては何ら開示していない。
従って、上述したようなスパッタリング法に基づいて、本発明の半導体積層膜を簡易かつ効率的に形成することができるとしても、前記文献中には記載の技術を本発明に対して適用できることを示唆するような何らの記載も存在しないことをここに改めて強調する次第である。
以上説明したように、本発明によれば、Si単結晶基板上において、表面欠陥密度の少ないSi1−XGeX膜を有する半導体多層膜を提供することが出来る。
以下、本発明のその他の特徴及び利点について、発明を実施するための最良の形態に基づいて説明する。
図1は、本発明の半導体積層膜を作製するに際し、好適に用いることが可能な半導体薄膜製造装置500の概略図である。スパッタを行なう真空反応容器1は、真空遮閉器3を介して別容器2と接続されている。別容器2は真空遮閉器4を介して、ターボ分子ポンプ5とロータリーポンプ6とが接続されている。ターボ分子ポンプ5とロータリーポンプ6は、別容器2を真空にする排気装置であり、その排気原理に回転機構を用いている。真空反応容器1はさらに、真空遮閉器7を介して、スパッタイオンポンプ8が接続されている。スパッタイオンポンプ8は、真空反応容器1を真空にする排気装置であり、排気原理に回転機構を用いていない。
真空反応容器1は、スパッタガスが導入されている場合、回転機構を用いたターボ分子ポンプ5およびロータリーポンプ6によって排気し、スパッタガスが導入されていない場合は、回転機構を用いていないスパッタイオンポンプ8で排気する。この真空反応容器1および別容器2は、ターボ分子ポンプ5またはスパッタイオンポンプ8で、圧力を1×10−9Torr以下まで排気される。
ガス導入管9は、真空反応容器1にスパッタガスを導入する管である。マグネトロン方式の2台のスパッタガン100、101は、スパッタガン用容器102、103にそれぞれ入っており、真空遮閉器11を介して真空反応容器1に接続されている。真空反応容器1との接続部分にはシャッタ180、181を有し、スパッタターゲット13、14を覆うようになっている。スパッタガン100、101の内部には磁石(図示しない)があり、スパッタターゲット13、14に平行になるように磁場を印加する。印加した磁場を15に示す。
スパッタガン100にSi単結晶のスパッタターゲット13を、スパッタガン101にGe単結晶のスパッタターゲット14を設置する。スパッタガンの内部は水冷で冷却されている。スパッタガン100、101にはそれぞれ、負荷整合をとるためのマッチングボックス16を介して高周波電源17が接続されており、高周波電源17から、13.56MHzの高周波電力がスパッタガン100、101にそれぞれ印加される。これにより、基板とスパッタターゲットに高周波電圧を印加してスパッタするRFマグネトロン方式を行うことができる。
なお、スパッタターゲットの材質に応じ、マッチングボックス16を外して、直流(DC)電源をスパッタガン100、または101に接続し、基板とスパッタターゲットに直流電圧を印加してスパッタするDCマグネトロン方式を行うことができる。
しかしながら、目的とするSiGe膜の結晶品質をより向上させて表面欠陥密度を低減するためには、DCマグネトロンスパッタリング法よりもRFマグネトロンスパッタリング法を用いることが好ましい。
スパッタガン用容器102、103にはそれぞれスパッタイオンポンプ12が接続されている。スパッタイオンポンプ12は、スパッタガン用容器102、103を真空にする排気装置であり、排気原理に回転機構を用いていない。スパッタガン100、101の入っているスパッタ用容器102,103は、真空遮閉器11を閉じ、スパッタイオンポンプ12を用いて1×10−9Torr以下までそれぞれ個別に排気できる。
19はSi単結晶基板であり、20は真空反応容器1内のSi単結晶基板19の載置位置である。21は被堆積基板を真空反応容器1内で加熱するヒーター(加熱手段)である。
次に、上記装置を用いた半導体薄膜製造の動作について以下に説明する。まず、真空遮閉器3を閉じて、スパッタイオンポンプ8及び12を用い、それぞれ真空反応容器1およびスパッタガン用容器102、103を1×10−9Torr以下まで排気する。次いで、真空遮閉器3を閉じて別容器2にSi単結晶基板19を載置する。次いで、別容器2をターボ分子ポンプ5およびロータリーポンプ6で排気して、1×10−7Torr以下の真空にする。
次いで、前記真空度を保持した状態で、真空遮閉器3を開いてSi単結晶基板19を真空反応容器1内の所定の位置20に載置する。その際、真空遮閉器11を閉じ、スパッタガン用容器102、103の真空度を1×10−9Torr以下に保持し、真空度の低下を防ぐ。
次いで、真空遮閉器3を閉じ、真空遮閉器7を開いて、真空反応容器1を1×10−9Torr以下の超高真空領域の圧力になるようスパッタイオンポンプ8で排気する。このように、本例においては、雰囲気のベース圧力が常に1×10−7Torr未満の超高真空領域に設定しているので、残留酸素や残留H2Oの量の影響をほとんど受けることがない。
1×10−9Torr以下の圧力となっている真空反応容器1内で、所定の位置20に設置したSi単結晶基板19は、ヒーター21で加熱し、900℃〜1100℃までの温度で熱アニールする。この場合、熱による表面Si原子の泳動で、原子的にフラットな清浄面が得られ、Si単結晶基板上に形成するSiGe膜の結晶品質を向上させることができる。したがって、前記SiGe膜の表面欠陥密度をより低減させることができるようになる。
なお、上述した温度での熱アニールに代えて、水素ガス雰囲気下、750℃〜1100℃度の間の温度で熱アニールしても同様の作用効果を得ることができる。
次いで、Arと水素との混合ガスをガス導入管9から導入する。前記混合ガス中における水素ガスの含有量は特に限定されるものではないが、好ましくは50%以下とする。前記混合ガスは、以下に説明するスパッタリングにおけるスパッタガスとして機能するが、このようなスパッタガス中における水素ガス含有量を50%以下とすることにより、形成下にあるSiGe膜のエッチングや非晶質化を抑制することができる。なお、前記水素ガス含有量は好ましくは9%以下である。
なお、前記水素ガス含有量の下限値については、本発明の作用効果が得られる限り特に限定されるものではないが、好ましくは5%とする。
一方、前記スパッタガス(混合ガス)が上記水素ガスを含むことにより、水素が酸素と結合することにより酸素を除去し、これによって残留酸素や残留H2Oを効果的に低減し、形成されるSiGe膜中への酸素やH2Oの混入を十分に低減できる効果がある。さらに、微量の残留酸素が成膜中のSiGe膜表面に付着した場合にも容易に取り除くことが出来る。加えて、随時吸着する水素により堆積原子が凝集することを防ぐため、原子的にフラットで均一で平坦なSiGe膜族系半導体薄膜ができる。
次いで、真空遮閉器7を閉じ、真空遮閉器3、4を開いて、ターボ分子ポンプ5で排気する。さらに、ガス導入管9は、スパッタガスの流量を調整するために、真空反応容器1内のスパッタガス圧力を0.5〜10mTorr間の所望の値に設定する。
次いで、Si単結晶基板19の温度をヒーター21で調整して例えば400℃〜680℃に設定する。この場合、上述した水素ガスの使用及び超高真空状態保持の効果が相補的に機能し、SiGe膜への酸素の混入、薄膜に対する損傷やエッチング効果、非晶質化等を抑えることができる。
次いで、スパッタターゲット13、14をシャッタ180、181で覆い、スパッタガン100、101に高周波電源17からの高周波電力を印加して、スパッタを開始する。この段階でスパッタターゲット13、14から飛散したSiとGeはシャッタ180、181の裏面に付着し、Si単結晶基板19の表面には到達しない。
次いで、スパッタを行っている状態でシャッタ180、181を開いて、Si単結晶基板19の表面からスパッタターゲットが見えるようにする。このとき、スパッタされたSi原子及びGe原子はSi単結晶基板19に到達して成膜が開始する。SiとGeのスパッタレートは予め高周波電力で調整する。
成膜終了後、ヒーター21を停止して加熱操作を終了し、ガス導入管9からのスパッタガスの導入を停止するとともに、高周波電源17からスパッタガン100、101への電力供給を停止する。
成膜が終了したSi単結晶基板19は、真空反応容器1への導入のときの逆手順で、別容器2側に取り出す。つまり、スパッタガン用容器102、103の圧力を1×10−9Torr以下に、また真空反応容器1の圧力を1×10−7Torr以下に保持し、Si単結晶基板19を別容器2へ移送し、真空遮閉器3を閉じる。
その後、Si単結晶基板19を取り出して真空遮閉器3を閉じた後、スパッタイオンポンプ8を用いて真空容器およびスパッタガンを1×10−9Torr以下まで排気する。
本例においては、スパッタリング法を用いてSiGe膜を形成しているので、その組成は厚さ方向において略同一である。しかしながら、目的とするSiGe膜の表面欠陥密度が10−4/cm2以下である限り、用途に応じて厚さ方向において組成が変化することを排除するものではなく、必要に応じて所定の連続的または段階的組成傾斜膜とすることもできる。
なお、上記具体例においては、スパッタターゲットとしてSi単結晶及びGe単結晶をそれぞれ個別に準備して用いたが、所定の組成からなる単一のSiGeターゲットを用いるようにすることもできる。また、Si単結晶ターゲット、Ge単結晶ターゲット、及び所定組成のSiGeターゲットを適宜組み合わせて用いるようにすることもできる。
また、目的とするSiGe内にドーパントを行うに際しては、それぞれ目的とするドーパント、例えばB、Al、Ga、In、N、P、Sbなどを予めターゲット内に含有させるようにすることができる。
また、スパッタターゲットとしては、単結晶や多結晶の材料が用いられるが、単結晶のスパッタターゲットを用いた方が薄膜の結晶構造などの結晶性が高くなる。
(実施例1〜4)
本例においては、上述した図1に示す装置を用い、Si0.77Ge0.23膜、Si0.5Ge0.5膜、Si0.2Ge0.8膜及びGe膜をそれぞれ厚さ240nm、20nm、130nm、70nmに形成した。なお、Si単結晶基板の加熱ヒータによる加熱温度は、Si0.77Ge0.23膜、Si0.5Ge0.5膜の場合は500℃と、Si0.2Ge0.8膜及びGe膜の場合は300℃とした。混合ガス(スパッタガス)中の水素ガス含有量はいずれも5%とした。緩和する臨界膜厚は、成膜温度に依存し、本例の場合のSi0.77Ge0.23膜、Si0.5Ge0.5膜、Si0.2Ge0.8膜及びGe膜の臨界膜厚は、それぞれ、160nm、40nm、18nm、10nmである。
本例においては、上述した図1に示す装置を用い、Si0.77Ge0.23膜、Si0.5Ge0.5膜、Si0.2Ge0.8膜及びGe膜をそれぞれ厚さ240nm、20nm、130nm、70nmに形成した。なお、Si単結晶基板の加熱ヒータによる加熱温度は、Si0.77Ge0.23膜、Si0.5Ge0.5膜の場合は500℃と、Si0.2Ge0.8膜及びGe膜の場合は300℃とした。混合ガス(スパッタガス)中の水素ガス含有量はいずれも5%とした。緩和する臨界膜厚は、成膜温度に依存し、本例の場合のSi0.77Ge0.23膜、Si0.5Ge0.5膜、Si0.2Ge0.8膜及びGe膜の臨界膜厚は、それぞれ、160nm、40nm、18nm、10nmである。
以上のようにして得た膜に対し、高分解能SEMにおいて表面観察を実施したところ、約(100μm)2の範囲において表面欠陥を確認することができず、前記SiGe膜の表面欠陥密度が少なくとも104/cm2以下であり、緩和率はX線回折の測定からSi0.77Ge0.23膜、Si0.5Ge0.5膜、Si0.2Ge0.8膜及びGe膜でそれぞれ30%、53%、95%、95%程度以上であることが確認された。
(比較例1〜4)
本比較例においては、Si2H6及びGeH4を用いた熱CVD法により、前記例より欠陥の発生が少なくなるより低Ge組成のSi0.82Ge0.18膜を、Si単結晶基板の温度を600℃として、臨界膜厚近辺の厚さ300nmに形成した。600℃のSi0.82Ge0.18膜の臨界膜厚はおよそ280nmである。
本比較例においては、Si2H6及びGeH4を用いた熱CVD法により、前記例より欠陥の発生が少なくなるより低Ge組成のSi0.82Ge0.18膜を、Si単結晶基板の温度を600℃として、臨界膜厚近辺の厚さ300nmに形成した。600℃のSi0.82Ge0.18膜の臨界膜厚はおよそ280nmである。
本例におけるSiGe膜は上記同様の高分解能SEMによる表面観察において、約10μm2の範囲において約数個以上の表面欠陥が確認され、前記SiGe膜の表面欠陥密度が107/cm2程度以上であることが判明した。また、X線回折の測定から前記SiGe膜の緩和率は20%であった。したがって、熱CVD法で臨界膜厚程度の厚さに積層し緩和させたSiGe層は、緩和率が低い場合でも表面欠陥密度は高く、緩和率の増加あるいはGe組成の増加につれてさらに表面欠陥密度が高くなることが判る。
以上、実施例及び比較例から、本発明によれば、低表面欠陥密度のSiGe膜を得ることができる。
以上、本発明について具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
500 半導体薄膜製造装置
1 反応容器
2 別容器
3 真空遮閉器
4 真空遮閉器
5 ターボ分子ポンプ
6 ロータリーポンプ
7 真空遮閉器
8 スパッタイオンポンプ
9 ガス導入管
100、101 スパッタガン
102、103 スパッタガン用容器
11 真空遮閉器
12 スパッタイオンポンプ
13 Si単結晶のスパッタターゲット
14 Ge単結晶のスパッタターゲット
15 印加した磁場
16 マッチングボックス
17 高周波電源
180、181 シャッタ
19 Si単結晶基板
20 Si単結晶基板の載置位置
21 ヒーター
1 反応容器
2 別容器
3 真空遮閉器
4 真空遮閉器
5 ターボ分子ポンプ
6 ロータリーポンプ
7 真空遮閉器
8 スパッタイオンポンプ
9 ガス導入管
100、101 スパッタガン
102、103 スパッタガン用容器
11 真空遮閉器
12 スパッタイオンポンプ
13 Si単結晶のスパッタターゲット
14 Ge単結晶のスパッタターゲット
15 印加した磁場
16 マッチングボックス
17 高周波電源
180、181 シャッタ
19 Si単結晶基板
20 Si単結晶基板の載置位置
21 ヒーター
Claims (18)
- Si単結晶基板と、このSi単結晶基板上に形成されたSi1−XGeX(0<X≦1)膜とを具えた半導体積層膜であって、
前記Si1−XGeX膜はスパッタリング法で形成するとともに、前記Si1−XGeX膜の表面欠陥密度が104/cm2以下であることを特徴とする、半導体積層膜。 - 前記Si1−XGeX膜中におけるGe濃度が30原子%以上(X≧0.3)であることを特徴とする、請求項1に記載の半導体積層膜。
- 前記Si1−XGeX膜中におけるGe濃度が50原子%以上(X≧0.5)であることを特徴とする、請求項2に記載の半導体積層膜。
- 前記Si1−XGeX膜中におけるGe濃度が80原子%以上(X≧0.8)であることを特徴とする、請求項3に記載の半導体積層膜。
- 前記Si1−XGeX膜はGe膜(X=1)であることを特徴とする、請求項4に記載の半導体積層膜。
- 前記Si1−XGeX膜はその厚さ方向において略一定の組成を有することを特徴とする、請求項1〜5のいずれか一に記載の半導体積層膜。
- 前記Si1−XGeX膜の厚さが臨界膜厚以上であることを特徴とする、請求項1〜6のいずれか一に記載の半導体積層膜。
- 前記Si1−XGeX膜の厚さが1.2x−1.5nm以上であることを特徴とする、請求項6に記載の半導体積層膜。
- 前記スパッタリング法はマグネトロンスパッタリング法であることを特徴とする、請求項1〜8のいずれか一に記載の半導体積層膜。
- 前記スパッタリング法はRFマグネトロンスパッタリング法であることを特徴とする、請求項9に記載の半導体積層膜。
- 前記Si1−XGeX膜をスパッタリング法によって形成する際に、
前記Si1−XGeX膜を1×10−7Torr未満のベース圧力下に配置し、この圧力下において前記Si単結晶基板を250℃〜750℃に加熱し、希ガス及び水素ガスを含む混合気体を用いてSiGeターゲットをスパッタすることを特徴とする、請求項1〜10のいずれか一に記載の半導体積層膜。 - 前記混合ガスにおける前記水素ガスの含有量が50%以下であることを特徴とする、請求項11に記載の半導体積層膜。
- 前記Si1−XGeX膜をスパッタリング法によって形成する前に、
前記Si単結晶基板を5×10−9Torr以下のベース圧力下に配置するするとともに、900℃〜1100℃の間の温度で熱アニールすることを特徴とする、請求項11又は12に記載の半導体積層膜。 - 前記Si1−XGeX膜をスパッタリング法によって形成する前に、
前記Si単結晶基板を5×10−9Torr以下のベース圧力下に配置するするとともに、水素ガス雰囲気下、750℃〜1100℃度の間の温度で熱アニールすることを特徴とする、請求項11又は12に記載の半導体積層膜。 - 請求項1〜14のいずれか一に記載の半導体積層膜を具えることを特徴とする半導体デバイス。
- Si単結晶基板と、このSi単結晶基板上に形成された表面欠陥密度が10−4/cm2以下であるSi1−XGeX(0<X≦1)膜とを具えた半導体積層膜を製造するための装置であって、
所定の反応容器と、
前記反応容器内の圧力を常に1×10−7Torr未満に設定する第1の圧力設定手段と、
前記圧力設定手段で設定された反応容器内の圧力を保ったまま、前記反応容器内に載置された前記Si単結晶基板を250℃〜750℃の温度に加熱する加熱手段と、
希ガス及び水素ガスを含む混合気体を前記反応容器内に導入する導入手段と、
前記導入手段により導入された混合気体をスパッタガスとして、前記加熱手段で加熱された前記Si単結晶基板に、SiGeを含むスパッタターゲットをマグネトロン方式によりスパッタするスパッタ手段と
を具えることを特徴とする、半導体積層膜作製用装置。 - 前記マグネトロン方式は、RFマグネトロン方式であることを特徴とする、請求項16に記載の半導体積層膜作製用装置。
- 前記導入手段により導入する前記混合気体の水素ガスの含有量は50%以下である
ことを特徴とする、請求項16又は17に記載の半導体積層膜作製用装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006189593A JP2008021674A (ja) | 2006-07-10 | 2006-07-10 | 半導体積層膜、及び半導体積層膜作製用装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006189593A JP2008021674A (ja) | 2006-07-10 | 2006-07-10 | 半導体積層膜、及び半導体積層膜作製用装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008021674A true JP2008021674A (ja) | 2008-01-31 |
Family
ID=39077456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006189593A Pending JP2008021674A (ja) | 2006-07-10 | 2006-07-10 | 半導体積層膜、及び半導体積層膜作製用装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008021674A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012079113A1 (en) * | 2010-12-15 | 2012-06-21 | Newsouth Innovations Pty Limited | A method of forming a germanium layer on a silicon substrate and a photovoltaic device including a germanium layer |
JP2012222243A (ja) * | 2011-04-12 | 2012-11-12 | Ulvac Japan Ltd | 半導体層形成装置、半導体層製造方法 |
US11492696B2 (en) | 2016-07-15 | 2022-11-08 | National University Corporation Tokyo University Of Agriculutre And Technology | Manufacturing method for semiconductor laminated film, and semiconductor laminated film |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197544A (ja) * | 2001-12-27 | 2003-07-11 | Sumitomo Mitsubishi Silicon Corp | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
JP2005056900A (ja) * | 2003-08-04 | 2005-03-03 | Sharp Corp | 半導体装置の製造方法 |
JP2005277420A (ja) * | 2004-03-23 | 2005-10-06 | Sharp Corp | テンシル歪み有する局所「Silicon―On―Nothing」ウエーハもしくは「Silicon―On―Insulator」を形成する方法 |
JP2006505116A (ja) * | 2002-10-22 | 2006-02-09 | アンバーウェーブ システムズ コーポレイション | 半導体デバイス製造のためのゲート材料 |
JP2006100834A (ja) * | 2004-08-31 | 2006-04-13 | Tokyo Univ Of Agriculture & Technology | 半導体薄膜製造装置および方法 |
-
2006
- 2006-07-10 JP JP2006189593A patent/JP2008021674A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197544A (ja) * | 2001-12-27 | 2003-07-11 | Sumitomo Mitsubishi Silicon Corp | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
JP2006505116A (ja) * | 2002-10-22 | 2006-02-09 | アンバーウェーブ システムズ コーポレイション | 半導体デバイス製造のためのゲート材料 |
JP2005056900A (ja) * | 2003-08-04 | 2005-03-03 | Sharp Corp | 半導体装置の製造方法 |
JP2005277420A (ja) * | 2004-03-23 | 2005-10-06 | Sharp Corp | テンシル歪み有する局所「Silicon―On―Nothing」ウエーハもしくは「Silicon―On―Insulator」を形成する方法 |
JP2006100834A (ja) * | 2004-08-31 | 2006-04-13 | Tokyo Univ Of Agriculture & Technology | 半導体薄膜製造装置および方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012079113A1 (en) * | 2010-12-15 | 2012-06-21 | Newsouth Innovations Pty Limited | A method of forming a germanium layer on a silicon substrate and a photovoltaic device including a germanium layer |
US9508889B2 (en) | 2010-12-15 | 2016-11-29 | Newsouth Innovations Pty Limited | Method of forming a germanium layer on a silicon substrate |
TWI613832B (zh) * | 2010-12-15 | 2018-02-01 | 新南革新股份有限公司 | 在矽基質上形成鍺層之方法及包含鍺層之光伏裝置 |
JP2012222243A (ja) * | 2011-04-12 | 2012-11-12 | Ulvac Japan Ltd | 半導体層形成装置、半導体層製造方法 |
US11492696B2 (en) | 2016-07-15 | 2022-11-08 | National University Corporation Tokyo University Of Agriculutre And Technology | Manufacturing method for semiconductor laminated film, and semiconductor laminated film |
US11972947B2 (en) | 2016-07-15 | 2024-04-30 | National University Corporation Tokyo University Of Agriculture And Technology | Manufacturing method for semiconductor laminated film, and semiconductor laminated film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5693497B2 (ja) | 半導体ウェハ及びその製造法 | |
Vashaei et al. | Influence of sputtering parameters on the crystallinity and crystal orientation of AlN layers deposited by RF sputtering using the AlN target | |
US20110081531A1 (en) | Base material for growing single crystal diamond and method for producing single crystal diamond substrate | |
TWI567214B (zh) | A method for forming a nitride semiconductor layer, and a method of manufacturing the semiconductor device | |
Oliveira et al. | High textured AlN thin films grown by RF magnetron sputtering; composition, structure, morphology and hardness | |
US20110089415A1 (en) | Epitaxial growth of single crystalline mgo on germanium | |
Fujita et al. | Molecular beam epitaxy growth of ZnO using initial Zn layer and MgO buffer layer on Si (111) substrates | |
García-Gancedo et al. | Room-temperature remote-plasma sputtering of c-axis oriented zinc oxide thin films | |
CN107083540A (zh) | 一种柔性聚酰亚胺衬底上的氮化镓基薄膜及其制备方法 | |
CN112831768B (zh) | 一种高结晶质量的氮化铪薄膜制备方法及应用 | |
Felmetsger et al. | Sputter process optimization for Al 0.7 Sc 0.3 N piezoelectric films | |
US11869768B2 (en) | Method of forming transition metal dichalcogenide thin film | |
Wang et al. | Effect of substrate temperature and bias voltage on the properties in DC magnetron sputtered AlN films on glass substrates | |
Kim et al. | Improvement in crystallinity and optical properties of ZnO epitaxial layers by thermal annealed ZnO buffer layers with oxygen plasma | |
JP2008021674A (ja) | 半導体積層膜、及び半導体積層膜作製用装置 | |
KR20200028451A (ko) | 플라즈마-강화 화학 기상 증착에 의해 제조되는 단층 및 다층 실리신 | |
US20040072425A1 (en) | Mbe-method for production of a gallium manganese nitride ferromagnetic film | |
JP4910124B2 (ja) | 半導体薄膜製造装置および方法 | |
JP2010226136A (ja) | 半導体薄膜製造方法 | |
Fujita et al. | Molecular beam epitaxial growth of hexagonal ZnMgO films on Si (1 1 1) substrates using thin MgO buffer layer | |
CN110804727B (zh) | 应变薄膜异质结、制备方法及应用 | |
Chang et al. | ZnO epitaxial layers grown on nitridated Si (1 0 0) substrate with HT-GaN/LT-ZnO double buffer | |
Hirata et al. | Epitaxial growth of AlN films on single-crystalline Ta substrates | |
CN115954378B (zh) | 氮化镓功率器件及其制备方法 | |
JP6831514B2 (ja) | 半導体層の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |