JP2008017416A

JP2008017416A - High-frequency switch device

Info

Publication number: JP2008017416A
Application number: JP2006189297A
Authority: JP
Inventors: Hironao Yanai; 寛直谷内; Daisuke Nagahama; 大介長濱
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-07-10
Filing date: 2006-07-10
Publication date: 2008-01-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-frequency switch device that reduces insertion loss and prevents linearity from being damaged in an on-state while improving insulation properties of a high-frequency signal in an off-state. <P>SOLUTION: The high-frequency switch device is provided with first/second terminals for inputting/outputting the high-frequency signal, a third terminal 105 for applying a control voltage, and a switch transistor 101 that selectively applies a high-level voltage or a low-level voltage to the third terminal 105 so as to make a state between a source and a drain electrically conductive or to cut off between them. The high-frequency switch device is composed of a variable resistance device 102 that is connected to a gate 105 of the switch transistor 101 and a fourth terminal 106 so as to control a resistance value by a voltage applied to a fifth terminal 107. The variable resistance device 102 changes the resistance value corresponding to the on-state or the off-state of the switch transistor 101. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、スイッチ半導体装置、および無線通信装置に内蔵された高周波スイッチ装置に関するものであり、特に低挿入損失および高アイソレーション、低歪特性の要求される高周波スイッチ装置およびこれを用いた無線通信装置に適したものである。この高周波スイッチ装置は携帯電話等の無線端末のアンテナスイッチとして使用される。 The present invention relates to a switch semiconductor device and a high-frequency switch device built in a wireless communication device, and more particularly, a high-frequency switch device that requires low insertion loss, high isolation, and low distortion characteristics, and wireless communication using the same. It is suitable for the device. This high-frequency switch device is used as an antenna switch for a wireless terminal such as a mobile phone.

今日、自動車電話や携帯電話をはじめとする移動体通信の発展は目覚しく世界各国において様々な移動体通信システムの運用が行われている。これら移動体通信システムでは、通信システムの信号処理にトランジスタが使用されている。 Today, mobile communication such as automobile phones and mobile phones has been remarkably developed, and various mobile communication systems are being operated all over the world. In these mobile communication systems, transistors are used for signal processing of the communication system.

軽量、小型が重要視される移動機では小型化、低消費電力を同時に実現する半導体集積回路素子が多く実用化されている。特に、携帯端末においてアンテナで送受信した無線信号の切り替えをする高周波スイッチ装置は、高いハンドリングパワーや低損失、高アイソレーションなど高い性能を要求されており、Ｓｉ電界効果トランジスタ（ＦＥＴ）を用いた集積回路やＧａＡｓ電界効果トランジスタを用いたモノリシックマイクロウェーブ集積回路（ＭＭＩＣ）が用いられている。 Many mobile integrated circuit elements that simultaneously realize downsizing and low power consumption have been put to practical use in mobile devices where weight and size are important. In particular, high-frequency switching devices that switch radio signals transmitted and received by antennas in portable terminals are required to have high performance such as high handling power, low loss, and high isolation, and are integrated using Si field effect transistors (FETs). A monolithic microwave integrated circuit (MMIC) using a circuit or a GaAs field effect transistor is used.

高周波スイッチ装置の一般的な基本構成を図１９（ａ）に示す。高周波信号を入出力するソース１９０３、ドレイン１９０４と制御電圧を印加するゲート１９０５を有するスイッチトランジスタ１９０１を備え、スイッチトランジスタ１９０１のゲート１９０５は高抵抗の抵抗素子１９０２を介してコントロール端子１９０６に接続されている。 A general basic configuration of the high-frequency switch device is shown in FIG. A switch transistor 1901 having a source 1903 for inputting / outputting a high-frequency signal, a drain 1904 and a gate 1905 for applying a control voltage is provided. The gate 1905 of the switch transistor 1901 is connected to a control terminal 1906 via a high-resistance resistance element 1902. Yes.

以下、スイッチトランジスタ１９０１にピンチオフ電圧Vp=-1VのＮタイプのデプレッション型ＦＥＴを用いた例でスイッチトランジスタの動作を説明する。スイッチトランジスタ１９０１をオン状態にするハイレベル電圧を電源電圧３Ｖ、オフ状態にするローレベル電圧を接地電圧０Ｖとする。また、ソースとドレインには常に３Ｖの電圧が印加されている。 Hereinafter, the operation of the switch transistor will be described using an example in which an N-type depletion type FET having a pinch-off voltage Vp = −1V is used as the switch transistor 1901. A high level voltage for turning on the switch transistor 1901 is a power supply voltage 3V, and a low level voltage for turning off the switch transistor 1901 is a ground voltage 0V. A voltage of 3 V is always applied to the source and drain.

ゲートにハイレベル電圧が印加されたときは、ゲートとソース、ゲートとドレイン間の電圧差は０Ｖでスイッチトランジスタはオン状態となり、ソース・ドレイン間は導通する。スイッチがオンの状態において、ソース・ドレイン間は等価回路上抵抗値Ｒｏｎを持つ抵抗素子としてみなすことができる。 When a high level voltage is applied to the gate, the voltage difference between the gate and the source and between the gate and the drain is 0 V, the switch transistor is turned on, and the source and the drain become conductive. When the switch is on, the source and drain can be regarded as a resistance element having a resistance value Ron on the equivalent circuit.

一方、ゲートにローレベル電圧が印加されたときは、ゲートとソース、ゲートとドレイン間の電圧差はそれぞれ−３Ｖで、スイッチトランジスタはオフ状態となり、ソース・ドレイン間は遮断される。スイッチトランジスタのオフ状態において、ソース・ドレイン間は等価回路上容量Ｃｏｆｆを備えた容量素子としてみなすことができる。図２０は、スイッチトランジスタのオフ状態におけるソース・ドレイン容量Ｃｏｆｆの特性を示す図である。同図に示すように、スイッチトランジスタのオフ状態におけるソース・ドレイン間容量Ｃｏｆｆはゲートとソース、ゲートとドレイン間の電圧差をそれぞれピンチオフ電圧Vpより大きな負の電圧差とすることで低減され、高いアイソレーションを得ることができる。 On the other hand, when a low level voltage is applied to the gate, the voltage difference between the gate and the source and between the gate and the drain is −3 V, the switch transistor is turned off, and the source and the drain are cut off. In the OFF state of the switch transistor, the source and drain can be regarded as a capacitive element having a capacitance Coff on an equivalent circuit. FIG. 20 is a diagram showing the characteristics of the source / drain capacitance Coff in the OFF state of the switch transistor. As shown in the figure, the source-drain capacitance Coff in the off state of the switch transistor is reduced by setting the voltage difference between the gate and the source and the gate and the drain to a negative voltage difference larger than the pinch-off voltage Vp, and is high. Isolation can be obtained.

スイッチトランジスタを等価回路として考えると、ゲート・ソース間にゲート・ソース容量Ｃｇｓ、ゲート・ドレイン間にゲート・ドレイン容量Ｃｇｄをそれぞれ持つ。本来ソース・ドレイン間を伝達するべき高周波信号の一部は、この容量素子を介してゲートに流れ込み、挿入損失の増大、信号歪の増大などの問題を生じる。特に、スイッチトランジスタのオン状態はオフ状態に比べてゲート空乏層が広がっていないためＣｇｓ、Ｃｇｄはオフの状態より大きく、損失が大きい。 When the switch transistor is considered as an equivalent circuit, it has a gate-source capacitance Cgs between the gate and the source and a gate-drain capacitance Cgd between the gate and the drain. Part of the high-frequency signal that should be transmitted between the source and the drain flows into the gate through this capacitive element, causing problems such as increased insertion loss and increased signal distortion. In particular, since the gate depletion layer is not spread in the on state of the switch transistor compared to the off state, Cgs and Cgd are larger than in the off state and the loss is large.

そこで、スイッチトランジスタ１９０１のゲート１９０５に高抵抗の抵抗素子１９０２を接続することで、ゲートからコントロール端子１９０６を見たインピーダンスを高くし、ゲートからコントロール端子へ高周波信号の流れ込みを抑制し、低損失、低歪を実現している。 Therefore, by connecting a high-resistance resistance element 1902 to the gate 1905 of the switch transistor 1901, the impedance seen from the gate to the control terminal 1906 is increased, and the flow of a high-frequency signal from the gate to the control terminal is suppressed. Low distortion is achieved.

また、スイッチトランジスタのゲートに高い抵抗値を持つ抵抗素子を接続することで、ゲートから先の回路を高周波信号の経路を等価回路上無視することが可能となり、図１９（ｂ）、（ｃ）に示すように、オン状態ではソース・ドレイン間を抵抗値Ｒｏｎの抵抗素子接続した構成、オフ状態をソース・ドレイン間を容量値Ｃｏｆｆの容量素子として考えることができる。（従来例として、特許文献１、２参照）
特開平１１−１３６１１１号公報（第２-３頁、図８、図１０）特開２００４−３２０４３９号公報（第４−５頁、図１）） Further, by connecting a resistance element having a high resistance value to the gate of the switch transistor, it is possible to ignore the high-frequency signal path in the equivalent circuit in the circuit ahead from the gate, and FIGS. 19B and 19C. As shown in FIG. 4, the source and drain can be considered as a resistor element having a resistance value Ron in the on state, and the off state can be considered as a capacitor element having a capacitance value Coff between the source and drain. (See Patent Documents 1 and 2 as conventional examples)
Japanese Patent Laid-Open No. 11-136111 (page 2-3, FIG. 8, FIG. 10) JP 2004-320439 A (page 4-5, FIG. 1))

しかしながら、スイッチトランジスタのオフ状態において、実際にスイッチトランジスタのゲートに印加されている電圧はコントロール端子に印加された０Ｖではなく、スイッチトランジスタのゲートリーク電流とスイッチトランジスタのゲートに接続された抵抗素子による電圧降下により０〜０．３Ｖ程度となる。このため抵抗素子の抵抗値を大きくすると、スイッチトランジスタのオフ状態においてスイッチトランジスタのゲート・ソース、ゲート・ドレイン間の電圧差は意図した負の電圧差とならないため、高周波信号のアイソレーションが不十分となるという問題が生じる。 However, in the OFF state of the switch transistor, the voltage actually applied to the gate of the switch transistor is not 0V applied to the control terminal, but is due to the gate leakage current of the switch transistor and the resistance element connected to the gate of the switch transistor. The voltage drops to about 0 to 0.3V. For this reason, when the resistance value of the resistance element is increased, the voltage difference between the gate and source of the switch transistor and the gate and drain does not become the intended negative voltage difference in the OFF state of the switch transistor, so that the isolation of the high frequency signal is insufficient. The problem arises.

また、高周波信号による自己バイアス効果で、ゲートとソース、ゲートとドレイン間それぞれの電圧差は高周波信号の振幅により変動するため、スイッチトランジスタのゲート・ソース、ゲート・ドレイン間に十分な電圧差のない状態では、高周波信号の振幅のピークにおいて、スイッチトランジスタのゲートとソース、ドレイン間の電圧差はピンチオフ電圧より高くなるため、スイッチトランジスタが一時的に導通し、アイソレーションの劣化、信号歪の増大が生じる。 In addition, the voltage difference between the gate and source and between the gate and drain varies depending on the amplitude of the high frequency signal due to the self-bias effect by the high frequency signal, so there is not enough voltage difference between the gate and source of the switch transistor In this state, the voltage difference between the gate, source, and drain of the switch transistor is higher than the pinch-off voltage at the peak of the amplitude of the high-frequency signal, so that the switch transistor is temporarily turned on, causing deterioration in isolation and increase in signal distortion. Arise.

一方で前に述べたように、スイッチトランジスタのゲートに抵抗素子接続しない、もしくは抵抗値を小さい場合、オン状態におけるスイッチトランジスタのゲートからコントロール端子への高周波信号の流れ込みによる損失の増大および信号歪の増大という問題が生じる。 On the other hand, as described above, when the resistance element is not connected to the gate of the switch transistor or the resistance value is small, an increase in loss due to the flow of a high-frequency signal from the gate of the switch transistor to the control terminal in the ON state and signal distortion The problem of increase arises.

本発明は、かかる従来の問題を解決し、スイッチトランジスタのオフ状態におけるアイソレーションおよび信号歪の劣化を防止すると共に、オン状態における低挿入損失および低信号歪を実現することを目的とする。 An object of the present invention is to solve such a conventional problem, to prevent isolation and signal distortion deterioration in an off state of a switch transistor, and to realize low insertion loss and low signal distortion in an on state.

前記の目的を達成するために、本発明に係わる高周波スイッチ装置は、高周波信号を入出力する第１の端子（ソース）、第２の端子（ドレイン）と、制御電圧を印加する第３の端子（ゲート）、およびゲートに電圧を印加して、ソース・ドレイン間を電気的に導通もしくは遮断するスイッチトランジスタを備えた高周波スイッチ装置であり、前記スイッチトランジスタを１つ以上備え、前記スイッチトランジスタのゲートは、それぞれ抵抗素子を介して第４の端子（第１のコントロール端子）に接続し、前記１つ以上スイッチトランジスタのソース・ドレインの端子は直列に接続し、前記抵抗素子の内１つ以上が第５（第２のコントロール端子）の端子より印加される電圧によって抵抗値を制御する可変抵抗装置である。 In order to achieve the above object, a high frequency switching device according to the present invention includes a first terminal (source) for inputting / outputting a high frequency signal, a second terminal (drain), and a third terminal for applying a control voltage. (Gate) and a high-frequency switch device including a switch transistor that applies a voltage to the gate to electrically connect or disconnect between the source and the drain, and includes one or more of the switch transistors, and the gate of the switch transistor Are respectively connected to a fourth terminal (first control terminal) via a resistance element, and the source and drain terminals of the one or more switch transistors are connected in series, and one or more of the resistance elements are connected to each other. This is a variable resistance device that controls a resistance value by a voltage applied from a fifth (second control terminal) terminal.

この構成によれば、１つ以上のスイッチトランジスタのゲートは可変抵抗装置を介して第１のコントロール端子に接続しており、前記可変抵抗装置は第２のコントロール端子に所定の電圧を印加することで所望の抵抗値に制御することすることができる。また、スイッチトランジスタ１個ないし、複数のスイッチトランジスタが互いにソース・ドレインで直列接続した構成、いずれの高周波スイッチにおいても、スイッチトランジスタのゲートと第１のコントロール端子に接続した抵抗素子の内いずれか１個以上が可変抵抗装置であれば上記の効果は得られるが、構成内すべてのスイッチトランジスタのゲートに可変抵抗装置が接続された構成の方が好ましい。 According to this configuration, the gates of the one or more switch transistors are connected to the first control terminal via the variable resistance device, and the variable resistance device applies a predetermined voltage to the second control terminal. It is possible to control to a desired resistance value. One switch transistor or a plurality of switch transistors connected in series with each other at the source and drain. In any high-frequency switch, any one of the resistance elements connected to the gate of the switch transistor and the first control terminal. If more than one variable resistance device is used, the above effect can be obtained, but a configuration in which the variable resistance devices are connected to the gates of all the switch transistors in the configuration is preferable.

また、複数の可変抵抗装置を備えた高周波スイッチ装置において、各可変抵抗装置は独立に抵抗値を制御することもできる。 Further, in the high-frequency switch device including a plurality of variable resistance devices, each variable resistance device can control the resistance value independently.

ここで、前記高周波半導体スイッチ装置は、第６、７および第８の端子と、第６および第７の端子間で高周波信号を伝達する経路とを有し、前記直列に接続された１つ以上のスイッチトランジスタの一端は、前記経路上の任意の箇所に接続され、前記直列に接続された１つ以上のスイッチトランジスタの他端は、前記第８の端子に接続されるようにしてもよい。 Here, the high-frequency semiconductor switch device has sixth, seventh and eighth terminals, and a path for transmitting a high-frequency signal between the sixth and seventh terminals, and the one or more connected in series. One end of the switch transistor may be connected to an arbitrary position on the path, and the other end of the one or more switch transistors connected in series may be connected to the eighth terminal.

また、前記スイッチトランジスタは、複数のゲートを備えたマルチゲートトランジスタであり、前記マルチゲートスイッチトランジスタの備える複数のゲートは抵抗素子を介して第１のコントロール端子に接続し、前記抵抗素子の内１つ以上が第２のコントロール端子より印加される電圧によって抵抗値を制御されるようにしてもよい。 The switch transistor is a multi-gate transistor including a plurality of gates, and the plurality of gates included in the multi-gate switch transistor are connected to a first control terminal via a resistance element. Two or more resistance values may be controlled by a voltage applied from the second control terminal.

この構成によれば、マルチゲートトランジスタをスイッチトランジスタに用いた高周波スイッチ装置において、シングルゲートトランジスタをスイッチトランジスタに用いた高周波スイッチ装置と同様、スイッチトランジスタのゲート接続した抵抗素子を可変抵抗装置に置き換えることができる。 According to this configuration, in a high-frequency switching device using a multi-gate transistor as a switch transistor, the resistance element connected to the gate of the switch transistor is replaced with a variable resistance device, similarly to the high-frequency switching device using a single gate transistor as the switch transistor. Can do.

ここで、前記高周波スイッチ装置は、さらに、第１のコントロール端子に印加される電圧を受けて第２のコントロール端子に所定の電圧を印加する電圧変換装置を備える構成としてもよい。 Here, the high frequency switch device may further include a voltage conversion device that receives a voltage applied to the first control terminal and applies a predetermined voltage to the second control terminal.

この構成によれば、第１のコントロール端子に印加される電圧によってスイッチトランジスタと可変抵抗装置を同時に制御することができるため、可変抵抗装置の制御電圧を印加するための端子を設ける必要がない。 According to this configuration, since the switch transistor and the variable resistance device can be controlled simultaneously by the voltage applied to the first control terminal, there is no need to provide a terminal for applying the control voltage of the variable resistance device.

ここで、前記可変抵抗装置は前記スイッチトランジスタのオン状態において高抵抗、オフ状態において低抵抗となるようにしてもよい。この場合、前記可変抵抗装置はスイッチトランジスタのゲートに前記スイッチトランジスタがオン状態となる電圧が印加された場合に高抵抗、スイッチトランジスタのゲートに前記スイッチトランジスタがオフ状態となる電圧が印加された場合に低抵抗となる様、制御電圧が第２のコントロール端子より印加される。 Here, the variable resistance device may have a high resistance in the on state of the switch transistor and a low resistance in the off state. In this case, the variable resistance device has a high resistance when a voltage at which the switch transistor is turned on is applied to the gate of the switch transistor, and a voltage at which the switch transistor is turned off to the gate of the switch transistor. The control voltage is applied from the second control terminal so that the resistance is low.

この構成によると、スイッチトランジスタがオンの状態において可変抵抗装置を高抵抗とする電圧が第５の端子より印加され、スイッチトランジスタのゲートに漏れる高周波信号を抑制し、スイッチトランジスタがオフの状態において可変抵抗装置を低抵抗とする電圧が第５の端子より印加され、スイッチトランジスタのゲートに印加される電圧の電圧降下を抑制することができる。 According to this configuration, a voltage that makes the variable resistance device high resistance is applied from the fifth terminal when the switch transistor is on, and a high-frequency signal leaking to the gate of the switch transistor is suppressed, and variable when the switch transistor is off. A voltage that makes the resistance device have a low resistance is applied from the fifth terminal, and the voltage drop of the voltage applied to the gate of the switch transistor can be suppressed.

例えば、スイッチトランジスタにピンチオフ電圧Vp=-1VのＮタイプのデプレッション型ＦＥＴを用い、スイッチトランジスタをオン状態にするハイレベル電圧を電源電圧３Ｖ、オフ状態にするローレベル電圧を接地電圧０Ｖとし、ソースとドレインには常に３Ｖの電圧が印加されている場合、前記第４の端子にハイレベル電圧が印加された場合、第５の端子には前記可変抵抗装置の抵抗値が高抵抗となる電圧が印加され、前記第４の端子にローレベル電圧が印加された場合、第５の端子には前記可変抵抗装置の抵抗値が低抵抗となる電圧が印加さる。 For example, an N-type depletion type FET with a pinch-off voltage Vp = -1V is used for the switch transistor, the high level voltage for turning on the switch transistor is set to 3V power supply voltage, the low level voltage for turning off the switch transistor is set to ground voltage 0V When a voltage of 3V is constantly applied to the drain and the drain, when a high level voltage is applied to the fourth terminal, a voltage at which the resistance value of the variable resistance device becomes a high resistance is applied to the fifth terminal. When a low level voltage is applied to the fourth terminal, a voltage at which the resistance value of the variable resistance device is low is applied to the fifth terminal.

この構成により、スイッチトランジスタがオン状態においてスイッチトランジスタのゲートに高抵抗の抵抗素子が接続されることによる低損失、低歪と、オフ状態においてスイッチトランジスタのゲートに低抵抗の抵抗素子が接続されることによる高アイソレーション、低歪を同時に実現することが可能となる。 With this configuration, the low resistance and low distortion caused by the connection of the high resistance resistance element to the gate of the switch transistor when the switch transistor is on, and the low resistance resistance element is connected to the gate of the switch transistor when the switch transistor is off. This makes it possible to simultaneously realize high isolation and low distortion.

また、スイッチトランジスタのオフ状態において、スイッチトランジスタのゲートに接続された抵抗素子による電圧降下の影響が低減され、所望の電圧がゲートに印加されるため、低電圧動作が可能となる。 Further, in the off state of the switch transistor, the influence of the voltage drop due to the resistance element connected to the gate of the switch transistor is reduced, and a desired voltage is applied to the gate, so that a low voltage operation is possible.

ここで、前記可変抵抗装置は第１の抵抗素子と、１個ないし複数個のトランジスタを備えた構成であり、前記第１の抵抗素子の一方の端子はスイッチトランジスタのゲートに接続し、前記トランジスタのゲートはそれぞれ第２のコントロール端子に接続し、前記トランジスタのソース、ドレインは直列に接続して、前記第１の抵抗素子のもう一方の端子と前記第１のコントロール端子に接続するようにしてもよい。 Here, the variable resistance device includes a first resistance element and one or a plurality of transistors, and one terminal of the first resistance element is connected to a gate of a switch transistor, and the transistor The gate of each of the transistors is connected to the second control terminal, the source and drain of the transistor are connected in series, and the other terminal of the first resistance element and the first control terminal are connected. Also good.

この構成によると、第２のコントロール端子に電圧を印加することで前記トランジスタのオン抵抗を制御することにより、可変抵抗装置の抵抗値を制御することができる。 According to this configuration, the resistance value of the variable resistance device can be controlled by controlling the on-resistance of the transistor by applying a voltage to the second control terminal.

また、トランジスタのオフ時において、トランジスタは高周波信号に対して低インピーダンスとなり十分に高周波信号を遮断しないことがあるため、前記トランジスタを複数備え、それぞれのソース、ドレインが直列に接続し、第１のコントロール端子と第１の抵抗素子に接続される構成が望ましい。 In addition, when the transistor is off, the transistor has a low impedance with respect to the high-frequency signal and may not sufficiently block the high-frequency signal. Therefore, the transistor includes a plurality of transistors, each of which has a source and a drain connected in series. A configuration in which the control terminal and the first resistance element are connected is desirable.

ここで、前記可変抵抗装置は、第１、第２の抵抗素子と１つ以上のトランジスタを備え、前記第１の抵抗素子の一方の端子はスイッチトランジスタのゲートに接続し、前記トランジスタのゲートはそれぞれ第２のコントロール端子に接続し、前記トランジスタのソース、ドレインは直列に接続して、前記第１の抵抗素子と第１のコントロール端子に接続し、前記第２の抵抗素子の一方の端子は第１のコントロール端子と前記トランジスタ間のノードに接続し、前記第２の抵抗素子のもう一方の端子は前記第１の抵抗素子と前記トランジスタ間のノードと接続するようにしてもよい。 Here, the variable resistance device includes first and second resistance elements and one or more transistors, and one terminal of the first resistance element is connected to a gate of a switch transistor, and the gate of the transistor is Each of the transistors is connected to a second control terminal, the source and drain of the transistor are connected in series, and are connected to the first resistance element and the first control terminal. One terminal of the second resistance element is The first control terminal may be connected to a node between the transistors, and the other terminal of the second resistance element may be connected to a node between the first resistance element and the transistor.

この構成によると、第２のコントロール端子に印加された電圧により、前記トランジスタのオン、オフ状態を切り替えることで可変抵抗装置の抵抗値を制御することができる。また、第２のコントロール端子にハイレベル電圧もしくはローレベル電圧を印加することで可変抵抗装置を制御することができる。 According to this configuration, the resistance value of the variable resistance device can be controlled by switching the on / off state of the transistor with the voltage applied to the second control terminal. Further, the variable resistance device can be controlled by applying a high level voltage or a low level voltage to the second control terminal.

第１の抵抗素子の抵抗値をＲ１、第２の抵抗素子の抵抗値をＲ２とすると、トランジスタのオン状態における抵抗Ｒｏｎは数Ωと小さいため、前記トランジスタのオン状態における可変抵抗装置の抵抗値はＲ１、前記トランジスタのオフ状態における可変抵抗装置の抵抗値はＲ１＋Ｒ２となり、第１の抵抗素子と第２の抵抗素子の抵抗値により、可変抵抗素子の抵抗値の設計をすることができる。 When the resistance value of the first resistance element is R1, and the resistance value of the second resistance element is R2, the resistance Ron in the on state of the transistor is as small as several Ω. Therefore, the resistance value of the variable resistance device in the on state of the transistor is Is R1, and the resistance value of the variable resistance device in the off state of the transistor is R1 + R2, and the resistance value of the variable resistance element can be designed based on the resistance values of the first resistance element and the second resistance element.

また、トランジスタのオフ時において、１個トランジスタは高周波信号に対して低インピーダンスであり十分に高周波信号を遮断しないため、前記トランジスタを複数備え、前記トランジスタのソース、ドレインが互いに直列に接続されて、第１のコントロール端子と第１の抵抗素子に接続される構成が望ましい。 In addition, when the transistor is off, one transistor has a low impedance to the high frequency signal and does not sufficiently block the high frequency signal.Therefore, the transistor includes a plurality of transistors, and the source and drain of the transistor are connected to each other in series. A configuration in which the first control terminal and the first resistance element are connected is desirable.

ここで、前記において、前記第２の抵抗素子の一方の端子は前記第１のコントロール端子と前記トランジスタ間のノードに接続し、もう一方の端子は前記第１の抵抗素子と前記スイッチトランジスタのゲート間のノード、と接続するようにしてもよい。 Here, in the above, one terminal of the second resistance element is connected to a node between the first control terminal and the transistor, and the other terminal is a gate of the first resistance element and the switch transistor. You may make it connect with the node between.

上記構成によれば、第１の抵抗素子の抵抗値をＲ１、第２の抵抗素子の抵抗値をＲ２とすると、トランジスタのオン状態における抵抗Ｒｏｎは数Ωと小さいため、前記トランジスタのオン状態における可変抵抗装置の抵抗値はＲ１Ｒ２／（Ｒ１＋Ｒ２）、前記トランジスタのオフ状態における可変抵抗装置の抵抗値はＲ２となり、第１の抵抗素子と第２の抵抗素子の抵抗値により、可変抵抗素子の抵抗値を設計することができる。 According to the above configuration, when the resistance value of the first resistance element is R1 and the resistance value of the second resistance element is R2, the resistance Ron in the on state of the transistor is as small as several Ω. The resistance value of the variable resistance device is R1R2 / (R1 + R2), the resistance value of the variable resistance device in the off state of the transistor is R2, and the resistance value of the variable resistance device depends on the resistance values of the first resistance element and the second resistance element. The value can be designed.

ここで、前記可変抵抗装置は、前記トランジスタを複数備え、第２の抵抗素子は、直列に接続された前記トランジスタと同数の抵抗素子からなり、抵抗素子同士の接点とトランジスタ同士の接点が互いに接続していてもよい。 Here, the variable resistance device includes a plurality of the transistors, and the second resistance element includes the same number of resistance elements as the transistors connected in series, and a contact point between the resistance elements and a contact point between the transistors are connected to each other. You may do it.

この構成によれば、複数個のトランジスタを直列接続した構成において、第１のコントロール端子から印加された電圧は直列に接続された各抵抗素子の接点を介して各トランジスタのソース、ドレインに印加されるため、各トランジスタのソース・ドレイン電圧が安定し、トランジスタを安定に動作させることができる。 According to this configuration, in a configuration in which a plurality of transistors are connected in series, the voltage applied from the first control terminal is applied to the source and drain of each transistor via the contact of each resistance element connected in series. Therefore, the source / drain voltage of each transistor is stabilized, and the transistor can be stably operated.

ここで、前記第２の抵抗素子抵抗値は前記第１の抵抗素子より大きいようにしてもよい。 Here, the resistance value of the second resistance element may be larger than that of the first resistance element.

上記構成によれば、第１の抵抗素子の抵抗値より第２の抵抗素子の抵抗値を大きくすることで前記トランジスタのオン状態、オフ状態によって変化する可変抵抗装置の抵抗変動幅を大きくすることが可能となる。 According to the above configuration, by increasing the resistance value of the second resistance element from the resistance value of the first resistance element, the resistance fluctuation range of the variable resistance device that varies depending on the on state and the off state of the transistor is increased. Is possible.

ここで、前記トランジスタの内、１つ以上のトランジスタのゲートは第３の抵抗素子を介して第２のコントロール端子に接続するようにしてもよい。 Here, the gates of one or more of the transistors may be connected to the second control terminal via a third resistance element.

この構成によれば、トランジスタのゲートは高周波信号に対して低インピーダンスであり十分に高周波信号を遮断しないため、スイッチトランジスタのゲートから可変抵抗装置に入った高周波信号の一部はトランジスタのゲートから第２のコントロール端子に漏れる。そこで、トランジスタのゲートと第２のコントロール端子間に第３の抵抗素子を挿入し、トランジスタのゲートを高インピーダンスとすることで、前記トランジスタのゲートを介して前記第２のコントロール端子に漏れる高周波信号を抑えることができ、低損失、低信号歪を得ることができる。 According to this configuration, since the gate of the transistor has a low impedance to the high frequency signal and does not sufficiently block the high frequency signal, a part of the high frequency signal entering the variable resistance device from the gate of the switch transistor is Leak into control terminal 2 Therefore, a high-frequency signal leaks to the second control terminal through the gate of the transistor by inserting a third resistance element between the gate of the transistor and the second control terminal and setting the gate of the transistor to high impedance. And low loss and low signal distortion can be obtained.

ここで、前記トランジスタは複数のゲートを備えたマルチゲートトランジスタであってもよい。 Here, the transistor may be a multi-gate transistor having a plurality of gates.

この構成によれば、シングルゲートのトランジスタに対して、小型、低容量の点で優れたマルチゲートトランジスタを前記トランジスタとして用いることにより、高周波信号に対して高いインピーダンスを備えた可変抵抗装置を提供することができる。 According to this configuration, a variable resistance device having a high impedance with respect to a high-frequency signal is provided by using, as the transistor, a multi-gate transistor that is small and low in capacity with respect to a single-gate transistor. be able to.

また、特にスイッチトランジスタにマルチゲートトランジスタを用いた高周波スイッチ装置の構成においては、スイッチトランジスタと可変抵抗装置内のトランジスタを同一の半導体プロセスによって形成することができるため、高集積化、低コスト化で優れた高周波スイッチ装置を提供することができる。 In particular, in the configuration of a high-frequency switch device using a multi-gate transistor as a switch transistor, the switch transistor and the transistor in the variable resistance device can be formed by the same semiconductor process, which leads to high integration and low cost. An excellent high frequency switching device can be provided.

ここで、前記第１、第２の抵抗素子のいずれか１つ以上にインダクター素子を有する構成としてもよい。 Here, an inductor element may be included in any one or more of the first and second resistance elements.

この構成によれば、高周波信号に対して高いインピーダンスを備えたインダクター素子を第１、第２の抵抗素子のいずれかと置き換えることにより、特に可変抵抗装置の低抵抗状態において、第１のコントロール端子に印加される電圧からの電圧降下がなく、また高周波信号に対して高インピーダンスである可変抵抗装置を備えた高周波スイッチ装置を提供することができる。 According to this configuration, the inductor element having a high impedance with respect to the high-frequency signal is replaced with either the first resistance element or the second resistance element, so that the first control terminal is connected to the variable resistance device, particularly in the low resistance state. It is possible to provide a high-frequency switching device including a variable resistance device that has no voltage drop from an applied voltage and has a high impedance with respect to a high-frequency signal.

ここで、前記電圧変換装置は前記第１のコントロール端子に入力、前記第第２のコントロール端子に出力が接続されたインバーター回路であり、前記可変抵抗装置内のトランジスタはエンハンスメント型トランジスタであるようにしてもよい。 The voltage converter is an inverter circuit having an input connected to the first control terminal and an output connected to the second control terminal, and the transistor in the variable resistance device is an enhancement type transistor. May be.

この構成によれば、第１のコントロール端子に入力されたハイレベル、ローレベル電圧はインバーター回路によりローレベル、ハイレベル電圧に変換されて第２のコントロール端子に印加される。可変抵抗装置の制御のために新たに外部入力端子を設けることなく、高アイソレーション、低損失の高周波スイッチ装置を提供することができる。 According to this configuration, the high level and low level voltages input to the first control terminal are converted to the low level and high level voltages by the inverter circuit and applied to the second control terminal. A high-isolation, low-loss, high-frequency switch device can be provided without newly providing an external input terminal for controlling the variable resistance device.

ここで、第２のコントロール端子に任意の定電圧が印加された構成としてもよい。
この構成によれば、第１のコントロール端子に印加されたハイレベル、ローレベル電圧によって抵抗値を切り替える可変抵抗装置を提供することができる。 Here, an arbitrary constant voltage may be applied to the second control terminal.
According to this configuration, it is possible to provide a variable resistance device that switches the resistance value according to the high-level and low-level voltages applied to the first control terminal.

ここで、前記トランジスタにデプレッション型のトランジスタを用い、前記第２のコントロール端子が接地された構成としてもよい。 Here, a depletion type transistor may be used as the transistor, and the second control terminal may be grounded.

この構成によれば、第１のコントロール端子に印加されたハイレベル、ローレベル電圧によって抵抗値を切り替える可変抵抗装置を提供することができる。特に、デプレッション型のトランジスタをスイッチトランジスタとして用いた高周波スイッチ装置においては、スイッチトランジスタと可変抵抗内のトランジスタを同一プロセスにて形成することができるため、更なる高集積化、低コスト化ができる。 According to this configuration, it is possible to provide a variable resistance device that switches the resistance value according to the high-level and low-level voltages applied to the first control terminal. In particular, in a high-frequency switch device using a depletion type transistor as a switch transistor, the switch transistor and the transistor in the variable resistor can be formed in the same process, so that further integration and cost reduction can be achieved.

また、本発明の高周波スイッチは、前記高周波スイッチ装置である第１のスイッチ装置と、前記高周波スイッチ装置である第２のスイッチ装置とを備え、前記第１のスイッチ装置は第６の端子と第７の端子間に挿入され、前記第２のスイッチ装置は第８の端子と第７の端子間に挿入され、前記第１のスイッチ装置の前記第４の端子と前記第２のスイッチ装置の前記第５の端子とが接続され、前記第２のスイッチ装置の前記第５の端子と前記第１のスイッチ装置の前記４の端子とが接続されるように構成してもよい。 The high-frequency switch according to the present invention includes a first switch device that is the high-frequency switch device and a second switch device that is the high-frequency switch device, and the first switch device includes a sixth terminal and a second switch device. The second switch device is inserted between an eighth terminal and a seventh terminal, and the fourth terminal of the first switch device and the second switch device are inserted into the second switch device. A fifth terminal may be connected, and the fifth terminal of the second switch device may be connected to the fourth terminal of the first switch device.

この構成によれば、２つに分岐した高周波信号の経路それぞれに互い違いにオン、オフをするスイッチトランジスタを備えた構成において、第１の経路のスイッチトランジスタと第２の経路の可変抵抗装置の制御電圧、第２の経路のスイッチトランジスタと第１の経路の可変抵抗装置の入力の制御電圧を共通化することで、制御端子を増やすことなく可変抵抗装置を備えた、低損失、高アイソレーションの高周波スイッチ装置を提供することができる。 According to this configuration, in the configuration in which the switch transistors that are alternately turned on and off are provided in each of the paths of the high-frequency signal branched into two, control of the switch transistor of the first path and the variable resistance device of the second path By sharing the voltage and the control voltage of the switch transistor of the second path and the input of the variable resistance apparatus of the first path, the low resistance and high isolation of the variable resistance apparatus without increasing the control terminal is provided. A high frequency switch device can be provided.

ここで、前記スイッチトランジスタおよび可変抵抗装置が、同一の半導体チップ上に集積されるようにしてもよい。 Here, the switch transistor and the variable resistance device may be integrated on the same semiconductor chip.

この構成によれば、可変抵抗装置に用いるトランジスタをスイッチトランジスタと同一プロセスで形成することにより同一半導体チップ上に集積化することができ、高集積、低コストで、低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。 According to this configuration, the transistors used for the variable resistance device can be integrated on the same semiconductor chip by forming the transistors in the same process as the switch transistors, and are highly integrated, low cost, low loss, high isolation, low A high-frequency switching device for signal distortion can be provided.

本発明に係わる高周波スイッチ装置によれば、オフ状態においてスイッチトランジスタのゲートに印加される制御電圧の電圧降下によるアイソレーションの劣化および信号歪みの劣化が生じず、かつオン状態において低損失、低歪みである高周波スイッチ装置を提供することにある。 According to the high-frequency switch device of the present invention, there is no deterioration in isolation and signal distortion due to a voltage drop of the control voltage applied to the gate of the switch transistor in the off state, and low loss and low distortion in the on state. An object of the present invention is to provide a high frequency switching device.

（第１の実施形態）
本発明に係わる第１の実施形態について図面を参照しながら説明する。図１は本発明の第１の実施形態の高周波スイッチ装置として、本発明の高周波スイッチ装置の基本構成図を示す。図１に示すように、高周波信号を入出力する第１の端子（ソース）１０３、第２の端子（ドレイン）１０４と、制御電圧を印加する第３の端子（ゲート）１０５、およびゲート１０５にハイレベル電圧もしくはローレベル電圧を選択的に印加して、ソース・ドレイン間を電気的に導通もしくは遮断するスイッチトランジスタ１０１と、スイッチトランジスタ１０１のゲート１０５と第４の端子（第１のコントロール端子）１０６に接続され、第５の端子（第２のコントロール端子）１０７に印加された電圧によって抵抗値の制御をすることのできる可変抵抗装置１０２より、高周波スイッチ装置は構成されている。 (First embodiment)
A first embodiment according to the present invention will be described with reference to the drawings. FIG. 1 shows a basic configuration diagram of a high-frequency switch device according to the present invention as a high-frequency switch device according to a first embodiment of the present invention. As shown in FIG. 1, a first terminal (source) 103, a second terminal (drain) 104 for inputting / outputting a high frequency signal, a third terminal (gate) 105 for applying a control voltage, and a gate 105 A switch transistor 101 that selectively applies a high level voltage or a low level voltage to electrically connect or disconnect between the source and the drain, a gate 105 of the switch transistor 101, and a fourth terminal (first control terminal). The high-frequency switching device is configured by a variable resistance device 102 that is connected to 106 and can control the resistance value by a voltage applied to a fifth terminal (second control terminal) 107.

可変抵抗装置１０２の内部構成については後で述べるとして、上記のように構成された高周波スイッチ装置の動作について述べる。図２（ａ）、（ｂ）に第１の実施形態において可変抵抗装置１０２の抵抗値を変化させたときのスイッチ特性の変動について、スイッチトランジスタ１０１にデプレッション型のｎ型ＦＥＴを用いた場合の高周波特性を示す。 The internal configuration of the variable resistance device 102 will be described later, and the operation of the high-frequency switch device configured as described above will be described. FIGS. 2A and 2B show changes in switch characteristics when the resistance value of the variable resistance device 102 is changed in the first embodiment when a depletion type n-type FET is used as the switch transistor 101. FIG. Shows high frequency characteristics.

実施例１の高周波スイッチ装置において、ソース１０３、ドレイン１０４にそれぞれ３Ｖ、第１のコントロール端子１０６に３Ｖのバイアスを印加して、ソース１０３に２６ｄＢｍの高周波信号を入力したときのスイッチトランジスタ１０１がオン状態における、ドレイン１０４での出力信号の挿入損失と２次高調波歪を図２（ａ）に示す。また図２（ｂ）に、実施例１の高周波スイッチ装置において、ソース１０３、ドレイン１０４にそれぞれ３Ｖ、第４の端子１０６に０Ｖのバイアスを印加して、ソース１０３に２６ｄＢｍの高周波信号を入力したときのスイッチトランジスタ１０１がオフ状態における、ドレイン１０４での出力信号の挿入損失と２次高調波歪を示す。 In the high-frequency switch device according to the first embodiment, the switch transistor 101 is turned on when a bias of 3 V is applied to the source 103 and the drain 104, respectively, and a high-frequency signal of 26 dBm is applied to the source 103. FIG. 2A shows the insertion loss and second harmonic distortion of the output signal at the drain 104 in the state. 2B, in the high-frequency switching device according to the first embodiment, a bias of 3 V is applied to the source 103 and the drain 104, and a voltage of 0 V is applied to the fourth terminal 106, and a high-frequency signal of 26 dBm is input to the source 103. Shows the insertion loss and second harmonic distortion of the output signal at the drain 104 when the switch transistor 101 is off.

図２（ａ）に示すように、スイッチトランジスタ１０１がオン状態において、可変抵抗装置１０２の抵抗値が高いほど挿入損失、２次高調波歪ともに良化する。可変抵抗素子１０２が低抵抗の場合、スイッチトランジスタのゲート１０５から第１のコントロール端子１０６への経路は高周波信号の経路として無視できなくなるため、ソース１０３から入力された高周波信号の一部はスイッチトランジスタのゲート１０５より第１のコントロール端子１０６へ漏れ、第１のコントロール端子へ漏れた高周波信号により損失が増加する。また、一般的にトランジスタのゲート・ソース間容量Ｃｇｓ、ゲート・ドレイン間容量Ｃｇｄはそれぞれゲート・ドレイン間、ソース・ドレイン間の電圧差Ｖｇｓ，Ｖｇｄによってそれぞれ変化する非線形素子である。スイッチトランジスタ１０１のゲート１０５へ漏れた高周波信号は非線形素子であるＣｇｓ，Ｃｇｄで変調され、２次高調波歪が増加する。 As shown in FIG. 2A, when the switch transistor 101 is in the ON state, the insertion loss and the second harmonic distortion are improved as the resistance value of the variable resistance device 102 is higher. When the variable resistance element 102 has a low resistance, a path from the gate 105 of the switch transistor to the first control terminal 106 cannot be ignored as a path of the high-frequency signal. Therefore, a part of the high-frequency signal input from the source 103 is the switch transistor. The leakage increases from the gate 105 to the first control terminal 106, and the loss increases due to the high-frequency signal leaking to the first control terminal. In general, a gate-source capacitance Cgs and a gate-drain capacitance Cgd of a transistor are non-linear elements that change in accordance with voltage differences Vgs, Vgd between the gate-drain and the source-drain, respectively. The high frequency signal leaking to the gate 105 of the switch transistor 101 is modulated by Cgs and Cgd which are nonlinear elements, and second-order harmonic distortion increases.

一方、可変抵抗素子１０２が高抵抗の場合、スイッチトランジスタ１０１のソース１０３とドレイン１０４への経路に対して、ゲート１０５への経路はインピーダンスが高く、ゲート１０５への高周波信号の漏れは低減される。また、ゲート１０５への高周波信号の漏れ低減によりゲート・ソース容量Ｃｇｓ，ゲート・ドレイン容量Ｃｇｄで変調される高周波信号が減少するため、２次高調波は減少する。以上２点より、スイッチトランジスタ１０１のオン状態において可変抵抗装置１０２は高い抵抗値を有することで、低損失、低信号歪を実現することができる。 On the other hand, when the variable resistance element 102 has a high resistance, the path to the gate 105 has a higher impedance than the path to the source 103 and the drain 104 of the switch transistor 101, and leakage of a high-frequency signal to the gate 105 is reduced. . Further, since the high-frequency signal modulated by the gate-source capacitance Cgs and the gate-drain capacitance Cgd is reduced by reducing the leakage of the high-frequency signal to the gate 105, the second harmonic is reduced. From the above two points, the variable resistance device 102 has a high resistance value in the ON state of the switch transistor 101, so that low loss and low signal distortion can be realized.

しかし、図２（ｂ）に示すように、スイッチトランジスタ１０１がオフ状態において、挿入損失（アイソレーション）は可変抵抗装置１０２が低抵抗において良化し、２次高調波歪の可変抵抗装置１０２の抵抗値依存は約１ｋΩの抵抗値においてピークを持つ。スイッチトランジスタにデプレッション型ＦＥＴを用いた場合、スイッチトランジスタをオフ状態とするためにはゲート・ソース間、ゲート・ドレイン間それぞれに強い負の電圧差がかかっている必要がある。図２（ｂ）の特性例ではスイッチトランジスタ１０５に０Ｖが印加され、ゲート・ソース間、ゲート・ドレイン間の電位差はそれぞれＶｇｓ＝Ｖｇｄ＝−３Ｖとなることを意図しているが、実際には可変抵抗装置１０２の抵抗とスイッチトランジスタ１０１のゲートリーク電流による電圧降下によって、ゲート・ソース間、ゲート・ドレイン間の電位差はそれぞれＶｇｓ＝Ｖｇｄ＝−３〜−２．７Ｖとなる。ゲート・ソース間、ゲート・ドレイン間にかかる逆方向の電厚差Ｖｇｓ，Ｖｇｄは小さくなる。図２０のように、スイッチトランジスタ１０１の負の電圧差Ｖｇｓ，Ｖｇｄが小さくなると、ソース・ドレイン容量Ｃｏｆｆは大きくなり、アイソレーションは劣化する。 However, as shown in FIG. 2B, when the switch transistor 101 is in the OFF state, the insertion loss (isolation) is improved when the variable resistance device 102 has a low resistance, and the resistance of the variable resistance device 102 having the second harmonic distortion is improved. The value dependence has a peak at a resistance value of about 1 kΩ. When a depletion type FET is used as the switch transistor, a strong negative voltage difference needs to be applied between the gate and the source and between the gate and the drain in order to turn the switch transistor off. In the characteristic example of FIG. 2B, 0 V is applied to the switch transistor 105, and the potential difference between the gate and the source and between the gate and the drain is intended to be Vgs = Vgd = −3 V, respectively. Due to the voltage drop due to the resistance of the variable resistance device 102 and the gate leakage current of the switch transistor 101, the potential difference between the gate and the source and between the gate and the drain becomes Vgs = Vgd = −3 to −2.7V, respectively. The reverse thickness differences Vgs and Vgd between the gate and the source and between the gate and the drain are reduced. As shown in FIG. 20, when the negative voltage difference Vgs, Vgd of the switch transistor 101 decreases, the source-drain capacitance Coff increases and the isolation deteriorates.

また、図２０にあるように、スイッチトランジスタ１０１のゲート・ソース間、ゲート・ドレイン間の負の電圧差Ｖｇｓ，Ｖｇｄが小さくなると、Ｖｇｓ，Ｖｇｄの変動に対するソース・ドレイン間容量Ｃｏｆｆの変動量は増加するため、Ｃｏｆｆの非線形成分の増加により高周波信号は歪やすくなり２次高調波歪が増加する。図２において可変抵抗１０２の抵抗値が５００Ω付近から低抵抗となった場合に２次高調波歪が劣化するメカニズムについては、スイッチトランジスタのオン状態と同じであるため割愛する。 As shown in FIG. 20, when the negative voltage differences Vgs and Vgd between the gate and source of the switch transistor 101 and between the gate and drain become small, the variation amount of the source-drain capacitance Coff with respect to the variation of Vgs and Vgd is Therefore, the high-frequency signal is easily distorted due to an increase in the nonlinear component of Coff, and second-order harmonic distortion is increased. In FIG. 2, when the resistance value of the variable resistor 102 is lowered from around 500Ω, the second harmonic distortion is deteriorated because it is the same as the ON state of the switch transistor, and is omitted.

つまり、スイッチトランジスタのゲート１０５に接続される抵抗素子の最適な抵抗値はスイッチトランジスタ１０１のオン状態、オフ状態によって異なる。そこで、可変抵抗装置１０２がスイッチトランジスタのオン状態、オフ状態に応じて最適な抵抗値を持つよう可変抵抗装置１０２の抵抗値を制御することで、低損失、高アイソレーション、低信号歪の高周波スイッチを提供することができる。 That is, the optimum resistance value of the resistance element connected to the gate 105 of the switch transistor varies depending on the on state and the off state of the switch transistor 101. Therefore, by controlling the resistance value of the variable resistance device 102 so that the variable resistance device 102 has an optimum resistance value according to the ON state and the OFF state of the switch transistor, a high frequency with low loss, high isolation, and low signal distortion. A switch can be provided.

また、オフ時に可変抵抗１０２の抵抗値を低くすることで、ゲート・ソース間、ゲート・ドレイン間の電圧降下の影響が低減されるため電源電圧Ｖｄｄを低減することができる。 Further, by reducing the resistance value of the variable resistor 102 at the time of OFF, the influence of the voltage drop between the gate and the source and between the gate and the drain is reduced, so that the power supply voltage Vdd can be reduced.

また、図２に示すスイッチトランジスタ１０１にデプレッション型のＦＥＴを用いた高周波スイッチ装置の場合、可変抵抗装置１０２の抵抗値はスイッチトランジスタ１０１のオフ時に１００〜１ｋΩ、オン時に１０ＫΩ以上となる様制御されることが望ましいと言える。しかしながら、スイッチトランジスタ１０１の電気的特性、バイアス条件等の設計によって、最適な抵抗値は異なる。例えば、上記の高周波スイッチ装置で、ソース１０３、ドレイン１０４に印加する電圧をそれぞれ５Ｖに設定すると、可変抵抗装置１０２のスイッチトランジスタがオフ状態における最適抵抗値は２０ｋΩ程度となる。 In the case of a high-frequency switching device using a depletion type FET for the switch transistor 101 shown in FIG. 2, the resistance value of the variable resistance device 102 is controlled to be 100 to 1 kΩ when the switch transistor 101 is off and 10 KΩ or more when the switch transistor 101 is on. It can be said that it is desirable. However, the optimum resistance value varies depending on the design of the electrical characteristics and bias conditions of the switch transistor 101. For example, when the voltage applied to the source 103 and the drain 104 is set to 5 V in the above high frequency switching device, the optimum resistance value when the switch transistor of the variable resistance device 102 is in the OFF state is about 20 kΩ.

（第２の実施形態）
図３に本発明の第２の実施形態を示す。第１から第３のスイッチトランジスタ３０１、３０２、３０３を備え、それぞれのスイッチトランジスタはソース、ドレインで直列に接続し、高周波信号を入出力する第１、第２の端子に接続している。第１のスイッチトランジスタ３０１のゲートは可変抵抗装置３０４を介して制御電圧を印加する第１のコントロール端子に、第２、第３のスイッチトランジスタのゲートにはそれぞれ第１、第２の抵抗素子３０５、３０６を介して第１のコントロール端子に接続している。 (Second Embodiment)
FIG. 3 shows a second embodiment of the present invention. First to third switch transistors 301, 302, and 303 are provided, and each switch transistor is connected in series at a source and a drain, and is connected to first and second terminals that input and output a high-frequency signal. The gate of the first switch transistor 301 is a first control terminal to which a control voltage is applied via a variable resistance device 304, and the gates of the second and third switch transistors are first and second resistance elements 305, respectively. , 306 to the first control terminal.

より高いハンドリングパワーを得るためにスイッチトランジスタを３個直列に接続し、第１のスイッチトランジスタのゲートに可変抵抗装置３０４が接続されている。複数段のスイッチトランジスタが直列接続された構成の高周波スイッチ装置において、１個ないし複数のスイッチトランジスタのゲートに抵抗素子の換わりに可変抵抗装置を接続することで低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。 In order to obtain higher handling power, three switch transistors are connected in series, and the variable resistance device 304 is connected to the gate of the first switch transistor. In a high-frequency switch device having a configuration in which a plurality of stages of switch transistors are connected in series, a variable resistance device is connected to the gate of one or more switch transistors in place of a resistance element, thereby reducing low loss, high isolation, and low signal distortion. A high-frequency switch device can be provided.

特に、第１の端子３０７より高周波信号が入力されたとき、第２、第３のスイッチトランジスタ３０２、３０３に比べて、第１のスイッチトランジスタ３０１のハンドリングする電力は大きくなるため、挿入損失、アイソレーション、信号歪に対して影響が大きい。そこで、スイッチトランジスタ３０１のゲートに可変抵抗装置３０４を接続し、抵抗値を最適化することでより低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。 In particular, when a high-frequency signal is input from the first terminal 307, the power handled by the first switch transistor 301 is larger than that of the second and third switch transistors 302 and 303, so that insertion loss, And the signal distortion are large. Therefore, by connecting the variable resistance device 304 to the gate of the switch transistor 301 and optimizing the resistance value, it is possible to provide a high-frequency switching device with lower loss, higher isolation, and lower signal distortion.

本発明の第２の実施形態ではスイッチトランジスタ３個を接続した構成であるが、当然のことながら接続するスイッチトランジスタの数は任意である。また、第２、第３・・・と複数個のスイッチトランジスタのゲートに可変抵抗装置を接続することで、更なる低損失、高アイソレーション、低信号歪を得ることができる。さらに、複数の可変抵抗装置を備えた構成では、各スイッチトランジスタに応じてそれぞれ独立した抵抗値を持つ可変抵抗装置とすることでスイッチ特性を向上することもできる。 In the second embodiment of the present invention, three switch transistors are connected, but the number of switch transistors to be connected is arbitrary. Further, by connecting a variable resistance device to the gates of the second, third,... And the plurality of switch transistors, further low loss, high isolation, and low signal distortion can be obtained. Furthermore, in the configuration including a plurality of variable resistance devices, the switching characteristics can be improved by using variable resistance devices having independent resistance values according to the switch transistors.

（第３の実施形態）
図４に本発明の第３の実施形態を示す。上記第２の実施形態においては、高周波信号の入出力端子である第１の端子３０７と第２の端子３０８の経路のオン、オフを切り替えるスイッチ装置であったが、第３の実施形態では第１の端子４０７と第２の端子４０８の経路から第３の端子４０９へ分岐する経路のオン、オフを切り替える構成となっている。 (Third embodiment)
FIG. 4 shows a third embodiment of the present invention. In the second embodiment, the switch device switches the path between the first terminal 307 and the second terminal 308, which are high-frequency signal input / output terminals, on and off, but in the third embodiment, A path that branches from the path of the first terminal 407 and the second terminal 408 to the third terminal 409 is switched on and off.

第２の実施形態と同様に、より高いハンドリングパワーを得るためにスイッチトランジスタを３個直列に接続し、第１のスイッチトランジスタのゲートに可変抵抗装置４０４が接続されている。複数段のスイッチトランジスタが直列接続された構成の高周波スイッチ装置において、１個ないし複数のスイッチトランジスタのゲートに抵抗素子の換わりに可変抵抗装置を接続することで低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。また、任意のスイッチトランジスタを接続した構成、複数のスイッチトランジスタのゲートに可変抵抗装置を接続する構成、複数の可変抵抗装置を備えた場合、各可変抵抗装置を独立に制御する構成により、更なる低損失化、高アイソレーション化、低信号歪化ができる。 Similar to the second embodiment, three switch transistors are connected in series to obtain higher handling power, and the variable resistance device 404 is connected to the gate of the first switch transistor. In a high-frequency switch device having a configuration in which a plurality of stages of switch transistors are connected in series, a variable resistance device is connected to the gate of one or more switch transistors in place of a resistance element, thereby reducing low loss, high isolation, and low signal distortion. A high-frequency switch device can be provided. Further, a configuration in which an arbitrary switch transistor is connected, a configuration in which a variable resistance device is connected to the gates of a plurality of switch transistors, and a configuration in which a plurality of variable resistance devices are provided independently control each variable resistance device. Low loss, high isolation, and low signal distortion can be achieved.

（第４の実施形態）
図５に本発明の第４の実施形態を示す。第４の実施形態は、第２の実施形態と第３の実施形態を組み合わせた構成で、第１から第６のスイッチトランジスタ５０１〜５０６を備え、それぞれのスイッチトランジスタのゲートには第１の可変抵抗装置５０７、第１、第２の抵抗素子５０８、５０９、第２の可変抵抗装置５１０、第３、第４の抵抗素子５１１、５１２が接続され、第１の可変抵抗装置５０７と第１、第２の抵抗素子のもう一方の端子は第１のコントロール端子５１３に接続され、第２の可変抵抗装置５０７と第３、第４の抵抗素子のもう一方の端子は第２のコントロール端子５１４に接続され、第１の可変抵抗装置の制御端子５１５は第１のコントロール端子５１４に接続され、第２の可変抵抗装置の制御端子５１６は第２のコントロール端子に接続された、ＳＰＤＴ（Single Pole Double Throw）構成である。 (Fourth embodiment)
FIG. 5 shows a fourth embodiment of the present invention. The fourth embodiment has a configuration in which the second embodiment and the third embodiment are combined, and includes first to sixth switch transistors 501 to 506, and the first variable is provided at the gate of each switch transistor. The resistor device 507, the first and second resistor elements 508 and 509, the second variable resistor device 510, the third and fourth resistor elements 511 and 512 are connected, and the first variable resistor device 507 and the first, The other terminal of the second resistance element is connected to the first control terminal 513, and the other terminals of the second variable resistance device 507 and the third and fourth resistance elements are connected to the second control terminal 514. Connected, the control terminal 515 of the first variable resistance device is connected to the first control terminal 514, and the control terminal 516 of the second variable resistance device is connected to the second control terminal. Single is a Pole Double Throw) configuration.

この構成において、第１〜第３のスイッチトランジスタ５０１〜５０３と第４〜第６のスイッチトランジスタ５０４〜５０６は一方がオンの場合は他方はオフ、一方がオフの場合は他方はオンとなる動作をする。この構成により、第１の可変抵抗装置の制御端子と第４〜第６のスイッチトランジスタ５０４〜５０６の制御端子を共用化し、第２の可変抵抗装置の制御端子と第１〜第３のスイッチトランジスタ５０１〜５０３の制御端子を共用化することで、可変抵抗装置の制御のために新たに外部入力端子を設けることなく、可変抵抗装置を備えたＳＰＤＴ構成を提供することができる。 In this configuration, when one of the first to third switch transistors 501 to 503 and the fourth to sixth switch transistors 504 to 506 is on, the other is off, and when one is off, the other is on. do. With this configuration, the control terminal of the first variable resistance device and the control terminals of the fourth to sixth switch transistors 504 to 506 are shared, and the control terminal of the second variable resistance device and the first to third switch transistors are shared. By sharing the control terminals 501 to 503, an SPDT configuration including the variable resistance device can be provided without newly providing an external input terminal for controlling the variable resistance device.

また第２の実施形態同様、任意のスイッチトランジスタを接続した構成、複数のスイッチトランジスタのゲートに可変抵抗装置を接続する構成、複数の可変抵抗装置を備えた場合、各可変抵抗装置を独立に制御する構成により、更なる低損失化、高アイソレーション化、低信号歪化を得ることができる。 As in the second embodiment, a configuration in which an arbitrary switch transistor is connected, a configuration in which a variable resistance device is connected to the gates of a plurality of switch transistors, and a plurality of variable resistance devices are provided, and each variable resistance device is controlled independently. With this configuration, it is possible to obtain further lower loss, higher isolation, and lower signal distortion.

（第５の実施形態）
図６に第５の実施形態を示す。第５の実施形態は、第１の実施形態から、スイッチトランジスタ６０１は複数のゲートを備えたマルチゲートトランジスタであり、スイッチトランジスタ６０１の１個ないし複数のゲートに可変抵抗装置６０２が接続されている。小型化、高アイソレーションに優れたマルチゲートトランジスタをスイッチトランジスタに用いることで、高アイソレーションを得ることが可能である。 (Fifth embodiment)
FIG. 6 shows a fifth embodiment. In the fifth embodiment, the switch transistor 601 is a multi-gate transistor having a plurality of gates from the first embodiment, and the variable resistance device 602 is connected to one or a plurality of gates of the switch transistor 601. . High isolation can be obtained by using a multi-gate transistor excellent in miniaturization and high isolation as a switch transistor.

第５の実施形態の高周波スイッチ装置の動作については、第１および第２の実施形態と同様である。 The operation of the high-frequency switch device of the fifth embodiment is the same as that of the first and second embodiments.

（第６の実施形態）
図７に第６の実施形態を示す。第６の実施形態は、第１の実施形態から、可変抵抗装置７０２の制御電圧を印加する第２のコントロール端子７０６が、スイッチトランジスタ７０１の制御電圧を印加する第１のコントロール端子７０５からの入力電圧を受けて、第２のコントロール端子７０６に所定の電圧を出力する電圧変換装置７０７に接続されていることを特徴とする。 (Sixth embodiment)
FIG. 7 shows a sixth embodiment. The sixth embodiment is different from the first embodiment in that the second control terminal 706 to which the control voltage of the variable resistance device 702 is applied is input from the first control terminal 705 to which the control voltage of the switch transistor 701 is applied. It is characterized by being connected to a voltage converter 707 that receives a voltage and outputs a predetermined voltage to the second control terminal 706.

この構成により、可変抵抗装置は電圧変換装置７０７を介して第３の端子７０５に印加された電圧により制御できるため、可変抵抗装置７０２の制御のために新たに外部入力端子を設ける必要がない。 With this configuration, since the variable resistance device can be controlled by the voltage applied to the third terminal 705 via the voltage conversion device 707, it is not necessary to newly provide an external input terminal for controlling the variable resistance device 702.

（第７の実施形態）
図８に第７の実施形態を示す。第７の実施形態は、第１の実施形態において、可変抵抗装置８０９は、第１の抵抗素子８０４と第１、第２のトランジスタ８０２、８０３を備え、第１、第２のトランジスタ８０２、８０３はソース・ドレインで直列に接続されて、第１のコントロール端子８０７と第１の抵抗素子８０４に接続し、第１の抵抗素子８０４のもう一方の端子はスイッチトランジスタ８０１のゲートに接続し、第１、第２のトランジスタ８０３、８０４のゲートは第２のコントロール端子８０８に接続されることを特徴とする。 (Seventh embodiment)
FIG. 8 shows a seventh embodiment. In the seventh embodiment, in the first embodiment, the variable resistance device 809 includes a first resistance element 804 and first and second transistors 802 and 803, and the first and second transistors 802 and 803 are provided. Are connected in series at the source and drain and connected to the first control terminal 807 and the first resistance element 804, the other terminal of the first resistance element 804 is connected to the gate of the switch transistor 801, and The gates of the first and second transistors 803 and 804 are connected to the second control terminal 808.

この構成によれば、第２のコントロール端８０８に印加した電圧で第１、第２のトランジスタのオン抵抗を制御することで、可変抵抗装置８０９の抵抗値を制御することができる。また、高周波信号に対してトランジスタのソース・ドレイン容量が低インピーダンスとなるため、トランジスタのオン抵抗制御により可変抵抗装置８０９を高抵抗としても、高周波信号を十分に遮断することはできないため、十分な効果をえることができない。そこで、第７の実施形態では、第１、第２のトランジスタ８０２、８０３を直列に接続することで、容量成分を低減している。尚、この構成では、トランジスタ２個を直列接続した構成としているが、トランジスタは１個ないし任意の複数個の直列接続によって構成することができる。 According to this configuration, the resistance value of the variable resistance device 809 can be controlled by controlling the on-resistances of the first and second transistors with the voltage applied to the second control terminal 808. Further, since the source / drain capacitance of the transistor has a low impedance with respect to the high-frequency signal, the high-frequency signal cannot be sufficiently blocked even if the variable resistance device 809 has a high resistance by controlling the on-resistance of the transistor. The effect cannot be obtained. Therefore, in the seventh embodiment, the first and second transistors 802 and 803 are connected in series to reduce the capacitance component. In this configuration, two transistors are connected in series, but one transistor or a plurality of arbitrary series connections can be used.

また、この構成によれば、可変抵抗装置８０９の抵抗値の最小の抵抗値は第１の抵抗素子８０４の抵抗値Ｒ１で決まる。Ｒ１の値はスイッチトランジスタの特性、動作周波数帯、ハンドリングパワー、電源電圧などによって決まるが、例えば図２に示す高周波スイッチ装置の場合、５００Ω〜１ＫΩが適当である。第１の抵抗素子８０４はこの他にサージに対するバッファとして作動する。 Further, according to this configuration, the minimum resistance value of the variable resistance device 809 is determined by the resistance value R 1 of the first resistance element 804. The value of R1 is determined by the characteristics of the switch transistor, the operating frequency band, the handling power, the power supply voltage, and the like. For example, in the case of the high frequency switch device shown in FIG. 2, 500Ω to 1KΩ is appropriate. In addition, the first resistance element 804 operates as a buffer against surge.

（第８の実施形態）
図９に第８の実施形態を示す。第８の実施形態は、第７の実施形態において、直列に接続した第１、第２のトランジスタ９０２、９０３と並列に接続された第２の抵抗素子９０５を備えることを特徴とする。 (Eighth embodiment)
FIG. 9 shows an eighth embodiment. The eighth embodiment is characterized in that, in the seventh embodiment, a second resistance element 905 connected in parallel with the first and second transistors 902 and 903 connected in series is provided.

この構成によると、可変抵抗装置９１０の抵抗値は、第５の端子９０９にハイレベル、ローレベル電圧を印加して第１、第２のトランジスタ９０２、９０３のオン、オフを切り替えることで抵抗値制御ができる。第１の抵抗９０４の抵抗値をＲ１、第２の抵抗９０５の抵抗値をＲ２、第１、第２のトランジスタ９０２、９０３のオン時のオン抵抗をそれぞれＲｏｎ１、Ｒｏｎ２とすると、Ｒｏｎ１、Ｒｏｎ２は数Ω程度であり、Ｒ１，Ｒ２＞＞Ｒｏｎ１，Ｒｏｎ２の関係となるため、可変抵抗装置９１０の抵抗値は、第１、第２のトランジスタ９０２，９０３がオンの状態においてＲ１、オフの状態においてＲ１＋Ｒ２となる。 According to this configuration, the resistance value of the variable resistance device 910 is changed by applying high-level and low-level voltages to the fifth terminal 909 to switch on and off the first and second transistors 902 and 903. Can control. When the resistance value of the first resistor 904 is R1, the resistance value of the second resistor 905 is R2, and the on-resistances of the first and second transistors 902 and 903 are Ron1 and Ron2, respectively, Ron1 and Ron2 are Since it is about several Ω and the relationship of R1, R2 >> Ron1, Ron2 is established, the resistance value of the variable resistance device 910 is R1 in the on state of the first and second transistors 902, 903, and in the off state. R1 + R2.

また、第７の実施形態同様、トランジスタ２個を直列接続した構成としているが、トランジスタは１個ないし任意の複数個の直列接続によって構成することで、高周波信号に対して十分な高インピーダンスを得ることができる。 Further, as in the seventh embodiment, two transistors are connected in series. However, a single transistor or a plurality of arbitrary series connections are used to obtain a sufficiently high impedance for high-frequency signals. be able to.

（第９の実施形態）
図１０に第９の実施形態を示す。第８の実施形態において、第２の抵抗素子１００５の一方の端子は第１のコントロール端子１００８に接続し、もう一方の端子はスイッチトランジスタ１００１のゲートに接続することを特徴とする。 (Ninth embodiment)
FIG. 10 shows a ninth embodiment. In the eighth embodiment, one terminal of the second resistance element 1005 is connected to the first control terminal 1008, and the other terminal is connected to the gate of the switch transistor 1001.

この構成によると、可変抵抗装置１０１０の抵抗値は、第２のコントロール端子１００９にハイレベル、ローレベル電圧を印加して第１、第２のトランジスタ１００２、１００３のオン、オフを切り替えることで抵抗値制御ができる。第１の抵抗１００４の抵抗値をＲ１、第２の抵抗１００５の抵抗値をＲ２、第１、第２のトランジスタ１００２、１００３のオン時のオン抵抗をそれぞれＲｏｎ１、Ｒｏｎ２とすると、Ｒｏｎ１、Ｒｏｎ２は数Ω程度であり、Ｒ１，Ｒ２＞＞Ｒｏｎ１，Ｒｏｎ２の関係となるため、可変抵抗装置１０１０の抵抗値は、第１、第２のトランジスタ１００２，１００３がオンの状態においてＲ１Ｒ２／（Ｒ１＋Ｒ２）、オフの状態においてＲ２となる。 According to this configuration, the resistance value of the variable resistance device 1010 is changed by applying high level and low level voltages to the second control terminal 1009 and switching on and off of the first and second transistors 1002 and 1003. Value control is possible. When the resistance value of the first resistor 1004 is R1, the resistance value of the second resistor 1005 is R2, and the on-resistances of the first and second transistors 1002 and 1003 are Ron1 and Ron2, respectively, Ron1 and Ron2 are Since the relation of R1, R2 >> Ron1, Ron2 is about several Ω, the resistance value of the variable resistance device 1010 is R1R2 / (R1 + R2) when the first and second transistors 1002, 1003 are on. R2 in the off state.

この構成による高周波スイッチ装置の動作は、第８の実施形態と同様である。 The operation of the high-frequency switch device with this configuration is the same as in the eighth embodiment.

（第１０の実施形態）
図１１に第１０の実施形態を示す。第８の実施形態において、第２の抵抗素子は第２Ａ、第２Ｂの抵抗素子１１０５、１１０６の直列接続からなり、第２Ａ、第２Ｂの抵抗素子１１０５、１１０６の接点１１１３と、第１、第２のトランジスタ１１０２、１１０３の接点１１１２とが接続されていることを特徴とする。 (Tenth embodiment)
FIG. 11 shows a tenth embodiment. In the eighth embodiment, the second resistance element includes a series connection of the 2A and 2B resistance elements 1105 and 1106, and the contact 1113 of the 2A and 2B resistance elements 1105 and 1106, and the first and first resistance elements. The second transistor 1102 and the contact 1112 of the transistor 1103 are connected to each other.

この構成によると、可変抵抗装置１１１１の抵抗値は、第２のコントロール端子１１１０にハイレベル、ローレベル電圧を印加して第１、第２のトランジスタ１１０２、１１０３のオン、オフを切り替えることで抵抗値制御ができる。第１、第２のトランジスタ１１０２、１１０３がオフの状態において、第１、第２のトランジスタの接点１１１２の電圧は第１、第２の抵抗素子１１０５、１１０６を介して第１のコントロール端子１１０９と同レベルの電圧となるため、第１、第２のトランジスタ１１０２、１１０３は安定したトランジスタ動作が可能となる。 According to this configuration, the resistance value of the variable resistance device 1111 is changed by applying high level and low level voltages to the second control terminal 1110 and switching on and off of the first and second transistors 1102 and 1103. Value control is possible. When the first and second transistors 1102 and 1103 are off, the voltage at the contact 1112 of the first and second transistors is connected to the first control terminal 1109 via the first and second resistance elements 1105 and 1106. Since the voltages are at the same level, the first and second transistors 1102 and 1103 can operate stably.

第８の実施形態にあるように、第１、第２のトランジスタの接点１１１２と第２Ａ、第２Ｂの抵抗素子１１０５、１１０６の接点１１１３が接続されていない場合、特に第１、第２のトランジスタ１１０２、１１０３がオフの状態において、第１、第２のトランジスタの接点１１１２の電位は浮いた状態となり、第１、第２のトランジスタのオフする以前における電位が残る。このため、第１、第２のトランジスタ１１０２、１１０３のオフ状態の印加電圧は、オフ以前の電位状態によって変化することとなり、動作が不安定となる。 As in the eighth embodiment, when the contact 1112 of the first and second transistors and the contact 1113 of the 2A and 2B resistance elements 1105 and 1106 are not connected, particularly the first and second transistors In a state where 1102 and 1103 are off, the potential of the contact 1112 of the first and second transistors is in a floating state, and the potential before the first and second transistors are turned off remains. Therefore, the applied voltage in the off state of the first and second transistors 1102 and 1103 changes depending on the potential state before the off state, and the operation becomes unstable.

また、図１１の第１０の実施形態によると、２個のトランジスタと２個の抵抗素子からなる構成であるが、任意の複数個のトランジスタと、トランジスタと同数の小抵抗素子によって構成することができる。 Further, according to the tenth embodiment of FIG. 11, the configuration is composed of two transistors and two resistance elements. However, it may be composed of an arbitrary number of transistors and the same number of small resistance elements as the transistors. it can.

（第１１の実施形態）
図１２に第１１の実施形態を示す。第７の実施形態において、第１、第２のトランジスタ１２０２、１２０３のゲートはそれぞれ、第３Ａの抵抗素子１２０５、第３Ｂの抵抗素子１２０６を介して第２のコントロール端子１２１０に接続されていることを特徴とする。 (Eleventh embodiment)
FIG. 12 shows an eleventh embodiment. In the seventh embodiment, the gates of the first and second transistors 1202 and 1203 are connected to the second control terminal 1210 via the 3A resistance element 1205 and the 3B resistance element 1206, respectively. It is characterized by.

この構成によると、第１、第２のトランジスタ１２０２、１２０３においてもトランジスタのゲート・ソース容量、ゲート・ドレイン容量によるトランジスタのゲートへの高周波信号の漏れを第３Ａの抵抗素子１２０５、第３Ｂの抵抗素子１２０６によって抑制することができ、可変抵抗装置１２１１を高周波信号に対して高インピーダンスとし、高周波信号の遮断性を向上することができる。 According to this configuration, in the first and second transistors 1202 and 1203, leakage of a high-frequency signal to the gate of the transistor due to the gate-source capacitance of the transistor and the gate-drain capacitance causes the resistance of the 3A resistor 1205 and the resistance of the 3B It can be suppressed by the element 1206, and the variable resistance device 1211 can be made to have high impedance with respect to the high-frequency signal, so that the high-frequency signal blocking property can be improved.

（第１２の実施形態）
図１３に第１２の実施形態を示す。第７の実施形態において、第１、第２のトランジスタが２個のゲートを備えた第１のマルチゲートトランジスタ１３０２に置き換わることを特徴とする。 (Twelfth embodiment)
FIG. 13 shows a twelfth embodiment. The seventh embodiment is characterized in that the first and second transistors are replaced with a first multi-gate transistor 1302 having two gates.

この構成によると、シングルゲートのトランジスタに換えてマルチゲートのトランジスタを用いることにより、省スペースで、高い高周波信号の遮断性を備えた可変抵抗装置１３０８を備えた高周波スイッチ装置を提供することができる。 According to this configuration, by using a multi-gate transistor instead of a single-gate transistor, it is possible to provide a high-frequency switch device including a variable resistance device 1308 that is space-saving and has a high-frequency signal blocking property. .

また、スイッチトランジスタ１３０１にルチゲートトランジスタを用いた場合、スイッチトランジスタ１３０１と第１のトランジスタ１３０２を同一プロセスにて形成することが可能である。 In addition, when a multi-gate transistor is used as the switch transistor 1301, the switch transistor 1301 and the first transistor 1302 can be formed in the same process.

尚、第１のトランジスタにゲートを２個備えたマルチゲートトランジスタを実施形態として挙げたが、任意の数のゲートを備えたマルチゲートトランジスタで形成することができる。 Although a multi-gate transistor having two gates in the first transistor has been described as an embodiment, it can be formed by a multi-gate transistor having an arbitrary number of gates.

（第１３の実施形態）
図１４に示す第１３の実施形態では、第７の実施形態において、第1の抵抗素子が第1のインダクター１４０４に置き換わることを特徴とする。 (13th Embodiment)
The thirteenth embodiment shown in FIG. 14 is characterized in that, in the seventh embodiment, the first resistor element is replaced with a first inductor 1404.

この構成によると、第１のインダクター１４０４を備えることで高周波信号に対して高いインピーダンスを備えながら、第４の端子１４０７に印加された電圧は電圧降下なくスイッチトランジスタ１４０１のゲートに印加されることを特徴とする。 According to this configuration, by providing the first inductor 1404, the voltage applied to the fourth terminal 1407 can be applied to the gate of the switch transistor 1401 without a voltage drop while providing high impedance to the high-frequency signal. Features.

同様に、第８の実施形態における第２の抵抗素子、第１１の実施形態における第３の抵抗素子それぞれについても、インダクターに置き換えることで上記と同様の降下を得ることができる。また、前記インダクターは抵抗素子と直列に接続することでさらに高周波信号に対して高いインピーダンスを得ることができる。 Similarly, for the second resistance element in the eighth embodiment and the third resistance element in the eleventh embodiment, a drop similar to the above can be obtained by replacing with an inductor. The inductor can be connected to a resistance element in series to obtain a higher impedance for a high frequency signal.

（第１４の実施形態）
図１５に示す第１４の実施形態では、第６の実施形態において、特に可変抵抗装置１５０７はエンハンスメント型トランジスタである第１、第２のトランジスタ１５０２、１５０３と、第1の抵抗素子１５０４と、第２Ａ、第２Ｂの小抵抗素子１５０２、１５０３を備え、第１、第２の抵抗素子１５０２、１５０３はソース・ドレインで直列に接続して第１のコントロール端子１５１３と第１の抵抗素子１５０４に接続し、第１の抵抗素子１５０４のもう一方の端子はスイッチトランジスタ１６０１のゲートに接続し、第２Ａ、第２Ｂの小抵抗素子１５０２、１５０３は第１、第２のトランジスタ１５０２、１５０３のソース、ドレインそれぞれに並列に接続し、電圧変換装置１５１０は第３のトランジスタ１５０８にデプレッション型トランジスタ、第４のトランジスタにエンハンスメント型トランジスタを備え、電源端子１５１５には電源電圧が印加され、第１のコントロール端子１５１３の入力を変換して、第２のコントロール端子１５１４に出力するDCFL(Direct Coupled FET Logic)形式のインバーター回路であることを特徴とする。 (Fourteenth embodiment)
In the fourteenth embodiment shown in FIG. 15, in the sixth embodiment, the variable resistance device 1507 particularly includes enhancement-type transistors, first and second transistors 1502 and 1503, a first resistance element 1504, 2A and 2B small resistance elements 1502 and 1503. The first and second resistance elements 1502 and 1503 are connected in series at the source and drain, and are connected to the first control terminal 1513 and the first resistance element 1504. The other terminal of the first resistor element 1504 is connected to the gate of the switch transistor 1601, and the second and second B small resistor elements 1502 and 1503 are the sources and drains of the first and second transistors 1502 and 1503, respectively. Each of them is connected in parallel, and the voltage conversion device 1510 connects the depletion type transistor to the third transistor 1508. An enhancement type transistor is provided in the register and the fourth transistor, and a power supply voltage is applied to the power supply terminal 1515 to convert the input of the first control terminal 1513 and output it to the second control terminal 1514. FET logic) type inverter circuit.

この構成によると、第１のコントロール端子１５１３より印加されたハイレベル、ローレベル電圧はインバーター回路１５１０に入力され、ローレベル、ハイレベル電圧にそれぞれ変換されて、第２のコントロール端子１５１４に印加される。ハイレベル電圧を電源電圧と同じ３Ｖ、ローレベル電圧を接地電圧０Ｖとすると、第１のコントロール端子１５１３にハイレベル電圧が印加されたとき、第１、第２のトランジスタ１５０２、１５０３のゲート・ソース、ゲート・ドレイン間にかかる電圧差は−３Ｖとなり、第１、第２のトランジスタ１５０２、１５０３はオフ状態となり、第１の抵抗素子１５０４の抵抗値をＲ１、第２Ａ、第２Ｂの小抵抗素子１５０５、１５０６の抵抗値をそれぞれＲ２Ａ、Ｒ２Ｂとすると、可変抵抗装置１５０７の抵抗値はＲ１＋Ｒ２Ａ＋Ｒ２Ｂとなる。第１のコントロール端子１５１３にローレベル電圧が印加されたとき、第１、第２のトランジスタ１５０２、１５０３のゲート・ソース、ゲート・ドレイン間にかかる電圧差は３Ｖとなり、第１、第２のトランジスタ１５０２、１５０３はオン状態となり、可変抵抗装置１５０７の抵抗値はＲ１となる。 According to this configuration, the high level and low level voltages applied from the first control terminal 1513 are input to the inverter circuit 1510, converted into low level and high level voltages, respectively, and applied to the second control terminal 1514. The When the high level voltage is 3 V, which is the same as the power supply voltage, and the low level voltage is the ground voltage 0 V, the gate and source of the first and second transistors 1502 and 1503 when the high level voltage is applied to the first control terminal 1513 The voltage difference between the gate and the drain is -3V, the first and second transistors 1502 and 1503 are turned off, and the resistance value of the first resistance element 1504 is set to R1, 2A, and 2B small resistance elements. When the resistance values of 1505 and 1506 are R2A and R2B, respectively, the resistance value of the variable resistance device 1507 is R1 + R2A + R2B. When a low level voltage is applied to the first control terminal 1513, the voltage difference between the gate and source and the gate and drain of the first and second transistors 1502 and 1503 becomes 3 V, and the first and second transistors 1502 and 1503 are turned on, and the resistance value of the variable resistance device 1507 is R1.

上記の動作および構成によって、可変抵抗装置１５０７の制御のために新たに外部入力端子を設けることのない低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。 With the above operation and configuration, it is possible to provide a low-loss, high-isolation, low-signal distortion high-frequency switching device that does not have a new external input terminal for controlling the variable resistance device 1507.

また、電圧変換装置１５１０はDCFL形式の他、BFL(Buffered FET Logic)、SCFL(Source Coupled FET Logic)、CMOS 等の一般的な基本回路形式を、インバーター回路以外にも、NOR等の一般的な論理回路を用いることができる。 In addition to the DCFL format, the voltage converter 1510 uses a general basic circuit format such as BFL (Buffered FET Logic), SCFL (Source Coupled FET Logic), CMOS, etc. A logic circuit can be used.

（第１５の実施形態）
図１６に示す第１５の実施形態では、第１０の実施形態において、第１、第２のトランジスタ１６０２、１６０３にデプレッション型のトランジスタを用い、第２のコントロール端子１６１０は接地されていることを特徴とする。 (Fifteenth embodiment)
In the fifteenth embodiment shown in FIG. 16, in the tenth embodiment, a depletion type transistor is used for the first and second transistors 1602 and 1603, and the second control terminal 1610 is grounded. And

ハイレベル電圧を電源電圧と同じ３Ｖ、ローレベル電圧を接地電圧０Ｖとし、第１、第２のトランジスタ１６０２、１６０３のピンチオフ電圧をー１Ｖとすると、第１のコントロール端子１６０９にハイレベル電圧が印加されたとき、第１、第２のトランジスタ１６０２、１６０３のゲート・ソース、ゲート・ドレイン間にかかる電圧差は−３Ｖとなり、第１、第２のトランジスタ１６０２、１６０３はオフ状態となり、第１の抵抗素子１６０４の抵抗値をＲ１、第２Ａ、第２Ｂの小抵抗素子１６０５、１６０６の抵抗値をそれぞれＲ２Ａ、Ｒ２Ｂとすると、可変抵抗装置１６１１の抵抗値はＲ１＋Ｒ２Ａ＋Ｒ２Ｂとなる。第１のコントロール端子１６０９にローレベル電圧が印加されたとき、第１、第２のトランジスタ１６０２、１６０３のゲート・ソース、ゲート・ドレイン間にかかる電圧差は０Ｖとなり、第１、第２のトランジスタ１６０２、１６０３はオン状態となり、可変抵抗装置１６１１の抵抗値はＲ１となる。 When the high level voltage is 3 V, which is the same as the power supply voltage, the low level voltage is the ground voltage 0 V, and the pinch-off voltage of the first and second transistors 1602 and 1603 is −1 V, the high level voltage is applied to the first control terminal 1609. The voltage difference between the gate and source of the first and second transistors 1602 and 1603 and the gate and drain becomes −3 V, the first and second transistors 1602 and 1603 are turned off, If the resistance value of the resistance element 1604 is R1, and the resistance values of the 2A and 2B small resistance elements 1605 and 1606 are R2A and R2B, respectively, the resistance value of the variable resistance device 1611 is R1 + R2A + R2B. When a low-level voltage is applied to the first control terminal 1609, the voltage difference between the gate and source of the first and second transistors 1602 and 1603 and the gate and drain becomes 0 V, and the first and second transistors 1602 and 1603 are turned on, and the resistance value of the variable resistance device 1611 is R1.

上記の動作および構成によって、可変抵抗装置１５０７の動作のために新たに制御端子を設けることなく可変抵抗装置を備えた低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。 With the above operation and configuration, it is possible to provide a low-loss, high-isolation, low-signal distortion, high-frequency switching device including a variable resistance device without newly providing a control terminal for the operation of the variable resistance device 1507. .

また、第２のコントロール端子１６１０は接地以外に任意の固定電圧を印加することで同様に動作する可変抵抗装置を得ることができる。但し、印加する電圧Ｖｃは、第１のコントロール端子に印加されるハイレベル電圧Ｖｄｄ、ローレベル電圧０、第１、第２のトランジスタのピンチオフ電圧をＶｐとして、
Ｖｃ＞Ｖｐ＞Ｖｃ−Ｖｄｄ
となる電源電圧、固定電圧、ピンチオフ電圧の条件を満たさなければならない。 The second control terminal 1610 can obtain a variable resistance device that operates in the same manner by applying an arbitrary fixed voltage in addition to the ground. However, the applied voltage Vc is as follows: the high level voltage Vdd applied to the first control terminal, the low level voltage 0, and the pinch-off voltage of the first and second transistors as Vp.
Vc>Vp> Vc-Vdd
The conditions of power supply voltage, fixed voltage, and pinch-off voltage to be satisfied must be satisfied.

上記条件を満たす場合、第１、第２のトランジスタはデプレッション型である必要はない。 In the case where the above condition is satisfied, the first and second transistors do not need to be a depletion type.

（第１６の実施形態）
図１７に示す第１６の実施の形態は、第４の実施形態において、特に、第１、第２の可変抵抗装置１７２６、１７２７はそれぞれ、２個のトランジスタと、５個の抵抗素子からなり、第１の可変抵抗装置１７２６は、第１、第２のトランジスタ１７０３、１７０４は直列に接続し、第１のコントロール端子１７２５と第１の抵抗素子１７０５に接続され、第２Ａ、第２Ｂの抵抗素子１７０６、１７０７はそれぞれ第１、第２のトランジスタ１７０３、１７０４のソース、ドレインに並列に接続され、第１、第２のトランジスタのゲートはそれぞれ、第３Ａ、第３Ｂの抵抗素子１７０８、１７０９を介して第２のコントロール端子１７２４に接続されている。 (Sixteenth embodiment)
The sixteenth embodiment shown in FIG. 17 is the same as the fourth embodiment, in particular, the first and second variable resistance devices 1726 and 1727 each include two transistors and five resistance elements. In the first variable resistance device 1726, the first and second transistors 1703 and 1704 are connected in series, the first control terminal 1725 and the first resistance element 1705 are connected, and the second A and second B resistance elements are connected. Reference numerals 1706 and 1707 are connected in parallel to the sources and drains of the first and second transistors 1703 and 1704, respectively, and the gates of the first and second transistors are connected via the 3A and 3B resistance elements 1708 and 1709, respectively. To the second control terminal 1724.

また、第２の可変抵抗装置１７２７は、第３、第４のトランジスタ１７１３、１７１４は直列に接続し、第２のコントロール端子１７２４と第４の抵抗素子１７１５に接続され、第５Ａ、第５Ｂの抵抗素子１７１６、１７１７はそれぞれ第３、第４のトランジスタ１７１３、１７１４のソース、ドレインに並列に接続され、第３、第４のトランジスタのゲートはそれぞれ、第６Ａ、第６Ｂの抵抗素子１７１８、１７１９を介して第１のコントロール端子１７２５に接続されている。 In the second variable resistance device 1727, the third and fourth transistors 1713 and 1714 are connected in series, and are connected to the second control terminal 1724 and the fourth resistance element 1715. The resistance elements 1716 and 1717 are connected in parallel to the sources and drains of the third and fourth transistors 1713 and 1714, respectively, and the gates of the third and fourth transistors are the 6A and 6B resistance elements 1718 and 1719, respectively. To the first control terminal 1725.

上記構成により、可変抵抗装置の動作のために新たに制御端子を設けることなく、可変抵抗装置を備えた低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。 With the above configuration, it is possible to provide a low-loss, high-isolation, low-signal distortion, high-frequency switching device including a variable resistance device without providing a new control terminal for the operation of the variable resistance device.

（第１７の実施形態）
図１８に示す第１６の実施の形態は、第１６の実施の形態において、特に、第２のコントロール端子１８３０は、第１のコントロール端子１８３１に印加された電圧を入力とするＥＤインバーター回路１８２６の出力端子と接続することを特徴とする。 (Seventeenth embodiment)
The sixteenth embodiment shown in FIG. 18 is the same as the sixteenth embodiment, in particular, the second control terminal 1830 is an ED inverter circuit 1826 that receives the voltage applied to the first control terminal 1831 as an input. It is connected to an output terminal.

上記構成により、１個の制御端子により制御することのできる可変抵抗装置を備えたＳＰＤＴ構成の高周波スイッチ装置を提供することができる。 With the above configuration, it is possible to provide a high-frequency switch device having an SPDT configuration including a variable resistance device that can be controlled by a single control terminal.

各実施形態において、ハイレベル電圧として、電源電圧、ローレベル電圧として接地電圧の例を示したが、ハイレベルハイレベル電圧はトランジスタをオン状態にできる電圧であればよく、またローレベル電圧はトランジスタをオフ状態にできる電圧であればよい。 In each embodiment, the power supply voltage is used as the high level voltage, and the ground voltage is used as the low level voltage. However, the high level high level voltage may be any voltage that can turn on the transistor, and the low level voltage may be the transistor. Any voltage can be used as long as the voltage can be turned off.

各実施形態において、スイッチトランジスタの直列接続は１，２ないし３個の直列接続として説明したが、スイッチトランジスタの接続数は任意でよく、また本発明の効果に対して影響するものではない。 In each embodiment, the series connection of the switch transistors has been described as one to two or three series connections, but the number of connection of the switch transistors may be arbitrary and does not affect the effect of the present invention.

また、任意の第１〜第１７の実施の形態を組み合わせることにより、更なる低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することが可能である。 Further, by combining any of the first to seventeenth embodiments, it is possible to provide a high frequency switching device with further low loss, high isolation, and low signal distortion.

本発明の各機能ブロックである、スイッチトランジスタ、可変抵抗装置、電圧変換装置はそれぞれ別の半導体チップ上に形成する場合、スイッチトランジスタで１チップ、可変抵抗装置と電圧変換装置で１チップ等、任意の２個の機能ブロックを１半導体チップ上に形成する場合、スイッチトランジスタと可変抵抗装置と電圧変換装置を１半導体チップ上に形成する場合があるが、いずれのチップ構成においても効果に影響するものではない。しかし、３機能ブロックを１チップに集積することで構成が単純化され、集積化ができるため好ましい。また、本発明を形成する最適な半導体基板として、Ｓｉ、ＧａＡｓ基板が好ましい。 When each of the functional blocks of the present invention, the switch transistor, the variable resistance device, and the voltage conversion device are formed on different semiconductor chips, the switch transistor is one chip, the variable resistance device and the voltage conversion device are one chip, etc. When two functional blocks are formed on one semiconductor chip, a switch transistor, a variable resistance device, and a voltage conversion device may be formed on one semiconductor chip. However, in any chip configuration, the effect is affected. is not. However, it is preferable to integrate the three functional blocks on one chip because the configuration is simplified and integration is possible. Further, Si and GaAs substrates are preferable as the optimum semiconductor substrate for forming the present invention.

本発明の高周波スイッチ装置は、自動車電話や携帯電話をはじめとする移動体通信システムにおける無線装置に用いられる高周波スイッチに適しており、例えば、アンテナスイッチや高周波の切り替え部などに適している。 The high-frequency switch device of the present invention is suitable for a high-frequency switch used in a wireless device in a mobile communication system such as a car phone or a mobile phone, and is suitable for an antenna switch or a high-frequency switching unit, for example.

本発明の第１の実施形態の高周波スイッチ装置の基本構成を示す回路図である。It is a circuit diagram which shows the basic composition of the high frequency switch apparatus of the 1st Embodiment of this invention. （ａ）スイッチトランジスタ１０１がオン状態におけるスイッチ特性を示す図である。（ｂ）スイッチトランジスタ１０１がオフ状態におけるスイッチ特性を示す図である。(A) It is a figure which shows the switch characteristic in case the switch transistor 101 is an ON state. (B) It is a figure which shows the switch characteristic in case the switch transistor 101 is an OFF state. 本発明の第２の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 2nd Embodiment of this invention. 本発明の第３の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 3rd Embodiment of this invention. 本発明の第４の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 4th Embodiment of this invention. 本発明の第５の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 5th Embodiment of this invention. 本発明の第６の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 6th Embodiment of this invention. 本発明の第７の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 7th Embodiment of this invention. 本発明の第８の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 8th Embodiment of this invention. 本発明の第９の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 9th Embodiment of this invention. 本発明の第１０の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 10th Embodiment of this invention. 本発明の第１１の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 11th Embodiment of this invention. 本発明の第１２の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 12th Embodiment of this invention. 本発明の第１３の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 13th Embodiment of this invention. 本発明の第１４の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 14th Embodiment of this invention. 本発明の第１５の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of 15th Embodiment of this invention. 本発明の第１６の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 16th Embodiment of this invention. 本発明の第１７の実施形態の高周波スイッチ装置を示す回路図である。It is a circuit diagram which shows the high frequency switch apparatus of the 17th Embodiment of this invention. 従来の高周波スイッチ装置の基本構成を示す回路図である。It is a circuit diagram which shows the basic composition of the conventional high frequency switch apparatus. スイッチトランジスタのオフ状態におけるソース・ドレイン容量のバイアス依存を示す図である。It is a figure which shows the bias dependence of the source-drain capacity in the OFF state of a switch transistor.

符号の説明Explanation of symbols

１０１スイッチトランジスタ
１０２可変抵抗装置
１０３第１の端子（ソース）
１０４第２の端子（ドレイン）
１０５第３の端子（ゲート）
１０６第４の端子（第１のコントロール端子）
１０７第５の端子（第２のコントロール端子）
３０１〜３０３スイッチトランジスタ
３０４可変抵抗装置
３０５〜３０６抵抗素子
６０１マルチゲートトランジスタ
７０７電圧変換装置
８０１スイッチトランジスタ
８０２第１のトランジスタ
８０３第２のトランジスタ
８０４第１の抵抗素子
８０７第１のコントロール端子
８０８第２のコントロール端子
８０９可変抵抗装置
１１０５第１の小抵抗素子
１１０６第２の小抵抗素子
１１１２第１のトランジスタと第２のトランジスタの接点
１１１３第１の小抵抗素子と第２の小抵抗素子の接点
１４０３インダクター素子
１５０８デプレッション型トランジスタ
１５０９エンハンスメント型トランジスタ
１５１０ＥＤインバーター
１６０５〜１６０６デプレッション型トランジスタ 101 switch transistor 102 variable resistance device 103 first terminal (source)
104 Second terminal (drain)
105 Third terminal (gate)
106 4th terminal (1st control terminal)
107 Fifth terminal (second control terminal)
301 to 303 Switch transistor 304 Variable resistance device 305 to 306 Resistance element 601 Multi-gate transistor 707 Voltage conversion device 801 Switch transistor 802 First transistor 803 Second transistor 804 First resistance element 807 First control terminal 808 Second Control terminal 809 Variable resistance device 1105 First small resistance element 1106 Second small resistance element 1112 Contact point between first transistor and second transistor 1113 Contact point between first small resistance element and second small resistance element 1403 Inductor element 1508 Depletion type transistor 1509 Enhancement type transistor 1510 ED inverter 1605 to 1606 Depletion type transistor

Claims

高周波スイッチ装置であって、
直列に接続された１つ以上のスイッチトランジスタと、
前記１つ以上のスイッチトランジスタに対応する１つ以上の抵抗素子とを備え、
前記各スイッチトランジスタは、高周波信号を入出力する第１の端子および第２の端子と、制御電圧を印加する第３の端子とを有し、前記第３の端子に印加された電圧によって前記第１と第２の端子間を電気的に導通もしくは遮断し、
前記スイッチトランジスタの第３の端子のそれぞれは、対応する前記抵抗素子の一端に接続され、
前記抵抗素子のそれぞれの他端は、制御電圧が印加される第４の端子に接続され、
前記１つ以上の抵抗素子の内少なくとも１つは、第５の端子より印加される電圧によって抵抗値を制御する可変抵抗装置である
ことを特徴とする高周波スイッチ装置。 A high-frequency switch device,
One or more switch transistors connected in series;
One or more resistive elements corresponding to the one or more switch transistors,
Each of the switch transistors has a first terminal and a second terminal for inputting / outputting a high-frequency signal, and a third terminal for applying a control voltage, and the first voltage is applied to the third terminal. Electrically conducting or blocking between the first and second terminals,
Each of the third terminals of the switch transistor is connected to one end of the corresponding resistive element,
The other end of each of the resistance elements is connected to a fourth terminal to which a control voltage is applied,
At least one of the one or more resistance elements is a variable resistance device that controls a resistance value by a voltage applied from a fifth terminal.

前記高周波半導体スイッチ装置は、さらに
第６、７および第８の端子と、
第６および第７の端子間で高周波信号を伝達する経路とを有し、
前記直列に接続された１つ以上のスイッチトランジスタの一端は、前記経路上の任意の箇所に接続され、
前記直列に接続された１つ以上のスイッチトランジスタの他端は、前記第８の端子に接続される
ことを特徴とする請求項１記載の高周波半導体スイッチ装置。 The high-frequency semiconductor switch device further includes sixth, seventh and eighth terminals,
A path for transmitting a high-frequency signal between the sixth and seventh terminals,
One end of the one or more switch transistors connected in series is connected to an arbitrary place on the path,
The high-frequency semiconductor switch device according to claim 1, wherein the other end of the one or more switch transistors connected in series is connected to the eighth terminal.

前記１つ以上のスイッチトランジスタのうち少なくとも１つは、複数の第３の端子を備えたマルチゲートトランジスタであり、
前記マルチゲートスイッチトランジスタが備える複数の第３の端子は、それぞれ抵抗素子を介して前記第４の端子に接続され、
前記抵抗素子の内少なくとも１つが前記可変抵抗装置である
ことを特徴とする、請求項１または２に記載の高周波スイッチ装置。 At least one of the one or more switch transistors is a multi-gate transistor having a plurality of third terminals,
A plurality of third terminals included in the multi-gate switch transistor are connected to the fourth terminal via resistance elements, respectively.
The high-frequency switch device according to claim 1 or 2, wherein at least one of the resistance elements is the variable resistance device.

前記高周波半導体スイッチ装置は、さらに、
前記第４の端子に印加される電圧を受けて前記第５の端子に所定の電圧を印加する電圧変換装置を備える
ことを特徴とする、請求項１から３のいずれかに記載の高周波スイッチ装置。 The high-frequency semiconductor switch device further includes:
4. The high-frequency switch device according to claim 1, further comprising a voltage conversion device that receives a voltage applied to the fourth terminal and applies a predetermined voltage to the fifth terminal. 5. .

前記可変抵抗装置は前記スイッチトランジスタのオン状態において高抵抗、オフ状態において低抵抗となる
ことを特徴とする、請求項１から４のいずれかに記載の高周波スイッチ装置。 The high-frequency switch device according to any one of claims 1 to 4, wherein the variable resistance device has a high resistance when the switch transistor is in an on state and a low resistance when the switch transistor is in an off state.

前記可変抵抗装置は、第１の抵抗素子と、ソースおよびドレインを介して直列に接続された１つ以上のトランジスタとを備え、
前記１つ以上のトランジスタのゲートはそれぞれ前記第５の端子に接続され、
前記第１の抵抗素子の一方の端子は前記第３の端子に接続され、
前記第１の抵抗素子の他方の端子は直列に接続された１つ以上のトランジスタの一端に接続され、
直列に接続された１つ以上のトランジスタの他端は前記第４の端子に接続される
ことを特徴とする請求項１から５のいずれかに記載の高周波スイッチ装置。 The variable resistance device includes a first resistance element and one or more transistors connected in series via a source and a drain,
The gates of the one or more transistors are each connected to the fifth terminal;
One terminal of the first resistive element is connected to the third terminal;
The other terminal of the first resistive element is connected to one end of one or more transistors connected in series;
6. The high-frequency switch device according to claim 1, wherein the other ends of the one or more transistors connected in series are connected to the fourth terminal.

前記可変抵抗装置は、さらに、第２の抵抗素子を備え、
前記第２の抵抗素子は、（ａ）直列に接続された１つ以上のトランジスタ、（ｂ）直列に接続された１つ以上のトランジスタおよび前記第１の抵抗素子、のいずれかに対して並列に接続される
ことを特徴とする請求項６記載の高周波スイッチ装置。 The variable resistance device further includes a second resistance element,
The second resistance element is parallel to any one of (a) one or more transistors connected in series, (b) one or more transistors connected in series, and the first resistance element. The high-frequency switching device according to claim 6, wherein the high-frequency switching device is connected to

前記可変抵抗装置は、さらに、第２の抵抗素子を備え、
前記第２の抵抗素子は、直列に接続された１つ以上のトランジスタおよび前記第１の抵抗素子に対して並列に接続される
ことを特徴とする請求項７記載の高周波スイッチ装置。 The variable resistance device further includes a second resistance element,
The high frequency switching device according to claim 7, wherein the second resistance element is connected in parallel to one or more transistors connected in series and the first resistance element.

前記第２の抵抗素子は、直列に接続された前記トランジスタと同数の、直列に接続された複数の抵抗からなり、
隣接する抵抗同士の接点と隣接するトランジスタ同士の接点とが互いに接続されている
ことを特徴とする請求項７または８のいずれかに記載の高周波スイッチ装置。 The second resistance element includes a plurality of resistors connected in series, the same number as the transistors connected in series.
The high-frequency switch device according to claim 7, wherein a contact between adjacent resistors and a contact between adjacent transistors are connected to each other.

前記第２の抵抗素子抵抗値は前記第１の抵抗素子より大きい
ことを特徴とする請求項７から９のいずれかに記載の高周波スイッチ装置。 The high frequency switch device according to any one of claims 7 to 9, wherein the second resistance element resistance value is larger than the first resistance element.

前記可変抵抗装置は、さらに、前記１つ以上のトランジスタのうち少なくとも１つに対応する第３の抵抗素子を備え、
前記第３の抵抗素子は、対応するトランジスタのゲートおよび前記第５の端子間に挿入されることを特徴とする請求項６から１０のいずれかに記載の高周波スイッチ装置。 The variable resistance device further includes a third resistance element corresponding to at least one of the one or more transistors.
11. The high-frequency switching device according to claim 6, wherein the third resistance element is inserted between a gate of a corresponding transistor and the fifth terminal.

前記１つ以上のトランジスタのうち少なくとも１つは、複数のゲートを備えたマルチゲートトランジスタである
ことを特徴とする、請求項６から１１のいずれかに記載の高周波スイッチ装置。 The high-frequency switch device according to any one of claims 6 to 11, wherein at least one of the one or more transistors is a multi-gate transistor including a plurality of gates.

前記第１、第２の抵抗素子のいずれかに、インダクター素子を含む
こと特徴とする請求項６から１２のいずれかに記載の高周波スイッチ装置。 The high frequency switch device according to any one of claims 6 to 12, wherein an inductor element is included in any of the first and second resistance elements.

前記電圧変換装置は、前記第４の端子から入力される信号を反転して前記第５の端子に出力するインバーター回路であり、
前記１つ以上のトランジスタは、エンハンスメント型トランジスタである
ことを特徴とする請求項４記載の高周波スイッチ装置。 The voltage converter is an inverter circuit that inverts a signal input from the fourth terminal and outputs the inverted signal to the fifth terminal;
The high frequency switching device according to claim 4, wherein the one or more transistors are enhancement type transistors.

前記第５の端子に任意の定電圧が印加されている
ことを特徴とする請求項６から１３のいずれかに記載の高周波スイッチ装置。 The high-frequency switch device according to any one of claims 6 to 13, wherein an arbitrary constant voltage is applied to the fifth terminal.

前記第５の端子が接地され、前記トランジスタはデプレッション型トランジスタであることを特徴とする請求項１５に記載の高周波スイッチ装置。 The high frequency switching device according to claim 15, wherein the fifth terminal is grounded, and the transistor is a depletion type transistor.

請求項１記載の高周波スイッチ装置である第１のスイッチ装置と、
請求項１記載の高周波スイッチ装置である第２のスイッチ装置とを備え、
前記第１のスイッチ装置は第６の端子と第７の端子間に挿入され、
前記第２のスイッチ装置は第８の端子と第７の端子間に挿入され、
前記第１のスイッチ装置の前記第４の端子と前記第２のスイッチ装置の前記第５の端子とが接続され、
前記第２のスイッチ装置の前記第５の端子と前記第１のスイッチ装置の前記４の端子とが接続される
ことを特徴とする高周波スイッチ装置。 A first switch device which is the high frequency switch device according to claim 1;
A second switching device that is the high-frequency switching device according to claim 1,
The first switch device is inserted between a sixth terminal and a seventh terminal;
The second switch device is inserted between an eighth terminal and a seventh terminal;
The fourth terminal of the first switch device and the fifth terminal of the second switch device are connected;
The fifth terminal of the second switch device is connected to the fourth terminal of the first switch device.

前記スイッチトランジスタおよび、前記電圧変換装置が、同一の半導体チップ上に集積されることを特徴とする請求項１から１７のいずれかに記載の高周波スイッチ装置。 The high-frequency switch device according to any one of claims 1 to 17, wherein the switch transistor and the voltage converter are integrated on the same semiconductor chip.