JP2008016586A

JP2008016586A - Method of manufacturing dielectric film, piezoelectric element, and liquid ejection head

Info

Publication number: JP2008016586A
Application number: JP2006185236A
Authority: JP
Inventors: Toshinao Shinpo; 俊尚新保; Akira Kuriki; 彰栗城
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-07-05
Filing date: 2006-07-05
Publication date: 2008-01-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide a dielectric film manufacturing method, a piezoelectric element manufacturing method, and a liquid ejection head manufacturing method, which can obtain a dielectric film having an excellent and homogeneous crystallization. <P>SOLUTION: The dielectric film manufacturing method comprises a first dielectric film formation step of forming a dielectric film 72a on one surface of a substrate 110 by sputtering, and a second dielectric film formation step of, after the first dielectric film formation step, forming a dielectric precursor film 71 on the dielectric film 72a formed by the first dielectric film formation step, and forming a dielectric film 72b crystallized by baking the dielectric precursor film 71. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、圧電材料を含む誘電材料からなる誘電体膜の製造方法及び圧電材料からなる誘電体膜を有する圧電素子の製造方法並びに液体噴射ヘッドの製造方法に関する。 The present invention relates to a method for manufacturing a dielectric film made of a dielectric material including a piezoelectric material, a method for manufacturing a piezoelectric element having a dielectric film made of a piezoelectric material, and a method for manufacturing a liquid jet head.

液体噴射ヘッド等に用いられる圧電素子は、電気機械変換機能を呈する圧電材料からなる誘電体膜を２つの電極で挟んだ素子であり、誘電体膜は、例えば、結晶化した圧電性セラミックスにより構成されている。 A piezoelectric element used for a liquid ejecting head or the like is an element in which a dielectric film made of a piezoelectric material exhibiting an electromechanical conversion function is sandwiched between two electrodes. The dielectric film is made of, for example, crystallized piezoelectric ceramics. Has been.

このような圧電素子を用いた液体噴射ヘッドとしては、例えば、インク滴を吐出するノズル開口と連通する圧力発生室の一部を振動板で構成し、この振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズル開口からインク滴を吐出させるインクジェット式記録ヘッドがある。インクジェット式記録ヘッドには、圧電素子の軸方向に伸長、収縮する縦振動モードの圧電アクチュエータを使用したものと、たわみ振動モードの圧電アクチュエータを使用したものの２種類が実用化されている。たわみ振動モードのアクチュエータを使用したものとしては、例えば、振動板の表面全体に亙って成膜技術により均一な誘電体膜を形成し、この圧電体層をリソグラフィ法により圧力発生室に対応する形状に切り分けることによって圧力発生室毎に独立するように圧電素子を形成したものが知られている。 As a liquid ejecting head using such a piezoelectric element, for example, a part of a pressure generating chamber communicating with a nozzle opening for ejecting ink droplets is constituted by a vibration plate, and the vibration plate is deformed by the piezoelectric element and pressure is applied. There is an ink jet recording head that pressurizes ink in a generation chamber and ejects ink droplets from nozzle openings. Two types of ink jet recording heads have been put into practical use: those using a longitudinal vibration mode piezoelectric actuator that extends and contracts in the axial direction of the piezoelectric element, and those using a flexural vibration mode piezoelectric actuator. As an actuator using a flexural vibration mode actuator, for example, a uniform dielectric film is formed by a film forming technique over the entire surface of the diaphragm, and this piezoelectric layer is applied to the pressure generation chamber by a lithography method. A device in which a piezoelectric element is formed so as to be independent for each pressure generating chamber by dividing into shapes is known.

圧電素子を構成する圧電体層の製造方法としては、いわゆるゾル−ゲル法が知られている。すなわち、下電極を形成した基板上に有機金属化合物のゾルを塗布して乾燥およびゲル化（脱脂）させて圧電体の前駆体膜を形成する工程を少なくとも一回以上実施し、その後、高温で熱処理して結晶化させる。そして、これらの工程を複数回繰り返し実施することで所定厚さの圧電体層（圧電体薄膜）を製造している。 A so-called sol-gel method is known as a method for manufacturing a piezoelectric layer constituting a piezoelectric element. That is, a step of applying a sol of an organometallic compound on a substrate on which a lower electrode is formed, drying and gelling (degreasing) to form a piezoelectric precursor film is performed at least once, and then at a high temperature. Crystallize by heat treatment. A piezoelectric layer (piezoelectric thin film) having a predetermined thickness is manufactured by repeating these steps a plurality of times.

また、圧電素子を構成する圧電体層の製造方法としては、いわゆるＭＯＤ（Metal-Organic Decomposition）法が知られている。すなわち、一般的に、金属アルコキシド等有機金属化合物をアルコールに溶解し、これに加水分解抑制剤等を加えて得たコロイド溶液を被対象物上に塗布した後、これを乾燥して焼成することで成膜される。 A so-called MOD (Metal-Organic Decomposition) method is known as a method for manufacturing a piezoelectric layer constituting a piezoelectric element. That is, generally, a colloidal solution obtained by dissolving an organometallic compound such as a metal alkoxide in alcohol and adding a hydrolysis inhibitor or the like to this is applied onto an object, and then dried and fired. Is formed.

さらに、１層目の誘電体膜を水熱法で形成し、２層目の誘電体膜をゾル−ゲル法で形成したものが提案されている（例えば、特許文献１参照）。 Further, there has been proposed a film in which a first dielectric film is formed by a hydrothermal method and a second dielectric film is formed by a sol-gel method (for example, see Patent Document 1).

また、１層目の誘電体膜をスパッタリング法又はゾル−ゲル法で形成し、２層目の誘電体膜を水熱法で形成したものが提案されている（例えば、特許文献２参照）。 Further, there has been proposed a film in which a first dielectric film is formed by a sputtering method or a sol-gel method, and a second dielectric film is formed by a hydrothermal method (for example, see Patent Document 2).

しかしながら、特許文献１及び２のように、誘電体膜を水熱法により形成すると、結晶配向制御性が悪く、変位特性に優れた誘電体膜を得ることができないという問題がある。 However, as in Patent Documents 1 and 2, when the dielectric film is formed by the hydrothermal method, there is a problem that the crystal orientation controllability is poor and a dielectric film having excellent displacement characteristics cannot be obtained.

また、誘電体膜を水熱法により形成すると、結晶粒が大きくなってしまい、微細加工が行えないと共に、処理に時間がかかってしまうという問題がある。 In addition, when the dielectric film is formed by a hydrothermal method, there are problems that crystal grains become large, fine processing cannot be performed, and processing takes time.

また、ゾル−ゲル法やＭＯＤ法により誘電体膜を形成する場合、例えば、シリコンウェハ等の基板上の全面に亘ってゾルを塗布して誘電体前駆体膜を形成後、基板の周縁部側の誘電体膜を例えば、エッジリンスすることにより除去し、その後、誘電体前駆体膜を乾燥、脱脂及び焼成して誘電体膜を形成していた（例えば、特許文献３及び４参照）。 Also, when forming a dielectric film by a sol-gel method or a MOD method, for example, after applying a sol over the entire surface of a substrate such as a silicon wafer to form a dielectric precursor film, the peripheral side of the substrate The dielectric film is removed by, for example, edge rinsing, and then the dielectric precursor film is dried, degreased and fired to form a dielectric film (see, for example, Patent Documents 3 and 4).

このように、基板の周縁部側の絶縁体前駆体膜を除去することで、誘電体前駆体膜が基板の裏面側に回りこんで、これが焼成され、エッチング時のマスクとなってしまうなどの汚染を防止すると共に、誘電体前駆体膜が基板の周縁部で剥離してしまうのを防止することができる。 In this way, by removing the insulator precursor film on the peripheral edge side of the substrate, the dielectric precursor film wraps around the back side of the substrate, which is baked and becomes a mask during etching. In addition to preventing contamination, the dielectric precursor film can be prevented from peeling off at the peripheral edge of the substrate.

しかしながら、誘電体前駆体膜の塗布、乾燥、脱脂及び焼成を繰り返し行って積層された誘電体膜を形成する際に、基板の周縁部の誘電体前駆体膜を除去してから焼成すると、２回目以降の焼成では、１回目の焼成で誘電体膜が形成された領域と、１回目の焼成で誘電体膜が形成されていない基板の周縁部が露出された領域とが存在し、これらの熱吸収の差から基板の周縁部が露出された領域近傍の加熱温度と、基板の中心側の加熱温度とに温度差が生じてしまい、基板の面内で誘電体前駆体膜の結晶化を均一にすることができないという問題がある。 However, when the dielectric precursor film is repeatedly applied, dried, degreased and fired to form a laminated dielectric film, the dielectric precursor film on the peripheral edge of the substrate is removed and fired. In the subsequent firing, there are a region where the dielectric film is formed by the first firing and a region where the peripheral portion of the substrate where the dielectric film is not formed by the first firing is exposed. Due to the difference in heat absorption, there is a temperature difference between the heating temperature in the vicinity of the region where the peripheral edge of the substrate is exposed and the heating temperature on the center side of the substrate. There is a problem that it cannot be made uniform.

特開平６−１１２５４３号公報（第２〜４頁、第１〜２図）JP-A-6-112543 (pages 2-4, FIGS. 1-2) 特開平９−２９８３２４号公報（第３〜７頁、第１〜３図）JP-A-9-298324 (pages 3-7, FIGS. 1-3) 特開平１１−２２７１９９号公報（第５〜６頁、第６図）JP-A-11-227199 (pages 5-6, FIG. 6) 特許第３６８２５６７号公報（第６頁、第６図）Japanese Patent No. 3682567 (page 6, FIG. 6)

本発明はこのような事情に鑑み、結晶性に優れた誘電体膜を得ることができる誘電体膜の製造方法及び圧電素子の製造方法並びに液体噴射ヘッドの製造方法を提供することを課題とする。 In view of such circumstances, it is an object of the present invention to provide a dielectric film manufacturing method, a piezoelectric element manufacturing method, and a liquid ejecting head manufacturing method capable of obtaining a dielectric film having excellent crystallinity. .

上記課題を解決する本発明の第１の態様は、基板の一方面に誘電体膜をスパッタリング法により形成する第１誘電体膜形成工程と、該第１誘電体膜形成工程の後に当該第１誘電体膜形成工程により形成した前記誘電体膜上に誘電体前駆体膜を形成すると共に該誘電体前駆体膜を焼成して結晶化させた誘電体膜を形成する第２誘電体膜形成工程とを具備することを特徴とする誘電体膜の製造方法にある。
かかる第１の態様では、第１誘電体膜形成工程によって、微小な粒径の誘電体膜を形成することができ、この第１誘電体膜形成工程によって形成した誘電体膜を種として、第２誘電体膜形成工程で微小な粒径で優れた結晶性の誘電体膜を得ることができる。 According to a first aspect of the present invention for solving the above-mentioned problems, a first dielectric film forming step of forming a dielectric film on one surface of a substrate by a sputtering method, and the first dielectric film forming step after the first dielectric film forming step. A second dielectric film forming step of forming a dielectric precursor film on the dielectric film formed by the dielectric film forming step and forming a dielectric film obtained by firing and crystallizing the dielectric precursor film. And a dielectric film manufacturing method characterized by comprising:
In the first aspect, a dielectric film having a small particle size can be formed by the first dielectric film forming step, and the dielectric film formed by the first dielectric film forming step is used as a seed. In the two dielectric film forming step, an excellent crystalline dielectric film can be obtained with a small particle size.

本発明の第２の態様は、前記第２誘電体膜形成工程では、ゾル−ゲル法又はＭＯＤ法を用いて前記誘電体膜を形成することを特徴とする第１の態様の誘電体膜の製造方法にある。
かかる第２の態様では、第２誘電体膜形成工程でゾル−ゲル法又はＭＯＤ法を用いることで、スパッタリング法のみで誘電体膜を形成するのに比べて製造コストを低減させることができる。 According to a second aspect of the present invention, in the second dielectric film forming step, the dielectric film is formed by using a sol-gel method or a MOD method. In the manufacturing method.
In the second aspect, by using the sol-gel method or the MOD method in the second dielectric film forming step, the manufacturing cost can be reduced as compared with the case where the dielectric film is formed only by the sputtering method.

本発明の第３の態様は、前記第１誘電体膜形成工程では、前記基板の一方面の周縁部を含む全面に亘って形成すると共に、前記第２誘電体膜形成工程では、前記基板の一方面の前記周縁部以外の領域に形成することを特徴とする第１又は２の態様の誘電体膜の製造方法にある。
かかる第３の態様では、第２誘電体膜形成工程で誘電体膜を焼成して形成する際に、基盤の周縁部が露出された領域が存在しないため、熱吸収の差によって基盤の面内で加熱温度を均一にすることができる。これにより、第２誘電体膜形成工程での焼成時に面内で均一な結晶性を有する誘電体膜を形成することができる。また、全ての誘電体膜を基板の一方面の周縁部を含む全面に亘って形成しないため、基板の周縁部での誘電体膜の剥離を防止することができると共に、誘電体膜が基板の裏面側に回り込むのを減少させて、基板の汚染を防止することができる。 According to a third aspect of the present invention, in the first dielectric film forming step, the first dielectric film forming step is formed over the entire surface including a peripheral portion of one surface of the substrate, and in the second dielectric film forming step, The dielectric film manufacturing method according to the first or second aspect is characterized in that the dielectric film is formed in a region other than the peripheral portion on one side.
In the third aspect, when the dielectric film is baked and formed in the second dielectric film forming step, there is no region where the peripheral edge of the substrate is exposed. The heating temperature can be made uniform. As a result, a dielectric film having uniform crystallinity within the surface can be formed during firing in the second dielectric film forming step. Further, since all the dielectric films are not formed over the entire surface including the peripheral portion of one surface of the substrate, it is possible to prevent the dielectric film from being peeled off at the peripheral portion of the substrate, and the dielectric film is formed on the substrate. Contamination of the substrate can be prevented by reducing wraparound to the back side.

本発明の第４の態様は、前記第２誘電体膜形成工程では、前記誘電体前駆体膜となる塗布液を前記基板の一方面の全面に亘って塗布した後、前記基板の周縁部の前記塗布液を除去して前記誘電体前駆体膜を形成することを特徴とする第３の態様の誘電体膜の製造方法にある。
かかる第４の態様では、基板の周縁部に塗布した塗布液を選択的に容易に除去することができる。 According to a fourth aspect of the present invention, in the second dielectric film forming step, a coating liquid to be the dielectric precursor film is applied over the entire surface of one surface of the substrate, and then the peripheral portion of the substrate is formed. In the dielectric film manufacturing method of the third aspect, the coating liquid is removed to form the dielectric precursor film.
In the fourth aspect, the coating liquid applied to the peripheral edge of the substrate can be selectively removed easily.

本発明の第５の態様は、前記塗布液の除去をリンスすることにより行うことを特徴とする第４の態様の誘電体膜の製造方法にある。
かかる第５の態様では、基板の周縁部に塗布した塗布液を選択的に容易に除去することができる。 According to a fifth aspect of the present invention, there is provided the dielectric film manufacturing method according to the fourth aspect, wherein the coating liquid is removed by rinsing.
In the fifth aspect, the coating liquid applied to the peripheral edge of the substrate can be selectively removed easily.

本発明の第６の態様は、前記基板の一方面には、金属膜が設けられていると共に、前記金属膜上に前記誘電体膜を形成することを特徴とする第１〜５の何れかの態様の誘電体膜の製造方法にある。
かかる第６の態様では、基板の一方面に金属膜が設けられている場合にも、第１誘電体膜形成工程によって、結晶性に優れた誘電体膜を形成することができる。また、基板の一方面に金属膜が設けられている場合には、熱吸収の差が大きくなるものの、第１誘電体膜形成工程によって基板の一方面の周縁部を含む全面に亘って形成することで、基板の周縁部が露出された領域が存在しないため、面内で均一な結晶性を有する誘電体膜を積層形成することができる。 According to a sixth aspect of the present invention, in any one of the first to fifth aspects, a metal film is provided on one surface of the substrate, and the dielectric film is formed on the metal film. The method for manufacturing a dielectric film according to the above aspect is provided.
In the sixth aspect, even when a metal film is provided on one surface of the substrate, a dielectric film having excellent crystallinity can be formed by the first dielectric film forming step. Further, when a metal film is provided on one surface of the substrate, the difference in heat absorption increases, but the first dielectric film forming step forms the entire surface including the peripheral portion of the one surface of the substrate. Thus, since there is no region where the peripheral edge of the substrate is exposed, a dielectric film having uniform crystallinity can be formed in a plane.

本発明の第７の態様は、前記基板上に下電極を形成する工程と、該下電極上に圧電体層を形成する工程と、該圧電体層上に上電極を形成する工程とを具備し、前記圧電体層を形成する工程が、第１〜６の何れかの態様の製造方法により製造された誘電体膜を製造する方法であることを特徴とする圧電素子の製造方法にある。
かかる第７の態様では、結晶性に優れ、変位特性に優れた圧電素子を低コストで形成することができる。 A seventh aspect of the present invention comprises a step of forming a lower electrode on the substrate, a step of forming a piezoelectric layer on the lower electrode, and a step of forming an upper electrode on the piezoelectric layer. The step of forming the piezoelectric layer is a method for manufacturing a dielectric film manufactured by the manufacturing method according to any one of the first to sixth aspects.
In the seventh aspect, a piezoelectric element having excellent crystallinity and excellent displacement characteristics can be formed at low cost.

本発明の第８の態様は、第７の態様の製造方法により製造された圧電素子を用いることを特徴とする液体噴射ヘッドの製造方法にある。
かかる第８の態様では、液体噴射特性を向上してコストを低減した液体噴射ヘッドを実現できる。 According to an eighth aspect of the present invention, there is provided a liquid ejecting head manufacturing method using the piezoelectric element manufactured by the manufacturing method according to the seventh aspect.
In the eighth aspect, it is possible to realize a liquid ejecting head with improved liquid ejecting characteristics and reduced cost.

以下に本発明を実施形態に基づいて詳細に説明する。
（実施形態１）
図１は、本発明の実施形態１に係る液体噴射ヘッドの一例であるインクジェット式記録ヘッドの概略構成を示す分解斜視図であり、図２は、図１の平面図及びそのＡ−Ａ′断面図である。 Hereinafter, the present invention will be described in detail based on embodiments.
(Embodiment 1)
FIG. 1 is an exploded perspective view showing a schematic configuration of an ink jet recording head which is an example of a liquid ejecting head according to Embodiment 1 of the present invention. FIG. 2 is a plan view of FIG. FIG.

図示するように、流路形成基板１０は、本実施形態では結晶面方位が（１１０）面のシリコン単結晶基板からなり、その一方の面には予め熱酸化によって二酸化シリコンからなる厚さ０．５〜２μｍの弾性膜５０が形成されている。 As shown in the drawing, the flow path forming substrate 10 is made of a silicon single crystal substrate having a crystal plane orientation of (110) in this embodiment, and one surface thereof has a thickness of 0. An elastic film 50 of 5 to 2 μm is formed.

流路形成基板１０には、他方面側から異方性エッチングすることにより、複数の隔壁１１により区画された複数の圧力発生室１２がその幅方向（短手方向）に並設されている。また、流路形成基板１０の圧力発生室１２の長手方向外側の領域には連通部１３が形成され、連通部１３と各圧力発生室１２とが、圧力発生室１２毎に設けられたインク供給路１４を介して連通されている。連通部１３は、後述する保護基板３０のリザーバ部３１と連通して各圧力発生室１２の共通の液体室となるリザーバ１００の一部を構成する。インク供給路１４は、圧力発生室１２よりも狭い幅で形成されており、連通部１３から圧力発生室１２に流入するインクの流路抵抗を一定に保持している。なお、本実施形態では、流路の幅を片側から絞ることでインク供給路１４を形成したが、流路の幅を両側から絞ることでインク供給路を形成してもよい。また、流路の幅を絞るのではなく、厚さ方向から絞ることでインク供給路を形成してもよい。 A plurality of pressure generating chambers 12 partitioned by a plurality of partition walls 11 are arranged in parallel in the width direction (short direction) on the flow path forming substrate 10 by anisotropic etching from the other surface side. Further, a communication portion 13 is formed in a region outside the longitudinal direction of the pressure generation chamber 12 of the flow path forming substrate 10, and the communication portion 13 and each pressure generation chamber 12 are provided for each pressure generation chamber 12. Communication is made via a path 14. The communication part 13 communicates with a reservoir part 31 of the protective substrate 30 to be described later and constitutes a part of the reservoir 100 serving as a common liquid chamber for the pressure generating chambers 12. The ink supply path 14 is formed with a narrower width than the pressure generation chamber 12, and maintains a constant flow path resistance of ink flowing into the pressure generation chamber 12 from the communication portion 13. In this embodiment, the ink supply path 14 is formed by narrowing the width of the flow path from one side. However, the ink supply path may be formed by narrowing the width of the flow path from both sides. Further, the ink supply path may be formed by narrowing from the thickness direction instead of narrowing the width of the flow path.

また、流路形成基板１０の開口面側には、各圧力発生室１２のインク供給路１４とは反対側の端部近傍に連通するノズル開口２１が穿設されたノズルプレート２０が、接着剤や熱溶着フィルム等によって固着されている。なお、ノズルプレート２０は、例えば、ガラスセラミックス、シリコン単結晶基板、ステンレス鋼等からなる。 Further, on the opening surface side of the flow path forming substrate 10, a nozzle plate 20 having a nozzle opening 21 communicating with the vicinity of the end of each pressure generating chamber 12 on the side opposite to the ink supply path 14 is provided with an adhesive. Or a heat-welded film or the like. The nozzle plate 20 is made of, for example, glass ceramics, a silicon single crystal substrate, stainless steel, or the like.

一方、流路形成基板１０の開口面とは反対側には、上述したように、二酸化シリコンからなり厚さが例えば、約１．０μｍの弾性膜５０が形成され、この弾性膜５０上には、酸化ジルコニウム（ＺｒＯ_２）等からなり厚さが例えば、約０．４μｍの絶縁体膜５５が積層形成されている。また、この絶縁体膜５５上には、厚さが約０．１〜０．５μｍの下電極膜６０と、誘電体膜の一例であるチタン酸ジルコン酸鉛（ＰＺＴ）等からなり厚さが例えば、約１．１μｍの圧電体層７０と、金、白金又はイリジウム等からなり厚さが例えば、約０．０５μｍの上電極膜８０とが、後述するプロセスで積層形成されて、圧電素子３００を構成している。 On the other hand, an elastic film 50 made of silicon dioxide and having a thickness of, for example, about 1.0 μm is formed on the side opposite to the opening surface of the flow path forming substrate 10. An insulator film 55 made of zirconium oxide (ZrO ₂ ) or the like and having a thickness of, for example, about 0.4 μm is laminated. On the insulator film 55, the lower electrode film 60 having a thickness of about 0.1 to 0.5 μm and lead zirconate titanate (PZT) which is an example of a dielectric film are formed. For example, a piezoelectric layer 70 having a thickness of about 1.1 μm and an upper electrode film 80 made of gold, platinum, iridium, or the like and having a thickness of, for example, about 0.05 μm are laminated and formed by a process described later, and the piezoelectric element 300 Is configured.

ここで、圧電素子３００は、下電極膜６０、圧電体層７０及び上電極膜８０を含む部分をいう。一般的には、圧電素子３００の何れか一方の電極を共通電極とし、他方の電極及び圧電体層７０を各圧力発生室１２毎にパターニングして構成する。そして、ここではパターニングされた何れか一方の電極及び圧電体層７０から構成され、両電極への電圧の印加により圧電歪みが生じる部分を圧電体能動部という。本実施形態では、下電極膜６０は圧電素子３００の共通電極とし、上電極膜８０を圧電素子３００の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。何れの場合においても、各圧力発生室１２毎に圧電体能動部が形成されていることになる。また、ここでは、圧電素子３００と当該圧電素子３００の駆動により変位が生じる振動板とを合わせて圧電アクチュエータと称する。なお、上述した例では、弾性膜５０、絶縁体膜５５及び下電極膜６０が振動板として作用するが、勿論これに限定されるものではなく、例えば、弾性膜５０及び絶縁体膜５５を設けずに、下電極膜６０のみが振動板として作用するようにしてもよい。 Here, the piezoelectric element 300 refers to a portion including the lower electrode film 60, the piezoelectric layer 70, and the upper electrode film 80. In general, one electrode of the piezoelectric element 300 is used as a common electrode, and the other electrode and the piezoelectric layer 70 are patterned for each pressure generating chamber 12. In addition, here, a portion that is configured by any one of the patterned electrodes and the piezoelectric layer 70 and in which piezoelectric distortion is generated by applying a voltage to both electrodes is referred to as a piezoelectric active portion. In this embodiment, the lower electrode film 60 is a common electrode of the piezoelectric element 300, and the upper electrode film 80 is an individual electrode of the piezoelectric element 300. However, there is no problem even if this is reversed for the convenience of the drive circuit and wiring. In any case, a piezoelectric active part is formed for each pressure generating chamber 12. Further, here, the piezoelectric element 300 and the vibration plate that is displaced by driving the piezoelectric element 300 are collectively referred to as a piezoelectric actuator. In the above-described example, the elastic film 50, the insulator film 55, and the lower electrode film 60 function as a diaphragm. However, the present invention is not limited to this, and for example, the elastic film 50 and the insulator film 55 are provided. Instead, only the lower electrode film 60 may act as a diaphragm.

また、本実施形態の圧電体層７０としては、下電極膜６０上に形成される電気機械変換作用を示す強誘電性セラミックス材料からなるペロブスカイト構造の結晶膜が挙げられる。圧電体層７０の材料としては、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）等の強誘電性圧電材料や、これに酸化ニオブ、酸化ニッケル又は酸化マグネシウム等の金属酸化物を添加したもの等が好適である。具体的には、チタン酸鉛（ＰｂＴｉＯ_３）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３）、ジルコニウム酸鉛（ＰｂＺｒＯ_３）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ），ＴｉＯ_３）ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ_３）又は、マグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ_３）等を用いることができる。本実施形態では、圧電体層７０として、チタン酸ジルコン酸鉛（ＰＺＴ）を用いた。 In addition, as the piezoelectric layer 70 of the present embodiment, a perovskite structure crystal film made of a ferroelectric ceramic material having an electromechanical conversion effect and formed on the lower electrode film 60 can be cited. As a material of the piezoelectric layer 70, for example, a ferroelectric piezoelectric material such as lead zirconate titanate (PZT) or a material obtained by adding a metal oxide such as niobium oxide, nickel oxide or magnesium oxide to the piezoelectric material is suitable. It is. Specifically, lead titanate (PbTiO ₃ ), lead zirconate titanate (Pb (Zr, Ti) O ₃ ), lead zirconate (PbZrO ₃ ), lead lanthanum titanate ((Pb, La), TiO ₃ ) ) Lead lanthanum zirconate titanate ((Pb, La) (Zr, Ti) O ₃ ) or lead zirconium titanate magnesium niobate (Pb (Zr, Ti) (Mg, Nb) O ₃ ) or the like is used. it can. In the present embodiment, lead zirconate titanate (PZT) is used as the piezoelectric layer 70.

また、圧電素子３００の個別電極である各上電極膜８０には、インク供給路１４側の端部近傍から引き出され、絶縁体膜５５上まで延設される、例えば、金（Ａｕ）等からなるリード電極９０が接続されている。 Further, each upper electrode film 80 that is an individual electrode of the piezoelectric element 300 is drawn from the vicinity of the end on the ink supply path 14 side and extended to the insulator film 55, for example, from gold (Au) or the like. Lead electrode 90 is connected.

このような圧電素子３００が形成された流路形成基板１０上には、リザーバ１００の少なくとも一部を構成するリザーバ部３１を有する保護基板３０が接着剤３５を介して接合されている。リザーバ部３１は、本実施形態では、保護基板３０を厚さ方向に貫通して圧力発生室１２の幅方向に亘って形成されており、上述のように流路形成基板１０の連通部１３と連通されて各圧力発生室１２の共通の液体室となるリザーバ１００を構成している。 On the flow path forming substrate 10 on which such a piezoelectric element 300 is formed, a protective substrate 30 having a reservoir portion 31 constituting at least a part of the reservoir 100 is bonded via an adhesive 35. In this embodiment, the reservoir portion 31 is formed across the protective substrate 30 in the thickness direction and across the width direction of the pressure generating chamber 12, and as described above, the reservoir portion 31 is connected to the communication portion 13 of the flow path forming substrate 10. A reservoir 100 is formed which communicates with each other and serves as a common liquid chamber for the pressure generating chambers 12.

また、保護基板３０の圧電素子３００に対向する領域には、圧電素子３００の運動を阻害しない程度の空間を有する圧電素子保持部３２が設けられている。保護基板３０は、圧電素子３００の運動を阻害しない程度の空間を有していればよく、当該空間は密封されていても、密封されていなくてもよい。 A piezoelectric element holding portion 32 having a space that does not hinder the movement of the piezoelectric element 300 is provided in a region of the protective substrate 30 that faces the piezoelectric element 300. The protective substrate 30 only needs to have a space that does not hinder the movement of the piezoelectric element 300, and the space may be sealed or unsealed.

このような保護基板３０としては、流路形成基板１０の熱膨張率と略同一の材料、例えば、ガラス、セラミック材料等を用いることが好ましく、本実施形態では、流路形成基板１０と同一材料のシリコン単結晶基板を用いて形成した。 As such a protective substrate 30, it is preferable to use substantially the same material as the coefficient of thermal expansion of the flow path forming substrate 10, for example, glass, ceramic material, etc. In this embodiment, the same material as the flow path forming substrate 10 is used. The silicon single crystal substrate was used.

また、保護基板３０には、保護基板３０を厚さ方向に貫通する貫通孔３３が設けられている。そして、各圧電素子３００から引き出されたリード電極９０の端部近傍は、貫通孔３３内に露出するように設けられている。 The protective substrate 30 is provided with a through hole 33 that penetrates the protective substrate 30 in the thickness direction. The vicinity of the end portion of the lead electrode 90 drawn from each piezoelectric element 300 is provided so as to be exposed in the through hole 33.

さらに、保護基板３０上には、並設された圧電素子３００を駆動するための駆動回路１２０が固定されている。この駆動回路１２０としては、例えば、回路基板や半導体集積回路（ＩＣ）等を用いることができる。そして、駆動回路１２０とリード電極９０とは、ボンディングワイヤ等の導電性ワイヤからなる接続配線１２１を介して電気的に接続されている。 Further, a drive circuit 120 for driving the piezoelectric elements 300 arranged in parallel is fixed on the protective substrate 30. For example, a circuit board or a semiconductor integrated circuit (IC) can be used as the drive circuit 120. The drive circuit 120 and the lead electrode 90 are electrically connected via a connection wiring 121 made of a conductive wire such as a bonding wire.

また、このような保護基板３０上には、封止膜４１及び固定板４２とからなるコンプライアンス基板４０が接合されている。ここで、封止膜４１は、剛性が低く可撓性を有する材料（例えば、厚さが６μｍのポリフェニレンサルファイド（ＰＰＳ）フィルム）からなり、この封止膜４１によってリザーバ部３１の一方面が封止されている。また、固定板４２は、金属等の硬質の材料（例えば、厚さが３０μｍのステンレス鋼（ＳＵＳ）等）で形成される。この固定板４２のリザーバ１００に対向する領域は、厚さ方向に完全に除去された開口部４３となっているため、リザーバ１００の一方面は可撓性を有する封止膜４１のみで封止されている。 In addition, a compliance substrate 40 including a sealing film 41 and a fixing plate 42 is bonded onto the protective substrate 30. Here, the sealing film 41 is made of a material having low rigidity and flexibility (for example, a polyphenylene sulfide (PPS) film having a thickness of 6 μm), and the sealing film 41 seals one surface of the reservoir portion 31. It has been stopped. The fixing plate 42 is made of a hard material such as metal (for example, stainless steel (SUS) having a thickness of 30 μm). Since the region of the fixing plate 42 facing the reservoir 100 is an opening 43 that is completely removed in the thickness direction, one surface of the reservoir 100 is sealed only with a flexible sealing film 41. Has been.

このような本実施形態のインクジェット式記録ヘッドでは、図示しない外部インク供給手段からインクを取り込み、リザーバ１００からノズル開口２１に至るまで内部をインクで満たした後、駆動回路１２０からの記録信号に従い、圧力発生室１２に対応するそれぞれの下電極膜６０と上電極膜８０との間に電圧を印加し、弾性膜５０、絶縁体膜５５、下電極膜６０及び圧電体層７０をたわみ変形させることにより、各圧力発生室１２内の圧力が高まりノズル開口２１からインク滴が吐出する。 In such an ink jet recording head of this embodiment, ink is taken in from an external ink supply means (not shown), filled with ink from the reservoir 100 to the nozzle opening 21, and then in accordance with a recording signal from the drive circuit 120. Applying a voltage between each of the lower electrode film 60 and the upper electrode film 80 corresponding to the pressure generation chamber 12 to bend and deform the elastic film 50, the insulator film 55, the lower electrode film 60, and the piezoelectric layer 70. As a result, the pressure in each pressure generating chamber 12 increases and ink droplets are ejected from the nozzle openings 21.

以下、このようなインクジェット式記録ヘッドの製造方法について、図３〜図７を参照して説明する。なお、図３は、インクジェット式記録ヘッドの製造方法を示す平面図であり、図４〜図７は、図３のＢ−Ｂ′断面図である。本実施形態では、図３（ａ）に示すように、１つのチップサイズの流路形成基板１０が複数一体的に形成されるシリコン単結晶基板からなる流路形成基板用ウェハ１１０を用いている。 Hereinafter, a method for manufacturing such an ink jet recording head will be described with reference to FIGS. FIG. 3 is a plan view showing a method for manufacturing an ink jet recording head, and FIGS. 4 to 7 are cross-sectional views taken along the line BB ′ of FIG. In this embodiment, as shown in FIG. 3A, a flow path forming substrate wafer 110 made of a silicon single crystal substrate on which a plurality of flow path forming substrates 10 of one chip size are integrally formed is used. .

まず、図４（ａ）に示すように、流路形成基板用ウェハ１１０を約１１００℃の拡散炉で熱酸化し、その表面に弾性膜５０となる二酸化シリコン膜５１を形成する。なお、本実施形態では、流路形成基板用ウェハ１１０として、厚さが約６２５μｍと比較的厚く剛性の高いシリコンウェハを用いている。 First, as shown in FIG. 4A, the flow path forming substrate wafer 110 is thermally oxidized in a diffusion furnace at about 1100 ° C. to form a silicon dioxide film 51 to be an elastic film 50 on the surface thereof. In the present embodiment, a silicon wafer having a relatively thick and high rigidity of about 625 μm is used as the flow path forming substrate wafer 110.

次いで、図４（ｂ）に示すように、弾性膜５０（二酸化シリコン膜５１）上に、ジルコニウム（Ｚｒ）層を形成後、例えば、５００〜１２００℃の拡散炉で熱酸化して酸化ジルコニウム（ＺｒＯ_２）からなる絶縁体膜５５を形成する。 Next, as shown in FIG. 4B, a zirconium (Zr) layer is formed on the elastic film 50 (silicon dioxide film 51), and then thermally oxidized in, for example, a diffusion furnace at 500 to 1200 ° C. to form zirconium oxide ( An insulator film 55 made of ZrO ₂ ) is formed.

次いで、図４（ｃ）に示すように、例えば、白金又はイリジウムとからなる下電極膜６０を絶縁体膜５５の全面に亘って形成する。下電極膜６０は、例えば、スパッタリング法により形成することができる。 Next, as shown in FIG. 4C, a lower electrode film 60 made of, for example, platinum or iridium is formed over the entire surface of the insulator film 55. The lower electrode film 60 can be formed by, for example, a sputtering method.

そして、下電極膜６０上に圧電体層７０を形成する。ここで、本実施形態では、誘電体膜をスパッタリング法により形成する第１誘電体膜形成工程と、第１誘電体膜形成工程の後に、当該第１誘電体膜形成工程で形成した誘電体膜上にゾル−ゲル法又はＭＯＤ法により誘電体膜を形成する第２誘電体膜形成工程とにより、複数層の誘電体膜からなる圧電体層７０を形成する。本実施形態では、第１誘電体膜形成工程によって、１層目の誘電体膜を形成した後、１層目の誘電体膜上に、第２誘電体膜形成工程を繰り返し行って複数層の誘電体膜を形成するようにした。また、第２誘電体膜形成工程では、金属有機物を触媒に溶解・分散したいわゆる塗布液（ゾル）を塗布乾燥してゲル化し、さらに高温で焼成することで金属酸化物からなる誘電体膜を得る、所謂ゾル−ゲル法を用いた。 Then, the piezoelectric layer 70 is formed on the lower electrode film 60. Here, in the present embodiment, a dielectric film formed in the first dielectric film forming step after the first dielectric film forming step of forming the dielectric film by a sputtering method and the first dielectric film forming step. A piezoelectric layer 70 composed of a plurality of dielectric films is formed by a second dielectric film forming step in which a dielectric film is formed by a sol-gel method or a MOD method. In the present embodiment, after the first dielectric film is formed by the first dielectric film forming process, the second dielectric film forming process is repeatedly performed on the first dielectric film to form a plurality of layers. A dielectric film was formed. In the second dielectric film forming step, a so-called coating liquid (sol) in which a metal organic substance is dissolved and dispersed in a catalyst is applied, dried, gelled, and further baked at a high temperature to form a dielectric film made of a metal oxide. The so-called sol-gel method obtained was used.

このような圧電体層７０の材料としては、本実施形態では、誘電体膜の一例としてチタン酸ジルコン酸鉛（ＰＺＴ）を用いるようにしたが、特にこれに限定されず、例えば、リラクサ強誘電体（例えば、ＰＭＮ−ＰＴ、ＰＺＮ-ＰＴ、ＰＮＮ-ＰＴ等）の他の圧電材料を用いてもよい。また、２層目以降の誘電体膜の製造方法は、ゾル−ゲル法に限定されず、例えば、ＭＯＤ（Metal-Organic Decomposition）法等を用いてもよい。 In this embodiment, lead zirconate titanate (PZT) is used as an example of the dielectric film as the material of the piezoelectric layer 70. However, the material is not particularly limited thereto. Other piezoelectric materials of the body (for example, PMN-PT, PZN-PT, PNN-PT, etc.) may be used. Further, the method for manufacturing the second and subsequent dielectric films is not limited to the sol-gel method, and for example, a MOD (Metal-Organic Decomposition) method or the like may be used.

圧電体層７０の具体的な形成手順としては、まず、図３（ｂ）及び図５（ａ）に示すように、第１誘電体膜形成工程によって１層目の誘電体膜７２ａをスパッタリング法により形成する。また、第１誘電体膜形成工程では、誘電体膜７２ａを流路形成基板用ウェハ１１０の一方面の周縁部を含む全面（下電極膜６０の全面）に亘って形成する。 As a specific procedure for forming the piezoelectric layer 70, first, as shown in FIG. 3B and FIG. 5A, the first dielectric film 72a is sputtered by the first dielectric film forming step. To form. In the first dielectric film forming step, the dielectric film 72 a is formed over the entire surface including the peripheral edge of one surface of the flow path forming substrate wafer 110 (the entire surface of the lower electrode film 60).

このように１層目の誘電体膜７２ａをスパッタリング法により形成することで、微小な粒径、例えば、約５０ｎｍ程度の粒径で形成することができる。また、スパッタリング法のパラメータを適宜規定することで、誘電体膜７２ａの結晶を菱面体晶系の（１００）面に優先配向させることができる。 Thus, by forming the first dielectric film 72a by the sputtering method, it can be formed with a minute particle size, for example, a particle size of about 50 nm. In addition, by appropriately defining the parameters of the sputtering method, the crystal of the dielectric film 72a can be preferentially oriented in the rhombohedral (100) plane.

そして、このような１層目の誘電体膜７２ａは、第２誘電体膜形成工程によって誘電体膜をゾル−ゲル法又はＭＯＤ法により形成する際の種として機能し、ゾル−ゲル法又はＭＯＤ法によって結晶性に優れた誘電体膜７２ｂを得ることができる。すなわち、スパッタリング法により形成した誘電体膜７２ａは、微小な粒径であるため、その後のゾル−ゲル法又はＭＯＤ法により誘電体膜を形成する際の種として機能し、ゾル−ゲル法及びＭＯＤ法により微小な粒径（例えば、約３００ｎｍ以下）の誘電体膜を形成することができる。また、第１誘電体膜形成工程により形成した１層目の誘電体膜７２ａが、第２誘電体膜形成工程でゾル−ゲル法又はＭＯＤ法により誘電体膜７２ｂを形成する際の種となるため、圧電体層７０をゾル−ゲル法又はＭＯＤ法のみで形成する場合に必要となる下電極膜６０上の種チタンが不要となる。これにより、下電極膜６０上に種チタンを形成する工程を簡略化して製造コストを低減することができる。 The first-layer dielectric film 72a functions as a seed when the dielectric film is formed by the sol-gel method or the MOD method in the second dielectric film formation step, and the sol-gel method or the MOD. The dielectric film 72b having excellent crystallinity can be obtained by the method. That is, since the dielectric film 72a formed by the sputtering method has a minute particle size, it functions as a seed for forming the dielectric film by the subsequent sol-gel method or MOD method. A dielectric film having a minute particle size (for example, about 300 nm or less) can be formed by this method. Further, the first dielectric film 72a formed by the first dielectric film forming step serves as a seed for forming the dielectric film 72b by the sol-gel method or the MOD method in the second dielectric film forming step. Therefore, the seed titanium on the lower electrode film 60 that is necessary when the piezoelectric layer 70 is formed only by the sol-gel method or the MOD method becomes unnecessary. Thereby, the process of forming seed titanium on the lower electrode film 60 can be simplified and the manufacturing cost can be reduced.

また、このようなゾル−ゲル法又はＭＯＤ法の種として機能する誘電体膜７２ａの厚さは、例えば、５０ｎｍ〜１００ｎｍ程度で十分である。このように、第１誘電体膜形成工程によって形成する誘電体膜の厚さを薄くすることで、製造時間を短縮して製造コストを低減することができる。 In addition, the thickness of the dielectric film 72a functioning as a seed for such a sol-gel method or MOD method is, for example, about 50 nm to 100 nm. Thus, by reducing the thickness of the dielectric film formed by the first dielectric film forming step, the manufacturing time can be shortened and the manufacturing cost can be reduced.

そして、図５（ｂ）に示すように、第１誘電体膜形成工程によって下電極膜６０上に１層目の誘電体膜７２ａを形成した段階で、下電極膜６０及び１層目の誘電体膜７２ａをそれらの側面が傾斜するように同時にパターニングする。なお、下電極膜６０及び１層目の誘電体膜７２ａのパターニングは、例えば、イオンミリング等のドライエッチングにより行うことができる。 Then, as shown in FIG. 5B, when the first dielectric film 72a is formed on the lower electrode film 60 by the first dielectric film formation step, the lower electrode film 60 and the first dielectric film are formed. The body film 72a is simultaneously patterned so that the side surfaces thereof are inclined. The patterning of the lower electrode film 60 and the first dielectric film 72a can be performed by dry etching such as ion milling, for example.

このように、下電極膜６０上に１層目の誘電体膜７２ａを形成した段階でこれらを同時にパターニングすることで、詳しくは後述する第２誘電体膜形成工程によって２層目以降の誘電体膜７２ｂを形成する際に、下電極膜６０及び１層目の誘電体膜７２ａが形成された部分とパターニングにより除去された部分との境界近傍において、下地の違いによる２層目以降の誘電体膜７２ｂの結晶性への悪影響を小さく、すなわち、緩和することができる。これにより、下電極膜６０とそれ以外の部分との境界近傍において、２層目の誘電体膜７２ｂの結晶成長が良好に進み、結晶性に優れた圧電体層７０を形成することができる。また、下電極膜６０及び１層目の誘電体膜７２ａの側面を傾斜させることで、２層目以降の誘電体膜７２ｂを形成する際の付き回りを向上することができる。これにより、密着性及び信頼性に優れた圧電体層７０を形成することができる。 In this manner, when the first dielectric film 72a is formed on the lower electrode film 60, these are simultaneously patterned, so that the second and subsequent dielectric films are formed in a second dielectric film forming process to be described in detail later. When forming the film 72b, in the vicinity of the boundary between the portion where the lower electrode film 60 and the first-layer dielectric film 72a are formed and the portion removed by patterning, the second and subsequent dielectric layers due to the difference in the base The adverse effect on the crystallinity of the film 72b can be reduced, that is, reduced. Thereby, in the vicinity of the boundary between the lower electrode film 60 and other portions, the crystal growth of the second dielectric film 72b proceeds well, and the piezoelectric layer 70 having excellent crystallinity can be formed. In addition, by tilting the side surfaces of the lower electrode film 60 and the first-layer dielectric film 72a, it is possible to improve the contact of the second-layer and subsequent dielectric films 72b. Thereby, the piezoelectric layer 70 having excellent adhesion and reliability can be formed.

また、下電極膜６０及び１層目の誘電体膜７２ａのパターニングは、後の工程で流路形成基板用ウェハ１１０を分割して１つのチップサイズの流路形成基板１０毎に分割した際に使用されない流路形成基板用ウェハ１１０の周縁部の不要部分に下電極膜６０及び１層目の誘電体膜７２ａが残留するように行う。 Further, the patterning of the lower electrode film 60 and the first dielectric film 72a is performed when the flow path forming substrate wafer 110 is divided into each chip-sized flow path forming substrate 10 in a later step. The lower electrode film 60 and the first dielectric film 72a remain in the unnecessary portion of the peripheral edge of the flow path forming substrate wafer 110 that is not used.

次に、第２誘電体膜形成工程によって、第１誘電体膜形成工程によって形成した誘電体膜７２ａ上に２層目以降の誘電体膜７２ｂをゾル−ゲル法又はＭＯＤ法により形成する。本実施形態では、２層目以降の誘電体膜７２ｂをゾル−ゲル法により形成した。具体的には、図３（ｃ）及び図５（ｃ）に示すように、流路形成基板用ウェハ１１０の一方面の１層目の誘電体膜７２ａ上に亘ってＰＺＴ前駆体である誘電体前駆体膜７１を成膜する。具体的には、１層目の誘電体膜７２ａが形成された流路形成基板用ウェハ１１０上の全面に亘って金属有機化合物を含むゾル（溶液）を塗布し、流路形成基板用ウェハ１１０の一方面の周縁部のゾルを除去する（塗布工程）。 Next, in the second dielectric film forming step, the second and subsequent dielectric films 72b are formed on the dielectric film 72a formed by the first dielectric film forming step by the sol-gel method or the MOD method. In the present embodiment, the second and subsequent dielectric films 72b are formed by a sol-gel method. Specifically, as shown in FIGS. 3C and 5C, a dielectric that is a PZT precursor is formed on the first dielectric film 72a on one surface of the flow path forming substrate wafer 110. A body precursor film 71 is formed. Specifically, a sol (solution) containing a metal organic compound is applied over the entire surface of the flow path forming substrate wafer 110 on which the first dielectric film 72a is formed, and the flow path forming substrate wafer 110 is then applied. The sol at the peripheral edge of one side of the film is removed (application process).

このようなゾルの塗布は、例えば、流路形成基板用ウェハ１１０を回転させながら、その中心領域にゾルを滴下する、所謂スピンコート法で行うことができる。また、流路形成基板用ウェハ１１０の一方面の周縁部に対応する領域のゾルの除去は、流路形成基板用ウェハ１１０を回転させながら、その周縁部にリンス液を滴下する、所謂エッジリンスにより行うことができる。 Such sol application can be performed, for example, by a so-called spin coating method in which the sol is dropped onto the central region of the flow path forming substrate wafer 110 while rotating. In addition, the removal of the sol in the region corresponding to the peripheral portion of one surface of the flow path forming substrate wafer 110 is a so-called edge rinse in which a rinse liquid is dropped on the peripheral portion while rotating the flow path forming substrate wafer 110. Can be performed.

次いで、この誘電体前駆体膜７１を所定温度に加熱して一定時間乾燥させる。例えば、本実施形態では、誘電体前駆体膜７１を１５０〜２００℃で５〜１５分保持することで乾燥することができる（乾燥工程）。 Next, the dielectric precursor film 71 is heated to a predetermined temperature and dried for a predetermined time. For example, in the present embodiment, the dielectric precursor film 71 can be dried by holding at 150 to 200 ° C. for 5 to 15 minutes (drying step).

次に、乾燥した誘電体前駆体膜７１を所定温度に加熱して一定時間保持することによって脱脂する（脱脂工程）。例えば、本実施形態では、誘電体前駆体膜７１を３００〜４００℃程度の温度に加熱して約５〜１０分保持することで脱脂した。なお、ここで言う脱脂とは、誘電体前駆体膜７１に含まれる有機成分を、例えば、ＮＯ_２、ＣＯ_２、Ｈ_２Ｏ等として離脱させることである。 Next, the dried dielectric precursor film 71 is degreased by heating it to a predetermined temperature and holding it for a certain time (degreasing step). For example, in this embodiment, the dielectric precursor film 71 is degreased by heating to a temperature of about 300 to 400 ° C. and holding it for about 5 to 10 minutes. Here, degreasing refers, the organic components contained in the dielectric precursor film 71, for _example, is to be detached as _{_{NO 2, CO 2, H 2}} O or the like.

次に、図５（ｄ）に示すように、誘電体前駆体膜７１を赤外線加熱炉で所定温度に加熱して一定時間保持することによって結晶化させ、２層目以降の誘電体膜７２ｂを形成する（焼成工程）。焼成工程では、誘電体前駆体膜７１を６５０〜７５０℃に加熱するのが好ましく、本実施形態では、７００℃で５分加熱するようにした。このように焼成温度及び焼成時間を所定の範囲とすることで優れた特性の誘電体膜７２ｂを得ることができる。 Next, as shown in FIG. 5D, the dielectric precursor film 71 is crystallized by heating it to a predetermined temperature in an infrared heating furnace and holding it for a certain period of time, and the second and subsequent dielectric films 72b are formed. Form (firing step). In the firing step, the dielectric precursor film 71 is preferably heated to 650 to 750 ° C. In this embodiment, the dielectric precursor film 71 is heated at 700 ° C. for 5 minutes. Thus, the dielectric film 72b having excellent characteristics can be obtained by setting the firing temperature and firing time within a predetermined range.

このような塗布工程、乾燥工程、脱脂工程及び焼成工程からなる第２誘電体膜形成工程を複数回繰り返すことで、図５（ｅ）に示すように複数層の誘電体膜７２ａ、７２ｂからなる所定厚さの圧電体層７０を形成する。例えば、ゾルの１回あたりの膜厚が０．１μｍ程度の場合には、例えば、１０層の誘電体膜７２ｂを形成した圧電体層７０全体の膜厚は、約１．１μｍ程度となる。 By repeating the second dielectric film forming process consisting of such a coating process, a drying process, a degreasing process, and a baking process a plurality of times, a plurality of dielectric films 72a and 72b are formed as shown in FIG. A piezoelectric layer 70 having a predetermined thickness is formed. For example, when the film thickness per sol is about 0.1 μm, for example, the entire film thickness of the piezoelectric layer 70 on which the ten dielectric films 72b are formed is about 1.1 μm.

このように、第２誘電体膜形成工程でゾル−ゲル法又はＭＯＤ法により２層目以降の誘電体膜７２ｂを形成すると、第１誘電体膜形成工程でスパッタリング法により形成した１層目の誘電体膜７２ａが種として機能し、微小な粒径で且つ菱面体晶系の（１００）面に優先配向させた優れた結晶性の誘電体膜７２ｂを得ることができる。 As described above, when the second and subsequent dielectric films 72b are formed by the sol-gel method or the MOD method in the second dielectric film forming step, the first layer formed by the sputtering method in the first dielectric film forming step. The dielectric film 72a functions as a seed, and an excellent crystalline dielectric film 72b having a minute particle size and preferentially oriented in the rhombohedral (100) plane can be obtained.

また、第２誘電体膜形成工程でゾル−ゲル法又はＭＯＤ法により２層目以降の誘電体膜７２ｂを形成する際に、１層目の誘電体膜７２ａが流路形成基板用ウェハ１１０の一方面の周縁部を含む全面に亘って設けられているため、２層目以降の誘電体前駆体膜７１を焼成する際に下電極膜６０が露出された領域を無くして、熱吸収の差、より詳細には赤外線吸収の差を無くして、流路形成基板用ウェハ１１０の面内での結晶性のばらつきを減少させた誘電体膜７２ｂを得ることができる。また、１層目の誘電体膜７２ａを流路形成基板用ウェハ１１０の一方面の周縁部を含む全面に亘って形成し、２層目以降の誘電体前駆体膜７１を流路形成基板用ウェハ１１０の一方面の周縁部以外の領域に塗布することで、誘電体膜７２ａ、７２ｂによる流路形成基板用ウェハ１１０の裏面への汚染を減少させることができると共に、流路形成基板用ウェハ１１０の外周側での誘電体膜７２ｂの剥離を防止することができる。すなわち、例えば、第１誘電体膜形成工程によって１層目の誘電体膜７２ａを流路形成基板用ウェハ１１０の一方面の周縁部以外の領域に設けた場合、流路形成基板用ウェハ１１０の周縁部で下電極膜６０が露出されてしまう。そして、第２誘電体膜形成工程によって２層目以降の誘電体膜７２ｂをゾル−ゲル法又はＭＯＤ法により焼成して形成すると、下電極膜６０が露出された領域と、１層目の誘電体膜７２ａが設けられた領域とで、熱吸収の差、より詳細には赤外線吸収の差が生じてしまい、２層目以降の誘電体膜７２ａの面内での焼成温度にばらつきが生じて、結晶性にばらつきが生じてしまう。また、例えば、全ての誘電体膜７２ａ、７２ｂを流路形成基板用ウェハ１１０の一方面の周縁部を含む全面に亘って形成した場合には、流路形成基板用ウェハ１１０の周縁部で誘電体膜７２ａ、７２ｂの剥離が発生してしまうと共に、剥離した誘電体膜７２ａ、７２ｂによる汚染や、流路形成基板用ウェハ１１０の裏面側へのゾルによる汚染などが生じてしまう。 Further, when the second dielectric film 72b is formed by the sol-gel method or the MOD method in the second dielectric film forming step, the first dielectric film 72a is formed on the flow path forming substrate wafer 110. Since it is provided over the entire surface including the peripheral portion of one surface, the region where the lower electrode film 60 is exposed when the second and subsequent dielectric precursor films 71 are fired is eliminated, and the difference in heat absorption More specifically, it is possible to obtain the dielectric film 72b in which the difference in the infrared absorption is eliminated and the variation in crystallinity in the plane of the flow path forming substrate wafer 110 is reduced. Further, the first dielectric film 72a is formed over the entire surface including the peripheral portion of one surface of the flow path forming substrate wafer 110, and the second and subsequent dielectric precursor films 71 are formed for the flow path forming substrate. By applying to the region other than the peripheral portion of one surface of the wafer 110, contamination of the back surface of the flow path forming substrate wafer 110 by the dielectric films 72a and 72b can be reduced, and the flow path forming substrate wafer The peeling of the dielectric film 72b on the outer peripheral side of 110 can be prevented. That is, for example, when the first dielectric film 72a is provided in a region other than the peripheral portion of one surface of the flow path forming substrate wafer 110 by the first dielectric film forming process, The lower electrode film 60 is exposed at the peripheral edge. Then, when the second and subsequent dielectric films 72b are baked and formed by the sol-gel method or the MOD method in the second dielectric film forming step, the region where the lower electrode film 60 is exposed and the first dielectric layer are formed. A difference in heat absorption, more specifically, a difference in infrared absorption occurs between the region where the body film 72a is provided, and variation occurs in the firing temperature in the surface of the dielectric film 72a in the second and subsequent layers. Variation in crystallinity occurs. Further, for example, when all the dielectric films 72 a and 72 b are formed over the entire surface including the peripheral portion of one surface of the flow path forming substrate wafer 110, the dielectric is formed at the peripheral portion of the flow path forming substrate wafer 110. The body films 72a and 72b are peeled off, and the peeled dielectric films 72a and 72b are contaminated, and the back surface side of the flow path forming substrate wafer 110 is contaminated with sol.

なお、本実施形態では、第１誘電体膜形成工程で１層目の誘電体膜７２ａを下電極膜６０と共にパターニングするようにしたため、第２誘電体膜形成工程で２層目以降の誘電体膜７２ｂを形成する際に、誘電体前駆体膜７１の下地として１層目の誘電体膜７２ａと絶縁体膜５５とが存在するが、ゾルを塗布した際に、下電極膜６０や絶縁体膜５５が露出された領域がなくなるため、誘電体前駆体膜７１を焼成した際の焼成温度の違いによる結晶性のばらつきも抑えることができる。なお、下電極膜６０及び１層目の誘電体膜７２ａをパターニングした際に、圧電素子３００が形成される領域の近傍に下電極膜６０を残留させてダミー下電極膜を形成することで、焼成時の結晶性のばらつきを確実に防止することができる。 In the present embodiment, since the first dielectric film 72a is patterned together with the lower electrode film 60 in the first dielectric film forming step, the second and subsequent dielectric layers are formed in the second dielectric film forming step. When the film 72b is formed, the first dielectric film 72a and the insulator film 55 exist as the base of the dielectric precursor film 71. When the sol is applied, the lower electrode film 60 and the insulator are provided. Since there is no region where the film 55 is exposed, variation in crystallinity due to a difference in firing temperature when the dielectric precursor film 71 is fired can be suppressed. By patterning the lower electrode film 60 and the first dielectric film 72a, the dummy electrode film is formed by leaving the lower electrode film 60 in the vicinity of the region where the piezoelectric element 300 is formed, Variations in crystallinity during firing can be reliably prevented.

そして、図５（ａ）〜図５（ｅ）に示す工程によって圧電体層７０を形成した後は、図６（ａ）に示すように、例えば、イリジウムからなる上電極膜８０を流路形成基板１０の全面に形成し、圧電体層７０及び上電極膜８０を、各圧力発生室１２に対向する領域にパターニングして圧電素子３００を形成する。 Then, after the piezoelectric layer 70 is formed by the steps shown in FIGS. 5A to 5E, the upper electrode film 80 made of, for example, iridium is formed as a flow path as shown in FIG. 6A. The piezoelectric element 300 is formed by patterning the piezoelectric layer 70 and the upper electrode film 80 on the entire surface of the substrate 10 in regions facing the pressure generating chambers 12.

次に、リード電極９０を形成する。具体的には、図６（ｂ）に示すように、流路形成基板１０の全面に亘って、例えば、金（Ａｕ）等からなるリード電極９０を形成後、例えば、レジスト等からなるマスクパターン（図示なし）を介して各圧電素子３００毎にパターニングすることで形成される。 Next, the lead electrode 90 is formed. Specifically, as shown in FIG. 6B, after forming the lead electrode 90 made of, for example, gold (Au) over the entire surface of the flow path forming substrate 10, for example, a mask pattern made of resist or the like. It is formed by patterning each piezoelectric element 300 via (not shown).

次に、図６（ｃ）に示すように、パターニングされた複数の圧電素子３００を保持する保護基板用ウェハ１３０を、流路形成基板１０上に例えば接着剤３５によって接合する。なお、保護基板用ウェハ１３０には、リザーバ部３１、圧電素子保持部３２等が予め形成されている。また、保護基板用ウェハ１３０は、例えば、４００μｍ程度の厚さを有するシリコン単結晶基板からなり、保護基板用ウェハ１３０を接合することで流路形成基板用ウェハ１１０の剛性は著しく向上することになる。 Next, as shown in FIG. 6C, a protective substrate wafer 130 holding a plurality of patterned piezoelectric elements 300 is bonded onto the flow path forming substrate 10 by, for example, an adhesive 35. The protective substrate wafer 130 is preliminarily formed with a reservoir portion 31, a piezoelectric element holding portion 32, and the like. Further, the protective substrate wafer 130 is made of, for example, a silicon single crystal substrate having a thickness of about 400 μm, and the rigidity of the flow path forming substrate wafer 110 is remarkably improved by bonding the protective substrate wafer 130. Become.

次いで、図７（ａ）に示すように、流路形成基板用ウェハ１１０をある程度の厚さとなるまで研磨した後、さらにフッ硝酸によってウェットエッチングすることにより流路形成基板用ウェハ１１０を所定の厚みにする。例えば、本実施形態では、研磨及びウェットエッチングによって、流路形成基板用ウェハ１１０を、約７０μｍの厚さとなるように加工した。 Next, as shown in FIG. 7A, after the flow path forming substrate wafer 110 is polished to a certain thickness, it is further wet-etched with hydrofluoric acid so that the flow path forming substrate wafer 110 has a predetermined thickness. To. For example, in this embodiment, the flow path forming substrate wafer 110 is processed to have a thickness of about 70 μm by polishing and wet etching.

次に、図７（ｂ）に示すように、流路形成基板用ウェハ１１０上に、例えば、窒化シリコン（ＳｉＮ）からなるマスク膜５２を新たに形成し、所定形状にパターニングする。そして、図７（ｃ）に示すように、流路形成基板用ウェハ１１０をマスク膜５２を介してＫＯＨ等のアルカリ溶液を用いた異方性エッチング（ウェットエッチング）することにより、圧力発生室１２、連通部１３及びインク供給路１４を形成する。 Next, as shown in FIG. 7B, a mask film 52 made of, for example, silicon nitride (SiN) is newly formed on the flow path forming substrate wafer 110 and patterned into a predetermined shape. Then, as shown in FIG. 7C, the pressure generating chamber 12 is obtained by anisotropically etching (wet etching) the flow path forming substrate wafer 110 using an alkaline solution such as KOH through the mask film 52. The communication part 13 and the ink supply path 14 are formed.

その後は、流路形成基板用ウェハ１１０の圧力発生室１２が開口する面側のマスク膜５２を除去し、流路形成基板用ウェハ１１０及び保護基板用ウェハ１３０の周縁部の不要部分を、例えば、ダイシング等により切断することによって除去する。そして、流路形成基板用ウェハ１１０の保護基板用ウェハ１３０とは反対側の面にノズル開口２１が穿設されたノズルプレート２０を接合すると共に、保護基板用ウェハ１３０にコンプライアンス基板４０を接合し、これら流路形成基板用ウェハ１１０等を、図１に示すような一つのチップサイズの流路形成基板１０等に分割することによって上述した構造のインクジェット式記録ヘッドが製造される。 Thereafter, the mask film 52 on the surface side where the pressure generating chamber 12 of the flow path forming substrate wafer 110 is opened is removed, and unnecessary portions of the peripheral portions of the flow path forming substrate wafer 110 and the protective substrate wafer 130 are, for example, It is removed by cutting by dicing or the like. The nozzle plate 20 having the nozzle openings 21 formed on the surface of the flow path forming substrate wafer 110 opposite to the protective substrate wafer 130 is bonded, and the compliance substrate 40 is bonded to the protective substrate wafer 130. The ink jet type recording head having the above-described structure is manufactured by dividing the flow path forming substrate wafer 110 and the like into a single chip size flow path forming substrate 10 as shown in FIG.

（他の実施形態）
以上、本発明の実施形態１を説明したが、インクジェット式記録ヘッドの基本的構成は上述したものに限定されるものではない。例えば、上述した実施形態１では、第２誘電体膜形成工程によって２層目以降の誘電体膜７２ｂを塗布工程、乾燥工程、脱脂工程及び焼成工程を行って形成するようにしたが、特にこれに限定されず、例えば、塗布工程、乾燥工程及び脱脂工程を複数回、例えば、２回繰り返し行った後、複数層（２層）の誘電体前駆体膜を同時に焼成することで誘電体膜７２ｂを形成するようにしてもよい。 (Other embodiments)
The first embodiment of the present invention has been described above, but the basic configuration of the ink jet recording head is not limited to that described above. For example, in Embodiment 1 described above, the second and subsequent dielectric films 72b are formed by performing the coating process, the drying process, the degreasing process, and the baking process in the second dielectric film forming process. For example, after repeatedly performing the coating process, the drying process, and the degreasing process a plurality of times, for example, twice, a plurality of layers (two layers) of the dielectric precursor film are simultaneously fired, thereby the dielectric film 72b. May be formed.

また、上述した実施形態１では、第１誘電体膜形成工程によって、流路形成基板用ウェハ１１０の一方面の周縁部を含む全面に亘って誘電体膜７２ａを形成した後、第２誘電体膜形成工程によって、流路形成基板用ウェハ１１０の一方面の周縁部以外の領域に誘電体膜７２ｂを形成するようにしたが、特にこれに限定されず、例えば、第１誘電体膜形成工程及び第２誘電体膜形成工程で、誘電体膜７２ａ、７２ｂを流路形成基板用ウェハ１１０の一方面の周縁部を含む全面に亘って形成するようにしてもよい。このような場合であっても、結晶性が良好で変異特性に優れた誘電体膜を形成することができると共に、微細な結晶粒で微細加工を行うことができ、且つ製造時間を短縮して製造コストを低減させることができる。 In the first embodiment described above, the dielectric film 72a is formed over the entire surface including the peripheral edge of one surface of the flow path forming substrate wafer 110 by the first dielectric film forming step, and then the second dielectric film is formed. Although the dielectric film 72b is formed in the region other than the peripheral portion of the one surface of the flow path forming substrate wafer 110 by the film forming process, the present invention is not particularly limited thereto. For example, the first dielectric film forming process In the second dielectric film forming step, the dielectric films 72 a and 72 b may be formed over the entire surface including the peripheral portion of one surface of the flow path forming substrate wafer 110. Even in such a case, a dielectric film having good crystallinity and excellent mutation characteristics can be formed, fine processing can be performed with fine crystal grains, and manufacturing time can be shortened. Manufacturing cost can be reduced.

さらに、上述した実施形態１では、白金又はイリジウムからなる下電極膜６０を例示したが、特にこれに限定されず、例えば、下電極膜として、流路形成基板用ウェハ１１０との密着性を向上する密着層を設けるようにしてもよい。このような密着層としては、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）及びタングステン（Ｗ）からなる群から選択される少なくとも一つの元素を主成分とするものが挙げられる。 Furthermore, in Embodiment 1 described above, the lower electrode film 60 made of platinum or iridium is exemplified, but the present invention is not particularly limited thereto. For example, as the lower electrode film, adhesion to the flow path forming substrate wafer 110 is improved. An adhesion layer may be provided. As such an adhesion layer, for example, at least one element selected from the group consisting of titanium (Ti), chromium (Cr), tantalum (Ta), zirconium (Zr), and tungsten (W) is a main component. Things.

なお、上述した実施形態１では、液体噴射ヘッドの一例としてインクジェット式記録ヘッドを挙げて説明したが、本発明は広く液体噴射ヘッド全般を対象としたものであり、インク以外の液体を噴射する液体噴射ヘッドにも勿論適用することができる。その他の液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる各種の記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ＥＬディスプレー、ＦＥＤ（電界放出ディスプレー）等の電極形成に用いられる電極材料噴射ヘッド、バイオｃｈｉｐ製造に用いられる生体有機物噴射ヘッド等が挙げられる。 In the first embodiment described above, an ink jet recording head has been described as an example of a liquid ejecting head. However, the present invention is widely intended for all liquid ejecting heads, and is a liquid ejecting a liquid other than ink. Of course, the present invention can also be applied to an ejection head. Other liquid ejecting heads include, for example, various recording heads used in image recording apparatuses such as printers, color material ejecting heads used in the manufacture of color filters such as liquid crystal displays, organic EL displays, and FEDs (field emission displays). Examples thereof include an electrode material ejection head used for electrode formation, a bioorganic matter ejection head used for biochip production, and the like.

また、本発明は、圧電体素子を有する液体噴射ヘッドの製造方法に限定されるものではない。即ち、本発明は、圧電材料からなる圧電体層の製造方法に限定されず、あらゆる誘電材料からなる誘電体膜の製造方法に適用できることは言うまでもない。 Further, the present invention is not limited to a method for manufacturing a liquid jet head having a piezoelectric element. That is, it goes without saying that the present invention is not limited to a method for manufacturing a piezoelectric layer made of a piezoelectric material, but can be applied to a method for manufacturing a dielectric film made of any dielectric material.

実施形態１に係る記録ヘッドの概略構成を示す分解斜視図である。FIG. 2 is an exploded perspective view illustrating a schematic configuration of the recording head according to the first embodiment. 実施形態１に係る記録ヘッドの平面図及び断面図である。2A and 2B are a plan view and a cross-sectional view of the recording head according to the first embodiment. 実施形態１に係る記録ヘッドの製造方法を示す平面図である。6 is a plan view illustrating the method for manufacturing the recording head according to Embodiment 1. FIG. 実施形態１に係る記録ヘッドの製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment. 実施形態１に係る記録ヘッドの製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment. 実施形態１に係る記録ヘッドの製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment. 実施形態１に係る記録ヘッドの製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment.

符号の説明Explanation of symbols

１０流路形成基板、１２圧力発生室、１３連通部、１４インク供給路、２０ノズルプレート、２１ノズル開口、３０保護基板、３１リザーバ部、３２圧電素子保持部、４０コンプライアンス基板、６０下電極膜、７０圧電体層、７１誘電体前駆体膜、７２ａ、７２ｂ誘電体膜、８０上電極膜、９０リード電極、１００リザーバ、１１０流路形成基板用ウェハ、１２０駆動回路、１２１接続配線、１３０保護基板用ウェハ、３００圧電素子 DESCRIPTION OF SYMBOLS 10 Flow path formation board | substrate, 12 Pressure generation chamber, 13 Communication part, 14 Ink supply path, 20 Nozzle plate, 21 Nozzle opening, 30 Protection board, 31 Reservoir part, 32 Piezoelectric element holding part, 40 Compliance board, 60 Lower electrode film 70 Piezoelectric layer, 71 Dielectric precursor film, 72a, 72b Dielectric film, 80 Upper electrode film, 90 Lead electrode, 100 Reservoir, 110 Flow path forming substrate wafer, 120 Drive circuit, 121 Connection wiring, 130 Protection Substrate wafer, 300 piezoelectric element

Claims

基板の一方面に誘電体膜をスパッタリング法により形成する第１誘電体膜形成工程と、該第１誘電体膜形成工程の後に当該第１誘電体膜形成工程により形成した前記誘電体膜上に誘電体前駆体膜を形成すると共に該誘電体前駆体膜を焼成して結晶化させた誘電体膜を形成する第２誘電体膜形成工程とを具備することを特徴とする誘電体膜の製造方法。 A first dielectric film forming step of forming a dielectric film on one surface of the substrate by a sputtering method; and on the dielectric film formed by the first dielectric film forming step after the first dielectric film forming step. And a second dielectric film forming step of forming a dielectric precursor film and forming a dielectric film obtained by firing and crystallizing the dielectric precursor film. Method.

前記第２誘電体膜形成工程では、ゾル−ゲル法又はＭＯＤ法を用いて前記誘電体膜を形成することを特徴とする請求項１記載の誘電体膜の製造方法。 2. The method of manufacturing a dielectric film according to claim 1, wherein in the second dielectric film forming step, the dielectric film is formed using a sol-gel method or a MOD method.

前記第１誘電体膜形成工程では、前記基板の一方面の周縁部を含む全面に亘って形成すると共に、前記第２誘電体膜形成工程では、前記基板の一方面の前記周縁部以外の領域に形成することを特徴とする請求項１又は２記載の誘電体膜の製造方法。 In the first dielectric film forming step, the entire surface including the peripheral portion of one surface of the substrate is formed, and in the second dielectric film forming step, a region other than the peripheral portion of the one surface of the substrate is formed. 3. The method of manufacturing a dielectric film according to claim 1, wherein the dielectric film is formed as follows.

前記第２誘電体膜形成工程では、前記誘電体前駆体膜となる塗布液を前記基板の一方面の全面に亘って塗布した後、前記基板の周縁部の前記塗布液を除去して前記誘電体前駆体膜を形成することを特徴とする請求項３記載の誘電体膜の製造方法。 In the second dielectric film forming step, a coating liquid to be the dielectric precursor film is applied over the entire surface of one side of the substrate, and then the coating liquid on a peripheral edge of the substrate is removed to remove the dielectric. 4. The method of manufacturing a dielectric film according to claim 3, wherein a body precursor film is formed.

前記塗布液の除去をリンスすることにより行うことを特徴とする請求項４記載の誘電体膜の製造方法。 5. The method of manufacturing a dielectric film according to claim 4, wherein the coating liquid is removed by rinsing.

前記基板の一方面には、金属膜が設けられていると共に、前記金属膜上に前記誘電体膜を形成することを特徴とする請求項１〜５の何れかに記載の誘電体膜の製造方法。 The dielectric film according to claim 1, wherein a metal film is provided on one surface of the substrate, and the dielectric film is formed on the metal film. Method.

前記基板上に下電極を形成する工程と、該下電極上に圧電体層を形成する工程と、該圧電体層上に上電極を形成する工程とを具備し、前記圧電体層を形成する工程が、請求項１〜６の何れかに記載の製造方法により製造された誘電体膜を製造する方法であることを特徴とする圧電素子の製造方法。 Forming a piezoelectric layer, comprising: forming a lower electrode on the substrate; forming a piezoelectric layer on the lower electrode; and forming an upper electrode on the piezoelectric layer. A method for manufacturing a piezoelectric element, wherein the step is a method for manufacturing a dielectric film manufactured by the manufacturing method according to claim 1.

請求項７記載の製造方法により製造された圧電素子を用いることを特徴とする液体噴射ヘッドの製造方法。
A method for manufacturing a liquid jet head, comprising using the piezoelectric element manufactured by the manufacturing method according to claim 7.