JP2008015798A - 映像発信装置 - Google Patents
映像発信装置 Download PDFInfo
- Publication number
- JP2008015798A JP2008015798A JP2006186498A JP2006186498A JP2008015798A JP 2008015798 A JP2008015798 A JP 2008015798A JP 2006186498 A JP2006186498 A JP 2006186498A JP 2006186498 A JP2006186498 A JP 2006186498A JP 2008015798 A JP2008015798 A JP 2008015798A
- Authority
- JP
- Japan
- Prior art keywords
- video data
- dsp
- cpu
- stored
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【解決手段】アナログの映像をデジタルの映像データへ変換するDSPと、デジタル化された映像データを格納するDSP側のメモリ13と、メモリに格納された映像データを取得して発信するCPUを有する。メモリには、CPUへ次に転送すべき映像データが格納される先頭アドレスを含む指定情報を格納する指定情報格納領域と、映像データ格納領域を設ける。DSP側転送処理手段は、メモリの指定情報格納領域に指定情報を格納し、指定情報により指定される映像データ格納領域のアドレス位置に次に転送すべき映像データを格納し、CPU側転送処理手段は、メモリに格納された指定情報により指定される映像データ格納領域のアドレス位置から格納された映像データを取得する。
【選択図】 図1
Description
映像発信装置の内部では、DSPとCPUとの間にFIFO(First In First Out)メモリを配置し、DSPとCPUの両者がFIFOメモリを共通にアクセスすることができるメモリ空間として用いて、DSPからCPUへのデータ転送が行われていた。DSPとCPUとの間では、全てのデータ転送がFIFOメモリを介して行われていた。
例えば、現状或いは将来的にシステムの改良などにより映像データの量が多くなった場合などに、DSPとCPUとの間に配置されるFIFOメモリのサイズが小さいと、1フレームの映像データを分割して転送することになるが、このような分割のプロセス及び分割されたフレームを復元するプロセスに処理時間を取られてしまう。一例として、1フレームが100kバイトで、FIFOメモリが10kバイトであれば、10分割することになる。このため、システムの変更などに合わせてFIFOメモリを大きく高価なものへ交換する必要が発生することも考えられる。
すなわち、映像発信装置は、アナログの映像をデジタルの映像データへ変換するDSPと、前記DSPによりデジタル化された映像データを格納する前記DSP側のメモリと、前記DSP側のメモリに格納された前記映像データを取得して発信するCPUを有する。
前記DSP側のメモリには、前記CPUへ次に転送すべき映像データが格納される先頭アドレスを含む指定情報を格納する指定情報格納領域と、前記DSPによりデジタル化された映像データを格納する映像データ格納領域を設けた。
前記DSPでは、DSP側転送処理手段が、前記DSP側のメモリの前記指定情報格納領域に次に転送すべき映像データの先頭アドレスを含む指定情報を格納するとともに、当該指定情報により指定される前記映像データ格納領域のアドレス位置に当該次に転送すべき映像データを格納する。
前記CPUでは、CPU側転送処理手段が、前記DSP側のメモリの前記指定情報格納領域に格納された指定情報に基づいて、当該指定情報により指定される前記映像データ格納領域のアドレス位置から格納された映像データを取得する。
また、次に転送すべき映像データに関する指定情報としては、種々なものが用いられてもよく、例えば、先頭アドレスやサイズなどの情報を用いることができる。
また、CPUによりDSP側のメモリに格納された映像データを取得する態様としては、例えば、CPUがDSP側のメモリから映像データを読み出す態様や、CPUがDSPに命令してDSP側のメモリに格納された映像データを送らせる態様や、DMAを用いる態様など、種々な態様が用いられてもよい。
また、DSPとCPUとを接続する線としては、種々なものが用いられてもよく、例えば、PCIバスを用いることができる。
また、DSPにより処理されるアナログの映像としては、種々なものが用いられてもよく、例えば、内部又は外部の撮像素子により撮像された映像などを用いることができる。
また、CPUにより映像データを発信する先としては、種々なものが用いられてもよく、例えば、ネットワークなどを用いることができる。
すなわち、前記DSP側のメモリの前記指定情報格納領域には、前記CPUにより映像データの取得が完了したことを示す状態(例えば、「Read OK」の状態)或いは前記DSPにより映像データの格納が完了したことを示す状態(例えば、「Write OK」の状態)を取るフラグの情報が格納される。
前記DSPの前記DSP側転送処理手段は、前記DSP側のメモリの前記指定情報格納領域に格納された前記フラグが前記CPUにより映像データの取得が完了したことを示す状態である場合に、前記DSP側のメモリの前記指定情報格納領域に次に転送すべき映像データの先頭アドレスを含む指定情報を格納するとともに、当該指定情報により指定される前記映像データ格納領域のアドレス位置に当該次に転送すべき映像データを格納して、当該フラグを前記DSPにより映像データの格納が完了したことを示す状態へ書き換える。
前記CPUの前記CPU側転送処理手段は、次に転送すべき映像データを取得するときには、前記DSP側のメモリの前記指定情報格納領域に格納された前記フラグが前記DSPにより映像データの格納が完了したことを示す状態である場合に、前記DSP側のメモリの前記指定情報格納領域に格納された指定情報に基づいて、当該指定情報により指定される前記映像データ格納領域のアドレス位置から格納された映像データを取得して、当該フラグを前記CPUにより映像データの取得が完了したことを示す状態へ書き換える。
前記CPUの前記CPU側転送処理手段は、次に転送すべき映像データの取得を間引く(省略する)ときには、前記DSP側のメモリの前記指定情報格納領域に格納された前記フラグが前記DSPにより映像データの格納が完了したことを示す状態である場合に、前記DSP側のメモリの前記指定情報格納領域に格納された指定情報により指定される前記映像データ格納領域のアドレス位置から格納された映像データを取得せずに(非取得として)、当該フラグを前記CPUにより映像データの取得が完了したことを示す状態へ書き換える。
ここで、フラグの情報としては、種々な情報が用いられてもよい。
すなわち、映像データとして、1フレーム分の映像データが1単位として処理される。
従って、1フレーム分の映像データ毎を単位として、メモリへの格納や、メモリからの読み出しなどが行われるため、例えば、1フレーム分の映像データを複数に分割して処理するような場合と比べて、効率化を図ることができる。
本発明に係る方法では、装置等において各手段が各種の処理を実行する。
本発明に係るプログラムでは、装置等を構成するコンピュータに実行させるものであって、各種の機能を当該コンピュータにより実現する。
本発明に係る記録媒体では、装置等を構成するコンピュータに実行させるプログラムを当該コンピュータの入力手段により読み取り可能に記録したものであって、当該プログラムは各種の処理を当該コンピュータに実行させる。
図1には、本発明の一実施例に係るネットワークカメラ1の一例を示してある。
本例のネットワークカメラ1は、DSP11と、当該DSP11のRAM(Random Access Memory)13と、CPU12と、当該CPU12のRAM14と、DSP11とCPU12とを接続するPCI(Peripheral Component Interconnect)バス21と、CCD(Charge Coupled Device)などの撮像素子15を備えている。
なお、一般に、RAMは、FIFOメモリと比べて容量が大きい。
撮像素子15は、撮像対象となるものを撮像し、撮像したアナログの映像(画像)を取得する。なお、マイクを備えて音声を取得することも可能であり、本例の映像には、例えば、その映像を撮像したときに取得された音声が一体として又は別体として含まれていてもよい。
DSP11は、撮像素子15により取得されたアナログの映像をデジタルの映像データへ変換してRAM13に格納する。また、これに際して、DSP11は、例えば、映像に対して、JPEGやMPEGなどの画像圧縮処理などの画像処理を行い、RAM13には画像処理後の映像データが格納される。なお、本例では、画像圧縮方式としてJPEGが使用される場合を示す。
CPU12は、DSP11によりデジタル化された映像データをRAM13から読み出し、読み出した映像データをネットワークへ発信(出力)する。また、CPU12は、ネットワークが混雑しているときには、映像データを間引いてネットワークへ発信する。なお、CPU12は、必要に応じて、映像データの一時的な格納などにRAM14を使用することも可能である。
DSP11とCPU12との間のデータ転送は、PCIバス21を介して行われる。
図2には、DSP11のRAM13のメモリマップ(メモリ配置)の一例を示してある。
本例のRAM13には、データ先頭アドレスやデータサイズやデータフラグなどを格納するシーケンス領域(例えば、100バイト等の領域)と、DSP11のプログラムを格納するプログラム領域と、映像データを格納するデータ領域が設けられている。
シーケンス領域としてはCPU12から見て固定的に設定されたアドレス(固定アドレス)の領域が用いられており、プログラム領域やデータ領域としてはCPU12から見て可変なアドレス(可変アドレス)の領域が用いられている。
つまり、CPU12は、RAM13の中のシーケンス領域にあるデータ先頭アドレスやデータサイズやデータフラグのそれぞれのアドレス位置を記憶しており、それぞれにアクセスすることができる。
また、データサイズの領域には、次にCPU12へ渡す映像データのサイズ(容量)がDSP11により書き込まれる。
また、データフラグの領域には、例えば、「Read OK」の状態と「Write OK」の状態の2値を取るフラグが格納され、これによりDSP11とCPU12との間でそれぞれの状態を通知する。
DSP11やCPU12は、このフラグの状態を常に監視する。なお、例えば、DSP11が、RAM13のシーケンス領域のデータフラグを書き換えた場合には、割り込みパルスをCPU12へ送信して、準備ができたことをCPU12へ通知するようにしてもよく、この場合、CPU12は当該通知によりシーケンス領域のデータフラグが書き換えられたことを把握する。
この例では、アドレス1〜アドレス5のそれぞれの位置を先頭として、それぞれの1フレーム分の映像データがデータ領域に格納されている。この場合、例えば、アドレス1〜アドレス5の順に時間的に早く取得された映像データが格納されているとすると、最も古い映像データを格納したアドレス1がシーケンス領域のデータ先頭アドレスの情報として設定され、当該アドレス1に格納された1フレーム分の映像データのサイズがシーケンス領域のデータサイズの情報として設定される。
なお、本例では、1フレーム分の映像データを連続したメモリ領域に格納するが、例えば、それぞれの1フレーム分の映像データが格納される順序(この例では、アドレス1〜アドレス5の存在する場所)としては、必ずしも時間順に並べられなくともよく、任意の並び順が用いられてもよい。
この例では、CPU12が、RAM13のアドレス1〜アドレス5のそれぞれに格納された1フレーム分の映像データを順次読み取るに際して、ネットワークが混雑していることから、アドレス3に格納された映像データは取得せずにネットワークへ発信しない場合を示す。
具体的には、CPU12とDSP11との間でアドレス1からアドレス5まで順に1フレーム分ずつ映像データを転送するに際して、シーケンス領域のデータ先頭アドレスにアドレス3が格納されたときには、CPU12は、当該アドレス3に格納された映像データをRAM13から読まずに、シーケンス領域のデータフラグを「Write OK」の状態から「Read OK」の状態へ書き換える。これにより、DSP11は、アドレス3に格納された映像データがCPU12により読まれたものと認識して(実際には読まれていないが)、データ先頭アドレスに次のアドレス4を設定する。
このように、アドレス3の映像データをDSP11からCPU12へ転送することなく、データの読み捨て(本例では、フレームスキップ)を行うことができる。
CPU12は、ネットワークの混雑具合に基づいてネットワークへ映像データを流す余裕があるか否かを判定し(ステップS1)、ネットワークに余裕がある場合には、DSP11のRAM13のシーケンス領域にあるデータ先頭アドレスの番地に対応するデータ領域の位置から、シーケンス領域にあるデータサイズに相当するサイズ分だけの映像データの転送(本例では、読み取り)を行い(ステップS2)、シーケンス領域にあるデータフラグを「Write OK」の状態から「Read OK」の状態へ書き換える(ステップS3)。
一方、ネットワークが混雑していて余裕が無い場合には(ステップS1)、CPU12は、DSP11のRAM13のシーケンス領域にあるデータ先頭アドレスで示された映像データを読まずに、シーケンス領域にあるデータフラグを「Write OK」の状態から「Read OK」の状態へ書き換えることで、その映像データの読み取りをスキップする(ステップS3)。
ここで、付加情報の一例であるアプリケーションマーカは、JPEGのユーザデータ領域に格納される時間データ等のユーザデータのことを表している。ユーザデータとしては、種々なものが用いられてもよく、例えば、カメラにライトが備えられている場合に、映像データが取得された時にライトがオン状態であったか或いはオフ状態であったかを示すデータなどを用いることも可能である。
本例では、1フレーム単位で映像データが処理されるため、1フレーム分の映像データに対してユーザデータの付加が1回で済む。
DSP11は、RAM13のシーケンス領域にあるデータ先頭アドレスの位置に格納された映像データについて、シーケンス領域にあるデータフラグが「Read OK」の状態であるか否かを判定し(ステップS11)、このデータフラグが「Read OK」の状態である場合には、その映像データがCPU12により既に読み出されたものと認識して、その映像データが格納されていた記憶領域を使用してデータ格納領域に新たな映像データを上書きする(ステップS12)。なお、ここでは、同じ記憶領域をループ状に繰り返して使用する場合の例を示したが、データ領域に十分な空きがあれば、フラグの状態とは無関係に、データ領域に映像データを書き込むことも可能である。
また、DSP11は、次にCPU12へ転送すべき映像データについて、RAM13のシーケンス領域にデータ先頭アドレスとデータサイズを書き込むとともに、データフラグを「Read OK」の状態から「Write OK」の状態へ書き換えて、準備ができたことをCPU12へ通知する(ステップS13)。その後、DSP11は、再び、以上と同様な処理(ステップS11〜ステップS13の処理)を行う。
ここで、本例では、好ましい態様として、1フレーム分の映像データを分割せずにまとめて格納や転送などする構成を示したが、他の構成例として、1フレーム分の映像データを1/2フレームずつや1/3フレームずつなどのように複数に分割して格納や転送などする構成とすることも可能であり、この場合、フレームの分割や復元を行う。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
Claims (3)
- 映像データを発信する映像発信装置において、
アナログの映像をデジタルの映像データへ変換するDSPと、
前記DSPによりデジタル化された映像データを格納する前記DSP側のメモリと、
前記DSP側のメモリに格納された前記映像データを取得して発信するCPUと、を有し、
前記DSP側のメモリには、前記CPUへ次に転送すべき映像データが格納される先頭アドレスを含む指定情報を格納する指定情報格納領域と、前記DSPによりデジタル化された映像データを格納する映像データ格納領域を設け、
前記DSPは、前記DSP側のメモリの前記指定情報格納領域に次に転送すべき映像データの先頭アドレスを含む指定情報を格納するとともに、当該指定情報により指定される前記映像データ格納領域のアドレス位置に当該次に転送すべき映像データを格納するDSP側転送処理手段を備え、
前記CPUは、前記DSP側のメモリの前記指定情報格納領域に格納された指定情報に基づいて、当該指定情報により指定される前記映像データ格納領域のアドレス位置から格納された映像データを取得するCPU側転送処理手段を備えた、
ことを特徴とする映像発信装置。 - 請求項1に記載の映像発信装置において、
前記DSP側のメモリの前記指定情報格納領域には、前記CPUにより映像データの取得が完了したことを示す状態或いは前記DSPにより映像データの格納が完了したことを示す状態を取るフラグの情報が格納され、
前記DSPの前記DSP側転送処理手段は、前記DSP側のメモリの前記指定情報格納領域に格納された前記フラグが前記CPUにより映像データの取得が完了したことを示す状態である場合に、前記DSP側のメモリの前記指定情報格納領域に次に転送すべき映像データの先頭アドレスを含む指定情報を格納するとともに、当該指定情報により指定される前記映像データ格納領域のアドレス位置に当該次に転送すべき映像データを格納して、当該フラグを前記DSPにより映像データの格納が完了したことを示す状態へ書き換え、
前記CPUの前記CPU側転送処理手段は、次に転送すべき映像データを取得するときには、前記DSP側のメモリの前記指定情報格納領域に格納された前記フラグが前記DSPにより映像データの格納が完了したことを示す状態である場合に、前記DSP側のメモリの前記指定情報格納領域に格納された指定情報に基づいて、当該指定情報により指定される前記映像データ格納領域のアドレス位置から格納された映像データを取得して、当該フラグを前記CPUにより映像データの取得が完了したことを示す状態へ書き換え、
前記CPUの前記CPU側転送処理手段は、次に転送すべき映像データの取得を間引くときには、前記DSP側のメモリの前記指定情報格納領域に格納された前記フラグが前記DSPにより映像データの格納が完了したことを示す状態である場合に、前記DSP側のメモリの前記指定情報格納領域に格納された指定情報により指定される前記映像データ格納領域のアドレス位置から格納された映像データを取得せずに、当該フラグを前記CPUにより映像データの取得が完了したことを示す状態へ書き換える、
ことを特徴とする映像発信装置。 - 請求項1又は請求項2に記載の映像発信装置において、
映像データとして、1フレーム分の映像データが1単位として処理される、
ことを特徴とする映像発信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006186498A JP2008015798A (ja) | 2006-07-06 | 2006-07-06 | 映像発信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006186498A JP2008015798A (ja) | 2006-07-06 | 2006-07-06 | 映像発信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008015798A true JP2008015798A (ja) | 2008-01-24 |
Family
ID=39072747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006186498A Pending JP2008015798A (ja) | 2006-07-06 | 2006-07-06 | 映像発信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008015798A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9103092B2 (en) | 2011-02-18 | 2015-08-11 | Kobelco Construction Machinery Co., Ltd. | Hybrid construction machine |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146599A (ja) * | 1988-11-29 | 1990-06-05 | Sony Corp | 音源データ圧縮符号化方法 |
JPH06187304A (ja) * | 1992-12-16 | 1994-07-08 | Toyo Ink Mfg Co Ltd | 並列動作ボード |
JPH0934466A (ja) * | 1995-07-20 | 1997-02-07 | Casio Comput Co Ltd | 波形発生装置 |
JPH10187599A (ja) * | 1996-11-07 | 1998-07-21 | Yamaha Corp | デジタル信号処理装置 |
JPH10254824A (ja) * | 1997-03-07 | 1998-09-25 | Nippon Samusun Kk | 信号処理装置とコントローラとのインターフェイス方式 |
JP2003076654A (ja) * | 2001-09-05 | 2003-03-14 | Nec Corp | Dspメモリ間データ転送方式 |
JP2003134037A (ja) * | 2001-10-26 | 2003-05-09 | Hitachi Kokusai Electric Inc | ダウンローダアプリケーションプログラム |
JP2006115412A (ja) * | 2004-10-18 | 2006-04-27 | Hitachi Kokusai Electric Inc | データ記録装置 |
JP2006157605A (ja) * | 2004-11-30 | 2006-06-15 | Furoobell:Kk | 映像処理システムおよび方法、撮像装置および方法、映像処理装置、映像データ出力方法、記録媒体、並びにプログラム |
-
2006
- 2006-07-06 JP JP2006186498A patent/JP2008015798A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146599A (ja) * | 1988-11-29 | 1990-06-05 | Sony Corp | 音源データ圧縮符号化方法 |
JPH06187304A (ja) * | 1992-12-16 | 1994-07-08 | Toyo Ink Mfg Co Ltd | 並列動作ボード |
JPH0934466A (ja) * | 1995-07-20 | 1997-02-07 | Casio Comput Co Ltd | 波形発生装置 |
JPH10187599A (ja) * | 1996-11-07 | 1998-07-21 | Yamaha Corp | デジタル信号処理装置 |
JPH10254824A (ja) * | 1997-03-07 | 1998-09-25 | Nippon Samusun Kk | 信号処理装置とコントローラとのインターフェイス方式 |
JP2003076654A (ja) * | 2001-09-05 | 2003-03-14 | Nec Corp | Dspメモリ間データ転送方式 |
JP2003134037A (ja) * | 2001-10-26 | 2003-05-09 | Hitachi Kokusai Electric Inc | ダウンローダアプリケーションプログラム |
JP2006115412A (ja) * | 2004-10-18 | 2006-04-27 | Hitachi Kokusai Electric Inc | データ記録装置 |
JP2006157605A (ja) * | 2004-11-30 | 2006-06-15 | Furoobell:Kk | 映像処理システムおよび方法、撮像装置および方法、映像処理装置、映像データ出力方法、記録媒体、並びにプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9103092B2 (en) | 2011-02-18 | 2015-08-11 | Kobelco Construction Machinery Co., Ltd. | Hybrid construction machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200358979A1 (en) | System and method for supporting selective backtracking data recording | |
CN114286035B (zh) | 图像采集卡、图像采集方法及图像采集*** | |
JP4883520B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
JP2018182447A (ja) | 映像配信装置、映像配信方法及びプログラム | |
JP4914127B2 (ja) | ネットワークカメラ装置およびネットワークカメラ装置の映像フレームの送信方法 | |
JP2008015798A (ja) | 映像発信装置 | |
WO2023116777A1 (zh) | 一种视频图像截取方法、装置、芯片、手术机器人与*** | |
US7496114B2 (en) | IP image transmission apparatus | |
JP2007013697A (ja) | 画像受信装置及び画像受信方法 | |
TWI538523B (zh) | 影像日誌儲存系統及其記錄方法 | |
US20020054222A1 (en) | Image capturing system, and recording medium for control program of image capturing system | |
JP2012090172A (ja) | 監視カメラ、監視カメラの制御方法及びネットワークカメラシステム | |
JP2010252075A (ja) | 画像管理装置 | |
JP2009171311A (ja) | 撮像装置 | |
JPWO2016185520A1 (ja) | 圧縮画像データ送信装置、圧縮画像データ送受信システム、圧縮画像データ送信方法およびプログラム | |
JP2015119334A (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP4046539B2 (ja) | モバイルカメラ | |
KR102137433B1 (ko) | 영상 관리 장치 및 방법 | |
TWI841470B (zh) | 連續記錄數位內容的記憶體管理方法與電路系統 | |
JP2004145392A (ja) | 動画像ファイル配信装置 | |
JP2004140795A (ja) | 撮像装置制御方法および装置並びにプログラム | |
JP2005062997A (ja) | データ転送制御装置、ディスクレコーダ、およびデータ転送制御方法 | |
JP2008061041A (ja) | 通信システム、プログラムおよび記録媒体 | |
JP2004208125A5 (ja) | ||
JP2007110749A (ja) | 時系列信号入力方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090325 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20101226 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |