JP2008010485A - Wafer inspection system and method - Google Patents

Wafer inspection system and method Download PDF

Info

Publication number
JP2008010485A
JP2008010485A JP2006176657A JP2006176657A JP2008010485A JP 2008010485 A JP2008010485 A JP 2008010485A JP 2006176657 A JP2006176657 A JP 2006176657A JP 2006176657 A JP2006176657 A JP 2006176657A JP 2008010485 A JP2008010485 A JP 2008010485A
Authority
JP
Japan
Prior art keywords
wafer
inspection
data
marking
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006176657A
Other languages
Japanese (ja)
Inventor
Takanori Nakamura
崇規 中村
Takehiro Nakamura
武宏 中村
Takashi Imaizumi
隆 今泉
Taizo Yamagata
泰三 山縣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006176657A priority Critical patent/JP2008010485A/en
Publication of JP2008010485A publication Critical patent/JP2008010485A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wafer inspection system in which overall inspection efficiency can be enhanced when inspection of a wafer is performed over a plurality of stages. <P>SOLUTION: For a semiconductor integrated circuit chip formed on a wafer 8, state of an initial mark put on a chip judged as rejectable is imaged by means of a camera 3 based on the results of inspection carried out beforehand at an outsourcing place, and a wafer prober 2 performs inspection of electrical characteristics only of the acceptable chips of wafer 8 upon acquiring data about the initial marking state. When the wafer prober 2 transmits the data about initial marking state and the data of inspection results to a server 5, visual inspection of the wafer 8 is performed; and when a worker performs marking based on the results of visual inspection, state of that marking is imaged by means of a camera 6 and image data is transmitted to the server 5 through a personal computer 7. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ウエハ上に形成されている半導体集積回路の各チップについて、複数段階の検査を行うためのウエハ検査システム、及びウエハ検査方法に関する。   The present invention relates to a wafer inspection system and a wafer inspection method for inspecting each chip of a semiconductor integrated circuit formed on a wafer in a plurality of stages.

図４は、外部で製造され、既に半導体集積回路が形成された状態のウエハを自社にて受け入れ、検査を行う流れを説明するものである。製造されたウエハは（Ａ）先ず外注先において良品検査が行われ、ウエハ中の不良チップにはインクによりマーキングが行われると共に（図４（ａ）参照）、当該ウエハの良品数が紙伝票に記載された状態で納品されるようになっている。納品されたウエハについては、自社においても（Ｂ）ウエハプローバなどを用いてより詳細なレベルの良品検査を行い、その検査で検出された不良チップに対しても、インクによりマーキングが行われる（図４（ｂ）参照）。   FIG. 4 illustrates the flow of receiving and inspecting a wafer manufactured outside and having a semiconductor integrated circuit already formed therein. The manufactured wafer (A) is first subjected to a non-defective inspection at the subcontractor, and defective chips in the wafer are marked with ink (see FIG. 4A), and the number of non-defective products on the wafer is indicated on a paper slip. Delivered in the state described. The delivered wafers are also inspected by a detailed level using a wafer prober (B) in-house, and the defective chips detected in the inspection are marked with ink (see FIG. 4 (b)).

例えば、半導体集積回路の用途が、車両に搭載されるＥＣＵ（Electronic Control Unit）等であれば、使用される環境が１００℃近くの高温や、氷点下の低温となる場合がある。従って、そのような温度変化があった場合でも、半導体チップが所定の電気的特性を維持できるかどうかを、２回の検査（１，２）により確認する必要がある（これに対して、外注先では常温環境下での検査だけ行うのが通常である）。   For example, if the application of a semiconductor integrated circuit is an ECU (Electronic Control Unit) mounted on a vehicle, the environment in which it is used may be a high temperature near 100 ° C. or a low temperature below freezing. Therefore, it is necessary to confirm whether or not the semiconductor chip can maintain predetermined electrical characteristics even if such a temperature change is caused by two inspections (1, 2) (in contrast, outsourcing). In the past, it is normal to only perform inspections under normal temperature conditions).

更に、その後、（Ｃ）電子顕微鏡などを用いてウエハの外観検査が行われる。この段階では、電気的接続に問題がない場合でも、キズがあったり配線の形成幅が不均一であるなどの外観不良が発見されると、そのチップも不良としてマーキングされる（図４（ｃ）参照）。このように、ウエハの検査は複数段階で行われるのが一般的である。尚、特許文献１には、（Ｂ）において行われるようなウエハ検査用の装置が開示されている。
特開２００５−２１６９０４号公報 Thereafter, (C) an appearance inspection of the wafer is performed using an electron microscope or the like. At this stage, even if there is no problem in electrical connection, if a defect in appearance such as a scratch or a non-uniform wiring formation width is found, the chip is also marked as defective (FIG. 4C )reference). As described above, the wafer inspection is generally performed in a plurality of stages. Patent Document 1 discloses an apparatus for wafer inspection as performed in (B).
JP 2005-216904 A

上記の検査工程において、（Ｂ）の段階に使用されるウエハプローバは、（Ａ）の段階で発見された不良チップを認識する手段がないため、その不良チップに対しても（Ｂ）の検査を同様に行わざるを得ず、検査効率が悪かった。また、（Ｃ）の外観検査では、不良チップに対して作業者が手作業でマーキングを行い、目視により不良チップ数をカウントしている。そして、ウエハの歩留まりは、検査が終了した後に発見された不良チップ数を全て合計して計算するが、（Ｃ）の段階でカウントミスが発生することがあり、歩留まり計算が不正確になる場合があった。   In the above inspection process, since the wafer prober used in the step (B) has no means for recognizing the defective chip found in the step (A), the inspection in (B) is also performed for the defective chip. The inspection efficiency was poor as well. In the appearance inspection (C), an operator manually marks defective chips, and the number of defective chips is counted visually. The wafer yield is calculated by adding up all the defective chips found after the inspection is completed, but a count error may occur at the stage (C), and the yield calculation becomes inaccurate. was there.

本発明は上記事情に鑑みてなされたものであり、その目的は、ウエハの検査が複数段階に亘って行われる場合に、全体の検査効率を向上させることができるウエハ検査システム及びウエハ検査方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a wafer inspection system and a wafer inspection method capable of improving the overall inspection efficiency when wafer inspection is performed in a plurality of stages. It is to provide.

本発明のウエハ検査システムによれば、ウエハプローバは、電気的特性検査の実行前に、第１カメラ装置によって撮像されたウエハの初期マーキング状態に関するデータを第１画像処理装置より取得し、ウエハの良品チップについてのみ検査を実施すると、初期マーキング状態に関するデータと、検査結果データとをサーバに送信する。また、第２カメラ装置は、ウエハについて行われた外観検査の結果に基づいて、当該ウエハに行われたマーキングの状態を撮像し、第２画像処理装置は、その外観検査の実施結果に基づくマーキング状態に関するデータをサーバに送信する。   According to the wafer inspection system of the present invention, the wafer prober acquires, from the first image processing apparatus, data related to the initial marking state of the wafer imaged by the first camera device before executing the electrical characteristic inspection. When only the non-defective chip is inspected, data on the initial marking state and inspection result data are transmitted to the server. Further, the second camera device images the state of marking performed on the wafer based on the result of the appearance inspection performed on the wafer, and the second image processing device performs marking based on the result of the appearance inspection performed on the wafer. Send status data to the server.

また、本発明のウエハ検査方法によれば、ウエハ上に形成されている半導体集積回路チップについて予め実施された検査結果に基づき、不良と判定されたチップに施されている初期マーキングの状態をカメラ装置により撮像し、ウエハプローバは、初期マーキング状態に関するデータを取得すると、ウエハの良品チップについてのみ電気的特性検査を行う。そして、初期マーキング状態に関するデータ並びに前記検査結果データをサーバに送信する。それから、前記ウエハについて外観検査を行い、その外観検査の結果に基づいて当該ウエハにマーキングを行うと、そのマーキングの状態をカメラ装置により撮像し、画像データをサーバに送信する。   Further, according to the wafer inspection method of the present invention, the state of the initial marking applied to the chip determined to be defective based on the inspection result previously performed on the semiconductor integrated circuit chip formed on the wafer is When an image is captured by the apparatus and the data related to the initial marking state is acquired, the wafer prober performs an electrical characteristic inspection only on non-defective chips on the wafer. Then, the data regarding the initial marking state and the inspection result data are transmitted to the server. Then, when an appearance inspection is performed on the wafer and marking is performed on the wafer based on the result of the appearance inspection, the marking state is captured by the camera device, and image data is transmitted to the server.

即ち、外注先で予め良品検査が行われており、既にマーキングが施された状態で入荷したウエハについては、カメラ装置が初期マーキング状態の画像を撮像し、ウエハプローバがそのデータを取得することで初期不良チップがどれであるのかを認識できる。従って、自身が行う検査は良品チップだけを対象として、検査効率を向上させることができる。
また、その後に行われる外観検査の結果、作業者が不良チップに対し手作業で行ったマーキングについてもカメラ装置により撮像された画像に基づき認識されるので、不良チップの個数把握を迅速に行うことができ、人手による不良チップのカウントミスを排除することができる。更に、不良に関するデータはサーバに送信され、サーバにおいて一括管理されるので、ウエハの歩留まりに関するデータの統計的処理などを容易に行うことができると共に、夫々の不良が、各検査工程におけるどの段階で発生したものであるのかについても明確に峻別することができる。 In other words, for non-defective products that have been inspected in advance by the subcontractor and already received in a marked state, the camera device takes an image of the initial marking state, and the wafer prober acquires the data. It is possible to recognize which chip is the initial defective chip. Therefore, the inspection performed by itself can improve the inspection efficiency only for non-defective chips.
In addition, as a result of the visual inspection performed thereafter, the markings manually performed on the defective chips by the operator are also recognized based on the image captured by the camera device, so that the number of defective chips can be quickly grasped. Therefore, it is possible to eliminate a mistake in counting defective chips manually. Further, since the data relating to the defect is transmitted to the server and collectively managed by the server, it is possible to easily perform statistical processing of the data relating to the yield of the wafer, and at which stage in each inspection process each defect is detected. It can also be clearly distinguished whether it is generated or not.

以下、本発明の一実施例について図１乃至図３を参照して説明する。図１は、ウエハ検査システムの構成を概略的に示すものである。ウエハ検査システム１は、ウエハプローバ２，カメラ装置（第１カメラ装置）３，パーソナルコンピュータ（第１画像処理装置）４，サーバ５，カメラ装置（第２カメラ装置）６，パーソナルコンピュータ（第２画像処理装置）７，マーキング装置１０などにより構成されている。ウエハプローバ２は、例えば、特許文献１に開示されているウエハ検査装置と同様の構成であり、外注先より受け入れたウエハ８上に形成されている半導体集積回路チップに対し、高温環境下，低温環境下で電気的特性を検査することで、良品，不良品を判定するようになっている。   An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 schematically shows the configuration of a wafer inspection system. The wafer inspection system 1 includes a wafer prober 2, a camera device (first camera device) 3, a personal computer (first image processing device) 4, a server 5, a camera device (second camera device) 6, a personal computer (second image). (Processing device) 7 and marking device 10. The wafer prober 2 has the same configuration as that of the wafer inspection apparatus disclosed in Patent Document 1, for example, with respect to the semiconductor integrated circuit chip formed on the wafer 8 received from the subcontractor in a high temperature environment and at a low temperature. Non-defective and defective products are judged by inspecting the electrical characteristics in the environment.

カメラ装置３は、例えばＣＣＤ（Charge Coupled Device）、或いはＣＭＯＳイメージセンサなどで構成されており、ウエハプローバ２のステージ上に載置されたウエハ８の表面を撮像し、その画像データをパーソナルコンピュータ（パソコン）４に送信する。パソコン４には、画像認識処理用のプログラムがインストールされており、パソコン４は上記画像データを処理することで、ウエハ８について不良品と判定されたチップに対してインクで行われたマーキングの配置パターンを認識するようになっている。そして、その認識結果は、例えば、ＵＳＢ等の通信インターフェイスを介してウエハプローバ２に送信される。   The camera device 3 is constituted by, for example, a CCD (Charge Coupled Device), a CMOS image sensor, or the like. The camera device 3 images the surface of the wafer 8 placed on the stage of the wafer prober 2, and the image data is stored in a personal computer ( To PC) 4. A program for image recognition processing is installed in the personal computer 4, and the personal computer 4 processes the image data, thereby arranging the markings made with ink on the chips determined to be defective on the wafer 8. It is designed to recognize patterns. Then, the recognition result is transmitted to the wafer prober 2 via a communication interface such as USB.

ウエハプローバ２とサーバ５とは、例えばＬＡＮ（ＴＣＰ／ＩＰ）等の通信ネットワーク９を介して接続されており、ウエハプローバ２は、ウエハ８について行った検査結果のデータをサーバ５に送信するようになっている。マーキング装置１０は、ウエハプローバ２と連動するようになっており、ウエハプローバ２が行った検査結果により不良と判定されたチップに対して、不良品であることを示すインクを塗布するようになっている。   The wafer prober 2 and the server 5 are connected via a communication network 9 such as a LAN (TCP / IP), for example, and the wafer prober 2 transmits data of inspection results performed on the wafer 8 to the server 5. It has become. The marking device 10 is interlocked with the wafer prober 2 and applies ink indicating a defective product to a chip determined to be defective based on the inspection result of the wafer prober 2. ing.

ウエハ８については、ウエハプローバ２による検査を行った後、出荷前に電子顕微鏡装置１１によって外観検査を行うようになっており、その外観検査の結果、不良と判定されたチップには、作業者が手作業によりマーキングを行うようになっている。そして、もう１つのカメラ装置６は、上記のマーキングが行われたウエハ８の表面を撮像するために配置されている。カメラ装置６により撮像された画像データはパソコン７に送信され、パソコン７は、パソコン４と同様に上記画像データを処理することで、ウエハ８について不良品と判定されたチップに対してインクで行われたマーキングの配置パターンを認識するようになっている。そして、その認識結果は、通信ネットワーク９を介してサーバ５に送信される。   The wafer 8 is inspected by the electron microscope device 11 after being inspected by the wafer prober 2 and before shipping. As a result of the appearance inspection, chips that are determined to be defective are indicated by an operator. The marking is done manually. The other camera device 6 is arranged for imaging the surface of the wafer 8 on which the above marking has been performed. The image data picked up by the camera device 6 is transmitted to the personal computer 7, and the personal computer 7 processes the image data in the same manner as the personal computer 4, so that the wafer 8 is determined to be defective with respect to the chips. It is designed to recognize the arrangement pattern of broken markings. Then, the recognition result is transmitted to the server 5 via the communication network 9.

次に、本実施例の作用について図２及び図３も参照して説明する。図２は図４相当図であり、ウエハ検査システム１において行われる検査工程を示すものである。ウエハ８は、外注先において一度検査（１）が行われており、その検査結果により不良品と判定されたチップにはインクでマーキング（図中左上）が施され（２）、出荷前に外観検査が行われた状態（３）で入荷する（図２（ａ）参照）。   Next, the operation of this embodiment will be described with reference to FIGS. FIG. 2 is a view corresponding to FIG. 4 and shows an inspection process performed in the wafer inspection system 1. The wafer 8 has been inspected once at the subcontractor (1), and the chip determined to be defective based on the inspection result is marked with ink (upper left in the figure) (2), and the appearance before shipping. It arrives in the state (3) where the inspection has been performed (see FIG. 2A).

そして、ウエハ８Ａを自社にて受け入れると、受入れの段階で外観検査を行う（４）。尚、上記の外観検査（３），（４）において不良チップが見つかった場合も、マーキングが行われる。それから、ウエハ８Ａをウエハプローバ２のステージにセットする。すると、カメラ装置３がウエハ８Ａの表面を撮像し、パソコン４がその画像データを処理することで、ウエハ８Ａ上におけるマーキングの配置パターン（初期マーキングの状態）が認識される（５）／（カウント検査１）。この時、パソコン４は、認識したマーキングの配置パターンをディスプレイに表示させるので、作業者は、そのディスプレイの表示を参照してカメラ装置３が捉えた画像を確認することができる。   When the wafer 8A is accepted by the company, an appearance inspection is performed at the acceptance stage (4). Note that marking is also performed when a defective chip is found in the above-described appearance inspections (3) and (4). Then, the wafer 8A is set on the stage of the wafer prober 2. Then, the camera device 3 images the surface of the wafer 8A, and the personal computer 4 processes the image data, whereby the marking arrangement pattern (initial marking state) on the wafer 8A is recognized (5) / (counting). Inspection 1). At this time, the personal computer 4 displays the recognized marking arrangement pattern on the display, so that the operator can check the image captured by the camera device 3 with reference to the display on the display.

ここで、図３には、工程（５）におけるマーキングの配置パターン認識、即ち、インクカウントがどのように行なわれるにかを、一例により説明している。パソコン４における画像認識処理では、インクカウントを、例えば、１０ｍｍ×１０ｍｍの固定範囲毎に行うようになっている。従って、ウエハの径が同じであれば、ワンチップのサイズが異なるとしてもカウント時間は同一となる。
例えば、図３（ａ）はワンチップサイズが５ｍｍ×５ｍｍの場合を示し、図３（ａ）はワンチップサイズが１０ｍｍ×１０ｍｍの場合を示しているが、図３（ａ）の場合は一度に４チップについてカウントを行うことになる。 Here, FIG. 3 illustrates an example of how the marking arrangement pattern recognition in the step (5), that is, the ink count is performed. In the image recognition process in the personal computer 4, the ink count is performed for each fixed range of 10 mm × 10 mm, for example. Therefore, if the wafer diameter is the same, the count time is the same even if the size of one chip is different.
For example, FIG. 3A shows a case where the one-chip size is 5 mm × 5 mm, and FIG. 3A shows a case where the one-chip size is 10 mm × 10 mm, but in the case of FIG. In other words, counting is performed for four chips.

再び、図２を参照する。パソコン４が（５）においてウエハ８Ａについてのインクカウントを行うと、ウエハプローブ２は、そのカウント結果データをパソコン４より取得し、ウエハ８Ａにおける不良チップの配置パターンを認識する。そして、最初の検査１（例えば、高温環境下での検査：ＨＴ）を行うが（６）、その場合、予め認識した不良チップについては検査を行わず、残りの良品チップについてのみ検査を行う。   Reference is again made to FIG. When the personal computer 4 counts the ink for the wafer 8A in (5), the wafer probe 2 acquires the count result data from the personal computer 4 and recognizes the defective chip arrangement pattern on the wafer 8A. Then, the first inspection 1 (for example, inspection in a high temperature environment: HT) is performed (6). In this case, the defective chip recognized in advance is not inspected, and only the remaining non-defective chips are inspected.

続いて、ウエハプローブ２は、検査２（例えば、低温環境下での検査：ＬＴ）を行うが（７）、その場合も（６）の検査１で不良と判定されたチップについては検査を行わず、残りの良品チップについてのみ検査を行う。それから、検査１，２の結果により不良と判定されたチップに対して、マーキング装置１０によるマーキング（図中右下）が行われる（８）。すると、図２（ｂ）に示すウエハ８Ｂの状態となる。マーキングが完了すると、ウエハプローブ２は、パソコン４より取得した初期マーキング状態に関するデータと、検査１，２の結果得られた良品，不良品の判定データとをサーバ５に送信する。   Subsequently, the wafer probe 2 performs inspection 2 (for example, inspection in a low temperature environment: LT) (7). In this case as well, the chip determined to be defective in inspection 1 of (6) is inspected. Inspect only the remaining non-defective chips. Then, marking (lower right in the figure) by the marking device 10 is performed on the chip determined to be defective based on the results of the inspections 1 and 2 (8). Then, the state of the wafer 8B shown in FIG. When the marking is completed, the wafer probe 2 transmits to the server 5 data regarding the initial marking state acquired from the personal computer 4 and non-defective / defective product determination data obtained as a result of the inspections 1 and 2.

次に、ウエハ８Ｂについて、作業者が電子顕微鏡装置１１により（次工程に対する）出荷前の外観検査を行い（９）、不良チップを発見すると、手作業によりマーキング（図中右上）を行う（１０）。すると、図２（ｃ）に示すウエハ８Ｃの状態となる。それから、カメラ装置６がウエハ８Ｃの表面を撮像し、パソコン７がその画像データを処理することで、ウエハ８Ｃ上におけるマーキングの配置パターンが認識される（１１）。すると、パソコン７は、その認識結果を、通信ネットワーク９を介してサーバ５に送信する。   Next, the worker performs an appearance inspection before shipment (for the next process) on the wafer 8B (for the next process) (9), and when a defective chip is found, marking is performed manually (upper right in the figure) (10). ). Then, the state of the wafer 8C shown in FIG. Then, the camera device 6 images the surface of the wafer 8C, and the personal computer 7 processes the image data, thereby recognizing the marking arrangement pattern on the wafer 8C (11). Then, the personal computer 7 transmits the recognition result to the server 5 via the communication network 9.

以上のように本実施例のウエハ検査システム１によれば、ウエハ８上に形成されている半導体集積回路チップについて、外注先で予め実施された検査結果に基づき、不良と判定されたチップに施されている初期マーキングの状態をカメラ装置３により撮像し、ウエハプローバ２は、初期マーキング状態に関するデータを取得するとウエハ８の良品チップについてのみ電気的特性検査を行う。そして、ウエハプローバ２が初期マーキング状態に関するデータ並びに前記検査結果データをサーバ５に送信すると、ウエハ８について外観検査を行い、その外観検査の結果に基づいて作業者がマーキングを行うと、そのマーキングの状態をカメラ装置６により撮像し、パソコン７を介して画像データをサーバ５に送信する。   As described above, according to the wafer inspection system 1 of the present embodiment, the semiconductor integrated circuit chip formed on the wafer 8 is applied to the chip determined to be defective based on the inspection result performed in advance by the subcontractor. The initial marking state is imaged by the camera device 3, and the wafer prober 2 obtains data relating to the initial marking state, and performs electrical characteristic inspection only on non-defective chips on the wafer 8. Then, when the wafer prober 2 transmits the data relating to the initial marking state and the inspection result data to the server 5, the wafer 8 is subjected to the appearance inspection, and when the operator performs the marking based on the result of the appearance inspection, The state is imaged by the camera device 6 and the image data is transmitted to the server 5 via the personal computer 7.

従って、ウエハプローバ２は、外注先で予め行われた良品検査の結果をデータとして取得し、初期不良チップがどれであるのかを認識した上で検査を行うことができるので、検査対象を良品チップだけにして検査効率を向上させることができる。そして、その後に行われる外観検査の結果、作業者が不良チップに対し手作業で行ったマーキングについてもカメラ装置６により撮像された画像に基づき認識されるので、不良チップの個数把握を迅速に行うことができ、人手による不良チップのカウントミスを排除することができる。   Accordingly, the wafer prober 2 can acquire the result of the non-defective product inspection performed in advance by the subcontractor as data, and can perform the inspection after recognizing the initial defective chip. Only the inspection efficiency can be improved. As a result of the visual inspection performed thereafter, the marking manually performed on the defective chip by the operator is also recognized based on the image captured by the camera device 6, so that the number of defective chips can be quickly grasped. It is possible to eliminate mistakes in counting defective chips manually.

また、カメラ装置３，６を使用することで、インクカウントを迅速に行うことができ、この点でも作業効率が向上する。更に、インクによるマーキングの不良（エリアのずれやかすれ等）についても、チェックすることができる。
加えて、不良に関するデータはサーバ５に送信され、サーバ５において一括管理されるので、ウエハ８の歩留まりに関するデータの統計的処理などを容易に行うことができると共に、夫々の不良が、各検査工程におけるどの段階で発生したものであるのかについても明確に峻別することができる。 Further, by using the camera devices 3 and 6, ink counting can be performed quickly, and the working efficiency is improved in this respect as well. In addition, it is possible to check for marking defects caused by ink (area deviation, fading, etc.).
In addition, since data relating to defects is transmitted to the server 5 and collectively managed by the server 5, statistical processing of data relating to the yield of the wafers 8 can be easily performed, and each defect is detected in each inspection step. It is possible to clearly distinguish at which stage in FIG.

本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
ウエハプローバ２において行う検査１（ＨＴ），検査２（ＬＴ）を、夫々異なるウエハプローバによって行っても良い。その場合、ウエハプローバ間のデータ転送は、サーバ５を介して行うようにすれば良い。
また、ウエハプローバ２と、その後に行う外観検査工程との間に、異なる種類の検査を行うための装置を１つ以上配置して検査を実施しても良い。この場合も、ウエハプローバ２と上記検査装置との間のデータ転送は、サーバ５を介して行うようにすれば良い。
カメラ装置３とパソコン４における画像処理機能を、ウエハプローバ２に組み込んで一体に構成しても良い。同様に、カメラ装置６とパソコン７における画像処理機能を、電子顕微鏡装置１１に組み込んで一体に構成しても良い。 The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications are possible.
Inspection 1 (HT) and inspection 2 (LT) performed in the wafer prober 2 may be performed by different wafer probers. In that case, data transfer between wafer probers may be performed via the server 5.
Further, the inspection may be performed by arranging one or more apparatuses for performing different types of inspection between the wafer prober 2 and the subsequent visual inspection process. Also in this case, data transfer between the wafer prober 2 and the inspection apparatus may be performed via the server 5.
The image processing functions in the camera device 3 and the personal computer 4 may be integrated into the wafer prober 2. Similarly, the image processing function in the camera device 6 and the personal computer 7 may be incorporated into the electron microscope device 11 and configured integrally.

本発明の一実施例であり、ウエハ検査システムの構成を概略的に示す図1 is a diagram schematically illustrating a configuration of a wafer inspection system according to an embodiment of the present invention. ウエハの検査工程を説明する図Diagram explaining wafer inspection process 図２の工程（５）におけるマーキングの配置パターン認識を説明する図The figure explaining the arrangement pattern recognition of the marking in the process (5) of FIG. 従来技術を示す図２相当図FIG. 2 equivalent diagram showing the prior art

符号の説明Explanation of symbols

図面中、１はウエハ検査システム、２はウエハプローバ、３はカメラ装置（第１カメラ装置）、４はパーソナルコンピュータ（第１画像処理装置）、５はサーバ、６はカメラ装置（第２カメラ装置）、７はパーソナルコンピュータ（第２画像処理装置）、８はウエハ、９は通信ネットワーク、１０はマーキング装置を示す。   In the drawings, 1 is a wafer inspection system, 2 is a wafer prober, 3 is a camera device (first camera device), 4 is a personal computer (first image processing device), 5 is a server, and 6 is a camera device (second camera device). ), 7 is a personal computer (second image processing apparatus), 8 is a wafer, 9 is a communication network, and 10 is a marking apparatus.

Claims (2)

ウエハ上に形成されている半導体集積回路の各チップについて、電気的特性を検査するウエハプローバと、
このウエハプローバに搭載されたウエハを撮像する第１カメラ装置と、
このカメラ装置によって撮像された画像を処理することで、前記ウエハにおけるマーキング状態を認識し、前記状態をデータ化する第１画像処理装置と、
前記ウエハについて行われた外観検査の結果に基づいて、当該ウエハに行われたマーキングの状態を撮像する第２カメラ装置と、
この第２カメラ装置によって撮像された画像を処理することで、前記マーキングの状態を認識してデータ化する第２画像処理装置と、
前記ウエハプローバ，及び前記第２画像処理装置と通信ネットワークを介して接続されるサーバとを備え、
前記ウエハプローバは、前記電気的特性検査の実行前に、前記第１カメラ装置によって撮像されたウエハの初期マーキング状態に関するデータを前記第１画像処理装置より取得し、前記ウエハにおける良品チップについてのみ前記検査を実施すると、前記初期マーキング状態に関するデータ並びに前記検査結果データを前記サーバに送信し、
前記第２画像処理装置は、前記外観検査の実施結果に基づくマーキング状態に関するデータを、前記通信ネットワークを介して前記サーバに送信することを特徴とするウエハ検査システム。 A wafer prober for inspecting electrical characteristics of each chip of the semiconductor integrated circuit formed on the wafer; and
A first camera device for imaging a wafer mounted on the wafer prober;
A first image processing device that recognizes a marking state on the wafer and converts the state into data by processing an image captured by the camera device;
A second camera device that captures an image of a marking performed on the wafer based on a result of an appearance inspection performed on the wafer;
A second image processing device that recognizes the marking state and converts it into data by processing an image captured by the second camera device;
A server connected to the wafer prober and the second image processing apparatus via a communication network;
The wafer prober acquires, from the first image processing device, data related to an initial marking state of the wafer imaged by the first camera device before executing the electrical characteristic inspection, and only the non-defective chips on the wafer are When the inspection is performed, the data regarding the initial marking state and the inspection result data are transmitted to the server,
The wafer inspection system, wherein the second image processing apparatus transmits data related to a marking state based on the appearance inspection execution result to the server via the communication network. ウエハ上に形成されている半導体集積回路チップについて予め実施された検査結果に基づき、不良と判定されたチップに施されている初期マーキングの状態を、カメラ装置により撮像するステップと、
前記カメラ装置によって撮像された画像のデータをウエハプローバが取得するステップと、
前記ウエハプローバが、前記初期マーキング状態に関するデータに基づき、前記ウエハの良品チップについてのみ電気的特性検査を行うステップと、
前記初期マーキング状態に関するデータ並びに前記検査結果データを、通信ネットワークを介してサーバに送信するステップと、
前記ウエハについて外観検査を行うステップと、
前記外観検査の結果に基づいて、当該ウエハにマーキングを行うステップと、
前記マーキングの状態をカメラ装置により撮像するステップと、
前記カメラ装置により撮像された画像データを、前記通信ネットワークを介して前記サーバに送信するステップよりなることを特徴とするウエハ検査方法。 Imaging a state of initial marking applied to a chip determined to be defective by a camera device based on an inspection result performed in advance on a semiconductor integrated circuit chip formed on a wafer; and
A wafer prober acquiring data of an image captured by the camera device;
The wafer prober performs electrical property inspection only on non-defective chips of the wafer based on data on the initial marking state;
Transmitting the data relating to the initial marking state as well as the inspection result data to a server via a communication network;
Performing an appearance inspection on the wafer;
Marking the wafer based on the result of the appearance inspection;
Imaging the state of the marking with a camera device;
A wafer inspection method comprising the step of transmitting image data captured by the camera device to the server via the communication network.
JP2006176657A 2006-06-27 2006-06-27 Wafer inspection system and method Pending JP2008010485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006176657A JP2008010485A (en) 2006-06-27 2006-06-27 Wafer inspection system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006176657A JP2008010485A (en) 2006-06-27 2006-06-27 Wafer inspection system and method

Publications (1)

Publication Number Publication Date
JP2008010485A true JP2008010485A (en) 2008-01-17

Family

ID=39068460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006176657A Pending JP2008010485A (en) 2006-06-27 2006-06-27 Wafer inspection system and method

Country Status (1)

Country Link
JP (1) JP2008010485A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399541A (en) * 1986-10-15 1988-04-30 Tokyo Electron Ltd Semiconductor wafer prober apparatus
JPS63239836A (en) * 1987-03-27 1988-10-05 Hitachi Ltd Inspecting method for wafer
JPH02103947A (en) * 1987-09-29 1990-04-17 Tokyo Electron Ltd Inspecting method of semiconductor wafer
JPH02270341A (en) * 1988-07-08 1990-11-05 Tokyo Electron Ltd Probing device
JPH06275686A (en) * 1993-03-19 1994-09-30 Nec Kansai Ltd Method and device for manufacturing semiconductor device
JPH11145018A (en) * 1997-11-11 1999-05-28 Sony Corp Method for discriminating failure semiconductor device
JP2005093552A (en) * 2003-09-12 2005-04-07 Sharp Corp Semiconductor inspection management system
JP2005216904A (en) * 2004-01-27 2005-08-11 Denso Corp Method and apparatus of inspecting wafer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399541A (en) * 1986-10-15 1988-04-30 Tokyo Electron Ltd Semiconductor wafer prober apparatus
JPS63239836A (en) * 1987-03-27 1988-10-05 Hitachi Ltd Inspecting method for wafer
JPH02103947A (en) * 1987-09-29 1990-04-17 Tokyo Electron Ltd Inspecting method of semiconductor wafer
JPH02270341A (en) * 1988-07-08 1990-11-05 Tokyo Electron Ltd Probing device
JPH06275686A (en) * 1993-03-19 1994-09-30 Nec Kansai Ltd Method and device for manufacturing semiconductor device
JPH11145018A (en) * 1997-11-11 1999-05-28 Sony Corp Method for discriminating failure semiconductor device
JP2005093552A (en) * 2003-09-12 2005-04-07 Sharp Corp Semiconductor inspection management system
JP2005216904A (en) * 2004-01-27 2005-08-11 Denso Corp Method and apparatus of inspecting wafer

Similar Documents

Publication Publication Date Title
KR102102874B1 (en) Automatic optical inspection system and operating method thereof
KR101865887B1 (en) Positional precision inspection method, positional precision inspection device, and position inspection unit
JP5932698B2 (en) Work data generation and inspection method for PCB inspection apparatus
US20160209207A1 (en) Board inspection method and board inspection system using the same
WO2018087932A1 (en) Stored image reclassification system and re-classification method
KR101372995B1 (en) Defect Inspection Method
CN109923654A (en) It is reduced by the wafer noise of cross-layer image subtraction
CN108604560A (en) Use design document or the automatic deskew of check image
JP2007189229A (en) Method for verifying abnormal probe card
JP2004361145A (en) Display method, quality control apparatus, and quality control system
JP6535755B2 (en) How to test electronic components
JP2004349674A (en) System and method for analyzing surface state of printed circuit board, using rgb colors
US20080205746A1 (en) Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
KR20180010307A (en) Reviewing Prefabricated Defect Sites Using Designs
JP2009162718A (en) Substrate inspection apparatus and method for setting inspection area
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP2008010485A (en) Wafer inspection system and method
KR20090092426A (en) Apparatus and method for bonding a die
JP4243268B2 (en) Pattern inspection apparatus and pattern inspection method
TW201409048A (en) Apparatus and method for inspection of marking
KR20150104766A (en) Tracking method for badness history in inspection process
JP2012190935A (en) Chip position specification system, chip position specification device, chip position specification program, and chip position specification method
JP2007095766A (en) Prober and method of inspecting semiconductor device
TWI290429B (en) Method for inspecting laser marks on IC packages
CN108122795A (en) Single of CMOS camera wafer is electrically and function detection device and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Effective date: 20110830

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A02 Decision of refusal

Effective date: 20120313

Free format text: JAPANESE INTERMEDIATE CODE: A02