JP2008009650A - プログラム実行制御回路、コンピュータシステム、及び、icカード - Google Patents
プログラム実行制御回路、コンピュータシステム、及び、icカード Download PDFInfo
- Publication number
- JP2008009650A JP2008009650A JP2006178655A JP2006178655A JP2008009650A JP 2008009650 A JP2008009650 A JP 2008009650A JP 2006178655 A JP2006178655 A JP 2006178655A JP 2006178655 A JP2006178655 A JP 2006178655A JP 2008009650 A JP2008009650 A JP 2008009650A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory area
- execution
- computer program
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/51—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems at application loading time, e.g. accepting, rejecting, starting or inhibiting executable software based on integrity or source reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Abstract
外部接続装置からICカード等のコンピュータシステムへ送信されて格納された不正プログラムの実行を防止可能なコンピュータシステムを提供する。
【解決手段】
CPU3と、通信回路4と、第1及び第2のコンピュータプログラムを格納する第1メモリ領域5と、第1のコンピュータプログラム格納領域、通信回路で受信したデータ格納領域、CPUのプログラム実行時に使用するデータ格納領域を含む第2メモリ領域6を備えてなるコンピュータシステムに対して、プログラム実行対象が第1のコンピュータプログラムである場合に、実行対象のプログラムコードの格納場所が第1メモリ領域内または第2メモリ領域内の第1のコンピュータプログラムの格納領域内である場合にはプログラム実行を許可し、前記格納場所が第2メモリ領域内の第1のコンピュータプログラムの格納領域外である場合にはプログラム実行を禁止する制御を行う。
【選択図】 図1
Description
次に、本発明の別実施形態につき説明する。
2: 本発明に係るプログラム実行制御回路
3: CPU
4: 通信回路
5: 不揮発性メモリ
6: 揮発性メモリ
7: 受信バッファ
10: フラグ
11: 境界アドレスレジスタ
12: アドレス比較器
13: 論理積(AND)回路
14: 論理和(OR)回路
20: ICカード
21: 端末PC
22: ICカードリーダ・ライタ
23: 外部接続装置
24: コマンドAPDU
25: レスポンスAPDU
F: フラグに記憶された識別子
RD: 読み出し制御信号
R1: 第2メモリ領域内のシステムプログラムのプログラムコード専用の格納領域
R2: 第2メモリ領域内の通信回路が受信したデータの格納領域(受信バッファ)
R3: 第2メモリ領域内のCPUのプログラム実行時に使用するデータの格納領域
Sif: 命令フェッチ信号
S2rd: 第2読み出し制御信号
Claims (10)
- 第1のコンピュータプログラム及び第2のコンピュータプログラムを実行可能なCPUと、外部接続機器から送信されるデータを受信可能な通信回路と、前記第1及び第2のコンピュータプログラムを格納する第1メモリ領域と、前記第1のコンピュータプログラムの格納領域、前記通信回路で受信したデータの格納領域、及び、前記CPUのプログラム実行時に使用するデータの格納領域を含む第2メモリ領域と、を備えてなるコンピュータシステムに対して、
前記CPUによるプログラム実行の対象が前記第1のコンピュータプログラムであることを認識した場合に、実行対象のプログラムコードの格納場所が前記第1メモリ領域内または前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域内である場合には前記プログラム実行を許可し、前記格納場所が前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域外である場合には前記プログラム実行を禁止する制御を行うことを特徴とするプログラム実行制御回路。 - 前記CPUによるプログラム実行の対象が前記第2のコンピュータプログラムであることを認識した場合に、実行対象のプログラムコードの格納場所が前記第1メモリ領域内である場合には前記プログラム実行を許可し、前記格納場所が前記第2メモリ領域内である場合には前記プログラム実行を禁止する制御を行うことを特徴とする請求項1に記載のプログラム実行制御回路。
- 前記CPUによるプログラム実行の対象が前記第1のコンピュータプログラムであるか前記第2のコンピュータプログラムであるかを区別するフラグと、
前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域の境界アドレスを記憶する境界アドレスレジスタと、
実行対象のプログラムコードの格納場所を指定する前記第1または第2メモリ領域のアドレスと、前記境界アドレスレジスタに記憶された前記境界アドレスを比較して、前記格納場所が前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域内であるか否かを判定するアドレス比較器と、を備え、
前記フラグが前記CPUによるプログラム実行の対象が前記第1のコンピュータプログラムであることを示し、且つ、前記アドレス比較器が、前記格納場所が前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域内であると判定した場合には、実行対象の前記プログラムコードを前記第1または第2メモリ領域から読み出すための命令フェッチ期間に、前記第2メモリ領域に対する読み出し制御信号を出力し、
前記フラグが前記CPUによるプログラム実行の対象が前記第2のコンピュータプログラムであることを示すか、或いは、前記アドレス比較器が、前記格納場所が前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域外であると判定した場合には、前記命令フェッチ期間に、前記第2メモリ領域に対する読み出し制御信号を出力しないことを特徴とする請求項2に記載のプログラム実行制御回路。 - 請求項1〜3の何れか1項に記載のプログラム実行制御回路と、
第1のコンピュータプログラム及び第2のコンピュータプログラムを実行可能なCPUと、
外部接続機器から送信されるデータを受信可能な通信回路と、
前記第1及び第2のコンピュータプログラムを格納可能な第1メモリ領域と、
前記第1のコンピュータプログラムの格納領域、前記通信回路で受信したデータの格納領域、及び、前記CPUのプログラム実行時に使用するデータの格納領域を含む第2メモリ領域と、
を備えてなることを特徴とするコンピュータシステム。 - 前記第1メモリ領域が不揮発性メモリで構成され、前記第2メモリ領域が揮発性メモリで構成されていることを特徴とする請求項4に記載のコンピュータシステム。
- 前記プログラム実行制御回路が、請求項3に記載のプログラム実行制御回路であって、
前記第1メモリ領域に、前記第1のコンピュータプログラムとしてシステムプログラムが、前記第2のコンピュータプログラムとしてアプリケーションプログラムが、夫々格納されており、
前記システムプログラムが、
前記CPUがリセットされた後に起動され、前記プログラム実行制御回路内に設けられた前記境界アドレスレジスタに前記境界アドレスを設定する第1ステップと、
前記プログラム実行制御回路内に設けられた前記フラグを前記CPUによるプログラム実行の対象が前記第1のコンピュータプログラムである状態に設定する第2ステップと、
前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域に、前記システムプログラムの一部または全部を格納する第3ステップと、を有することを特徴とする請求項4または5に記載のコンピュータシステム。 - 前記システムプログラムが、
前記通信回路が前記外部接続機器から送信されたコマンドデータを受信したか否かを判定する第4ステップと、
前記第4ステップで前記コマンドデータの受信が判定された場合に、前記コマンドデータを前記第2メモリ領域内の前記通信回路で受信したデータの格納領域内に格納する第5ステップと、
前記コマンドデータが前記アプリケーションプログラムの起動コマンドであるか否かを判定する第6ステップと、
前記第6ステップで前記コマンドデータが前記アプリケーションプログラムの起動コマンドであると判定された場合に、前記フラグを前記CPUによるプログラム実行の対象が前記第2のコンピュータプログラムである状態に設定する第7ステップと、
前記アプリケーションプログラムを起動させる第8ステップと、
前記アプリケーションプログラムの実行が終了した後に、前記フラグを前記CPUによるプログラム実行の対象が前記第1のコンピュータプログラムである状態に設定する第9ステップと、を更に有することを特徴とする請求項6に記載のコンピュータシステム。 - 前記アプリケーションプログラムが、
前記システムプログラムの前記第8ステップにおいて起動された後に、前記通信回路が前記外部接続機器から送信されたコマンドデータを受信したか否かを判定する第1ステップと、
前記第1ステップで前記コマンドデータの受信が判定された場合に、前記コマンドデータを前記第2メモリ領域内の前記通信回路で受信したデータの格納領域内に格納する第2ステップと、
前記コマンドデータが前記アプリケーションプログラムの終了コマンドであるか否かを判定する第3ステップと、
前記第3ステップで前記コマンドデータが前記アプリケーションプログラムの終了コマンドであると判定された場合に、前記システムプログラムの前記第9ステップに移行する第4ステップと、を有することを特徴とする請求項7に記載のコンピュータシステム。 - 前記システムプログラムが、
前記第6ステップで前記コマンドデータが前記システムプログラムの起動コマンドであると判定された場合に、実行対象の前記システムプログラムの格納場所が前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域内であるか否かを判定する第10ステップと、
前記第10ステップで前記格納場所が前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域内であると判定された場合に、前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域内に格納された前記システムプログラムを実行するステップと、
前記第10ステップで前記格納場所が前記第2メモリ領域内の前記第1のコンピュータプログラムの格納領域内でないと判定された場合に、前記第1メモリ領域内に格納された前記システムプログラムを実行するステップと、を更に有することを特徴とする請求項7または8に記載のコンピュータシステム。 - 請求項4〜9の何れか1項に記載のコンピュータシステムを搭載してなることを特徴とするICカード。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178655A JP4203514B2 (ja) | 2006-06-28 | 2006-06-28 | プログラム実行制御回路、コンピュータシステム、及び、icカード |
US11/797,736 US20080005799A1 (en) | 2006-06-28 | 2007-05-07 | Program execution control circuit, computer system, and IC card |
EP07252004A EP1879125A3 (en) | 2006-06-28 | 2007-05-16 | Program execution control circuit, computer system, and IC card |
CN2007101271053A CN101097609B (zh) | 2006-06-28 | 2007-06-28 | 计算机***、以及程序执行控制电路和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178655A JP4203514B2 (ja) | 2006-06-28 | 2006-06-28 | プログラム実行制御回路、コンピュータシステム、及び、icカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008009650A true JP2008009650A (ja) | 2008-01-17 |
JP4203514B2 JP4203514B2 (ja) | 2009-01-07 |
Family
ID=38750568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006178655A Expired - Fee Related JP4203514B2 (ja) | 2006-06-28 | 2006-06-28 | プログラム実行制御回路、コンピュータシステム、及び、icカード |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080005799A1 (ja) |
EP (1) | EP1879125A3 (ja) |
JP (1) | JP4203514B2 (ja) |
CN (1) | CN101097609B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010286866A (ja) * | 2009-06-09 | 2010-12-24 | Oki Semiconductor Co Ltd | マイクロコントローラ装置 |
US9935766B2 (en) | 2015-08-20 | 2018-04-03 | Socionext Inc. | Processor and processor system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059304A (ja) * | 2006-08-31 | 2008-03-13 | Sony Corp | 通信装置および方法、並びにプログラム |
US10237296B2 (en) * | 2014-01-27 | 2019-03-19 | Cronus Cyber Technologies Ltd | Automated penetration testing device, method and system |
KR20160025292A (ko) * | 2014-08-27 | 2016-03-08 | 에스케이하이닉스 주식회사 | 데이터 저장 장치, 그것을 포함하는 데이터 처리 시스템 및 그것의 동작 방법 |
CN107451493A (zh) * | 2016-05-30 | 2017-12-08 | 珠海市微半导体有限公司 | Risc架构保密电路及其方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2266149Y (zh) * | 1996-07-09 | 1997-10-29 | 大连海事大学 | 一种微机硬盘存取控制装置 |
CN2368081Y (zh) * | 1999-01-07 | 2000-03-08 | 北京航力电子产品贸易公司 | 计算机硬盘保护卡 |
US20040243783A1 (en) * | 2003-05-30 | 2004-12-02 | Zhimin Ding | Method and apparatus for multi-mode operation in a semiconductor circuit |
DE112005002949T5 (de) * | 2004-11-24 | 2007-12-27 | Discretix Technologies Ltd. | System, Verfahren und Vorrichtung zur Sicherung eines Betriebssystems |
US9158941B2 (en) * | 2006-03-16 | 2015-10-13 | Arm Limited | Managing access to content in a data processing apparatus |
-
2006
- 2006-06-28 JP JP2006178655A patent/JP4203514B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-07 US US11/797,736 patent/US20080005799A1/en not_active Abandoned
- 2007-05-16 EP EP07252004A patent/EP1879125A3/en not_active Withdrawn
- 2007-06-28 CN CN2007101271053A patent/CN101097609B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010286866A (ja) * | 2009-06-09 | 2010-12-24 | Oki Semiconductor Co Ltd | マイクロコントローラ装置 |
US9935766B2 (en) | 2015-08-20 | 2018-04-03 | Socionext Inc. | Processor and processor system |
Also Published As
Publication number | Publication date |
---|---|
CN101097609A (zh) | 2008-01-02 |
JP4203514B2 (ja) | 2009-01-07 |
EP1879125A2 (en) | 2008-01-16 |
EP1879125A3 (en) | 2010-10-20 |
US20080005799A1 (en) | 2008-01-03 |
CN101097609B (zh) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3710671B2 (ja) | 1チップマイクロコンピュータ及びそれを用いたicカード、並びに1チップマイクロコンピュータのアクセス制御方法 | |
US5754762A (en) | Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU | |
KR101197556B1 (ko) | 불 휘발성 메모리의 프로그램 동작을 검증하는 장치 및방법, 그리고 그 장치를 포함한 메모리 카드 | |
JP4203514B2 (ja) | プログラム実行制御回路、コンピュータシステム、及び、icカード | |
US20070075149A1 (en) | Portable electronic device and IC card | |
JP2004005679A (ja) | コンピュータシステム、メモリ構造、および、プログラムを実行する方法 | |
JP5241065B2 (ja) | 外部メモリに貯蔵されたデータの変更の有無をチェックする装置及び方法 | |
KR20060067132A (ko) | 휴대 가능 전자 장치 | |
KR100399603B1 (ko) | 스마트 카드와 이의 os 프로그램 저장/삭제 및 실행방법 | |
JP2005011161A (ja) | Icカード及びicカードプログラム | |
CN108376227B (zh) | 一种安全芯片的文件访问方法及其*** | |
JP2009129402A (ja) | Icカード用半導体装置、icカード、及びicカード用端末装置 | |
JP2006293706A (ja) | アプリケーションの更新機能を有するマルチアプリケーションicカード | |
JP2005011147A (ja) | Icカード及びicカードプログラム | |
JP4549731B2 (ja) | アプリケーションが共通で使用するコマンドコードを備えたマルチアプリケーション型icカード | |
JP2005234898A (ja) | Romにアプリケーションを実装したマルチアプリケーションicカードおよびプログラム | |
JP4641157B2 (ja) | マルチアプリケーション型icカードおよびアプリケーションプログラム | |
JP7397402B2 (ja) | 電子情報記憶媒体、データ送信方法、及びプログラム | |
JP2008129697A (ja) | Icカードおよびメモリ間のデータ転送制御方法 | |
JP2008203988A (ja) | セキュリティ保護機能付きマイクロコンピュータ | |
JPH11167525A (ja) | 不揮発性メモリ混載マイコン及びその不揮発性メモリ書換え方法並びに不揮発性メモリ混載マイコンの不揮発性メモリ書換えプログラムを記録した記録媒体 | |
JP2006172271A (ja) | マルチアプリケーションicカード及びicカード用プログラム | |
WO2009016542A2 (en) | Mobile communication device and method for defragging mifare memory | |
JP2008047040A (ja) | 携帯可能電子装置およびicカード | |
JP2005011171A (ja) | Icカード及びicカードプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |