JP2008009251A - Electro-optical device, electronic equipment, and drive control program - Google Patents

Electro-optical device, electronic equipment, and drive control program Download PDF

Info

Publication number
JP2008009251A
JP2008009251A JP2006181353A JP2006181353A JP2008009251A JP 2008009251 A JP2008009251 A JP 2008009251A JP 2006181353 A JP2006181353 A JP 2006181353A JP 2006181353 A JP2006181353 A JP 2006181353A JP 2008009251 A JP2008009251 A JP 2008009251A
Authority
JP
Japan
Prior art keywords
video signal
gradation
input video
data
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006181353A
Other languages
Japanese (ja)
Inventor
Kenichi Tajiri
憲一 田尻
Takashi Hara
孝志 原
Masashi Mitsui
雅志 三井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006181353A priority Critical patent/JP2008009251A/en
Publication of JP2008009251A publication Critical patent/JP2008009251A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce current consumption in the case of an arithmetic operation while reducing memory capacity used for a look-up table (LUT) when performing drive control of an image display part such as a liquid crystal panel using overdrive control. <P>SOLUTION: When there is a change in the gray scale of an input video signal and in the gray scale of an input video signal of one frame before, an operation part 22 decides whether or not the gray scale of the input video signal of one frame before has less than 64 gradations, and when it is decided that the gray scale of the input video signal of one frame before has less than 64 gradations, a correction value is formed according to the gray scale of the input video signal of one frame before and that of the input video signal. An adder 23 corrects the input video signal according to this correction value to obtain a corrected video signal, and a driving part 24 performs drive control of the image display part such as the liquid crystal panel 12 according to the corrected video signal. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶表示装置等の電気光学装置に関し、特に、動画像を良好に表示することのできる電気光学装置、電子機器、及び駆動制御プログラムに関するものである。   The present invention relates to an electro-optical device such as a liquid crystal display device, and more particularly to an electro-optical device, an electronic apparatus, and a drive control program that can display a moving image satisfactorily.

一般に、液晶表示装置に代表される電気光学装置において、所謂動画像を表示する際には、液晶における透過率の応答が表示すべき信号(表示信号)の変化に比べて遅いため、所謂尾引き等の画質低下が生じてしまう。   In general, in an electro-optical device typified by a liquid crystal display device, when a so-called moving image is displayed, a response of transmittance in liquid crystal is slower than a change of a signal to be displayed (display signal), so-called tailing. The image quality is degraded.

このような画質低下を防止するため、つまり、液晶における透過率の応答を速めるため、所謂オーバドライブ制御と呼ばれる駆動手法が知られている。この駆動手法においては、映像信号として階調データを、例えば、補正回路とフレームメモリに与え、フレームメモリにおいては階調データを1フレーム期間記憶した後(この階調データを前階調データと呼ぶ)、補正回路に与える。この結果、補正回路には現階調データ及び前階調データが与えられることになって、この現階調データと前階調データとに応じて現階調データを補正し、補正後に階調データに応じた印加電圧を液晶パネルに印加するようにしている。   In order to prevent such a deterioration in image quality, that is, to accelerate the response of the transmittance in the liquid crystal, a driving method called so-called overdrive control is known. In this driving method, gradation data is supplied as a video signal to, for example, a correction circuit and a frame memory, and the gradation data is stored in the frame memory for one frame period (this gradation data is referred to as pre-gradation data). ) To the correction circuit. As a result, the current gradation data and the previous gradation data are given to the correction circuit, the current gradation data is corrected according to the current gradation data and the previous gradation data, and the gradation after the correction is corrected. An applied voltage corresponding to the data is applied to the liquid crystal panel.

ところで、現階調データと前階調データとに応じて現階調データを補正する際には、所謂ルックアップテーブル(索引テーブル:以下、LUTと記載する)を用いて現階調データを補正することが行われている。例えば、LUTでは、前階調データと現階調データとの差分値に対応付けて現階調データを補正すべき補正値を予め設定するようにしている(例えば、特許文献1参照)。   By the way, when correcting the current gradation data according to the current gradation data and the previous gradation data, the current gradation data is corrected using a so-called lookup table (hereinafter referred to as LUT). To be done. For example, in the LUT, a correction value for correcting the current gradation data is set in advance in association with the difference value between the previous gradation data and the current gradation data (see, for example, Patent Document 1).

そして、上述のオーバドライブ制御を用いて画質低下を良好に防止するためには、差分値毎にきめ細かく補正値を予め設定しておく必要がある。つまり、個々の差分値毎に補正値を設定したLUTを生成する必要がある。
特開平3−63692号公報
In order to satisfactorily prevent deterioration in image quality using the above-described overdrive control, it is necessary to set a correction value in detail for each difference value in advance. That is, it is necessary to generate an LUT in which correction values are set for each difference value.
Japanese Patent Laid-Open No. 3-63692

前述のように、LUTにおいて個々の差分値毎に補正値を設定するとなると、設定すべき補正値が格段に多くなってしまう。つまり、LUTにおけるデータ量が増加してしまい、半導体記憶装置等のメモリ容量を増加させなければならず、コストアップの要因となってしまうという課題がある。   As described above, when the correction value is set for each individual difference value in the LUT, the correction value to be set is remarkably increased. In other words, there is a problem that the amount of data in the LUT increases, the memory capacity of the semiconductor memory device or the like must be increased, and this increases the cost.

一方、LUTのデータ量を減らすため、予め規定した差分値にのみ補正値を設定し、予め規定した差分値以外の差分値については、演算装置によって補間演算を行って当該差分値に対応する補正値を求めることも行われている。   On the other hand, in order to reduce the data amount of the LUT, a correction value is set only for a predetermined difference value, and for a difference value other than the predetermined difference value, an interpolation operation is performed by an arithmetic unit and a correction corresponding to the difference value is performed. A value is also obtained.

しかしながら、演算装置を用いて補間演算を行う場合、LUTのデータ量を減らすため予め規定された差分値を減らしてしまうと、補間演算量が飛躍的に増大し、その結果、演算装置における演算時間が増大して、消費電流が増加してしまうという課題がある。   However, when performing an interpolation operation using an arithmetic device, if the difference value defined in advance is reduced in order to reduce the amount of data in the LUT, the amount of interpolation arithmetic increases dramatically, resulting in an arithmetic time in the arithmetic device. There is a problem that current consumption increases and current consumption increases.

従って、本発明の目的は、LUTに用いるメモリ容量を少なくするとともに演算の際の消費電流を低減して、オーバドライブ制御を行うことのできる電気光学装置、電子機器、及び駆動制御プログラムを提供することにある。   Therefore, an object of the present invention is to provide an electro-optical device, an electronic apparatus, and a drive control program capable of performing overdrive control by reducing the memory capacity used for the LUT and reducing the current consumption during the calculation. There is.

本発明による電気光学装置は、画像が表示される画像表示部に対して入力映像信号に応じた画像を供給することで表示を行う際、入力映像信号の階調と当該入力映像信号の1フレーム前の入力映像信号との階調に変化がある場合、1フレーム前の入力映像信号の階調が予め定められた階調未満であるか否かを判定する判定手段と、この判定手段によって予め定められた階調未満であると判定された場合、1フレーム前の入力映像信号の階調と入力映像信号の階調とに応じて補正値を生成する補正値生成手段と、この補正値に応じて入力映像信号を補正して出力する補正手段と、補正手段から出力された映像信号に応じて画像表示部に対して画像を供給する駆動制御手段とを有することを特徴とするものである。   When an electro-optical device according to the present invention performs display by supplying an image according to an input video signal to an image display unit on which an image is displayed, the gradation of the input video signal and one frame of the input video signal are displayed. When there is a change in gradation with the previous input video signal, a determination unit that determines whether or not the gradation of the input video signal one frame before is less than a predetermined gradation, and the determination unit in advance When it is determined that the gradation is less than the predetermined gradation, correction value generation means for generating a correction value according to the gradation of the input video signal one frame before and the gradation of the input video signal, and the correction value And a correction unit that corrects and outputs the input video signal and a drive control unit that supplies an image to the image display unit in accordance with the video signal output from the correction unit. .

このように、本発明によれば、1フレーム前の入力映像信号(前階調データ)の階調が予め定められた階調未満である際に、入力映像信号(現階調データ)を補正して、オーバドライブ制御を行うようにしたので、ルックアップテーブルに格納する補正データを少なくできる結果、ルックアップテーブルに用いるメモリ容量を少なくすることができる。さらに、ルックアップテーブルに格納する補正データを少なくしても、補間演算を行う必要がないから、オーバドライブ制御に係る演算の際の消費電流を低減することができるという効果がある。   Thus, according to the present invention, the input video signal (current gradation data) is corrected when the gradation of the input video signal (preceding gradation data) one frame before is less than a predetermined gradation. Since the overdrive control is performed, the correction data stored in the lookup table can be reduced. As a result, the memory capacity used for the lookup table can be reduced. Furthermore, even if the correction data stored in the look-up table is reduced, there is no need to perform an interpolation calculation, so that it is possible to reduce the current consumption during the calculation related to overdrive control.

本発明の電気光学装置では、判定手段は、1フレーム前の映像信号における上位ビットに基づいて判定を行う。   In the electro-optical device according to the aspect of the invention, the determination unit performs the determination based on the upper bits in the video signal one frame before.

このように、本発明によれば、上位ビットによって1フレーム前の入力映像信号の階調が予め定められた未満であるか否かを判定するようにしたので、容易に1フレーム前の入力信号の階調を判定することができる。   As described above, according to the present invention, since it is determined whether the gradation of the input video signal one frame before is lower than a predetermined value by the upper bits, the input signal one frame before can be easily determined. Can be determined.

本発明の電気光学装置では、入力映像信号は、例えば、0から255階調のいずれかを表す8ビットデータであって、その転送レートが30フレーム/秒以下であり、予め定められた階調は64階調である。   In the electro-optical device of the present invention, the input video signal is, for example, 8-bit data representing any one of 0 to 255 gradations, the transfer rate is 30 frames / second or less, and a predetermined gradation Is 64 gradations.

このように、本発明によれば、入力映像信号として、8ビットで0から255階調のいずれかを表す8ビットデータを用いて、その転送レートを30フレーム/秒以下とし、予め定められた階調を64階調としたので、ルックアップメモリに記憶する補正データは0階調以上64階調未満に対応付けておけばよく、その結果、メモリ容量を格段に少なくすることができるという効果がある。   As described above, according to the present invention, 8-bit data representing any of 0 to 255 gradations in 8 bits is used as an input video signal, the transfer rate is set to 30 frames / second or less, and the input video signal is predetermined. Since the gradation is 64 gradations, the correction data stored in the lookup memory may be associated with 0 gradation or more and less than 64 gradations, and as a result, the memory capacity can be remarkably reduced. There is.

本発明の電気光学装置では、判定手段は、1フレーム前の入力映像信号の上位3ビットがいずれも0である際、1フレーム前入力映像信号の階調が64階調未満であると判定する。   In the electro-optical device according to the aspect of the invention, the determination unit determines that the gradation of the input video signal before one frame is less than 64 gradations when all the upper 3 bits of the input video signal of one frame before are 0. .

このように、本発明によれば、前入力信号の上位3ビットを用いて、1フレーム前の入力映像信号の階調が64階調未満であるか否かを判定するようにしたので、簡単な構成で判定を行うことができるという効果がある。   As described above, according to the present invention, since the upper 3 bits of the previous input signal are used, it is determined whether or not the gradation of the input video signal one frame before is less than 64 gradations. There is an effect that the determination can be performed with a simple configuration.

本発明の電気光学装置では、補正値生成手段は、1フレーム前の入力映像信号の階調及び入力映像信号の階調に対応付けられた補正データが格納されたルックアップテーブルと、1フレーム前の入力映像信号の階調と入力映像信号の階調とに応じてルックアップテーブルから補正データを選択して当該補正データに応じた補正値を生成する選択手段とを有している。   In the electro-optical device of the present invention, the correction value generation means includes a lookup table storing the gradation of the input video signal one frame before and the correction data associated with the gradation of the input video signal, and one frame before. Selection means for selecting correction data from a lookup table according to the gradation of the input video signal and the gradation of the input video signal and generating a correction value according to the correction data.

このように、ルックアップテーブルに1フレーム前の入力映像信号の階調と入力映像信号の階調に対応付けて補正データを格納し、1フレーム前の入力映像信号の階調と入力映像信号の階調とに応じてルックアップテーブルから補正データを選択して当該補正データに応じた補正値を生成するようにしたので、補正データのビット数を少なくでき、その結果、ルックアップテーブルに要するメモリ容量を低減できるという効果がある。   In this way, the correction data is stored in the lookup table in association with the gradation of the input video signal one frame before and the gradation of the input video signal, and the gradation of the input video signal one frame before and the input video signal Since the correction data is selected from the lookup table according to the gradation and the correction value according to the correction data is generated, the number of bits of the correction data can be reduced. As a result, the memory required for the lookup table There is an effect that the capacity can be reduced.

本発明の電気光学装置では、ルックアップテーブルは、1フレーム前の入力映像信号の下位ビットに応じて得られるアドレスを第1の階調アドレスとして1フレーム前の入力映像信号の階調に対応付けるとともに、入力映像信号の上位ビットで示されるアドレスを第2の階調アドレスとして入力映像信号の階調に対応付けて、第1及び第2の階調アドレスによって前記補正データを特定し、選択手段は第1及び第2の階調アドレスに基づいてルックアップテーブルから補正データを選択する。   In the electro-optical device according to the present invention, the lookup table associates the address obtained according to the lower bits of the input video signal one frame before with the gradation of the input video signal one frame before using the first gradation address as the first gradation address. The address indicated by the upper bits of the input video signal is associated with the gradation of the input video signal as a second gradation address, the correction data is specified by the first and second gradation addresses, and the selection means comprises: Correction data is selected from the lookup table based on the first and second gradation addresses.

本発明によれば、ルックアップテーブルでは、第1及び第2の階調アドレスによって補正データを規定するようにしたので、ルックアップテーブルの容量をさらに低減できるという効果がある。   According to the present invention, in the lookup table, the correction data is defined by the first and second gradation addresses, so that the capacity of the lookup table can be further reduced.

本発明の電気光学装置では、ルックアップテーブルには補正データが4ビットデータとして格納され、選択手段は、補正データに全て0である4ビットを付加して補正値とする。   In the electro-optical device of the present invention, the correction data is stored as 4-bit data in the lookup table, and the selection unit adds 4 bits that are all 0 to the correction data to obtain a correction value.

本発明によれば、ルックアップテーブルに補正データを4ビットデータとして格納し、補正データに全て0である4ビットを付加して補正値とするようにしたので、ルックアップテーブルの容量をさらに低減できるという効果がある。   According to the present invention, the correction data is stored in the lookup table as 4-bit data, and 4 bits, all zeros, are added to the correction data to obtain a correction value, thereby further reducing the capacity of the lookup table. There is an effect that can be done.

本発明による駆動制御プログラムは、画像が表示される画像表示部を入力映像信号に応じて駆動制御して入力映像信号に応じた画像を表示する際、入力映像信号を補正した映像信号に応じて制御する際に用いられ、入力映像信号の階調と当該入力映像信号の1フレーム前の入力映像信号の階調に変化があるときに、1フレーム前の入力映像信号の階調が予め定められた階調未満であるか否かを判定する判定ステップと、1フレーム前の入力映像信号の階調が予め定められた階調未満であると判定されたときに、1フレーム前の入力映像信号の階調と入力映像信号の階調とに応じて補正値を生成する補正値生成ステップと、この補正値に応じて入力映像信号を補正して補正後映像信号とする補正ステップとを有することを特徴とするものである。   The drive control program according to the present invention drives an image display unit on which an image is displayed according to an input video signal and displays an image according to the input video signal, according to the video signal obtained by correcting the input video signal. This is used in the control, and when there is a change in the gradation of the input video signal and the gradation of the input video signal one frame before the input video signal, the gradation of the input video signal one frame before is determined in advance. A determination step for determining whether the gradation is less than a predetermined gradation, and an input video signal one frame before when the gradation of the input video signal one frame before is determined to be less than a predetermined gradation A correction value generating step for generating a correction value according to the gradation of the input video signal and the gradation of the input video signal, and a correction step for correcting the input video signal according to the correction value to obtain a corrected video signal. It is characterized by

このように、本発明によれば、1フレーム前の入力映像信号の階調が予め定められた階調未満である際に、入力映像信号を補正して、オーバドライブ制御を行うようにしたので、ルックアップテーブルに格納する補正データを少なくできる結果、ルックアップテーブルに用いるメモリ容量を少なくすることができる。さらに、ルックアップテーブルに格納する補正データを少なくしても、補間演算を行う必要がないから、オーバドライブ制御に係る演算の際の消費電流を低減することができるという効果がある。   As described above, according to the present invention, when the gradation of the input video signal one frame before is less than the predetermined gradation, the input video signal is corrected and overdrive control is performed. As a result of reducing the correction data stored in the lookup table, the memory capacity used for the lookup table can be reduced. Furthermore, even if the correction data stored in the look-up table is reduced, there is no need to perform an interpolation calculation, so that it is possible to reduce the current consumption during the calculation related to overdrive control.

以下、本発明の一実施形態について図面を参照して説明する。ここでは、電気光学装置の1つである液晶表示装置について説明する。まず、図1を参照して、図示の液晶表示装置は液晶駆動装置11及び画像表示部である液晶パネル(液晶表示部)12を備えており、液晶駆動装置11は入力映像信号(入力階調データ)に応じて液晶パネル12を駆動制御し、液晶パネル12上に動画像を表示する。図示の例では、液晶パネル12には、垂直配向(VA(Vertical Alignment))液晶が用いられており、液晶駆動装置11には、予め規定された転送レートで入力映像信号として動画像が入力される。この予め規定された転送レートは、例えば、30フレーム/秒以下である。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. Here, a liquid crystal display device which is one of electro-optical devices will be described. Referring to FIG. 1, the illustrated liquid crystal display device includes a liquid crystal driving device 11 and a liquid crystal panel (liquid crystal display portion) 12 that is an image display unit. The liquid crystal driving device 11 includes an input video signal (input gradation). The liquid crystal panel 12 is driven and controlled according to the data), and a moving image is displayed on the liquid crystal panel 12. In the illustrated example, vertical alignment (VA (Vertical Alignment)) liquid crystal is used for the liquid crystal panel 12, and a moving image is input to the liquid crystal driving device 11 as an input video signal at a predetermined transfer rate. The This predetermined transfer rate is, for example, 30 frames / second or less.

液晶駆動装置11は、フレームメモリ21、演算部22、加算器23、及び駆動部24を備えており、フレームメモリ21は1フレーム分の入力階調データを記憶した後、前階調データ(前入力映像信号)として演算部22に与える。一方、演算部22には入力階調データが現階調データとして与えられ、演算部22では後述するようにして、現階調データ(入力映像信号)及び前階調データに応じて補正信号(補正値)を生成し、この補正値を加算器23に与える。   The liquid crystal driving device 11 includes a frame memory 21, a calculation unit 22, an adder 23, and a driving unit 24. The frame memory 21 stores input gradation data for one frame and then stores previous gradation data (previous gradation data). Input video signal) to the calculation unit 22. On the other hand, input gradation data is given to the arithmetic unit 22 as current gradation data, and the arithmetic unit 22 corrects a correction signal (in accordance with the current gradation data (input video signal) and the previous gradation data as described later. Correction value) is generated, and this correction value is given to the adder 23.

加算器23には入力階調データ、つまり、現階調データが与えられており、加算器23は、現階調データに補正値を加算して、出力映像信号(出力階調データ:補正後階調データ)を出力する。この出力階調データは駆動部24に入力されて、駆動部24では出力階調データに対応する印加電圧を液晶パネル12に印加して液晶パネル12を駆動制御し、入力映像信号に応じた動画像を液晶パネル12上に表示する。   Input gradation data, that is, current gradation data is given to the adder 23. The adder 23 adds a correction value to the current gradation data and outputs an output video signal (output gradation data: after correction). (Gradation data) is output. The output gradation data is input to the drive unit 24, and the drive unit 24 applies an applied voltage corresponding to the output gradation data to the liquid crystal panel 12 to drive and control the liquid crystal panel 12, and a moving image corresponding to the input video signal. An image is displayed on the liquid crystal panel 12.

いま、動画像の転送レートが30フレーム/秒以下であるとすると、一般に1フレームは周波数60Hzで駆動されることを考慮すると、動画像の転送に要する時間は、16.66ms×2=33.3msである。つまり、約33.3msは画像が静止状態にあることになり、VA液晶の応答が33.3ms以下であれば、尾引き等の画質低下は発生しないことになる。   Assuming that the moving image transfer rate is 30 frames / second or less, considering that one frame is generally driven at a frequency of 60 Hz, the time required for moving image transfer is 16.66 ms × 2 = 33. 3 ms. That is, the image is stationary for about 33.3 ms, and if the response of the VA liquid crystal is 33.3 ms or less, image quality degradation such as tailing does not occur.

ここで、図2を参照して、階調データとVA液晶の応答との関係について説明する。いま、変化前データ(つまり、前階調データ)の階調が「0(ここでは黒)」である際に、変化後データ(つまり、現階調データ)の階調が「64」となると、VA液晶の応答時間は、81msとなる。同様に、変化前データの階調が「0」である際に、変化後データの階調がそれぞれ「128」、「192」、及び「255(ここでは白)」となると、VA液晶の応答時間は、それぞれ59ms、44ms、及び24msとなる。同様に、変化前データの階調がそれぞれ「64」、「128」、「192」、及び「255」である際には、図2に示すように、変化後データの階調によってその応答時間が決まる。   Here, the relationship between the gradation data and the response of the VA liquid crystal will be described with reference to FIG. Now, when the gradation of the pre-change data (that is, the previous gradation data) is “0 (here, black)”, the gradation of the post-change data (that is, the current gradation data) becomes “64”. The response time of the VA liquid crystal is 81 ms. Similarly, when the gradation of the data before change is “0” and the gradation of the data after change becomes “128”, “192”, and “255 (here, white)”, the response of the VA liquid crystal The time is 59 ms, 44 ms, and 24 ms, respectively. Similarly, when the gradation of the data before change is “64”, “128”, “192”, and “255”, as shown in FIG. 2, the response time depends on the gradation of the data after change. Is decided.

図2から容易に理解できるように、変化前データの階調が「0」以上「64」未満である際、変化後データの階調によっては応答時間が33ms以上となることが分かる。つまり、変化前データの階調が「64」未満である際にオーバドライブ制御を行って、液晶の応答時間(つまり、応答速度)を速めるようにすれば(約33.3ms未満とすれば)、約33.3msは画像が静止状態にあるのであるから、尾引き等の画質低下は起こらないことになる。   As can be easily understood from FIG. 2, it can be seen that when the gradation of the data before the change is “0” or more and less than “64”, the response time is 33 ms or more depending on the gradation of the data after the change. In other words, when the gray level of the data before change is less than “64”, overdrive control is performed to increase the response time (that is, response speed) of the liquid crystal (if it is less than about 33.3 ms). Since the image is in a still state for about 33.3 ms, image quality degradation such as tailing does not occur.

ここで、図3を参照して、図1に示す演算部22の一例について説明する。なお、ここでは、階調データは8ビットのデータであるものとする。図示のように、演算部22は、比較回路31、第1のANDゲート32、第2のANDゲート33、選択回路34、LUT35、及び第3のANDゲート36を備えており、前述の前階調データは比較回路31に与えられるとともに、第1のANDゲート32に与えられる。   Here, an example of the calculation unit 22 shown in FIG. 1 will be described with reference to FIG. Here, the gradation data is assumed to be 8-bit data. As shown in the figure, the calculation unit 22 includes a comparison circuit 31, a first AND gate 32, a second AND gate 33, a selection circuit 34, an LUT 35, and a third AND gate 36. The key data is supplied to the comparison circuit 31 and also to the first AND gate 32.

図4を参照すると、比較回路31は第1〜第3のNANDゲート41〜43を備えるとともに、第4のANDゲート44を有しており、比較回路31は、前述の前階調データのうちに最上位ビット(MSB、ここではData7で表す)、最上位ビットに続くビットData6及びData5(つまり、上位3ビット)を受け、Data7からData5はそれぞれ第1〜第3のNANDゲート41〜43に与えられる。なお、図示の例では、第1〜第3のNANDゲート41〜43には所定の基準電圧(つまり、論理「1」)が印加されている。   Referring to FIG. 4, the comparison circuit 31 includes first to third NAND gates 41 to 43 and a fourth AND gate 44. The comparison circuit 31 includes the above-described previous grayscale data. Receive the most significant bit (MSB, represented by Data7 here) and the bits Data6 and Data5 (that is, the upper 3 bits) following the most significant bit, and Data7 to Data5 are sent to the first to third NAND gates 41 to 43, respectively. Given. In the illustrated example, a predetermined reference voltage (that is, logic “1”) is applied to the first to third NAND gates 41 to 43.

この結果、Data7〜Data5がそれぞれ論理「0」であると、第1〜第3のNANDゲート41〜43からは論理「1」を表す第1〜第3のNAND信号が出力されることになる(Data7〜Data5がそれぞれ論理「1」であると、第1〜第3のNANDゲート41〜43からは論理「0」を表す第1〜第3のNAND信号が出力される)。   As a result, if Data 7 to Data 5 are each logic “0”, the first to third NAND signals representing logic “1” are output from the first to third NAND gates 41 to 43. (If Data 7 to Data 5 are each logic “1”, the first to third NAND gates 41 to 43 output first to third NAND signals representing logic “0”).

第1〜第3のNAND信号は第4のANDゲート44に与えられる。第4のANDゲート44は第1〜第3のNAND信号の全てが論理「1」である際にのみ、論理「1」を表すAND信号(以下このAND信号を第4のAND信号と呼ぶことにする)を出力する。第4のANDゲート44は、第1〜第3のNAND信号のいずれか1つでも論理「0」であれば、論理「0」を表す第4のAND信号を出力する。そして、この第4のAND信号は、図3に示す第1、第2、及び第3のANDゲート32、33、及び36に与えられる。   The first to third NAND signals are supplied to the fourth AND gate 44. The fourth AND gate 44 is an AND signal that represents a logic “1” only when all of the first to third NAND signals are a logic “1” (hereinafter, this AND signal is referred to as a fourth AND signal). Output). If any one of the first to third NAND signals is logic “0”, the fourth AND gate 44 outputs a fourth AND signal representing the logic “0”. The fourth AND signal is supplied to the first, second, and third AND gates 32, 33, and 36 shown in FIG.

再び図3を参照して、第1のANDゲート32では、前階調データ(8ビットデータ)の各ビットと第4のAND信号との論理積を求めて、8ビットデータである第1のAND信号を選択回路34に与える。一方、第2のANDゲート33では、現階調データ(8ビットデータ)の各ビットと第4のAND信号との論理積を求めて、8ビットデータである第2のAND信号を選択回路34に与える。   Referring to FIG. 3 again, the first AND gate 32 obtains the logical product of each bit of the previous gradation data (8-bit data) and the fourth AND signal, and the first AND gate 32 is the 8-bit data. An AND signal is supplied to the selection circuit 34. On the other hand, the second AND gate 33 obtains the logical product of each bit of the current gradation data (8-bit data) and the fourth AND signal, and selects the second AND signal which is 8-bit data. To give.

ここで、図5を参照して、選択回路34について説明する。前述のように、前階調データの上位3ビットが全て論理「0」である際にのみ、比較回路31の出力である第4のAND信号は、論理「1」になる(言い換えると、前階調データの上位3ビットのいずれか1ビットが論理「1」であると、比較回路31の出力である第4のAND信号は、論理「0」になる。つまり、前階調データが8ビットデータである際には、前階調データの階調が64階調未満であると、第4のAND信号は論理「1」となる)。この結果、前階調データが64階調未満のとき、第1のANDゲート32は、第1のAND信号として前階調データを出力し、前階調データが64階調以上のとき、第1のANDゲート32は、第1のAND信号として論理「0」を出力する。   Here, the selection circuit 34 will be described with reference to FIG. As described above, the fourth AND signal, which is the output of the comparison circuit 31, becomes logic “1” only when the upper 3 bits of the previous grayscale data are all logic “0” (in other words, the previous grayscale data has If any one of the upper 3 bits of the gradation data is logic “1”, the fourth AND signal that is the output of the comparison circuit 31 becomes logic “0”, that is, the previous gradation data is 8 In the case of bit data, if the gradation of the previous gradation data is less than 64 gradations, the fourth AND signal becomes logic “1”). As a result, when the previous gradation data is less than 64 gradations, the first AND gate 32 outputs the previous gradation data as the first AND signal, and when the previous gradation data is 64 gradations or more, the first AND gate 32 outputs the first gradation data. 1 AND gate 32 outputs logic “0” as the first AND signal.

図5に示すように、選択回路34は、第1〜第5のORゲート51〜55とアドレスデコーダ56とを有しており、第3のORゲート53には、第1のAND信号の下位3ビット(Data0,Data1,Data2)が与えられる。そして、第3のORゲート53は下位3ビットの論理和を求めて、OR信号(以下このOR信号を第3のOR信号と呼ぶ)を出力する。この第3のOR信号は、Data0,Data1,Data2の全てが論理「0」であるときにのみ、論理「0」となり、それ以外は、論理「1」となる。   As shown in FIG. 5, the selection circuit 34 includes first to fifth OR gates 51 to 55 and an address decoder 56, and the third OR gate 53 has a lower order of the first AND signal. Three bits (Data0, Data1, Data2) are given. Then, the third OR gate 53 calculates a logical sum of the lower 3 bits and outputs an OR signal (hereinafter, this OR signal is referred to as a third OR signal). This third OR signal becomes logic “0” only when all of Data 0, Data 1 and Data 2 are logic “0”, and becomes logic “1” otherwise.

第1及び第2のORゲート51及び52には、それぞれ第1のAND信号の5ビット目(Data4)及び4ビット目(Data3)が与えられるとともに、論理「0」が与えられる。この結果、第1及び第2のORゲート51及び52は、それぞれData4及びData3をそのまま第1及び第2のOR信号として出力することになる。   The first and second OR gates 51 and 52 are given the fifth bit (Data 4) and the fourth bit (Data 3) of the first AND signal, respectively, and are given logic “0”. As a result, the first and second OR gates 51 and 52 output Data4 and Data3 as they are as the first and second OR signals, respectively.

図示のように、第1のOR信号は第4及び第5のORゲート54及び55に与えられ、第2のOR信号は第5のORゲート55に与えられる。また、第3のOR信号は第4のORゲート54に与えられる。   As shown, the first OR signal is provided to fourth and fifth OR gates 54 and 55, and the second OR signal is provided to fifth OR gate 55. Further, the third OR signal is supplied to the fourth OR gate 54.

第5のORゲート54では、第1及び第2のOR信号の論理和を得て、第5のOR信号として出力する。つまり、第5のOR信号は、第1及び第2のOR信号がともに論理「0」の際にのみ論理「0」となり、それ以外は論理「1」となる。同様にして、第4のORゲート54は第1及び第3のOR信号の論理和を得て、第4のOR信号として出力する。そして、第4及び第5のOR信号はそれぞれ第4及び第5のアドレス(ビット)ADDR_3及びADDR_4(これらアドレスを第1の階調アドレスと呼ぶ)としてアドレスデコーダ56に与えられる。   The fifth OR gate 54 obtains a logical sum of the first and second OR signals and outputs it as a fifth OR signal. That is, the fifth OR signal becomes logic “0” only when both the first and second OR signals are logic “0”, and becomes logic “1” otherwise. Similarly, the fourth OR gate 54 obtains a logical sum of the first and third OR signals and outputs the logical sum as a fourth OR signal. The fourth and fifth OR signals are applied to the address decoder 56 as fourth and fifth addresses (bits) ADDR_3 and ADDR_4 (these addresses are referred to as first gradation addresses), respectively.

また、第2のANDゲート33の出力である第2のAND信号の上位3ビット(Data7,Data6,Data5)がアドレスデコーダ56に第3、第2、及び第1のアドレス(ビット)ADDR_2、ADDR_1、及びADDR_0(これらアドレスを第2の階調アドレスと呼ぶ)として与えられる。   The upper 3 bits (Data7, Data6, Data5) of the second AND signal, which is the output of the second AND gate 33, are sent to the address decoder 56 by the third, second, and first addresses (bits) ADDR_2, ADDR_1. , And ADDR_0 (these addresses are referred to as second gradation addresses).

図6は、LUT35の一例を示す図であり、図示の例では、変化前データは4ブロックに分けられ、変化後データは8ブロックに分けられている。つまり、変化前データは64階調未満においてその階調が4ブロックに分けられ、2ビットのアドレス(ADDR_3,ADDR_4、つまり、第1の階調アドレス)で特定される。一方、変化後データはその階調が8ブロックに分けられ、3ビットのアドレス(ADDR_0,ADDR_1,ADDR_2、つまり、第2の階調アドレス)で特定されることになる。   FIG. 6 is a diagram illustrating an example of the LUT 35. In the illustrated example, the data before change is divided into 4 blocks, and the data after change is divided into 8 blocks. That is, the pre-change data is divided into 4 blocks in less than 64 gradations, and is specified by a 2-bit address (ADDR_3, ADDR_4, that is, the first gradation address). On the other hand, after-change data, the gradation is divided into 8 blocks, and is specified by 3-bit addresses (ADDR_0, ADDR_1, ADDR_2, that is, the second gradation address).

いま、アドレス(ADDR_3,ADDR_4)が(0,0)であり、アドレス(ADDR_0,ADDR_1,ADDR_2)が(0,0,0)であると、アドレスデコーダ56は、変化前データの階調は「0」であり、変化後データの階調は「0−31」であるとして、これら階調に対応付けられた補正データとして“16”をLUT35から選択する。   If the address (ADDR_3, ADDR_4) is (0, 0) and the address (ADDR_0, ADDR_1, ADDR_2) is (0, 0, 0), the address decoder 56 determines that the gradation of the pre-change data is “ “0” and the gradation of the post-change data is “0-31”, and “16” is selected from the LUT 35 as the correction data associated with these gradations.

同様にして、アドレス(ADDR_3,ADDR_4)が(1,0)であり、アドレス(ADDR_0,ADDR_1,ADDR_2)が(1,0,0)であると、アドレスデコーダ56は、変化前データの階調は「16−31」であり、変化後データの階調は「128−159」であるとして、これら階調に対応付けられた補正データとして“32”をLUT35から選択する。このようにして、アドレスデコーダ56はアドレス(ADDR_3,ADDR_4)とアドレス(ADDR_0,ADDR_1,ADDR_2)に対応付けられた補正値(4ビット)をLUT35から読み出して、補正データ(Data_7,Data_6,Data_5,Data_4)として出力する。   Similarly, when the address (ADDR — 3, ADDR — 4) is (1, 0) and the address (ADDR — 0, ADDR — 1, ADDR — 2) is (1, 0, 0), the address decoder 56 performs gradation of the pre-change data. Is “16-31” and the gradation of the post-change data is “128-159”, and “32” is selected from the LUT 35 as the correction data associated with these gradations. In this way, the address decoder 56 reads the correction value (4 bits) associated with the address (ADDR_3, ADDR_4) and the address (ADDR_0, ADDR_1, ADDR_2) from the LUT 35, and corrects the correction data (Data_7, Data_6, Data_5, Data_4) is output.

ところで、この実施の形態では、階調データは8ビットであるから、補正データを8ビットのデータである補正値とする必要がある(つまり、16倍とする必要がある)。そこで、ここでは、図5に示すように、論理「0」である4ビットData_3,Data_2,Data_1,及びData_0を追加して、8ビットの補正値(Data_7,Data_6,Data_5,Data_4,Data_3,Data_2,Data_1,Data_0)を出力する。   By the way, in this embodiment, since the gradation data is 8 bits, the correction data needs to be a correction value that is 8-bit data (that is, 16 times). Therefore, here, as shown in FIG. 5, 4-bit Data_3, Data_2, Data_1, and Data_0, which are logic “0”, are added, and 8-bit correction values (Data_7, Data_6, Data_5, Data_4, Data_3, Data_2) are added. , Data_1, Data_0).

図3に示すように、この補正値は第3のANDゲート36に与えられる。また、第3のANDゲート36には比較回路31の出力である第4のAND信号が与えられており、第4のAND信号が論理「1」である際にのみ、つまり、前階調データの階調が「64未満」である際にのみ、第3のANDゲート36は、選択回路34から出力された補正値をそのまま通過させることになる。一方、第4のAND信号が論理「0」であると、つまり、前階調データの階調が「64以上」であると、第3のANDゲート36は、補正値として“0,0,0,0,0,0,0,0”を出力する。   As shown in FIG. 3, this correction value is applied to the third AND gate 36. The third AND gate 36 is supplied with the fourth AND signal, which is the output of the comparison circuit 31, and only when the fourth AND signal is logic “1”, that is, the previous grayscale data. The third AND gate 36 passes the correction value output from the selection circuit 34 as it is only when the gray level of is less than “64”. On the other hand, if the fourth AND signal is logic “0”, that is, if the gradation of the previous gradation data is “64 or more”, the third AND gate 36 sets “0, 0, 0,0,0,0,0,0 "is output.

図1に関連して説明したように、この補正値は加算器23に与えられて、入力階調データと加算され、つまり、入力階調データが補正値によって補正されて、出力階調データとして駆動部24に与えられる。そして、駆動部24は出力階調データに応じた印加電圧を液晶パネル12に印加し、液晶パネル12を駆動制御する。つまり、前階調データの階調が64未満である際にのみ、実質的に階調データを補正値で補正して、オーバドライブ制御を行うようにしている。   As described with reference to FIG. 1, this correction value is given to the adder 23 and added to the input gradation data. In other words, the input gradation data is corrected by the correction value to obtain output gradation data. It is given to the drive unit 24. Then, the driving unit 24 applies an applied voltage corresponding to the output gradation data to the liquid crystal panel 12 to drive and control the liquid crystal panel 12. That is, only when the gradation of the previous gradation data is less than 64, the gradation data is substantially corrected with the correction value to perform overdrive control.

以上のように、この実施の形態では、前階調データの階調が64未満である際にのみオーバドライブ制御を行うようにしたので、補正データを格納するLUT35のサイズを小さくでき、その結果、メモリ容量が少なくて済み、液晶駆動装置のコストダウンを図ることができる。   As described above, in this embodiment, since the overdrive control is performed only when the gradation of the previous gradation data is less than 64, the size of the LUT 35 for storing correction data can be reduced, and as a result. The memory capacity is small, and the cost of the liquid crystal driving device can be reduced.

さらに、LUTに格納する補正データを少なくしても、補間演算を行う必要がないから、演算部における演算量が極めて少なくなって、演算の際の消費電流を低減することができる。   Furthermore, even if the correction data stored in the LUT is reduced, it is not necessary to perform an interpolation calculation. Therefore, the calculation amount in the calculation unit is extremely reduced, and the current consumption during the calculation can be reduced.

なお、上述の説明から明らかなように、演算部22が判定手段及び補正値生成手段として機能し、加算器23が補正手段として機能する。さらに、駆動部24が駆動制御手段として機能し、第1、第2、及び第3のANDゲート32、33、及び36と選択回路34が集合的に選択手段として機能することになる。   As is clear from the above description, the calculation unit 22 functions as a determination unit and a correction value generation unit, and the adder 23 functions as a correction unit. Further, the drive unit 24 functions as drive control means, and the first, second, and third AND gates 32, 33, and 36 and the selection circuit 34 collectively function as selection means.

上述の例では、液晶駆動装置11においては、演算部22が比較回路31、第1、第2、及び第3のANDゲート32、33、及び36、及び選択回路34を備える例について説明したが、比較回路31、第1、第2、及び第3のANDゲート32、33、及び36、及び選択回路34と加算器23とをマイクロコンピュータで構成するようにしてもよい。この際には、マイクロコンピュータ(以下、単にコンピュータと呼ぶ)上で動作するプログラム(以下オーバドライブ制御プログラム(液晶駆動プログラム)と呼ぶ)は次のように動作する。   In the above-described example, in the liquid crystal driving device 11, the calculation unit 22 includes the comparison circuit 31, the first, second, and third AND gates 32, 33, and 36, and the selection circuit 34. The comparison circuit 31, the first, second, and third AND gates 32, 33, and 36, the selection circuit 34, and the adder 23 may be configured by a microcomputer. At this time, a program (hereinafter referred to as an overdrive control program (liquid crystal drive program)) operating on a microcomputer (hereinafter simply referred to as a computer) operates as follows.

図7を参照して、コンピュータは前階調データと現階調データとを監視して、両者の間に変化があると、つまり、Dataが変化した際(ステップS1)、前階調データ(変化前Data)の上位3ビットの少なくとも1ビットが“1”であるか否かを判定する(ステップS2)。つまり、コンピュータは、前階調データの階調が64未満であるか否かを判定することになる。   Referring to FIG. 7, the computer monitors the previous gradation data and the current gradation data, and if there is a change between them, that is, when Data changes (step S1), the previous gradation data ( It is determined whether or not at least one bit of the upper 3 bits of (Data before change) is “1” (step S2). That is, the computer determines whether the gradation of the previous gradation data is less than 64.

その結果、前階調データの上位3ビットが全て0であると、コンピュータは、例えば、前述した手法と同様の手法で、現階調データの上位3ビットを現階調データに関するアドレスとし、前階調データの下位5ビットで生成される2ビットを全階調データに係るアドレスとして(アドレス選択:ステップS3)、これらアドレスをデコードして当該アドレスで規定される補正データ(4ビットデータ)をLUT35から読み出す(ステップS4)。   As a result, if the upper 3 bits of the previous gradation data are all 0, the computer uses, for example, the same method as described above to set the upper 3 bits of the current gradation data as an address relating to the current gradation data, and The 2 bits generated by the lower 5 bits of the gradation data are used as addresses relating to all gradation data (address selection: step S3), and these addresses are decoded to obtain correction data (4-bit data) defined by the addresses. Read from the LUT 35 (step S4).

続いて、コンピュータは、4ビットデータである補正データの下位に全て0である4ビットを付加して、つまり、補正データを16倍して8ビットデータの補正値とする(ステップS5)。その後、コンピュータは、補正値と入力階調データ(現階調データ)とを加算して(ステップS6)、つまり、補正値で入力階調データを補正して、出力階調データとして駆動部24に与える。   Subsequently, the computer adds 4 bits that are all 0s to the lower order of the correction data that is 4 bit data, that is, the correction data is multiplied by 16 to obtain a correction value of 8 bit data (step S5). Thereafter, the computer adds the correction value and the input gradation data (current gradation data) (step S6), that is, corrects the input gradation data with the correction value and outputs the output gradation data as the drive unit 24. To give.

一方、ステップS2において、前階調データの上位3ビットのいずれかが“1”であると、コンピュータは補正値として全てのビットが0である補正値を生成し(ステップS7)、ステップS6に移行する。   On the other hand, if any of the upper 3 bits of the previous grayscale data is “1” in step S2, the computer generates a correction value in which all the bits are 0 as a correction value (step S7). Transition.

このように、コンピュータを用いてオーバドライブ制御プログラムによって、階調データを補正するようにしても、前階調データの階調が64未満である際にのみオーバドライブ制御を行うようにしたので、補正データを格納するLUT35のサイズを小さくでき、その結果、メモリ容量が少なくて済み、液晶駆動装置のコストダウンを図ることができる。そして、LUTに格納する補正データを少なくしても、補間演算を行う必要がないから、演算部における演算量が極めて少なくなって、演算の際の消費電流を低減することができる。   Thus, even if the gradation data is corrected by the overdrive control program using a computer, the overdrive control is performed only when the gradation of the previous gradation data is less than 64. The size of the LUT 35 for storing the correction data can be reduced. As a result, the memory capacity can be reduced, and the cost of the liquid crystal driving device can be reduced. Even if the correction data stored in the LUT is reduced, it is not necessary to perform the interpolation calculation. Therefore, the calculation amount in the calculation unit is extremely reduced, and the current consumption during the calculation can be reduced.

ここで、上述した液晶表示装置を適用した電子機器の例について説明する。図8は、上述の液晶表示装置を用いた携帯電話機を示す斜視図である。携帯電話機60は、複数の操作ボタン61及びスクロールボタン62、並びに液晶表示装置63を備えている。この携帯電話機60では、スクロールボタン62を操作すると、液晶表示装置63に表示される画面がスクロールされる。   Here, an example of an electronic device to which the above-described liquid crystal display device is applied will be described. FIG. 8 is a perspective view showing a mobile phone using the above-described liquid crystal display device. The cellular phone 60 includes a plurality of operation buttons 61, scroll buttons 62, and a liquid crystal display device 63. In the cellular phone 60, when the scroll button 62 is operated, the screen displayed on the liquid crystal display device 63 is scrolled.

なお、上述の液晶表示装置63が用いられる電子機器として、図8に示す携帯電話機60の他、例えば、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の画像表示部として、前述した液晶表示装置が用いられる。   In addition to the cellular phone 60 shown in FIG. 8, as an electronic device using the above-described liquid crystal display device 63, for example, a personal computer, an information portable terminal, a digital still camera, a liquid crystal television, a viewfinder type or a monitor direct view type video. Examples include a tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. And the liquid crystal display device mentioned above is used as an image display part of these various electronic devices.

また、上述の実施形態では、電気光学装置として、液晶表示装置を例に挙げて説明したが、液晶以外の電気光学物質を用いた電気光学装置でもよく、ここで、電気光学物質とは、電気信号(電流信号又は電圧信号)の供給によって透過率や輝度といった光学的特性が変化する物質である。   In the above-described embodiment, the liquid crystal display device has been described as an example of the electro-optical device. However, an electro-optical device using an electro-optical material other than liquid crystal may be used. It is a substance whose optical characteristics such as transmittance and luminance are changed by supplying a signal (current signal or voltage signal).

本発明の実施形態による電気光学装置である液晶表示装置の一例を示すブロック図である。1 is a block diagram illustrating an example of a liquid crystal display device that is an electro-optical device according to an embodiment of the invention. FIG. 変化前データ(前階調データ)と変化後データ(現階調データ)との応答速度の関係を示す図である。It is a figure which shows the relationship of the response speed of the data before change (previous gradation data) and the data after change (current gradation data). 図1に示す演算部の一例を示すブロック図である。It is a block diagram which shows an example of the calculating part shown in FIG. 図3に示す比較回路の一例を示す図である。It is a figure which shows an example of the comparison circuit shown in FIG. 図3に示す選択回路の一例を示す図である。FIG. 4 is a diagram illustrating an example of a selection circuit illustrated in FIG. 3. 図3に示すルックアップテーブル(LUT)の一例を示す図である。FIG. 4 is a diagram illustrating an example of a lookup table (LUT) illustrated in FIG. 3. 図1に示す液晶駆動装置をマイクロコンピュータで構成した際当該マイクロコンピュータ上で動作するオーバドライブ制御プログラムの処理を説明するためのフローチャートである。3 is a flowchart for explaining processing of an overdrive control program that runs on the microcomputer when the liquid crystal drive device shown in FIG. 図1に示す液晶表示装置を用いた携帯電話機の一例を示す斜視図である。It is a perspective view which shows an example of the mobile telephone using the liquid crystal display device shown in FIG.

符号の説明Explanation of symbols

11…液晶駆動装置、12…液晶パネル、21…フレームメモリ、22…演算部、23…加算器、24…駆動部、31…比較回路、32,33,36…ANDゲート、34…選択回路、35…ルックアップテーブル(LUP)
DESCRIPTION OF SYMBOLS 11 ... Liquid crystal drive device, 12 ... Liquid crystal panel, 21 ... Frame memory, 22 ... Operation part, 23 ... Adder, 24 ... Drive part, 31 ... Comparison circuit, 32, 33, 36 ... AND gate, 34 ... Selection circuit, 35 ... Lookup table (LUP)

Claims (9)

画像が表示される画像表示部に対して入力映像信号に応じた前記画像を供給することで表示を行う電気光学装置において、
前記入力映像信号の階調と当該入力映像信号の1フレーム前の入力映像信号との階調に変化がある場合、前記1フレーム前の入力映像信号の階調が予め定められた階調未満であるか否かを判定する判定手段と、
前記判定手段によって前記予め定められた階調未満であると判定された場合、前記1フレーム前の入力映像信号の階調と前記入力映像信号の階調とに応じて補正値を生成する補正値生成手段と、
前記補正値に応じて前記入力映像信号を補正して出力する補正手段と、
前記補正手段から出力された映像信号に応じて前記画像表示部に対して画像を供給する駆動制御手段と、
を有することを特徴とする電気光学装置。
In an electro-optical device that performs display by supplying the image according to an input video signal to an image display unit on which an image is displayed,
When there is a change in gradation between the gradation of the input video signal and the input video signal one frame before the input video signal, the gradation of the input video signal one frame before is less than a predetermined gradation. Determination means for determining whether or not there is;
A correction value for generating a correction value according to the gradation of the input video signal one frame before and the gradation of the input video signal when the determination means determines that the gradation is lower than the predetermined gradation Generating means;
Correction means for correcting and outputting the input video signal according to the correction value;
Drive control means for supplying an image to the image display unit in accordance with the video signal output from the correction means;
An electro-optical device comprising:
請求項1記載の電気光学装置において、前記判定手段は、前記1フレーム前の映像信号における上位ビットに基づいて判定を行うことを特徴とする電気光学装置。   The electro-optical device according to claim 1, wherein the determination unit performs determination based on an upper bit in the video signal of the previous frame. 請求項1記載の電気光学装置において、前記入力映像信号は、0から255階調のいずれかを表す8ビットデータであって、その転送レートが30フレーム/秒以下であり、
前記予め定められた階調は64階調であることを特徴とする電気光学装置。
The electro-optical device according to claim 1, wherein the input video signal is 8-bit data representing any one of 0 to 255 gradations, and a transfer rate thereof is 30 frames / second or less.
The electro-optical device is characterized in that the predetermined gradation is 64 gradations.
請求項3記載の電気光学装置において、前記判定手段は、前記1フレーム前の入力映像信号の上位3ビットがいずれも0である際、前記1フレーム前の入力映像信号の階調が64階調未満であると判定することを特徴とする電気光学装置。   4. The electro-optical device according to claim 3, wherein when the upper 3 bits of the input video signal of the previous frame are all 0, the determination unit has 64 gray levels of the input video signal of the previous frame. An electro-optical device characterized in that it is determined to be less than 請求項1記載の電気光学装置において、前記補正値生成手段は、前記1フレーム前の入力映像信号の階調及び前記入力映像信号の階調に対応付けられた補正データが格納されたルックアップテーブルと、
前記1フレーム前の入力映像信号の階調と前記入力映像信号の階調とに応じて前記ルックアップテーブルから前記補正データを選択して当該補正データに応じた補正値を生成する選択手段と、
を有することを特徴とする電気光学装置。
2. The electro-optical device according to claim 1, wherein the correction value generation means stores a gradation of the input video signal one frame before and correction data associated with the gradation of the input video signal. When,
Selecting means for selecting the correction data from the lookup table according to the gradation of the input video signal of the previous frame and the gradation of the input video signal and generating a correction value according to the correction data;
An electro-optical device comprising:
請求項5記載の電気光学装置において、前記ルックアップテーブルは、前記1フレーム前の入力映像信号の下位ビットに応じて得られるアドレスを第1の階調アドレスとして前記1フレーム前の入力映像信号の階調に対応付けるとともに、前記入力映像信号の上位ビットで示されるアドレスを第2の階調アドレスとして前記入力映像信号の階調に対応付けて、前記第1及び前記第2の階調アドレスによって前記補正データを特定し、
前記選択手段は前記第1及び前記第2の階調アドレスに基づいて前記ルックアップテーブルから前記補正データを選択することを特徴とする電気光学装置。
6. The electro-optical device according to claim 5, wherein the look-up table uses an address obtained according to a lower bit of the input video signal of the previous frame as a first gradation address, and the input video signal of the previous frame. Corresponding to the gradation, the address indicated by the upper bits of the input video signal is associated with the gradation of the input video signal as a second gradation address, and the first and second gradation addresses are used to associate the address with the gradation. Identify the correction data,
The electro-optical device, wherein the selection unit selects the correction data from the lookup table based on the first and second gradation addresses.
請求項6記載の電気光学装置において、前記ルックアップテーブルには前記補正データが4ビットデータとして格納され、前記選択手段は、前記補正データに全て0である4ビットを付加して前記補正値とすることを特徴とする電気光学装置。   7. The electro-optical device according to claim 6, wherein the correction data is stored as 4-bit data in the lookup table, and the selection unit adds the correction data to the correction value by adding 4 bits that are all zeros. An electro-optical device. 請求項1乃至7のいずれか1項記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1. 画像が表示される画像表示部を入力映像信号に応じて駆動制御して前記入力映像信号に応じた前記画像を表示する際、前記入力映像信号を補正した映像信号に応じて制御する際に用いられる駆動制御プログラムであって、
前記入力映像信号の階調と当該入力映像信号の1フレーム前の入力映像信号の階調に変化があるときに前記1フレーム前の入力映像信号の階調が予め定められた階調未満であるか否かを判定する判定ステップと、
前記1フレーム前の入力映像信号の階調が前記予め定められた階調未満であると判定されたときに、前記1フレーム前の入力映像信号の階調と前記入力映像信号の階調とに応じて補正値を生成する補正値生成ステップと、
前記補正値に応じて前記入力映像信号を補正して補正後映像信号とする補正ステップと、
を有することを特徴とする駆動制御プログラム。
Used when driving an image display unit on which an image is displayed according to an input video signal to display the image according to the input video signal, and when controlling the input video signal according to a corrected video signal A drive control program,
When there is a change in the gradation of the input video signal and the gradation of the input video signal one frame before the input video signal, the gradation of the input video signal one frame before is less than a predetermined gradation. A determination step for determining whether or not,
When it is determined that the gradation of the input video signal one frame before is less than the predetermined gradation, the gradation of the input video signal one frame before and the gradation of the input video signal A correction value generating step for generating a correction value in response,
A correction step of correcting the input video signal according to the correction value to obtain a corrected video signal;
A drive control program comprising:
JP2006181353A 2006-06-30 2006-06-30 Electro-optical device, electronic equipment, and drive control program Withdrawn JP2008009251A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006181353A JP2008009251A (en) 2006-06-30 2006-06-30 Electro-optical device, electronic equipment, and drive control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006181353A JP2008009251A (en) 2006-06-30 2006-06-30 Electro-optical device, electronic equipment, and drive control program

Publications (1)

Publication Number Publication Date
JP2008009251A true JP2008009251A (en) 2008-01-17

Family

ID=39067521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006181353A Withdrawn JP2008009251A (en) 2006-06-30 2006-06-30 Electro-optical device, electronic equipment, and drive control program

Country Status (1)

Country Link
JP (1) JP2008009251A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421733B2 (en) 2008-07-11 2013-04-16 Samsung Display Co., Ltd. Liquid crystal display and method of driving the same
CN104064157A (en) * 2014-06-27 2014-09-24 深圳市华星光电技术有限公司 Gray scale voltage compensation method and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421733B2 (en) 2008-07-11 2013-04-16 Samsung Display Co., Ltd. Liquid crystal display and method of driving the same
CN104064157A (en) * 2014-06-27 2014-09-24 深圳市华星光电技术有限公司 Gray scale voltage compensation method and display device

Similar Documents

Publication Publication Date Title
US8723778B2 (en) Overdrive technique for display drivers
US7312777B2 (en) Liquid crystal display device and driving method thereof
US7206003B2 (en) Controller-driver, display device, and display method
KR100660852B1 (en) Driving device for small liquid crystal display and driving method therefor
US20060028492A1 (en) Information processing apparatus and video data luminance control method
US20080198184A1 (en) Fast and Interruptible Drive Scheme For Electrosphoretic Displays
JP2008009383A (en) Liquid crystal display device and driving method thereof
JP2006338016A (en) Method, circuit, and display for selectively correcting gray-scale value
JP2008209828A (en) Image display device and electronic apparatus
JP2007033864A (en) Image processing circuit and image processing method
JP2009109835A (en) Liquid crystal display, lcd driver, and operation method for lcd driver
TWI459346B (en) Display apparatus
US8009180B2 (en) Display apparatus containing controller driver with correcting circuit and method of driving display panel
US20080158269A1 (en) Dithering method and related dithering module and liquid crystal display (lcd)
US9640105B2 (en) Signal processing method, display device, and electronic apparatus
US20080297497A1 (en) Control circuit and method of liquid crystal display panel
JP2001331154A (en) Liquid crystal display device and liquid crystal display method
JP5095309B2 (en) Liquid crystal drive device and liquid crystal display device
JP5224988B2 (en) Overdrive drive circuit, driver IC for display device, display device, and overdrive drive method
JP2008009251A (en) Electro-optical device, electronic equipment, and drive control program
JP2010128497A (en) Liquid crystal display device
JP2008129208A (en) Image processor, liquid crystal display device, and image processing method
US8736529B2 (en) Method and apparatus for generating an overdrive signal for a liquid crystal display
US11568829B2 (en) Electronic device and display image compensation method thereof
JP2008268503A (en) Image processor, display module, electronic equipment and control method of image processor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090227

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110125