JP2008004621A - Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法 - Google Patents

Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008004621A
JP2008004621A JP2006170224A JP2006170224A JP2008004621A JP 2008004621 A JP2008004621 A JP 2008004621A JP 2006170224 A JP2006170224 A JP 2006170224A JP 2006170224 A JP2006170224 A JP 2006170224A JP 2008004621 A JP2008004621 A JP 2008004621A
Authority
JP
Japan
Prior art keywords
film
cmp
slurry
polishing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006170224A
Other languages
English (en)
Inventor
Fukugaku Minami
学 南幅
Hiroyuki Yano
博之 矢野
Masaru Fukushima
大 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006170224A priority Critical patent/JP2008004621A/ja
Priority to US11/812,185 priority patent/US20070293049A1/en
Publication of JP2008004621A publication Critical patent/JP2008004621A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】Ｃｕ残渣なしに、ディッシングやコロージョンを抑制しつつ、実用的な速度でＣｕ膜を研磨できるＣＭＰ用スラリーを提供する。
【解決手段】水と、過硫酸またはその塩と、０．０５ｗｔ％以上０．５ｗｔ％以下で配合された塩基性アミノ酸と、金属の水不溶性錯体を形成する水不溶性錯体形成剤と、界面活性剤と、一次粒子径が５ｎｍ以上５０ｎｍ以下のコロイダルシリカとを含有することを特徴とする。
【選択図】なし

Description

本発明は、Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法に関する。
高性能ＬＳＩに搭載されるＣｕダマシン配線は、ＣＭＰを用いて形成される。ＣＭＰでは、第一の研磨によりＣｕを除去した後、第二の研磨によって不要な金属および絶縁膜が除去される。工程時間を短縮するため、第一の研磨は高速であることが望まれ、Ｃｕ膜の研磨速度に対する要求はより厳しくなりつつある。このとき、下地であるバリアメタルは実質的に研磨しないことに加えて、Ｃｕディッシングやコロージョンを低減することも要求される。これらを達成するために、第一の研磨には、酸化剤として過硫酸塩が含有されたスラリーが用いられる（例えば、特許文献１参照）。
しかしながら、今後バリアメタルがさらに薄膜化されて、第二の研磨の際の削り量が少なくなると、過硫酸塩を含有する従来のスラリーを用いても、Ｃｕのディッシングやコロージョンを十分に低減することが困難となりつつある。すなわち、厚膜のバリアメタルが存在しない場合でも、Ｃｕディッシング、Ｃｕコロージョン、Ｃｕ残渣といった問題を回避しつつ、高速でＣｕ膜を研磨することが求められているものの、こうした研磨を可能とするスラリーは、未だ得られていない。
なお、バリアメタルとしてのタンタル系金属膜上に形成されたＣｕ系膜を研磨するために、塩基性アミノ酸を配合したスラリーが提案されている（例えば、特許文献２参照）。これにおいては、塩基性アミノ酸とタンタル系金属膜との相互作用によりタンタル系金属膜の研磨速度を低減して、良好なＣｕＣＭＰストッパー性能を確保している。したがって、タンタル系金属膜は必須であり、Ｃｕコロージョンは考慮されていない。
特開２００３−１６８６６０号公報 特開２００２−１６４３０９号公報
本発明は、Ｃｕ残渣なしに、ディッシングやコロージョンを抑制しつつ、実用的な速度でＣｕ膜を研磨できるＣＭＰ用スラリーを提供することを目的とする。また本発明は、ディッシング、コロージョンおよび残渣といった欠陥を抑制して実用的な速度でＣｕ膜を研磨する方法を提供することを目的とする。さらに本発明は、コロージョン、ディッシングを生じさせずにＣｕ膜を研磨してダマシン配線を形成し、高い信頼性を有する半導体装置を製造する方法を提供することを目的とする。
本発明の一態様にかかるＣｕ膜ＣＭＰ用スラリーは、水と、
過硫酸またはその塩と、
０．０５ｗｔ％以上０．５ｗｔ％以下で配合された塩基性アミノ酸と、
金属の水不溶性錯体を形成する水不溶性錯体形成剤と、
界面活性剤と、
一次粒子径が５ｎｍ以上５０ｎｍ以下のコロイダルシリカと
を含有することを特徴とする。
本発明の一態様にかかる研磨方法は、ターンテーブル上に貼付された研磨布に、Ｃｕ膜を有する半導体基板を当接させる工程、および
前記研磨布上に、前述のＣｕ膜ＣＭＰ用スラリーを滴下して、前記Ｃｕ膜を研磨する工程
を具備することを特徴とする。
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上にバリアメタル膜およびＣｕ膜を含む金属膜を形成する工程と、
前記絶縁膜上に堆積された前記金属膜をＣＭＰにより除去して、前記絶縁膜を露出する工程とを具備し、
前記金属膜のＣＭＰは、前述のＣｕ膜ＣＭＰ用スラリーを用いて行なわれることを特徴とする。
本発明の他の態様にかかる半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に金属を堆積してＣＭＰ犠牲膜を形成する工程と、
前記絶縁膜および前記ＣＭＰ犠牲膜に凹部を形成する工程と、
前記凹部の内部および前記ＣＭＰ犠牲膜の上に、バリアメタル膜およびＣｕ膜を形成する工程と、
前記絶縁膜上の前記ＣＭＰ犠牲膜、前記バリアメタル膜および前記Ｃｕ膜を含む金属膜をＣＭＰにより除去して、前記絶縁膜を露出する工程とを具備し、
前記金属膜のＣＭＰは、前述のＣｕ膜ＣＭＰ用スラリーを用いて行なわれることを特徴とする。
本発明の一態様によれば、Ｃｕ残渣なしに、ディッシングやコロージョンを抑制しつつ、実用的な速度でＣｕ膜を研磨できるＣＭＰ用スラリーが提供される。本発明の他の態様によれば、ディッシング、コロージョンおよび残渣といった欠陥を抑制して実用的な速度でＣｕ膜を研磨する方法が提供される。本発明のさらに他の態様によれば、コロージョン、ディッシングを生じさせずにＣｕ膜を研磨してダマシン配線を形成し、高い信頼性を有する半導体装置を製造する方法が提供される。
以下、本発明の実施形態を説明する。
本発明の実施形態にかかるＣｕ膜ＣＭＰ用スラリーには、過硫酸またはその塩が含有される。過硫酸またはその塩は、酸化剤として作用し、過硫酸塩としては、過硫酸アンモニウムおよび過硫酸カリウムが挙げられる。こうした過硫酸またはその塩は、過酸化水素、オゾンおよび過ヨウ素酸カリウムなどの酸化剤と比較すると、Ｃｕ膜のディッシングやコロージョンを抑制する効果が大きい。
酸化剤としての過硫酸またはその塩の含有量は、ＣＭＰ用スラリーの総量の０．０５ｗｔ％以上５ｗｔ％以下が好ましい。０．０５ｗｔ％以上の量で酸化剤が含有されていれば、５００ｎｍ／ｍｉｎ以上の速度でＣｕ膜を研磨することができる。一方、酸化剤の含有量が５ｗｔ％以下であれば、Ｃｕ膜のコロージョンやディッシングを許容範囲内に抑えることができる。酸化剤の含有量は、スラリー総量の０．０８ｗｔ％以上３ｗｔ％以下であることがより好ましい。
Ｃｕ膜の表面が酸化剤により酸化されることによって、許容範囲を越えたディッシングやコロージョンがＣｕ膜に生じるのを抑制するために、本発明の実施形態にかかるＣｕ膜ＣＭＰ用スラリーには保護膜形成剤が含有される。保護膜形成剤は、Ｃｕの水溶性錯体を形成する水溶性錯体形成剤と、Ｃｕの水不溶性錯体を形成する水不溶性錯体剤とから構成される。水溶性とは、ウェットエッチング速度が３ｎｍ／ｍｉｎ以上であることをさし、水溶性錯体形成剤は研磨加速剤の役割を果たす。一方、水不溶性とは、実質的に水に溶解しないことを意味し、酸化剤と共存した状態でのウェットエッチング速度が３ｎｍ／ｍｉｎ未満であれば水難溶性も包含される。
本発明の実施形態にかかるＣｕ膜ＣＭＰ用スラリーには、水溶性錯体形成剤の少なくとも一部として塩基性アミノ酸が用いられる。塩基性アミノ酸は、第一の水溶性錯体形成剤と称することができ、ヒスチジン、アルギニン、リジン、およびそれらの誘導体が挙げられる。塩基性アミノ酸は、単独でも２種以上の化合物を組み合わせて用いてもよい。特に、窒素含有へテロ環を含んでいることから、ヒスチジンが好ましい。ヒスチジンがＣｕ膜表面に接触すると、窒素含有ヘテロ環を構成している窒素原子がＣｕに配位する。環構造の残りの部分は疎水性であるので、この疎水性の環同士が互いに物理吸着して保護膜を形成し、Ｃｕ膜のコロージョンが抑制されることとなる。
研磨の安定性を確保しつつ、Ｃｕ膜のディッシングやコロージョンを抑制するために、塩基性アミノ酸の含有量は、ＣＭＰ用スラリー総量の０．０５ｗｔ％以上０．５ｗｔ％以下に規定される。０．０５ｗｔ％未満の場合には、ディッシングやコロージョンを抑制することができない。一方、０．５ｗｔ％を越えると、Ｃｕの研磨速度が低下するのに加えて、欠陥が生じる。具体的には、ディッシング、コロージョン、Ｃｕ上スクラッチといった欠陥を抑制することができなくなる。塩基性アミノ酸の含有量は、ＣＭＰ用スラリー総量の０．１ｗｔ％以上０．３ｗｔ％以下であることがより好ましい。
上述したような塩基性アミノ酸に加えて、さらに別の化合物を第二の水溶性錯体形成剤として配合してもよい。例えば、有機酸、塩基性塩、および中性アミノ酸等を用いることができる。有機酸としては、例えば、ギ酸、コハク酸、乳酸、酢酸、酒石酸、フマル酸、グリコール酸、フタル酸、マレイン酸、シュウ酸、クエン酸、リンゴ酸、マロン酸、およびグルタル酸などが挙げられる。塩基性塩としては、例えば、アンモニア、エチレンジアミン、およびＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）などが挙げられ、中性アミノ酸としては、例えばグリシンおよびアラニンなどが挙げられる。こうした化合物は、単独でも２種以上を組み合わせて用いてもよい。
第二の水溶性錯体形成剤が含有されることによって、Ｃｕ膜のディッシングやコロージョンを抑制する効果がよりいっそう高められる。第二の水溶性錯体形成剤は、スラリー総量の０．０１ｗｔ％以上０．５ｗｔ％以下の量で含有されていれば効果が得られる。
Ｃｕと水に不溶性または難溶性の錯体を形成する水不溶性錯体形成剤としては、例えば、少なくとも１個のＮ原子を含む複素六員環、複素五員環からなるヘテロ環化合物が挙げられる。より具体的には、キナルジン酸、キノリン酸、ベンゾトリアゾール（ＢＴＡ）、ベンゾイミダゾール、７−ヒドリキシ−５−メチル−１，３，４−トリアザインドリジン、ニコチン酸、およびピコリン酸などを挙げることができる。こうした化合物がＣｕ膜表面に接触すると、環を構成している窒素原子がＣｕに配位する。環構造の残りの部分は疎水性であるので、この疎水性の環同士が互いに物理吸着して保護膜を形成し、Ｃｕ膜のコロージョンが抑制されることとなる。また、こうした化合物は、Ｃｕ上に耐酸化性の保護膜を形成することから、Ｃｕの耐酸性を高めることができる。その結果、Ｃｕ膜のディッシングを大幅に低減することが可能となる。
また、アニオン界面活性剤の中には、水不溶性錯体形成剤として作用するものがある。特に、アルキルベンゼンスルホン酸塩が好ましく、例えば、ドデシルベンゼンスルホン酸カリウム、およびドデシルベンゼンスルホン酸アンモニウムなどが挙げられる。
水不溶性錯体形成剤の含有量は、ＣＭＰ用スラリーの総量の０．０００５ｗｔ％以上２．０ｗｔ％以下が好ましい。こうした範囲内で含有されていれば、十分に大きなＣｕ研磨速度を確保しつつ、Ｃｕディッシングを抑制することができる。水不溶性錯体形成剤の含有量は、ＣＭＰ用スラリーの総量の０．００７５ｗｔ％以上１．５ｗｔ％以下であることが、より好ましい。
水不溶性錯体形成剤は、単独でも２種以上を組み合わせて用いてもよい。
本発明の実施形態にかかるＣｕ膜ＣＭＰ用スラリーに含有される界面活性剤としては、アニオン界面活性剤およびカチオン界面活性剤のいずれを用いてもよい。アニオン界面活性剤としては、例えば、脂肪族せっけん、硫酸エステル塩、リン酸エステル塩、カルボン酸塩、スルホン酸塩、ドデシルベンゼンスルホン酸カリウム、ドデシルベンゼンスルホン酸アンモニウム、ポリカルボン酸カリウム、およびポリカルボン酸アンモニウムなどが挙げられる。カチオン界面活性剤としては、例えば、脂肪族アミン塩、脂肪族アンモニウム塩、第４級アンモニウム塩、造塩し得る第１〜３級アミンを含有する単純なアミン塩、これらの変性塩類、第４級アンモニウム塩、フォスフォニウム塩やスルフォニウム塩などのオニウム化合物、ピリジニウム塩、キノリニウム塩、イミダゾリニウム塩などの環状窒素化合物、異環状化合物などが使用できる。具体的には、アルキルアミンアセテート、セチルトリメチルアンモニウムクロリド、塩化ラウリルトリメチルアンモニウム、臭化塩化セチルピリジニウム、塩化ドデシルピリジニウム、および塩化アルキルナフタレンピリジニウムなどを用いることができる。
さらに、ノニオン界面活性剤を用いることもでき、例えば、フッ素系のノニオン界面活性剤、ポリオキシエチレン、ＰＶＰ（ポリビニルピロリドン）やアセチレングリコール、そのエチレンオキサイド付加物、アセチレンアルコール、シリコーン系界面活性剤、ポリビニルアルコール、サイクロデキストリン、ポリビニルメチルエーテル、およびヒドロキシエチルセルロースなどが挙げられる。安定した分散性を確保するために、ノニオン界面活性剤のＨＬＢ値は、６以上であることが好ましい。
上述したような界面活性剤は、単独でも２種以上を組み合わせて用いてもよい。電解質の影響を受けにくいことが好ましいことから、ＰＶＰ（ポリビニルピロリドン）やアセチレングリコール、そのエチレンオキサイド付加物およびアセチレンアルコールなどが好ましい。
界面活性剤の含有量は、ＣＭＰ用スラリーの総量の０．００１ｗｔ％以上０．５ｗｔ％以下が好ましい。この範囲を外れると、Ｃｕディッシングを十分に抑制するのが困難となる場合がある。界面活性剤の含有量は、スラリーの総量の０．０５ｗｔ％以上０．３ｗｔ％以下がより好ましい。
本発明の実施形態にかかるＣｕ膜ＣＭＰ用スラリーには、平均一次粒子径５ｎｍ以上５０ｎｍ以下のコロイダルシリカが研磨粒子として含有される。スクラッチの原因となる粗大粒子（二次粒子の凝集体）の形成の懸念が少ないことから、コロイダルシリカを用いる。フュームドシリカは、一次粒子径のばらつきが大きいことに加えて、粗大粒子が形成されやすいので粒子径を制御することができない。アルミナは、粗大粒子が生成しやすい。仮に、フュームドシリカやアルミナの平均一次粒子径を制御できたとしても、研磨後の表面のディッシングやスクラッチを抑制することができない。
研磨粒子の一次粒子径は、透過型電子顕微鏡（ＴＥＭ）により求めることができる。まず、粒子の最長長さ（ｄm）と、この最長長さを垂直に二分する長さ（ｄp）とを測定し、これら２つの長さの平均値（（ｄm＋ｄp）／２）を一次粒子径とする。１００個の粒子について一次粒子径を求め、その平均を平均一次粒子径とする。コロイダルシリカの平均一次粒子径が５ｎｍ未満の場合には、研磨力にむらが生じ、様々なパターンを均一に削ることができなくなる。また、シリカの分散安定性が低下するために、使用が困難となる。一方、シリカの一次粒子径が５０ｎｍを越えると、被研磨面の表面粗さＲａを３ｎｍ以下にすることが難しくなるとともに、ディッシングやスクラッチも大きくなる。被研磨面のＲａは、３ｎｍ以下であれば許容され、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ）により確認することができる。コロイダルシリカの平均一次粒子径は１５ｎｍ以上２５ｎｍ以下であることがより好ましい。
一次粒子径が５ｎｍ以上５０ｎｍ以下のコロイダルシリカとしては、例えば、一次粒子径が５ｎｍ以上で会合度５以下のコロイダルシリカが挙げられる。会合度とは、一次粒子が凝集した二次粒子の径を、一次粒子の径で除した値（二次粒子径／一次粒子径）を意味する。ここで、会合度が１とは、単分散した一次粒子のみのものを意味する。二次粒子径は、動的光散乱法またはレーザー回折法もしくは電子顕微鏡法により測定することができる。会合度が５を越えると、この会合度のコロイダルシリカを研磨粒子として含むスラリーによる研磨時において、スクラッチやエロージョンが発生するおそれがある。
一次粒子径が５ｎｍ以上２０ｎｍ以下の第一のコロイダルシリカと、一次粒子径が２０ｎｍを越え５０ｎｍ以下の第二のコロイダルシリカと組み合わせて、一次粒子径が５ｎｍ以上５０ｎｍ以下のコロイダルシリカとして用いることができる。この場合、第一のコロイダルシリカと第二のコロイダルシリカとの合計量に占める第一のコロイダルシリカの重量比は、０．６以上０．９以下であることが好ましい。第一のコロイダルシリカの重量比が０．６未満の場合には、第２のコロイダルシリカ単独のＣＭＰ特性となる。このため、被研磨面のＲａが３ｎｍを越えて仕上がりが粗くなるおそれがある。また、ディッシングを２０ｎｍ以下に抑制することも困難となる。一方、０．９を越えると、第一のコロイダルシリカ単独のＣＭＰ特性となるため研磨力が低下するおそれがある。
コロイダルシリカの含有量は、スラリーの総量の０．０５ｗｔ％以上１０ｗｔ％以下が好ましく、０．１ｗｔ％以上５ｗｔ％以下がより好ましい。０．０５ｗｔ％以上であれば、十分な研磨力を確保することができる。一方、１０ｗｔ％以下であれば、スクラッチやＣｕディッシングを許容範囲内に抑えることができる。
上述したようなコロイダルシリカに加えて、さらに有機粒子が含有されてもよい。有機粒子としては、例えば、ＰＭＭＡ（ポリメチルメタクリレート）、およびポリスチレンなどが挙げられる。こうした有機粒子は、前述のコロイダルシリカと一体化して複合型粒子を形成してもよい。
本発明の実施形態にかかるスラリーによる研磨メカニズムを、以下に詳細に説明する。通常、Ｃｕ膜の研磨は、酸化剤により表面を酸化させた後、研磨粒子でこの酸化物を削り取ることによって行なわれる。したがって、Ｃｕ膜ＣＭＰ用スラリーには酸化剤が必須とされ、従来から過硫酸またはその塩が酸化剤として配合されてきた。
しかしながら、過硫酸塩が含有された従来のスラリーがＣｕ膜の研磨に用いられた場合には、バリアメタル上に極薄いＣｕの残渣が生じることがある。Ｃｕ膜の除去後に行なわれる第二の研磨の削り量が５０ｎｍ以下に減少すると、Ｃｕやバリアメタルを完全に除去することができず、配線ショートの原因となる。余分なバリアメタル上のＣｕは徹底的に排除する必要があるものの、削り量が少ない場合には、これを達成するのは極めて困難であった。
例えば、過硫酸塩に加えて中性アミノ酸が含有されたスラリーでは、Ｃｕのディッシングやコロージョンを抑制するには、バリアメタルにはある程度の膜厚が要求されていた。膜厚５ｎｍ以下の薄膜バリアメタルの場合には、Ｃｕのディッシングやコロージョンを抑制することができない。実質的にバリアメタルの存在しないＭｎＳｉＯ密着層などの場合にも、許容範囲を越えるＣｕのディッシングやコロージョンが発生する。
ＭｎＳｉＯ密着層の形成は、例えば次のような手法により行なわれる。まず、ＳｉＯ2からなる層間絶縁膜に配線溝を形成し、ＣｕとＭｎとの合金からなる膜を全面に形成する。合金膜は、Ｃｕ層を電解メッキにより堆積する際のシード層として作用する。次いで、熱処理を施すことにより、合金膜中のＭｎが層間絶縁膜の表面に拡散し、層間絶縁膜中の元素と反応する。その結果、ＭｎＳｉＯを主成分とする安定な酸化物の層が、５ｎｍ以下の厚さで形成される。
さらに、合金膜をシード層として、電解メッキによりＣｕ層を形成する。常法にしたがってＣＭＰを行ない、余分なＣｕを除去することによって溝内にＣｕ配線が形成されるものの、このＣｕ層と層間絶縁膜との間に存在するＭｎＳｉＯ層の厚さは、５ｎｍ以下と小さい。したがって、Ｃｕのディッシングやコロージョンを抑制することが困難とされてきた。
本発明者らは、水溶性の保護膜形成剤の少なくとも一部として塩基性アミノ酸を配合することによって、こうした問題を回避できることを見出した。本発明の実施形態にかかるスラリーがＣｕ膜上に供給されると、まず、過硫酸によりＣｕが酸化される。次いで、Ｃｕ水不溶性錯体とＣｕ水溶性錯体とが生じて、Ｃｕ膜の表面には速やかに保護膜が形成される。次のような理由から、本発明の実施形態において形成される保護膜は緻密性が高いものとなる。すなわち、本発明の実施形態にかかるスラリーの成分には、塩基性アミノ酸が含有されていることから、保護膜には弱カチオンが含有されることとなる。保護膜中にはアニオンも存在しており、弱カチオンと配位子の余ったアニオンとの吸着力が働いて、保護膜の緻密性が高められる。その結果、コロージョンやディッシングが抑制されるものと推測される。
従来用いられてきたスラリーには、塩基性アミノ酸が含有されていないため、Ｃｕ膜の表面に形成される保護膜はアニオンが主体となる。このため、Ｃｕ水不溶性錯体同士の吸着は物理吸着が主体であったものと推測される。その保護膜中に配位子の余ったアニオンが複数存在すると、反発し保護膜の緻密性に影響を及ぼす。これに起因して、Ｃｕのディッシングやコロージョンという問題を伴なっていた。一方、塩基性アミノ酸が含有されたスラリーは、中性アミノ酸が含有された場合よりも、腐食電流密度が上昇する。その結果、Ｃｕのみならず、ＴａおよびＴｉなどのバリアメタルも容易に酸化されて、バリアメタルの表面には酸化膜が形成される。すでに説明したように、Ｃｕ膜の表面には、水不溶性錯体により保護膜が形成されるので、Ｃｕ膜およびバリアメタルは、いずれも表面が保護されることとなる。したがって、Ｃｕ膜とバリアメタルとの間に電位差が生じることは回避されて、Ｃｕのディッシングやコロージョンの一層の抑制につながる。
しかも、本発明の実施形態にかかるスラリーには、水不溶性の錯体形成剤および界面活性剤も含有されており、これらの成分によって、次のような効果が得られる。水不溶性錯体形成剤によって、Ｃｕのウェットエッチングレートは３ｎｍ／ｍｉｎ以下と極めて小さいにもかかわらず、高研磨速度が得られる。さらに、界面活性剤によって、疎水膜である水不溶性の錯体を溶解しない程度に親水化するので、安定した研磨が実現できる。こうして、Ｃｕ膜の表面は、酸化されるとともに保護膜が形成され、この保護膜は、研磨粒子としてのコロイダルシリカによって機械的に除去される。特に、本発明の実施形態にかかるスラリーに含有されるコロイダルシリカは、一次粒子径が５ｎｍ以上５０ｎｍ以下に規定されるので、Ｃｕディッシングの抑制や、あらゆるパターンや溝深さの半導体基板に対し安定した研磨が実現できる。
バリアメタルが実質的に存在しない場合でも、本発明の実施形態にかかるスラリーを用いた場合には、Ｃｕディッシングやコロージョンの発生は抑制される。これは、上述のように保護膜の緻密性が高められた作用によると考えられる。
また、本発明の実施形態にかかるスラリーは、水不溶性錯体と水溶性錯体とからなる保護膜の緻密性を高めることから、過硫酸で酸化でき、かつ有機錯体を形成できる金属であれば、Ｃｕ以外の金属の研磨にも有効に適用され得る。例えば、Ｃｕ膜の下地のバリアメタルとして設けられたＴｉ膜は、本発明の実施形態にかかるスラリーを用いて一括してＣＭＰにより除去することができる。さらに、ＣＭＰ犠牲膜として金属膜ハードマスクがバリアメタルの下に設けられている場合には、Ｃｕ膜およびバリアメタルに加えて、金属膜ハードマスクも一括してＣＭＰにより除去することが可能である。
一方、本発明の実施形態にかかるＣｕ膜ＣＭＰ用スラリーは、Ｔａ、Ｖ、Ｎｂ、Ｒｕおよびこれら化合物の研磨速度が比較的小さい。具体的には、Ｔａの研磨速度は、５ｎｍ／ｍｉｎ程度以下である。したがって、５ｎｍ以上の膜厚のＴａ膜がバリアメタルとしてＣｕ膜の下層に形成される場合には、このＴａを残してＣｕ膜のみをＣＭＰにより除去することが可能である。
上述したような成分を水に配合して、本発明の実施形態にかかるＣｕ膜ＣＭＰ用スラリーが得られる。水としては、イオン交換水、および純水等を用いることができ、特に限定されない。
本発明の実施形態にかかるスラリーのｐＨは特に限定されず、目的に応じて調整すればよい。コロージョンやディッシングを抑制しつつ研磨速度の安定性を確保して、大きな研磨速度でＣｕ膜を研磨するためには、本発明の実施形態にかかるスラリーは、アルカリ性であることが好ましい。ｐＨは、８〜１１の範囲がより好ましい。例えば、水酸化カリウム等のｐＨ調整剤を添加して、アルカリ性に調節することができる。
本発明の実施形態にかかるＣｕ膜ＣＭＰ用スラリーには、水不溶性錯体形成剤および界面活性剤に加えて、過硫酸またはその塩と、所定の量の塩基性アミノ酸とが含有されるので、削り量が少ない場合でも、残渣、ディッシングおよびコロージョンを抑制しつつ、Ｃｕ膜を研磨することができる。しかも、本発明の実施形態にかかるＣＭＰ用スラリーに含有される研磨粒子は、所定の一次粒子径のコロイダルシリカなので、Ｃｕ膜の研磨速度も確保することができる。こうして形成されるダマシン配線の表面に生じる欠陥は低減されることから、高い信頼性を有する半導体装置が得られる。
（実施形態１）
図１および図２を参照して、本実施形態を説明する。
まず、図１に示すように、半導体素子（図示せず）が形成された半導体基板１０上に、ＳｉＯ2からなる絶縁膜１１を設けて、バリアメタル１２を介してプラグ１３を形成した。バリアメタル１２はＴｉＮにより形成し、プラグ１３の材料としてはＷを用いた。その上に、低誘電率絶縁膜１４を形成した。
低誘電率絶縁膜１４は、例えば、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＣ、およびＳｉＯＣＨからなる群から選択される少なくとも一種の絶縁材料を用いて形成することができる。ここでは、ＳｉＯＣを用いて低誘電率絶縁膜１４を形成した
低誘電率絶縁膜１４には、幅６０ｎｍの配線溝Ａを凹部として設け、全面に常法によりバリアメタル１５としてのＴｉ膜を２ｎｍおよびＣｕ膜１６を８００ｎｍ堆積した。バリアメタル１５とＣｕ膜１６とによって、金属膜１７が構成される。
金属膜１７を構成しているＣｕ膜１６およびバリアメタル１５をＣＭＰにより除去して、図２に示すように配線溝Ａ内に埋め込んで、低誘電率絶縁膜１４の表面を露出した。ここでのＣＭＰに耐えられるように、低誘電率絶縁膜１４の比誘電率は２．５以上であることが望まれる。低誘電率絶縁膜１４の比誘電率が３以下であれば、絶縁膜の誘電率が大きくなりすぎることもない。こうした低誘電率絶縁膜１４をキャップ絶縁膜とし、低誘電率絶縁膜１４の下層に、より誘電率の低い絶縁膜を設けることもできる。
金属膜１７のＣＭＰに当たっては、まず、図３に示すように、研磨布２１が貼付されたターンテーブル２０を１００ｒｐｍで回転させつつ、半導体基板２２を保持したトップリング２３を２００ｇｆ/ｃｍ2の研磨荷重で当接させた。トップリング２３の回転数は１０５ｒｐｍとし、研磨布２１上には、スラリー供給ノズル２５から２００ｃｃ/ｍｉｎの流量でスラリー２７を供給した。図３には、水供給ノズル２４およびドレッサー２６も併せて示してある。
トップリング２３の研磨荷重は、１０〜１，０００ｇｆ／ｃｍ2の範囲内で選択することができ、好ましくは３０〜５００ｇｆ／ｃｍ2である。また、ターンテーブル２０およびトップリング２３の回転数は１０〜４００ｒｐｍの範囲内で適宜選択することができ、好ましくは３０〜１５０ｒｐｍである。スラリー供給ノズル２５から供給されるスラリー２７の流量は、１０〜１，０００ｃｃ／ｍｉｎの範囲内で選択することができ、好ましくは５０〜４００ｃｃ／ｍｉｎである。
以下に説明するような種々のスラリーを用い、研磨布２１としてはＩＣ１０００（ＲＯＤＥＬ社）を用いた。Ｃｕ膜１６が除去された後のバリアメタル１５に対しては、約４５秒間のオーバーポリッシュを行なった。
Ｃｕ膜の研磨に用いたスラリーを調製するに当たって、まず、以下の処方で各成分を純水に配合してスラリー原液を得た。いずれの成分の含有量も、スラリーの総量中における割合である。
酸化剤：過硫酸アンモニウム１．５ｗｔ％
水不溶性錯体形成剤：キナルジン酸０．２５ｗｔ％
界面活性剤：アセチレンジオール系ノニオン（ＨＬＢ値１８）：０．１ｗｔ％、
ドデシルベンゼンスルホン酸アンモニウム：０．０６ｗｔ％
コロイダルシリカ：
一次粒子径が２０ｎｍ（会合度２）のコロイダルシリカ０．５ｗｔ％、
上述したように調製された原液をそのまま用いて、サンプルＮｏ．１のスラリーとし、さらに下記表１に示すようにアミノ酸を加えて、サンプルＮｏ．２〜１１のスラリーを得た。最終的にｐＨが９となるように、ｐＨ調整剤としての水酸化カリウムで調整した。
Figure 2008004621
ここで調製されたスラリーのＴｉ研磨速度は、コロイダルシリカの濃度によって決定される。Ｔｉのベタ膜を研磨し、シート抵抗に基づいてＴｉ研磨速度を調べた結果、いずれもＴｉの研磨速度が５ｎｍ／ｍｉｎ以上であった。約４５秒のオーバーポリッシュを行なうことによって、低誘電率絶縁膜１４の表面が露出した。
上記表１に示したスラリーサンプルを用いて、上述した条件によりＣｕ膜１６のＣＭＰを行ない、Ｃｕ研磨速度を調べた。Ｃｕ研磨速度を求めるには、２０００ｎｍの膜厚のＣｕベタ膜を６０秒間研磨した。シート抵抗値を測定して研磨速度を算出し、以下の基準で評価した。Ｃｕ研磨速度は、５００ｎｍ／ｍｉｎ以上であれば合格範囲である。
○：６５０ｎｍ／ｍｉｎ以上
△：５００ｎｍ／ｍｉｎ以上６５０ｎｍ／ｍｉｎ未満
×：５００ｎｍ／ｍｉｎ未満
さらに、Ｃｕ膜のディッシングおよびコロージョンを調べた。
ディッシングを調べるには、ＡＦＭ（原子間力顕微鏡Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）により段差を求め、以下の基準で評価した。ディッシングは、３０ｎｍ未満であれば許容される。
○：２０ｎｍ未満
△：２０ｎｍ以上３０ｎｍ未満
×：３０ｎｍ以上
Ｃｕコロージョンは、欠陥評価装置（ＫＬＡ、テンコール社製）により測定し、１ｃｍ2あたりの個数に基づいて以下の基準で評価した。Ｃｕコロージョンは、２０個未満であれば許容範囲である。
○：５個未満
△：５個以上２０個未満
×：２０個以上
各スラリーを用いた結果を、下記表２にまとめる。
Figure 2008004621
上記表２に示されるように、アミノ酸が含有されていないＮｏ．１のスラリーは、ＣｕコロージョンおよびＣｕディッシングがＮＧである。中性アミノ酸であるアラニンが含有された場合には、ＣｕコロージョンおよびＣｕディッシングが悪化することが、Ｎｏ．２の結果に示されている。
塩基性アミノ酸が含有されたところで、その含有量が少なすぎる場合（Ｎｏ．５）や多すぎる場合（Ｎｏ．１１）には、Ｃｕコロージョンやディッシングを改善することができない。０．０５ｗｔ％以上０．５ｗｔ％以下の量で塩基性アミノ酸が含有されたＮｏ．３，４，６〜１０のスラリーは、全ての結果が合格範囲内である。特に、塩基性アミノ酸の含有量が０．１ｗｔ％以上０．３ｗｔ％以下の場合（Ｎｏ．３，４，７〜９）では、ＣｕコロージョンおよびＣｕディッシングを大幅に改善することができる。
次に、Ｎｏ．６と同様のスラリーに、下記表３に示すように別の水溶性錯体形成剤をさらに添加して、Ｎｏ．１２〜１５のスラリーを調製した。
Figure 2008004621
上記表３に示したスラリーサンプルを用いて、前述と同様の条件によりＣＭＰを行ない、Ｃｕ膜の研磨速度を調べた。さらに、Ｃｕ膜のコロージョンおよびディッシングを調べた。これらの結果を前述と同様の基準で評価し、下記表４にまとめる。
Figure 2008004621
上記表４に示されるように、塩基性アミノ酸に加えて、さらに別の水溶性錯体形成剤が含有されることによって、Ｃｕ膜のコロージョンおよびディッシングが改善されることがわかる。
次に、酸化剤を下記表５に示すように変更した以外はＮｏ．８と同様の組成で、Ｎｏ．１６〜１９のスラリーを調製した。さらに、酸化剤を配合しない以外はＮｏ．８と同様の組成でＮｏ．２０のスラリーを調製した。
Figure 2008004621
上記表５に示したスラリーサンプルを用いて、前述と同様の条件によりＣＭＰを行ない、Ｃｕ膜の研磨速度を調べた。さらに、Ｃｕ膜のコロージョン、およびディッシングを調べた。これらの結果を前述と同様の基準で評価し、下記表６にまとめる。
Figure 2008004621
上記表６に示されるように、過硫酸または過硫酸塩が酸化剤として含有された場合（Ｎｏ．１６，１７）には、全ての結果が合格範囲内である。Ｎｏ．１８〜１９の結果に示されるように、過硫酸またはその塩以外の酸化剤が含有された場合には、ＣｕコロージョンおよびＣｕディッシングを改善することができない。Ｎｏ．２０に示されるように酸化剤が含有されない場合には、全ての結果がＮＧである。
次に、水不溶性錯体形成剤を下記表７に示すように変更した以外はＮｏ．８と同様の組成で、Ｎｏ．２１〜２４のスラリーを調製した。さらに、水不溶性錯体形成剤を配合しない以外はＮｏ．８と同様の組成でＮｏ．２５のスラリーを調製した。
Figure 2008004621
上記表７に示したスラリーサンプルを用いて、前述と同様の条件によりＣＭＰを行ない、Ｃｕ膜の研磨速度を調べた。さらに、Ｃｕ膜のコロージョンおよびディッシングを調べた。これらの結果を前述と同様の基準で評価し、下記表８にまとめる。
Figure 2008004621
上記表８に示されるように、種類によらず、水不溶性錯体形成剤が含有されていれば、Ｎｏ．２１〜２４に示されるように、全ての結果が合格範囲内である。特に、窒素含有へテロ環を含む水不溶性錯体形成剤が含有されることによって、耐酸性が高められるので、Ｃｕ膜のディッシングを大幅に低減することができる。Ｎｏ．２５に示されるように水不溶性錯体形成剤が含有されない場合には、Ｃｕ膜のコロージョンおよびディッシングがＮＧである。
次に、界面活性剤を下記表９に示すように変更した以外はＮｏ．８と同様の組成で、Ｎｏ．２６〜２９のスラリーを調製した。さらに、界面活性剤を配合しない以外はＮｏ．８と同様の組成でＮｏ．３０のスラリーを調製した。
Figure 2008004621
上記表９に示したスラリーサンプルを用いて、前述と同様の条件によりＣＭＰを行ない、Ｃｕ膜の研磨速度を調べた。さらに、Ｃｕ膜のコロージョンおよびディッシングを調べた。これらの結果を前述と同様の基準で評価し、下記表１０にまとめる。
Figure 2008004621
上記表１０に示されるように、種類によらず界面活性剤が含有されていれば、Ｎｏ．２６〜２９に示されるように、全ての結果が合格範囲内である。Ｎｏ．３０に示されるように界面活性剤が含有されない場合には、Ｃｕ膜のコロージョンおよびディッシングがＮＧである。
次に、研磨粒子を下記表１１に示すように変更した以外はＮｏ．８と同様の組成で、Ｎｏ．３１〜４０のスラリーを調製した。
Figure 2008004621
上記表１１に示したスラリーサンプルを用いて、前述と同様の条件によりＣＭＰを行ない、Ｃｕ膜の研磨速度を調べた。さらに、Ｃｕ膜のコロージョンおよびディッシングを調べた。これらの結果を前述と同様の基準で評価し、下記表１２にまとめる。
Figure 2008004621
上記表１２に示されるように、平均一次粒子径が５ｎｍ以上５０ｎｍ以下のコロイダルシリカが含有されていれば、Ｎｏ．３２〜３６に示されるように、全ての結果が合格範囲内である。特に、Ｎｏ．３３〜３５に示されるようにコロイダルシリカの平均一次粒子径が１５ｎｍ以上２５ｎｍ以下の場合には、Ｃｕ膜の研磨速度が向上し、ディッシングが改善される。
コロイダルシリカの平均一次粒子径が小さい場合（Ｎｏ．３１）は、Ｃｕ研磨速度がＮＧである。一方、コロイダルシリカの平均一次粒子径が大きい場合（Ｎｏ．３７）は、ディッシングを許容範囲内に抑制することができない。
平均一次粒子径が所定の範囲内であっても、コロイダルシリカ以外の材料からなる研磨粒子が含有された場合（Ｎｏ．３８〜４０）には、主にディッシングを抑制することができない。特に、Ｎｏ．３９，４０のようなアルミナ系粒子が用いられた場合には、スクラッチが多くなる傾向がある。
以上の結果から、過硫酸またはその塩と、所定量の塩基性アミノ酸と、水不溶性錯体形成剤と、界面活性剤と、所定の一次粒子径のコロイダルシリカとを含有するスラリーは、Ｃｕのコロージョンおよびディッシングを抑制しつつ、５００ｎｍ／ｍｉｎ以上の速度でＣｕ膜を研磨できることが確認された。
（実施形態２）
配線溝Ａの幅および間隔を、いずれも６５ｎｍとして、図１に示したような構造を得た。ここでは、Ｃｕ残渣による配線Ｓｈｏｒｔ（短絡）の影響を調べるために、膜厚１５ｎｍのＴａ膜によりバリアメタル１５を形成した。Ｃｕ膜１６をＣＭＰにより除去し、バリアメタル１５の表面を露出した。スラリーとしては、サンプルＮｏ．４，８，１４，２，２０，３１，３９を用い、実施形態１の場合と同様の条件でＣＭＰを行なった。
研磨後の表面を欠陥評価装置（ＫＬＡ、テンコール社製）により観察し、１ｃｍ2あたりのＣｕ残渣の有無に基づいて以下の基準で評価した。
○：残渣が存在しない
×：残渣が確認された
残渣についての結果は、下記表１３にまとめる。
次いで、スラリーを変更してＣＭＰを行なうことによって、バリアメタル１５を除去するとともに、低誘電率絶縁膜１４を５０ｎｍ以下の削り量で除去した（第二の研磨）。
この第二の研磨に当たっては、まず、図３に示したように、研磨布２１が貼付されたターンテーブル２０を１００ｒｐｍで回転させつつ、半導体基板２２を保持したトップリング２３を２００ｇｆ/ｃｍ2の研磨荷重で当接させた。トップリング２３の回転数は１０２ｒｐｍとし、研磨布２１上には、スラリー供給ノズル２５から２００ｃｃ/ｍｉｎの流量でスラリー２７を供給した。
スラリーは、以下の処方で各成分を水に配合して調製した。いずれの成分の含有量も、スラリーの総量に対する割合である。
酸化剤：過酸化水素０．３ｗｔ％
水不溶性錯体形成剤：マレイン酸０．８ｗｔ％
界面活性剤：アセチレンジオール系ノニオン（ＨＬＢ値１８）：０．０５ｗｔ％、
コロイダルシリカ：
一次粒子径が３０ｎｍ（会合度１．５）のコロイダルシリカ１．５ｗｔ％、
最終的にｐＨが１０．５となるように、ｐＨ調整剤としての水酸化カリウムで調整した。
研磨布２１としてＩＣ１０００（ニッタハース製）を用いて５５秒間の研磨を行なうことにより、図４に示すように３５ｎｍの厚さで低誘電率絶縁膜１４を後退させた。低誘電率絶縁膜１４の削り量が３５ｎｍと少ないので、第二の研磨を行なっても、バリアメタル１５上に残留したＣｕ残渣を完全に除去するのは困難である。除去されなかったＣｕ残渣は、第二の研磨後には配線のＳｈｏｒｔの原因となる。しかも、配線幅は６５ｎｍと微細であることから、Ｃｕ膜のコロージョンやディッシングが生じると、配線のＯｐｅｎが引き起こされてしまう。
配線幅６５ｎｍ、間隔６５ｎｍ、長さ１０ｍの配線について、電流値を測定してＯｐｅｎおよびＳｈｏｒｔを評価した。Ｏｐｅｎは、０．１μＡ以上であれば“○”であり、０．１μＡ未満では“×”である。Ｓｈｏｒｔは、０．０１μＡ以下であれば“○”であり、０．０１μＡを越えると“×”である。
得られた結果を、Ｃｕ残渣の結果とともに下記表１３にまとめる。
Figure 2008004621
上記表１３に示されるように、Ｎｏ．４，８，１４のスラリーを用いてＣｕ膜１６の研磨を行なった場合には、Ｃｕ残渣は発生しない。これらのスラリーは、過硫酸またはその塩と、所定量の塩基性アミノ酸と、水不溶性錯体形成剤と、界面活性剤と、所定の一次粒子径のコロイダルシリカとを含有するスラリーである。このため、絶縁膜の削り量が３５ｎｍという少ない削り量で第二の研磨が行なわれても、得られる配線に短絡が生じることはない。しかも、上述したとおり、これらのスラリーは、Ｃｕのコロージョンやディッシングを抑制することができる。このため、第二の研磨後に得られる配線は、断線したり細くなることもない。
したがって、Ｎｏ．４，８，１４のスラリーを用いてＣｕ膜１６の研磨が行なわれた後には、少ない削り量で第二の研磨を行なったとしても、得られた配線はＯｐｅｎ、Ｓｈｏｒｔの基準をいずれもクリアすることができる。
これに対し、Ｎｏ．２，２０，３１，３９のスラリーを用いてＣｕ膜１６の研磨を行なった場合は、Ｃｕ残渣が発生している。Ｎｏ．２のスラリーには、塩基性アミノ酸が含有されず、Ｎｏ．２０のスラリーには過硫酸またはその塩が含有されない。また、Ｎｏ．３１のスラリーは、コロイダルシリカの平均一次粒子径が小さく、Ｎｏ．３９のスラリーは、コロイダルアルミナが含有されている。これらは、いずれも比較例のスラリーである。
Ｃｕ膜１６の研磨後に残留したＣｕ残渣は、第二の研磨では除去されず、配線のｓｈｏｒｔを引き起こすので、いずれの結果も“×”である。また、Ｃｕのコロージョンやディッシングを抑制することができないので、配線のＯｐｅｎの結果は“×”である。
（実施形態３）
Ｃｕ膜が埋め込まれる溝を、比誘電率が３以下の絶縁膜にＲＩＥ加工する際には、ＳｉＮやＳｉＯ2などの絶縁膜からマスク材が構成される。この場合、ＲＩＥ選択比は５程度である。金属膜をマスク材として用いることによって、ＲＩＥ選択比を１０以上に高めることができる。マスク材の薄膜を薄くできるため、微細加工に有利である。Ｃｕ膜のＣＭＰの際の研磨速度も、金属膜のほうがＳｉＮやＳｉＯ2などの絶縁膜より速いので、容易に除去される。このため、金属膜をマスク材として用いれば、研磨荷重や研磨粒子濃度を低減し、機械的ストレスを減らした研磨が可能となる。これによって、比誘電率が３以下の絶縁膜へのエロージョンやダメージを軽減することができる。
本実施形態においては、こうした構造を例に挙げて図５乃至図６を参照して説明する。
まず、図５に示すように、半導体素子（図示せず）が形成された半導体基板１０上に、ＳｉＯ2からなる絶縁膜１１を設けて、バリアメタル１２を介してプラグ１３を形成した。バリアメタル１２はＴｉＮにより形成し、プラグ１３の材料としてはＷを用いた。その上に、第一の低誘電率絶縁膜３０および第二の低誘電率絶縁膜３１を順次形成して、積層絶縁膜を形成した。第一の低誘電率絶縁膜３０は、比誘電率が２．５未満の低誘電率絶縁材料により構成することができ、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成することができる。ここでは、ＬＫＤ（ＪＳＲ製）を用いて第一の低誘電率絶縁膜３０を形成した。
この上に形成される第二の低誘電率絶縁膜３１はキャップ絶縁膜として作用し、第一の低誘電率絶縁膜３０より大きな比誘電率を有する絶縁材料により形成することができる。例えば、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＣ、およびＳｉＯＣＨからなる群から選択される少なくとも一種の比誘電率２．５以上３以下の絶縁材料を用いて形成することができる。ここでは、ＳｉＯＣを用いて第二の低誘電率絶縁膜３１を形成した。
比誘電率が２．５未満の第一の低誘電率絶縁膜３０を省略することもできるが、絶縁膜の誘電率を十分に低下させるためには、上述したような積層構造とすることが望まれる。
さらにその上に、ＣＭＰ犠牲膜３２としてＴｉＮ膜を２０ｎｍ堆積した。ＣＭＰ犠牲膜３２は、Ｔｉ、Ｔａ、ＴａＮ、Ｗ、ＷＮまたはＲｕなどにより形成することもできる。ここでは、研磨速度の速いことから、ＴｉＮを用いてＣＭＰ犠牲膜３２を形成した。ＣＭＰ犠牲膜３２、第二の低誘電率絶縁膜３１および第一の低誘電率絶縁膜３０には、凹部としての配線溝Ａを設け、全面に常法によりバリアメタル３３としてのＴｉ膜を２ｎｍおよびＣｕ膜３４を８００ｎｍ堆積した。ＣＭＰ犠牲膜３２とバリアメタル３３とＣｕ膜３４とによって、金属膜３５が構成される。
なお、配線溝Ａの幅および間隔は、いずれも６５ｎｍとした。
金属膜３５であるＣｕ膜３４、バリアメタル３３およびＣＭＰ犠牲膜３２をＣＭＰにより除去して、図６に示すように配線溝Ａ内に埋め込んで、第二の低誘電率絶縁膜３１の表面を露出した。
金属膜３５のＣＭＰに当たっては、まず、図３に示すように、研磨布２１が貼付されたターンテーブル２０を１００ｒｐｍで回転させつつ、半導体基板２２を保持したトップリング２３を２００ｇｆ/ｃｍ2の研磨荷重で当接させた。トップリング２３の回転数は１０５ｒｐｍとし、研磨布２１上には、スラリー供給ノズル２５から２００ｃｃ/ｍｉｎの流量でスラリー２７を供給した。
下記表１４に示すような種々のサンプルをスラリー２７として用いて、金属膜３５の研磨を行ない、図６に示すように第二の低誘電率絶縁膜３１の表面を露出した。前述の実施形態２と同様にして、配線幅６５ｎｍ、間隔６５ｎｍ、長さ１０ｍの配線についてＯｐｅｎ、Ｓｈｏｒｔを調べた。さらに、第二の低誘電率絶縁膜３１のエロージョンを、ＡＦＭにより調べて以下の基準で評価した。エロージョンは、“○”および“△”であれば許容範囲である。
○：２０ｎｍ未満
△：２０ｎｍ以上３０ｎｍ未満
×：３０ｎｍ以上
なお、ＣＭＰ犠牲膜３２とバリアメタル３３を除去できない場合も“×”である。
得られた結果を、下記表１４にまとめる。
Figure 2008004621
上記表１４に示されるように、Ｎｏ．４，８，１４のスラリーを用いた場合には、Ｏｐｅｎ、Ｓｈｏｒｔがクリアできることがわかる。これらのスラリーは、過硫酸またはその塩と、所定量の塩基性アミノ酸と、水不溶性錯体形成剤と、界面活性剤と、所定の一次粒子径のコロイダルシリカとを含有するスラリーである。
かかるスラリーを用いた場合には、Ｃｕ研磨速度が高速でありながらＣｕのコロージョンもなく、かつ、ＣＭＰ犠牲膜３２としてのＴｉＮの研磨速度が５０ｎｍ／ｍｉｎ以上に上昇した。このため、研磨粒子としてのコロイダルシリカの含有量が０．５ｗｔ％と少ない場合でも、ＣＭＰ犠牲膜３２を容易に除去することがきた。しかも、ＳｉＯＣのエロージョンもほとんど生じることがない。
本発明の実施形態にかかるスラリーは、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｖ、Ｍｏ、Ｒｕ、Ｚｒ、Ｍｎ、Ｎｉ、Ｆｅ、Ａｇ、Ｍｇ、Ｍｎ、Ｓｉ、これらの元素を含む積層構造、あるいは実質的にバリアメタルが存在しないような構造に対しても有効である。本発明の実施形態にかかるスラリーは、ほとんどの金属を研磨してダマシン配線を形成する際に同様の効果を発揮することが期待される。
本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。 図１に続く工程を表わす断面図。 ＣＭＰの状態を説明する概略図。 図２に続く工程を表わす断面図。 本発明の他の実施形態にかかる半導体装置の製造方法を表わす工程断面図。 図５に続く工程を表わす断面図。
符号の説明
１０…半導体基板； １１…絶縁膜； １２…バリアメタル； １３…プラグ
１４…低誘電率絶縁膜； １５…バリアメタル； １６…Ｃｕ膜； １７…金属膜
Ａ…配線溝； ２０…ターンテーブル； ２１…研磨布； ２２…半導体基板
２３…トップリング； ２４…水供給ノズル； ２５…スラリー供給ノズル
２６…ドレッサー； ２７…スラリー； ３０…第一の低誘電率絶縁膜
３１…第二の低誘電率絶縁膜； ３２…ＣＭＰ犠牲膜； ３３…バリアメタル
３４…Ｃｕ膜； ３５…金属膜。

Claims (5)

  1. 水と、
    過硫酸またはその塩と、
    ０．０５ｗｔ％以上０．５ｗｔ％以下で配合された塩基性アミノ酸と、
    金属の水不溶性錯体を形成する水不溶性錯体形成剤と、
    界面活性剤と、
    一次粒子径が５ｎｍ以上５０ｎｍ以下のコロイダルシリカと
    を含有することを特徴とするＣｕ膜ＣＭＰ用スラリー。
  2. 有機酸、塩基性塩、および中性アミノ酸からなる群から選択される少なくとも一種をさらに含有することを特徴とする請求項１に記載のＣｕ膜ＣＭＰ用スラリー。
  3. ターンテーブル上に貼付された研磨布に、Ｃｕ膜を有する半導体基板を当接させる工程、および
    前記研磨布上に、請求項１または２に記載のＣｕ膜ＣＭＰ用スラリーを滴下して、前記Ｃｕ膜を研磨する工程
    を具備することを特徴とする研磨方法。
  4. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に凹部を形成する工程と、
    前記凹部の内部および前記絶縁膜の上にバリアメタル膜およびＣｕ膜を含む金属膜を形成する工程と、
    前記絶縁膜上に堆積された前記金属膜をＣＭＰにより除去して、前記絶縁膜を露出する工程とを具備し、
    前記金属膜のＣＭＰは、請求項１または２に記載のＣｕ膜ＣＭＰ用スラリーを用いて行なわれることを特徴とする半導体装置の製造方法。
  5. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜上に金属を堆積してＣＭＰ犠牲膜を形成する工程と、
    前記絶縁膜および前記ＣＭＰ犠牲膜に凹部を形成する工程と、
    前記凹部の内部および前記ＣＭＰ犠牲膜の上に、バリアメタル膜およびＣｕ膜を形成する工程と、
    前記絶縁膜上の前記ＣＭＰ犠牲膜、前記バリアメタル膜および前記Ｃｕ膜を含む金属膜をＣＭＰにより除去して、前記絶縁膜を露出する工程とを具備し、
    前記金属膜のＣＭＰは、請求項１または２に記載のＣｕ膜ＣＭＰ用スラリーを用いて行なわれることを特徴とする半導体装置の製造方法。
JP2006170224A 2006-06-20 2006-06-20 Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法 Abandoned JP2008004621A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006170224A JP2008004621A (ja) 2006-06-20 2006-06-20 Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法
US11/812,185 US20070293049A1 (en) 2006-06-20 2007-06-15 Slurry for CMP of Cu film, polishing method and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006170224A JP2008004621A (ja) 2006-06-20 2006-06-20 Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008004621A true JP2008004621A (ja) 2008-01-10

Family

ID=38862126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170224A Abandoned JP2008004621A (ja) 2006-06-20 2006-06-20 Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20070293049A1 (ja)
JP (1) JP2008004621A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098951A1 (ja) * 2008-02-07 2009-08-13 Jsr Corporation 化学機械研磨用水系分散体、および該分散体を調製するためのキット、該キットを用いた化学機械研磨用水系分散体の調製方法、ならびに半導体装置の化学機械研磨方法
WO2009104517A1 (ja) * 2008-02-18 2009-08-27 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
WO2009104465A1 (ja) * 2008-02-18 2009-08-27 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
JP2009202262A (ja) * 2008-02-27 2009-09-10 Jsr Corp 電気光学表示装置用基板に設けられた銅または銅合金からなる配線層を研磨するための化学機械研磨用水系分散体、化学機械研磨用水系分散体の製造方法および化学機械研磨方法
JP2009212378A (ja) * 2008-03-05 2009-09-17 Hitachi Chem Co Ltd Ｃｍｐ研磨液、基板の研磨方法及び電子部品
JP2009224771A (ja) * 2008-02-18 2009-10-01 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2009224767A (ja) * 2008-02-18 2009-10-01 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2009239009A (ja) * 2008-03-27 2009-10-15 Fujifilm Corp 研磨液、及び研磨方法
JP2009278018A (ja) * 2008-05-16 2009-11-26 Kanto Chem Co Inc 半導体基板洗浄液組成物
JP2010004023A (ja) * 2008-05-22 2010-01-07 Jsr Corp 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体調製用キット
JP2010016344A (ja) * 2008-02-18 2010-01-21 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010016346A (ja) * 2008-02-18 2010-01-21 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028078A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028080A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028079A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028081A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028082A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028077A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010034498A (ja) * 2008-02-18 2010-02-12 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010034497A (ja) * 2008-02-18 2010-02-12 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010041027A (ja) * 2008-02-18 2010-02-18 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010041029A (ja) * 2008-02-18 2010-02-18 Jsr Corp 化学機械研磨用水系分散体、化学機械研磨方法および化学機械研磨用水系分散体の製造方法
JP2011181765A (ja) * 2010-03-02 2011-09-15 Fujimi Inc 研磨用組成物及びそれを用いた研磨方法
US9991127B2 (en) 2016-01-15 2018-06-05 Samsung Electronics Co., Ltd. Method of fabricating integrated circuit device by using slurry composition
JP2018534379A (ja) * 2015-09-09 2018-11-22 キャボット マイクロエレクトロニクス コーポレイション 改善された安定性及び改善された研磨特性を有する、選択的窒化物スラリー
US11254840B2 (en) 2019-03-13 2022-02-22 Samsung Electronics Co., Ltd. Polishing slurry and method of manufacturing semiconductor device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
CN102449747B (zh) 2009-08-19 2015-09-16 日立化成株式会社 Cmp研磨液和研磨方法
US8653663B2 (en) * 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8377722B2 (en) * 2010-02-10 2013-02-19 International Business Machines Corporation Methods of forming structures with a focused ion beam for use in atomic force probing and structures for use in atomic force probing
JP2012160683A (ja) * 2011-02-03 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法
EP2502969A1 (en) 2011-03-22 2012-09-26 Basf Se A chemical mechanical polishing (cmp) composition comprising two types of corrosion inhibitors
US8703004B2 (en) * 2011-11-14 2014-04-22 Kabushiki Kaisha Toshiba Method for chemical planarization and chemical planarization apparatus
US8778211B2 (en) * 2012-07-17 2014-07-15 Cabot Microelectronics Corporation GST CMP slurries
US9252049B2 (en) 2013-03-06 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure that avoids via recess
CN104821279B (zh) * 2014-01-30 2018-05-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9752057B2 (en) 2014-02-05 2017-09-05 Cabot Microelectronics Corporation CMP method for suppression of titanium nitride and titanium/titanium nitride removal
KR102307254B1 (ko) * 2014-02-05 2021-09-30 씨엠씨 머티리얼즈, 인코포레이티드 질화티타늄 및 티타늄/질화티타늄 제거를 억제하기 위한 cmp 방법
CN106062931A (zh) * 2015-02-06 2016-10-26 嘉柏微电子材料股份公司 用于抑制氮化钛及钛/氮化钛移除的化学机械抛光方法
JP7330966B2 (ja) * 2017-11-22 2023-08-22 ビーエーエスエフ ソシエタス・ヨーロピア 化学機械研磨組成物
US10847410B2 (en) 2018-09-13 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ruthenium-containing semiconductor structure and method of manufacturing the same
US10787592B1 (en) 2019-05-16 2020-09-29 Rohm And Haas Electronic Materials Cmp Holdings, I Chemical mechanical polishing compositions and methods having enhanced defect inhibition and selectively polishing silicon nitride over silicon dioxide in an acid environment
US10954411B2 (en) 2019-05-16 2021-03-23 Rohm And Haas Electronic Materials Cmp Holdings Chemical mechanical polishing composition and method of polishing silicon nitride over silicon dioxide and simultaneously inhibiting damage to silicon dioxide
KR20210018607A (ko) * 2019-08-06 2021-02-18 삼성디스플레이 주식회사 연마 슬러리, 이를 이용한 표시 장치의 제조방법 및 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274485B1 (en) * 1999-10-25 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to reduce dishing in metal chemical-mechanical polishing
JP3825246B2 (ja) * 2000-11-24 2006-09-27 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
JP3692067B2 (ja) * 2001-11-30 2005-09-07 株式会社東芝 銅のｃｍｐ用研磨スラリーおよびそれを用いた半導体装置の製造方法
JP2003257910A (ja) * 2001-12-28 2003-09-12 Fujikoshi Mach Corp 基板における銅層の研磨方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098951A1 (ja) * 2008-02-07 2009-08-13 Jsr Corporation 化学機械研磨用水系分散体、および該分散体を調製するためのキット、該キットを用いた化学機械研磨用水系分散体の調製方法、ならびに半導体装置の化学機械研磨方法
JP5408437B2 (ja) * 2008-02-07 2014-02-05 Ｊｓｒ株式会社 化学機械研磨用水系分散体、および該分散体を調製するためのキット、該キットを用いた化学機械研磨用水系分散体の調製方法、ならびに半導体装置の化学機械研磨方法
JP2010041029A (ja) * 2008-02-18 2010-02-18 Jsr Corp 化学機械研磨用水系分散体、化学機械研磨方法および化学機械研磨用水系分散体の製造方法
JP2010028081A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028079A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2009224771A (ja) * 2008-02-18 2009-10-01 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2009224767A (ja) * 2008-02-18 2009-10-01 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
WO2009104465A1 (ja) * 2008-02-18 2009-08-27 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
JP2010041027A (ja) * 2008-02-18 2010-02-18 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010034497A (ja) * 2008-02-18 2010-02-12 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010016344A (ja) * 2008-02-18 2010-01-21 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010016346A (ja) * 2008-02-18 2010-01-21 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028078A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028080A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010034498A (ja) * 2008-02-18 2010-02-12 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2010028082A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
WO2009104517A1 (ja) * 2008-02-18 2009-08-27 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
JP2010028077A (ja) * 2008-02-18 2010-02-04 Jsr Corp 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
JP2009202262A (ja) * 2008-02-27 2009-09-10 Jsr Corp 電気光学表示装置用基板に設けられた銅または銅合金からなる配線層を研磨するための化学機械研磨用水系分散体、化学機械研磨用水系分散体の製造方法および化学機械研磨方法
JP2009212378A (ja) * 2008-03-05 2009-09-17 Hitachi Chem Co Ltd Ｃｍｐ研磨液、基板の研磨方法及び電子部品
JP2009239009A (ja) * 2008-03-27 2009-10-15 Fujifilm Corp 研磨液、及び研磨方法
JP2009278018A (ja) * 2008-05-16 2009-11-26 Kanto Chem Co Inc 半導体基板洗浄液組成物
JP2010004023A (ja) * 2008-05-22 2010-01-07 Jsr Corp 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体調製用キット
JP2011181765A (ja) * 2010-03-02 2011-09-15 Fujimi Inc 研磨用組成物及びそれを用いた研磨方法
JP2018534379A (ja) * 2015-09-09 2018-11-22 キャボット マイクロエレクトロニクス コーポレイション 改善された安定性及び改善された研磨特性を有する、選択的窒化物スラリー
JP7021073B2 (ja) 2015-09-09 2022-02-16 シーエムシー マテリアルズ，インコーポレイティド 改善された安定性及び改善された研磨特性を有する、選択的窒化物スラリー
US9991127B2 (en) 2016-01-15 2018-06-05 Samsung Electronics Co., Ltd. Method of fabricating integrated circuit device by using slurry composition
US11254840B2 (en) 2019-03-13 2022-02-22 Samsung Electronics Co., Ltd. Polishing slurry and method of manufacturing semiconductor device
US11795347B2 (en) 2019-03-13 2023-10-24 Samsung Electronics Co., Ltd. Polishing slurry and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20070293049A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
JP2008004621A (ja) Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法
JP4776269B2 (ja) 金属膜ｃｍｐ用スラリー、および半導体装置の製造方法
KR101020613B1 (ko) 탄탈 배리어 제거 용액
US20070232068A1 (en) Slurry for touch-up CMP and method of manufacturing semiconductor device
JP5472049B2 (ja) 化学機械研磨用研磨剤
KR101107638B1 (ko) 화학적 기계적 연마용 선택적 슬러리
JP5329786B2 (ja) 研磨液および半導体装置の製造方法
US7833431B2 (en) Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device
JP5620673B2 (ja) ケミカルメカニカル研磨組成物およびそれに関する方法
JP2009158810A (ja) 化学的機械的研磨用スラリーおよび半導体装置の製造方法
JP4130614B2 (ja) 半導体装置の製造方法
TWI454561B (zh) A polishing composition for planarizing the metal layer
JP2005117046A (ja) 研磨組成物及びその使用
KR20070001994A (ko) 연마제 및 연마 방법
TWI729219B (zh) 一種用於阻擋層平坦化的化學機械拋光液
JP3895949B2 (ja) Ｃｍｐ用スラリー、およびこれを用いた半導体装置の製造方法
JP4206233B2 (ja) 研磨剤および研磨方法
JP2005167219A (ja) バリヤ除去のための組成物及び方法
WO2007026862A1 (ja) 研磨用組成物
JP4637398B2 (ja) 研磨用組成物およびそれを用いた研磨方法
KR101102330B1 (ko) 화학적 기계적 연마용 슬러리 조성물
JP2004123931A (ja) 研磨液及び研磨方法
JP2006191131A (ja) 化学機械研磨用研磨剤及び基板の研磨法
JP2003197572A (ja) 研磨用組成物
TW589678B (en) Chemical mechanical polishing process for non-dishing at narrow lines in Cu process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20101108