JP2007507859A - Method for separating semiconductor layers - Google Patents
Method for separating semiconductor layers Download PDFInfo
- Publication number
- JP2007507859A JP2007507859A JP2006522444A JP2006522444A JP2007507859A JP 2007507859 A JP2007507859 A JP 2007507859A JP 2006522444 A JP2006522444 A JP 2006522444A JP 2006522444 A JP2006522444 A JP 2006522444A JP 2007507859 A JP2007507859 A JP 2007507859A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- zone
- embrittlement zone
- embrittlement
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims description 30
- 238000000926 separation method Methods 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 15
- 230000000977 initiatory effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 77
- 230000000295 complement effect Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004439 roughness measurement Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本発明は、半導体材料から選ばれた材料のウエハから層を分離する方法に関し、分離される層をウエハの厚さ内に画定する脆化ゾーンをウエハの厚さ内に生成する工程と、脆化ゾーンのレベルで、ウエハを熱処理に曝して層の分離を行なう工程とを備えた方法であって、脆化ゾーンの生成中に、このゾーンの局所化された開始領域が脆化ゾーンの非常に脆弱な領域に対応するように、脆化ゾーンがより大きな脆弱性を局所的に有するレベルで開始領域が形成されることを特徴とする。 The present invention relates to a method for separating a layer from a wafer of a material selected from semiconductor materials, the step of creating an embrittlement zone in the wafer thickness defining a layer to be separated in the wafer thickness; At the level of the embrittlement zone, subjecting the wafer to heat treatment to separate the layers, wherein during the embrittlement zone generation, the localized start region of the zone is The start region is formed at a level where the embrittlement zone locally has a greater vulnerability so as to correspond to a region that is more vulnerable to weakness.
Description
本発明は、半導体材料から選ばれた材料のウエハから層を分離する方法であって、ウエハの厚さ内に分離される層をウエハの厚さ内に画定する脆化ゾーンを生成する工程と、ウエハを脆化ゾーンのレベルで層の分離を行なうため熱処理に曝す工程とを備える方法に関する。 The present invention is a method for separating a layer from a wafer of a material selected from semiconductor materials, the method comprising generating an embrittlement zone defining within the thickness of the wafer a layer to be separated within the thickness of the wafer; And subjecting the wafer to a heat treatment to separate the layers at the level of the embrittlement zone.
このタイプの方法は既に知られている。これら方法は、薄層がミクロン以下のオーダーの可能な厚さで得られることを可能にする。 This type of method is already known. These methods allow thin layers to be obtained with possible thicknesses on the order of submicron.
この層はシリコンなどの半導体材料でもよい。 This layer may be a semiconductor material such as silicon.
ＳＭＡＲＴＣＵＴ（登録商標）法は、このような工程を使用する方法の一例である。 The SMARTCUT® method is an example of a method that uses such a process.
このように生成された層の表面は、全体的に極めて厳格な表面状態仕様に適合すべきことが更に記される。 It is further noted that the surface of the layer thus produced should generally conform to very strict surface condition specifications.
それ故、ｒｍｓ（二乗平均平方根）値で５オングストロームを超えるべきでない粗さ仕様を見出すことが一般的である。 It is therefore common to find a roughness specification that should not exceed 5 angstroms in rms (root mean square) value.
粗さ測定は一般に、原子力顕微鏡（ＡＦＭ）を使用して行なわれる。 Roughness measurement is generally performed using an atomic force microscope (AFM).
このタイプの装置の場合、粗さは１×１μｍ２から１０×１０μｍ２まで、より希には５０×５０μｍ２又は更に１００×１００μｍ２までも、ＡＦＭ顕微鏡の先端によって走査される表面で測定される。 For this type of device, the roughness is measured from the surface scanned by the tip of the AFM microscope from 1 × 1 μm 2 to 10 × 10 μm 2 , more rarely 50 × 50 μm 2 or even 100 × 100 μm 2. The
他の方法、特に「ヘイズ（ｈａｚｅ）」の測定を使用して表面粗さを測定することが可能であることも同様に記される。この方法は、表面全体に亘る粗さの一様性の迅速な特徴づけを可能にするといった特定の利点を有する。 It is likewise noted that the surface roughness can be measured using other methods, in particular using a “haze” measurement. This method has certain advantages such as allowing rapid characterization of roughness uniformity across the surface.
ｐｐｍで測定されるこのヘイズは、特徴づけされる表面の光学反射特性を使用した方法から生じ、表面のミクロの粗さに起因する、表面によって発せられる光学的「背景雑音」に対応している。 This haze, measured in ppm, results from a method that uses the optical reflection properties of the surface being characterized and corresponds to the optical "background noise" emitted by the surface due to the micro-roughness of the surface. .
記載したように、分離された層の表面状態仕様は半導体分野において極めて厳格である。 As stated, the surface state specifications of the separated layers are very strict in the semiconductor field.
加えて、分離された層の表面に亘り粗さが可能な限り一様であることがこれらの仕様により同様に望ましい。 In addition, it is equally desirable by these specifications that the roughness be as uniform as possible across the surface of the separated layers.
また、このアスペクトに関して、本発明は、分離された層の表面に亘り粗さが可能な限り一様である粗さの分布を提供することを目的とする。 Also with respect to this aspect, the present invention aims to provide a roughness distribution in which the roughness is as uniform as possible across the surfaces of the separated layers.
この特定のアスペクトは、ウエハの分離された層に亘り一様な粗さについて対処していないＷＯ ０２／０５３４４及びＥＰ ９３８１２９に開示されている方法などの既存の方法によっては対処されないことに留意されたい。 It is noted that this particular aspect is not addressed by existing methods such as those disclosed in WO 02/05344 and EP 937129 that do not address uniform roughness across the separated layers of the wafer. I want.
更に、同様に厳格な仕様が分離後のウエハの残余部分（この残余部分は「負」と称される）に関連することがある。 Furthermore, similarly strict specifications may relate to the remaining portion of the wafer after separation (this residual portion is referred to as “negative”).
これら仕様を達成するために、分離後に相補的表面処理工程を提供することが確かに可能である。 In order to achieve these specifications, it is certainly possible to provide a complementary surface treatment step after separation.
これら相補的処理は、例えば研磨、犠牲酸化、及び／又は相補的アニーリング・工程を使用できる。 These complementary processes may use, for example, polishing, sacrificial oxidation, and / or complementary annealing processes.
しかし、層作製方法を簡単にし且つ加速するためには、このような相補的処理の行使を減らすことが望ましいはずである。 However, it would be desirable to reduce the exercise of such complementary processing in order to simplify and accelerate the layer fabrication process.
本発明の目的はこの必要性に応えることである。 The object of the present invention is to meet this need.
この目的を達成するために、本発明は、半導体材料から選ばれた材料のウエハから層を分離する方法において、前記分離される層を前記ウエハの厚さ内に画定する脆化ゾーンを前記ウエハの厚さ内に生成する工程と、前記脆化ゾーンのレベルで、前記ウエハを熱処理に曝して前記層の分離を行なう工程とを備えた方法であって、前記脆化ゾーンの生成中に、このゾーンの局所化された開始領域が前記脆化ゾーンの非常に脆弱な領域に対応するように、前記脆化ゾーンがより大きな脆弱性を局所的に有するレベルで前記開始領域が形成され、前記脆化ゾーン全体に亘ってほぼ一様に熱量が前記ウエハに印加されるように前記熱処理が行なわれることを特徴とする方法を提案する。 To achieve this object, the present invention provides a method for separating a layer from a wafer of a material selected from semiconductor materials, wherein the wafer includes an embrittlement zone defining the separated layer within the thickness of the wafer. And a step of subjecting the wafer to a heat treatment at a level of the embrittlement zone to separate the layers at the level of the embrittlement zone, wherein during the formation of the embrittlement zone, The start region is formed at a level where the embrittlement zone has a greater vulnerability locally, such that the localized start region of the zone corresponds to a very weak region of the embrittlement zone, A method is proposed in which the heat treatment is performed so that heat is applied to the wafer substantially uniformly over the entire embrittlement zone.
好ましいが、限定されない本方法の態様は以下の通りである。 Preferred but non-limiting embodiments of the method are as follows.
前記脆化ゾーンが原子種の注入によって生成され、前記注入中に前記開始ゾーンが原子種のオーバードーズの局所的な注入によって生成される。 The embrittlement zone is created by implantation of atomic species, and during the implantation the start zone is created by local implantation of atomic species overdose.
前記分離処理は熱アニーリングである。 The separation process is thermal annealing.
前記分離を行なうのに必要なエネルギーに相当する熱量を前記ウエハに印加するために前記アニーリングが行なわれる。 The annealing is performed in order to apply an amount of heat corresponding to the energy required for the separation to the wafer.
前記ウエハに面して配置される様々な加熱素子が選択的に制御される。 Various heating elements disposed facing the wafer are selectively controlled.
前記アニーリング中に前記開始ゾーンのレベルで分離が開始される。 Separation begins at the level of the start zone during the annealing.
前記脆化ゾーンの全域に亘り、前記開始ゾーンから前記分離が進行する。 The separation proceeds from the start zone over the entire embrittlement zone.
本発明の他の態様、目的、及び利点は、添付図面を参照してなされる、本発明の好ましい実施形態の以下の記載を読むことによってより明らかになるであろう。 Other aspects, objects and advantages of the present invention will become more apparent upon reading the following description of preferred embodiments of the invention made with reference to the accompanying drawings.
脆化ゾーンの生成
本発明による方法の第１工程は、半導体材料ウエハの厚さ内で、分離される層を画定する脆化ゾーンを生成することからなる。
Generation of the embrittlement zone The first step of the method according to the invention consists in creating an embrittlement zone defining the layers to be separated within the thickness of the semiconductor material wafer.
ウエハは、例えば、シリコンであってもよい。 The wafer may be, for example, silicon.
ＳＭＡＲＴＣＵＴ（登録商標）タイプの代替方法に対応する本発明の好ましい実施形態において、脆化ゾーンのこの生成は、原子種の注入により行なうことができる。 In a preferred embodiment of the present invention corresponding to a SMARTCUT® type alternative, this generation of the embrittlement zone can be performed by implantation of atomic species.
現在の技術によれば、このような注入は、通常は、脆化ゾーンにおいて注入された原子種の一様な濃度を定めるために行なわれる。 According to current technology, such implantation is typically performed to define a uniform concentration of implanted atomic species in the embrittlement zone.
このため、それにより、注入ドーズ量は脆化ゾーンの全ての領域に対して同じであることが普通である。 For this reason, it is common for the implantation dose to be the same for all regions of the embrittlement zone.
本発明の場合、この注入は反対に、ウエハの所定の領域において局所的に注入オーバードーズとすることによって行なわれる。 In the case of the present invention, this implantation is conversely performed by locally implanting overdose in a predetermined region of the wafer.
従って、ウエハのこの領域はウエハの残余部分よりも多くの原子種のドーズを受ける。 Thus, this region of the wafer receives more atomic species doses than the remainder of the wafer.
この局所注入オーバードーズは、先ず空間的に一様なようにウエハに注入し、次に所望の領域中へ後で局所的に注入オーバードーズすることにより得られることができることが記される。 It is noted that this local implant overdosage can be obtained by first implanting the wafer in a spatially uniform manner and then later implanting locally into the desired region later.
代替として、ウエハの表面を掃引するように、このウエハ表面上で注入装置の種ビームを移動させることを同様に想定することができる。 Alternatively, it can be envisaged as well to move the seed beam of the implanter over the wafer surface so as to sweep the surface of the wafer.
この後者の場合では、オーバードーズで注入することが望まれ、このオーバードーズとするのに十分な時間の間、注入装置がその上で固定される所望の特定領域を除き、ウエハ表面上に空間的に一様な注入を行なうようにウエハ表面に亘るビーム移動の運動量が定められる。 In this latter case, it is desired to implant at an overdose, and for a time sufficient to achieve this overdose, a space above the wafer surface except for the desired specific area on which the implanter is secured. The momentum of beam movement across the wafer surface is determined so as to achieve a uniform implantation.
この構成においては、ウエハは固定され、移動されるのは注入装置ビームである。 In this configuration, the wafer is fixed and it is the implanter beam that is moved.
制御された方法で、固定されたビームに面してウエハを移動することも同様に可能である。 It is likewise possible to move the wafer facing the fixed beam in a controlled manner.
全ての場合において、このように生成された脆化ゾーンは、従って、局所的に高い濃度で種が注入された領域を備える。 In all cases, the embrittlement zone thus created thus comprises a region that is seeded with a locally high concentration.
これは、この領域（分かるように、開始領域に対応している）が脆化ゾーンの非常に脆弱な領域にあるように、分離される層と残余部分に対応するウエハの部分との間のより高い脆弱性によって、脆化ゾーンのこの領域のレベルで局所的に現れる。 This is between the separated layer and the portion of the wafer corresponding to the remainder so that this region (as can be seen corresponds to the starting region) is in the very weak region of the embrittlement zone. Higher vulnerabilities appear locally at the level of this region of the embrittlement zone.
この非常に脆弱な領域は、好ましくは、ウエハの周縁部に配置される。 This very fragile region is preferably located at the periphery of the wafer.
また、注入特性の細かい制御が可能であるため、注入された種のより高い濃度を有するこのような領域の生成は行なうのが簡単である。 Also, because fine control of the implantation characteristics is possible, it is easy to produce such a region with a higher concentration of implanted species.
従って、脆化ゾーンを形成する工程は、脆化ゾーンが局所的により高い脆弱性を有する局所化された領域をこのゾーン内に生成するように行なわれ、その結果、この領域が脆化ゾーンの非常に脆弱な領域に対応する。 Thus, the step of forming the embrittlement zone is performed such that the embrittlement zone produces a localized region within this zone that has a locally higher vulnerability, so that this region is a region of the embrittlement zone. Address very vulnerable areas.
脆化ゾーンのこの領域は、従来「開始領域」と称され、この用語の意味は以下で明らかとなろう。 This region of the embrittlement zone is conventionally referred to as the “starting region” and the meaning of this term will become apparent below.
また、脆化ゾーンのこの領域は局所化され、これは、例えば脆化ゾーンの周縁部において数度程度の角度セクタをカバーする領域であってもよい。 This region of the embrittlement zone is also localized, which may be a region that covers an angular sector of the order of several degrees, for example at the periphery of the embrittlement zone.
代替形態によれば、ウエハの周縁全周にこの特定領域を形成することも同様に可能である。 According to an alternative form, it is likewise possible to form this specific area around the entire periphery of the wafer.
この場合、開始領域によってカバーされる角度セクタは３６０°程度であってもよい。また、王冠形を有するこの領域の幅は従って小さく、ほぼ１センチメートル未満である。 In this case, the angular sector covered by the start area may be around 360 °. Also, the width of this region having a crown shape is therefore small, approximately less than 1 centimeter.
分離のための処理
このようにして、脆化ゾーンが一旦その開始領域を有するウエハに形成されると、ウエハは、ウエハの残余部分からの、脆化ゾーンのレベルの層の分離のための処理に曝される。
Process for Separation Thus, once the embrittlement zone is formed on a wafer having its starting region, the wafer is processed for separation of the layers of the embrittlement zone level from the remainder of the wafer. Exposed to.
好ましい実施形態
脆化ゾーンが局所オーバードーズを有する注入によって形成された、本発明の好ましい実施形態の場合において、この処理はアニーリングを使用する。
Preferred Embodiment In the case of the preferred embodiment of the present invention, where the embrittlement zone is formed by implantation having a local overdose, this treatment uses annealing.
このアニーリングは、脆化ゾーンのレベルで注入によって生成される微泡の合体を引き起すことを可能にする。 This annealing makes it possible to cause coalescence of microbubbles produced by injection at the level of the embrittlement zone.
このアニーリングは、好ましくは、ウエハに熱をできるだけ一様に印加することを可能にする条件の下で行なわれる。 This annealing is preferably performed under conditions that allow the heat to be applied to the wafer as uniformly as possible.
本発明の場合、アニーリング中に分離が開始領域のレベルで局所的に開始され、次に、完全な分離を行なうために脆化ゾーンの全体に亘って進行するように、作用が求められる。 In the case of the present invention, the action is sought so that the separation starts locally at the level of the starting region during annealing and then proceeds over the entire embrittlement zone for complete separation.
本出願人は、全て同じ熱エネルギーを与える加熱素子の中心にウエハが配置される「従来型」分離アニーリングにウエハを曝したときに、分離が「熱点」又は「熱領域」のレベルで開始されたことを実際に観察した。 Applicants have begun separation at a “hot spot” or “thermal zone” level when the wafer is exposed to a “conventional” separation annealing where the wafer is placed in the center of a heating element that all provides the same thermal energy I actually observed that.
これらの熱領域は、炉内の温度の一様性によって局所的により大きい熱量を受ける脆化ゾーン内の位置に対応している。これらは通常、（垂直方向で）ウエハの上側領域に位置している。 These thermal regions correspond to locations in the embrittlement zone that are locally subject to a greater amount of heat due to temperature uniformity within the furnace. These are usually located in the upper region of the wafer (in the vertical direction).
従来のＳＭＡＲＴＣＵＴ（登録商標）法の場合では、分離を開始するためにこれらの熱領域を使用する（例えば、ウエハの様々な領域に印加される熱量の非一様な分布を利用する）ことが望ましい。 In the case of conventional SMARTCUT® methods, these thermal regions may be used to initiate separation (eg, utilizing a non-uniform distribution of the amount of heat applied to various regions of the wafer). desirable.
しかし、本発明の場合には、分離のこの開始は、特に、分離に関連する粗いゾーンの範囲の制限を可能にする開始領域によって既に行なわれ、次にこのような熱領域の抑制が求められることができる（これは、とりわけ、分離された層に亘り一様な粗さ分布を得ることを可能にする）。 However, in the case of the present invention, this start of the separation is already carried out by a start region that allows in particular the limitation of the extent of the coarse zone associated with the separation, and then the suppression of such a heat region is sought. (This makes it possible in particular to obtain a uniform roughness distribution over the separated layers).
この目的のために、いくつかの解決策が可能である。 Several solutions are possible for this purpose.
図１は、本発明で使用されることができるアニーリング装置の第１の実施形態を示している。 FIG. 1 shows a first embodiment of an annealing device that can be used in the present invention.
ウエハに施されるアニーリングは、各ウエハに対し、ウエハの脆化ゾーンによるウエハの厚さ内に画定された材料の層の分離を助けるという目的を有する。 Annealing applied to the wafer has the purpose of helping each wafer to separate layers of material defined within the wafer thickness by the wafer embrittlement zone.
図１の装置１０は、１枚又は複数枚のウエハＴをアニーリングするために受け取るための加熱容器１００を備える。
The
装置１０の長手方向軸は垂直であり、従ってこの装置は垂直炉タイプである。
The longitudinal axis of the
ウエハＴがこの容器内で垂直に配置されており、既知技術でのように水平でないことに留意されたい。 Note that wafer T is positioned vertically in this container and is not horizontal as in the prior art.
ウエハはケージ１１０内に受け取られ、ケージ１１０自体は支持体１１１によって支持される。
The wafer is received in the
支持体１１１は、この装置のスロート１２０を塞ぐカバー１１２上にある。
The
更に、装置１０内にウエハを導くため、そして、アニーリング後にウエハを取り出すためにウエハ保持手段１３０が備えられている。
Furthermore, a wafer holding means 130 is provided for guiding the wafer into the
容器１００にはスロート１２０と反対に配置された開口１０１が備えられている。この開口を通して熱伝導ガスが容器内に導入されることができる。
The
複数の加熱素子１４０が容器１００を包囲している。
A plurality of
これら加熱素子は略垂直な方向で順々に配置されている。 These heating elements are sequentially arranged in a substantially vertical direction.
これら加熱素子は例えばこれらに電気が供給されたときに熱を放出することができる電極であってもよい。 These heating elements may be, for example, electrodes capable of releasing heat when electricity is supplied to them.
図２は、容器１００、ウエハＴ、及び加熱素子１４０（これらの番号は、明確にするためにこの図面では少なくされている）のより見やすい図を提供する。
FIG. 2 provides a more viewable view of the
図面では示されていない手段は、各加熱素子の加熱力を選択的に制御するために、これらの素子の各々の供給の選択的な制御を可能にする。 Means not shown in the drawing allow for selective control of the supply of each of these elements to selectively control the heating power of each heating element.
このようにして、加熱中にウエハへ印加される熱量の垂直分布が制御される。 In this way, the vertical distribution of the amount of heat applied to the wafer during heating is controlled.
図１及び図２に示すように、内部で垂直にウエハを配置するアイデアによる従来の垂直炉の使用が垂直温度勾配を生じたことを本出願人は実際に観察した。 As shown in FIGS. 1 and 2, Applicants have actually observed that the use of a conventional vertical furnace with the idea of vertically placing the wafers therein has produced a vertical temperature gradient.
加熱素子１４０への供給を選択的に制御することにより、空間的に一様な熱量が、各ウエハの脆化ゾーンの全範囲に亘りウエハＴに印加されることができる。
By selectively controlling the supply to the
これは、例えば、分離後に、層の表面に生成されるヘイズの測定により視覚化されることができる。 This can be visualized, for example, by measuring the haze generated on the surface of the layer after separation.
容器内では熱が上昇し、従ってこの容器の上部で温度がより高くなるという自然の傾向を補償するために、典型的には、下部の加熱素子は上部の素子よりも多く供給される。 In order to compensate for the natural tendency of heat to rise within the vessel and thus higher temperatures at the top of the vessel, typically the lower heating element is supplied more than the upper element.
従って、各ウエハの脆化ゾーン全体に亘ってウエハに印加される全体の熱量が一様であることが保証される。 Thus, it is ensured that the total amount of heat applied to the wafer is uniform across the entire embrittlement zone of each wafer.
図１及び図２の設備は本発明で使用されることができるアニーリング装置の好ましい実施形態に対応している。 The equipment of FIGS. 1 and 2 corresponds to a preferred embodiment of an annealing device that can be used in the present invention.
しかし、異なる設備を使用して全体的な熱量のこのような一様な印加を達成することも可能である。 However, it is also possible to achieve such a uniform application of the overall heat quantity using different equipment.
そこで図３は、ウエハＴ又は複数のウエハに本発明によるアニーリングを行なうことができる装置２０を示す。
Thus, FIG. 3 shows an
ウエハは加熱容器２００内でほぼ水平に延在する。
The wafer extends substantially horizontally within the
この容器には熱伝導ガスの導入のための開口２０１が設けられている。
This container is provided with an
装置２０は、参照符号２４０によって集合的に示されている複数の加熱素子を有する。
The
これらの加熱素子は、ウエハの上のみに配置されてもよいが、ウエハの下に配置された同様な加熱素子によってこれらを二重にすることも同じく可能である。 These heating elements may be arranged only on the wafer, but it is equally possible to duplicate them by similar heating elements arranged under the wafer.
加熱素子２４０は、同じ水平面に延在する一連の個別の加熱素子（例えば、電極又は加熱板）であってもよい。
The
その場合、各加熱素子は、様々な素子が様々な直径を有する、他の素子に対して同心状に配置された円形リングであってもよい。 In that case, each heating element may be a circular ring arranged concentrically with respect to other elements, with different elements having different diameters.
その場合、ウエハがアニーリング位置にあるときには、加熱素子はウエハに対して同心状に同様に配置される。 In that case, when the wafer is in the annealing position, the heating elements are similarly arranged concentrically with respect to the wafer.
その場合も、各加熱素子の選択的及び個別制御のための手段（図示せず）が設けられる。 Again, means (not shown) for selective and individual control of each heating element are provided.
従って、ウエハに印加される全体の熱量は、ウエハの脆化ゾーンに沿って一様であることが保証される。 Thus, it is ensured that the total amount of heat applied to the wafer is uniform along the embrittlement zone of the wafer.
加熱素子２４０は、同様に、温度分布を制御可能な「加熱板」タイプの単一電極であってもよい。
Similarly, the
素子２４０を個々の供給が個別に制御される制御された赤外線ランプと置き換えることも同様に可能である。
It is equally possible to replace the
また、電極タイプ（例えば、同心円形状リングとして）の素子２４０は、赤外線ランプと組み合わされることができ、これは、一様な全体の熱量を構成するように脆化ゾーンに印加される熱量を局所的に調節することができる相補的加熱をもたらす。
Also, an electrode type (eg, as a concentric ring)
いずれの場合も、本発明の全ての実施形態において、加熱装置はウエハの脆化ゾーンに一様な熱量を印加するように、これらのウエハの一様な加熱を行なうことができる。 In any case, in all embodiments of the present invention, the heating device can provide uniform heating of these wafers so as to apply a uniform amount of heat to the wafer embrittlement zone.
この特定のアスペクトは、ＷＯ ０２／０５３４４及びＥＰ ９３８１２９の方法などの、以前に開示された方法によって無視されていることが想起される。 It is recalled that this particular aspect has been ignored by previously disclosed methods such as those of WO 02/05344 and EP 937129.
そこで、動作時に、本発明によるアニーリング装置はウエハの脆化ゾーンへ一様な熱量を印加する。 Thus, during operation, the annealing apparatus according to the present invention applies a uniform amount of heat to the embrittlement zone of the wafer.
このアニーリング中に各ウエハにより受け取られる熱量はウエハから層を分離するのに必要なエネルギー量に対応する。 The amount of heat received by each wafer during this annealing corresponds to the amount of energy required to separate the layers from the wafer.
このアニーリングを行なうために使用される設備のタイプがどんなものであろうと、各ウエハに対し開始領域のレベルでウエハから層が局所的に分離できる。 Whatever the type of equipment used to perform this annealing, the layers can be locally separated from the wafer at the level of the starting area for each wafer.
その場合、この初期分離は、ウエハに印加される十分な熱量により、全脆化ゾーンに亘って自然に進行する。 In that case, this initial separation proceeds spontaneously over the entire embrittlement zone with a sufficient amount of heat applied to the wafer.
本出願人は、このように進行することにより、分離された層の表面粗さが特に低いことを観察した。 Applicants have observed that by proceeding in this way, the surface roughness of the separated layers is particularly low.
更にこの粗さは一様であり、これは、本発明によって得られる特定の利点である。 Furthermore, this roughness is uniform, which is a particular advantage obtained by the present invention.
反対に、従来の分離アニーリングを使用する場合、脆化ゾーンが開始領域を備えていないウエハでは、上記の熱領域のレベルでアニーリング中に分離が開始される。 Conversely, when using conventional separation annealing, wafers where the embrittlement zone does not have a starting region begin to be separated during annealing at the level of the thermal region described above.
この場合、通常は、分離された層の局所的な粗さは、熱領域のレベルで全体的な層の表面粗さよりも大きいことが観察される。 In this case, it is usually observed that the local roughness of the separated layer is greater than the overall surface roughness of the layer at the level of the thermal region.
本発明の好ましい実施形態の場合、粗さのこの非一様性が避けられる。 In the preferred embodiment of the invention, this non-uniformity of roughness is avoided.
従って本発明は、本発明の好ましい実施形態において、ＳＭＡＲＴＣＵＴ（登録商標）法の従来バージョンの代替形態を提案するものである。 The present invention thus proposes an alternative to the conventional version of the SMARTCUT® method in a preferred embodiment of the present invention.
従来のＳＭＡＲＴＣＵＴ（登録商標）法の場合には、注入がウエハの表面に亘りほぼ一様に行なわれ、分離アニーリング中、通常、ウエハに印加される熱量の非一様によって分離が開始される。 In the case of the conventional SMARTCUT (registered trademark) method, the implantation is performed substantially uniformly over the surface of the wafer, and during the separation annealing, the separation is usually started by a non-uniform amount of heat applied to the wafer.
本発明の好ましい実施形態に対応するＳＭＡＲＴＣＵＴ（登録商標）の代替形態の場合には、反対に、非一様な注入が局所化されたオーバードーズで行なわれ、分離アニーリング中、ウエハへのできるだけ一様な熱量の印加が求められる。 In the case of the SMARTCUT® alternative corresponding to the preferred embodiment of the present invention, on the contrary, the non-uniform implantation is performed with localized overdose and as much as possible on the wafer during isolation annealing. Application of such a heat amount is required.
その他の実施形態
上記のように、ＳＭＡＲＴＣＵＴ（登録商標）法の代替形態に対応する好ましい実施形態と異なる実施形態により、本発明を採用することが可能である。
Other Embodiments As described above, the present invention can be employed by an embodiment different from the preferred embodiment corresponding to an alternative to the SMARTCUT® method.
これら実施形態によれば、開始領域はこのウエハの脆化ゾーンのレベルで同様に生成され、開始領域のレベルで、分離される層とウエハの残余部分との間の脆化ゾーンは、開始領域を画定するために局所的に非常に脆弱化される。 According to these embodiments, the starting region is similarly generated at the level of the embrittlement zone of this wafer, and at the level of the starting region, the embrittlement zone between the separated layer and the remainder of the wafer is the starting region. To be very weak locally.
ウエハからの層の分離を目的とする処理中に、この開始領域は全ての場合において分離を開始させ、そして、次にこれが脆化ゾーンの全表面に亘って進行する。 During processing intended to separate the layers from the wafer, this starting region initiates separation in all cases and then it proceeds over the entire surface of the embrittlement zone.
Claims (7)
前記分離される層を前記ウエハの厚さ内に画定する脆化ゾーンを前記ウエハの厚さ内に生成する工程と、
前記脆化ゾーンのレベルで、前記ウエハを熱処理に曝して前記層の分離を行なう工程とを備えた方法であって、
前記脆化ゾーンの生成中に、このゾーンの局所化された開始領域が前記脆化ゾーンの非常に脆弱な領域に対応するように、前記脆化ゾーンがより大きな脆弱性を局所的に有するレベルで前記開始領域が形成され、
前記脆化ゾーン全体に亘ってほぼ一様に熱量が前記ウエハに印加されるように前記熱処理が行なわれることを特徴とする方法。 In a method for separating a layer from a wafer of a material selected from semiconductor materials,
Creating an embrittlement zone in the thickness of the wafer that defines the separated layers in the thickness of the wafer;
And a step of subjecting the wafer to a heat treatment at the level of the embrittlement zone to separate the layers,
During the generation of the embrittlement zone, the level at which the embrittlement zone has a greater vulnerability locally so that the localized start region of this zone corresponds to a very weak area of the embrittlement zone The starting region is formed,
The method is characterized in that the heat treatment is performed so that heat is applied to the wafer substantially uniformly over the entire embrittlement zone.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/766,207 | 2004-01-29 | ||
| US10/766,207 US7465645B2 (en) | 2003-08-04 | 2004-01-29 | Method of detaching a layer from a wafer using a localized starting area |
| PCT/IB2004/002693 WO2005013355A1 (en) | 2003-08-04 | 2004-08-04 | Method of detaching a semiconductor layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007507859A true JP2007507859A (en) | 2007-03-29 |
| JP4879737B2 JP4879737B2 (en) | 2012-02-22 |
Family
ID=37942182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006522444A Active JP4879737B2 (en) | 2004-01-29 | 2004-08-04 | Method for separating semiconductor layers |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4879737B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110737A (en) * | 1999-10-07 | 2001-04-20 | Ushio Inc | Controller for light irradiating quick heat treatment apparatus |
| WO2002005344A1 (en) * | 2000-07-12 | 2002-01-17 | Commissariat A L'energie Atomique | Method for cutting a block of material and for forming a thin film |
| JP2002353082A (en) * | 2001-05-28 | 2002-12-06 | Shin Etsu Handotai Co Ltd | Method of manufacturing laminated wafer |
| JP2003506883A (en) * | 1999-08-10 | 2003-02-18 | シリコン ジェネシス コーポレイション | Cleavage process for manufacturing multi-layer substrates with low implant dose |
| JP2003506892A (en) * | 1999-08-04 | 2003-02-18 | コミツサリア タ レネルジー アトミーク | Method for transferring thin layers with excessive weakening steps |
| JP2003347176A (en) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | Manufacturing method of laminate wafer |
-
2004
- 2004-08-04 JP JP2006522444A patent/JP4879737B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506892A (en) * | 1999-08-04 | 2003-02-18 | コミツサリア タ レネルジー アトミーク | Method for transferring thin layers with excessive weakening steps |
| JP2003506883A (en) * | 1999-08-10 | 2003-02-18 | シリコン ジェネシス コーポレイション | Cleavage process for manufacturing multi-layer substrates with low implant dose |
| JP2001110737A (en) * | 1999-10-07 | 2001-04-20 | Ushio Inc | Controller for light irradiating quick heat treatment apparatus |
| WO2002005344A1 (en) * | 2000-07-12 | 2002-01-17 | Commissariat A L'energie Atomique | Method for cutting a block of material and for forming a thin film |
| JP2002353082A (en) * | 2001-05-28 | 2002-12-06 | Shin Etsu Handotai Co Ltd | Method of manufacturing laminated wafer |
| JP2003347176A (en) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | Manufacturing method of laminate wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4879737B2 (en) | 2012-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200001399A1 (en) | Method for treating raw-material powder, apparatus for treating raw-material powder, and method for producing object | |
| JP5607699B2 (en) | Design of an inductively coupled plasma source to improve plasma uniformity and effectiveness. | |
| JPH10275905A (en) | Silicon wafer manufacturing method and silicon wafer | |
| US8247309B2 (en) | Controlled temperature implantation | |
| JP2004303499A (en) | Ion implanter and ion implantation method | |
| US7820527B2 (en) | Cleave initiation using varying ion implant dose | |
| JP2008244435A (en) | Method and structure using selected implant angle using linear accelerator process for manufacture of free-standing film of material | |
| JP2009123807A (en) | Heat treatment apparatus | |
| US7466907B2 (en) | Annealing process and device of semiconductor wafer | |
| JP4879737B2 (en) | Method for separating semiconductor layers | |
| TW200941560A (en) | Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge | |
| US7465645B2 (en) | Method of detaching a layer from a wafer using a localized starting area | |
| TW201222643A (en) | Method of implanting workpiece | |
| JP2012507870A (en) | Method and apparatus for producing semiconductor-on-insulator structures utilizing directional debonding | |
| WO2005013355A1 (en) | Method of detaching a semiconductor layer | |
| JPH11330218A (en) | Heating and cooling device and vacuum-treatment device using the device | |
| JP2004063895A (en) | Wafer-supporting ring and semiconductor manufacturing apparatus | |
| JP2004055694A (en) | Manufacturing method for semiconductor substrate including insulated silicon single crystal layer | |
| KR20230046369A (en) | Substrate processing apparatus and method of manufacturing semiconductor device using the same | |
| US8445366B2 (en) | Electron beam annealing apparatus and annealing methods using the same | |
| JPH03188267A (en) | Method and device for flattening thin film | |
| US20180197719A1 (en) | Method of processing a substrate using an ion beam and apparatus for performing the same | |
| JP2008186940A (en) | Susceptor for heat treatment and heat treatment apparatus | |
| JPH11224643A (en) | Ion implantation method and device | |
| JPH01216520A (en) | Annealing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100416 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100715 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110225 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110328 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4879737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |