JP2007502545A - Nanotube-based exchange element with a plurality of control devices and circuit produced from said element - Google Patents
Nanotube-based exchange element with a plurality of control devices and circuit produced from said element Download PDFInfo
- Publication number
- JP2007502545A JP2007502545A JP2006523453A JP2006523453A JP2007502545A JP 2007502545 A JP2007502545 A JP 2007502545A JP 2006523453 A JP2006523453 A JP 2006523453A JP 2006523453 A JP2006523453 A JP 2006523453A JP 2007502545 A JP2007502545 A JP 2007502545A
- Authority
- JP
- Japan
- Prior art keywords
- nanotube
- channel element
- exchange
- electrode
- output node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000002071 nanotube Substances 0.000 title claims abstract description 291
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 18
- 238000004891 communication Methods 0.000 claims description 15
- 230000000295 complement effect Effects 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 13
- 238000007667 floating Methods 0.000 claims description 6
- 239000002059 nanofabric Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 4
- 230000009466 transformation Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 2
- 230000005686 electrostatic field Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 26
- 239000010410 layer Substances 0.000 description 20
- 230000009977 dual effect Effects 0.000 description 16
- 239000004744 fabric Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005411 Van der Waals force Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 9
- 239000002070 nanowire Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002238 carbon nanotube film Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000002109 single walled nanotube Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000000725 suspension Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002041 carbon nanotube Substances 0.000 description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000002048 multi walled nanotube Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- WYTZZXDRDKSJID-UHFFFAOYSA-N (3-aminopropyl)triethoxysilane Chemical compound CCO[Si](OCC)(OCC)CCCN WYTZZXDRDKSJID-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007306 functionalization reaction Methods 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 pyrene Chemical class 0.000 description 2
- BBEAQIROQSPTKN-UHFFFAOYSA-N pyrene Chemical compound C1=CC=C2C=CC3=CC=CC4=CC=C1C2=C43 BBEAQIROQSPTKN-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical group 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001735 carboxylic acids Chemical group 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001212 derivatisation Methods 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- GVEPBJHOBDJJJI-UHFFFAOYSA-N fluoranthrene Natural products C1=CC(C2=CC=CC=C22)=C3C2=CC=CC3=C1 GVEPBJHOBDJJJI-UHFFFAOYSA-N 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 150000003871 sulfonates Chemical group 0.000 description 1
- 150000003573 thiols Chemical group 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/0094—Switches making use of nanoelectromechanical systems [NEMS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/80—Interconnections, e.g. terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/17—Memory cell being a nanowire transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/02—Contacts characterised by the material thereof
- H01H1/021—Composite material
- H01H1/027—Composite material containing carbon particles or fibres
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/701—Integrated with dissimilar structures on a common substrate
- Y10S977/708—Integrated with dissimilar structures on a common substrate with distinct switching device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/94—Specified use of nanostructure for electronic or optoelectronic application in a logic circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/943—Information storage or retrieval using nanostructure
Abstract
複数の制御装置を有するナノチューブを基礎とする交換エレメントとこのようなエレメントから製造される回路。交換エレメントは、入力ノードと、出力ノードと、少なくとも１つの導電性ナノチューブを有するナノチューブ・チャネル・エレメントとを含む。ナノチューブ・チャネル・エレメントに関連して、上記入力ノードと上記出力ノードとの間には、導電性のチャネルを制御可能式に形成しかつ形成しない制御構造体が配置される。出力ノードは、チャネルの形成が実質的に出力ノードの電気的状態によって影響されないように構成されかつ配置される。制御構造体は、ナノチューブ・チャネル・エレメントの反対の両側に配置される制御電極とリリース電極とを含む。制御及びリリースは差動入力を形成するために使用される、またはデバイスが適切に構成されていれば回路を不揮発的に動作させるために使用されることが可能である。交換エレメントは、構成に依存して差動入力及び／または不揮発性行動を有する論理回路及びラッチへと配置されることが可能である。
【選択図】 図１ＡNanotube-based exchange elements with a plurality of control devices and circuits produced from such elements. The switching element includes an input node, an output node, and a nanotube channel element having at least one conductive nanotube. In connection with the nanotube channel element, a control structure is disposed between the input node and the output node that controllably forms and does not form a conductive channel. The output node is constructed and arranged such that the formation of the channel is not substantially affected by the electrical state of the output node. The control structure includes a control electrode and a release electrode disposed on opposite sides of the nanotube channel element. Control and release can be used to form a differential input, or can be used to operate the circuit in a non-volatile manner if the device is properly configured. Switching elements can be arranged into logic circuits and latches with differential inputs and / or non-volatile behavior, depending on the configuration.
[Selection] Figure 1A
Description
本発明は概してナノチューブ交換回路に関し、特にはナノチューブを使用してスイッチの導電チャネルを形成しかつブール論理回路等の大型回路へ相互接続されることが可能なナノチューブ交換回路に関する。 The present invention relates generally to nanotube exchange circuits, and more particularly to nanotube exchange circuits that use nanotubes to form the conductive channel of a switch and to be interconnected to large circuits such as Boolean logic circuits.
＜関連出願の相互参照＞
本件出願は、特許法第１１９条（ｅ）に基づいて、本参照によりその全体が開示に含まれる２００３年８月１３日に提出された「ナノ電気機械的ナノチューブを基礎とする論理」と題する米国暫定特許出願第６０／４９４，８８９号に対する優先権を主張する。本件出願はまた、特許法第１１９条（ｅ）に基づいて、本参照によりその全体が開示に含まれる２００４年４月１２日に提出された「不揮発性ＣＮＴデュアル・レール差動論理」と題する米国暫定特許出願第６０／５６１，３３０号に対する優先権を主張する。
<Cross-reference of related applications>
This application is entitled “Logic Based on Nanoelectromechanical Nanotubes” filed on August 13, 2003, which is hereby incorporated by reference in its entirety, under 35 USC 119 (e) Claims priority to US Provisional Patent Application No. 60 / 494,889. This application is also entitled “Nonvolatile CNT Dual Rail Differential Logic” filed on April 12, 2004, which is hereby incorporated by reference in its entirety, under 35 USC 119 (e) Claims priority to US Provisional Patent Application No. 60 / 561,330.
デジタル論理回路は、パーソナル・コンピュータ、個人用システム手帳及び計算機等の携帯用電子デバイス、娯楽用電子デバイス及び電気製品、電話交換システム、自動車、航空機及び他の製造品目のための制御回路に使用される。初期のデジタル論理は、個々のバイポーラ・トランジスタから成る離散型の交換エレメントから構成された。バイポーラ集積回路の発明により、多数の個々の交換エレメントを単一のシリコン基板上で組み合わせてインバータ、ＮＡＮＤゲート、ＮＯＲゲート、フリップ・フロップ、加算器、他等の完全なデジタル論理回路を生成することができるようになった。しかしながら、バイポーラ・デジタル集積回路の密度は、その高い電力消費及び回路動作中に生成される熱を消散させるパッケージング技術の能力によって限定される。電界効果トランジスタ（「ＦＥＴ」）交換エレメントを使用する金属酸化物半導体（「ＭＯＳ」）集積回路の利用可能性は、デジタル論理の電力消費量を大幅に減らし、かつ現行技術に使用される高密度の複雑なデジタル回路の構成を可能にする。しかしながらＭＯＳデジタル回路の密度及び動作速度もやはりこのデバイスの動作中に生成される熱を消散させる必要性によって制限される。 Digital logic circuits are used in control circuits for portable electronic devices such as personal computers, personal system notebooks and computers, entertainment electronic devices and electrical products, telephone switching systems, automobiles, aircraft and other manufactured items. The Early digital logic consisted of discrete switching elements consisting of individual bipolar transistors. With the invention of the bipolar integrated circuit, a large number of individual switching elements can be combined on a single silicon substrate to produce a complete digital logic circuit such as an inverter, NAND gate, NOR gate, flip-flop, adder, etc. Can now. However, the density of bipolar digital integrated circuits is limited by their high power consumption and the ability of packaging technology to dissipate the heat generated during circuit operation. The availability of metal oxide semiconductor (“MOS”) integrated circuits using field effect transistor (“FET”) switching elements greatly reduces the power consumption of digital logic and the high density used in current technology Enables the construction of complex digital circuits. However, the density and operating speed of MOS digital circuits are also limited by the need to dissipate the heat generated during operation of the device.
バイポーラまたはＭＯＳデバイスから構成されるデジタル論理集積回路は、高熱または極端な環境の条件下では正しく機能しない。現在のデジタル集積回路は一般に、摂氏１００度未満の温度で動作するように設計されていて、摂氏２００度を超える温度で動作するものはほとんどない。従来の集積回路では、個々の交換エレメントの「オフ」状態における漏れ電流は温度と共に急速に増加する。漏れ電流が増加するにつれて、デバイスの動作温度は上昇し、回路の消費電力は増大しかつオフ状態のオン状態からの区別化の困難さが回路の信頼性を下げる。また従来のデジタル論理回路は、ある種の極端な環境に曝されると半導体材料内に電流が発生することから内部的に短絡する。このような環境に曝されても動作を続けることができるように特殊なデバイス及び分離技術を伴う集積回路を製造することは可能であるが、このようなデバイスはコストが高く、その入手可能性及び実用性が制限される。さらに、このようなデジタル回路はその正常な対応物からのタイミング差を示し、既存設計に保護を加える追加的な設計検証を必要とする。 Digital logic integrated circuits composed of bipolar or MOS devices do not function correctly under conditions of high heat or extreme environments. Current digital integrated circuits are generally designed to operate at temperatures below 100 degrees Celsius, and few operate at temperatures above 200 degrees Celsius. In conventional integrated circuits, the leakage current in the “off” state of individual switching elements increases rapidly with temperature. As the leakage current increases, the operating temperature of the device increases, the power consumption of the circuit increases, and the difficulty of distinguishing the off state from the on state reduces the reliability of the circuit. Also, conventional digital logic circuits are internally short-circuited when exposed to certain extreme environments because current is generated in the semiconductor material. Although it is possible to fabricate integrated circuits with specialized devices and isolation techniques so that they can continue to operate in such an environment, such devices are costly and their availability And practicality is limited. In addition, such digital circuits show timing differences from their normal counterparts and require additional design verification that adds protection to existing designs.
バイポーラまたはＦＥＴ交換エレメントの何れかから構成される集積回路は、揮発性である。これらは、デバイスに電力が印加される間しかその内部論理状態を保持しない。論理状態を保持するＥＥＰＲＯＭ（電気的に消去可能なプログラム可能読取り専用メモリ）等の何らかのタイプの不揮発性メモリ回路がデバイスの内側または外側に追加されない限り、電力が除去されると内部状態は失われる。論理状態を保持する不揮発性メモリが使用されるとしても、電力が失われる前にデジタル論理状態をメモリへ転送しかつデバイスへ電力が復帰すると個々の論理回路の状態を回復させる追加の回路が必要である。また揮発性デジタル回路内の情報逸失を回避するためのバッテリ・バックアップのような他のソリューションも、デジタル設計のコスト及び複雑さを増大させる。 Integrated circuits composed of either bipolar or FET exchange elements are volatile. They retain their internal logic state only while power is applied to the device. Unless some type of non-volatile memory circuit is added inside or outside the device, such as an EEPROM (electrically erasable programmable read-only memory) that retains the logic state, the internal state is lost when power is removed . Even if a non-volatile memory that retains the logic state is used, additional circuitry is required to transfer the digital logic state to the memory before power is lost and restore the state of the individual logic circuits when power is restored to the device It is. Other solutions such as battery backup to avoid information loss in volatile digital circuits also increase the cost and complexity of digital design.
電子デバイスにおける論理回路の重要な特徴は、低コスト、高密度、低電力及び高速性である。従来の論理ソリューションはシリコン基板に限定されるが、他の基板上に構築される論理回路は、論理デバイスが多くの製造品へ単一のステップで直接組み込まれることを許容し、さらにコストを削減すると思われる。 Important features of logic circuits in electronic devices are low cost, high density, low power and high speed. Traditional logic solutions are limited to silicon substrates, but logic circuits built on other substrates allow logic devices to be integrated directly into many manufactured products in a single step, further reducing costs It seems to be.
単層カーボン・ナノチューブ等のナノスケール・ワイヤを使用してメモリ・セルとして機能するクロスバー接合部を形成するデバイスは、提案されている。（ＷＯ ０１／０３２０８「ナノスケール・ワイヤを基礎とするデバイス、アレイ及びその製造方法」、及びＴｈｏｍａｓ Ｒｕｅｃｋｅｓ外著「分子計算のためのカーボン・ナノチューブを基礎とする不揮発性ランダム・アクセス・メモリ」サイエンス、第２８９巻、９４−９７ページ、２０００年７月７日、を参照されたい。）以後、これらのデバイスをナノチューブ・ワイヤ・クロスバー・メモリ（ＮＴＷＣＭ）と呼ぶ。これらの提案では、他のワイヤ上に吊される個々の単層ナノチューブ・ワイヤがメモリ・セルを画定する。電気信号は、一方または両方のワイヤへ、これらを互いに物理的に引きつける、または反発させるために書き込まれる。各物理的状態（即ち、引きつけられる、または反発されるワイヤ）は、電気的状態に対応する。反発されるワイヤは、開回路の接合部である。引きつけられるワイヤは、整流接合部を形成する閉路状態である。接合部から電力が除去されると、ワイヤはその物理的（よって電気的）状態を保持し、これにより不揮発性メモリ・セルが形成される。 Devices have been proposed that use nanoscale wires such as single-walled carbon nanotubes to form crossbar junctions that function as memory cells. (WO 01/03208 “Devices, Arrays and Manufacturing Methods Based on Nanoscale Wires”, and Thomas Rueckes et al., “Nonvolatile Random Access Memory Based on Carbon Nanotubes for Molecular Computation” Science 289, pp. 94-97, July 7, 2000.) These devices are hereinafter referred to as Nanotube Wire Crossbar Memory (NTWCM). In these proposals, individual single-walled nanotube wires suspended on other wires define a memory cell. Electrical signals are written to one or both wires to physically attract or repel them together. Each physical state (ie, a wire that is attracted or repelled) corresponds to an electrical state. The repelled wire is an open circuit junction. The attracted wire is in a closed state that forms a rectifying junction. When power is removed from the junction, the wire retains its physical (and hence electrical) state, thereby forming a non-volatile memory cell.
米国特許公報第２００３−００２１９６６号は、とりわけメモリ・セル等の電気機械回路を開示していて、上記回路は、導電トレースと基板表面から伸長するサポートとを有する構造体を含む。電気機械的に変形可能なナノチューブ・リボンまたはスイッチは、導電トレースと交差するサポートによって吊り下げられる。各リボンは、１つまたは複数のナノチューブを備える。リボンは、典型的にはナノチューブの層またはマット状ファブリックから選択的に材料を除去することから形成される。 U.S. Patent Publication No. 2003-0021966 discloses an electromechanical circuit, such as a memory cell, among others, which includes a structure having conductive traces and a support extending from the substrate surface. The electromechanically deformable nanotube ribbon or switch is suspended by a support that intersects the conductive trace. Each ribbon comprises one or more nanotubes. Ribbons are typically formed from selectively removing material from a nanotube layer or matte fabric.
例えば、米国特許公報第２００３−００２１９６６号に開示されているように、ナノファブリックをパターン化してリボンにしてもよく、このリボンは不揮発性電気機械メモリ・セルを生成するコンポーネントとして使用可能である。リボンは、制御トレース及び／またはリボンの電気的刺激に応答して電気機械的に偏向可能である。リボンの偏向された物理的状態は、対応する情報状態を表示するように製造されることが可能である。偏向された物理的状態は不揮発特性を有するが、これは、メモリ・セルへの電力が除去されてもリボンはその物理的（よって情報の）状態を保持することを意味する。米国特許公報第２００３−０１２４３２５号で説明されているように、電気機械メモリ・セルには３トレース・アーキテクチャを使用してもよく、この場合、２つのトレースはリボンの偏向を制御するための電極である。 For example, as disclosed in US Patent Publication No. 2003-0021966, nanofabrics may be patterned into ribbons, which can be used as components to create non-volatile electromechanical memory cells. The ribbon can be deflected electromechanically in response to control traces and / or electrical stimulation of the ribbon. The deflected physical state of the ribbon can be manufactured to display the corresponding information state. A deflected physical state has a non-volatile characteristic, which means that the ribbon retains its physical (and therefore informational) state even when power to the memory cell is removed. As described in US Patent Publication No. 2003-0124325, a three-trace architecture may be used for electromechanical memory cells, where the two traces are electrodes for controlling ribbon deflection. It is.
また、デジタル情報の格納に電気機械的双安定デバイスを使用することも提案されている（ＵＳ４９７９１４９：ミクロ機械的格納エレメントを含む不揮発性メモリ・デバイス参照）。 It has also been proposed to use electromechanical bistable devices for the storage of digital information (see US 4979149: non-volatile memory devices containing micromechanical storage elements).
カーボン・ナノチューブ（それ自体で構築される単層を含む）及び金属電極を基礎とする双安定ナノ電気機械的スイッチの生成及び動作は、Ｎａｎｔｅｒｏ社の先の特許出願に詳述されている（米国特許第６５７４１３０号、第６６４３１６５号、第６７０６４０２号、米国特許出願第０９／９１５０９３号、第１０／０３３３２３号、第１０／０３３０３２号、第１０／１２８１１７号、第１０／３４１００５号、第１０／３４１０５５号、第１０／３４１０５４号、第１０／３４１１３０号、第１０／７７６０５９号及び第１０／７７６５７２号。これらの内容は全て本参照により開示に含まれる）。 The generation and operation of bistable nanoelectromechanical switches based on carbon nanotubes (including single-layers built on their own) and metal electrodes are described in detail in a previous patent application of Nantero (US Patent Nos. 6574130, 6643165, 6706402, U.S. Patent Application Nos. 09/91593, 10/033323, 10/033032, 10/128117, 10/341005, 10/341505 No. 10/341044, No. 10/341130, No. 10/776059, and No. 10/775722, all of which are incorporated herein by reference.
本発明は、複数の制御装置を有するナノチューブを基礎とする交換エレメント及びこのようなエレメントから製造される回路を提供する。 The present invention provides nanotube-based exchange elements having a plurality of control devices and circuits made from such elements.
本発明のある態様の下では、交換エレメントは入力ノードと、出力ノードと、少なくとも１つの導電ナノチューブを有するナノチューブ・チャネル・エレメントとを含む。ナノチューブ・チャネル・エレメントに関連して、上記入力ノードと上記出力ノードとの間には導電性のチャネルを制御可能式に形成しかつ形成しない制御構造体が配置される。出力ノードは、チャネルの形成が実質的に出力ノードの電気的状態によって影響されないように構成されかつ配置される。 Under certain aspects of the present invention, the switching element includes an input node, an output node, and a nanotube channel element having at least one conductive nanotube. In connection with the nanotube channel element, a control structure is disposed between the input node and the output node that controllably forms and does not form a conductive channel. The output node is constructed and arranged such that the formation of the channel is not substantially affected by the electrical state of the output node.
本発明の別の態様の下では、上記制御構造体は、ナノチューブ・チャネル・エレメントの反対の両側に配置される制御電極とリリース電極とを含む。 Under another aspect of the present invention, the control structure includes a control electrode and a release electrode disposed on opposite sides of the nanotube channel element.
本発明の別の態様の下では、チャネル形成は不揮発状態である。 Under another aspect of the invention, the channel formation is in a non-volatile state.
本発明の別の態様の下では、上記制御電極及び上記リリース電極は、ナノチューブ・チャネル・エレメントに関連して、上記ナノチューブ・チャネル・エレメントの電気機械的偏向を引き起こすことによって上記導電チャネルを形成しかつ形成しないように配置される。 Under another aspect of the invention, the control electrode and the release electrode form the conductive channel by causing electromechanical deflection of the nanotube channel element in relation to the nanotube channel element. And it arrange | positions so that it may not form.
本発明の別の態様の下では、上記ナノチューブ・チャネル・エレメントは上記制御構造体の反対の両側に配置される２つの電極セットを有する分離構造体を含み、各電極セットは上記ナノチューブ・チャネル・エレメントの反対側に配置される電極を含む。 Under another aspect of the invention, the nanotube channel element includes a separation structure having two electrode sets disposed on opposite sides of the control structure, each electrode set comprising the nanotube channel element. Including an electrode disposed on the opposite side of the element.
本発明の別の態様の下では、上記２つの電極セットは制御構造体に対して対称配置される。 Under another aspect of the invention, the two electrode sets are arranged symmetrically with respect to the control structure.
本発明の別の態様の下では、上記ナノチューブ・チャネル・エレメントは上記入力ノードと電気的に連絡している状態にありかつ上記制御電極及びリリース・ノードに対して間隔を置いて交差する関係で位置決めされ、上記ナノチューブ・チャネル・エレメントの偏向は上記入力ノード、上記制御電極及び上記リリース・ノード上の信号から結果的に生じる静電力に応答する。 Under another aspect of the invention, the nanotube channel element is in electrical communication with the input node and in a relationship intersecting the control electrode and the release node at a distance. Positioned, the deflection of the nanotube channel element is responsive to the electrostatic force resulting from the signals on the input node, the control electrode and the release node.
本発明の別の態様の下では、上記ナノチューブ・チャネル・エレメントの偏向は上記制御電極に適用される差分信号関係に応答する。 Under another aspect of the invention, the deflection of the nanotube channel element is responsive to a differential signal relationship applied to the control electrode.
本発明の別の態様の下では、ブール論理回路は少なくとも１つの差動入力端子セット及び出力端子と、上記少なくとも１つの差動入力端子セットと上記出力端子との間に電気的に配置されるナノチューブ交換エレメントのネットワークとを含む。上記ナノチューブ交換エレメントのネットワークは、上記少なくとも１つの差動入力端子セットに対してブール信号のブール関数変換を達成する。 Under another aspect of the present invention, a Boolean logic circuit is electrically disposed between at least one differential input terminal set and output terminal and between the at least one differential input terminal set and the output terminal. A network of nanotube exchange elements. The network of nanotube exchange elements achieves a Boolean function transformation of a Boolean signal for the at least one differential input terminal set.
本発明の別の態様の下では、上記ナノチューブ交換エレメントのネットワークは上記少なくとも１つの差動入力端子セットに対して信号のブールＮＯＴ関数を達成する。 Under another aspect of the present invention, the network of nanotube exchange elements achieves a Boolean NOT function of signals for the at least one differential input terminal set.
本発明の別の態様の下では、上記ナノチューブ交換エレメントのネットワークは少なくとも第１及び第２の差動入力端子セットに対して信号のブールＮＯＲ関数を達成する。 Under another aspect of the invention, the network of nanotube exchange elements achieves a Boolean NOR function of the signal for at least the first and second differential input terminal sets.
本発明の別の態様の下では、ブール論理回路は少なくとも１つの入力端子及び出力端子と、上記少なくとも１つの入力端子と上記出力端子との間に電気的に配置されるナノチューブ交換エレメントのネットワークとを含む。上記ナノチューブ交換エレメントのネットワークは、上記少なくとも１つの入力端子に対してブール信号のブール関数変換を達成し、上記ナノチューブ交換エレメントの少なくとも１つは情報状態を不揮発式に保持する能力がある。 Under another aspect of the present invention, a Boolean logic circuit includes at least one input terminal and an output terminal, and a network of nanotube exchange elements electrically disposed between the at least one input terminal and the output terminal. including. The network of nanotube exchange elements achieves a Boolean function transformation of a Boolean signal to the at least one input terminal, and at least one of the nanotube exchange elements is capable of holding an information state in a nonvolatile manner.
本発明の別の態様の下では、上記少なくとも１つのナノチューブ交換エレメントは情報状態を不揮発式に保持する能力があり、少なくとも１つの導電ナノチューブを有するナノチューブ・チャネル・エレメントと、上記少なくとも１つの交換エレメントの入力ノードと上記少なくとも１つの交換エレメントの出力ノードとの間で導電チャネルを制御可能式に形成しかつ形成しないように上記ナノチューブ・チャネル・エレメントに関連して配置される制御構造体とを含む。 Under another aspect of the present invention, the at least one nanotube exchange element is capable of retaining information state in a nonvolatile manner, a nanotube channel element having at least one conductive nanotube, and the at least one exchange element. A control structure disposed in relation to the nanotube channel element so as to controllably form and not form a conductive channel between the input node and the output node of the at least one switching element .
本発明の別の態様の下では、ラッチ回路は少なくとも１つの入力端子及び出力端子と、第１及び第２のインバータ回路とを含む。各インバータ回路は、入力ノードと、出力ノードと、少なくとも１つの導電ナノチューブを有するナノチューブ・チャネル・エレメントと、上記ナノチューブ・チャネル・エレメントと相対配置される、上記出力ノードへの導電チャネルを制御可能式に形成するための制御電極と、上記ナノチューブ・チャネル・エレメントと相対配置される、上記出力ノードへの導電チャネルを制御可能式に形成しないためのリリース電極とを有するナノチューブ交換エレメントを含む。上記第１のインバータ回路の出力ノードは上記第２のインバータ回路の制御電極へ結合され、上記第２のインバータ回路の出力ノードは上記第１のインバータ回路の制御電極へ結合される。 Under another aspect of the present invention, the latch circuit includes at least one input terminal and an output terminal, and first and second inverter circuits. Each inverter circuit can control an input node, an output node, a nanotube channel element having at least one conductive nanotube, and a conductive channel to the output node disposed relative to the nanotube channel element A nanotube exchange element having a control electrode for forming and a release electrode for controllably forming a conductive channel to the output node disposed relative to the nanotube channel element. The output node of the first inverter circuit is coupled to the control electrode of the second inverter circuit, and the output node of the second inverter circuit is coupled to the control electrode of the first inverter circuit.
本発明の別の態様の下では、各ナノチューブ・チャネル・エレメントは上記ナノチューブ・エレメント、上記制御電極及び上記リリース電極上に信号が存在しない場合に状態を保持する。 Under another aspect of the invention, each nanotube channel element retains its state when no signal is present on the nanotube element, the control electrode, and the release electrode.
本発明の好適な実施形態は、ナノチューブを基礎とするチャネルが制御可能式に形成されかつ形成されないことが可能であって、信号は信号ノードから出力ノードへ転送され得る交換エレメントを提供する。交換エレメントは、チャネルの形成及び不形成を制御し、デュアル・レール・ケイパビリティを供給しかつ新規方法に使用される複数の制御電極を含む。転送される信号は、交換エレメントが使用されかつ配置される方法に依存して変動信号である場合も基準信号である場合もある。好適な実施形態は、このような信号転送及び交換エレメントの動作が出力状態に対して実質的に不変であるように絶縁構造体を提供する。例えば、出力ノードは浮動式及び／または他の電気コンポーネントに結ばれていてもよく、回路は予測可能なスイッチ状に動作する。従って、交換エレメントはブール論理回路等の大型回路に形成されてもよい。幾つかの実施形態の下では、交換エレメントは相補回路として使用される。幾つかの実施形態の下では、スイッチは不揮発性論理を供給する電力なしでその状態を保持する。幾つかの実施形態の下では、交換エレメントは差動（デュアル・レール）論理の形成に使用される。 Preferred embodiments of the present invention provide switching elements in which nanotube-based channels can be controllably formed and not formed, and signals can be transferred from signal nodes to output nodes. The exchange element includes a plurality of control electrodes that control channel formation and non-formation, provide dual rail capability, and are used in the novel method. The transferred signal may be a variable signal or a reference signal depending on the way the switching elements are used and arranged. The preferred embodiment provides an isolation structure such that the operation of such signal transfer and switching elements is substantially invariant to output conditions. For example, the output node may be connected to floating and / or other electrical components, and the circuit operates in a predictable switch. Therefore, the exchange element may be formed in a large circuit such as a Boolean logic circuit. Under some embodiments, the exchange element is used as a complementary circuit. Under some embodiments, the switch maintains its state without power to provide non-volatile logic. Under some embodiments, switching elements are used to form differential (dual rail) logic.
図１Ａは、ある好適なナノチューブ交換エレメント１００の断面図である。ナノチューブ交換エレメントは、絶縁層１１７と、制御電極１１１と、出力電極１１３ｃ、ｄとを有する下部を含む。ナノチューブ交換エレメントはさらに、リリース電極１１２と、出力電極１１３ａ、ｂと、信号電極１１４ａ、ｂとを有する上部を含む。上記上部及び下部の間には、ナノチューブ・チャネル・エレメント１１５がこれらに保持されて位置決めされている。
FIG. 1A is a cross-sectional view of one preferred
リリース電極１１２は導電材料で製造され、絶縁材料１１９によってナノチューブ・チャネル・エレメント１１５から分離される。チャネル・エレメント１１５は、間隙の高さＧ１０２によって絶縁体１１９の接面から分離される。
出力電極１１３ａ、ｂは導電材料で製造され、絶縁材料１１９によってナノチューブ・チャネル・エレメント１１５から分離される。
The
出力電極１１３ｃ、ｄも同様に導電材料で製造され、間隙の高さＧ１０３によってナノチューブ・チャネル・エレメント１１５から分離される。出力電極１１３ｃ、ｄは絶縁体で被覆されないことに注意されたい。
The
制御電極１１１は導電材料で製造され、絶縁層（またはフィルム）１１８によってナノチューブ・チャネル・エレメント１１５から分離される。チャネル・エレメント１１５は、間隙の高さＧ１０４によって絶縁体１１８の接面から分離される。
The
信号電極１１４ａ、ｂは各々ナノチューブ・チャネル・エレメント１１５に接触し、よって信号電極上の如何なる信号をもチャネル・エレメント１１５へ供給することができる。この信号は、一定の基準信号（例えばＶｄｄまたは接地）である場合も、変動信号（例えば変わる可能性のあるブール離散値信号）である場合もある。接続される必要がある電極は１１４ａ、ｂの一方のみであるが、実効抵抗を下げるために双方を使用してもよい。
The
ナノチューブ・チャネル・エレメント１１５は、ナノチューブの多孔質ファブリックから製造されるリソグラフィ式に画定された物品である（詳細は後述する）。これは、信号電極１１４ａ、ｂへ電気的に接続される。信号電極１１４ａ、ｂ及びサポート１１６はチャネル・エレメント１１５を両端で挟み、または保持し、チャネル・エレメント１１５は出力電極１１３ａ乃至ｄ、制御電極１１１及びリリース電極１１２の真ん中にこれらから離隔された関係で吊される。離隔された関係性は、先に同定された間隙の高さＧ１０２乃至Ｇ１０４によって画定される。所与の実施形態の場合、チャネル・エレメント１１５の懸垂部分の長さは約３００乃至３５０ｎｍである。
The
所与の実施形態の下では、間隙Ｇ１０３、Ｇ１０４、Ｇ１０２は５乃至３０ｎｍの範囲内である。端子１１２、１１１及び１１３ａ及び１１３ｂ上の誘電は、例えば５乃至３０ｎｍの範囲内である。カーボン・ナノチューブ・ファブリックの密度は、例えば面積０．２×０．２ｕｍ当たり約１０ナノチューブである。ナノチューブ・チャネル・エレメントの懸垂長さは、例えば３００乃至３５０ｎｍの範囲内である。懸垂長さ対間隙比は、例えば不揮発性デバイスでは約５乃至１５対１であり、揮発性オペレーションでは５未満である。
Under a given embodiment, the gaps G103, G104, G102 are in the range of 5 to 30 nm. The dielectric on the
図１Ｂは、ナノチューブ交換エレメント１００の平面図または配置図である。この図が示すように、電極１１３ｂ、ｄは記号「Ｘ」及びアイテム１０２によって描かれる通り電気的に接続される。同様に電極１１３ａ、ｃも、「Ｘ」で描かれる通り接続される。好適な実施形態では、これらの電極はさらに接続１２０によって接続される。これら全ての出力電極は、集合的に交換エレメント１００の出力ノード１１３を形成する。
FIG. 1B is a plan view or layout of the
好適な実施形態の下では、図１Ａ及び１Ｂのナノチューブ交換エレメント１００は図１Ｃ及びＤに示す通りに動作する。特に、ナノチューブ・チャネル・エレメントが図１Ｃの位置１２２にあるとき、ナノチューブ交換エレメント１００は開（オフ）状態にある。このような状態においては、チャネル・エレメント１１５は、電極１１２とチャネル・エレメント１１５との間の電位差により生成される静電力を介して誘電層１１９との機械的接触へと引き込まれる。出力電極１１３ａ、ｂは、チャネル・エレメント１１５と機械的接触状態になる（但し電気的接触状態にはならない）。チャネル・エレメント１１５が図１Ｄに示すように位置１２４まで延びるとき、ナノチューブ交換エレメント１００は閉（オン）状態にある。このような状態においては、チャネル・エレメント１１５は、電極１１１とチャネル・エレメント１１５との間の電位差により生成される静電力を介して誘電層１１８との機械的接触へと引き込まれる。出力電極１１３ｃ、ｄは、領域１２６においてチャネル・エレメント１１５と機械的接触及び電気的接触状態になる。従って、チャネル・エレメント１１５が位置１２４にあるとき、信号電極１１４ａ及び１１４ｂはチャネル・エレメント１１５を介して出力端子１１３ｃ、ｄと電気的に接続され、電極１１４ａ、ｂ上の信号はチャネル（チャネル・エレメント１１５を含む）を介して出力電極１１３ｃ、ｄへ転送されることが可能である。
Under the preferred embodiment, the
ナノチューブ交換エレメント１００のジオメトリを適切に調整すれば、ナノチューブ交換エレメント１００は不揮発性または揮発***換エレメントとして行動するように製造されることが可能である。例として、図１Ｄのデバイス状態は、間隙Ｇ１０４に対するチャネル・エレメントの長さを適切に選択することにより不揮発性に製造されることが可能である。（長さ及び間隙は、延長され偏向されたチャネル・エレメント１１５の力を復元する際の２つのパラメータである。）５より大きく１５より小さい長さ対間隙比は不揮発性デバイスに好適であり、５未満の長さ対間隙比は揮発性デバイスに好適である。
With appropriate adjustment of the geometry of the
ナノチューブ交換エレメントぬ１０１は、次のように動作する。信号電極１１４及び制御電極１１１（または１１２）が（上記電極上の個々の信号を介して）十分な大きさの電位差を有していれば、この信号の関係性は、懸垂されたナノチューブ・チャネル・エレメント１１５を偏向させて電極１１１（または１１２）と機械的に接触させるに足る大きさの静電力を生成する。（この態様のオペレーションは、本開示に含まれる引用特許に説明されている。）この偏向は、図１Ｄ（及び１Ｃ）に描かれている。この引力は、チャネル・エレメント１１５のナノチューブ・ファブリックをそれが電極１１１の絶縁領域１１８へ接触するまで引き伸して偏向させる。これによりナノチューブ・チャネル・エレメントは歪み、とりわけ、回路の幾何学的関係性に依存して復元性の引張り力が存在する。
The nanotube exchange element 101 operates as follows. If the
コンポーネントの適切なジオメトリの使用により、交換エレメント１００は次に、ナノチューブ・チャネル１１５が制御電極１１１及び出力電極１１３ｃ、ｄにも機械的に接触する図１Ｄの閉止された導電状態に達する。制御電極１１１は絶縁体１１８で被覆されることから、電極１１４上の信号は何れも電極１１４からナノチューブ・チャネル・エレメント１１５を介して出力電極１１３へ転送される。電極１１４上の信号は、変動信号、固定信号、基準信号、電力供給回線または接地回線であってもよい。チャネルの形成は、電極１１１（または１１２）へ印加される信号を介して制御される。特に、制御電極１１１へ印加される信号は、交換エレメント１００が閉（オン）状態になるように、チャネル・エレメント１１５に電極１１４と出力電極１１３との間のチャネルを偏向させかつ形成させるべくナノチューブ・チャネル・エレメントを偏向させる静電力を生成するに足るほど電極１１４上の信号とは異なるものである必要がある。
By using the appropriate geometry of the components, the
これに対して、電極１１４上の信号と制御電極１１１との関係性の相違が不十分であれば、ナノチューブ・チャネル・エレメント１１５は偏向されず、出力電極１１３への導電チャネルは形成されない。代わりに、チャネル・エレメント１１５はリリース電極１１２上の絶縁層へ引き寄せられ、これと物理的に接触する。この開（オフ）状態は、図１Ｃに示されている。ナノチューブ・チャネル・エレメント１１５は電極１１４からの信号を有するが、この信号は出力ノード１１３へ転送されない。代わりに、出力ノード１１３の状態は、何であれそれが接続される回路及びこのような回路の状態に依存する。この点で、交換エレメント１００が開（オフ）状態にあるとき、出力ノード１１３の状態は信号電極１１４からのチャネル・エレメント電圧及びナノチューブ・チャネル・エレメント１１５とは独立している。
On the other hand, if the difference in the relationship between the signal on the
交換エレメント１００が揮発モードで動作するように設計され、かつ電極１１５と出力ノード１１３との間の電気接続または経路が開放されていれば、制御電極１１１（または１１２）とチャネル・エレメント１１５との間の電圧差が除去されると、チャネル・エレメント１１５は非延長状態（図１Ａ参照）へ戻る。
If the
好適には、交換エレメント１００が不揮発モードで動作するように設計されていれば、チャネル・エレメントは図１Ａの状態を達成するようには動作されない。代わりに、電極１１１及び１１２は、チャネル・エレメント１１５が図１Ｃまたは１Ｄの何れかの状態になるように動作されることが予想される。
Preferably, if the
出力ノード１１３は、チャネル・エレメント１１５の動作及びこれによるチャネルの形成が出力ノード１１３の状態に対して不変である絶縁構造体を包含するように構成される。上記好適な実施形態では、チャネル・エレメントは静電的な引力に応じて電気機械的に偏向可能であることから、浮動出力ノード１１３は原則として任意の電位を有することが可能である。従って、出力ノード上の電位は、チャネル・エレメント１１５の偏向を引き起こして交換エレメント１００の動作及びそのチャネル形成を妨害するに足るほどチャネル・エレメント１１５の状態とは異なる可能性がある。即ち、チャネル形成は未知の浮動ノードの状態に依存する。上記好適な実施形態では、この問題は、このような妨害が引き起こされることを防止する絶縁構造体を含む出力ノードによって対処される。
The
特には、ナノチューブ・チャネル・エレメント１１５は、反対側に配置される等しい電位の２電極１１３ｂ、ｄ（及び同じく１１３ａ、ｃ）間に配置される。従って、出力ノード上の電圧から結果的に生じる等しいが反対向きの静電力が存在する。この等しい反対向きの静電力に起因して、出力ノード１１３及びナノチューブ・チャネル・エレメント１１５上の電圧に関わらず出力ノード１１３の状態がナノチューブ・チャネル・エレメント１１５を偏向させることはできない。従って、チャネルの動作及び形成は、出力ノードの状態に対して不変にされる。
In particular, the
本発明の所与の実施形態の下では、図１Ａのナノチューブ交換エレメント１００は、電力効率の良い回路を形成するプルアップ及びプルダウン・デバイスとして使用されてもよい。ＭＯＳ及び他の回路形式とは異なり、プルアップ・デバイスとプルダウン・デバイスとは同一のデバイスであってもよく、異なるサイズまたは材質を有する必要はない。このような回路の説明を容易にしかつ図１Ａ乃至Ｄの配置及び物理的図表の複雑さを回避するために、略示を展開させて交換エレメントを描いた。
Under a given embodiment of the invention, the
図２Ａは、図１Ａのナノチューブ交換エレメント１００の略示である。ノードは、同じ参照番号を使用している。図２Ａは、ナノチューブの伸長によって発生される機械力の復元がファンデルワールス力を克服するには足らず、よって電圧が除去されてもナノチューブ・エレメント１１５は第１または第２の不揮発状態のままである不揮発性デバイスを示す。第１の不揮発状態では、ナノチューブ・スイッチ１００は、出力電極１１３が信号電極１１４と接触状態にあるナノチューブ・エレメント１１５と接触状態にあるように、制御電極１１１（図１Ｄに示されている）及び出力電極１１３ｃ及び１１３ｄ（図１Ｄに示されている）と接触している閉（オン）状態のままである。第２の不揮発状態では、ナノチューブ・エレメント１１５は、電圧が除去されても図１Ｃに示すようにナノチューブ・エレメント１１５が出力電極１１３と接触していないように、リリース電極１１２と接触する開（オフ）状態のままである。図２Ｂは、図１Ａのナノチューブ交換エレメント１００の略示である。ノードは同じ参照番号に、図２Ｂを図２Ａと区別するためのプライム（‘）を加えて使用している。図２Ｂは、ナノチューブの伸長によって引き起こされる機械力の復元が、ナノチューブ・エレメント１１５’を制御電極１１１’との物理的接触から、及び出力電極１１３’との物理的及び電気的接触から引き離して信号電極１１４’と出力電極１１３’との接触を断たせるに足るものである揮発性デバイスを示す。矢印２０２は、ナノチューブ・チャネル・エレメント１１５’の機械的復元力の方向を示すために使用されている。例えば、図が示すように、チャネル・エレメントは制御電極１１１’から離れる力を有する、即ちチャネル・エレメント１１５’が電極１１１’へ接触するまで偏向されれれば、機械的復元力は矢印２０２の方向へ働く。機械的復元力の方向を示す矢印は、揮発モードで動作するように設計されたデバイスの場合にのみ使用される。
FIG. 2A is a schematic representation of the
図２Ｃ乃至Ｄは、プルアップ配置で使用されるときのナノチューブ・チャネル・エレメント１００とその動作状態を描いている。例えば、図２Ｃは図１Ｃに示す開（オフ）状態におけるナノチューブ交換エレメントの略示であり、ノード１１４及びナノチューブ・チャネル・エレメント１１５はＶＤＤにあり、制御電極１１１は典型的にはＶＤＤである正の電圧にあり、リリース電極１１２は０ボルトにある。ナノチューブ・チャネル・エレメントは、出力ノード１１３とは電気接触状態にない。図２Ｄは、図１Ｄに示す閉（オン）状態にあるナノチューブ交換エレメントの略示である。この場合、信号ノード１１４及びナノチューブ・チャネル・エレメント１１５はＶＤＤにあり、制御電極１１１は０ボルトにあり、リリース電極１１２は典型的にはＶＤＤである正の電圧にある。ナノチューブ・チャネル・エレメントは、偏向されて出力ノード１１３と機械的及び電気的に接触している。さらに、先に述べたようにジオメトリが適切に選択されれば、上記接触はチャネル・エレメントと制御電極との間のファンデルワールス力の結果として不揮発性になる。電気的接触の状態は、出力端子１１３と接触するナノチューブ・チャネル・エレメントを表す黒い短線２０４によって描かれている。結果的にこれは出力ノード１１３になり、ナノチューブ・チャネル・エレメント１１５及び信号ノード１１４として同じ信号（即ちＶｄｄ）が想定される。
2C-D depict the
図３Ａ乃至Ｃは図２Ａ乃至Ｄに類似するものであるが、プルダウン・デバイスとして使用される場合のナノチューブ交換エレメント１００とその状態を描くために使用されている。
3A-C are similar to FIGS. 2A-D, but are used to depict the
図２及び３においては、ナノチューブ交換エレメントは常に、制御電極１１１とリリース電極１１２とが必ず反対の電圧値であるように（少なくとも電力が加えられる時は）動作される。例えば制御電極１１１が０ボルトにあれば、リリース電極１１２は典型的にはＶＤＤである正の電圧にある。しかしながら制御電極１１１が典型的にはＶＤＤである正の電圧にあれば、リリース電極１１２は０ボルトにある。正の電圧が論理「１」状態に関連づけられかつ０電圧が論理「０」状態に関連づけられれば、入力及びリリースに適用される論理状態は各々真数及び補数（または各々補数及び真数）である。
2 and 3, the nanotube exchange element is always operated (at least when power is applied) to ensure that the
この点において、ナノチューブ交換エレメント１００はデュアル・レール差動論理エレメントとして動作される。図１の不揮発性４端子ナノチューブ交換デバイス１００に適用されるデュアル・レール差動論理設計（または単に差動論理設計）技術は、このようなデバイス１００を使用して例えばＮＯＴ及びＮＯＲ回路である論理ファミリの基本的なビルディング・ブロックを形成することにより、不揮発性デュアル・レール差動論理ファミリをもたらすために使用されることが可能である。この不揮発性論理ファミリは起動されると論理演算を実行し、電力が除去（または中断）されると不揮発モードで論理状態を保存する。この論理ファミリは、電力が回復されると、各論理回路が電力除去（または中断）以前と同じ状態で論理演算を再開することが可能である。次に、回路の例を示す。
In this regard, the
図４は、本発明の所与の実施形態によるデュアル・レール・インバータ４２０を示す。インバータ回路４２０は、上部４１０Ｔと下部４１０Ｃとを含む。
FIG. 4 illustrates a
上部４１０Ｔは、Ｖｄｄに接続される信号ノードを有するプルアップ・デバイスとして配置されるナノチューブ交換エレメント４１２と、接地に接続される信号ノードを有するプルダウン・デバイスとして配置されるナノチューブ交換エレメント４１４とを含む。両交換エレメントはその個々の制御ノード（図１Ａの１１１）上で入力リンク４１１Ｔを介して論理信号Ａの真数バージョンＡＴを受信し、双方共に、論理信号Ａの補数バージョンＡＣを供給する出力ノード４１３Ｔへ共に接続されるその出力ノード（図１Ａの１１３）を有する。
下部４１０Ｃは、Ｖｄｄに接続される信号ノードを有するプルアップ・デバイスとして配置されるナノチューブ交換エレメント４１６と、接地に接続される信号ノードを有するプルダウン・デバイスとして配置されるナノチューブ交換エレメント４１８とを含む。両交換エレメントはその個々の制御ノード（図１Ａの１１１）上で入力リンク４１１Ｃを介して論理信号Ａの補数バージョンＡＣを受信し、双方共に、論理信号Ａの真数バージョンＡＴを供給する出力ノード４１３Ｃへ共に接続されるその出力ノード（図１Ａの１１３）を有する。
The lower portion 410C includes a
上部４１０Ｔの入力４１１Ｔは、下部４１０Ｃの両交換エレメントのリリース・ノードへ結合される。同様に、下部４１０Ｃの入力４１１Ｃは、上部４１０Ｔの両交換エレメントのリリース・ノードへ結合される。
The
従って、インバータ回路４２０は論理信号Ａのデュアル・レール差動入力ＡＴ及びＡＣを受信し、上述のように動作されると、各々リンク４１１及び４１３上へ対応する入力の反転を供給する。さらに、論理は不揮発性であり、回路から電力が中断されてもゲートはその状態を保持することを意味する。さらに、回路はプルアップ・デバイス及びプルダウン・デバイスを有する相補論理回路として配置されることから、電流は切換中にのみ流れ（かつ電力は切換中にのみ消費され）、よってＶＤＤと接地との間にＤＣ電流は存在しない。
Therefore, the
図５は、上述のものと同じ略示表記を使用して所与の実施形態の不揮発性状態デバイス５２０を描いている。ラッチ５２０は、交差接続するインバータ５１０及び５１１によって形成される。インバータ５１０の出力ノード５１２は、インバータ５１１の制御電極入力と、インバータ５１０のリリース電極入力とに接続される。出力ノード５１３は、インバータ５１０の制御電極入力と、インバータ５１１のリリース電極入力とに接続される。状態デバイス５２０は不揮発性の記憶エレメントであり、即ち状態デバイス５２０は、電力が除去されてもその論理状態を保持し、電力が復元されると同じ状態を継ぐ。状態デバイス５２０は、論理ゲート（図示されていない）と組み合わされて図６Ａに示すような不揮発性ＮＲＡＭ記憶セル及びＳ−Ｒ、Ｊ−Ｋ及び他のフリップ・フロップ構造体等の論理設計に使用される様々なタイプのフリップ・フロップ及びラッチを生成する。図６Ｂは、ラッチ構成に使用される状態デバイス５２０を示す。電流は切換中にのみ流れ、よってＶＤＤと接地との間にＤＣ電流は存在しない。
FIG. 5 depicts the
図６Ａは、本発明の別の実施形態による、不揮発性ナノチューブ・スタティックＲＡＭセル（ＮＲＡＭセル）６３０として使用される状態デバイス６２０を示す。この実施形態では、上部インバータ５１０Ａの制御電極及び下部インバータ５１１Ａのリリース電極は、信号ＷＬを介してゲートされかつノード６２１で状態デバイス６２０へ接続される選択トランジスタ６３２を介して論理ビットライン（ＢＬＴ）入力信号へ接続される。下部インバータの制御電極及び上部インバータのリリース電極は、信号ＷＬを介してゲートされかつノード６２２で状態デバイス６２０へ接続される選択トランジスタ６３４を介して論理ビットライン（ＢＬ）入力信号の補数バージョン（ＢＬＣ）へ接続される。このようにして、状態デバイスは不揮発性ＮＲＡＭ記憶セル６３０へと形成されることが可能である。インバータ５１０Ａ及び５１１Ａは、ＮＲＡＭセルが平衡される（一方の状態を他方より優遇しない）ように同一の電気特性で設計される。選択デバイス６３２及び６３４は、スタティックＲＡＭのセル設計の分野で技術上周知である状態デバイス６２０の格納状態を克服するに足る駆動電流を供給できるように、十分な規模で設計される。
FIG. 6A shows a
ＮＲＡＭセル６３０は、不揮発性記憶装置の優位点を有する。また、ナノチューブ・ラッチ部分６２０は別々の層を使用して形成されてもよい。選択トランジスタ６３２及び６３４は、セル領域で必要とされる唯一の半導体である。ＮＲＡＭセルは、トランジスタ・ラッチが不要であることからＳＲＡＭセルより小さくてもよい。トランジスタ・フリップ・フロップの除去も、セル内のＰＭＯＳ及びＮＭＯＳトランジスタ双方の必要性をなくし、かつ個々のＮＭＯＳ及びＰＭＯＳトランジスタのソース／ドレイン拡散を収容するためのｐ−ウェル及びＮ−ウェル領域双方の必要性をなくす。不揮発性ＮＲＡＭセル６３０は、ＮＭＯＳ選択トランジスタ３２及び３４及びナノチューブ・ベースのラッチ６２０層への接点しか必要でないことから揮発性（トランジスタ・ベースの）ＳＲＡＭセルより小さくてもよい。電流は切換（セルの書き込み）またはセルの読み取り中にのみ流れ、よってＶＤＤと接地との間にＤＣ電流は存在しない。ＮＲＡＭセル６３０は不揮発性であり、即ち、メモリ状態は電力が切られても（または妨害されても）保存され、電力が切られる（または中断される）直前のメモリ状態と同じメモリ状態でオペレーションを再開する。
The
図６Ｂは、本発明の別の実施形態による不揮発性ナノチューブ・ラッチ６５０として使用される状態デバイス６６０を描いている。この実施形態では、上部インバータ５１０Ｂの制御電極及び下部インバータ５１１Ｂのリリース電極は、クロック信号ＣＬＫを介してゲートされかつノード６７１で状態デバイス６６０へ接続される選択トランジスタ６６２を介して論理入力信号ＡＴ（ＩＮ１へ印加される）へ接続される。下部インバータの制御電極及び上部インバータのリリース電極は、クロック信号ＣＬＫを介してゲートされかつノード６７２で状態デバイス６６０へ接続される選択トランジスタ６６４を介して補数バージョンの入力信号ＡＣ（ＩＮ２へ印加される）へ接続される。このようにして、状態デバイスはナノチューブ・ラッチ６５０へと形成されることが可能である。インバータ５１１Ｂは主インバータ（より多くのナノチューブを含むナノチューブ・デバイスで構成される）であるように設計され、５１０Ｂは、例えば参考図書、Ｈ．Ｂ．Ｂａｋｏｇｌｕ著「ＶＬＳＩの回路、配線及びパッケージング」Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ出版社、３４９−３５１ページ、に記述されているような、雑音の場合に状態デバイス・ノードの放電を補償するために必要な電荷を供給するフィードバック・インバータ（より少ないナノチューブを含むナノチューブ・デバイスで構成される）であるように設計される。インバータ５１１Ｂ、５１０Ｂ及びパストランジスタ６６２及び６６４の割合は、それにデータが書き込まれているとラッチ６６０が所望される状態へ切り換わることを確実にするように決定される。フィードバック・インバータ５１０Ｂは、クロックされるデバイス６６２及び６６４を介する状態デバイス６６０を駆動する回路（図示されていない）がフィードバック・インバータ５１０Ｂを圧倒しかつＢａｋｏｇｌｕ引例における状態デバイス６６０に格納されるラッチ６５０の状態を克服できるように十分に弱いものでなければならない。相補論理ラッチ出力は、ＯＵＴ１及びＯＵＴ２とラベリングされる。ラッチ６５０は不揮発性であり、即ち、電力が切られても（または妨害されても）論理状態は保存され、電力が切られる（または中断される）直前の論理状態と同じ論理状態でオペレーションが再開される。
FIG. 6B depicts a
図７は、所与の実施形態による不揮発性ナノチューブ・ベースのカスコード電圧スイッチ論理（ＣＶＳＬ）回路７００を描いている。回路７００は、２つの相補論理部分７４０及び７４２で構成される。論理回路７００の出力は、真の７２０Ｔ論理出力及び補体７２０Ｃ論理出力の双方を発生させるために必要とされる。論理回路７００は不揮発性であり、即ち、電力が切られても（または妨害されても）論理状態は保存され、電力が切られる（または中断される）直前の論理状態と同じ論理状態でオペレーションが再開される。論理回路７４０は不揮発性のナノチューブを基礎とするＮＯＲ回路であり、その入力は真数及び補数の形式のＡ及びＢによって起動され、その対応する出力は図７に示すように（ＡＴ＋ＢＴ）Ｃである。論理回路７４２は不揮発性ＮＡＮＤ回路であり、図７に示すように入力ＡＣ及びＢＣ及びリリースＡ及びＢで起動される場合のその出力はＡＴ＋ＢＴである。電流は切換中にのみ流れ、ＶＤＤとＧＮＤとの間にＤＣ電流は存在しない。
FIG. 7 depicts a non-volatile nanotube-based cascode voltage switch logic (CVSL)
先に論じたように、図１の４端子デバイスは、揮発性デバイスを生成するために５未満のナノチューブ長さ対間隙サイズ比で構成されてもよい。この４端子揮発性デバイスもデュアル・レールの差動論理として動作されることが可能であるが、回路への電力が中断されると論理状態を保存しない。揮発性４端子デバイスの略示は、図２Ｂに示されている。４端子揮発性デバイスは、リリース電極がメタライゼーション層等の低抵抗電気経路を介してナノチューブ・チャネル・エレメントへ接続されれば３端子揮発性デバイスとして動作される場合もある。例えば図２Ｂを参照すると、リリース端子１１２’はナノチューブ信号電極１１４’へ電気的に接続される。これは、単レール揮発性論理、デュアル・レール揮発性論理及びデュアル・レール不揮発性論理が不揮発性オペレーション用に設計されたナノチューブ交換デバイス及び揮発性オペレーション用に設計されたナノチューブ交換デバイスを使用して単一基板上で混合されることを許容する。図８Ａ乃至８Ｂは、４素子揮発性状態デバイス構成において３端子デバイスとして使用される４端子デバイスの例を示す。 As discussed above, the four terminal device of FIG. 1 may be configured with a nanotube length to gap size ratio of less than 5 to create a volatile device. This 4-terminal volatile device can also be operated as dual rail differential logic, but does not preserve the logic state when power to the circuit is interrupted. A schematic representation of a volatile 4-terminal device is shown in FIG. 2B. A four terminal volatile device may be operated as a three terminal volatile device if the release electrode is connected to the nanotube channel element via a low resistance electrical path such as a metallization layer. For example, referring to FIG. 2B, the release terminal 112 'is electrically connected to the nanotube signal electrode 114'. It uses single-rail volatile logic, dual-rail volatile logic and dual-rail non-volatile logic designed for non-volatile operation and nanotube exchange devices designed for volatile operation. Allows mixing on a single substrate. 8A-8B show an example of a four terminal device used as a three terminal device in a four element volatile state device configuration.
ナノチューブを基礎とする論理は、ダイオード、抵抗器及びトランジスタと共に、かつこれらなしで使用される場合もあれば、ＣＭＯＳ、ｂｉＣＭＯＳ、バイポーラ及び他のトランジスタ・レベル技術の一部として、またはこれらの代わりに使用される場合もある。また、ＳＲＡＭフリップ・フロップの代わりに不揮発性フリップ・フロップを使用してＮＲＡＭセルを生成してもよい。ナノチューブ・デバイス端末を相互接続するために使用される配線は、ＳｉＯ２、ポリイミド他等の適切な絶縁層を有するＡｌＣｕ、ＷまたはＣｕ配線等の従来の配線である場合も、配線に使用される単層または多層ナノチューブである場合もある。 Nanotube-based logic may be used with and without diodes, resistors and transistors, as part of CMOS, biCMOS, bipolar and other transistor level technologies, or instead Sometimes used. Also, NRAM cells may be generated using non-volatile flip-flops instead of SRAM flip-flops. The wiring used to interconnect the nanotube device terminals may be a single wiring used for wiring, even if it is a conventional wiring such as AlCu, W or Cu wiring with a suitable insulating layer such as SiO2, polyimide etc. It can be a single-walled or multi-walled nanotube.
発明者は、特殊なアプリケーション、速度、電力要件及び所望される密度に依存して、揮発性及び不揮発性または混合型のナノ電気機械的設計の追加構成を想定している。さらに発明者は、多層カーボン・ナノチューブまたはナノワイヤによるスイッチ内の接点の交換エレメントとしての使用も予見している。技術ノードのサイズが９０ｎｍから６５ｎｍへ、及び個々のナノチューブまたはナノワイヤのサイズにまで下がるにつれて、発明者は基本的な電気機械的交換エレメント及びそのオペレーションをこのようなサイズの低減に付随するスケーラブルのパフォーマンス特性を有するナノスケール・デバイスの生成へ適合させることを予見している。 The inventor contemplates additional configurations of volatile and non-volatile or mixed nanoelectromechanical designs depending on the particular application, speed, power requirements and desired density. The inventor also foresees the use of multi-walled carbon nanotubes or nanowires as contact replacement elements in switches. As the technology node size is reduced from 90 nm to 65 nm and down to the size of individual nanotubes or nanowires, the inventors have scaled the basic electromechanical exchange element and its operation to the scalable performance associated with such size reduction. It is foreseen to adapt to the generation of nanoscale devices with properties.
好適な実施形態のナノチューブ交換エレメントは、チャネルの形成及び不形成のために複数の制御装置を使用する。実施形態によっては、デバイスは不揮発性デバイスを生成するサイズで製造され、電極のうちの１つをチャネルの形成に使用し、他の電極をチャネルの不形成に使用してもよい。電極は、差動デュアル・レール入力として使用される場合もある。或いは、これらを異なる時間に設定して使用してもよい。例えば、制御電極はクロック信号の形式で使用される場合もあれば、リリース電極がクロック信号の形式として使用される場合もある。また、例えば制御電極及びリリース電極を、ナノチューブの状態が隣接する配線ノード上の電圧スパイク等の雑音ソースによって妨害され得ないように同じ電圧に配置してもよい。 The nanotube exchange element of the preferred embodiment uses multiple controllers for channel formation and non-formation. In some embodiments, the device may be manufactured in a size that creates a non-volatile device, with one of the electrodes used to form a channel and the other electrode used to form a channel. The electrode may be used as a differential dual rail input. Alternatively, these may be used at different times. For example, the control electrode may be used in the form of a clock signal, or the release electrode may be used in the form of a clock signal. Also, for example, the control electrode and the release electrode may be placed at the same voltage so that the nanotube state cannot be disturbed by noise sources such as voltage spikes on adjacent wiring nodes.
図１のデバイスは、揮発性デバイスまたは不揮発性デバイスとして設計されることが可能である。揮発性デバイスの場合、ナノチューブの伸長に起因する機械的復元力はファンデルワールス保持力より強く、制御電極またはリリース電極絶縁体とのナノチューブの機械的接触は電界が除去されると破壊される。典型的には、揮発性デバイスの場合、５対１より小さい懸垂長さ対間隙比等のナノチューブ幾何学的係数が使用される。不揮発性デバイスの場合、ナノチューブの伸長に起因する機械的復元力はファンデルワールス保持力より弱く、制御電極またはリリース電極絶縁体とのナノチューブの機械的接触は電界が除去されても破壊されないままである。典型的には、不揮発性デバイスの場合、５対１より大きく１５対１より小さい懸垂長さ対間隙比等のナノチューブ幾何学的係数が使用される。電気機械的力を発生させる印加される電界は、ナノチューブ・デバイスの状態を変えるために必要とされる。ナノチューブ及び金属と絶縁体との間のファンデルワールス力は、ナノチューブ・スイッチの製造に使用される材料の関数である。例示として、これらは、二酸化珪素及び窒化珪素等の絶縁体と、タングステン、アルミニウム、銅、ニッケル、パラジウム等の金属と、シリコン等の半導体とを含む。同じ表面積では、力は材料の幾つかの組合わせで５％未満変化し、材料の他の組合わせでは２Ｘを超える場合もあり、よって揮発性及び不揮発性オペレーションは懸垂長さ及び間隙の大きさ等の幾何学的な力及び選択される材料によって決定される。しかしながら、幾何学的サイズ及びより強い、またはより弱いファンデルワールス力を示す材料の双方を選ぶことによってデバイスを設計することは可能である。例示として、ナノチューブの懸垂長さ及び間隙高度及びファブリック層密度、制御電極の長さ、幅及び誘電層の厚さを変えてもよい。また、出力電極のサイズ及びナノチューブとの間隔を変えてもよい。また、図１に示すナノチューブ交換エレメント１００の製造中に、ファンデルワールス力を増すために特別に設計された層（図示されていない）を追加してもよい。例えば、より優れた不揮発性オペレーションのために、制御電極１１１またはリリース電極１１２に関連づけられる絶縁層上へファンデルワールス保持力を増大させる金属（電気接続されていない）、半導体（電気接続されていない）または絶縁材料の薄い（例えば５乃至１０ｎｍ）層をデバイス構成を実質的に変えることなく追加してもよい（図示されていない）。このようにして、デバイスのオペレーションを最適化するために、本例では不揮発性オペレーションを最適化すべく幾何学的寸法決め及び材料選択の双方が使用される。
The device of FIG. 1 can be designed as a volatile device or a non-volatile device. For volatile devices, the mechanical restoring force due to nanotube elongation is stronger than the van der Waals holding force, and the mechanical contact of the nanotube with the control or release electrode insulator is destroyed when the electric field is removed. Typically, for volatile devices, nanotube geometric factors such as a suspension length to gap ratio of less than 5 to 1 are used. For non-volatile devices, the mechanical restoring force due to nanotube elongation is weaker than the van der Waals holding force, and the mechanical contact of the nanotube with the control or release electrode insulator remains intact when the electric field is removed. is there. Typically, for non-volatile devices, nanotube geometric factors such as suspension length to gap ratio greater than 5: 1 and less than 15: 1 are used. An applied electric field that generates an electromechanical force is required to change the state of the nanotube device. The van der Waals forces between nanotubes and metals and insulators are a function of the materials used in the manufacture of nanotube switches. By way of example, these include insulators such as silicon dioxide and silicon nitride, metals such as tungsten, aluminum, copper, nickel, palladium, and semiconductors such as silicon. At the same surface area, the force varies by less than 5% for some combinations of materials and may exceed 2X for other combinations of materials, so volatile and non-volatile operations can be suspended length and gap size. Is determined by the geometric force and the material selected. However, it is possible to design a device by choosing both a geometric size and a material that exhibits stronger or weaker Van der Waals forces. Illustratively, the nanotube suspension length and gap height and fabric layer density, control electrode length, width and dielectric layer thickness may be varied. Further, the size of the output electrode and the interval with the nanotube may be changed. Also, during the manufacture of the
接続された出力端子を有する２つのナノチューブ交換エレメント１００を使用するインバータ等の相補回路では、インバータが１つの論理状態から別の論理状態へ変わる際にインバータ回路内の電源と接地との間に瞬間的な電流の流れが存在する可能性がある。ＣＭＯＳでは、これは、共に論理状態遷移中に実行しているＰＦＥＴ及びＮＦＥＴの双方が瞬間的にオンになると発生し、「シュートスルー」電流と呼ばれる場合がある。電気機械的インバータの場合、瞬間電流は、第２のナノチューブ・スイッチのナノチューブ・ファブリックが第２の出力構造体との導電接触を解除する前に第１のナノチューブ・スイッチのナノチューブ・ファブリックが第１の出力構造体と導電接触を行えば、論理状態の変更中に発生する可能性がある。但し、第２のナノチューブ・スイッチが第２のナノチューブ・ファブリックと第２の出力電極とを接触させる前に第１のナノチューブ・スイッチが第１のナノチューブ・ファブリックと第１の出力電極との接触を断てば、ブレークビフォアメーク型のインバータ・オペレーションが発生し、「シュートスルー」電流は最小限に抑えられるか除去される。ブレークビフォアメーク型のオペレーションを好む電気機械的デバイスは、例えば制御電極及びリリース電極によってナノチューブ交換エレメント上へ加わる力が異なるように、ナノチューブ交換エレメントを超える、または下回る異なる間隙高度で設計される場合もあり、及び／またはナノチューブ交換エレメントの行程距離は方向毎に異なり、及び／または材料は、一方の交換方向ではファンデルワールス力を増大させかつ反対方向ではファンデルワールス力を弱めるように選択（及び／または追加）される。
In a complementary circuit, such as an inverter, that uses two
例示として、図１に示すナノチューブ交換エレメント１００は、間隙Ｇ１０２が間隙Ｇ１０４より実質的に小さく（例えば５０％小さく）なるように設計してもよい。また、間隙Ｇ１０３は、ナノチューブ・エレメント１１５の接触が交換時に遅延されるようにより大きく製造される。また、例えば出力端子１１３ｃ及び１１３ｄからナノチューブ・エレメント１１５をより早く離すために、誘電厚さ及び誘電定数は、同じ印加電圧差ではリリース電極１１２とナノチューブ・エレメント１１５との間の電界が制御電極１１１とナノチューブ・エレメント１１５との間の電界より強くなるように相違させてもよい。ナノチューブ・エレメント１１５と出力電極１１３ｃ及び１１３ｄとの接触の解除を容易にするために、出力電極１１３ｃ及び１１３ｄは、小さい半径を有するように、従ってナノチューブ・エレメント１１５との接触領域における接触面積が、ナノチューブ・エレメント１１５と制御端子１１１上の絶縁体との接触サイズ（面積）より小さくなるように設計してもよい。例えば、電極１１３ｃ及び１１３ｄに使用される材料は、ナノチューブ・エレメント１１５に対するファンデルワールス力が、ナノチューブ・エレメント１１５とリリース電極１１２上の絶縁体との間のファンデルワールス力より弱くなるように選択してもよい。これらの手法及び他の手法を使用して、メークビフォアブレーク・オペレーションを優先し、よってインバータ等の回路による１つの論理状態から別の論理状態への切換に伴う「シュートスルー」電流を最小限に抑える、または除去するナノチューブ交換エレメントを設計してもよい。
By way of example, the
ナノチューブ・スイッチに使用される電極及び接点の製造に使用される材料は特定のアプリケーションに依存し、即ち、本発明のオペレーションに必要な特定の金属は存在しない。 The materials used to make the electrodes and contacts used in the nanotube switch depend on the specific application, i.e. there is no specific metal required for the operation of the present invention.
ナノチューブは、それを使用すればリボン内のナノチューブ間の内部接着強化に役立つ可能性のあるピレン等の平坦な共役炭化水素によって機能的にされることが可能である。ナノチューブの表面は、より疎水性またはより親水性の環境を作ってナノチューブ・ファブリックの基底電極面へのより優れた接着を促進するように誘導体化されることが可能である。特に、ウェーハ／基板表面の機能化は基板表面の「誘導体化」を含む。例えば、親水状態を疎水状態へ化学的に変換して、またはアミン、カルボン酸、チオールまたはスルホン酸塩等の機能グループを供給して基板の表面特性を変えることも可能である。機能化は、酸素プラズマ内で基板を酸化または灰化して基板表面から炭素及び他の不純物を取り除き、後にシランと反応される均一な反応性の酸化表面を供給する任意選択の一次ステップを包含してもよい。使用してもよいこのようなポリマの１つは、３−アミノプロピルトリエトキシシラン（ＡＰＴＳ）である。基板表面は、ナノチューブ・ファブリックを添加する前に誘導体化してもよい。 Nanotubes can be functionalized by flat conjugated hydrocarbons such as pyrene, which can help to enhance internal adhesion between the nanotubes in the ribbon. The surface of the nanotubes can be derivatized to create a more hydrophobic or more hydrophilic environment to promote better adhesion to the base electrode surface of the nanotube fabric. In particular, functionalization of the wafer / substrate surface includes “derivatization” of the substrate surface. For example, it is possible to change the surface properties of the substrate by chemically converting the hydrophilic state to a hydrophobic state or by supplying functional groups such as amines, carboxylic acids, thiols or sulfonates. Functionalization includes an optional primary step that oxidizes or ashes the substrate in an oxygen plasma to remove carbon and other impurities from the substrate surface and provides a uniform reactive oxidized surface that is subsequently reacted with silane. May be. One such polymer that may be used is 3-aminopropyltriethoxysilane (APTS). The substrate surface may be derivatized prior to adding the nanotube fabric.
単層のカーボン・ナノチューブは好適であるが、多層のカーボン・ナノチューブを使用してもよい。また、ナノチューブをナノワイヤと共に使用してもよい。本明細書で言及するナノワイヤは、単一のナノワイヤ、不織ナノワイヤの集合体、ナノクラスタ、ナノファブリック、ナノワイヤのマット他を備えるナノチューブに絡まるナノワイヤを意味するように意図されている。本発明は、任意の電子アプリケーションに使用されるナノスケールな導電エレメントの生成に関連している。 Single-walled carbon nanotubes are preferred, but multi-walled carbon nanotubes may be used. Nanotubes may also be used with nanowires. The nanowires referred to herein are intended to mean nanowires entangled with nanotubes comprising single nanowires, aggregates of non-woven nanowires, nanoclusters, nanofabrics, nanowire mats, etc. The present invention relates to the generation of nanoscale conductive elements for use in any electronic application.
下記の特許引例は、ナノチューブ・ファブリック製品及びスイッチを製造するために様々な技術に言及するものであり、本出願の譲受人に譲渡されている。これらは各々、本参照によりその全体が開示に含まれる。 The following patent references refer to various techniques for making nanotube fabric products and switches and are assigned to the assignee of the present application. Each of these is hereby incorporated by reference in its entirety.
２００３年１月１３日に出願された「カーボン・ナノチューブのフィルム、レイヤ、ファブリック、リボン、エレメント及び製品の製造方法」と題する米国特許出願第１０／３４１，００５号、
２００１年７月２５日に出願された「ナノチューブ・リボンを使用する電気機械的メモリ・アレイとその製造方法」と題する米国特許出願第０９／９１５，０９３号、
２００１年１２月２８日に出願された「電気機械的３トレース接合デバイスの製造方法」と題する米国特許出願第１０／０３３，０３２号、
２００１年１２月２８日に出願された「電気機械的３トレース接合デバイス」と題する米国特許出願第１０／０３３，３２３号、
２００２年４月２３日に出願された「ＮＴフィルム及び製品の方法」と題する米国特許出願第１０／１２８，１１７号、
２００３年１月１３日に出願された「金属薄層を使用してカーボン・ナノチューブのフィルム、レイヤ、ファブリック、リボン、エレメント及び製品を製造する方法」と題する米国特許出願第１０／３４１，０５５号、
２００３年１月１３日に出願された「予め製造されたナノチューブを使用してカーボン・ナノチューブのフィルム、レイヤ、ファブリック、リボン、エレメント及び製品を製造する方法」と題する米国特許出願第１０／３４１，０５４号、
２００３年１月１３日に出願された「カーボン・ナノチューブのフィルム、レイヤ、ファブリック、リボン、エレメント及び製品」と題する米国特許出願第１０／３４１，１３０号、
２００４年２月１１日に出願された「水平に位置決めされるナノファブリック製品を有するデバイスとその製造方法」と題する米国特許出願第１０／７７６，０５９号、
２００４年２月１１日に出願された「垂直に位置決めされるナノファブリック製品を有するデバイスとその製造方法」と題する米国特許出願第１０／７７６，５７２号。
US patent application Ser. No. 10 / 341,005, filed Jan. 13, 2003, entitled “Method of Manufacturing Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements, and Products”;
US patent application Ser. No. 09 / 915,093 entitled “Electromechanical Memory Array Using Nanotube Ribbon and Method of Manufacturing the Same” filed on July 25, 2001;
US patent application Ser. No. 10 / 033,032, entitled “Method of Manufacturing Electromechanical 3 Trace Junction Device” filed on Dec. 28, 2001;
US patent application Ser. No. 10 / 033,323, filed Dec. 28, 2001, entitled “electromechanical three-trace bonding device”;
US patent application Ser. No. 10 / 128,117, filed Apr. 23, 2002, entitled “NT Film and Product Method”;
US patent application Ser. No. 10 / 341,055, filed Jan. 13, 2003, entitled “Method of Manufacturing Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements, and Products Using Thin Metallic Layers” ,
US patent application Ser. No. 10/341, filed Jan. 13, 2003 entitled “Method of Manufacturing Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements, and Products Using Prefabricated Nanotubes” 054,
US patent application Ser. No. 10 / 341,130 entitled “Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements and Products,” filed on January 13, 2003,
US patent application Ser. No. 10 / 776,059 entitled “Devices with Horizontally Positioned Nanofabric Products and Method of Manufacturing the Same” filed on Feb. 11, 2004;
US patent application Ser. No. 10 / 776,572, filed Feb. 11, 2004, entitled “Devices with vertically positioned nanofabric products and methods for their manufacture”.
本発明は、その精神または本質的特徴を逸脱することなく、例えば特定形式で具現化されることが可能である。従って、上述の実施形態は限定的でなく例示的であるとされるべきものであり、本発明の範囲は上述の明細書本文ではなく添付の請求の範囲によって指示されるものである。従って、請求の範囲と等価の意味及び範囲内にある全ての変更は本発明に包含されるものとする。 The present invention can be embodied, for example, in a specific form without departing from the spirit or essential characteristics thereof. Accordingly, the above embodiments are to be regarded as illustrative rather than limiting, and the scope of the present invention is indicated by the appended claims rather than by the foregoing specification text. Accordingly, all modifications that come within the meaning and range of equivalency of the claims are intended to be embraced by the present invention.
Claims (40)
入力ノードと、
出力ノードと、
少なくとも１つの導電ナノチューブを有するナノチューブ・チャネル・エレメントと、
上記ナノチューブ・チャネル・エレメントに関連して、上記入力ノードと上記出力ノードとの間に導電性のチャネルを制御可能式に形成しかつ形成しないように配置される制御構造体とを備え、上記チャネルは少なくとも上記ナノチューブ・チャネル・エレメントを含み、
上記出力ノードは、チャネルの形成が実質的に上記出力ノードの電気的状態によって影響されないように構成されかつ配置される交換エレメント。 An exchange element,
An input node;
An output node;
A nanotube channel element having at least one conductive nanotube;
In connection with the nanotube channel element, a control structure disposed controllably between and without forming a conductive channel between the input node and the output node; and Includes at least the nanotube channel element,
The output node is configured and arranged such that channel formation is substantially unaffected by the electrical state of the output node.
少なくとも１つの差動入力端子セット及び出力端子と、
上記少なくとも１つの差動入力端子セットと上記出力端子との間に電気的に配置されるナノチューブ交換エレメントのネットワークとを備え、
上記ナノチューブ交換エレメントのネットワークは、上記少なくとも１つの差動入力端子セットに対してブール信号のブール関数変換を達成するブール論理回路。 A Boolean logic circuit,
At least one differential input terminal set and an output terminal;
A nanotube exchange element network electrically disposed between the at least one differential input terminal set and the output terminal;
The network of nanotube exchange elements is a Boolean logic circuit that achieves a Boolean function transformation of a Boolean signal for the at least one differential input terminal set.
少なくとも１つの入力端子及び出力端子と、
上記少なくとも１つの入力端子と上記出力端子との間に電気的に配置されるナノチューブ交換エレメントのネットワークとを備え、
上記ナノチューブ交換エレメントのネットワークは、上記少なくとも１つの入力端子に対してブール信号のブール関数変換を達成し、上記ナノチューブ交換エレメントの少なくとも１つは情報状態を不揮発式に保持する能力があるブール論理回路。 A Boolean logic circuit,
At least one input terminal and output terminal;
A network of nanotube exchange elements electrically disposed between the at least one input terminal and the output terminal;
The network of nanotube exchange elements achieves a Boolean function transformation of a Boolean signal to the at least one input terminal, and at least one of the nanotube exchange elements is capable of holding an information state in a nonvolatile manner .
出力ノードと、
少なくとも１つの導電ナノチューブを有するナノチューブ・チャネル・エレメントと、
上記ナノチューブ・チャネル・エレメントに関連して、上記出力への導電チャネルを制御可能式に形成するように配置される制御電極と、
上記ナノチューブ・チャネル・エレメントに関連して、上記出力への導電チャネルを制御可能式に形成しないように配置されるリリース電極と、を備え、
上記ブール論理回路の差動入力端子のうちの第１のものは上記第１及び第２のナノチューブ交換エレメントの制御電極と電気的に連絡している状態にあり、
上記ブール論理回路の差動入力端子のうちの第２のものは上記第１及び第２のナノチューブ交換エレメントのリリース電極と電気的に連絡している状態にあり、
上記第１及び第２のナノチューブ交換エレメントの出力ノードは互いに、及び上記ブール論理回路の出力端子へ電気的に結合され、
上記第１のナノチューブ交換エレメントのナノチューブ・チャネル・エレメントは論理真の値と電気的に連絡している状態にあり、上記第２のナノチューブ交換エレメントのナノチューブ・チャネル・エレメントは論理偽の値と電気的に連絡している状態にある請求項２１記載のブール論理回路。 The network of nanotube exchange elements includes first and second nanotube exchange elements, each nanotube exchange element comprising:
An output node;
A nanotube channel element having at least one conductive nanotube;
A control electrode arranged to controllably form a conductive channel to the output in relation to the nanotube channel element;
In conjunction with the nanotube channel element, a release electrode arranged to controllably form a conductive channel to the output; and
A first one of the differential input terminals of the Boolean logic circuit is in electrical communication with the control electrodes of the first and second nanotube exchange elements;
A second one of the differential input terminals of the Boolean logic circuit is in electrical communication with the release electrodes of the first and second nanotube exchange elements;
The output nodes of the first and second nanotube exchange elements are electrically coupled to each other and to the output terminals of the Boolean logic circuit;
The nanotube channel element of the first nanotube exchange element is in electrical communication with a logical true value, and the nanotube channel element of the second nanotube exchange element is in electrical communication with a logical false value. The Boolean logic circuit of claim 21 in a state of being in communication.
出力ノードと、
少なくとも１つの導電ナノチューブを有するナノチューブ・チャネル・エレメントと、
上記ナノチューブ・チャネル・エレメントに関連して、上記出力ノードへの導電チャネルを制御可能式に形成するように配置される制御電極と、
上記ナノチューブ・チャネル・エレメントに関連して、上記出力ノードへの導電チャネルを制御可能式に形成しないように配置されるリリース電極と、を備え、
上記ブール論理回路の入力端子は上記第１及び第２のナノチューブ交換エレメントの制御電極と電気的に連絡している状態にあり、
リリース信号は上記第１及び第２のナノチューブ交換エレメントのリリース電極と電気的に連絡している状態にあり、
上記第１及び第２のナノチューブ交換エレメントの出力ノードは互いに、及び上記ブール論理回路の出力端子へ電気的に結合され、
上記第１のナノチューブ交換エレメントのナノチューブ・チャネル・エレメントは論理真の値と電気的に連絡している状態にあり、上記第２のナノチューブ交換エレメントのナノチューブ・チャネル・エレメントは論理偽の値と電気的に連絡している状態にある請求項２６記載のブール論理回路。 The network of nanotube exchange elements includes first and second nanotube exchange elements, each nanotube exchange element comprising:
An output node;
A nanotube channel element having at least one conductive nanotube;
A control electrode arranged to controllably form a conductive channel to the output node in relation to the nanotube channel element;
A release electrode arranged to controllably form a conductive channel to the output node in connection with the nanotube channel element;
The input terminal of the Boolean logic circuit is in electrical communication with the control electrodes of the first and second nanotube exchange elements;
A release signal is in electrical communication with the release electrodes of the first and second nanotube exchange elements;
The output nodes of the first and second nanotube exchange elements are electrically coupled to each other and to the output terminals of the Boolean logic circuit;
The nanotube channel element of the first nanotube exchange element is in electrical communication with a logical true value, and the nanotube channel element of the second nanotube exchange element is in electrical communication with a logical false value. 27. The Boolean logic circuit of claim 26 in a state of being in communication.
少なくとも１つの入力端子及び出力端子と、
第１及び第２のインバータ回路とを備え、各インバータ回路は、入力ノードと、出力ノードと、少なくとも１つの導電ナノチューブを有するナノチューブ・チャネル・エレメントと、上記ナノチューブ・チャネル・エレメントと相対配置される、上記出力ノードへの導電チャネルを制御可能式に形成するための制御電極と、上記ナノチューブ・チャネル・エレメントと相対配置される、上記出力ノードへの導電チャネルを制御可能式に形成しないためのリリース電極とを有するナノチューブ交換エレメントを含み、
上記第１のインバータ回路の出力ノードは上記第２のインバータ回路の制御電極へ結合され、上記第２のインバータ回路の出力ノードは上記第１のインバータ回路の制御電極へ結合されるラッチ回路。 A latch circuit,
At least one input terminal and output terminal;
First and second inverter circuits, each inverter circuit being positioned relative to an input node, an output node, a nanotube channel element having at least one conductive nanotube, and the nanotube channel element A control electrode for controllably forming a conductive channel to the output node and a release for not controllably forming a conductive channel to the output node positioned relative to the nanotube channel element A nanotube exchange element having an electrode,
An output node of the first inverter circuit is coupled to a control electrode of the second inverter circuit, and an output node of the second inverter circuit is coupled to a control electrode of the first inverter circuit.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49488903P | 2003-08-13 | 2003-08-13 | |
| US56133004P | 2004-04-12 | 2004-04-12 | |
| PCT/US2004/027455 WO2005048296A2 (en) | 2003-08-13 | 2004-08-12 | Nanotube-based switching elements with multiple controls and circuits made from same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007502545A true JP2007502545A (en) | 2007-02-08 |
Family
ID=34594565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006523453A Ceased JP2007502545A (en) | 2003-08-13 | 2004-08-12 | Nanotube-based exchange element with a plurality of control devices and circuit produced from said element |
Country Status (7)
| Country | Link |
|---|---|
| US (6) | US20050035786A1 (en) |
| EP (1) | EP1665278A4 (en) |
| JP (1) | JP2007502545A (en) |
| CA (1) | CA2535634A1 (en) |
| HK (1) | HK1138101A1 (en) |
| TW (1) | TWI355073B (en) |
| WO (1) | WO2005048296A2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076938A (en) * | 2008-10-17 | 2009-04-09 | National Chiao Tung Univ | Transistor structure having suspended nanowire channel, and its manufacturing method |
| JP2010515241A (en) * | 2006-08-08 | 2010-05-06 | ナンテロ，インク． | Memory device and its array using crosspoint switch and non-volatile nanotube block |
| JP2011512666A (en) * | 2008-02-14 | 2011-04-21 | キャベンディッシュ・キネティックス・リミテッド | Bit cell and array configuration of a three-terminal programmable memory |
| CN105810750A (en) * | 2014-12-29 | 2016-07-27 | 中芯国际集成电路制造(上海)有限公司 | Carbon nanotube neuron device and manufacturing method thereof |
Families Citing this family (126)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6924538B2 (en) * | 2001-07-25 | 2005-08-02 | Nantero, Inc. | Devices having vertically-disposed nanofabric articles and methods of making the same |
| US7259410B2 (en) * | 2001-07-25 | 2007-08-21 | Nantero, Inc. | Devices having horizontally-disposed nanofabric articles and methods of making the same |
| US6835591B2 (en) * | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US6919592B2 (en) | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US6706402B2 (en) * | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US6784028B2 (en) | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| US7176505B2 (en) * | 2001-12-28 | 2007-02-13 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US7335395B2 (en) * | 2002-04-23 | 2008-02-26 | Nantero, Inc. | Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6933222B2 (en) * | 2003-01-02 | 2005-08-23 | Intel Corporation | Microcircuit fabrication and interconnection |
| US7560136B2 (en) * | 2003-01-13 | 2009-07-14 | Nantero, Inc. | Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US7858185B2 (en) * | 2003-09-08 | 2010-12-28 | Nantero, Inc. | High purity nanotube fabrics and films |
| US7294877B2 (en) | 2003-03-28 | 2007-11-13 | Nantero, Inc. | Nanotube-on-gate FET structures and applications |
| WO2004088719A2 (en) * | 2003-03-28 | 2004-10-14 | Nantero, Inc. | Nanotube-on-gate fet structures and applications |
| US7780918B2 (en) * | 2003-05-14 | 2010-08-24 | Nantero, Inc. | Sensor platform using a horizontally oriented nanotube element |
| US7211854B2 (en) * | 2003-06-09 | 2007-05-01 | Nantero, Inc. | Field effect devices having a gate controlled via a nanotube switching element |
| US7274064B2 (en) * | 2003-06-09 | 2007-09-25 | Nanatero, Inc. | Non-volatile electromechanical field effect devices and circuits using same and methods of forming same |
| JP3731589B2 (en) * | 2003-07-18 | 2006-01-05 | ソニー株式会社 | Imaging device and synchronization signal generator |
| US7115960B2 (en) * | 2003-08-13 | 2006-10-03 | Nantero, Inc. | Nanotube-based switching elements |
| CN1868002B (en) * | 2003-08-13 | 2011-12-14 | 南泰若股份有限公司 | Nanotube-based switching elements with multiple controls and circuits made from same |
| US7583526B2 (en) * | 2003-08-13 | 2009-09-01 | Nantero, Inc. | Random access memory including nanotube switching elements |
| US7289357B2 (en) * | 2003-08-13 | 2007-10-30 | Nantero, Inc. | Isolation structure for deflectable nanotube elements |
| WO2005017967A2 (en) * | 2003-08-13 | 2005-02-24 | Nantero, Inc. | Nanotube device structure and methods of fabrication |
| US7245520B2 (en) * | 2004-08-13 | 2007-07-17 | Nantero, Inc. | Random access memory including nanotube switching elements |
| CA2535634A1 (en) * | 2003-08-13 | 2005-05-26 | Nantero, Inc | Nanotube-based switching elements with multiple controls and circuits made from same |
| US7504051B2 (en) * | 2003-09-08 | 2009-03-17 | Nantero, Inc. | Applicator liquid for use in electronic manufacturing processes |
| US7375369B2 (en) * | 2003-09-08 | 2008-05-20 | Nantero, Inc. | Spin-coatable liquid for formation of high purity nanotube films |
| US7528437B2 (en) * | 2004-02-11 | 2009-05-05 | Nantero, Inc. | EEPROMS using carbon nanotubes for cell storage |
| US7508039B2 (en) * | 2004-05-04 | 2009-03-24 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Portland State University | Carbon nanotube (CNT) multiplexers, circuits, and actuators |
| KR100620658B1 (en) * | 2004-05-17 | 2006-09-14 | 주식회사 하이닉스반도체 | Nano tube cell and cell array circuit having the nano tube cell and double bitline sensing architecture |
| EP1751765A4 (en) * | 2004-05-24 | 2009-05-20 | Univ Boston | Controllable nanomechanical memory element |
| US7658869B2 (en) * | 2004-06-03 | 2010-02-09 | Nantero, Inc. | Applicator liquid containing ethyl lactate for preparation of nanotube films |
| US7556746B2 (en) * | 2004-06-03 | 2009-07-07 | Nantero, Inc. | Method of making an applicator liquid for electronics fabrication process |
| US7709880B2 (en) * | 2004-06-09 | 2010-05-04 | Nantero, Inc. | Field effect devices having a gate controlled via a nanotube switching element |
| US7652342B2 (en) * | 2004-06-18 | 2010-01-26 | Nantero, Inc. | Nanotube-based transfer devices and related circuits |
| US7329931B2 (en) * | 2004-06-18 | 2008-02-12 | Nantero, Inc. | Receiver circuit using nanotube-based switches and transistors |
| US7161403B2 (en) * | 2004-06-18 | 2007-01-09 | Nantero, Inc. | Storage elements using nanotube switching elements |
| US7330709B2 (en) * | 2004-06-18 | 2008-02-12 | Nantero, Inc. | Receiver circuit using nanotube-based switches and logic |
| US7164744B2 (en) * | 2004-06-18 | 2007-01-16 | Nantero, Inc. | Nanotube-based logic driver circuits |
| US7288970B2 (en) * | 2004-06-18 | 2007-10-30 | Nantero, Inc. | Integrated nanotube and field effect switching device |
| US7167026B2 (en) * | 2004-06-18 | 2007-01-23 | Nantero, Inc. | Tri-state circuit using nanotube switching elements |
| TWI399864B (en) * | 2004-09-16 | 2013-06-21 | Nantero Inc | Light emitters using nanotubes and methods of making same |
| WO2006137876A2 (en) * | 2004-09-22 | 2006-12-28 | Nantero, Inc. | Random access memory including nanotube switching elements |
| WO2006137926A2 (en) * | 2004-11-02 | 2006-12-28 | Nantero, Inc. | Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches |
| US20100147657A1 (en) * | 2004-11-02 | 2010-06-17 | Nantero, Inc. | Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches |
| CA2590684A1 (en) | 2004-12-16 | 2006-06-22 | Nantero, Inc. | Aqueous carbon nanotube applicator liquids and methods for producing applicator liquids thereof |
| US20060141678A1 (en) * | 2004-12-29 | 2006-06-29 | Stephen Montgomery | Forming a nanotube switch and structures formed thereby |
| US8362525B2 (en) * | 2005-01-14 | 2013-01-29 | Nantero Inc. | Field effect device having a channel of nanofabric and methods of making same |
| US7824946B1 (en) | 2005-03-11 | 2010-11-02 | Nantero, Inc. | Isolated metal plug process for use in fabricating carbon nanotube memory cells |
| US9287356B2 (en) | 2005-05-09 | 2016-03-15 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
| US8013363B2 (en) * | 2005-05-09 | 2011-09-06 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
| US7782650B2 (en) * | 2005-05-09 | 2010-08-24 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
| TWI324773B (en) * | 2005-05-09 | 2010-05-11 | Nantero Inc | Non-volatile shadow latch using a nanotube switch |
| US8513768B2 (en) * | 2005-05-09 | 2013-08-20 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
| US7781862B2 (en) * | 2005-05-09 | 2010-08-24 | Nantero, Inc. | Two-terminal nanotube devices and systems and methods of making same |
| US8217490B2 (en) * | 2005-05-09 | 2012-07-10 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
| US7479654B2 (en) * | 2005-05-09 | 2009-01-20 | Nantero, Inc. | Memory arrays using nanotube articles with reprogrammable resistance |
| US9911743B2 (en) | 2005-05-09 | 2018-03-06 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
| US8183665B2 (en) | 2005-11-15 | 2012-05-22 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
| US8008745B2 (en) * | 2005-05-09 | 2011-08-30 | Nantero, Inc. | Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements |
| US7394687B2 (en) * | 2005-05-09 | 2008-07-01 | Nantero, Inc. | Non-volatile-shadow latch using a nanotube switch |
| US8102018B2 (en) * | 2005-05-09 | 2012-01-24 | Nantero Inc. | Nonvolatile resistive memories having scalable two-terminal nanotube switches |
| US7835170B2 (en) * | 2005-05-09 | 2010-11-16 | Nantero, Inc. | Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks |
| US9196615B2 (en) * | 2005-05-09 | 2015-11-24 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
| US7598127B2 (en) * | 2005-05-12 | 2009-10-06 | Nantero, Inc. | Nanotube fuse structure |
| US7915122B2 (en) * | 2005-06-08 | 2011-03-29 | Nantero, Inc. | Self-aligned cell integration scheme |
| US7541216B2 (en) * | 2005-06-09 | 2009-06-02 | Nantero, Inc. | Method of aligning deposited nanotubes onto an etched feature using a spacer |
| US7402770B2 (en) * | 2005-06-10 | 2008-07-22 | Lsi Logic Corporation | Nano structure electrode design |
| US20060292716A1 (en) * | 2005-06-27 | 2006-12-28 | Lsi Logic Corporation | Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes |
| US7538040B2 (en) * | 2005-06-30 | 2009-05-26 | Nantero, Inc. | Techniques for precision pattern transfer of carbon nanotubes from photo mask to wafers |
| KR100723384B1 (en) * | 2005-09-06 | 2007-05-30 | 삼성에스디아이 주식회사 | Nano wire electromechanical device and fabrication method of the same |
| CA2621103C (en) * | 2005-09-06 | 2015-11-03 | Nantero, Inc. | Nanotube fabric-based sensor systems and methods of making same |
| US7446044B2 (en) * | 2005-09-19 | 2008-11-04 | California Institute Of Technology | Carbon nanotube switches for memory, RF communications and sensing applications, and methods of making the same |
| JP5037804B2 (en) * | 2005-09-30 | 2012-10-03 | 富士通株式会社 | Electronic devices using vertically aligned carbon nanotubes |
| US7525833B2 (en) * | 2005-10-21 | 2009-04-28 | Hewlett-Packard Development Company, L.P. | Nanoscale shift register and signal demultiplexing using microscale/nanoscale shift registers |
| US7885103B2 (en) * | 2005-11-22 | 2011-02-08 | Agate Logic, Inc. | Non-volatile electromechanical configuration bit array |
| US8063455B2 (en) * | 2005-11-22 | 2011-11-22 | Agate Logic, Inc. | Multi-terminal electromechanical nanocsopic switching device with control and release electrodes |
| US7385839B2 (en) * | 2005-12-01 | 2008-06-10 | International Business Machines Corporation | Memory devices using carbon nanotube (CNT) technologies |
| WO2007130919A2 (en) * | 2006-05-01 | 2007-11-15 | The Regents Of The University Of California | Nano-electro-mechanical memory cells and devices |
| US7781267B2 (en) * | 2006-05-19 | 2010-08-24 | International Business Machines Corporation | Enclosed nanotube structure and method for forming |
| GB0618045D0 (en) * | 2006-09-13 | 2006-10-25 | Cavendish Kinetics Ltd | Non-volatile memory bitcell |
| WO2008039372A2 (en) * | 2006-09-22 | 2008-04-03 | Carnegie Mellon University | Assembling and applying nano-electro-mechanical systems |
| KR100834829B1 (en) * | 2006-12-19 | 2008-06-03 | 삼성전자주식회사 | Multi-bit electro-mechanical memory device and method manufacturing the same |
| US8110883B2 (en) | 2007-03-12 | 2012-02-07 | Nantero Inc. | Electromagnetic and thermal sensors using carbon nanotubes and methods of making same |
| US8115187B2 (en) * | 2007-05-22 | 2012-02-14 | Nantero, Inc. | Triodes using nanofabric articles and methods of making the same |
| US8134220B2 (en) | 2007-06-22 | 2012-03-13 | Nantero Inc. | Two-terminal nanotube devices including a nanotube bridge and methods of making same |
| US7701013B2 (en) * | 2007-07-10 | 2010-04-20 | International Business Machines Corporation | Nanoelectromechanical transistors and methods of forming same |
| US7550354B2 (en) * | 2007-07-11 | 2009-06-23 | International Business Machines Corporation | Nanoelectromechanical transistors and methods of forming same |
| US7911234B1 (en) * | 2007-09-28 | 2011-03-22 | The Board Of Trustees Of The Leland Stanford Junior University | Nanotube logic circuits |
| EP2062515B1 (en) * | 2007-11-20 | 2012-08-29 | So, Kwok Kuen | Bowl and basket assembly and salad spinner incorporating such an assembly |
| US7612270B1 (en) * | 2008-04-09 | 2009-11-03 | International Business Machines Corporation | Nanoelectromechanical digital inverter |
| US20090273962A1 (en) * | 2008-04-30 | 2009-11-05 | Cavendish Kinetics Inc. | Four-terminal multiple-time programmable memory bitcell and array architecture |
| US8587989B2 (en) * | 2008-06-20 | 2013-11-19 | Nantero Inc. | NRAM arrays with nanotube blocks, nanotube traces, and nanotube planes and methods of making same |
| US8222127B2 (en) * | 2008-07-18 | 2012-07-17 | Micron Technology, Inc. | Methods of forming structures having nanotubes extending between opposing electrodes and structures including same |
| US9263126B1 (en) | 2010-09-01 | 2016-02-16 | Nantero Inc. | Method for dynamically accessing and programming resistive change element arrays |
| US8541843B2 (en) * | 2008-08-14 | 2013-09-24 | Nantero Inc. | Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same |
| EP2329203A2 (en) * | 2008-10-02 | 2011-06-08 | Carrier Corporation | Refrigerant system with adaptive hot gas reheat |
| US7915637B2 (en) | 2008-11-19 | 2011-03-29 | Nantero, Inc. | Switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same |
| KR101539669B1 (en) * | 2008-12-16 | 2015-07-27 | 삼성전자주식회사 | Method of forming core-shell type structure and method of manufacturing transistor using the same |
| KR20100094192A (en) * | 2009-02-18 | 2010-08-26 | 삼성전자주식회사 | Static random access memory using carbon nanotube thin films |
| US8253171B1 (en) | 2009-08-27 | 2012-08-28 | Lockheed Martin Corporation | Two terminal nanotube switch, memory array incorporating the same and method of making |
| US8350360B1 (en) | 2009-08-28 | 2013-01-08 | Lockheed Martin Corporation | Four-terminal carbon nanotube capacitors |
| US20110056812A1 (en) * | 2009-09-08 | 2011-03-10 | Kaul Anupama B | Nano-electro-mechanical switches using three-dimensional sidewall-conductive carbon nanofibers and method for making the same |
| US8351239B2 (en) * | 2009-10-23 | 2013-01-08 | Nantero Inc. | Dynamic sense current supply circuit and associated method for reading and characterizing a resistive memory array |
| US8729412B2 (en) | 2009-11-11 | 2014-05-20 | University Of Utah Research Foundation | Nanoelectromechanical logic devices |
| US9234979B2 (en) | 2009-12-08 | 2016-01-12 | Magna Closures Inc. | Wide activation angle pinch sensor section |
| US8493081B2 (en) | 2009-12-08 | 2013-07-23 | Magna Closures Inc. | Wide activation angle pinch sensor section and sensor hook-on attachment principle |
| US8222704B2 (en) * | 2009-12-31 | 2012-07-17 | Nantero, Inc. | Compact electrical switching devices with nanotube elements, and methods of making same |
| US8435798B2 (en) * | 2010-01-13 | 2013-05-07 | California Institute Of Technology | Applications and methods of operating a three-dimensional nano-electro-mechanical resonator and related devices |
| US8405189B1 (en) | 2010-02-08 | 2013-03-26 | Lockheed Martin Corporation | Carbon nanotube (CNT) capacitors and devices integrated with CNT capacitors |
| US9362390B2 (en) | 2010-02-22 | 2016-06-07 | Nantero, Inc. | Logic elements comprising carbon nanotube field effect transistor (CNTFET) devices and methods of making same |
| US8125824B1 (en) | 2010-09-02 | 2012-02-28 | Lockheed Martin Corporation | Nanotube random access memory (NRAM) and transistor integration |
| SG180162A1 (en) | 2010-11-04 | 2012-05-30 | Agency Science Tech & Res | A switching device and a method for forming a switching device |
| TWI419834B (en) * | 2011-01-10 | 2013-12-21 | Nat Univ Kaohsiung | Semiconductor device having circuit of embedded induced magnetic field used as carbon nanotube switch |
| US8611137B2 (en) * | 2011-11-23 | 2013-12-17 | Altera Corporation | Memory elements with relay devices |
| US8564027B2 (en) * | 2012-01-27 | 2013-10-22 | International Business Machines Corporation | Nano-devices formed with suspended graphene membrane |
| US9111634B2 (en) * | 2012-07-13 | 2015-08-18 | Freescale Semiconductor, Inc. | Methods and structures for multiport memory devices |
| US9007732B2 (en) | 2013-03-15 | 2015-04-14 | Nantero Inc. | Electrostatic discharge protection circuits using carbon nanotube field effect transistor (CNTFET) devices and methods of making same |
| US10654718B2 (en) * | 2013-09-20 | 2020-05-19 | Nantero, Inc. | Scalable nanotube fabrics and methods for making same |
| EP2887354B1 (en) | 2013-12-20 | 2019-08-07 | IMEC vzw | Nano-electro-mechanical based memory |
| EP2887355A1 (en) * | 2013-12-20 | 2015-06-24 | IMEC vzw | Data storage cell and memory arrangement |
| US9299430B1 (en) | 2015-01-22 | 2016-03-29 | Nantero Inc. | Methods for reading and programming 1-R resistive change element arrays |
| US9934848B2 (en) | 2016-06-07 | 2018-04-03 | Nantero, Inc. | Methods for determining the resistive states of resistive change elements |
| US9941001B2 (en) | 2016-06-07 | 2018-04-10 | Nantero, Inc. | Circuits for determining the resistive states of resistive change elements |
| US10748608B2 (en) * | 2018-10-12 | 2020-08-18 | At&T Intellectual Property I, L.P. | Memristive device and method based on ion migration over one or more nanowires |
| CN110197829B (en) * | 2019-05-28 | 2021-06-11 | 华中科技大学 | 3D NAND flash memory device and preparation method of coated silicon nanotube thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445006B1 (en) * | 1995-12-20 | 2002-09-03 | Advanced Technology Materials, Inc. | Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same |
| JP2003504857A (en) * | 1999-07-02 | 2003-02-04 | プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ | Apparatus using nanoscopic wire, array, and method of manufacturing the same |
Family Cites Families (138)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US725520A (en) * | 1902-08-06 | 1903-04-14 | Frederick C Weber | Method of reducing metallic oxids with metallic aluminium. |
| US3332301A (en) | 1964-11-24 | 1967-07-25 | Origineers Inc | Gear drive |
| US3303205A (en) | 1965-04-01 | 1967-02-07 | Merck & Co Inc | Process for introduction of a hydroxyalkyl substituent at the 17 position in steroidcompounds |
| JPS51129144A (en) | 1975-05-02 | 1976-11-10 | Toshiba Corp | Memory divice of non volatile information |
| US4128773A (en) * | 1977-11-07 | 1978-12-05 | Hughes Aircraft Company | Volatile/non-volatile logic latch circuit |
| US4460978A (en) * | 1981-11-19 | 1984-07-17 | Mostek Corporation | Nonvolatile static random access memory cell |
| CH670914A5 (en) | 1986-09-10 | 1989-07-14 | Landis & Gyr Ag | |
| JP2930168B2 (en) | 1992-10-09 | 1999-08-03 | シャープ株式会社 | Driving method of ferroelectric memory device |
| GB9309327D0 (en) * | 1993-05-06 | 1993-06-23 | Smith Charles G | Bi-stable memory element |
| US5578976A (en) * | 1995-06-22 | 1996-11-26 | Rockwell International Corporation | Micro electromechanical RF switch |
| US5682345A (en) | 1995-07-28 | 1997-10-28 | Micron Quantum Devices, Inc. | Non-volatile data storage unit method of controlling same |
| US6183714B1 (en) * | 1995-09-08 | 2001-02-06 | Rice University | Method of making ropes of single-wall carbon nanotubes |
| US5818748A (en) | 1995-11-21 | 1998-10-06 | International Business Machines Corporation | Chip function separation onto separate stacked chips |
| US6122191A (en) * | 1996-05-01 | 2000-09-19 | Cypress Semiconductor Corporation | Semiconductor non-volatile device including embedded non-volatile elements |
| US6809462B2 (en) | 2000-04-05 | 2004-10-26 | Sri International | Electroactive polymer sensors |
| US6159620A (en) * | 1997-03-31 | 2000-12-12 | The Regents Of The University Of California | Single-electron solid state electronic device |
| US6011744A (en) | 1997-07-16 | 2000-01-04 | Altera Corporation | Programmable logic device with multi-port memory |
| US6221330B1 (en) | 1997-08-04 | 2001-04-24 | Hyperion Catalysis International Inc. | Process for producing single wall nanotubes using unsupported metal catalysts |
| ATA119098A (en) | 1998-07-09 | 1999-05-15 | Ims Ionen Mikrofab Syst | METHOD FOR PRODUCING A CARBON FILM ON A SUBSTRATE |
| US6097243A (en) | 1998-07-21 | 2000-08-01 | International Business Machines Corporation | Device and method to reduce power consumption in integrated semiconductor devices using a low power groggy mode |
| US6097241A (en) | 1998-07-21 | 2000-08-01 | International Business Machines Corporation | ASIC low power activity detector to change threshold voltage |
| US6346189B1 (en) | 1998-08-14 | 2002-02-12 | The Board Of Trustees Of The Leland Stanford Junior University | Carbon nanotube structures made using catalyst islands |
| US7416699B2 (en) | 1998-08-14 | 2008-08-26 | The Board Of Trustees Of The Leland Stanford Junior University | Carbon nanotube devices |
| US6232706B1 (en) * | 1998-11-12 | 2001-05-15 | The Board Of Trustees Of The Leland Stanford Junior University | Self-oriented bundles of carbon nanotubes and method of making same |
| US6472705B1 (en) | 1998-11-18 | 2002-10-29 | International Business Machines Corporation | Molecular memory & logic |
| US6250984B1 (en) | 1999-01-25 | 2001-06-26 | Agere Systems Guardian Corp. | Article comprising enhanced nanotube emitter structure and process for fabricating article |
| WO2000048195A1 (en) | 1999-02-12 | 2000-08-17 | Board Of Trustees Operating Michigan State University | Nanocapsules containing charged particles, their uses and methods of forming the same |
| US6160230A (en) * | 1999-03-01 | 2000-12-12 | Raytheon Company | Method and apparatus for an improved single pole double throw micro-electrical mechanical switch |
| US6128214A (en) * | 1999-03-29 | 2000-10-03 | Hewlett-Packard | Molecular wire crossbar memory |
| US6518156B1 (en) | 1999-03-29 | 2003-02-11 | Hewlett-Packard Company | Configurable nanoscale crossbar electronic circuits made by electrochemical reaction |
| US6559468B1 (en) | 1999-03-29 | 2003-05-06 | Hewlett-Packard Development Company Lp | Molecular wire transistor (MWT) |
| US6256767B1 (en) * | 1999-03-29 | 2001-07-03 | Hewlett-Packard Company | Demultiplexer for a molecular wire crossbar network (MWCN DEMUX) |
| US6314019B1 (en) | 1999-03-29 | 2001-11-06 | Hewlett-Packard Company | Molecular-wire crossbar interconnect (MWCI) for signal routing and communications |
| US6345362B1 (en) | 1999-04-06 | 2002-02-05 | International Business Machines Corporation | Managing Vt for reduced power using a status table |
| US6198655B1 (en) | 1999-12-10 | 2001-03-06 | The Regents Of The University Of California | Electrically addressable volatile non-volatile molecular-based switching devices |
| EP1247089B1 (en) | 1999-12-15 | 2008-07-23 | Board Of Trustees Of The Leland Stanford Junior University | Carbon nanotube devices |
| US6346846B1 (en) | 1999-12-17 | 2002-02-12 | International Business Machines Corporation | Methods and apparatus for blowing and sensing antifuses |
| JP3572329B2 (en) | 1999-12-22 | 2004-09-29 | エルピーダメモリ株式会社 | A data latch circuit and an operation method of the data latch circuit. |
| US6625740B1 (en) | 2000-01-13 | 2003-09-23 | Cirrus Logic, Inc. | Dynamically activating and deactivating selected circuit blocks of a data processing integrated circuit during execution of instructions according to power code bits appended to selected instructions |
| US7335603B2 (en) | 2000-02-07 | 2008-02-26 | Vladimir Mancevski | System and method for fabricating logic devices comprising carbon nanotube transistors |
| US7139743B2 (en) * | 2000-04-07 | 2006-11-21 | Washington University | Associative database scanning and information retrieval using FPGA devices |
| EP1170799A3 (en) | 2000-07-04 | 2009-04-01 | Infineon Technologies AG | Electronic device and method of manufacture of an electronic device |
| GB2364933B (en) | 2000-07-18 | 2002-12-31 | Lg Electronics Inc | Method of horizontally growing carbon nanotubes |
| TWI292583B (en) * | 2000-08-22 | 2008-01-11 | Harvard College | Doped elongated semiconductor articles, growing such articles, devices including such articles and fabicating such devices |
| US6376787B1 (en) * | 2000-08-24 | 2002-04-23 | Texas Instruments Incorporated | Microelectromechanical switch with fixed metal electrode/dielectric interface with a protective cap layer |
| WO2002032682A1 (en) * | 2000-10-19 | 2002-04-25 | Brother Kogyo Kabushiki Kaisha | Tape cassette and tape unit |
| US6504118B2 (en) | 2000-10-27 | 2003-01-07 | Daniel J Hyman | Microfabricated double-throw relay with multimorph actuator and electrostatic latch mechanism |
| US6548841B2 (en) | 2000-11-09 | 2003-04-15 | Texas Instruments Incorporated | Nanomechanical switches and circuits |
| JP3587248B2 (en) | 2000-12-20 | 2004-11-10 | 日本電気株式会社 | Scan flip-flops |
| US6597048B1 (en) * | 2000-12-26 | 2003-07-22 | Cornell Research Foundation | Electrostatically charged microstructures |
| JP2002203768A (en) | 2000-12-28 | 2002-07-19 | Toshiba Corp | Exposure method, exposure system and recording medium |
| US6625047B2 (en) | 2000-12-31 | 2003-09-23 | Texas Instruments Incorporated | Micromechanical memory element |
| US6423583B1 (en) | 2001-01-03 | 2002-07-23 | International Business Machines Corporation | Methodology for electrically induced selective breakdown of nanotubes |
| US6958216B2 (en) * | 2001-01-10 | 2005-10-25 | The Trustees Of Boston College | DNA-bridged carbon nanotube arrays |
| US6373771B1 (en) | 2001-01-17 | 2002-04-16 | International Business Machines Corporation | Integrated fuse latch and shift register for efficient programming and fuse readout |
| WO2002080360A1 (en) * | 2001-03-30 | 2002-10-10 | California Institute Of Technology | Pattern-aligned carbon nanotube growth and tunable resonator apparatus |
| AU2002307129A1 (en) | 2001-04-03 | 2002-10-21 | Carnegie Mellon University | Electronic circuit device, system and method |
| US6426687B1 (en) * | 2001-05-22 | 2002-07-30 | The Aerospace Corporation | RF MEMS switch |
| US6673424B1 (en) | 2001-06-19 | 2004-01-06 | Arizona Board Of Regents | Devices based on molecular electronics |
| JP2003017074A (en) | 2001-07-02 | 2003-01-17 | Honda Motor Co Ltd | Fuel cell |
| US6924538B2 (en) | 2001-07-25 | 2005-08-02 | Nantero, Inc. | Devices having vertically-disposed nanofabric articles and methods of making the same |
| WO2004065671A1 (en) | 2003-01-13 | 2004-08-05 | Nantero, Inc. | Carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6835591B2 (en) * | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US7259410B2 (en) | 2001-07-25 | 2007-08-21 | Nantero, Inc. | Devices having horizontally-disposed nanofabric articles and methods of making the same |
| US6911682B2 (en) | 2001-12-28 | 2005-06-28 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6574130B2 (en) | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US6919592B2 (en) | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US6884734B2 (en) * | 2001-11-20 | 2005-04-26 | International Business Machines Corporation | Vapor phase etch trim structure with top etch blocking layer |
| US6835613B2 (en) | 2001-12-06 | 2004-12-28 | University Of South Florida | Method of producing an integrated circuit with a carbon nanotube |
| US6784028B2 (en) | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| US7176505B2 (en) * | 2001-12-28 | 2007-02-13 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US7073157B2 (en) | 2002-01-18 | 2006-07-04 | California Institute Of Technology | Array-based architecture for molecular electronics |
| EP1341184B1 (en) | 2002-02-09 | 2005-09-14 | Samsung Electronics Co., Ltd. | Memory device utilizing carbon nanotubes and method of fabricating the memory device |
| US6889216B2 (en) | 2002-03-12 | 2005-05-03 | Knowm Tech, Llc | Physical neural network design incorporating nanotechnology |
| US7049625B2 (en) * | 2002-03-18 | 2006-05-23 | Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. | Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell |
| SE0200868D0 (en) * | 2002-03-20 | 2002-03-20 | Chalmers Technology Licensing | Theoretical model for a nanorelay and same relay |
| US6946410B2 (en) | 2002-04-05 | 2005-09-20 | E. I. Du Pont De Nemours And Company | Method for providing nano-structures of uniform length |
| US6760245B2 (en) | 2002-05-01 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Molecular wire crossbar flash memory |
| US6988925B2 (en) | 2002-05-21 | 2006-01-24 | Eikos, Inc. | Method for patterning carbon nanotube coating and carbon nanotube wiring |
| US6794914B2 (en) | 2002-05-24 | 2004-09-21 | Qualcomm Incorporated | Non-volatile multi-threshold CMOS latch with leakage control |
| US6774052B2 (en) * | 2002-06-19 | 2004-08-10 | Nantero, Inc. | Method of making nanotube permeable base transistor |
| US6759693B2 (en) * | 2002-06-19 | 2004-07-06 | Nantero, Inc. | Nanotube permeable base transistor |
| TWI282092B (en) | 2002-06-28 | 2007-06-01 | Brilliance Semiconductor Inc | Nonvolatile static random access memory cell |
| JP4338948B2 (en) | 2002-08-01 | 2009-10-07 | 株式会社半導体エネルギー研究所 | Method for producing carbon nanotube semiconductor device |
| JP4004891B2 (en) | 2002-08-19 | 2007-11-07 | 富士フイルム株式会社 | CCD type solid-state imaging device |
| US6809465B2 (en) * | 2002-08-23 | 2004-10-26 | Samsung Electronics Co., Ltd. | Article comprising MEMS-based two-dimensional e-beam sources and method for making the same |
| JP4547852B2 (en) | 2002-09-04 | 2010-09-22 | 富士ゼロックス株式会社 | Manufacturing method of electrical parts |
| US7051945B2 (en) | 2002-09-30 | 2006-05-30 | Nanosys, Inc | Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites |
| JP3906139B2 (en) | 2002-10-16 | 2007-04-18 | 株式会社東芝 | Magnetic random access memory |
| US20040077107A1 (en) | 2002-10-17 | 2004-04-22 | Nantero, Inc. | Method of making nanoscopic tunnel |
| US20040087162A1 (en) | 2002-10-17 | 2004-05-06 | Nantero, Inc. | Metal sacrificial layer |
| US20040075159A1 (en) | 2002-10-17 | 2004-04-22 | Nantero, Inc. | Nanoscopic tunnel |
| AU2003304248A1 (en) | 2002-10-29 | 2005-01-13 | President And Fellows Of Harvard College | Carbon nanotube device fabrication |
| AU2003298716A1 (en) | 2002-11-27 | 2004-06-23 | Molecular Nanosystems, Inc. | Nanotube chemical sensor based on work function of electrodes |
| US7858185B2 (en) | 2003-09-08 | 2010-12-28 | Nantero, Inc. | High purity nanotube fabrics and films |
| CA2512387A1 (en) | 2003-01-13 | 2004-08-05 | Nantero, Inc. | Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| EP1590498A4 (en) | 2003-01-13 | 2008-01-16 | Nantero Inc | Methods of making carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| DE10301480B4 (en) | 2003-01-16 | 2006-04-20 | Infineon Technologies Ag | Method of making semiconductor device pins |
| US6919740B2 (en) | 2003-01-31 | 2005-07-19 | Hewlett-Packard Development Company, Lp. | Molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits, and more complex circuits composed, in part, from molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits |
| US6918284B2 (en) | 2003-03-24 | 2005-07-19 | The United States Of America As Represented By The Secretary Of The Navy | Interconnected networks of single-walled carbon nanotubes |
| US7113426B2 (en) * | 2003-03-28 | 2006-09-26 | Nantero, Inc. | Non-volatile RAM cell and array using nanotube switch position for information state |
| US7294877B2 (en) | 2003-03-28 | 2007-11-13 | Nantero, Inc. | Nanotube-on-gate FET structures and applications |
| US7075141B2 (en) | 2003-03-28 | 2006-07-11 | Nantero, Inc. | Four terminal non-volatile transistor device |
| US6944054B2 (en) | 2003-03-28 | 2005-09-13 | Nantero, Inc. | NRAM bit selectable two-device nanotube array |
| US6958665B2 (en) * | 2003-04-02 | 2005-10-25 | Raytheon Company | Micro electro-mechanical system (MEMS) phase shifter |
| US6995046B2 (en) | 2003-04-22 | 2006-02-07 | Nantero, Inc. | Process for making byte erasable devices having elements made with nanotubes |
| US7045421B2 (en) | 2003-04-22 | 2006-05-16 | Nantero, Inc. | Process for making bit selectable devices having elements made with nanotubes |
| US7780918B2 (en) | 2003-05-14 | 2010-08-24 | Nantero, Inc. | Sensor platform using a horizontally oriented nanotube element |
| US20040238907A1 (en) | 2003-06-02 | 2004-12-02 | Pinkerton Joseph F. | Nanoelectromechanical transistors and switch systems |
| US7211854B2 (en) | 2003-06-09 | 2007-05-01 | Nantero, Inc. | Field effect devices having a gate controlled via a nanotube switching element |
| CN1868002B (en) * | 2003-08-13 | 2011-12-14 | 南泰若股份有限公司 | Nanotube-based switching elements with multiple controls and circuits made from same |
| CA2535634A1 (en) | 2003-08-13 | 2005-05-26 | Nantero, Inc | Nanotube-based switching elements with multiple controls and circuits made from same |
| WO2005017967A2 (en) * | 2003-08-13 | 2005-02-24 | Nantero, Inc. | Nanotube device structure and methods of fabrication |
| US7115960B2 (en) * | 2003-08-13 | 2006-10-03 | Nantero, Inc. | Nanotube-based switching elements |
| US7245520B2 (en) * | 2004-08-13 | 2007-07-17 | Nantero, Inc. | Random access memory including nanotube switching elements |
| US7289357B2 (en) | 2003-08-13 | 2007-10-30 | Nantero, Inc. | Isolation structure for deflectable nanotube elements |
| US20050035369A1 (en) | 2003-08-15 | 2005-02-17 | Chun-Chieh Lin | Structure and method of forming integrated circuits utilizing strained channel transistors |
| US7375369B2 (en) | 2003-09-08 | 2008-05-20 | Nantero, Inc. | Spin-coatable liquid for formation of high purity nanotube films |
| US20050052894A1 (en) | 2003-09-09 | 2005-03-10 | Nantero, Inc. | Uses of nanofabric-based electro-mechanical switches |
| US6969651B1 (en) | 2004-03-26 | 2005-11-29 | Lsi Logic Corporation | Layout design and process to form nanotube cell for nanotube memory applications |
| US7658869B2 (en) * | 2004-06-03 | 2010-02-09 | Nantero, Inc. | Applicator liquid containing ethyl lactate for preparation of nanotube films |
| US7164744B2 (en) * | 2004-06-18 | 2007-01-16 | Nantero, Inc. | Nanotube-based logic driver circuits |
| US7329931B2 (en) * | 2004-06-18 | 2008-02-12 | Nantero, Inc. | Receiver circuit using nanotube-based switches and transistors |
| US7288970B2 (en) * | 2004-06-18 | 2007-10-30 | Nantero, Inc. | Integrated nanotube and field effect switching device |
| US7330709B2 (en) * | 2004-06-18 | 2008-02-12 | Nantero, Inc. | Receiver circuit using nanotube-based switches and logic |
| US7167026B2 (en) * | 2004-06-18 | 2007-01-23 | Nantero, Inc. | Tri-state circuit using nanotube switching elements |
| US7652342B2 (en) * | 2004-06-18 | 2010-01-26 | Nantero, Inc. | Nanotube-based transfer devices and related circuits |
| US7161403B2 (en) * | 2004-06-18 | 2007-01-09 | Nantero, Inc. | Storage elements using nanotube switching elements |
| US6955937B1 (en) | 2004-08-12 | 2005-10-18 | Lsi Logic Corporation | Carbon nanotube memory cell for integrated circuit structure with removable side spacers to permit access to memory cell and process for forming such memory cell |
| WO2006137926A2 (en) * | 2004-11-02 | 2006-12-28 | Nantero, Inc. | Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches |
| CA2590684A1 (en) * | 2004-12-16 | 2006-06-22 | Nantero, Inc. | Aqueous carbon nanotube applicator liquids and methods for producing applicator liquids thereof |
| US7598544B2 (en) * | 2005-01-14 | 2009-10-06 | Nanotero, Inc. | Hybrid carbon nanotude FET(CNFET)-FET static RAM (SRAM) and method of making same |
| US8362525B2 (en) * | 2005-01-14 | 2013-01-29 | Nantero Inc. | Field effect device having a channel of nanofabric and methods of making same |
| US20060276056A1 (en) * | 2005-04-05 | 2006-12-07 | Nantero, Inc. | Nanotube articles with adjustable electrical conductivity and methods of making the same |
| US7479654B2 (en) * | 2005-05-09 | 2009-01-20 | Nantero, Inc. | Memory arrays using nanotube articles with reprogrammable resistance |
| US7394687B2 (en) * | 2005-05-09 | 2008-07-01 | Nantero, Inc. | Non-volatile-shadow latch using a nanotube switch |
-
2004
- 2004-08-12 CA CA002535634A patent/CA2535634A1/en not_active Abandoned
- 2004-08-12 EP EP04809611A patent/EP1665278A4/en not_active Withdrawn
- 2004-08-12 JP JP2006523453A patent/JP2007502545A/en not_active Ceased
- 2004-08-12 WO PCT/US2004/027455 patent/WO2005048296A2/en active Application Filing
- 2004-08-13 US US10/917,932 patent/US20050035786A1/en not_active Abandoned
- 2004-08-13 US US10/918,085 patent/US6990009B2/en not_active Expired - Fee Related
- 2004-08-13 TW TW093124279A patent/TWI355073B/en active
-
2005
- 2005-08-04 US US11/197,196 patent/US7339401B2/en active Active
-
2008
- 2008-01-09 US US11/971,476 patent/US7542334B2/en active Active
- 2008-10-06 US US12/246,013 patent/US7710157B2/en active Active
- 2008-10-06 US US12/246,009 patent/US7782652B2/en active Active
-
2010
- 2010-04-21 HK HK10103906.5A patent/HK1138101A1/en unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445006B1 (en) * | 1995-12-20 | 2002-09-03 | Advanced Technology Materials, Inc. | Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same |
| JP2003504857A (en) * | 1999-07-02 | 2003-02-04 | プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ | Apparatus using nanoscopic wire, array, and method of manufacturing the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010515241A (en) * | 2006-08-08 | 2010-05-06 | ナンテロ，インク． | Memory device and its array using crosspoint switch and non-volatile nanotube block |
| JP2010515285A (en) * | 2006-08-08 | 2010-05-06 | ナンテロ，インク． | Nonvolatile resistance change memory, latch circuit, and operation circuit having scalable two-terminal nanotube switch |
| JP2017085134A (en) * | 2006-08-08 | 2017-05-18 | ナンテロ，インク． | Memory device and array using cross point switch and nonvolatile nanotube block |
| JP2011512666A (en) * | 2008-02-14 | 2011-04-21 | キャベンディッシュ・キネティックス・リミテッド | Bit cell and array configuration of a three-terminal programmable memory |
| US9019756B2 (en) | 2008-02-14 | 2015-04-28 | Cavendish Kinetics, Ltd | Architecture for device having cantilever electrode |
| JP2009076938A (en) * | 2008-10-17 | 2009-04-09 | National Chiao Tung Univ | Transistor structure having suspended nanowire channel, and its manufacturing method |
| CN105810750A (en) * | 2014-12-29 | 2016-07-27 | 中芯国际集成电路制造(上海)有限公司 | Carbon nanotube neuron device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050270824A1 (en) | 2005-12-08 |
| US20100073031A1 (en) | 2010-03-25 |
| US20090091352A1 (en) | 2009-04-09 |
| US6990009B2 (en) | 2006-01-24 |
| TWI355073B (en) | 2011-12-21 |
| EP1665278A2 (en) | 2006-06-07 |
| EP1665278A4 (en) | 2007-11-07 |
| WO2005048296A2 (en) | 2005-05-26 |
| US7782652B2 (en) | 2010-08-24 |
| CA2535634A1 (en) | 2005-05-26 |
| US20050036365A1 (en) | 2005-02-17 |
| US20080186756A1 (en) | 2008-08-07 |
| HK1138101A1 (en) | 2010-08-13 |
| US7339401B2 (en) | 2008-03-04 |
| US20050035786A1 (en) | 2005-02-17 |
| US7542334B2 (en) | 2009-06-02 |
| US7710157B2 (en) | 2010-05-04 |
| TW200515597A (en) | 2005-05-01 |
| WO2005048296A3 (en) | 2006-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007502545A (en) | Nanotube-based exchange element with a plurality of control devices and circuit produced from said element | |
| US7329931B2 (en) | Receiver circuit using nanotube-based switches and transistors | |
| EP1776763B1 (en) | Integrated nanotube and field effect switching device | |
| US7330709B2 (en) | Receiver circuit using nanotube-based switches and logic | |
| US7906991B2 (en) | Nanotube-based logic driver circuits | |
| CN101562049B (en) | Nanotube-based switching elements with multiple controls and circuits made thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110511 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110606 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110613 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110707 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110912 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20120124 |