JP2007336013A - Soft mute circuit - Google Patents

Soft mute circuit Download PDF

Info

Publication number
JP2007336013A
JP2007336013A JP2006162870A JP2006162870A JP2007336013A JP 2007336013 A JP2007336013 A JP 2007336013A JP 2006162870 A JP2006162870 A JP 2006162870A JP 2006162870 A JP2006162870 A JP 2006162870A JP 2007336013 A JP2007336013 A JP 2007336013A
Authority
JP
Japan
Prior art keywords
circuit
mute
field strength
electric field
received electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006162870A
Other languages
Japanese (ja)
Inventor
Takashi Aoyama
孝志 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2006162870A priority Critical patent/JP2007336013A/en
Publication of JP2007336013A publication Critical patent/JP2007336013A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a soft mute circuit for adjusting a signal level of an FM signal according to received electric field strength and capable of achieving various mute characteristics to be required. <P>SOLUTION: The soft mute circuit is configured of: a mute circuit 108 including resistance value switching means SW0 to SW13 for switching resistance values R0 to R13 and adjusting the signal level to an optional level by switching the resistance value; a digital conversion circuit for digitizing the received electric field strength to generate received electric field strength data; a plurality of logic circuits 107a, b for operating the resistance value switching means SW0 to SW13 according to the received electric field strength data to achieve a prescribed mute characteristic; and a selection means SWb for selecting the logic circuit 107a or 107b for achieving the desired mute characteristic from the logic circuits 107a, b. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ラジオ受信機の受信レベルの低下に応じて、出力信号等にミュート処理を施してノイズを低減させるミュート回路に関する。   The present invention relates to a mute circuit that reduces noise by performing mute processing on an output signal or the like in accordance with a decrease in reception level of a radio receiver.

一般に、ラジオ用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、受信レベルの低下に応じて徐々に（段階的に）その出力信号に対してミュート処理を施すミュート回路を備えている。このミュート処理により、聴取者が感じるノイズ感を低減して聴感を向上している。   Generally, a radio IC (Integrated Circuit) includes a mute circuit that performs mute processing on an output signal gradually (stepwise) in accordance with a decrease in reception level. By this mute processing, the sense of noise felt by the listener is reduced to improve the sense of hearing.

ミュート処理は、ＲＳＳＩ回路等によって検出した受信電界強度に応じてミュート回路の利得を調整することで実現される。また、ソフトミュート処理の場合、受信電界強度をデジタル化して得られる受信電界強度データに応じてミュート回路の利得をデジタル的に制御することで実現される。   The mute process is realized by adjusting the gain of the mute circuit according to the received electric field intensity detected by the RSSI circuit or the like. The soft mute process is realized by digitally controlling the gain of the mute circuit in accordance with received field strength data obtained by digitizing the received field strength.

特許文献１には、ワイドバンド受信機等において受信周波数によって感度が異なる場合、弱電界受信時にミュート量が大きくなって音揺れが発生することがないようにミュート補正することができるソフトミュートの補正回路について開示されている。   Patent Document 1 discloses a soft mute correction in which when a sensitivity varies depending on a reception frequency in a wideband receiver or the like, a mute amount is not increased and a sound fluctuation does not occur when a weak electric field is received. A circuit is disclosed.

特許文献２には、ミュート回路およびサーチストップ信号検出回路のそれぞれに最適な時定数特性を得るための外部部品の接続用端子を削減してＩＣ全体の端子数を削減することで、ＩＣの小型化および価格の低減を実現するＦＭ受信機用半導体集積回路について開示されている。
特開２０００−１６５２６６号公報 特開２００１−２６７９５１号公報 Patent Document 2 discloses that the size of an IC can be reduced by reducing the number of terminals for the entire IC by reducing the number of terminals for connecting external components to obtain optimum time constant characteristics for each of the mute circuit and the search stop signal detection circuit. A semiconductor integrated circuit for an FM receiver that realizes a reduction in cost and cost is disclosed.
JP 2000-165266 A JP 2001-267951 A

しかし、聴感の善し悪しは聴取者の主観に依拠する。例えば、ラジオ用ＩＣを製造する場合、その供給を受けるメーカー毎に要求するミュート特性が異なるため、メーカー毎に異なるミュート回路を備えたラジオ用ＩＣを用意する必要があるという問題があった。   However, the quality of hearing depends on the subjectivity of the listener. For example, when a radio IC is manufactured, there is a problem in that it is necessary to prepare a radio IC having a different mute circuit for each manufacturer because different mute characteristics are required for each manufacturer receiving the IC.

本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、要求される様々なミュート特性を実現することが可能なミュート回路を提供することである。   The present invention has been made in view of the above-described problems, and a problem to be solved is to provide a mute circuit capable of realizing various required mute characteristics.

上記課題を解決するために、本発明に係るソフトミュート回路は、受信電界強度に応じてＦＭ信号の信号レベルを調整するソフトミュート回路において、抵抗値を切換える抵抗値切換え手段を有し、該抵抗値を切換えることによって前記信号レベルを任意のレベルに調整するミュート回路と、前記受信電界強度をデジタル化して受信電界強度データを生成するデジタル変換回路と、該受信電界強度データに応じて前記抵抗値切換え手段を操作して所定のミュート特性を実現する複数の論理回路と、該複数の論理回路から所望のミュート特性を実現する論理回路を選択する選択手段と、を有するデジタル制御回路と、を備える。   In order to solve the above-described problem, a soft mute circuit according to the present invention includes a resistance value switching unit that switches a resistance value in a soft mute circuit that adjusts the signal level of an FM signal according to the received electric field strength. A mute circuit that adjusts the signal level to an arbitrary level by switching a value, a digital conversion circuit that digitizes the received electric field strength to generate received electric field strength data, and the resistance value according to the received electric field strength data A digital control circuit having a plurality of logic circuits for realizing a predetermined mute characteristic by operating the switching means, and a selection means for selecting a logic circuit for realizing a desired mute characteristic from the plurality of logic circuits; .

本発明によると、各論理回路は、ミュート回路が有する抵抗切換え手段を操作することによって所定のミュート特性を実現する。そして、デジタル制御回路が有する選択手段を用いて論理回路を切換えることによって、所望のミュート特性を実現するミュート処理を実行することが可能となる。   According to the present invention, each logic circuit realizes a predetermined mute characteristic by operating the resistance switching means included in the mute circuit. And it becomes possible to perform the mute process which implement | achieves a desired mute characteristic by switching a logic circuit using the selection means which a digital control circuit has.

以上のように、本発明によると、要求される様々なミュート特性を実現することが可能なミュート回路を提供することができる。   As described above, according to the present invention, a mute circuit capable of realizing various required mute characteristics can be provided.

以下、本発明の実施形態について図１〜図５に基づいて説明する。なお、本実施形態に係るソフトミュート回路は、ｐチャンネルとｎチャンネルＭＯＳトランジスタを製造できるＣＭＯＳプロセスにより半導体回路基板上に成形される。   Hereinafter, embodiments of the present invention will be described with reference to FIGS. The soft mute circuit according to the present embodiment is formed on a semiconductor circuit substrate by a CMOS process that can manufacture p-channel and n-channel MOS transistors.

図１は、本発明の実施例に係るソフトミュート回路を使用したＦＭラジオ受信機１００の構成例を示すブロック図である。
図１に示すＦＭラジオ受信機１００は、スーパへテロダイン方式のＦＭラジオ受信機の主要部であり、受信した放送波からステレオ信号を生成するためのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）部１０１、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号を生成するＩＦ部１０２、リミッタアンプ１０３、ＦＭ検波回路１０４、受信電界強度を検出するＲＳＳＩ回路（Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ）１０５と、受信電界強度をデジタル化して受信電界強度データを生成するＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）回路１０６、受信電界強度データに応じてミュート回路１０８を制御するデジタル制御回路１０７、及びＦＭ検波回路１０４が出力するＦＭ信号に対してミュート処理を施すミュート回路１０８、を備える。 FIG. 1 is a block diagram showing a configuration example of an FM radio receiver 100 using a soft mute circuit according to an embodiment of the present invention.
An FM radio receiver 100 shown in FIG. 1 is a main part of a superheterodyne FM radio receiver, and an RF (Radio Frequency) unit 101 for generating a stereo signal from a received broadcast wave, and an IF (Intermediate Frequency). ) IF section 102 that generates a signal, limiter amplifier 103, FM detector circuit 104, RSSI circuit (Received Signal Strength Indicator) 105 that detects the received electric field strength, and ADC that digitizes the received electric field strength and generates received electric field strength data (Analog to Digital Converter) circuit 106, digital control circuit 107 that controls mute circuit 108 according to received field strength data, and FM signal output by FM detection circuit 104 Comprising a muting circuit 108, for performing muting processing and.

アンテナ１０９で受信した放送波は、ＲＦ部１０１によって以降の処理に必要なレベルまで増幅されるとともに、希望波以外の信号が減衰される。そして、ＩＦ部１０２が備える、例えば、局部発振回路の信号と混合することによってＩＦ信号に変換される。   The broadcast wave received by the antenna 109 is amplified to a level necessary for subsequent processing by the RF unit 101, and signals other than the desired wave are attenuated. The IF unit 102 is converted into an IF signal by mixing with, for example, a signal of a local oscillation circuit.

ＩＦ信号は、リミッタアンプ１０３で振幅が制限され振幅一定のＦＭ信号となる。そして、パルス検波回路等で構成されるＦＭ検波回路１０４でＦＭ検波が行なわれ、ミュート回路１０８を介してバッファ等１１０に入力される。バッファ等１１０では、ＦＭ信号からステレオ信号を生成しスピーカー等に出力される。   The IF signal becomes an FM signal having a constant amplitude, the amplitude of which is limited by the limiter amplifier 103. Then, FM detection is performed by the FM detection circuit 104 configured by a pulse detection circuit or the like, and is input to the buffer 110 or the like via the mute circuit 108. In the buffer 110 or the like, a stereo signal is generated from the FM signal and output to a speaker or the like.

一方、リミッタアンプ１０３の出力信号（ＩＦ信号）は、ＲＳＳＩ回路１０５にも出力される。そして、ＲＳＳＩ回路１０５において受信電界強度が検出される。ＡＤＣ回路１０６は、検出された受信電界強度をデジタル化して受信電界強度データを生成し、デジタル制御回路１０７に出力する。デジタル制御回路１０７は、受信電界強度データに応じたミュート信号を生成してミュート回路１０８に出力する。   On the other hand, the output signal (IF signal) of the limiter amplifier 103 is also output to the RSSI circuit 105. The received electric field strength is detected by the RSSI circuit 105. The ADC circuit 106 digitizes the detected received field strength to generate received field strength data, and outputs the received field strength data to the digital control circuit 107. The digital control circuit 107 generates a mute signal corresponding to the received electric field strength data and outputs it to the mute circuit 108.

ミュート回路１０８は、ＦＭ検波回路１０４から入力されるＦＭ信号に対してミュート信号に応じたミュート処理を行なう。すなわち、受信電界強度データが小さくなるに応じて、バッファ等１１０への出力信号レベルを小さくする。   The mute circuit 108 performs a mute process according to the mute signal on the FM signal input from the FM detection circuit 104. That is, the level of the output signal to the buffer 110 or the like is reduced as the received electric field strength data becomes smaller.

また、デジタル制御回路１０７は、ミュート信号を生成する複数の論理回路を選択可能に備える。各論理回路は異なるミュート特性を実現する。
以上の説明において、本発明の実施例に係るソフトミュート回路は、ＡＤＣ回路１０６、デジタル制御回路１０７及びミュート回路１０８で構成される。 The digital control circuit 107 includes a plurality of logic circuits that generate mute signals. Each logic circuit realizes different mute characteristics.
In the above description, the soft mute circuit according to the embodiment of the present invention includes the ADC circuit 106, the digital control circuit 107, and the mute circuit 108.

図２は、本発明の実施例に係るソフトミュート回路を説明する図である。なお、本実施例に係るソフトミュート回路は、ＡＤＣ回路１０６、デジタル制御回路１０７及びミュート回路１０８で構成されるが、ＡＤＣ回路１０６はアナログ信号（受信電界強度）をデジタル信号（受信電界強度データ）に変換する一般的な回路なので説明を省略する。   FIG. 2 is a diagram illustrating a soft mute circuit according to an embodiment of the present invention. The soft mute circuit according to this embodiment includes an ADC circuit 106, a digital control circuit 107, and a mute circuit 108. The ADC circuit 106 converts an analog signal (received electric field intensity) into a digital signal (received electric field intensity data). Description is omitted because it is a general circuit for converting to.

デジタル制御回路１０７は、論理回路１０７ａ及び１０７ｂと、論理回路を選択するスイッチＳＷｂと、を備える。
論理回路１０７ａ及び１０７ｂは、それぞれ独立して動作し、ＡＤＣ回路１０６から入力される受信電界強度データに応じてミュート信号を生成する。なお、本実施例に係るミュート信号とは、ミュート回路１０８のスイッチＳＷ０〜ＳＷ１５のＯＮ／ＯＦＦを制御する例えば４ビットの制御信号である。 The digital control circuit 107 includes logic circuits 107a and 107b and a switch SWb that selects the logic circuit.
The logic circuits 107 a and 107 b operate independently, and generate a mute signal according to the received electric field strength data input from the ADC circuit 106. Note that the mute signal according to the present embodiment is, for example, a 4-bit control signal for controlling ON / OFF of the switches SW0 to SW15 of the mute circuit 108.

したがって、論理回路１０７ａ及び１０７ｂは、受信電界強度データに応じてスイッチＳＷ０〜ＳＷ１５のＯＮ／ＯＦＦを制御することによってミュート回路１０８の利得を調整し、所定のミュート特性を実現する。   Therefore, the logic circuits 107a and 107b adjust the gain of the mute circuit 108 by controlling ON / OFF of the switches SW0 to SW15 according to the received electric field strength data, thereby realizing a predetermined mute characteristic.

なお、本実施例に係るデジタル制御回路１０７における論理回路１０７ａ及び１０７ｂは、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって実現できる。   The logic circuits 107a and 107b in the digital control circuit 107 according to the present embodiment can be realized by, for example, an FPGA (Field Programmable Gate Array) or a CPLD (Complex Programmable Logic Device).

ミュート回路１０８は、オペアンプ２１と、抵抗Ｒａ及び抵抗Ｒ０〜Ｒ１５と、ミュート信号に応じてＯＮ／ＯＦＦが切り替わるスイッチＳＷ０〜ＳＷ１５と、を備える。
負帰還部の抵抗Ｒ０〜Ｒ１５は直列に接続されており、本実施例では、抵抗Ｒ０の抵抗値をｒ、抵抗Ｒ１〜Ｒ１５の抵抗値を２ｒとする。また、抵抗Ｒａの抵抗値を３１ｒとする。ただし、説明を簡単にするためであって、抵抗Ｒ０及びＲ１〜Ｒ１５の抵抗値を限定するものではない。必要に応じて適当な抵抗値を使用すればよい。 The mute circuit 108 includes an operational amplifier 21, a resistor Ra and resistors R0 to R15, and switches SW0 to SW15 that are switched ON / OFF according to a mute signal.
The resistors R0 to R15 of the negative feedback section are connected in series. In this embodiment, the resistance value of the resistor R0 is r, and the resistance value of the resistors R1 to R15 is 2r. The resistance value of the resistor Ra is 31r. However, this is for the sake of simplicity, and does not limit the resistance values of the resistors R0 and R1 to R15. An appropriate resistance value may be used as necessary.

また、負帰還部の各抵抗間にはＳＷ０〜ＳＷ１５が接続され、デジタル制御回路１０７からのミュート信号に応じてＯＮ／ＯＦＦを切換えて抵抗値をｒ〜３１＊ｒまで変化させることができる。   Further, SW0 to SW15 are connected between the resistors of the negative feedback section, and the resistance value can be changed from r to 31 * r by switching on / off according to the mute signal from the digital control circuit 107.

ここで、ミュート回路１０８の利得は、以下の式（１）で求めることができる。
Ｇａｉｎ ＝ ２０＊ｌｏｇ（（ｒ＋２ｒ＊ｎ）／３１ｒ）
＝ ２０＊ｌｏｇ（（１＋ ２＊ｎ）／３１ ） ・・・・・ （１）
したがって、本実施例に係るソフトミュート回路では、デジタル制御回路１０７によってミュート回路１０８を制御することにより、利得を−２９．８〜０．０まで変化させることができる。 Here, the gain of the mute circuit 108 can be obtained by the following equation (1).
Gain = 20 * log ((r + 2r * n) / 31r)
= 20 * log ((1 + 2 * n) / 31) (1)
Therefore, in the soft mute circuit according to the present embodiment, the gain can be changed from −29.8 to 0.0 by controlling the mute circuit 108 by the digital control circuit 107.

以下、本発明の実施例に係るデジタル制御回路１０７の動作について図３及び図４に基づいて説明する。
図３は、本発明の実施例に係る論理回路１０７ａの動作を説明する図である。図３に示すテーブルは、ＲＳＳＩ回路１０５が検出する受信電界強度と、受信電界強度をデジタル化した受信電界強度データと、受信電界強度データに応じてＯＮ状態とするスイッチと、の関係を示す。 The operation of the digital control circuit 107 according to the embodiment of the present invention will be described below with reference to FIGS.
FIG. 3 is a diagram for explaining the operation of the logic circuit 107a according to the embodiment of the present invention. The table shown in FIG. 3 shows the relationship between the received electric field strength detected by the RSSI circuit 105, the received electric field strength data obtained by digitizing the received electric field strength, and the switch that is turned on according to the received electric field strength data.

例えば、論理回路１０７ａが、ＡＤＣ回路１０６から受信電界強度データ「００１０１１（２進数、以下同じ）」を受信すると、ミュート信号をミュート回路１０８に送信してスイッチＳＷ１をＯＮ状態にするとともに他のスイッチをＯＦＦ状態にする。同様に、論理回路１０７ａは、ＡＤＣ回路１０６から受信電界強度データ「００１１００」を受信すると、ミュート信号をミュート回路１０８に送信してスイッチＳＷ２をＯＮ状態にするとともに他のスイッチをＯＦＦ状態にする。   For example, when the logic circuit 107a receives the received electric field strength data “001011 (binary number, the same applies hereinafter)” from the ADC circuit 106, the mute signal is transmitted to the mute circuit 108 to turn on the switch SW1 and other switches. Is turned off. Similarly, when receiving the received electric field strength data “001100” from the ADC circuit 106, the logic circuit 107a transmits a mute signal to the mute circuit 108 to turn on the switch SW2 and turn off the other switches.

同様にして順次ＡＤＣ回路１０６から受信する受信電界強度データに応じたミュート信号をミュート回路１０８に送信してスイッチＳＷ０〜ＳＷ１５のＯＮ／ＯＦＦを切換える。   Similarly, a mute signal corresponding to the received electric field strength data sequentially received from the ADC circuit 106 is transmitted to the mute circuit 108 to switch ON / OFF of the switches SW0 to SW15.

図４は、本発明の実施例に係る論理回路１０７ｂの動作を説明する図である。図４に示すテーブルも図３と同様に、ＲＳＳＩ回路１０５が検出する受信電界強度と、受信電界強度をデジタル化した受信電界強度データと、受信電界強度データに応じてＯＮ状態とするスイッチと、の関係を示す。   FIG. 4 is a diagram for explaining the operation of the logic circuit 107b according to the embodiment of the present invention. 4, the received electric field strength detected by the RSSI circuit 105, the received electric field strength data obtained by digitizing the received electric field strength, and a switch that is turned on according to the received electric field strength data, as in FIG. The relationship is shown.

例えば、論理回路１０７ｂが、ＡＤＣ回路１０６からから受信電界強度データ「００１１００」又は「００１１０１」を受信すると、ミュート信号をミュート回路１０８に送信してスイッチＳＷ１をＯＮ状態にするとともに他のスイッチをＯＦＦ状態にする。同様に、論理回路１０７ｂは、ＡＤＣ回路１０６から受信電界強度データ「００１１１０」または「００１１１１」を受信すると、ミュート信号をミュート回路１０８に送信してスイッチＳＷ２をＯＮ状態にするとともに他のスイッチをＯＦＦ状態にする。   For example, when the logic circuit 107b receives the received field strength data “001100” or “001101” from the ADC circuit 106, the logic circuit 107b transmits a mute signal to the mute circuit 108 to turn on the switch SW1 and turn off the other switches. Put it in a state. Similarly, when the logic circuit 107b receives the reception field strength data “001110” or “001111” from the ADC circuit 106, the logic circuit 107b transmits a mute signal to the mute circuit 108 to turn on the switch SW2 and turn off the other switches. Put it in a state.

同様にして順次ＡＤＣ回路１０６から受信する受信電界強度データに応じたミュート信号をミュート回路１０８に送信してスイッチのＯＮ／ＯＦＦを切換える。
ここで、論理回路１０７ａ及び１０７ｂがミュート信号によって上述のようにスイッチＳＷ０〜ＳＷ１５を切換えるためには、例えば、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとを並列に接続して構成するトランスファーゲートを使用し、対象のスイッチを構成するトランスファーゲートのゲート電圧をＨｉｇｈにするミュート信号を生成すればよい。 Similarly, a mute signal corresponding to the received electric field strength data sequentially received from the ADC circuit 106 is transmitted to the mute circuit 108 to switch the switch ON / OFF.
Here, in order for the logic circuits 107a and 107b to switch the switches SW0 to SW15 as described above by a mute signal, for example, a transfer gate configured by connecting a p-channel MOS transistor and an n-channel MOS transistor in parallel is used. Then, it is only necessary to generate a mute signal for setting the gate voltage of the transfer gate constituting the target switch to High.

以上に説明した処理によって、ＦＭ検波回路１０４で検出されたＦＭ信号は、オペアンプ２１においてデジタル制御回路１０７からのミュート信号に応じたミュート処理が行なわれてバッファ等１１０に出力される。   Through the processing described above, the FM signal detected by the FM detection circuit 104 is subjected to mute processing according to the mute signal from the digital control circuit 107 in the operational amplifier 21 and is output to the buffer 110 or the like.

図５は、本発明の実施例に係るソフトミュート回路のミュート特性を示す図である。
図５は、ＲＳＳＩ回路１０５が検出する受信電界強度とミュート回路１０８の利得との関係を示している。 FIG. 5 is a diagram illustrating a mute characteristic of the soft mute circuit according to the embodiment of the present invention.
FIG. 5 shows the relationship between the received electric field intensity detected by the RSSI circuit 105 and the gain of the mute circuit 108.

実線で示すミュート特性は、図３に示した動作をする論理回路１０７ａによってミュート回路１０８を制御した場合に得られるミュート特性を示している。また、一点破線で示すミュート特性は、図４に示した動作をする論理回路１０７ｂによってミュート回路１０８を制御した場合に得られるミュート特性を示している。   The mute characteristic indicated by the solid line indicates the mute characteristic obtained when the mute circuit 108 is controlled by the logic circuit 107a that performs the operation shown in FIG. Further, the mute characteristic indicated by the one-dot broken line indicates the mute characteristic obtained when the mute circuit 108 is controlled by the logic circuit 107b performing the operation shown in FIG.

図５に示すように、デジタル制御回路１０７で動作する論理回路を切り替えることによって異なるミュート特性を得ることが可能となる。
以上の説明において、本実施例に係るデジタル制御回路１０７は、２つの異なるミュート特性を実現する論理回路を使用している例を示したが、これに限定する趣旨ではない。必要に応じて、異なるミュート特性を実現する複数の論理回路をデジタル制御回路１０７に選択可能に備えてもよいのは当然である。 As shown in FIG. 5, different mute characteristics can be obtained by switching the logic circuit operating in the digital control circuit 107.
In the above description, the digital control circuit 107 according to the present embodiment shows an example in which a logic circuit that realizes two different mute characteristics is used. However, the present invention is not limited to this. Of course, the digital control circuit 107 may be provided with a plurality of logic circuits that realize different mute characteristics as required.

以上に説明したように、異なるミュート特性を実現する論理回路をデジタル制御回路に複数備えて必要に応じて使用する論理回路を切換えることによって、所望のミュート特性を得ることが可能となる。   As described above, a desired mute characteristic can be obtained by providing a plurality of logic circuits that realize different mute characteristics in the digital control circuit and switching the logic circuit to be used as necessary.

その結果、利用者の様々な用途（要求）に応じたミュート特性を実現するソフトミュート回路を実現することが可能となる。また、１つのＩＣで利用者の様々な用途（要求）に応じたミュート特性を実現するラジオ用ＩＣを提供することが可能となり、製造コストを低減することが可能となる。   As a result, it is possible to realize a soft mute circuit that realizes mute characteristics according to various uses (requests) of users. In addition, it is possible to provide a radio IC that realizes mute characteristics according to various uses (requests) of a user with one IC, and it is possible to reduce manufacturing costs.

本発明の実施例に係るソフトミュート回路を使用したＦＭラジオ受信機の構成例を示すブロック図である。It is a block diagram which shows the structural example of the FM radio receiver which uses the soft mute circuit based on the Example of this invention. 本発明の実施例に係るソフトミュート回路を説明する図である。It is a figure explaining the soft mute circuit based on the Example of this invention. 本発明の実施例に係る論理回路１０７ａの動作を説明する図である。It is a figure explaining operation | movement of the logic circuit 107a based on the Example of this invention. 本発明の実施例に係る論理回路１０７ｂの動作を説明する図である。It is a figure explaining operation | movement of the logic circuit 107b which concerns on the Example of this invention. 本発明の実施例に係るソフトミュート回路のミュート特性を示す図である。It is a figure which shows the mute characteristic of the soft mute circuit based on the Example of this invention.

符号の説明Explanation of symbols

１０４ ・・・ ＦＭ検波回路
１０５ ・・・ ＲＳＳＩ回路
１０６ ・・・ ＡＤＣ回路
１０７ ・・・ デジタル制御回路
１０７ａ ・・・ 論理回路
１０７ｂ ・・・ 論理回路
１０８ ・・・ ミュート回路 104 ... FM detection circuit 105 ... RSSI circuit 106 ... ADC circuit 107 ... digital control circuit 107a ... logic circuit 107b ... logic circuit 108 ... mute circuit

Claims (3)

受信電界強度に応じてＦＭ信号の信号レベルを調整するソフトミュート回路において、
抵抗値を切換える抵抗値切換え手段を有し、該抵抗値を切換えることによって前記信号レベルを任意のレベルに調整するミュート回路と、
前記受信電界強度をデジタル化して受信電界強度データを生成するデジタル変換回路と、
該受信電界強度データに応じて前記抵抗値切換え手段を操作して所定のミュート特性を実現する複数の論理回路と、該複数の論理回路から所望のミュート特性を実現する論理回路を選択する選択手段と、を有するデジタル制御回路と、
を備えるソフトミュート回路。 In the soft mute circuit that adjusts the signal level of the FM signal according to the received electric field strength,
A mute circuit having a resistance value switching means for switching a resistance value, and adjusting the signal level to an arbitrary level by switching the resistance value;
A digital conversion circuit that digitizes the received electric field strength to generate received electric field strength data;
A plurality of logic circuits for realizing a predetermined mute characteristic by operating the resistance value switching means according to the received electric field strength data, and a selection means for selecting a logic circuit for realizing a desired mute characteristic from the plurality of logic circuits A digital control circuit comprising:
A soft mute circuit. 前記ミュート回路は、負帰還部に前記抵抗値切換え手段を有する反転増幅回路である、
ことを特徴とする請求項１に記載のソフトミュート回路。 The mute circuit is an inverting amplifier circuit having the resistance value switching means in a negative feedback section.
The soft mute circuit according to claim 1. 前記論理回路は、受信電界強度データが小さくなるに応じて前記信号レベルを小さくするミュート特性を実現する、
ことを特徴とする請求項１に記載のソフトミュート回路。



The logic circuit realizes a mute characteristic that decreases the signal level as the received electric field strength data decreases.
The soft mute circuit according to claim 1.



JP2006162870A 2006-06-12 2006-06-12 Soft mute circuit Withdrawn JP2007336013A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006162870A JP2007336013A (en) 2006-06-12 2006-06-12 Soft mute circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006162870A JP2007336013A (en) 2006-06-12 2006-06-12 Soft mute circuit

Publications (1)

Publication Number Publication Date
JP2007336013A true JP2007336013A (en) 2007-12-27

Family

ID=38935095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006162870A Withdrawn JP2007336013A (en) 2006-06-12 2006-06-12 Soft mute circuit

Country Status (1)

Country Link
JP (1) JP2007336013A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518454A (en) * 2008-03-13 2011-06-23 ソニー エリクソン モバイル コミュニケーションズ， エービー Automatic optimization of RF receiver interference performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518454A (en) * 2008-03-13 2011-06-23 ソニー エリクソン モバイル コミュニケーションズ， エービー Automatic optimization of RF receiver interference performance

Similar Documents

Publication Publication Date Title
US7688144B2 (en) Variable-gain wide-dynamic-range amplifier
KR102260032B1 (en) Multipath terrestrial fragmentation based on input signal fidelity and output requirements
JP4852021B2 (en) Amplifier
US8032099B2 (en) Automatic gain control circuit using gain shift
EP2555424A1 (en) Automatic step variable attenuator and radio communication device
US8736249B2 (en) High frequency power detector circuit and radio communication device
JP2008312075A (en) Mos resistance controller, mos attenuator, and wireless transmitter
US9496906B2 (en) Receiver with wide gain range
JP2009105726A (en) High frequency power detection circuit and radio communications equipment
US8139789B2 (en) Signal amplifier circuit
WO2006117894A1 (en) Automatic gain control apparatus
JP2005295348A (en) Receiver
JP2007336013A (en) Soft mute circuit
JP2007235525A (en) Variable gain amplifier circuit, semiconductor integrated circuit, output power adjustment circuit, output power adjustment method, transmitter, receiver, and transceiver
JP2009089218A (en) Signal receiver, adjustment method thereof and radio communication apparatus
JP2006246267A (en) Soft mute circuit
JP4542482B2 (en) Residual noise reduction circuit
US20090220106A1 (en) Audio signal processing circuit
JP2011101258A (en) Programmable variable gain amplifier and radio communication equipment
JP2008278117A (en) Offset cancel circuit of digital to analog converter
JP2008005126A (en) Stereo-phone noise control circuit
JP6349242B2 (en) Receiving device and distortion suppressing method thereof, semiconductor device and electronic apparatus
JPWO2013175681A1 (en) Direct conversion receiver
JP4539159B2 (en) Amplifier circuit and wireless receiver circuit using the same
JP2005197904A (en) Amplifier and semiconductor integrated circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090901