JP2007324066A - Cold-cathode electron source - Google Patents
Cold-cathode electron source Download PDFInfo
- Publication number
- JP2007324066A JP2007324066A JP2006155447A JP2006155447A JP2007324066A JP 2007324066 A JP2007324066 A JP 2007324066A JP 2006155447 A JP2006155447 A JP 2006155447A JP 2006155447 A JP2006155447 A JP 2006155447A JP 2007324066 A JP2007324066 A JP 2007324066A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electron source
- cold cathode
- cathode electrode
- resistance film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
本発明は、基板に電界電子放出する電子放出層を備えたカソード電極を配置した冷陰極電子源に関する。 The present invention relates to a cold cathode electron source in which a cathode electrode provided with an electron emission layer for emitting field electrons is disposed on a substrate.
上記冷陰極電子源にはインプレーンゲート型冷陰極電子源と称するものがある。この冷陰極電子源は、絶縁基板上のカソード電極の両側それぞれに該カソード電極と同一面内でかつ絶縁部分を隔てて該カソード電極の電位と同電位ないしは負電位が印加されるゲート電極を配置したものである。 Some of the cold cathode electron sources are called in-plane gate type cold cathode electron sources. In this cold cathode electron source, on both sides of the cathode electrode on the insulating substrate, a gate electrode is applied in the same plane as the cathode electrode and with the same potential as the cathode electrode or a negative potential applied across the insulating portion. It is a thing.
この冷陰極電子源を図８を参照して説明すると、この冷陰極電子源は、絶縁基板６の電極配置領域１２上にカソード電極１４を配置し、このカソード電極１４の両側それぞれに該カソード電極１４と同一面内に該カソード電極１４の電位と同電位ないしは負電位が印加されるゲート電極１６を配置した構成になっている。 The cold cathode electron source will be described with reference to FIG. 8. In this cold cathode electron source, the cathode electrode 14 is arranged on the electrode arrangement region 12 of the insulating substrate 6, and the cathode electrode 14 is arranged on each side of the cathode electrode 14. 14, a gate electrode 16 to which the same potential as the potential of the cathode electrode 14 or a negative potential is applied is disposed in the same plane as the electrode 14.
図示略の電源からアノード電極８にカソード電極１４に対して高電位（例えば１０ｋＶ）を印加し、カソード電極１４および両ゲート電極１６を接地電位（０Ｖ）としたときに両電極８，１４間に電界が印加される。この電界印加によりアノード電極８とカソード電極１４との間の空間に上記電界に応じて図示するごとき等電位線２４が形成される。そして、この場合、カソード電極１４表面には電界放射(フィールドエミッション)により電子を放出する電子放出層１８が形成されており、カソード電極１４上の電子放出層１８からはアノード電極８上の蛍光体１０に向けて電子放出が行われ、蛍光体１０はこの電子衝突により励起発光する。この励起発光状態を冷陰極電子源のＯＮ状態と言うことにする。 A high potential (for example, 10 kV) is applied to the anode electrode 8 from the power supply (not shown) to the cathode electrode 14, and the cathode electrode 14 and both gate electrodes 16 are set to the ground potential (0 V). An electric field is applied. By applying this electric field, an equipotential line 24 as shown in the figure is formed in the space between the anode electrode 8 and the cathode electrode 14 according to the electric field. In this case, an electron emission layer 18 that emits electrons by field emission is formed on the surface of the cathode electrode 14, and the phosphor on the anode electrode 8 is formed from the electron emission layer 18 on the cathode electrode 14. Electrons are emitted toward 10 and the phosphor 10 emits light by excitation due to this electron collision. This excited light emission state is referred to as the ON state of the cold cathode electron source.
ゲート電極１６の電位をカソード電極１４の電位よりも負の電位例えば−１５０Ｖにすると、図示しないが、電子放出層１８上の電界が弱くなって、電子放出が小さくなって蛍光体１０の励起発光強度が低下する。 When the potential of the gate electrode 16 is set to a negative potential, for example, −150 V, than the potential of the cathode electrode 14, although not shown, the electric field on the electron emission layer 18 becomes weak and the electron emission becomes small, and the excitation light emission of the phosphor 10. Strength decreases.
さらに、ゲート電極１６の電位をカソード電極１４の電位よりも負の電位例えば−３００Ｖにすると、図示しないが、電子放出層１８の電界が弱くなって、電子放出が停止し、蛍光体１０は励起発光しなくなる。この状態を冷陰極電子源のＯＦＦ状態と言うことにする。 Further, when the potential of the gate electrode 16 is set to a negative potential, for example, −300 V, than the potential of the cathode electrode 14, although not shown, the electric field of the electron emission layer 18 becomes weak, the electron emission stops, and the phosphor 10 is excited. It stops emitting light. This state is called the OFF state of the cold cathode electron source.
以上の構成を備えた冷陰極電子源においては、アノード電極８とカソード電極１４との間に電界が印加されているときに、図９で示すように、電極配置領域１２の端部近傍では等電位線２４がひずみ、カソード電極１４から放出される電子の軌道２６が曲げられて蛍光体１０の蛍光面１０ａのエッジに集中衝突し、該蛍光面１０ａのエッジで発光（異常発光）するようになる。図１０はこの蛍光面１０ａでの上記異常発光を概念的に示している。 In the cold cathode electron source having the above configuration, when an electric field is applied between the anode electrode 8 and the cathode electrode 14, as shown in FIG. The potential line 24 is distorted, the trajectory 26 of electrons emitted from the cathode electrode 14 is bent, and collides with the edge of the phosphor screen 10a of the phosphor 10, and emits light (abnormal light emission) at the edge of the phosphor screen 10a. Become. FIG. 10 conceptually shows the abnormal light emission on the phosphor screen 10a.
図１１はカソード電極１４の電位０Ｖ、アノード電極８の電位１０ｋＶ、ゲート電極１６の電位０Ｖとし、電界強度３Ｖ／μｍのときの冷陰極電子源がＯＮ状態のときの透明基板４の前方からの撮影写真である。この写真で示すように、蛍光面１０ａは全体的に発光するのではなく部分的に発光（不均一発光）していると共に蛍光面１０ａのエッジに沿って発光が集中している。この蛍光面１０ａのエッジの発光の集中は異常発光である。 In FIG. 11, the potential of the cathode electrode 14 is 0 V, the potential of the anode electrode 8 is 10 kV, the potential of the gate electrode 16 is 0 V, and when the cold cathode electron source is ON when the electric field strength is 3 V / μm, It is a photograph taken. As shown in this photograph, the fluorescent screen 10a does not emit light entirely but emits light partially (non-uniform light emission), and light emission is concentrated along the edge of the fluorescent screen 10a. The concentration of light emission at the edge of the fluorescent screen 10a is abnormal light emission.
また、図１２の電子軌跡に示すようにカソード電極１４の電子放出層１８から放出した電子（ｅ-）はアノード電極８に向けて放出される電子以外に一部の電子はカソード電極１４とゲート電極１６との間で露出している絶縁基板６表面にチャージアップするようになる。このチャージアップした電子は過剰に蓄積されてくると、図１３で示すように、電子が絶縁基板６表面から放出され、ゲート電極１６やカソード電極１４に衝突したり、あるいは電子放出層１８に衝突したりしてそれらにダメージを与えると共に一部は蛍光体１０に衝突して蛍光体１０がチャージアップしたり、分解、劣化したり等の現象が生じたり、あるいは蛍光体１０を意図しない部分で自然と発光させ、カソード電極１４側における選択性、すなわち、いずれのカソード電極１４から電子を放出させるかを選択することが困難になる。なお、参考の特許文献１を下記に示す。
したがって、本発明により解決すべき課題は、電極配置領域での電界集中を緩和し、蛍光面端部での異常発光を防止し、かつ、チャージアップした電子による蛍光面での異常発光を防止可能にし、蛍光面が意図した制御により均一発光可能とすることである。 Accordingly, the problems to be solved by the present invention are that the electric field concentration in the electrode arrangement region can be relaxed, abnormal light emission at the edge of the fluorescent screen can be prevented, and abnormal light emission on the fluorescent screen due to charged-up electrons can be prevented. In other words, the phosphor screen can emit light uniformly by intended control.
本発明第１による冷陰極電子源は、基板に電界電子放出する電子放出層を備えたカソード電極を配置した冷陰極電子源において、少なくとも上記カソード電極で覆われていない基板表面に高抵抗膜を設けた、ことを特徴とするものである。 The cold cathode electron source according to the first aspect of the present invention is a cold cathode electron source in which a cathode electrode provided with an electron emission layer for emitting field electrons is disposed on a substrate, and a high resistance film is provided on at least the substrate surface not covered with the cathode electrode. Provided.
本発明の好ましい態様は、上記電子放出層から電子放出を制御するためのゲート電極を配置し、上記高抵抗膜をゲート電極で覆われていない基板表面に設けることである。この場合、より好ましくはゲート電極を、上記カソード電極とほぼ同一面内両側それぞれに該カソード電極から一定の距離を隔てた位置に配置することである。 A preferred embodiment of the present invention is to dispose a gate electrode for controlling electron emission from the electron emission layer, and to provide the high resistance film on a substrate surface not covered with the gate electrode. In this case, it is more preferable to dispose the gate electrode at a position spaced apart from the cathode electrode on both sides in the same plane as the cathode electrode.
さらに好ましくは高抵抗膜は基板の表面全体に配置することである。 More preferably, the high resistance film is disposed over the entire surface of the substrate.
本発明第１によれば、少なくとも上記カソード電極と上記ゲート電極とで覆われていない基板表面に高抵抗膜を設けたので、上記カソード電極とゲート電極とが配置された電極配置領域から当該電極配置領域の端部の外周に至り、絶縁部の浮遊電位による電位のゆがみが低減され、上記電界をアノード電極とカソード電極との対向空間で等電位線が平行ないしはほぼ平行となり、その結果、上記電極配置領域の端部での電界強度が緩和され、また、上記電子放出部から放出した電子の一部がカソード電極とゲート電極との間に露出している高抵抗膜に衝突してチャージアップしても当該高抵抗膜によりそのチャージアップした電荷は蓄積されることがないため（パスすること）、従来のように基板表面にチャージアップした電荷によりゲート電極やカソード電極や蛍光体にダメージを与えずに済む。 According to the first aspect of the present invention, the high resistance film is provided on the surface of the substrate that is not covered with at least the cathode electrode and the gate electrode, so that the electrode is removed from the electrode arrangement region where the cathode electrode and the gate electrode are arranged. Displacement of the potential due to the floating potential of the insulating portion reaches the outer periphery of the end portion of the arrangement region, and equipotential lines are parallel or almost parallel in the space between the anode electrode and the cathode electrode. The electric field strength at the edge of the electrode placement area is relaxed, and a part of the electrons emitted from the electron emission part collides with the high resistance film exposed between the cathode electrode and the gate electrode to charge up. Even if the high resistance film does not accumulate the charged charge (pass), the gate is charged by the charged charge on the substrate surface as in the past. Need not damaging the electrode and the cathode electrode and the phosphor.
上記高抵抗膜は、好ましくは、導体材料と絶縁材料とを混合した膜で構成されている。導体材料としては特に限定しないが酸化アンチモン（Ｓｂ2Ｏ5）、酸化インジウム（Ｉｎ2Ｏ3）、インジウムアンチモン酸化物（ＡＴＯ）、インジウム錫酸化物（ＩＴＯ）を例示することができる。絶縁材料は 特に限定しないが、導体材料と絶縁材料の合成抵抗値は１０4−１０12Ω／ｃｍ2が好ましい。 The high resistance film is preferably composed of a film in which a conductor material and an insulating material are mixed. Examples of the conductive material include, but are not limited to, antimony oxide (Sb 2 O 5 ), indium oxide (In 2 O 3 ), indium antimony oxide (ATO), and indium tin oxide (ITO). The insulating material is not particularly limited, but the combined resistance value of the conductor material and the insulating material is preferably 10 4 -10 12 Ω / cm 2 .
上記高抵抗膜は、好ましくは、積層された少なくとも２つの層からなり、上層が絶縁層で構成され、下層が導体層で構成されている。 The high-resistance film is preferably composed of at least two layers stacked, the upper layer being an insulating layer, and the lower layer being a conductor layer.
この上層の絶縁層は、チャージアップした電荷が所定量以上蓄積されると、下層の導体層にパスすることができる層厚さであることが好ましい。これは電荷がチャージアップ量が一定量を超えると導体材料側の下層に容易にパスできる層厚さが好ましいからである。下層の導体層は上層側がパスしてきた電荷を逃がすことができる通路を与えることができればよく、その層厚さは特に限定しない。上層の絶縁層の構成材料は特に限定しないが酸化シリコン（ＳｉＯ2）を例示することができる。下層の導体層の構成材料としては特に限定しないが例えばインジウム錫酸化物（ＩＴＯ）を例示することができる。 The upper insulating layer preferably has a layer thickness that can pass to the lower conductor layer when a predetermined amount or more of the charged charge is accumulated. This is because a layer thickness that can easily pass the lower layer on the conductor material side when the charge-up amount exceeds a certain amount is preferable. The lower conductor layer is not particularly limited as long as it can provide a path through which charges passed by the upper layer can be released. Although the constituent material of the upper insulating layer is not particularly limited, silicon oxide (SiO 2 ) can be exemplified. Although it does not specifically limit as a constituent material of a lower conductor layer, For example, an indium tin oxide (ITO) can be illustrated.
上記高抵抗膜は、好ましくは、酸化物の膜で構成されている。 The high resistance film is preferably composed of an oxide film.
この酸化物の膜材料には例えば酸化ニッケル（ＮｉＯ：膜厚は例えば２０−５０ｎｍ）、酸化鉄（Ｆｅ2Ｏ3：膜厚は例えば５０−３００ｎｍ）、酸化亜鉛（ＺｎＯ：膜厚は例えば１０−２０ｎｍ）、酸化クロム（Ｃｒ2Ｏ3：膜厚は例えば５０−３００ｎｍ）、酸化錫（ＳｎＯ2：膜厚は例えば１０−２０ｎｍ）がある。 For example, nickel oxide (NiO: film thickness is 20-50 nm), iron oxide (Fe 2 O 3 : film thickness is 50-300 nm), zinc oxide (ZnO: film thickness is 10 nm, for example) −20 nm), chromium oxide (Cr 2 O 3 : film thickness is, for example, 50-300 nm), and tin oxide (SnO 2 : film thickness is, for example, 10-20 nm).
上記電子放出部を構成する電子放出材料は特に限定しないが、好ましくはナノサイズのカーボン系材料からなる。このカーボン系材料は特に限定しないが、ファイバ、粒子でもよい。ファイバとしては、カーボンナノチューブ、カーボンナノファイバ、カーボンナノコイル、グラファイトナノファイバー、グラファイトリボン、などのファイバを例示することができる。また、ファイバの材料には、炭素ヘキサゴナル網面からなる炭素ナノ繊維素が複数ロッド状またはプレート状に積層してなる炭素ナノ繊維素群が繊維軸に対して垂直配列したプレートレット構造、あるいは傾斜して配列されたヘリングボーン構造、あるいは水平配列したチューブラ構造のファイバを含むことができる。このようなプレートレット、ヘリングボーン、チューブラ構造では、多数の炭素ナノ繊維素群の端面が、電子放出点として機能することができ、繊維軸に沿って多数の電子放出点が構成される。また、電子放出材料には上記ファイバだけに限定されず、例えば、粒子形態でもよく、この形態としては例えばグラファイト粒子を挙げることができる。 Although the electron emission material which comprises the said electron emission part is not specifically limited, Preferably it consists of a carbon material of nanosize. The carbon-based material is not particularly limited, but may be a fiber or a particle. Examples of the fiber include fibers such as carbon nanotubes, carbon nanofibers, carbon nanocoils, graphite nanofibers, and graphite ribbons. In addition, the fiber material may be a platelet structure in which carbon nanofibers composed of carbon hexagonal network surfaces are stacked in a rod-like or plate-like manner and arranged vertically with respect to the fiber axis, or inclined. The fibers can be included in a herringbone structure arranged in a horizontal direction or in a tubular structure arranged in a horizontal direction. In such a platelet, herringbone, and tubular structure, end faces of a large number of carbon nanofiber element groups can function as electron emission points, and a large number of electron emission points are configured along the fiber axis. Further, the electron emission material is not limited to the above-described fiber, but may be, for example, a particle form, and examples of the form include graphite particles.
本発明第２による冷陰極電子源は、基板上にアノード電極と対向して電界電子放出する電子放出層を備えたカソード電極を、また、該カソード電極のほぼ同一面内両側にゲート電極を、それぞれ配置し、アノード電極を高電位にカソード電極を低電位に固定し、該カソード電極の両側のゲート電極の電位をカソード電極の電位に対して同電位ないしは負電位に制御する冷陰極電子源において、少なくとも上記カソード電極と上記ゲート電極とで覆われていない基板表面に高抵抗膜を設けたことを特徴とするものである。 The cold cathode electron source according to the second aspect of the present invention includes a cathode electrode provided with an electron emission layer that emits field electrons facing the anode electrode on a substrate, and gate electrodes on both sides in substantially the same plane of the cathode electrode. In each cold cathode electron source, the anode electrode is fixed at a high potential, the cathode electrode is fixed at a low potential, and the potential of the gate electrode on both sides of the cathode electrode is controlled to be the same potential or negative potential with respect to the potential of the cathode electrode. In addition, a high resistance film is provided on a substrate surface not covered with at least the cathode electrode and the gate electrode.
上記低電位は接地電位を含むが、アノード電極の高電位に対して相対的に低い電位であればよく、また、ゲート電極の電位がカソード電極の電位に対して負電位とは、カソード電極の上記低電位よりも低い電位を含むものである。 The low potential includes a ground potential, but may be any potential that is relatively low with respect to the high potential of the anode electrode, and the potential of the gate electrode is negative with respect to the potential of the cathode electrode. A potential lower than the low potential is included.
本発明第２によると、少なくとも上記カソード電極と上記ゲート電極とで覆われていない基板表面に高抵抗膜を設けたので、冷陰極電子源をＯＮ状態とするべくアノード電極に高電位、カソード電極を接地電位とし、かつ、ゲート電極の電位を接地電位として、アノード電極とカソード電極との間に電界が印加されているときに、電極配置領域の端部での電界強度は高抵抗膜により緩和されていて等電位線のひずみが軽減されている結果、当該電極配置領域端部近傍のカソード電極から放出される電子の軌道が曲げられにくくなり蛍光体の蛍光面エッジに特定して集中衝突することが抑制され当該蛍光面エッジでの異常発光を防止ないしは抑制することができるようになる。 According to the second aspect of the present invention, since the high resistance film is provided on the substrate surface which is not covered with at least the cathode electrode and the gate electrode, a high potential is applied to the anode electrode so that the cold cathode electron source is turned on. Is the ground potential and the potential of the gate electrode is the ground potential. When an electric field is applied between the anode electrode and the cathode electrode, the electric field strength at the end of the electrode placement region is relaxed by the high resistance film. As a result, the distortion of the equipotential lines is reduced, so that the trajectory of electrons emitted from the cathode electrode in the vicinity of the end of the electrode arrangement region becomes difficult to bend, and specifically collides with the fluorescent screen edge of the phosphor. As a result, abnormal light emission at the edge of the phosphor screen can be prevented or suppressed.
本発明第２ではまた、カソード電極から放出した電子の一部が曲げられてカソード電極とゲート電極との間の高抵抗膜に衝突したときは当該高抵抗膜により電子衝突により電荷がチャージアップせずパスするから、従来のようにカソード電極とゲート電極との間に露出する基板表面に上記放出した電子の一部が曲げられてその基板表面にチャージアップするようなことがなくなり、従来発生していたチャージアップ電荷の放電によるゲート電極やカソード電極のダメージや蛍光体への衝突による蛍光体のダメージや蛍光体の意図しない部分での発光を解消することができるようになる。 In the second aspect of the present invention, when a part of the electrons emitted from the cathode electrode is bent and collides with the high resistance film between the cathode electrode and the gate electrode, the high resistance film causes the charge to be charged up by the electron collision. As a result, the conventional method does not cause a part of the emitted electrons to be bent and charge up on the substrate surface exposed between the cathode electrode and the gate electrode. It becomes possible to eliminate the damage of the gate electrode and the cathode electrode due to the discharge of the charge-up charge, the damage of the phosphor due to the collision with the phosphor, and the light emission at an unintended portion of the phosphor.
本発明によれば、基板表面に設けた高抵抗膜により、電極配置領域端部での電界集中を緩和することができるので電極配置領域端部での電位のゆがみにより電子軌道が曲がって蛍光面に衝突して異常発光することが防止される結果、蛍光面を意図した制御により均一発光させることが可能となる。本発明ではまた、カソード電極の電子放出部が放出した電子の一部が曲げられてカソード電極とゲート電極との間に入り込んでも、その電子は高抵抗膜によりチャージアップすることが抑制されるので、この電子がチャージアップして蓄積後、放出されてゲート電極、カソード電極、蛍光面にダメージを与えることを防止することができる。 According to the present invention, the high-resistance film provided on the substrate surface can alleviate the electric field concentration at the end of the electrode placement region, so that the electron trajectory is bent due to the distortion of the potential at the end of the electrode placement region. As a result, it is possible to emit light uniformly by controlling the fluorescent screen as intended. In the present invention, even if a part of the electrons emitted from the electron emission portion of the cathode electrode is bent and enters between the cathode electrode and the gate electrode, the electrons are suppressed from being charged up by the high resistance film. It is possible to prevent the electrons from being charged and accumulated and then released to damage the gate electrode, the cathode electrode, and the phosphor screen.
以下、添付図面を参照して、本発明の実施形態に係る冷陰極電子源を説明する。図１に同冷陰極電子源の概略構成を示し、図２は、図１の電界放射型発光素子で冷陰極電子源から電子放出している状態を示し、図３は、図１の冷陰極電子源でチャージアップの説明に供する冷陰極電子源要部を示す。 Hereinafter, a cold cathode electron source according to an embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 shows a schematic configuration of the cold cathode electron source, FIG. 2 shows a state in which electrons are emitted from the cold cathode electron source by the field emission type light emitting device of FIG. 1, and FIG. 3 shows a cold cathode of FIG. The main part of the cold cathode electron source used for explanation of charge-up by the electron source is shown.
実施の形態の冷陰極電子源は、電界放射型発光素子２に適用している。この電界放射型発光素子２は、前面パネルを構成する平面視矩形形状の透明基板４と、背面パネルを構成する平面視が透明基板４と対応した矩形形状の絶縁基板６とを備える。これら透明基板４と絶縁基板６とは所定の間隔で平行に対向配置されている。両基板４，６を上記対向配置間隔状態に支持する側面基板の図示は略している。電界放射型発光素子２の内部は真空状態に密封されている。 The cold cathode electron source of the embodiment is applied to the field emission type light emitting element 2. The field emission light-emitting element 2 includes a transparent substrate 4 having a rectangular shape in plan view that constitutes a front panel, and an insulating substrate 6 having a rectangular shape corresponding to the transparent substrate 4 in plan view that constitutes a rear panel. The transparent substrate 4 and the insulating substrate 6 are arranged to face each other in parallel at a predetermined interval. The illustration of the side substrates that support the substrates 4 and 6 in the above-described spacing state is omitted. The inside of the field emission type light emitting element 2 is sealed in a vacuum state.
透明基板４の内面側にはアノード電極８と蛍光体１０とが積層されている。なお、アノード電極８は蛍光体１０の励起により生成された可視光を透過させるため透明金属例えばＩＴＯで構成することが好ましい。蛍光体１０の表面にメタルバック効果により蛍光体１０の発光強度を高める金属膜を配置させてもよい。この場合、この金属膜をアノード電極として、上記アノード電極８を省略することができる。 An anode electrode 8 and a phosphor 10 are laminated on the inner surface side of the transparent substrate 4. The anode electrode 8 is preferably made of a transparent metal such as ITO in order to transmit visible light generated by excitation of the phosphor 10. A metal film that increases the emission intensity of the phosphor 10 by the metal back effect may be disposed on the surface of the phosphor 10. In this case, the anode electrode 8 can be omitted by using the metal film as an anode electrode.
絶縁基板６の電極配置領域１２上にはアノード電極８との間で印加される電界により電子放出する電子を供給するカソード電極１４が複数配置されている。各カソード電極１４の両側それぞれにそれらとほぼ同一面内（インプレーン）でかつ一定の距離を隔ててゲート電極１６が配置されている。 A plurality of cathode electrodes 14 for supplying electrons emitted by an electric field applied to the anode electrode 8 are arranged on the electrode arrangement region 12 of the insulating substrate 6. Gate electrodes 16 are arranged on both sides of each cathode electrode 14 in substantially the same plane (in-plane) with a certain distance therebetween.
カソード電極１４上には電子放出層１８が形成されている。この電子放出層１８は、電子放出材料が配置されたものであり、この電子放出材料としては、電界印加により電界集中して電子放出することができる材料であれば、特に限定しない。例えば、材料の形態としてはファイバ、粒子でもよい。ファイバとしては、カーボンナノチューブ、カーボンナノファイバ、カーボンナノコイル、グラファイトナノファイバー、グラファイトリボンなどのファイバを例示することができる。また、ファイバの材料には、炭素ヘキサゴナル網面からなる炭素ナノ繊維素が複数ロッド状またはプレート状に積層してなる炭素ナノ繊維素群が繊維軸に対して垂直配列したプレートレット構造、あるいは傾斜して配列されたヘリングボーン構造、あるいは水平配列したチューブラ構造のファイバを含むことができる。このようなプレートレット、ヘリングボーン、チューブラ構造では、多数の炭素ナノ繊維素群の端面が、電子放出点として機能することができ、繊維軸に沿って多数の電子放出点が構成される。また、電子放出材料には上記ファイバだけに限定されず、例えば、粒子形態でもよく、この形態としては例えばグラファイト粒子を挙げることができる。 An electron emission layer 18 is formed on the cathode electrode 14. The electron emission layer 18 is provided with an electron emission material, and the electron emission material is not particularly limited as long as it is a material capable of electron emission by concentrating an electric field by applying an electric field. For example, the material may be a fiber or a particle. Examples of the fiber include carbon nanotubes, carbon nanofibers, carbon nanocoils, graphite nanofibers, and graphite ribbons. In addition, the fiber material may be a platelet structure in which carbon nanofibers composed of carbon hexagonal network surfaces are stacked in a rod-like or plate-like manner and arranged vertically with respect to the fiber axis, or inclined. The fibers can be included in a herringbone structure arranged in a horizontal direction or in a tubular structure arranged in a horizontal direction. In such a platelet, herringbone, and tubular structure, end faces of a large number of carbon nanofiber element groups can function as electron emission points, and a large number of electron emission points are configured along the fiber axis. Further, the electron emission material is not limited to the above-described fiber, but may be, for example, a particle form, and examples of the form include graphite particles.
また、電子放出層１８においては、カソード電極１４上への電子放出材料の配置形態に限定しないが、例えば、カソード電極１４に直接電子放出材料を配置して電子放出層１８を構成してもよいし、あるいは、電子放出材料を含むペーストをカソード電極１４上に配置し、そのペーストを焼成し、その焼成体とその焼成体表面から突出する電子放出材料とで電子放出層１８を構成してもよい。 Further, the electron emission layer 18 is not limited to the arrangement form of the electron emission material on the cathode electrode 14. For example, the electron emission layer 18 may be configured by directly arranging the electron emission material on the cathode electrode 14. Alternatively, a paste containing an electron emission material is disposed on the cathode electrode 14, the paste is fired, and the electron emission layer 18 is configured by the fired body and the electron emission material protruding from the surface of the fired body. Good.
以上のように絶縁基板６、カソード電極１４、ゲート電極１６とを備えた冷陰極電子源２０において、実施の形態では、絶縁基板６の全体に高抵抗膜２２を形成したことを特徴とするものである。この高抵抗膜２２は、電極配置領域１２を含めた上記電界の強度を電極配置領域１２の端部でも均一に保ちかつ電極配置領域１２上に帯電した電荷がパスできる通路を与える高抵抗値を提供することができる膜である。 As described above, in the cold cathode electron source 20 including the insulating substrate 6, the cathode electrode 14, and the gate electrode 16, the embodiment is characterized in that the high resistance film 22 is formed on the entire insulating substrate 6. It is. The high resistance film 22 has a high resistance value that maintains a uniform electric field strength including the electrode placement region 12 even at the end of the electrode placement region 12 and provides a path through which the charged charges can pass through the electrode placement region 12. A membrane that can be provided.
この高抵抗膜２２は、カソード電極１４とゲート電極１６との間の電気的短絡を防止する抵抗値を持つ絶縁材料と、上記電界均一化と電荷パス通路とを与える抵抗値を持つ導体材料と、を混合した膜である。すなわち、絶縁材料は、絶縁基板６全体にわたり、カソード電極１４とゲート電極１６それぞれが電位的に短絡しないようにするものであり、導体材料は、電極配置領域１２の端部で等電位線２４が歪まないようにするものである。図８の従来例では、高抵抗膜２２が存在しないため電極配置領域１２の端部で等電位線２４が傾斜して絶縁基板６内に入りこんでいる。そのため、従来の冷陰極電子源では、図９で示すように、その端部での等電位線２４の形態により、カソード電極１４の電子放出層１８から放出される電子の軌道２６は蛍光体１０の蛍光面のエッジ側に向くのに対して、実施の形態の冷陰極電子源２０では、図２で示す等電位線２４の形態により、カソード電極１４の電子放出層１８から放出される電子の軌道２６は蛍光体１０の蛍光面のエッジ側に向くことはない。そのため、実施の形態では、蛍光面のエッジが異常発光することが防止される。 The high resistance film 22 includes an insulating material having a resistance value that prevents an electrical short circuit between the cathode electrode 14 and the gate electrode 16, and a conductor material having a resistance value that provides the electric field uniformization and the charge path path. , Are mixed films. That is, the insulating material prevents the cathode electrode 14 and the gate electrode 16 from being short-circuited over the entire insulating substrate 6, and the conductor material has the equipotential line 24 at the end of the electrode arrangement region 12. It is to prevent distortion. In the conventional example of FIG. 8, since the high resistance film 22 does not exist, the equipotential line 24 inclines into the insulating substrate 6 at the end of the electrode arrangement region 12. Therefore, in the conventional cold cathode electron source, as shown in FIG. 9, the orbits 26 of electrons emitted from the electron emission layer 18 of the cathode electrode 14 are formed in the phosphor 10 due to the form of the equipotential lines 24 at the ends thereof. In the cold cathode electron source 20 of the embodiment, the electrons emitted from the electron emission layer 18 of the cathode electrode 14 are formed by the form of the equipotential lines 24 shown in FIG. The track 26 does not face the edge side of the phosphor screen of the phosphor 10. Therefore, in the embodiment, abnormal emission of light from the edge of the phosphor screen is prevented.
上記絶縁材料と導体材料との合成抵抗値は、上記効果を与える抵抗値を提供することができればよいから、特に限定しないが、例えば１０4−１０12Ω／ｃｍ2を挙げることができる。 The combined resistance value of the insulating material and the conductive material is not particularly limited as long as it can provide a resistance value that gives the above-mentioned effect, and examples thereof include 10 4 -10 12 Ω / cm 2 .
絶縁材料には、酸化シリコン（ＳｉＯ2）、酸化チタン（ＴｉＯ2）、チタン酸カリウム等を例示することができる。 Examples of the insulating material include silicon oxide (SiO 2 ), titanium oxide (TiO 2 ), and potassium titanate.
導体材料には、酸化アンチモン（Ｓｂ2Ｏ5）、酸化インジウム（Ｉｎ2Ｏ3）、インジウムアンチモン酸化物（ＡＴＯ）、インジウム錫酸化物（ＩＴＯ）等を例示することができる。 Examples of the conductor material include antimony oxide (Sb 2 O 5 ), indium oxide (In 2 O 3 ), indium antimony oxide (ATO), indium tin oxide (ITO), and the like.
以上の構成を備えた電界放射型発光素子２の動作を図２以降を参照して説明すると、まず、図２で示すように、図示略の電源からアノード電極８にカソード電極１４に対して高電位（例えば１０ｋＶ）を印加し、カソード電極１４および両ゲート電極１６を低電位である接地電位（０Ｖ）としてアノード電極８とカソード電極１４との間に電界を印加すると、アノード電極８とカソード電極１４との間の空間に図示するごとき等電位線２４が形成される。そして、この場合、カソード電極１４表面には電界放射(フィールドエミッション)により電子を放出する電子放出層１８が形成されており、この電子放出層１８における電界集中により当該電子放出層１８から放出される電子は、等電位線２４に従い矢印で示す電子軌道２６でアノード電極８上の蛍光体１０に向けて放出され、蛍光体１０に電子衝突することにより当該蛍光体１０を励起発光させる。この状態で冷陰極電子源２０はＯＮしている。 The operation of the field emission light-emitting element 2 having the above configuration will be described with reference to FIG. 2 and subsequent drawings. First, as shown in FIG. When an electric potential (for example, 10 kV) is applied and an electric field is applied between the anode electrode 8 and the cathode electrode 14 with the cathode electrode 14 and both the gate electrodes 16 being at a low ground potential (0 V), the anode electrode 8 and the cathode electrode An equipotential line 24 as shown in the figure is formed in the space between the two. In this case, an electron emission layer 18 that emits electrons by field emission is formed on the surface of the cathode electrode 14, and is emitted from the electron emission layer 18 due to electric field concentration in the electron emission layer 18. The electrons are emitted toward the phosphor 10 on the anode electrode 8 along the equipotential lines 24 by the electron trajectory 26 indicated by an arrow, and the phosphor 10 is excited to emit light by colliding with the phosphor 10. In this state, the cold cathode electron source 20 is ON.
この場合、実施の形態では高抵抗膜２２を絶縁基板６上に配置している。この高抵抗膜２２は、絶縁材料と導体材料とが混合されていて、全体の抵抗値としてはカソード電極１４とゲート電極１６とが電気的に短絡しない抵抗値（上記１０4―１０12Ω／ｃｍ2）であるから、カソード電極１４とゲート電極１６との電位を共に互いに独立して接地電位に対して制御して維持することができる。そして図３で示すように電子放出層１８からの放出される電子の一部が高抵抗膜２２に衝突し、内部の絶縁材料により電荷がチャージアップしても、その高抵抗膜２２内の導体材料によりその電荷はパスされてしまい、電荷が所定量以上に蓄積してくることが抑制される。この結果、従来のようにカソード電極１４とゲート電極１６との間に絶縁基板６表面が露出してなる絶縁部分に電子放出層１８から放出した電子の一部がチャージアップし、これにより、電荷が蓄積後、ゲート電極１６やカソード電極１４に向けて移動してこれら電極がダメージを受けたりすることがなくなる。 In this case, the high resistance film 22 is disposed on the insulating substrate 6 in the embodiment. The high resistance film 22 is a mixture of an insulating material and a conductor material, and the overall resistance value is such that the cathode electrode 14 and the gate electrode 16 are not electrically short-circuited (above 10 4 -10 12 Ω / cm 2 ), the potentials of the cathode electrode 14 and the gate electrode 16 can both be controlled and maintained with respect to the ground potential independently of each other. As shown in FIG. 3, even if a part of the electrons emitted from the electron emission layer 18 collides with the high resistance film 22 and charges are charged up by the internal insulating material, the conductor in the high resistance film 22 The charge is passed by the material, and the accumulation of charge over a predetermined amount is suppressed. As a result, a part of the electrons emitted from the electron emission layer 18 is charged up to the insulating portion where the surface of the insulating substrate 6 is exposed between the cathode electrode 14 and the gate electrode 16 as in the prior art. After accumulation, the electrodes are prevented from moving toward the gate electrode 16 and the cathode electrode 14 and being damaged.
以上の実施の形態では、絶縁基板６の表面に高抵抗膜２２を設けたので、カソード電極１４とゲート電極１６とが配置された電極配置領域１２から当該電極配置領域１２の端部の外周に至り、電界をアノード電極８とカソード電極１４との対向空間で等電位線２４が平行ないしはほぼ平行となり、その結果、上記電極配置領域１２の端部での電界強度が均一化され、また、上記電子放出層１８から放出した電子の一部がカソード電極１４とゲート電極１６との間に露出している高抵抗膜２２に衝突してチャージアップしても当該高抵抗膜２２によりそのチャージアップした電荷は蓄積されることがないため、従来のように絶縁基板６表面にチャージアップした電荷によりゲート電極１４やカソード電極１６や蛍光体１０にダメージを与えずに済む。 In the above embodiment, since the high resistance film 22 is provided on the surface of the insulating substrate 6, the electrode arrangement region 12 where the cathode electrode 14 and the gate electrode 16 are arranged is arranged on the outer periphery of the end portion of the electrode arrangement region 12. As a result, the equipotential lines 24 are parallel or almost parallel in the space between the anode electrode 8 and the cathode electrode 14, and as a result, the electric field strength at the end of the electrode arrangement region 12 is made uniform. Even if a part of the electrons emitted from the electron emission layer 18 collides with the high resistance film 22 exposed between the cathode electrode 14 and the gate electrode 16 and is charged up, the high resistance film 22 charges up. Since charges are not accumulated, the gate electrode 14, cathode electrode 16 and phosphor 10 are not damaged by charges charged up on the surface of the insulating substrate 6 as in the prior art. No.
図４は、本発明の他の実施の形態に係る電界放射型発光素子の概略構成を示す断面図であり、冷陰極電子源から電子放出している状態を示し、図５は、図４の冷陰極電子源でチャージアップの説明に供する冷陰極電子源要部を示し、図６は、図４の冷陰極電子源の電子放出により蛍光面の発光状態を概念的に示し、図７は、図４の冷陰極電子源の電子放出により蛍光面の発光状態を写真で示している。この実施の形態に係る冷陰極電子源２０Ａを電界放射型発光素子２に適用した例である。図４ないし図７において、図１ないし図３と対応する部分には同一の符号を付している。この実施の形態の冷陰極電子源２０Ａでは、高抵抗膜２２が、上層である絶縁層２２ａと、下層である導体層２２ｂとの２層からなることを特徴とするものである。 FIG. 4 is a cross-sectional view showing a schematic configuration of a field emission type light emitting device according to another embodiment of the present invention, showing a state in which electrons are emitted from a cold cathode electron source, and FIG. FIG. 6 conceptually shows the light emission state of the phosphor screen by the electron emission of the cold cathode electron source of FIG. 4, and FIG. FIG. 5 is a photograph showing the light emission state of the phosphor screen by electron emission from the cold cathode electron source of FIG. 4. This is an example in which the cold cathode electron source 20A according to this embodiment is applied to the field emission type light emitting device 2. 4 to 7, the same reference numerals are given to the portions corresponding to those in FIGS. 1 to 3. The cold cathode electron source 20A of this embodiment is characterized in that the high resistance film 22 is composed of two layers of an insulating layer 22a as an upper layer and a conductor layer 22b as a lower layer.
この高抵抗膜では、図示略の電源からアノード電極８にカソード電極１４に対して高電位（例えば１０ｋＶ）を印加し、カソード電極１４および両ゲート電極１６を接地電位（０Ｖ）としてアノード電極８とカソード電極１４との間に電界を印加すると、アノード電極８とカソード電極１４との間の空間に図示するごとき等電位線２４が形成される。そして、この場合、カソード電極１４表面には電界放射(フィールドエミッション)により電子を放出する電子放出層１８が形成されており、この電子放出層１８における電界集中により当該電子放出層１８から放出される電子は、等電位線２４に従い矢印で示す電子軌道２６でアノード電極８上の蛍光体１０に向けて放出され、蛍光体１０に電子衝突することにより当該蛍光体１０を励起発光させる。この状態で冷陰極電子源２０ＡはＯＮしている。 In this high resistance film, a high potential (for example, 10 kV) is applied to the anode electrode 8 from the power source (not shown) with respect to the cathode electrode 14, and the cathode electrode 14 and both gate electrodes 16 are set to the ground potential (0 V). When an electric field is applied to the cathode electrode 14, an equipotential line 24 as shown in the figure is formed in the space between the anode electrode 8 and the cathode electrode 14. In this case, an electron emission layer 18 that emits electrons by field emission is formed on the surface of the cathode electrode 14, and is emitted from the electron emission layer 18 due to electric field concentration in the electron emission layer 18. The electrons are emitted toward the phosphor 10 on the anode electrode 8 along the equipotential lines 24 by the electron trajectory 26 indicated by an arrow, and the phosphor 10 is excited to emit light by colliding with the phosphor 10. In this state, the cold cathode electron source 20A is ON.
そして、上記高抵抗膜２２は、上層の絶縁層２２ａと下層の導体層２２ｂとの全体の抵抗値としてはカソード電極１４とゲート電極１６とが電気的に短絡しない抵抗値であるから、カソード電極１４とゲート電極１６との電位を共に互いに独立して接地電位に対して制御して維持することができる。一方、図５で示すように電子放出層１８からの放出される電子の一部は絶縁層２２ａに衝突し、該絶縁層２２ａ内にチャージアップするが、その絶縁層２２ａの層厚さが薄く設定されているので、絶縁層２２ａの蓄積電荷が所定量以上に蓄積してくると、その電荷は導体層２２ｂにパスするようになる。この結果、従来のようにカソード電極１４とゲート電極１６との間に絶縁基板６表面が露出してなる絶縁部分にカソード電極１４から放出した電子の一部がチャージアップし、これにより、電荷が蓄積後、ゲート電極１６やカソード電極１４に向けて移動してこれら電極１４，１６がダメージを受けたり、あるいは蛍光体１０に衝突して該蛍光体１０にダメージを与えたりすることがなくなる。 The high resistance film 22 has a resistance value that does not cause an electrical short circuit between the cathode electrode 14 and the gate electrode 16 as a whole resistance value of the upper insulating layer 22a and the lower conductor layer 22b. 14 and the gate electrode 16 can be controlled and maintained with respect to the ground potential independently of each other. On the other hand, as shown in FIG. 5, some of the electrons emitted from the electron emission layer 18 collide with the insulating layer 22a and are charged up in the insulating layer 22a. However, the insulating layer 22a is thin. Therefore, when the accumulated charge in the insulating layer 22a accumulates over a predetermined amount, the charge passes to the conductor layer 22b. As a result, a part of the electrons emitted from the cathode electrode 14 is charged up to the insulating portion where the surface of the insulating substrate 6 is exposed between the cathode electrode 14 and the gate electrode 16 as in the prior art. After the accumulation, the electrodes 14 and 16 are not damaged by moving toward the gate electrode 16 or the cathode electrode 14 or are not damaged by colliding with the phosphor 10.
図６は、高抵抗膜２２が上層の絶縁層２２ａと下層の導体層２２ｂとの２層からなる場合の蛍光面１０ａを概念的に示す図である。図６と図１０とを比較して明らかであるように、従来では蛍光面１０ａのエッジが異常発光しているのに対して、図６では蛍光面１０ａ全体が均一に発光している。 FIG. 6 is a diagram conceptually showing the phosphor screen 10a when the high-resistance film 22 is composed of two layers of an upper insulating layer 22a and a lower conductor layer 22b. As apparent from comparison between FIG. 6 and FIG. 10, the edge of the phosphor screen 10 a emits abnormal light conventionally, whereas in FIG. 6, the entire phosphor screen 10 a emits light uniformly.
図７は実施の形態の高抵抗膜２２を備えた冷陰極電子源２０Ａからの電子放出により発光している蛍光面の写真である。この場合、この冷陰極電子源２０Ａでは、その高抵抗膜２２の絶縁層２２ａに酸化シリコン（ＳｉＯ2）を選定し、下層の導体層２２ｂにインジウム錫酸化物（ＩＴＯ）を選定している。この写真で示すように高抵抗膜を配置することにより蛍光面全体が均一に発光することができるようになる。 FIG. 7 is a photograph of a phosphor screen emitting light by electron emission from the cold cathode electron source 20A provided with the high resistance film 22 of the embodiment. In this case, in the cold cathode electron source 20A, silicon oxide (SiO 2 ) is selected for the insulating layer 22a of the high resistance film 22, and indium tin oxide (ITO) is selected for the lower conductor layer 22b. As shown in this photograph, the entire phosphor screen can emit light uniformly by disposing a high resistance film.
以上の実施の形態では、絶縁基板６表面に高抵抗膜２２を設けたので、冷陰極電子源２０ＡをＯＮ状態とするべくアノード電極８に高電位、カソード電極１４を接地電位とし、かつ、ゲート電極１６の電位を接地電位として、アノード電極８とカソード電極１４との間に電界が印加されているときに、電極配置領域１２の端部での電界強度は高抵抗膜２２により均一化されていて等電位線２４のひずみが軽減されている結果、当該電極配置領域２２の端部近傍のカソード電極１４から放出される電子の軌道が曲げられにくくなり蛍光体１０の蛍光面１０ａのエッジに特定して集中衝突することが抑制され当該蛍光面１０ａのエッジでの異常発光を防止ないしは抑制することができるようになる。 In the above embodiment, since the high resistance film 22 is provided on the surface of the insulating substrate 6, the anode electrode 8 is set to a high potential, the cathode electrode 14 is set to the ground potential, and the gate is set to turn on the cold cathode electron source 20A. When an electric field is applied between the anode electrode 8 and the cathode electrode 14 with the potential of the electrode 16 being the ground potential, the electric field strength at the end of the electrode arrangement region 12 is made uniform by the high resistance film 22. As a result, the distortion of the equipotential lines 24 is reduced, so that the trajectory of electrons emitted from the cathode electrode 14 in the vicinity of the end of the electrode arrangement region 22 becomes difficult to bend and is specified as the edge of the phosphor screen 10a of the phosphor 10. Thus, the concentrated collision is suppressed, and abnormal light emission at the edge of the phosphor screen 10a can be prevented or suppressed.
以上の実施の形態ではまた、電子放出層１８から放出した電子の一部が曲げられてカソード電極１４とゲート電極１６との間の高抵抗膜２２に衝突したときは当該高抵抗膜２２により電荷がチャージアップせずパスするから、従来のようにカソード電極１４とゲート電極１６との間に露出する絶縁基板６表面に上記放出した電子の一部が曲げられてその絶縁基板６表面にチャージアップするようなことがなくなり、チャージアップ電荷の放電によるゲート電極１４やカソード電極１６のダメージや蛍光体１０への衝突による蛍光体のダメージや蛍光体の意図しない部分での発光を解消することができるようになる。 In the above embodiment, when a part of the electrons emitted from the electron emission layer 18 is bent and collides with the high resistance film 22 between the cathode electrode 14 and the gate electrode 16, the high resistance film 22 charges. Pass through without charging up, so that some of the emitted electrons are bent on the surface of the insulating substrate 6 exposed between the cathode electrode 14 and the gate electrode 16 as in the prior art, and the surface of the insulating substrate 6 is charged up. Thus, the damage of the gate electrode 14 and the cathode electrode 16 due to the discharge of the charge-up charge, the damage of the phosphor due to the collision with the phosphor 10, and the light emission at an unintended portion of the phosphor can be eliminated. It becomes like this.
なお、本実施の形態の冷陰極電子源は、フラットパネル形式の表示装置に適用することができる。例えば、フロントパネルの前面基板の内面側に配置されるアノード電極８および蛍光体１０を行方向に複数配列し、また、背面基板の内面側に配置されるカソード電極１４をアノード電極８に対して列方向に複数配列したマトリクス配列としてもよい。ゲート電極１６を表示データ信号に応じて駆動することにより、各カソード電極１４表面の電子放出層１８から電子放出を行うことにより、アノード電極８とカソード電極１４とが交差する部位をピクセルとし、そのピクセルに対応する蛍光体１０の蛍光面１０ａを上記電子放出により励起発光させ、フラットパネルタイプの画像表示装置を構成してもよい。このゲート電極１６の電位を上記表示データ信号に対応して接地電位あるいは負電位に制御することができる。また、上記ピクセル内に蛍光体１０を赤色蛍光体、緑色蛍光体、青色蛍光体として配置し、カソード電極１４を各色の蛍光体それぞれに対応して配置し、各カソード電極１４の両側のゲート電極１６を表示データ信号に応じて電位変化させて駆動することにより、各色対応の蛍光体を選択して発光駆動するカラー表示装置を構成することができる。 Note that the cold cathode electron source of this embodiment can be applied to a flat panel display device. For example, a plurality of anode electrodes 8 and phosphors 10 arranged on the inner surface side of the front substrate of the front panel are arranged in the row direction, and a cathode electrode 14 arranged on the inner surface side of the rear substrate is arranged with respect to the anode electrode 8. A matrix arrangement in which a plurality of rows are arranged in the column direction may be used. By driving the gate electrode 16 in accordance with the display data signal and emitting electrons from the electron emission layer 18 on the surface of each cathode electrode 14, a portion where the anode electrode 8 and the cathode electrode 14 intersect is defined as a pixel. The phosphor screen 10a of the phosphor 10 corresponding to the pixel may be excited to emit light by the electron emission to constitute a flat panel type image display device. The potential of the gate electrode 16 can be controlled to the ground potential or the negative potential corresponding to the display data signal. In addition, the phosphors 10 are arranged as red phosphors, green phosphors, and blue phosphors in the pixels, the cathode electrodes 14 are arranged corresponding to the phosphors of the respective colors, and the gate electrodes on both sides of each cathode electrode 14. By driving 16 by changing the potential according to the display data signal, it is possible to configure a color display device that selects and emits light corresponding to each color phosphor.
本発明の冷陰極電子源は、液晶表示装置のバックライトに適用することができる。 The cold cathode electron source of the present invention can be applied to a backlight of a liquid crystal display device.
２ 電界放射型発光素子
６ 絶縁基板
８ アノード電極
１０ 蛍光体
１２ 電極配置領域
１４ カソード電極
１６ ゲート電極
１８ 電子放出層
２０ 冷陰極電子源
２２ 高抵抗膜
２４ 等電位線
２６ 電子軌道
2 Field Emission Element 6 Insulating Substrate 8 Anode Electrode 10 Phosphor 12 Electrode Arrangement Region 14 Cathode Electrode 16 Gate Electrode 18 Electron Emission Layer 20 Cold Cathode Electron Source 22 High Resistance Film 24 Equipotential Line 26 Electron Orbit
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006155447A JP2007324066A (en) | 2006-06-02 | 2006-06-02 | Cold-cathode electron source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006155447A JP2007324066A (en) | 2006-06-02 | 2006-06-02 | Cold-cathode electron source |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007324066A true JP2007324066A (en) | 2007-12-13 |
Family
ID=38856673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006155447A Withdrawn JP2007324066A (en) | 2006-06-02 | 2006-06-02 | Cold-cathode electron source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007324066A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288157A (en) * | 2007-05-21 | 2008-11-27 | Dialight Japan Co Ltd | Field emission type surface light source |
-
2006
- 2006-06-02 JP JP2006155447A patent/JP2007324066A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288157A (en) * | 2007-05-21 | 2008-11-27 | Dialight Japan Co Ltd | Field emission type surface light source |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821191B2 (en) | Field emission display | |
| KR100634542B1 (en) | Field emission type backlight unit, driving method thereof and manufacturing method of lower panel | |
| US6504291B1 (en) | Focusing electrode and method for field emission displays | |
| EP2535919A1 (en) | Field emission panel, liquid crystal display and field emission display having the same | |
| EP1858055B1 (en) | Light emission device and display device | |
| US7714493B2 (en) | Field emission device and field emission display employing the same | |
| JP2005166631A (en) | Flat display element and its manufacturing method | |
| JP4750576B2 (en) | Field emission light source | |
| JP2005158747A (en) | Electron emission element | |
| JP2007324066A (en) | Cold-cathode electron source | |
| US20050264167A1 (en) | Electron emission device | |
| EP2075819B1 (en) | Electron emission device and light emission apparatus including the same | |
| JP2008305651A (en) | Image display device | |
| US20090015130A1 (en) | Light emission device and display device using the light emission device as a light source | |
| US20060238106A1 (en) | Electron emission display | |
| TW200537541A (en) | Image display equipment | |
| US7994696B2 (en) | Electron emission device, electron emission type backlight unit including the electron emission device, and method of manufacturing the electron emission device | |
| JP2007026877A (en) | Image display device | |
| US20090009690A1 (en) | Light emission device and display device using the light emission device as light source | |
| JP3872750B2 (en) | Flat display and driving circuit | |
| US20100019652A1 (en) | Electron emission device and light emission device including the same | |
| US8519604B2 (en) | Field emission panel with a charging prevention resistance unit | |
| US7750547B2 (en) | Electron emission device with reduced deterioration of screen image quality | |
| KR19990032988A (en) | Field emission device and image display device using same | |
| KR20070041125A (en) | Electron emission display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110225 |