JP2007318755A - Switchable phase locked loop, and method for operation of switchable phase locked loop - Google Patents
Switchable phase locked loop, and method for operation of switchable phase locked loop Download PDFInfo
- Publication number
- JP2007318755A JP2007318755A JP2007136865A JP2007136865A JP2007318755A JP 2007318755 A JP2007318755 A JP 2007318755A JP 2007136865 A JP2007136865 A JP 2007136865A JP 2007136865 A JP2007136865 A JP 2007136865A JP 2007318755 A JP2007318755 A JP 2007318755A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- clock signal
- output signal
- ckin1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000010363 phase shift Effects 0.000 claims description 10
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000012071 phase Substances 0.000 description 172
- 230000006978 adaptation Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 239000008384 inner phase Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明はフェーズロックループの出力信号を発生するための制御可能なオシレータを具備しており且つフェーズロックループの入力クロック信号として使用するために第一クロック信号と第二クロック信号との間でスイッチオーバーするためのスイッチオーバー装置を具備しているフェーズロックループに関するものである。 The present invention comprises a controllable oscillator for generating an output signal of a phase lock loop and switches between a first clock signal and a second clock signal for use as an input clock signal of a phase lock loop The present invention relates to a phase-locked loop having a switchover device for overrunning.
更に、本発明は、フェーズロックループの動作のための方法に関するものであって、その場合に、制御可能なオシレータがフェーズロックループの出力信号を発生し且つフェーズロックループの入力クロック信号として使用するために第一クロック信号と第二クロック信号との間でスイッチオーバーさせることが可能である。 The invention further relates to a method for the operation of a phase-locked loop, wherein a controllable oscillator generates a phase-locked loop output signal and uses it as an input clock signal for the phase-locked loop. Therefore, it is possible to switch over between the first clock signal and the second clock signal.
このようなフェーズロックループは、以後、「PLL」と省略され、且つPLL用のこのような動作モードは米国特許明細書第6,741,109号から既知である。 Such a phase-locked loop is hereinafter abbreviated as “PLL” and such a mode of operation for the PLL is known from US Pat. No. 6,741,109.
極めて一般的に、PLLは出力周波数を有する出力信号を発生する制御可能なオシレータを、入力周波数を有する入力クロック信号でのフィードバックによって同期させる機能を有する。この目的のために、PLLは位相検知器又は位相比較器を有しており、その入力において、入力ブロック信号及びPLL出力信号が存在する。これら2つの信号の間の位相差を表わす信号は、通常、アクティブ又はパッシブのデジタル又はアナログのフィルタ(ループフィルタ)を介してオシレータを制御するために使用される。 Very generally, a PLL has the function of synchronizing a controllable oscillator that generates an output signal having an output frequency by feedback with an input clock signal having an input frequency. For this purpose, the PLL has a phase detector or phase comparator, at the input of which there is an input block signal and a PLL output signal. A signal representing the phase difference between these two signals is typically used to control the oscillator via an active or passive digital or analog filter (loop filter).
PLLスイッチング回路の適用分野は広範にわたっている。例えば、PLLはデジタル信号シーケンス又はFM復調からクロック回復のために使用することが可能である。「SONET」及び「SDH」のような通信スタンダードにおいて、データを送信し且つ受信する場合にクロック信号を発生するためにクロック発生回路が必要とされる。このような回路において、PLL回路は、例えば基準として入力された入力クロック信号から、通信システムにおいて使用するための1つ又はそれ以上の出力クロック信号を発生することが可能である。PLL出力信号の入力クロック信号に対する同期は、ここでは、これら2つの信号の周波数が同一であることを必ずしも意味するものではない。反対に、PLL回路の入力において及び/又は出力において及び/又はフィードバック経路において周波数分割器の配置によりそれ自身既知の態様で多かれ少なかれ任意の周波数比を与えることが可能である。 The field of application of PLL switching circuits is extensive. For example, the PLL can be used for clock recovery from digital signal sequences or FM demodulation. In communication standards such as “SONET” and “SDH”, a clock generation circuit is required to generate a clock signal when data is transmitted and received. In such a circuit, the PLL circuit can generate one or more output clock signals for use in a communication system, eg, from an input clock signal input as a reference. The synchronization of the PLL output signal to the input clock signal does not necessarily mean here that the frequency of these two signals is the same. Conversely, it is possible to give more or less arbitrary frequency ratios in a manner known per se by the arrangement of frequency dividers at the input and / or at the output of the PLL circuit and / or in the feedback path.
本発明は、前述した米国特許明細書第6,741,109号でも同じであるが、このようなPLLにおいて、PLLの入力クロック信号として使用するために第一クロック信号と第二クロック信号との間でスイッチさせることが可能であるという事実を起点としている。このことは、PLLの入力クロック信号として2つを超えるクロック信号を使用することが可能であるという事実を排除するものではない。反対に、多数のクロック信号から、常にただ1つのクロック信号が選択され且つPLL出力信号を発生するために実際に使用されることが基本的である。多数のクロック信号を設けることは、特に、通信システムにおいて冗長性を形成するために有益的である場合がある。例えば、基準として機能しているクロック信号のうちの1つが「喪失」した場合に、PLLの入力ブロック信号として使用するための別のクロック信号へのスイッチオーバーはクロック発生回路のPLL回路において行うことが可能である。特に、クロック発生又はクロック回復のために通信システムにおけるPLLの使用のために、このようなスイッチオーバー手順に起因してPLL出力信号において著しい位相変化(「フェーズヒット(phase hit)」)が発生しないことが望ましい。然しながら、第一及び第二クロック信号がスイッチオーバーの直前において異なる位相を有している場合にはこのような位相変化が発生する場合がある。 The present invention is the same in the aforementioned US Pat. No. 6,741,109, but in such a PLL, the first clock signal and the second clock signal are used for use as the input clock signal of the PLL. The fact that it can be switched between. This does not exclude the fact that more than two clock signals can be used as the input clock signal for the PLL. On the contrary, it is fundamental that only one clock signal is always selected from a large number of clock signals and actually used to generate the PLL output signal. Providing multiple clock signals may be particularly beneficial for creating redundancy in a communication system. For example, when one of the clock signals functioning as a reference is “lost”, a switchover to another clock signal for use as an input block signal of the PLL is performed in the PLL circuit of the clock generation circuit. Is possible. In particular, due to the use of the PLL in the communication system for clock generation or clock recovery, no significant phase change ("phase hit") occurs in the PLL output signal due to such a switchover procedure. It is desirable. However, such a phase change may occur when the first and second clock signals have different phases immediately before the switchover.
スイッチオーバー手順の結果として急激な位相変化を回避する既知の可能性は、PLL帯域幅(「ループ利得」)を非常に小さく選択することである(例えば、前述した通信システムの場合には、数Hzの大きさの程度)。この場合には、スイッチオーバーが発生する間のクロック信号がスイッチオーバーの直前において比較的大きな位相差を有している場合であっても、PLL出力信号の位相は非常にゆっくりと変化するに過ぎない。従って、前述した通信システムにおいてデータ転送エラーが発生することはない。然しながら、このソリューションは、特に、以下の2つの欠点を有しており、一方においては、特に小さなPLL帯域幅は集積回路装置において製造することが困難である。他方においては、小さなPLL帯域幅からPLLの不利益的により小さなキャプチャレンジ即ち捕獲範囲が発生する。このPLLキャプチャレンジは、例えば、数HzのPLL帯域幅に対して1ppm未満である場合がある。 A known possibility to avoid abrupt phase changes as a result of the switchover procedure is to choose a very small PLL bandwidth (“loop gain”) (eg, in the case of the communication system described above, a few Degree of magnitude in Hz). In this case, the phase of the PLL output signal only changes very slowly even if the clock signal during the switchover has a relatively large phase difference immediately before the switchover. Absent. Therefore, no data transfer error occurs in the communication system described above. However, this solution has in particular the following two drawbacks, on the one hand, particularly small PLL bandwidths are difficult to manufacture in integrated circuit devices. On the other hand, a smaller PLL capture bandwidth results from a smaller PLL bandwidth. This PLL capture range may be less than 1 ppm for a PLL bandwidth of several Hz, for example.
スイッチオーバー手順に起因するPLL出力信号の位相変化を回避するために及び「ヒットレススイッチング(hitless switching)」を保証するために、前述した米国特許明細書第6,741,109号においては、現在使用されていないクロック信号が出力信号を発生するために、PLL出力信号から派生されるフィードバック信号に関しての前記クロック信号の位相差を解明し且つ格納することが提案されている。このクロック信号へのスイッチオーバーが発生すると、格納されている位相差がその位相差を補償するためにPLL内の適宜の点において注入される。このソリューションの場合には、実際上達成可能な補償の正確度及びその補償のために必要とされる回路アウトレイが問題である。 In order to avoid the phase change of the PLL output signal due to the switchover procedure and to guarantee “hitless switching”, the aforementioned US Pat. No. 6,741,109 In order for an unused clock signal to generate an output signal, it has been proposed to resolve and store the phase difference of the clock signal with respect to a feedback signal derived from the PLL output signal. When this switchover to the clock signal occurs, the stored phase difference is injected at an appropriate point in the PLL to compensate for the phase difference. In the case of this solution, the accuracy of compensation that can be achieved in practice and the circuit outlay required for the compensation are problems.
このこととは拘わりなく、スイッチオーバーが行われる間のクロック信号が互いに著しく異なる周波数を有している場合には該既知のソリューションの場合に問題である。このような周波数差の場合には、スイッチオーバーが発生する場合に「すぐさま」又は急激に該オシレータの振動周波数が対応的に変化することが望ましい場合がある。然しながら、「位相差の観察」に基づくこの既知のソリューションは、これを達成することが不可能であり、というのは、特定の時間に存在する2つの信号の間の位相差に関する情報はこれらの信号の間に存在する場合のある周波数差に関する何等情報的な値を有するものではないからである。互いに異なる周波数を有する2つのクロック信号の間でスイッチオーバーが行なわれる場合には、PLL出力信号は究極的に現在使用されているクロック信号の周波数へ調節するが、この調節は多かれ少なかれ長い時間を必要とし、そのことは多くの適用分野において与えられるものではない。 Regardless of this, it is a problem with the known solution if the clock signals during the switchover have different frequencies. In the case of such a frequency difference, it may be desirable for the oscillation frequency of the oscillator to change correspondingly “immediately” or abruptly when a switchover occurs. However, this known solution based on “observation of phase difference” cannot achieve this, because information about the phase difference between two signals present at a particular time is This is because it does not have any informational value regarding the frequency difference that may exist between the signals. If a switchover occurs between two clock signals having different frequencies, the PLL output signal will eventually adjust to the frequency of the clock signal currently in use, but this adjustment will take more or less long time. Necessary and that is not given in many fields of application.
本発明の1つの目的とするところは、PLL出力信号がスイッチオーバーによって発生される使用中のクロック信号の如何なる周波数変化にも迅速に追従することが可能であるようにフェーズロックループ及び最初に言及したタイプの方法を改善することである。 One object of the present invention is the phase-locked loop and first mentioned so that the PLL output signal can quickly follow any frequency change of the clock signal in use generated by the switchover. Is to improve the type of method.
本発明に基づくフェーズロックループは、異なる動作モード間でスイッチオーバーすることが可能な位相検知器が2つのクロック信号に対し各場合において設けられており、現在使用中のクロック信号に対する位相検知器は第一動作モードとされ且つ現在使用されていないクロック信号に対する位相検知器は第二動作モードとされ、且つ第一動作モードにある各位相検知器は使用されているクロック信号と出力信号との間の位相差を決定し且つ該オシレータの制御のために後者を使用可能なものとさせ、且つ該第二動作モードにおいては、使用されていないクロック信号と出力信号との間の周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ前に使用されていないこのクロック信号へのスイッチオーバーの後に該オシレータの制御に対して使用可能とされる、ことを特徴としている。 In the phase-locked loop according to the invention, a phase detector that can be switched over between different operating modes is provided in each case for two clock signals, the phase detector for the clock signal currently in use is The phase detector for the clock signal that is in the first operation mode and is not currently used is in the second operation mode, and each phase detector in the first operation mode is between the clock signal and the output signal that is in use. And the latter is usable for controlling the oscillator, and in the second mode of operation, the frequency difference between the unused clock signal and the output signal is determined. And the oscillator after a switchover to this clock signal that is stored and continuously updated and not used previously Are available to the control, it is characterized by.
本発明に基づく動作手順は、現在使用中のクロック信号が出力信号を発生するために、このクロック信号と出力信号との間の位相差が決定され且つ該オシレータの制御のために使用され、一方現在使用されていないクロック信号が出力信号を発生するために、出力信号に関するその周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ前に使用されていないこのクロック信号へのスイッチオーバーの後に該オシレータの制御のために使用可能なものとされる、ことを特徴としている。 The operating procedure according to the invention is such that the phase difference between this clock signal and the output signal is determined and used for controlling the oscillator, since the clock signal currently in use generates an output signal, In order for a clock signal that is not currently used to generate an output signal, its frequency difference with respect to the output signal is determined and stored and continuously updated and after a switchover to this clock signal that has not been previously used It is characterized in that it can be used for controlling the oscillator.
フェーズロックループの入力におけるスイッチオーバーに関連する周波数変化はより良く取扱うことが可能であり、且つPLL出力信号の品質は本発明の場合に改善させることが可能である。PLLにおいて使用されるオシレータは、スイッチオーバーの前に既に決定され、格納且つ継続的アップデートされる周波数差に関する情報によってスイッチオーバーの時にその振動周波数において対応的にすぐさま調節することが可能である。利点であるが、このことは回路の観点から比較的低いアウトレイで達成することが可能である。 Frequency changes associated with switchover at the input of the phase-locked loop can be better handled and the quality of the PLL output signal can be improved in the present case. The oscillator used in the PLL can be adjusted immediately correspondingly at its oscillation frequency at the time of the switchover by means of information about the frequency difference which has already been determined before the switchover and is stored and continuously updated. Although an advantage, this can be achieved with a relatively low outlay from a circuit perspective.
更に、本発明の好適実施例においては、入力クロック信号として使用可能な複数個のクロック信号の間に存在するどのような位相差もスイッチオーバーの前に適合させるか又は補償させることが可能であり、従ってスイッチオーバーに起因するPLL出力信号における不所望な位相変化を回避することも可能である。本発明に基づいてスイッチオーバーの前に存在する周波数差を考慮に入れることによりこのような「ヒットレススイッチング」手段の精度及び品質が改善される傾向があることは明らかである。換言すると、本発明に基づく周波数適応は「ヒットレススイッチング」に対して与えられる位相適応に関する条件を減少させ、且つ本発明に基づく周波数適応の使用はプリセットした位相適応の性能を改善する。 Furthermore, in the preferred embodiment of the present invention, any phase difference that exists between multiple clock signals that can be used as input clock signals can be adapted or compensated before switchover. Thus, it is possible to avoid undesired phase changes in the PLL output signal due to switchover. It is clear that the accuracy and quality of such “hitless switching” means tends to be improved by taking into account the frequency differences that exist before the switchover according to the invention. In other words, frequency adaptation according to the present invention reduces the conditions for phase adaptation given for “hitless switching” and the use of frequency adaptation according to the present invention improves the performance of preset phase adaptation.
本発明の更なる利点は、後者はPLL帯域幅に関する何等特別の条件を構成するものではなく、即ちそれは比較的低い且つ比較的高いPLL帯域幅の両方に使用することが可能であるという事実に存在している。 A further advantage of the present invention lies in the fact that the latter does not constitute any special requirement for PLL bandwidth, i.e. it can be used for both relatively low and relatively high PLL bandwidth. Existing.
本発明の1実施例においては、位相検知器が積分器を有しており、その中に使用されていないクロック信号とPLL出力信号との間の位相差に依存する信号が位相検知器の第二動作モードにおいて入力され、その出力において該周波数差を表わす信号を使用可能なものとさせる構成が設けられている。 In one embodiment of the present invention, the phase detector includes an integrator, and a signal that depends on the phase difference between the clock signal and the PLL output signal that is not used therein is the first phase detector. A configuration is provided that enables a signal that is input in two operating modes and that represents the frequency difference at its output to be used.
このような積分器でもって、周波数差を表わす信号の決定、格納及び継続的なアップデートを回路の観点からは特に簡単な態様で達成することが可能である。 With such an integrator, it is possible to determine, store and continuously update signals representing the frequency difference in a particularly simple manner from a circuit point of view.
これの1つの展開においては、該積分器内へ入力される信号が位相比較装置の出力信号として使用可能なものとされ、該位相比較装置が使用されていないクロック信号の位相を調節され位相シフトされている出力信号のバージョンと比較し、該位相シフトが該位相比較装置の出力信号に基づいて調節されるような構成とすることが可能である。 In one development of this, the signal input into the integrator can be used as the output signal of the phase comparator, and the phase of the clock signal not used by the phase comparator is adjusted and phase shifted. The phase shift can be adjusted based on the output signal of the phase comparator compared to the version of the output signal being applied.
該積分器は、例えば、フィードバックフィルタのコンポーネントとすることが可能であり、それは位相シフト装置の入力への位相比較装置の出力からのフィードバック経路内に配置されており、それは位相補償の前に該出力信号を位相シフトに露呈させる。ある意味では、各位相検知器内に該第二動作モードにおいてのみ活性化される「内部フェーズロックループ」を設けることが可能であり、その制御逸脱信号が積分され且つ該積分器の出力において周波数差を表わす信号として使用される。 The integrator can be, for example, a component of a feedback filter, which is placed in the feedback path from the output of the phase comparator to the input of the phase shifter, which is Expose the output signal to the phase shift. In a sense, it is possible to provide in each phase detector an “internal phase-locked loop” that is activated only in the second mode of operation, whose control deviation signal is integrated and frequency at the output of the integrator. Used as a signal representing the difference.
本発明の1実施例においては、使用されているクロック信号と調節され位相シフトされた出力信号のバージョンとの間の位相差が第一動作モードにおいて各位相検知器により決定された位相差として与えられ、且つ各位相検知器が第二動作モードにおいてこの位相シフトを調節するように構成される。 In one embodiment of the invention, the phase difference between the clock signal being used and the version of the adjusted and phase shifted output signal is provided as the phase difference determined by each phase detector in the first mode of operation. And each phase detector is configured to adjust this phase shift in the second mode of operation.
この手段により、最初に言及した「ヒットレススイッチング」を達成することが可能であり且つPLL出力信号の品質は多くの適用分野に対して更に改善することが可能である。本発明のこの展開の場合には、スイッチオーバーの時に使用可能なクロック信号間に存在するどのような位相差もスイッチオーバーの前に適応されるか又は補償される。 By this means it is possible to achieve the first mentioned “hitless switching” and the quality of the PLL output signal can be further improved for many applications. In the case of this development of the invention, any phase difference that exists between the available clock signals at the time of the switchover is adapted or compensated before the switchover.
ここで、例えば、PLL出力信号が多数の位相で使用可能なものとされ且つ出力信号の位相シフトされたバージョンがこれらの位相の間の調節可能な補間によって発生されるような構成とすることが可能である。本発明に基づくPLLの場合には、出力信号を位相検知器に対して多数の位相で使用可能なものとさせるようにオシレータを設計するということにより達成することが可能であり、その場合に該位相検知器は、
これらの位相の間の補間のため及び調節され補間された信号を使用可能なものとさせるための調節可能な位相補間器、及び
該クロック信号の位相を該補間された信号の位相と比較し且つその位相差を表わす位相検知器出力信号を使用可能なものとさせる位相比較装置、
を有している。
Here, for example, the PLL output signal can be used in multiple phases, and the phase-shifted version of the output signal can be generated by adjustable interpolation between these phases. Is possible. In the case of the PLL according to the invention, this can be achieved by designing the oscillator so that the output signal is usable in multiple phases for the phase detector, in which case Phase detector
An adjustable phase interpolator for interpolating between these phases and for making the adjusted interpolated signal usable; and comparing the phase of the clock signal with the phase of the interpolated signal; and A phase comparison device that enables use of a phase detector output signal representing the phase difference;
have.
本発明に基づいて提供される周波数差の決定、格納及び継続的なアップデートに再度戻ると、位相検知器の「内部フェーズロックループ」をこのために使用することが可能であることは既に上に説明しており、それは位相検知器の第二動作モードにおいてのみアクティブ即ち活性状態である。このような内部フェーズロックループは、又、上述した位相適用に対しても有益的に使用することが可能であり(「ヒットレススイッチング」に対して)、それは、又、場合により、位相検知器の第二動作モードにおいてのみ実施されるべきものである。従って、現在使用されていない位相検知器の1つで且つ同一の内部フェーズロックループは、周波数差を表わす信号及び位相差を表わす信号を第二動作モードにおいて送給するために使用することが可能である。この概念の好適な展開においては、該周波数差信号が関連するフィードバックフィルタのコンポーネントである積分器の出力においてピックアップされるように構成される。例えば、「比例的経路」をこのようなフィルタの「積分経路」と並列的に配置されることが可能である。 It is already above that once again returning to the determination, storage and continuous update of the frequency difference provided in accordance with the present invention, the "inner phase lock loop" of the phase detector can be used for this purpose. It has been described and is only active in the second mode of operation of the phase detector. Such an internal phase-locked loop can also be beneficially used for the phase application described above (for “hitless switching”), which may also optionally be a phase detector. This should be implemented only in the second operation mode. Thus, one of the phase detectors that are not currently used and the same inner phase-locked loop can be used to deliver a signal representing the frequency difference and a signal representing the phase difference in the second mode of operation. It is. In a preferred development of this concept, the frequency difference signal is configured to be picked up at the output of an integrator that is a component of the associated feedback filter. For example, a “proportional path” can be placed in parallel with the “integration path” of such a filter.
前に使用されていないクロック信号へのPLLのスイッチオーバー期間中においての格納され且つ継続的にアップデートされる周波数差信号を考慮する態様に関しては、好適実施例においては、この周波数差信号が重ね合わせ要素(例えば、加算器)を介して該オシレータの制御入力へ供給され、そこにおいて、該周波数差信号が位相検知器出力信号と重ね合せられるように構成される。該位相検知器出力信号はPLL用の「従来の振動制御信号」であり、且つ、例えば、マルチプレックス装置として設計されており且つ該オシレータ(例えば、DCO又はVCO)への従来のPLLフィルタ(「ループフィルタ」)を介して、全ての位相検知器へ接続されているスイッチオーバー装置によって送給させることが可能である。該言及した重ね合わせ要素はこのようなPLLフィルタの前又は後の信号経路内に設けることが可能である。該言及した「従来のPLLフィルタ」は、例えば、比例経路と積分経路との並列配置により形成することが可能であり、これら2つの経路から発生する信号は重ね合わされる(例えば、加算器によって)。 With respect to aspects that take into account stored and continuously updated frequency difference signals during a PLL switchover period to a clock signal that has not been previously used, in the preferred embodiment this frequency difference signal is superimposed. An element (eg, an adder) is provided to the control input of the oscillator, where the frequency difference signal is configured to be superimposed with the phase detector output signal. The phase detector output signal is a “conventional vibration control signal” for the PLL and is designed, for example, as a multiplex device and a conventional PLL filter (“DCO or VCO) to the oscillator (eg, DCO or VCO). It can be fed by a switchover device connected to all phase detectors via a loop filter "). The mentioned superposition element can be provided in the signal path before or after such a PLL filter. The mentioned “conventional PLL filter” can be formed, for example, by a parallel arrangement of a proportional path and an integral path, and the signals generated from these two paths are superimposed (eg, by an adder). .
図1はPLL(フェーズロックループ)(12)を具備するPLL回路10を示している。
FIG. 1 shows a
PLL12は、出力信号CKout又は2つの位相CK 0及びCK 90を有するこの出力信号の二相バージョンを発生するためのデジタル的に制御可能なオシレータDCOを有している。これら2つの信号CK 0,CK 90は互いに90゜の固定されている位相差及び出力信号CKoutに関して固定されている位相差を有している。最も簡単な場合においては、信号CKoutは信号CK 0及びCK 90のうちの1つと同一である。
The PLL 12 outputs the output signal CKout or two
図示した実施例の例においては、PLL出力信号CKoutが多数の出力分割器14−1乃至14−4へ供給され、それらは各場合において該PLL出力信号をプリセットされた分割比で周波数分割させ且つそれを出力段16−1乃至16−4へ出力し、該出力段は各場合において該信号を差動的出力クロック信号CKout1乃至CKout4へ変換させる。 In the illustrated example embodiment, the PLL output signal CKout is fed to a number of output dividers 14-1 through 14-4, which in each case frequency-divide the PLL output signal by a preset division ratio and It is output to output stages 16-1 to 16-4, which in each case convert the signals into differential output clock signals CKout1 to CKout4.
入力側において、多数の差動的クロック信号CKin1乃至CKin3が回路10へ供給され、前記信号は、最初に、3個の入力段18−1乃至18−3によって各場合において非差動的表現へ変換され且つ3個の入力分割器20−1乃至20−3を介してPLL12内へ入力される。
On the input side, a number of differential clock signals CKin1 to CKin3 are supplied to the
図示した如く、位相検知器PD1,PD2,PD3は、夫々、以後「入力信号CKin」としても呼称されるクロック信号CKin1乃至CKin3の各々に対して設けられている。 As shown in the figure, phase detectors PD1, PD2, and PD3 are respectively provided for clock signals CKin1 to CKin3, which are also referred to as “input signals CKin”.
以後「位相検知器PD」としても呼称するこれらの位相検知器PD1乃至PD3の各々は、特別の動作モード(「第一動作モード」)において関連するクロック信号CKin(又は分割器20−1,20−2,20−3によって周波数分割されたそのバージョン)と調節され位相シフトされている出力信号CKoutのバージョンとの間の位相差を決定し、且つそれをデジタル的に制御されるオシレータDCOの制御のために使用可能なものとさせることが可能である。この目的のために、位相検知器PDの出力はマルチプレックス即ちスイッチオーバー装置22へ接続されており、それは位相検知器PD1乃至PD3によって出力される3個の出力信号のうちの1つを選択し且つそれをPLLフィルタ24へ出力するように構成されている。図示した実施例の例においては、各位相検知器PDは、その第一動作モードにおいて、この位相差をデジタル的に表わす位相検知器出力信号を発生し、その信号はこの実施例の例においてはデジタル的に構成されているPLLフィルタ24によってフィルタされ且つ加算器25を介してオシレータDCOの制御入力へ出力される。更に、各位相検知器PDは、その第一動作モードにおいて、以下においては積分器出力信号INT OUTとして呼称する信号を出力し、それは該位相検知器が「第二動作モード」(それについても更に後に説明する)にあった期間中に以下に説明する態様で位相検知器において決定され、格納され且つ継続的にアップデートされたものである。信号INT OUT及び以後においてはPD OUTとしても呼称する位相検知器出力信号が、これらの信号を加法的に重ね合わせるために加算器25へ供給される。DCOにより出力されるPLL出力信号CKoutの周波数は加算器25により出力される信号によって制御される。
Each of these phase detectors PD1 to PD3, also referred to hereinafter as “phase detector PD”, has a clock signal CKin (or dividers 20-1, 20) associated with it in a special operating mode (“first operating mode”). Control of the oscillator DCO which determines the phase difference between the version of the output signal CKout which is frequency-divided by -2, 20-3) and the adjusted and phase-shifted output signal CKout and which is digitally controlled Can be made available for use. For this purpose, the output of the phase detector PD is connected to a multiplex or
スイッチオーバー装置22は全ての位相検知器PD1,PD2,PD3へ接続されており、且つスイッチング状態に依存して、これらの位相検知器のうちの特定の1つにより出力される信号をデジタルフィルタ24及び加算器25へ中継する。
The
スイッチオーバー装置22によって、PLLの入力クロック信号として使用するために3個のクロック信号CKin1乃至CKin3の間でスイッチオーバーさせることが可能である。各このようなスイッチオーバーは信号採取装置26によって開始され、それは入力側において、図示した如く、クロック信号CKin1乃至CKin3を受取り且つその出力側においてスイッチオーバー装置22へ接続している。装置26はクロック信号CKinの品質を検査し且つこの採取に基づいて該クロック信号のうちのどれをPLL入力クロック信号として使用すべきか又は現在使用中のクロック信号が使用不可能となる場合にどの他の入力クロック信号に対してスイッチオーバーを実施すべきかの決定を行う。後者の状況は、又、信号LOSによって集積回路装置のその他の(不図示)回路部分へ通信され、それも表示されたPLLスイッチング回路10を有している。
The
図2はこれら3個の位相検知器PD1,PD2,PD3の(同一の)構成を例示している。これら3個の位相検知器の構成が同一であることから、この構成は図2を参照して1つの位相検知器PDについてのみ説明する。図1に示したスイッチング回路10においては、位相検知器PDに対して以下に説明する全てのコンポーネント及び信号は位相検知器PD1乃至PD3の各々に対して別々に各場合において存在している。
FIG. 2 illustrates the (identical) configuration of these three phase detectors PD1, PD2, PD3. Since these three phase detectors have the same configuration, this configuration will be described only for one phase detector PD with reference to FIG. In the switching
位相検知器PDの前述した第一動作モードに対する主要なコンポーネントは調節可能な位相補間器30及びサンプラー装置32である。PLL出力信号CKoutの2つの「直交信号」CK 0,CK 90が位相補間器30内へ入力される。以下に説明する補間調節に対応して、補間器30は調節され補間された信号CK<1:8>を発生し、それはサンプラー装置32への入力信号として供給される。図示した実施例の例においては、位相補間器30は約2.5GHzの周波数において振動するDCOの2つの正弦波直交クロック信号CK 0,CK 90の間で補間を行う。信号表示CK<1:8>は8個の信号成分を有しており且つ「PLL出力信号の位相シフトされたバージョン」(補間調節に従って)CKoutを表わしている。サンプラー装置32は位相比較器の機能を有しており且つ出力信号CKout(位相検知器PDに対して直交信号成分CK 0及びCK 90として供給される)の位相シフトされたバージョンCK<1:8>を位相検知器入力PD INの位相と比較する。この比較の結果として、サンプラー装置32はデジタル信号表示PD OUT<9:0>を出力し、それは位相検知器PDの第一動作モードにおいて位相検知器スイッチオーバー装置34を介して位相検知器出力へ供給され、それはPLLスイッチオーバー装置22(図1)へ接続されている。図2に表示されている位相検知器入力信号PD INは、図1に表示されている出力分割器20−1乃至20−3によって出力される信号のうちの1つである。
The main components for the first mode of operation of the phase detector PD are an
再度図1に戻ると、例えば、以下において、信号採取装置26によって開始され且つPLLスイッチオーバー装置22によって実現されて、クロック信号CKin1がPLL12の入力クロック信号として現在使用されており且つ後の時間においてクロック信号CKin2へのスイッチオーバーが行われることが仮定される。この場合において、位相検知器PD1はその第一動作モードにあり、それは図2を参照して既に説明してある。然しながら、他の2つの位相検知器PD2及びPD3は図2を参照して再度以下に説明する第二動作モードにあり、その動作モードにおいては、後者は入力クロック信号をPLLに対して使用可能なものとするものではなく、一方においては、「位相適応」(「ヒットレススイッチング」に対し)を発生し且つ他方においては「周波数適応」(オシレータDCOの迅速な周波数調節に対し)を発生させる。より詳細に説明すると、その第二動作モードにある各位相検知器において、一方においては、次続の第一動作モードにおいて使用されるべき前述した位相シフト(「出力信号CKoutの位相シフトされたバージョン」)の範囲、且つ、他方においては、爾後の第一動作モードに対して実際に使用される前述した積分器出力信号INT OUTが確立される。
Returning again to FIG. 1, for example, in the following, initiated by the
その第一動作モードからその第二動作モードへの図2に示した位相検知器PDのスイッチオーバーは、信号採取装置26又はPLLスイッチオーバー装置22によって出力される信号S1によって発生され、前記信号は、サンプラー装置32によって出力される位相検知器出力信号PD OUT<9:0>は最早PLLへの基準クロックとして出力されることがないが、位相検知器PDに設けられているフィードバック経路を介して位相補間器30に関して反動するような態様で位相検知器スイッチオーバー装置34を制御する。図示した実施例の例においては、このフィードバック経路はデジタルフィルタ36と、オーバーフローカウンタ38と、モジュロ8積分器40によって形成されている。
The switchover of the phase detector PD shown in FIG. 2 from the first operation mode to the second operation mode is generated by the signal S1 output by the
第二動作モードにおいて、位相検知器出力信号PD OUT<9:0>はデジタルフィルタ36を介してオーバーフローカウンタ38の入力へ供給され、それは、各カウンタのオーバーフローの度に出力パルスをモジュロ8積分器40へ出力する。出力側において、積分器40は調節可能な位相補間器30に対する調節信号を出力し、それに対して、8個の異なる補間段階に対する8個の異なる信号状態が供給される。
In the second operation mode, the phase detector output signal PD OUT <9: 0> is fed through the
位相検知器PDの第二動作モードにおいては、位相補間器30の調節は信号CK<1:8>の位相に影響を与え、従って位相調節のために使用される位相検知器出力信号PD OUT<9:0>に間接的に影響を与えるという事実に鑑み、位相制御は位相検知器PDにおいて実施され、その場合に積分器40により出力される調節は、位相検知器出力信号がゼロの位相差に対応する値に制御される状態に到達するまで変化される。位相検知器PDがアクティブであり且つPLLループ内に包含されている場合には、全体的なフィードバック経路36,38,40は非アクティブである。
In the second mode of operation of the phase detector PD, the adjustment of the
この位相制御はPLL出力信号の発生のために現在使用されていない全ての位相検知器PDにおいて実施される。従って、PLL入力クロック信号として使用するためのクロック信号CKinの間のスイッチオーバーが行われる前に、全ての異なるクロック信号CKinに対してPLL出力信号に関して言わば「内部位相調節」が形成される。各位相検知器PDの第二動作モードにおいて行われるこの内部位相制御の機能は、言わば、「位相検知器内部のPLL」として考えることが可能である。この「内部PLL」のデジタル的に制御可能なオシレータの機能はコンポーネント38,40,30で使用可能なものとされる。
This phase control is implemented in all phase detectors PD that are not currently used for generating the PLL output signal. Thus, so-called “internal phase adjustment” is made with respect to the PLL output signal for all the different clock signals CKin before the switchover between the clock signals CKin for use as the PLL input clock signal takes place. The function of the internal phase control performed in the second operation mode of each phase detector PD can be considered as “PLL inside the phase detector”. The function of this digitally controllable oscillator of the “internal PLL” can be used by the
PLL回路10(図1)において、PLL出力信号発生のために前に使用されていないクロック信号へのスイッチオーバーが行われる場合には、関連する位相検知器PDにおける内部スイッチオーバー装置34が、位相検知器出力信号PD OUT<9:0>がそれも対応的にスイッチオーバーされるPLLスイッチオーバー装置22を介してPLLフィルタ24へ供給されるような態様で信号S1によって逆転される。制御された態様で「内部PLL」によって実施された位相補間器30の先行する調節のおかげで、このスイッチオーバーはPLL出力信号において不利益的な位相変化へ通ずるものではない(もしも位相補間器30が前もって調節されていなかった場合に予測されるであろうような)。
In the PLL circuit 10 (FIG. 1), when a switchover to a clock signal that has not been previously used for PLL output signal generation occurs, the internal switchover device 34 in the associated phase detector PD Detector output signal PD OUT <9: 0> is reversed by the signal S1 in such a way that it is fed to the
この「位相調節」とは無関係に、前に使用されていないクロック信号へのスイッチオーバーが行われる場合に「周波数調節」も与えられ、というのは、オシレータDCOを制御するためのスイッチオーバー時において、位相検知器出力信号がフィルタ24及び加算器25を介してスイッチオーバー装置22によって供給されるばかりでなく、積分器出力信号INT OUTは加算器25における重ね合わせのおかげでオシレータの制御に協力する。2つの入力クロック信号CKinの間のスイッチオーバー期間中の周波数のジャンプは、付加的な信号INT OUTを介して、該オシレータの直接的な対応する調節を発生する。この目的のために、第二動作モードにおいて固定された信号INT OUTが固定され且つ使用されていないクロック信号とPLL出力信号との間の周波数差の表示(ここでは、デジタル)としてアップデートされる。
Regardless of this “phase adjustment”, a “frequency adjustment” is also provided when a switchover to a clock signal that has not been used before is performed, at the time of a switchover to control the oscillator DCO. , The phase detector output signal is not only supplied by the
図示した実施例の例においては、いずれの場合においても第二動作モードにおける位相適用のために存在する「内部PLL」(図2参照)は、又、周波数適用のために提供される信号INT OUTの発生、格納及びアップデートのために有益的に使用される。図2から理解することが可能であるように、この信号はフィードバックフィルタ36から、より精密にはその入力(第二動作モードにおいてのみ)がサンプラー装置32の出力信号を受取る積分器41の出力信号として派生される。積分器41は「積分分岐」を形成し、それは、「比例分岐」及び加算器42と共に、図2に示したようなフィルタ36を形成する。図示した実施例の例においては、該比例分岐は線形要素43(例えば、増幅器)及びローパスフィルタ44によって形成されている。異なるPLL入力信号の間でのスイッチオーバー期間中に、INT OUTとして指定される積分器41の出力信号が決定される周波数差を表わすものであることが周波数適応の機能にとって基本的である。「内部PLL」を使用する位相適応の説明した実現のおかげで、周波数適用のために必要な信号は、言わば、この回路に関連した実現の副産物として得られる。
In the example of the illustrated embodiment, the “internal PLL” (see FIG. 2), which in each case exists for phase application in the second mode of operation, is also the signal INT provided for frequency application. Useful for OUT generation, storage and update. As can be understood from FIG. 2, this signal is output from the
PLLの入力クロック信号として使用するために多数のクロック信号の間でスイッチオーバーを行うことが可能なPLL12を使用することが説明したPLLスイッチング回路10の機能にとって基本的なことであり、その場合に、現在使用中のPLL位相検知器は、フィードバック信号CKoutの位相(該フィードバック信号の位相は調節され位相シフトされている)を現在使用中の入力信号の位相と比較し、且つこの期間において現在使用されていない位相検知器は、既に、周波数シフトの調節を実施しており、それは、PLL位相検知器としてそれらが使用される場合には、「初期的な調節」として使用される。更に、説明した例においては、現在使用されていない位相検知器は、既に、位相シフトの調節を実施し、それは、PLL位相検知器としてそれらが使用される場合に、加算器25における混合を介して、スイッチオーバー直後の初期的に調節に貢献する。
It is fundamental to the function of the
実施例の説明した例から逸れて、入力において異なる数のクロック信号及び/又は異なる数の出力クロック信号も勿論与えることが可能である。更に、周波数分割器14,16の数及び配置は与えられた適用例に対して適用させることが可能である。図2に示した位相検知器PDの構成は好適な実施例を表わしているが、勿論、異なる構成とすることも可能である。然しながら、(説明した構成の場合におけるように)、内部フェーズロックループを第二動作モードにおける位相シフト及び/又は周波数シフトの調節のために位相検知器内部に設けることが可能である構成が好適である。このような位相シフトに関する限り、位相補間器による説明した実施例は、又、好適実施例としてのみみなされるべきものであり、それも異なる構成とすることも可能である。同じことは、一方においては、サンプラー32及び他方においては位相補間器30の以下に説明する詳細な構成についても適用され、それらは以下に説明するものとは異なる構成を有することも可能である。
Deviating from the described example of embodiment, it is of course possible to provide different numbers of clock signals and / or different numbers of output clock signals at the input. Furthermore, the number and arrangement of
最後に、図1に示したPLLフィルタ24の構成は好適実施例としての例示としてのみ理解すべきものである。この例においては、フィルタ24は、下流側のローパスフィルタ46と共に線形要素45から形成されている比例分岐と、積分器47から形成されている積分分岐とを有しており、その場合に、これら2つの分岐から発生する信号は加算器48を介して結合されてフィルタ出力信号を形成する。
Finally, the configuration of the
図3は図2からの位相検知器PDにおいて使用されるサンプラー32の構成を示している。
FIG. 3 shows the configuration of the
PLL出力信号CKoutのフェーズシフトしたバージョンCK<1:8>及び位相検知器入力信号PD INが多相サンプラー50内へ入力され、それは、それから、信号CK R及びPD OUT<2:0>を発生する。全部で8個の信号成分CK<1>乃至CK<8>からなる信号CK<1:8>の信号成分CK<1>は、又、位相アキュムレータ52(カウンタ)内へ入力される。7個のフリップフロップを有するフリップフロップ装置54は、図示した如く、位相アキュムレータ52によって出力される信号及び信号CK Rを受取り且つ信号成分PD OUT<9:3>を形成し、それは、信号PD OUT<2:0>を受取る加算要素56を介して搬送されて検知器出力信号PD OUT<9:0>を形成する。図示した実施例の例においては、サンプラー装置32が、その出力において、10ビットワードを発生し、それは位相検知器PDへ供給される信号の位相差をデジタル的に表わしている。サンプラー装置32は信号PD OUT<2:0>を使用可能とするために高速において動作する多相サンプラーを有しており、該信号は位相検知器出力信号の3個の下位ビットを表わしている。フリップフロップ装置54は7個の高位ビットを発生する。該多相サンプラーは供給された位相検知器入力信号PD INをサンプルし、それは、8個の均等に離隔されたクロック信号CK<1>乃至CK<8>と共に、19.44MHzの周波数を有しており、それは、図示した実施例の例においては、1.25GHzの周波数を有しており且つ100psの位相分解能を送給する。
Phase-shifted version CK <1: 8> of the PLL output signal CKout and the phase detector input signal PD IN is input into the
図4は図3に示した多相サンプラー50の構成を示している。多相サンプラー50は、図示した如く、フリップフロップ装置58及びデコーダ60を包含しており、それは、図示した態様においては、信号PD IN及びCK<1>乃至CK<8>を受取り、且つ出力側において、信号CK R及びPD OUT<2:0>を出力する。
FIG. 4 shows the configuration of the
図5は、例示として信号成分CK<1>乃至CK<8>、信号PD IN信号PD OUT<2:0>及び信号CK Rの時間特性を示している。図5は、特に、8個のサンプリングクロック信号CK<1:8>及び位相検知器入力信号PD IN及び位相検知器出力信号PD OUTの間の位相関係を示している。 FIG. 5 shows signal components CK <1> to CK <8> and a signal PD as an example. IN signal PD OUT <2: 0> and signal CK The time characteristic of R is shown. FIG. 5 shows in particular the eight sampling clock signals CK <1: 8> and the phase detector input signal PD. IN and phase detector output signal PD The phase relationship between OUT is shown.
このことから理解することが可能であるように、位相補間器30により発生される信号成分CK<1>乃至CK<8>は、それ自身、同一の信号であるが、互いに等距離位相シフトされている。図示した実施例の例においては、これらの信号成分の2つの隣り合うものの間(例えば、CK<1>とCK<2>との間)のタイミングオフセットは100psに対応している。
As can be understood from this, the signal components CK <1> to CK <8> generated by the
図6及び7は位相補間器30の構成を例示している。
6 and 7 illustrate the configuration of the
補間器30の全体的な構成を図6に示してある。1.25GHzの周波数において8個のクロック信号CK<1>乃至CK<8>を一様に離れて離隔させて(100psだけ)使用可能なものとさせるために、補間器30は2つの表示された補間器半分部分70−1及び70−2及び付加的な分割器回路を具備する出力回路部分72を有している。補間器半分部分70−1,70−2及び補間器出力回路部分72は、直交信号CK 0及びCK 90(図1参照)から、信号成分CK<1>乃至CK<8>により表現されるPLL出力信号の位相シフトされたバージョンを形成するために、図示した態様で共同する。
The overall configuration of the
直交信号CK 0及びCK 90は差動的な形態で補間器30へ供給され、信号CK 0は差動的信号成分CK 0 P及びCK 0 Nから構成されている。信号CK 90は差動的信号成分CK 90 P及びCK 90 Nから構成されている。所望の位相シフトの調節は信号PHI<2:0>により行われる。これは位相補間器30の制御入力へモジュロ8積分器40によって図2において送信される信号である。
最後に、図7は図6に示した2つの補間器半分部分70−1及び70−2の(同一の)構成を示している。各補間器半分部分の構成は、それ自身の既知の概念に従うものであり且つデジタル・アナログ変換器74を有しており、それは供給された信号PHI<2:0>をアナログ電流表示(表示された電流源により記号化されている)へ変換する。該電流源により供給される電流は夫々のトランスコンダクタンス段に対する調節用電流として作用し、それらの段の各々は、図示した如く、トランジスタ対によって形成されており且つ個々の電流の重み付けした重ね合わせを発生する。これらの電流は共通の抵抗負荷Rを介して供給され、従って図6に示した電位PH OUTP及びPH OUTNは抵抗負荷Rにおける電圧降下として使用可能とされる。該位相補間器出力信号は(電流の重ね合わせにより)形成されたCK1及びCK2入力信号の重み付けされた和に対応しており、前記入力信号は、常に、90゜の位相差を有している。該位相補間器出力信号の分解能は50psに特定されている。
Finally, FIG. 7 shows the (identical) configuration of the two interpolator halves 70-1 and 70-2 shown in FIG. The configuration of each interpolator half is in accordance with its own known concept and has a digital-to-
上述した実施例の例に対して期待した周波数及び時間の値は、勿論、単に例示的なものとして理解すべきものであり、実際上は修正し且つ関連する適用例の場合に適応させることが可能である。 The expected frequency and time values for the example embodiments described above are, of course, to be understood merely as illustrative and can be modified in practice and adapted to the relevant application case. It is.
Claims (5)
異なる動作モード間でスイッチさせることが可能な位相検知器(PD1,PD2)が該2つのクロック信号(CKin1,CKin2)に対して各々の場合に設けられており、現在使用中のクロック信号(CKin1又はCKin2)に対する位相検知器(PD1又はPD2)は第一動作モードとされ且つ現在使用中でないクロック信号(CKin2又はCKin1)に対する位相検知器(PD2又はPD1)は第二動作モードとされ、且つ第一動作モードにある各位相検知器(PD1,PD2)は使用中のクロック信号(CKin1又はCKin2)と出力信号(CKout)との間の位相差を決定し且つ該オシレータ(DCO)の制御のために後者を供給し、且つ、該第二動作モードにおいては、使用されていないクロック信号(CKin2又はCKin1)と出力信号(CKout)との間の周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ前に使用されていなかったこのクロック信号(CKin2又はCKin1)へのスイッチオーバーの後に該オシレータ(DCO)の制御のために供給されることを特徴とするフェーズロックループ。 A first clock signal (CKin1) and a second clock having a controllable oscillator (DCO) for generating an output signal (CKout) of the phase locked loop and for use as an input clock signal of the phase locked loop In a phase-locked loop (12) comprising a switchover device (22) for switching over with the signal (CKin2),
A phase detector (PD1, PD2) that can be switched between different operating modes is provided in each case for the two clock signals (CKin1, CKin2) and the clock signal (CKin1) currently in use. Or the phase detector (PD1 or PD2) for CKin2) is in the first mode of operation and the phase detector (PD2 or PD1) for the clock signal (CKin2 or CKin1) not currently in use is in the second mode of operation and Each phase detector (PD1, PD2) in one operating mode determines the phase difference between the clock signal (CKin1 or CKin2) in use and the output signal (CKout) and controls the oscillator (DCO). In the second operation mode, the latter clock signal (CKi) is not used. 2 or CKin1) and the frequency difference between the output signal (CKout) is determined and stored and continuously updated and after a switchover to this clock signal (CKin2 or CKin1) that was not used before A phase-locked loop supplied for control of the oscillator (DCO).
現在使用中のクロック信号(CKin1又はCKin2)が出力信号(CKout)を発生するために、このクロック信号と出力信号(CKout)との間の位相差が決定され且つ該オシレータ(DCO)の制御のために使用され、一方現在使用されていないクロック信号(CKin2又はCKin1)が出力信号(CKout)を発生するために、出力信号(CKout)に関してのその周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ前に使用されていなかったこのクロック信号(CKin2又はCKin1)へのスイッチオーバーの後に該オシレータ(DCO)の制御のために使用可能とされる、ことを特徴とする方法。 In the method of operating the phase-locked loop (12), a controllable oscillator (DCO) generates a phase-locked loop output signal (CKout) and uses a first clock signal (for use as an input clock signal for the phase-locked loop). CKin1) and the second clock signal (CKin2) can be switched over,
In order for the clock signal (CKin1 or CKin2) currently in use to generate the output signal (CKout), the phase difference between this clock signal and the output signal (CKout) is determined and the control of the oscillator (DCO) is determined. In order for a clock signal (CKin2 or CKin1) that is used to be used while generating an output signal (CKout), its frequency difference with respect to the output signal (CKout) is determined and stored and continuously A method characterized in that it is enabled for control of the oscillator (DCO) after a switchover to this clock signal (CKin2 or CKin1) that has been updated and not previously used.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006024470.2A DE102006024470B4 (en) | 2006-05-24 | 2006-05-24 | Switchable phase-locked loop and method for operating a switchable phase-locked loop |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007318755A true JP2007318755A (en) | 2007-12-06 |
Family
ID=38650237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007136865A Pending JP2007318755A (en) | 2006-05-24 | 2007-05-23 | Switchable phase locked loop, and method for operation of switchable phase locked loop |
Country Status (5)
Country | Link |
---|---|
US (1) | US7622966B2 (en) |
JP (1) | JP2007318755A (en) |
KR (1) | KR100874413B1 (en) |
DE (1) | DE102006024470B4 (en) |
TW (1) | TW200807885A (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007027070B4 (en) * | 2007-06-12 | 2009-10-15 | Texas Instruments Deutschland Gmbh | Electronic device and method for on-chip measurement of jitter |
KR101149866B1 (en) | 2007-12-26 | 2012-05-25 | 삼성전자주식회사 | Method and apparatus for frequency synthesis using delay locked loop |
US20100182049A1 (en) * | 2009-01-22 | 2010-07-22 | Henrik Sjoland | Digital Phase Detection |
US8222932B2 (en) * | 2010-02-23 | 2012-07-17 | Agilent Technologies, Inc. | Phase-locked loop with switched phase detectors |
US9991898B1 (en) * | 2016-11-16 | 2018-06-05 | Perceptia Devices, Inc. | Fractional-N jitter attenuator |
US11265009B2 (en) * | 2019-05-30 | 2022-03-01 | Texas Instruments Incorporated | Waveform synthesizer using multiple digital-to-analog converters |
US11588488B1 (en) * | 2021-12-09 | 2023-02-21 | Raytheon Company | Dual-loop phase-locking circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000163889A (en) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | Clock regenerating device |
JP2002043938A (en) * | 2000-07-31 | 2002-02-08 | Canon Inc | Frequency synthesizer, frequency conversion method, image forming device, image forming method and recording medium |
JP2002158583A (en) * | 2000-11-16 | 2002-05-31 | Canon Inc | Frequency synthesizer and printer engine |
JP2006020109A (en) * | 2004-07-02 | 2006-01-19 | Nec Electronics Corp | Pulse width modulator circuit |
JP2006067350A (en) * | 2004-08-27 | 2006-03-09 | Japan Radio Co Ltd | Signal generator |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4929886A (en) * | 1989-07-26 | 1990-05-29 | Hanwa Electronic Co., Ltd. | Apparatus for detecting noise in the measurement of very small resistance |
US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
US5512860A (en) * | 1994-12-02 | 1996-04-30 | Pmc-Sierra, Inc. | Clock recovery phase locked loop control using clock difference detection and forced low frequency startup |
KR100546541B1 (en) * | 1995-08-14 | 2006-03-23 | 가부시끼가이샤 히다치 세이사꾸쇼 | Pll circuit and picture reproducing device |
US5950115A (en) * | 1997-08-29 | 1999-09-07 | Adaptec, Inc. | GHz transceiver phase lock loop having autofrequency lock correction |
JP3176331B2 (en) * | 1997-10-15 | 2001-06-18 | 山形日本電気株式会社 | PLL circuit |
US6194969B1 (en) | 1999-05-19 | 2001-02-27 | Sun Microsystems, Inc. | System and method for providing master and slave phase-aligned clocks |
DE19946502C1 (en) * | 1999-09-28 | 2001-05-23 | Siemens Ag | Circuit arrangement for generating a clock signal which is frequency-synchronous with reference clock signals |
US6313708B1 (en) * | 2000-07-26 | 2001-11-06 | Marconi Communications, Inc. | Analog phase locked loop holdover |
JP3605023B2 (en) * | 2000-10-05 | 2004-12-22 | 山形日本電気株式会社 | Clock generation circuit |
JP3502618B2 (en) * | 2001-07-19 | 2004-03-02 | 松下電器産業株式会社 | Phase-locked loop circuit and data reproducing apparatus |
JP2003347936A (en) * | 2001-11-02 | 2003-12-05 | Seiko Epson Corp | Clock shaping circuit and electronic equipment |
US6741109B1 (en) * | 2002-02-28 | 2004-05-25 | Silicon Laboratories, Inc. | Method and apparatus for switching between input clocks in a phase-locked loop |
US6657464B1 (en) * | 2002-04-25 | 2003-12-02 | Applied Micro Circuits Corporation | Method and circuit to reduce jitter generation in a PLL using a reference quadrupler, equalizer, and phase detector with control for multiple frequencies |
US7030688B2 (en) * | 2002-05-22 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit |
EP1532764B1 (en) * | 2002-08-30 | 2009-03-11 | Telefonaktiebolaget LM Ericsson (publ) | Method and arrangement for reducing phase jumps when switching between synchronisation sources |
US20040095863A1 (en) * | 2002-11-12 | 2004-05-20 | Verboom Johannes J. | Phase lock loop for optical disc drive and optical media with wobbled grooves |
US6867627B1 (en) * | 2003-09-16 | 2005-03-15 | Integrated Device Technology, Inc. | Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics |
TWI239718B (en) * | 2004-01-29 | 2005-09-11 | Mediatek Inc | Phase lock loop with higher resolution |
US7053719B2 (en) * | 2004-03-11 | 2006-05-30 | Agilent Technologies, Inc. | Controlling a voltage controlled oscillator in a bang-bang phase locked loop |
-
2006
- 2006-05-24 DE DE102006024470.2A patent/DE102006024470B4/en not_active Expired - Fee Related
-
2007
- 2007-05-21 TW TW096118046A patent/TW200807885A/en unknown
- 2007-05-22 US US11/751,871 patent/US7622966B2/en active Active
- 2007-05-23 KR KR1020070050450A patent/KR100874413B1/en not_active IP Right Cessation
- 2007-05-23 JP JP2007136865A patent/JP2007318755A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000163889A (en) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | Clock regenerating device |
JP2002043938A (en) * | 2000-07-31 | 2002-02-08 | Canon Inc | Frequency synthesizer, frequency conversion method, image forming device, image forming method and recording medium |
JP2002158583A (en) * | 2000-11-16 | 2002-05-31 | Canon Inc | Frequency synthesizer and printer engine |
JP2006020109A (en) * | 2004-07-02 | 2006-01-19 | Nec Electronics Corp | Pulse width modulator circuit |
JP2006067350A (en) * | 2004-08-27 | 2006-03-09 | Japan Radio Co Ltd | Signal generator |
Also Published As
Publication number | Publication date |
---|---|
DE102006024470A1 (en) | 2007-12-06 |
US20070274425A1 (en) | 2007-11-29 |
DE102006024470B4 (en) | 2015-07-09 |
US7622966B2 (en) | 2009-11-24 |
KR100874413B1 (en) | 2008-12-16 |
TW200807885A (en) | 2008-02-01 |
KR20070114014A (en) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007329914A (en) | Switchable phase locked loop and method for operation of switchable phase locked loop | |
US8138798B2 (en) | Symmetric phase detector | |
US8253454B2 (en) | Phase lock loop with phase interpolation by reference clock and method for the same | |
US11342926B2 (en) | Synchronization of clock signals generated using output dividers | |
US7126429B2 (en) | Digital phase locked loop with selectable normal or fast-locking capability | |
US8718217B2 (en) | Clock and data recovery (CDR) using phase interpolation | |
JP2007318755A (en) | Switchable phase locked loop, and method for operation of switchable phase locked loop | |
JP3531630B2 (en) | Clock generation circuit | |
JP5994507B2 (en) | Clock and data recovery method, circuit and system based on phase averaging | |
KR20170083816A (en) | Digital phase locked loop and driving method thereof | |
KR100862671B1 (en) | A phase locked loop for the generation of a plurality of output signals | |
WO2005086759A2 (en) | Method and apparatus for crystal drift compensation | |
KR100317679B1 (en) | Self-calibration circuit and method for calibrating phase offset between output waveforms of ring oscillator | |
JP3866959B2 (en) | Frequency difference detection device and frequency difference detection method | |
US9634677B2 (en) | Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method | |
JP2005079835A (en) | Pll oscillation circuit and electronic apparatus using the same | |
JP2000148281A (en) | Clock selecting circuit | |
US20230122081A1 (en) | Fast switching of output frequency of a phase locked loop (pll) | |
JP2000241524A (en) | Digital processing pll | |
CN117938147A (en) | Inter-phase-locked loop communication in a multi-phase-locked loop environment | |
JP2008252616A (en) | Cdr circuit | |
JP2006222879A (en) | Multiple phase clock generation circuit | |
JP2004274293A (en) | Device and method for generating clock signal | |
JP2000022533A (en) | Frequency synthesizer | |
JP2008067088A (en) | Phase adjustment circuit and phase-locked loop circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100407 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100412 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100514 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100611 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |