JP2007311600A - Beam lithography system - Google Patents

Beam lithography system Download PDF

Info

Publication number
JP2007311600A
JP2007311600A JP2006139861A JP2006139861A JP2007311600A JP 2007311600 A JP2007311600 A JP 2007311600A JP 2006139861 A JP2006139861 A JP 2006139861A JP 2006139861 A JP2006139861 A JP 2006139861A JP 2007311600 A JP2007311600 A JP 2007311600A
Authority
JP
Japan
Prior art keywords
circuit
output
data
correction
proximity effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006139861A
Other languages
Japanese (ja)
Inventor
Masakatsu Takehana
政勝 竹花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jeol Ltd
Original Assignee
Jeol Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeol Ltd filed Critical Jeol Ltd
Priority to JP2006139861A priority Critical patent/JP2007311600A/en
Publication of JP2007311600A publication Critical patent/JP2007311600A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a beam lithography system which can perform the proximity-effect correction of lithographing data, inclusive of their inner-scattering corrections, in a relatively short time without the increase of its circuit scale. <P>SOLUTION: The beam lithography system includes constitutionally first and second proximity-effect-correction operating circuits 5 and an output circuit. The first proximity-effect-correction operating circuit 5 is the one for correcting the outer scattering of lithographing data outputted from a CAD device 1. The second proximity-effect-correction operating circuit is the one for correcting the inner scattering of the lithographing data outputted from the CAD device 1, by sequencing lithographing regions to the data subjected to the compression development, the division processing, and the trapezoidal-development processing of the draft data outputted from the CAD device 1. The output circuit is the one for so operating the shot time of the lithographing data every the draft region by receiving the outputs of the first and second proximity-effect-correction operating circuits as to generate the output timing of the lithographing data. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明はビーム描画装置に関し、更に詳しくは近接効果補正を行なうビーム描画装置のビーム描画回路に関するものである。   The present invention relates to a beam drawing apparatus, and more particularly to a beam drawing circuit of a beam drawing apparatus that performs proximity effect correction.

荷電粒子ビーム、例えば電子ビームを、基板レジストに照射して回路パターンを描画する場合、レジストに入射した電子ビームの一部が内部散乱され、レジストを透過した電子ビームの一部が外部散乱されて再びレジストに入射する。このため、電子ビームをレジストの一点に入射させてもその影響が広がり、描画領域が一点にならず広がってしまういわゆる近接効果が発生する。   When a circuit pattern is drawn by irradiating a substrate resist with a charged particle beam, for example, an electron beam, a part of the electron beam incident on the resist is internally scattered and a part of the electron beam transmitted through the resist is externally scattered. It enters the resist again. For this reason, even if the electron beam is incident on one point of the resist, the influence is widened, and a so-called proximity effect is generated in which the drawing region is not spread but spread.

図３は近接効果の説明図である。２１はウエハ、２２は該ウエハ２１上に形成されたレジストである。該レジスト２の一点に電子ビームを照射すると、一部はＡに示すようにレジスト２２を透過してウエハ２１に達し、ウエハ２１で反射する（外部散乱）。一部はＢに示すようにレジスト２２内で複雑な屈折を繰り返す（内部散乱）。これら外部散乱及び内部散乱のためにレジスト２２の一点にビームを照射してもその影響が広がり、一点描画が周囲に広がったものとなる。このような近接効果を補正するため、ビーム描画装置においては、近接効果補正手段を具備している。   FIG. 3 is an explanatory diagram of the proximity effect. 21 is a wafer, and 22 is a resist formed on the wafer 21. When one point of the resist 2 is irradiated with an electron beam, a part of the resist 2 passes through the resist 22 as shown at A and reaches the wafer 21 and is reflected by the wafer 21 (external scattering). Some of them repeat complicated refraction within the resist 22 as shown in B (internal scattering). Due to these external scattering and internal scattering, even if one point of the resist 22 is irradiated with a beam, the influence spreads and one point drawing spreads to the surroundings. In order to correct such a proximity effect, the beam drawing apparatus includes proximity effect correction means.

図４は従来装置の構成例を示すブロック図である。図において、１は描画データを作成するキャド装置（ＥＷＳ又はＣＡＤ（Computer Aided Design）。以下ＣＡＤ装置という）である。描画データは膨大であるため、ＣＡＤ装置１で描画データを圧縮する。２は該ＣＡＤ装置１で作成された圧縮描画データを展開する圧縮展開回路である。圧縮展開回路２は、展開された描画データを描画を行なう各フィールド内に配置を行なう。ここで、描画フィールドの大きさは例えば１ｍｍ□程度である。   FIG. 4 is a block diagram showing a configuration example of a conventional apparatus. In the figure, reference numeral 1 denotes a CAD device (EWS or CAD (Computer Aided Design); hereinafter referred to as a CAD device) that creates drawing data. Since the drawing data is enormous, the CAD device 1 compresses the drawing data. Reference numeral 2 denotes a compression / decompression circuit that decompresses the compressed drawing data created by the CAD apparatus 1. The compression / decompression circuit 2 arranges the developed drawing data in each field for drawing. Here, the size of the drawing field is, for example, about 1 mm □.

分割処理＆ソート回路３は圧縮展開回路２の出力を受けて、配置された描画データを描画できる大きさのビーム形状になるように分割を行ない（分割後の各々のデータを以後ショットデータという）、電極（偏向器）の振り幅（電極を変化させた場合、電圧の変位時間と安定時間は、振り幅が大きくなると待ち時間が大きくなる）が小さくなるように、描画データを設定した領域毎に並べ替え（ソート）を行なう。   The division processing & sort circuit 3 receives the output of the compression / decompression circuit 2 and divides the arranged drawing data into a beam shape that can be drawn (each piece of the divided data is hereinafter referred to as shot data). For each area where drawing data is set so that the amplitude of the electrode (deflector) (when the electrode is changed, the voltage displacement time and stability time increases as the amplitude increases, the waiting time increases) Sort (sort).

台形展開回路４では、分割処理＆ソート回路３で分割されたショットデータの中に台形があった場合、短冊状の矩形に展開を行なう。一方、近接効果補正演算回路５では、ＣＡＤ装置１からの描画データを受け取り、描画する面積と近傍の描画するデータからビームの散乱（外部散乱）を計算して、ビームを照射する補正分布の計算を行なう。ショット時間演算回路６では、ショットデータのビーム照射時間を、形状によるショット時間テーブル、近接効果補正演算回路５からの補正分布とその他の補正係数から計算する。   In the trapezoidal expansion circuit 4, when a trapezoid is included in the shot data divided by the division processing & sorting circuit 3, the trapezoidal expansion circuit 4 expands into a rectangular rectangle. On the other hand, the proximity effect correction calculation circuit 5 receives the drawing data from the CAD device 1, calculates the scattering of the beam (external scattering) from the drawing area and the neighboring drawing data, and calculates the correction distribution for irradiating the beam. To do. The shot time calculation circuit 6 calculates the beam irradiation time of the shot data from the shot time table according to the shape, the correction distribution from the proximity effect correction calculation circuit 5 and other correction coefficients.

出力タイミング生成回路７では、ショート時間とビームを照射する位置へ移動させるアンプの応答時間等を考慮してショット時間をある時間待って出力する。補正演算回路８では、ショットデータに補正係数を演算して最終的なアンプの値を計算する。アンプ９では、偏向器電極（図示せず）に入力されたショットデータをＤ／Ａ変換器でアナログ信号に変換して電極を制御する。上記の一連の動きを描画フィールド（１ミリ□）毎にパイプライン処理で行なっている。このように構成された回路の動作を説明すれば、以下の通りである。   The output timing generation circuit 7 waits for a certain time and outputs the shot time in consideration of the short time and the response time of the amplifier that moves to the position where the beam is irradiated. The correction calculation circuit 8 calculates a correction coefficient for the shot data and calculates a final amplifier value. In the amplifier 9, shot data input to a deflector electrode (not shown) is converted into an analog signal by a D / A converter to control the electrode. The above-described series of movements is performed by pipeline processing for each drawing field (1 mm square). The operation of the circuit thus configured will be described as follows.

ＣＡＤ装置１は圧縮展開回路２と近接効果補正演算回路５に圧縮したキャドデータを与える。ＣＡＤ装置１からの描画データを受けた圧縮展開回路２は、圧縮されたデータを展開して元のキャドデータに変換する。この圧縮展開回路２の出力は分割処理＆ソート回路３に入り所定のデータ領域に分割する。分割されたデータ領域は、ソート回路により、それまでばらばらに出力されたデータ領域をラスタスキャンを行なうに都合のよいように並び替えを行なう。   The CAD device 1 gives the compressed CAD data to the compression / expansion circuit 2 and the proximity effect correction arithmetic circuit 5. Upon receiving the drawing data from the CAD device 1, the compression / decompression circuit 2 expands the compressed data and converts it into original CAD data. The output of the compression / decompression circuit 2 enters a division processing & sort circuit 3 and is divided into predetermined data areas. The divided data areas are rearranged by the sort circuit so that the data areas which have been output so far are convenient for raster scanning.

分割処理＆ソート回路３の出力は台形展開回路４に入る。該台形展開回路４は、入力された描画データに台形のものがあった場合、該台形を短冊状に分割して矩形の集合として展開する。該台形展開回路４の出力は、ショット時間演算回路６に入る。   The output of the division processing & sort circuit 3 enters a trapezoidal expansion circuit 4. When the input drawing data includes a trapezoidal shape, the trapezoidal expansion circuit 4 divides the trapezoid into strips and expands it as a set of rectangles. The output of the trapezoidal expansion circuit 4 enters a shot time calculation circuit 6.

一方、近接効果補正演算回路５は、入力描画データを受けて、外部散乱補正を行なう。この近接効果補正演算回路５の出力は、ショット時間演算回路６に入る。該ショット時間演算回路６は、台形展開回路４と近接効果補正演算回路５の出力とを受けて、ショットデータのビーム照射時間を演算して求める。出力タイミング生成回路７は、ショット時間とビームを照射する位置へ移動させるアンプ９の応答時間を等を考慮してショットデータをある時間待って出力する。   On the other hand, the proximity effect correction calculation circuit 5 receives the input drawing data and performs external scattering correction. The output of the proximity effect correction calculation circuit 5 enters a shot time calculation circuit 6. The shot time calculation circuit 6 receives the outputs of the trapezoidal expansion circuit 4 and the proximity effect correction calculation circuit 5 and calculates the beam irradiation time of the shot data. The output timing generation circuit 7 waits for a certain period of time and outputs the shot data in consideration of the shot time and the response time of the amplifier 9 that moves to the position where the beam is irradiated.

補正演算回路８は、出力タイミング生成回路７の出力を受けて、ショットデータに補正係数を演算して最終的なアンプ９の値を計算する。アンプ９では、入力されたショットデータをＤ／Ａ変換器によりアナログ信号に変換し、電極（図示せず）を制御する。そして、上記一連の動きを描画フィールド毎にパイプライン処理で行なう。   The correction calculation circuit 8 receives the output of the output timing generation circuit 7 and calculates a correction coefficient for the shot data to calculate the final value of the amplifier 9. In the amplifier 9, the input shot data is converted into an analog signal by a D / A converter, and an electrode (not shown) is controlled. Then, the above series of movements is performed by pipeline processing for each drawing field.

従来のこの種の装置としては、基本露光強度分布関数の前方散乱（内部散乱）項を着目パターンについて面積分して得られる露光強度分布の半値幅が設計寸法になるように設計パターン幅を変更し、半値幅を与える露光強度と該基本露光強度分布関数の後方散乱（外部散乱）項による露光強度との和の所定倍がパターン現像の閾値に等しくなるように補正露光量を決定する技術が知られている（例えば特許文献１参照）。   As a conventional device of this type, the design pattern width is changed so that the half width of the exposure intensity distribution obtained by dividing the forward scattering (internal scattering) term of the basic exposure intensity distribution function into the area of the pattern of interest is the design dimension. A technique for determining the corrected exposure amount so that a predetermined multiple of the sum of the exposure intensity giving the half width and the exposure intensity by the backscattering (external scattering) term of the basic exposure intensity distribution function is equal to the threshold for pattern development. It is known (see, for example, Patent Document 1).

また、試料を予め定められた寸法の仮想メッシュに分割し、メッシュ毎の描画パターンの面積密度マップを求めてメモリへ記憶し、面積密度に電子線による試料のレジスト内の後方散乱エネルギーと前方散乱エネルギーを考慮した補正を施す技術が知られている（例えば特許文献２参照）。
特開２００１−５２９９９号公報（段落００４１〜００８７、図１〜図１１） 特開２００４−４８０１８号公報（段落００５３〜００９６、図７〜図９） Also, the sample is divided into virtual meshes of a predetermined size, an area density map of the drawing pattern for each mesh is obtained and stored in the memory, and the backscattering energy and forward scattering in the resist of the sample by the electron beam are stored in the area density A technique for performing correction in consideration of energy is known (see, for example, Patent Document 2).
JP 2001-52999 A (paragraphs 0041 to 0087, FIGS. 1 to 11) JP 2004-48018 A (paragraphs 0053 to 0096, FIGS. 7 to 9)

図４に示す従来装置では、近接効果補正は、外部散乱しか行なっていない。近接効果補正演算回路５で内部散乱の補正演算を行なうと、補正を行なう領域が小さいために、補正量を決定するためのメッシュを極めて細かく分割する必要があり、それぞれのメッシュ毎に補正演算を行なうと外部散乱の場合の数千倍の演算を行なうことになり、そのために演算待ち時間が大きくなり、台形展開回路４までの描画データ展開計算を行わなければならず、回路規模が大幅に増えてしまうという問題がある。   In the conventional apparatus shown in FIG. 4, the proximity effect correction is performed only for external scattering. When the internal scattering correction calculation is performed by the proximity effect correction calculation circuit 5, since the area to be corrected is small, it is necessary to divide the mesh for determining the correction amount very finely, and the correction calculation is performed for each mesh. If this is done, the calculation will be several thousand times that in the case of external scattering, so that the calculation waiting time will increase, and the drawing data expansion calculation up to the trapezoidal expansion circuit 4 will have to be performed, which will greatly increase the circuit scale. There is a problem of end.

本発明はこのような課題に鑑みてなされたものであって、回路規模を大きくすることなく、内部散乱補正までも含めた近接効果補正を比較的短い時間で行なうことができるビーム描画装置を提供することを目的としている。   The present invention has been made in view of such a problem, and provides a beam drawing apparatus capable of performing proximity effect correction including internal scattering correction in a relatively short time without increasing the circuit scale. The purpose is to do.

（１）請求項１記載の発明は、ＣＡＤ装置から出力される描画データを受けて外部散乱に対する補正を行なう第１の近接効果補正演算回路と、ＣＡＤ装置から出力される描画データに、圧縮展開、分割処理、台形展開処理を行なったものに対して描画領域の並び替えを行ない、内部散乱に対する補正を行なう第２の近接効果補正演算回路と、該第１の近接効果補正演算回路の出力と第２の近接効果補正演算回路の出力を受けて、描画領域毎にショット時間演算を行ない出力タイミングの生成を行なう出力回路と、を含んで構成されることを特徴とする。
（２）請求項２記載の発明は、ＣＡＤ装置から出力される描画データを受けて圧縮展開、分割処理、台形展開処理を行なったものに対して描画領域の並び替えを行ない、その結果を出力する描画処理回路と、前記ＣＡＤ装置から出力される描画データと、前記描画処理回路から出力される描画データを受けて外部散乱補正と内部散乱補正を行なう近接効果補正演算回路と、該近接効果補正演算回路の出力と、前記描画処理回路の出力を受けて、描画領域毎にショット時間演算を行ない出力タイミングの生成を行なう出力回路と、を含んで構成されることを特徴とする。 (1) According to the first aspect of the present invention, the first proximity effect correction arithmetic circuit which receives the drawing data output from the CAD device and corrects the external scattering, and the drawing data output from the CAD device are compressed and expanded. A second proximity effect correction arithmetic circuit that performs rearrangement of the drawing areas on the one subjected to the division processing and the trapezoidal expansion processing and corrects internal scattering, and an output of the first proximity effect correction arithmetic circuit; And an output circuit that receives the output of the second proximity effect correction calculation circuit, performs shot time calculation for each drawing region, and generates an output timing.
(2) According to the second aspect of the present invention, the drawing area is rearranged for the data subjected to compression / decompression, division processing, and trapezoidal expansion processing in response to the drawing data output from the CAD device, and the result is output. A drawing processing circuit that performs drawing data output from the CAD device, a proximity effect correction calculation circuit that receives drawing data output from the drawing processing circuit and performs external scattering correction and internal scattering correction, and the proximity effect correction And an output circuit that receives the output of the arithmetic circuit and the output of the drawing processing circuit, performs a shot time calculation for each drawing region, and generates an output timing.

（１）請求項１記載の発明は、従来の分割処理＆ソート回路３で行なっていた描画データの並び替え処理を台形展開回路４の後に持ってきて、並び替えた後にデータを参照し、近くにある描画データだけを参照して内部散乱に対する補正を行なうようにすることにより、内部散乱に対する近接効果補正を行なうようにした。これにより、回路規模を大きくすることなく、内部散乱補正に要する時間を短縮することができる。
（２）請求項２記載の発明は、請求項１の発明において、描画出力処理回路では並び替えしか行わず、並び替え結果を近接効果補正演算回路に渡して、該近接効果補正演算回路で外部散乱及び内部散乱を含む近接効果補正を行なうようにした。これにより、回路規模を大きくすることなく、近接効果補正に要する時間を短縮することができる。 (1) According to the first aspect of the present invention, the rearrangement processing of the drawing data, which has been performed by the conventional division processing & sorting circuit 3, is brought after the trapezoidal expansion circuit 4, and the data is referred to after the rearrangement. The proximity effect correction for the internal scattering is performed by referring to only the drawing data in FIG. As a result, the time required for the internal scattering correction can be shortened without increasing the circuit scale.
(2) In the invention of claim 2, in the invention of claim 1, the rendering output processing circuit only performs rearrangement, and the rearrangement result is passed to the proximity effect correction arithmetic circuit, and the proximity effect correction arithmetic circuit externally Proximity effect correction including scattering and internal scattering was performed. Thereby, the time required for proximity effect correction can be shortened without increasing the circuit scale.

以下、図面を参照して本発明の実施の形態例を詳細に説明する。
図１は本発明の第１の実施の形態例を示すブロック図である。図４と同一のものは、同一の符号を付して示す。図に示す実施の形態例は、図４に示す従来構成において、分割処理＆ソート回路３を、分割処理回路１０とソート＆内部散乱補正演算回路（以下補正演算回路という）１１に分離したものである。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram showing a first embodiment of the present invention. The same components as those in FIG. 4 are denoted by the same reference numerals. In the embodiment shown in the figure, in the conventional configuration shown in FIG. 4, the division processing & sort circuit 3 is separated into a division processing circuit 10 and a sort & internal scatter correction arithmetic circuit (hereinafter referred to as a correction arithmetic circuit) 11. is there.

図において、１は描画データを作成するＣＡＤ装置である。描画データは膨大であるため、ＣＡＤ装置１で描画データを圧縮する。２は該ＣＡＤ装置１で作成された圧縮描画データを展開する圧縮展開回路である。圧縮展開回路２は、展開された描画データを描画を行なう各フィールド内に配置を行なう。ここで、描画フィールドの大きさは例えば１ｍｍ□程度である。   In the figure, reference numeral 1 denotes a CAD device for creating drawing data. Since the drawing data is enormous, the CAD device 1 compresses the drawing data. Reference numeral 2 denotes a compression / decompression circuit that decompresses the compressed drawing data created by the CAD apparatus 1. The compression / decompression circuit 2 arranges the developed drawing data in each field for drawing. Here, the size of the drawing field is, for example, about 1 mm □.

１０は圧縮展開回路２の出力を受けて１ｍｍ□の描画データを複数の描画領域（ショットデータ）に分割する分割処理回路、４は該分割処理回路１０の出力を受けてショットデータに台形が含まれていた時に当該ショットデータを短冊状に分割し、矩形の集合として展開する。１１は台形展開回路４の出力を受けてショットデータを描画する位置が近いもの同士を集める並び替えを行なうと共に内部補正演算を行なうソート＆内部補正演算回路である。   10 is a division processing circuit that receives the output of the compression / decompression circuit 2 and divides the 1 mm square drawing data into a plurality of drawing areas (shot data), and 4 receives the output of the division processing circuit 10 and includes a trapezoid in the shot data. When this occurs, the shot data is divided into strips and developed as a set of rectangles. Reference numeral 11 denotes a sort & internal correction arithmetic circuit that receives the output of the trapezoidal expansion circuit 4 and rearranges the shot data drawing positions close to each other and performs internal correction calculation.

５はＣＡＤ装置１からの描画データを受けて、外部散乱補正を行なう近接効果補正演算回路、６はソート＆内部補正演算回路１１の出力及び近接効果補正演算回路５の出力を受けて、外部散乱補正及び内部散乱補正を行なったショットデータのショット時間を演算するショット時間演算回路である。そして、７はショート時間とビームを照射する位置へ移動させるアンプの応答時間等を考慮してショット時間をある時間待って出力する出力タイミング生成回路である。８はショットデータに補正係数を演算して最終的なアンプの値を計算する補正演算回路、９は偏向器電極（図示せず）に入力されるショットデータをＤ／Ａ変換器でアナログ信号に変換して電極を制御するアンプである。このように構成された装置の動作を説明すれば、以下の通りである。   5 is a proximity effect correction arithmetic circuit that receives drawing data from the CAD device 1 and performs external scattering correction, and 6 receives an output of the sort & internal correction arithmetic circuit 11 and an output of the proximity effect correction arithmetic circuit 5 to receive external scattering. It is a shot time calculation circuit for calculating the shot time of shot data subjected to correction and internal scattering correction. Reference numeral 7 denotes an output timing generation circuit that waits for a certain time and outputs the shot time in consideration of the short time and the response time of the amplifier that moves to the beam irradiation position. 8 is a correction operation circuit for calculating a final amplifier value by calculating a correction coefficient for shot data, and 9 is a D / A converter that converts shot data input to a deflector electrode (not shown) into an analog signal. An amplifier that converts and controls the electrode. The operation of the apparatus configured as described above will be described as follows.

ＣＡＤ装置１は圧縮展開回路２と近接効果補正演算回路５に圧縮した描画データを与える。ＣＡＤ装置１からの描画データを受けた圧縮展開回路２は、圧縮されたデータを展開して元の描画データに変換する。この圧縮展開回路２の出力は分割処理回路１０に入り所定のショットデータに分割される。分割されたショットデータは、台形展開回路４に入り、台形ショットデータがある場合には、短冊状の矩形に分割される。   The CAD device 1 gives compressed drawing data to the compression / expansion circuit 2 and the proximity effect correction arithmetic circuit 5. Upon receiving the drawing data from the CAD device 1, the compression / decompression circuit 2 expands the compressed data and converts it to the original drawing data. The output of the compression / decompression circuit 2 enters the division processing circuit 10 and is divided into predetermined shot data. The divided shot data enters the trapezoidal development circuit 4, and when there is trapezoidal shot data, it is divided into strip-shaped rectangles.

台形展開回路４の出力はソート＆内部補正演算回路１１に入る。該ソート＆内部補正演算回路１１では、ショットデータを、隣同士がつながりの良いショットデータとなるようにショットデータの並び替えを行なう。そして、並び替えられたショットデータに対して、隣り合わせ同士のショットデータに対して内部散乱補正演算を行なう。そして、ソート＆内部補正演算回路１１の出力は、ショット時間演算回路６に入る。一方、近接効果補正演算回路５は、ＣＡＤ装置１の出力描画データを受けて、外部散乱補正を行ない、その結果はショット時間演算回路６に入る。   The output of the trapezoidal expansion circuit 4 enters the sort & internal correction arithmetic circuit 11. The sort & internal correction calculation circuit 11 rearranges the shot data so that the shot data become shot data that are well connected to each other. Then, the internal scattering correction calculation is performed on the shot data that are adjacent to each other on the rearranged shot data. The output of the sort & internal correction calculation circuit 11 enters the shot time calculation circuit 6. On the other hand, the proximity effect correction calculation circuit 5 receives the output drawing data of the CAD device 1 and performs external scattering correction, and the result enters the shot time calculation circuit 6.

該ショット時間演算回路６は、内部散乱補正が行われたショットデータと、外部散乱補正が行われた描画データを受けて、ショットデータのビーム照射時間を、例えば形状によるショット時間テーブルを参照して求める。出力タイミング生成回路７は、ショット時間とビームを照射する位置へ移動させるアンプ９の応答時間を等を考慮してショットデータをある時間待って出力する。   The shot time calculation circuit 6 receives the shot data subjected to the internal scatter correction and the drawing data subjected to the external scatter correction, and determines the beam irradiation time of the shot data by referring to, for example, the shot time table according to the shape. Ask. The output timing generation circuit 7 waits for a certain period of time and outputs the shot data in consideration of the shot time and the response time of the amplifier 9 that moves to the position where the beam is irradiated.

補正演算回路８は、出力タイミング生成回路７の出力を受けて、ショットデータに補正係数を演算して最終的なアンプ９の値を計算する。アンプ９では、入力されたショットデータをＤ／Ａ変換器によりアナログ信号に変換し、電極（図示せず）を制御する。そして、上記一連の動きを描画フィールド毎にパイプライン処理で行なう。   The correction calculation circuit 8 receives the output of the output timing generation circuit 7 and calculates a correction coefficient for the shot data to calculate the final value of the amplifier 9. In the amplifier 9, the input shot data is converted into an analog signal by a D / A converter, and an electrode (not shown) is controlled. Then, the above series of movements is performed by pipeline processing for each drawing field.

この実施の形態例によれば、従来の分割処理＆ソート回路で行なっていた描画データの並び替え処理を台形展開回路の後に持ってきて、並び替えた後にデータを参照し、近くにある描画データだけを参照して内部散乱に対する補正を行なうようにすることにより、内部散乱に対する近接効果補正を行なうようにした。これにより、回路規模を大きくすることなく、内部散乱補正に要する時間を短縮することができる。   According to this embodiment, drawing data rearrangement processing performed by the conventional division processing & sorting circuit is brought after the trapezoidal expansion circuit, and after the rearrangement, the data is referred to and drawing data in the vicinity The proximity effect correction for the internal scattering is performed by referring to only the above. Thereby, the time required for the internal scattering correction can be shortened without increasing the circuit scale.

図２は本発明の第２の実施の形態例を示すブロック図である。図１と同一のものは、同一の符号を付して示す。この実施の形態例は、図１に示すソート＆内部補正演算回路１１を並び替えしかやらないソート回路１５のみの構成とし、並び替え結果を近接効果補正演算回路１６に渡すようにしたものである。その他の構成は、図１と同じである。このように構成された装置の動作を説明すれば、以下の通りである。   FIG. 2 is a block diagram showing a second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. In this embodiment, the sort & internal correction arithmetic circuit 11 shown in FIG. 1 is configured by only the sort circuit 15 that only rearranges, and the rearrangement result is passed to the proximity effect correction arithmetic circuit 16. . Other configurations are the same as those in FIG. The operation of the apparatus configured as described above will be described as follows.

ＣＡＤ装置１は圧縮展開回路２と近接効果補正演算回路１６に圧縮した描画データを与える。ＣＡＤ装置１からの描画データを受けた圧縮展開回路２は、圧縮されたデータを展開して元の描画データに変換する。この圧縮展開回路２の出力は分割処理回路１０に入り所定のショットデータに分割される。分割されたショットデータは、台形展開回路４に入り、台形ショットデータがある場合には、短冊状の矩形に分割される。   The CAD device 1 gives the compressed drawing data to the compression / expansion circuit 2 and the proximity effect correction arithmetic circuit 16. Upon receiving the drawing data from the CAD device 1, the compression / decompression circuit 2 expands the compressed data and converts it to the original drawing data. The output of the compression / decompression circuit 2 enters the division processing circuit 10 and is divided into predetermined shot data. The divided shot data enters the trapezoidal development circuit 4, and when there is trapezoidal shot data, it is divided into strip-shaped rectangles.

台形展開回路４の出力はソート回路１５に入る。該ソート１５では、ショットデータを、隣同士がつながりの良いショットデータとなるようにショットデータの並び替えを行なう。ソート回路１５で並び替えられたショットデータは、近接効果補正演算回路１６及びショット時間演算回路６に入る。近接効果補正演算回路１６は、ＣＡＤ装置１から入力された描画データを基に外部散乱補正を行なう。また、ソート回路１５から送られてきたショットデータに関し、隣り合わせ同士のショットデータに対して内部散乱補正演算を行なう。そして、近接効果補正演算回路１６の出力は、ショット時間演算回路６に入る。一方、ソート回路１５の出力もショット時間演算回路６に入る。   The output of the trapezoidal expansion circuit 4 enters the sort circuit 15. In the sort 15, the shot data is rearranged so that the shot data becomes shot data that is well connected to each other. The shot data rearranged by the sort circuit 15 enters the proximity effect correction calculation circuit 16 and the shot time calculation circuit 6. The proximity effect correction calculation circuit 16 performs external scattering correction based on the drawing data input from the CAD device 1. Further, with respect to the shot data sent from the sort circuit 15, internal scattering correction calculation is performed on the shot data adjacent to each other. Then, the output of the proximity effect correction calculation circuit 16 enters the shot time calculation circuit 6. On the other hand, the output of the sort circuit 15 also enters the shot time calculation circuit 6.

該ショット時間演算回路６は、内部散乱補正が行われたショットデータと、外部散乱補正が行われた描画データを受けて、ショットデータのビーム照射時間を、例えば形状によるショット時間テーブルを参照して求める。出力タイミング生成回路７は、ショット時間とビームを照射する位置へ移動させるアンプ９の応答時間を等を考慮してショットデータをある時間待って出力する。   The shot time calculation circuit 6 receives the shot data subjected to the internal scatter correction and the drawing data subjected to the external scatter correction, and determines the beam irradiation time of the shot data by referring to, for example, the shot time table according to the shape. Ask. The output timing generation circuit 7 waits for a certain period of time and outputs the shot data in consideration of the shot time and the response time of the amplifier 9 that moves to the position where the beam is irradiated.

補正演算回路８は、出力タイミング生成回路７の出力を受けて、ショットデータに補正係数を演算して最終的なアンプ９の値を計算する。アンプ９では、入力されたショットデータをＤ／Ａ変換器によりアナログ信号に変換し、電極（図示せず）を制御する。そして、上記一連の動きを描画フィールド毎にパイプライン処理で行なう。   The correction calculation circuit 8 receives the output of the output timing generation circuit 7 and calculates a correction coefficient for the shot data to calculate the final value of the amplifier 9. In the amplifier 9, the input shot data is converted into an analog signal by a D / A converter, and an electrode (not shown) is controlled. Then, the above series of movements is performed by pipeline processing for each drawing field.

この実施の形態例では、請求項１の発明において、描画出力処理回路では並び替えしか行わず、並び替え結果を近接効果補正演算回路に渡して、該近接効果補正演算回路に外部散乱及び内部散乱を含む近接効果補正を行なうようにした。これにより、回路規模を大きくすることなく、近接効果補正に要する時間を短縮することができる。   In this embodiment, in the invention of claim 1, the rendering output processing circuit only performs rearrangement, and the rearrangement result is passed to the proximity effect correction arithmetic circuit, and external scattering and internal scattering are transmitted to the proximity effect correction arithmetic circuit. Proximity effect correction including Thereby, the time required for proximity effect correction can be shortened without increasing the circuit scale.

以上、詳細に説明したように、本発明によれば、回路規模を大きくすることなく、内部散乱補正までも含めた近接効果補正を比較的短い時間で行なうことができるビーム描画装置を提供することができる。   As described above in detail, according to the present invention, there is provided a beam drawing apparatus capable of performing proximity effect correction including internal scattering correction in a relatively short time without increasing the circuit scale. Can do.

本発明の第１の実施の形態例を示すブロック図である。1 is a block diagram illustrating a first exemplary embodiment of the present invention. 本発明の第２の実施の形態例を示すブロック図である。It is a block diagram which shows the 2nd Example of this invention. 近接効果の説明図である。It is explanatory drawing of a proximity effect. 従来装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of a conventional apparatus.

符号の説明Explanation of symbols

１ ＣＡＤ装置
２ 圧縮展開回路
４ 台形展開回路
５ 近接効果補正演算回路
６ ショット時間演算回路
７ 出力タイミング生成回路
８ 補正演算回路
９ アンプ
１０ 分割処理回路
１１ ソート＆内部補正演算回路 DESCRIPTION OF SYMBOLS 1 CAD apparatus 2 Compression expansion circuit 4 Trapezoid expansion circuit 5 Proximity effect correction calculation circuit 6 Shot time calculation circuit 7 Output timing generation circuit 8 Correction calculation circuit 9 Amplifier 10 Division processing circuit 11 Sort & internal correction calculation circuit

Claims (2)

ＣＡＤ装置から出力される描画データを受けて外部散乱に対する補正を行なう第１の近接効果補正演算回路と、
キャド装置から出力される描画データに、圧縮展開、分割処理、台形展開処理を行なったものに対して描画領域の並び替えを行ない、内部散乱に対する補正を行なう第２の近接効果補正演算回路と、
該第１の近接効果補正演算回路の出力と第２の近接効果補正演算回路の出力を受けて、描画領域毎にショット時間演算を行ない出力タイミングの生成を行なう出力回路と、
を含んで構成されることを特徴とするビーム描画装置。 A first proximity effect correction arithmetic circuit which receives drawing data output from the CAD device and corrects external scattering;
A second proximity effect correction arithmetic circuit for performing correction on internal scattering by rearranging the drawing area of the drawing data output from the CAD device and performing compression expansion, division processing, and trapezoid expansion processing;
An output circuit that receives the output of the first proximity effect correction calculation circuit and the output of the second proximity effect correction calculation circuit, performs a shot time calculation for each drawing region, and generates an output timing;
A beam drawing apparatus comprising: ＣＡＤ装置から出力される描画データを受けて圧縮展開、分割処理、台形展開処理を行なったものに対して描画領域の並び替えを行ない、その結果を出力する描画処理回路と、
前記キャド装置から出力される描画データと、前記描画処理回路から出力される描画データを受けて外部散乱補正と内部散乱補正を行なう近接効果補正演算回路と、
該近接効果補正演算回路の出力と、前記描画処理回路の出力を受けて、描画領域毎にショット時間演算を行ない出力タイミングの生成を行なう出力回路と、
を含んで構成されることを特徴とするビーム描画装置。 A drawing processing circuit for receiving drawing data output from the CAD device, rearranging the drawing areas for those subjected to compression / decompression, division processing, and trapezoidal expansion processing, and outputting the result;
Proximity effect correction arithmetic circuit that receives drawing data output from the CAD device and drawing data output from the drawing processing circuit and performs external scattering correction and internal scattering correction;
An output circuit that receives the output of the proximity effect correction calculation circuit and the output of the drawing processing circuit, performs shot time calculation for each drawing region, and generates an output timing;
A beam drawing apparatus comprising:
JP2006139861A 2006-05-19 2006-05-19 Beam lithography system Pending JP2007311600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006139861A JP2007311600A (en) 2006-05-19 2006-05-19 Beam lithography system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006139861A JP2007311600A (en) 2006-05-19 2006-05-19 Beam lithography system

Publications (1)

Publication Number Publication Date
JP2007311600A true JP2007311600A (en) 2007-11-29

Family

ID=38844174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006139861A Pending JP2007311600A (en) 2006-05-19 2006-05-19 Beam lithography system

Country Status (1)

Country Link
JP (1) JP2007311600A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6332920A (en) * 1986-07-25 1988-02-12 Jeol Ltd Lityhograth of charged particle beam lithograthy equipment
JPH07153676A (en) * 1993-11-30 1995-06-16 Sony Corp Designing method and direct drawing apparatus of circuit pattern for semiconductor device
JP2001052999A (en) * 1999-05-31 2001-02-23 Fujitsu Ltd Charged particle beam exposure method
WO2001071782A1 (en) * 2000-03-21 2001-09-27 Hitachi, Ltd. Electron beam lithography device and drawing method using electron beams
JP2002353101A (en) * 2001-05-22 2002-12-06 Fujitsu Ltd Charged particle beam exposing method
JP2003133213A (en) * 2001-10-26 2003-05-09 Jeol Ltd Drawing method employing variable area type electron beam drawing apparatus
JP2004048018A (en) * 2003-07-22 2004-02-12 Hitachi Ltd Electron beam lithography system and method of drawing using electron beam
JP2005064404A (en) * 2003-08-20 2005-03-10 Nec Electronics Corp Method of making transfer mask data

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6332920A (en) * 1986-07-25 1988-02-12 Jeol Ltd Lityhograth of charged particle beam lithograthy equipment
JPH07153676A (en) * 1993-11-30 1995-06-16 Sony Corp Designing method and direct drawing apparatus of circuit pattern for semiconductor device
JP2001052999A (en) * 1999-05-31 2001-02-23 Fujitsu Ltd Charged particle beam exposure method
WO2001071782A1 (en) * 2000-03-21 2001-09-27 Hitachi, Ltd. Electron beam lithography device and drawing method using electron beams
JP2002353101A (en) * 2001-05-22 2002-12-06 Fujitsu Ltd Charged particle beam exposing method
JP2003133213A (en) * 2001-10-26 2003-05-09 Jeol Ltd Drawing method employing variable area type electron beam drawing apparatus
JP2004048018A (en) * 2003-07-22 2004-02-12 Hitachi Ltd Electron beam lithography system and method of drawing using electron beam
JP2005064404A (en) * 2003-08-20 2005-03-10 Nec Electronics Corp Method of making transfer mask data

Similar Documents

Publication Publication Date Title
TWI533096B (en) Multi - charged particle beam mapping device and multi - charged particle beam rendering method
US9418191B2 (en) Providing electron beam proximity effect correction by simulating write operations of polygonal shapes
TW201506531A (en) Charged particle beam writing device and method for acquiring dose modulation coefficient
US9837247B2 (en) Charged particle beam writing apparatus and method utilizing a sum of the weighted area density of each figure pattern
JP6057635B2 (en) Charged particle beam drawing apparatus and charged particle beam drawing method
KR101782335B1 (en) Drawing data generation method, multi charged particle beam drawing device and pattern inspection device
JP4621076B2 (en) Electron beam exposure system
US20100237469A1 (en) Photomask, semiconductor device, and charged beam writing apparatus
CN110737178B (en) Drawing data generating method, computer-readable recording medium, and multi-charged particle beam drawing device
KR102305250B1 (en) Drawing data generation method and multi charged particle beam drawing apparatus
JP2008177224A (en) Method of verifying figure data
JP2004127967A (en) Charged particle beam lithography apparatus
TW201351055A (en) Charged-particle beam writing apparatus and charged-particle beam writing method
JP2007311600A (en) Beam lithography system
JP4828460B2 (en) Drawing data creation method and storage medium storing drawing data file
JP2007115891A (en) Method for correcting exposure amount and electron-beam exposure device
JP6567843B2 (en) Charged particle beam drawing apparatus and charged particle beam drawing method
KR101916707B1 (en) Charged-particle beam writing apparatus and charged-particle beam writing method
KR101877431B1 (en) Data processing method, charged-particle beam writing method and charged-particle beam writing apparatus
JP5314937B2 (en) Drawing apparatus and drawing data processing method
TWI598926B (en) Drawing data verification method and multiple charged particle beam drawing device
WO2012049901A1 (en) Image rendering method and image rendering device
JP2010147099A (en) Processing method for drawing data, drawing method and drawing device
JP2008181944A (en) Method of forming drawing data and, method of forming layout data file
TW201909230A (en) Data processing method, charged particle beam depicting device, and charged particle beam rendering system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124