JP2007311000A - Error signal generation circuit and optical information reproducing device - Google Patents

Error signal generation circuit and optical information reproducing device Download PDF

Info

Publication number
JP2007311000A
JP2007311000A JP2006141583A JP2006141583A JP2007311000A JP 2007311000 A JP2007311000 A JP 2007311000A JP 2006141583 A JP2006141583 A JP 2006141583A JP 2006141583 A JP2006141583 A JP 2006141583A JP 2007311000 A JP2007311000 A JP 2007311000A
Authority
JP
Japan
Prior art keywords
signal
error signal
generation circuit
light receiving
signal generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006141583A
Other languages
Japanese (ja)
Inventor
Masaaki Hanano
雅昭 花野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006141583A priority Critical patent/JP2007311000A/en
Publication of JP2007311000A publication Critical patent/JP2007311000A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an error signal generation circuit not affected by a dead zone even when a condensing spot is located near a just track, and an optical information reproducing device using the same. <P>SOLUTION: A light receiving part 1 receives lights reflected from an optical disk, and photoelectrically converts the reflected lights to output light receiving signals A to D. Delay circuits 2 and 3 correct times differences between the light receiving signals A and B and the light receiving signals C and D. Adders 4 and 5 adds together light receiving signals from two sets of light receiving cells located on the diagonal line of the light receiving part 1. Binarization circuits 7 and 6 binarize output signals A+D and B+C from the adders 4 and 5. A delay circuit 11 outputs a delay signal A+D+d obtained by delaying the binarized output signal A+D by a predetermined time. A phase comparator 8 compares a phase relation between the binarized delay signal A+D+d and the output signal B+C, and outputs pulse signals P1d and P2d according to the phase relation. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、誤差信号生成回路および光学的情報再生装置に関し、より特定的には、トラッキング誤差信号生成回路およびそれを含む光学的情報再生装置に関する。   The present invention relates to an error signal generation circuit and an optical information reproduction apparatus, and more particularly to a tracking error signal generation circuit and an optical information reproduction apparatus including the same.

現在、市場では、DVD−ROM(Digital Versatile Disk-Read Only Memory)に代表される光ディスクから情報を光学的に読み取るための光学的情報再生装置が広く普及している。光ディスク上には、微細な幅のピットと呼ばれる凹凸による情報トラックが形成されており、このピットの有無のより情報が記録されている。   Currently, in the market, optical information reproducing apparatuses for optically reading information from an optical disk represented by a DVD-ROM (Digital Versatile Disk-Read Only Memory) are widely used. On the optical disc, an information track is formed by unevenness called a pit having a fine width, and information is recorded based on the presence or absence of the pit.

情報トラックから情報を再生するためには、光ディスク上に照射した集光スポットと情報トラックとの相対的な位置関係を制御する、いわゆるトラッキング制御が必要となる。トラッキング制御を行なうためには、集光スポットと情報トラックとの相対的な位置誤差を示すトラッキング誤差信号を生成する必要がある。   In order to reproduce information from the information track, so-called tracking control is required to control the relative positional relationship between the focused spot irradiated on the optical disc and the information track. In order to perform tracking control, it is necessary to generate a tracking error signal indicating a relative position error between the focused spot and the information track.

従来の光学的情報再生装置は、トラッキング誤差信号の検出方法として、光ディスクからの反射光を受光して電気信号として出力する受光部の2つの部分から出力される信号から位相差法によりトラッキング誤差信号を検出する(たとえば、特許文献1参照)。具体的には、4領域に分割された受光素子を用い、その対角上に位置する受光セルの和信号の位相差によりトラッキング誤差信号を検出する。   A conventional optical information reproducing apparatus detects a tracking error signal by a phase difference method from a signal output from two parts of a light receiving unit that receives reflected light from an optical disk and outputs it as an electric signal as a method for detecting a tracking error signal. Is detected (see, for example, Patent Document 1). Specifically, a light receiving element divided into four regions is used, and a tracking error signal is detected based on the phase difference of the sum signal of light receiving cells positioned on the diagonal.

従来のホログラム方式の光ピックアップは、位相差法を用いているが、受光素子は4分割ではなく、3つの2分割フォトディテクタを組み合わせている(たとえば、非特許文献1参照)。具体的には、情報トラックとほぼ平行に分割された2領域の受光セルの位相差によりトラッキング誤差信号を検出する。
特公平6−3648号公報 酒井 啓至 外6名、「記録型DVD用ホログラムレーザユニット」、シャープ技報、第90号、p.41−45、2004年12月
A conventional hologram optical pickup uses a phase difference method, but the light receiving element is not divided into four parts but is combined with three two-part photodetectors (for example, see Non-Patent Document 1). Specifically, the tracking error signal is detected based on the phase difference between the two light receiving cells divided substantially in parallel with the information track.
Japanese Patent Publication No. 6-3648 Keishi Sakai 6 others, “Recording DVD Hologram Laser Unit”, Sharp Technical Bulletin, No. 90, p. 41-45, December 2004

従来の光学的情報再生装置や光ピックアップで用いられるトラッキング誤差信号検出装置は、以下に示すような問題点を有する。   The tracking error signal detection device used in the conventional optical information reproducing device and optical pickup has the following problems.

トラッキング誤差信号検出装置において、集光スポットが情報トラック近辺に位置している場合、つまりジャストトラックの場合、受光素子からの信号の位相差が小さくなると、その位相差を検出できない不感帯が必ず存在する。従来の光学的情報再生装置では、集光スポットとの位置がジャストトラックの状態となるようにトラッキング制御するため、トラッキング誤差信号は常にこの不感帯部分の出力となる。   In the tracking error signal detection device, when the focused spot is located in the vicinity of the information track, that is, in the case of a just track, if the phase difference of the signal from the light receiving element is small, there is always a dead zone where the phase difference cannot be detected. . In the conventional optical information reproducing apparatus, since tracking control is performed so that the position of the focused spot is in a just track state, the tracking error signal is always an output of the dead zone.

このため、従来の光学的情報再生装置は、トラッキング制御を行なっている場合でも、実際には正確にジャストトラックの位置に集光スポットを制御できていないことになり、最悪の場合、情報トラックからの情報の再生性能が劣化する可能性がある。   For this reason, even if the conventional optical information reproducing apparatus is performing the tracking control, it means that the focused spot cannot actually be accurately controlled at the position of the just track, and in the worst case, from the information track. There is a possibility that the reproduction performance of information will deteriorate.

それゆえに、この発明の目的は、集光スポットがジャストトラック近傍に位置している場合でも不感帯による影響を受けない誤差信号生成回路およびそれを用いた光学的情報再生装置を提供することである。   SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an error signal generation circuit that is not affected by the dead zone even when the focused spot is located in the vicinity of the just track, and an optical information reproducing apparatus using the error signal generation circuit.

この発明は、受光部からの複数の受光信号に基づいて光ディスク上の集光スポットと情報トラックとの位置誤差を検出する誤差信号生成回路であって、複数の受光信号を受けて第1および第2の2値化信号を生成する2値化回路と、第1の2値化信号を遅延させて第1の遅延信号を出力する遅延回路と、第1の遅延信号と第2の2値化信号との位相関係を比較する位相比較器とを備える。   The present invention is an error signal generation circuit for detecting a positional error between a focused spot on an optical disc and an information track based on a plurality of light receiving signals from a light receiving unit. A binarization circuit that generates a binarized signal of 2; a delay circuit that delays the first binarized signal and outputs a first delay signal; and a first delay signal and a second binarization A phase comparator for comparing the phase relationship with the signal.

好ましくは、複数の受光信号の一部を遅延させて遅延受光信号を出力する受信信号遅延回路と、受光信号と遅延受光信号とを加算して2値化回路に出力する加算器とをさらに備える。   Preferably, a reception signal delay circuit that delays a part of the plurality of light reception signals and outputs a delayed light reception signal, and an adder that adds the light reception signal and the delayed light reception signal and outputs the result to the binarization circuit are further provided. .

好ましくは、位相比較器から出力される第1および第2のパルス信号を減算する減算器と、減算器から出力される減算信号の周波数低域成分を通過させてトラッキング誤差信号を生成する低域通過回路とをさらに備える。   Preferably, a subtractor that subtracts the first and second pulse signals output from the phase comparator, and a low frequency band that generates a tracking error signal by passing the frequency low frequency component of the subtracted signal output from the subtractor. And a passage circuit.

好ましくは、受光部は、光ディスクの情報トラックにほぼ平行な方向の分割線とほぼ垂直な方向の分割線とにより4つの受光セルに分割されている。   Preferably, the light receiving section is divided into four light receiving cells by a dividing line in a direction substantially parallel to the information track of the optical disc and a dividing line in a direction substantially perpendicular to the information track.

好ましくは、受光部は、光ディスクの情報トラック方向の分割線により2つの受光セルに分割されている。   Preferably, the light receiving unit is divided into two light receiving cells by a dividing line in the information track direction of the optical disc.

好ましくは、遅延回路は、第1の2値化信号に与えられる遅延量を可変に制御する可変遅延回路である。   Preferably, the delay circuit is a variable delay circuit that variably controls a delay amount given to the first binarized signal.

好ましくは、第1の2値化信号に与えられる遅延量を光ディスクの再生速度に応じて設定する制御信号を可変遅延回路に出力するコントローラをさらに備える。   Preferably, a controller is further provided that outputs a control signal for setting a delay amount given to the first binarized signal in accordance with the reproduction speed of the optical disc to the variable delay circuit.

この発明の他の局面によれば、光ディスクに記録された情報を光学的に再生する光学的情報再生装置であって、光ディスクにレーザ光を照射する光学系と、その反射光を受光する受光部とを含む光ピックアップと、受光部からの複数の受光信号に基づいて光ディスク上の集光スポットと情報トラックとの位置誤差を検出する誤差信号生成回路と、受光信号に基づいて光ディスクに記録されているデータの再生信号を生成する再生信号生成部と、再生信号を受けて光ディスクに記録されたデータを復号する再生信号処理部とを備える。誤差信号生成回路は、複数の受光信号を受けて第1および第2の2値化信号を生成する2値化回路と、第1の2値化信号を遅延させて第1の遅延信号を出力する遅延回路と、第1の遅延信号と第2の2値化信号との位相関係を比較する位相比較器とを含む。   According to another aspect of the present invention, there is provided an optical information reproducing apparatus for optically reproducing information recorded on an optical disc, an optical system for irradiating the optical disc with laser light, and a light receiving portion for receiving the reflected light. And an error signal generation circuit for detecting a position error between a focused spot and an information track on the optical disk based on a plurality of light receiving signals from the light receiving unit, and recorded on the optical disk based on the light receiving signal. A reproduction signal generation unit that generates a reproduction signal of the existing data, and a reproduction signal processing unit that receives the reproduction signal and decodes the data recorded on the optical disc. The error signal generation circuit receives a plurality of received light signals, generates a first and second binarized signal, and delays the first binarized signal and outputs a first delayed signal And a phase comparator that compares the phase relationship between the first delay signal and the second binarized signal.

この発明によれば、集光スポットがジャストトラック近傍に位置している場合でも不感帯による影響を受けない。   According to this invention, even when the focused spot is located in the vicinity of the just track, it is not affected by the dead zone.

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

図1は、この発明の実施の形態による光学的情報再生装置20の概略的な構成を示したブロック図である。図1を参照して、光学的情報再生装置20は、スピンドルモータ201と、光ピックアップ202と、再生信号生成部203と、フォーカス誤差信号生成回路204と、トラッキング誤差信号生成回路205と、再生信号処理部206と、サーボ制御部207と、ドライバ部208とを備える。光学的情報再生装置20は、光ディスク200に記録された情報を再生する。   FIG. 1 is a block diagram showing a schematic configuration of an optical information reproducing apparatus 20 according to an embodiment of the present invention. Referring to FIG. 1, an optical information reproducing apparatus 20 includes a spindle motor 201, an optical pickup 202, a reproduction signal generation unit 203, a focus error signal generation circuit 204, a tracking error signal generation circuit 205, and a reproduction signal. A processing unit 206, a servo control unit 207, and a driver unit 208 are provided. The optical information reproducing device 20 reproduces information recorded on the optical disc 200.

スピンドルモータ201は、装填された光ディスク200を回転制御する。光ピックアップ202は、図示しない光学系から光ディスク200にレーザ光を照射し、その反射光を受光する。また、光ピックアップ202には、アクチュエータ(図示せず)が搭載されており、該アクチュエータが光ディスク200の垂直の方向(フォーカス方向)および光ディスク200の面内方向(トラッキング方向)にレーザ光の照射位置を駆動し、光ディスク200とレーザ光との相対位置を制御する。   The spindle motor 201 controls the rotation of the loaded optical disc 200. The optical pickup 202 irradiates the optical disc 200 with laser light from an optical system (not shown) and receives the reflected light. In addition, an actuator (not shown) is mounted on the optical pickup 202, and the actuator irradiates the laser beam in the vertical direction (focus direction) of the optical disc 200 and the in-plane direction (tracking direction) of the optical disc 200. And the relative position between the optical disc 200 and the laser beam is controlled.

光ピックアップ202において受光された反射光は、再生信号生成部203、フォーカス誤差信号生成回路204およびトラッキング誤差信号生成回路205に入力される。再生信号生成部203は、光ディスク200に記録されているデータの再生信号を生成し、その再生信号を後段の再生信号処理部206に出力する。再生信号処理部206は、この再生信号から光ディスク200に記録されたデータを復号し、それをデジタルデータとして出力する。   The reflected light received by the optical pickup 202 is input to the reproduction signal generation unit 203, the focus error signal generation circuit 204, and the tracking error signal generation circuit 205. The reproduction signal generation unit 203 generates a reproduction signal of the data recorded on the optical disc 200 and outputs the reproduction signal to the subsequent reproduction signal processing unit 206. The reproduction signal processing unit 206 decodes data recorded on the optical disc 200 from the reproduction signal and outputs it as digital data.

フォーカス誤差信号生成回路204は、光ディスク200に集光されるレーザ光の焦点誤差であるフォーカス誤差信号を検出する。トラッキング誤差信号生成回路205は、レーザ光と光ディスク200上の情報トラックとの面内方向の位置誤差であるトラッキング誤差信号を検出する。これら検出されたフォーカス誤差信号およびトラッキング誤差信号は、サーボ制御部207に入力される。サーボ制御部207は、これらの誤差信号から前述のアクチュエータの制御量を演算する。ドライバ部208は、サーボ制御部207からの制御信号を受けて、光ピックアップ202内のアクチュエータを制御することで、光ディスク200とレーザとの相対距離を制御する。   The focus error signal generation circuit 204 detects a focus error signal that is a focus error of the laser light focused on the optical disc 200. The tracking error signal generation circuit 205 detects a tracking error signal that is a position error in the in-plane direction between the laser beam and the information track on the optical disc 200. The detected focus error signal and tracking error signal are input to the servo control unit 207. The servo control unit 207 calculates the control amount of the actuator described above from these error signals. The driver unit 208 receives the control signal from the servo control unit 207 and controls the actuator in the optical pickup 202 to control the relative distance between the optical disc 200 and the laser.

図2は、この発明の実施の形態を説明する背景となるトラッキング誤差信号生成回路205Lの概略的な構成を示した図である。このトラッキング誤差信号生成回路205Lは、図1の光学的情報再生装置20におけるトラッキング誤差信号生成回路205の一例である。図2を参照して、トラッキング誤差信号生成回路205Lは、遅延回路2,3と、加算器4,5と、2値化回路6,7と、位相比較器8と、減算器9と、低域通過回路10とを含む。なお、受光部1は、光ピックアップ202に含まれる受光素子を模式的に示したものである。   FIG. 2 is a diagram showing a schematic configuration of a tracking error signal generation circuit 205L as a background for explaining the embodiment of the present invention. This tracking error signal generation circuit 205L is an example of the tracking error signal generation circuit 205 in the optical information reproducing apparatus 20 of FIG. Referring to FIG. 2, tracking error signal generation circuit 205L includes delay circuits 2 and 3, adders 4 and 5, binarization circuits 6 and 7, phase comparator 8, subtractor 9, And a band-pass circuit 10. The light receiving unit 1 schematically shows a light receiving element included in the optical pickup 202.

受光部1は、光ディスク200の情報トラックにほぼ平行な方向の分割線とほぼ垂直な方向の分割線とにより4つの受光セル1A〜1Dに分割されている。受光部1は、光ディスク200からの反射光を受光し、それを光電変換する。受光セル1A〜1Dから出力される信号を、それぞれ受光信号A〜Dと称する。   The light receiving unit 1 is divided into four light receiving cells 1A to 1D by a dividing line in a direction substantially parallel to the information track of the optical disc 200 and a dividing line in a direction substantially perpendicular to the information track. The light receiving unit 1 receives reflected light from the optical disc 200 and photoelectrically converts it. Signals output from the light receiving cells 1A to 1D are referred to as light receiving signals A to D, respectively.

遅延回路2,3は、受光部1の受光セル1D,1Cからの受光信号D,Cをそれぞれ受ける。遅延回路2,3は、受光信号A,Bと受光信号C,Dとの間に生じる時間差を補正する。加算器4は、受光信号Aと遅延調整後の受光信号Dとを加算する。加算器5は、受光信号Bと遅延調整後の受光信号Cとを加算する。すなわち、加算器4,5は、受光部1の対角上に位置する2組の受光セルからの受光信号をそれぞれ加算する。2値化回路6は、加算器5からの出力信号B+Cを2値化する。2値化回路7は、加算器4からの出力信号A+Dを2値化する。位相比較器8は、2値化された出力信号A+Dおよび出力信号B+Cの位相関係を比較し、その位相関係に応じてパルス信号P1,P2を出力する。   Delay circuits 2 and 3 receive light receiving signals D and C from light receiving cells 1D and 1C of light receiving unit 1, respectively. The delay circuits 2 and 3 correct a time difference generated between the light reception signals A and B and the light reception signals C and D. The adder 4 adds the light reception signal A and the light reception signal D after delay adjustment. The adder 5 adds the light reception signal B and the light reception signal C after delay adjustment. That is, the adders 4 and 5 add the received light signals from the two sets of light receiving cells located on the diagonal of the light receiving unit 1, respectively. The binarization circuit 6 binarizes the output signal B + C from the adder 5. The binarization circuit 7 binarizes the output signal A + D from the adder 4. The phase comparator 8 compares the phase relationship between the binarized output signal A + D and the output signal B + C, and outputs pulse signals P1, P2 according to the phase relationship.

図3は、トラッキング誤差信号生成回路205の位相比較器8の構成の一例を示した回路図である。図3を参照して、位相比較器8は、インバータ81,82と、NAND回路83〜86と、EXOR回路87,88とを含む。   FIG. 3 is a circuit diagram showing an example of the configuration of the phase comparator 8 of the tracking error signal generation circuit 205. Referring to FIG. 3, phase comparator 8 includes inverters 81 and 82, NAND circuits 83 to 86, and EXOR circuits 87 and 88.

インバータ81は、出力信号A+Dを反転する。インバータ82は、出力信号B+Cを反転する。NAND回路83は、出力信号A+D,B+Cを入力する。NAND回路84は、出力信号A+D、B+Cの各反転信号を入力する。NAND回路85は、NAND回路83,86からの出力信号を入力する。NAND回路86は、NAND回路84,85からの出力信号を入力する。EXOR回路87は、出力信号A+DおよびNAND回路85の出力信号を入力し、パルス信号P1を出力する。EXOR回路88は、出力信号B+CおよびNAND回路86の出力信号を入力し、パルス信号P2を出力する。   Inverter 81 inverts output signal A + D. Inverter 82 inverts output signal B + C. The NAND circuit 83 receives the output signals A + D and B + C. The NAND circuit 84 receives the inverted signals of the output signals A + D and B + C. The NAND circuit 85 receives output signals from the NAND circuits 83 and 86. The NAND circuit 86 receives output signals from the NAND circuits 84 and 85. The EXOR circuit 87 inputs the output signal A + D and the output signal of the NAND circuit 85, and outputs a pulse signal P1. The EXOR circuit 88 inputs the output signal B + C and the output signal of the NAND circuit 86, and outputs a pulse signal P2.

図4は、出力信号A+Dが出力信号B+Cよりも位相が進んでいる場合の位相比較器8の入出力波形の一例を示したタイミング図である。   FIG. 4 is a timing diagram showing an example of input / output waveforms of the phase comparator 8 when the phase of the output signal A + D is ahead of that of the output signal B + C.

図4に示すように、出力信号A+Dは、時刻T1においてHレベル(論理ハイ)に立ち上がる。これにともなって、パルス信号P1もHレベルに立ち上がる。出力信号B+Cは、時刻T2においてHレベルに立ち上がる。これにともなって、パルス信号P1はLレベル(論理ロー)に立ち下がる。   As shown in FIG. 4, the output signal A + D rises to H level (logic high) at time T1. Along with this, the pulse signal P1 also rises to the H level. Output signal B + C rises to H level at time T2. Accordingly, the pulse signal P1 falls to L level (logic low).

出力信号A+Dは、時刻T3においてLレベルに立ち下がる。これにともなって、パルス信号P1は再びHレベルに立ち上がる。出力信号B+Cは、時刻T4においてLレベルに立ち下がる。これにともなって、パルス信号P1もLレベルに立ち下がる。なお、出力信号A+Dが出力信号B+Cよりも位相が進んでいる場合、パルス信号P2はずっとLレベルのままである。   Output signal A + D falls to L level at time T3. Along with this, the pulse signal P1 rises again to the H level. Output signal B + C falls to L level at time T4. Along with this, the pulse signal P1 also falls to the L level. When the output signal A + D is ahead of the output signal B + C, the pulse signal P2 remains at the L level.

図5は、出力信号A+Dが出力信号B+Cよりも位相が遅れている場合の位相比較器8の入出力波形の一例を示したタイミング図である。   FIG. 5 is a timing chart showing an example of input / output waveforms of the phase comparator 8 when the phase of the output signal A + D is delayed from that of the output signal B + C.

図5に示すように、出力信号B+Cは、時刻T1においてHレベルに立ち上がる。これにともなって、パルス信号P2もHレベルに立ち上がる。出力信号A+Dは、時刻T2においてHレベルに立ち上がる。これにともなって、パルス信号P2はLレベルに立ち下がる。   As shown in FIG. 5, output signal B + C rises to H level at time T1. Along with this, the pulse signal P2 also rises to the H level. Output signal A + D rises to H level at time T2. Along with this, the pulse signal P2 falls to the L level.

出力信号B+Cは、時刻T3においてLレベルに立ち下がる。これにともなって、パルス信号P2は再びHレベルに立ち上がる。出力信号A+Dは、時刻T4においてLレベルに立ち下がる。これにともなって、パルス信号P2もLレベルに立ち下がる。なお、出力信号A+Dが出力信号B+Cよりも位相が遅れている場合、パルス信号P1はずっとLレベルのままである。   Output signal B + C falls to L level at time T3. Along with this, the pulse signal P2 rises again to the H level. Output signal A + D falls to L level at time T4. Along with this, the pulse signal P2 also falls to the L level. When the output signal A + D is delayed in phase from the output signal B + C, the pulse signal P1 remains at the L level.

図4,5のように、ジャストトラックでない場合、出力信号A+Dと出力信号B+Cとの間に位相差が生じるため、パルス信号P1またはパルス信号P2が変化する。パルス信号P1,P2は、出力信号A+D,B+Cのどちらが先に変化したか、言い換えれば、レーザ光が再生トラックのどちらにずれているかを示す信号である。なお、ジャストトラックの場合、出力信号A+Dと出力信号B+Cとは同時に変化するため、理想的にはパルス信号P1,P2とも変化しない。   As shown in FIGS. 4 and 5, when the track is not a just track, a phase difference occurs between the output signal A + D and the output signal B + C, so that the pulse signal P1 or the pulse signal P2 changes. The pulse signals P1 and P2 are signals indicating which of the output signals A + D and B + C has changed first, in other words, which of the reproduction tracks the laser beam is shifted to. In the case of a just track, since the output signal A + D and the output signal B + C change simultaneously, ideally, neither the pulse signal P1 nor P2 changes.

図2に戻って、減算器9は、パルス信号P1とパルス信号P2とを減算する。低域通過回路10は、減算器9から出力される減算信号P12=P1−P2の周波数低域成分を通過させることで、トラッキング誤差信号TESを生成する。すなわち、トラッキング誤差信号TESは、次の式で表わされる。   Returning to FIG. 2, the subtracter 9 subtracts the pulse signal P1 and the pulse signal P2. The low-pass circuit 10 generates the tracking error signal TES by passing the frequency low-pass component of the subtraction signal P12 = P1-P2 output from the subtracter 9. That is, the tracking error signal TES is expressed by the following equation.

TES=φ(A+D)−φ(B+C) ・・・(1)
ここで、φ(X)は、Xの位相を表わす。以上のようにして、トラッキング誤差信号生成回路205Lは、位相差法によるトラッキング誤差信号TESを検出する。
TES = φ (A + D) −φ (B + C) (1)
Here, φ (X) represents the phase of X. As described above, the tracking error signal generation circuit 205L detects the tracking error signal TES by the phase difference method.

図6は、低域通過回路10から出力されるトラッキング誤差信号TES1を示した波形図である。なお、トラッキング誤差信号TES1は、トラッキング誤差信号TESの一例である。図6に示すように、トラッキング誤差信号TES1は、のこぎり刃状の波形を示し、基準線GLとの交点付近がジャストトラックJTrに対応する。   FIG. 6 is a waveform diagram showing the tracking error signal TES1 output from the low-pass circuit 10. As shown in FIG. The tracking error signal TES1 is an example of the tracking error signal TES. As shown in FIG. 6, the tracking error signal TES1 shows a sawtooth waveform, and the vicinity of the intersection with the reference line GL corresponds to the just track JTr.

トラッキング誤差信号生成回路205Lは、検出されたトラッキング誤差信号TESに基づいて、光ディスク200のトラッキング制御を行なう。これにより、光ディスク200上での集光スポットと情報トラックとの間の相対誤差がなくなる。その結果、出力信号A+Dと出力信号B+Cとの間の位相差も解消する。このように、位相差法では、出力信号A+Dと出力信号B+Cとの位相差により、光ディスク200に照射されるレーザ光のトラッキング方向のずれを検出する。   The tracking error signal generation circuit 205L performs tracking control of the optical disc 200 based on the detected tracking error signal TES. Thereby, the relative error between the focused spot on the optical disc 200 and the information track is eliminated. As a result, the phase difference between the output signal A + D and the output signal B + C is also eliminated. As described above, in the phase difference method, the shift in the tracking direction of the laser light applied to the optical disc 200 is detected based on the phase difference between the output signal A + D and the output signal B + C.

図7は、出力信号A+Dと出力信号B+Cとの位相差がほぼ等しい場合の位相比較器8の入出力波形の一例を示したタイミング図である。   FIG. 7 is a timing chart showing an example of input / output waveforms of the phase comparator 8 when the phase difference between the output signal A + D and the output signal B + C is substantially equal.

図7のように、光ディスク200上の集光スポットが情報トラック近辺に位置している場合、つまりジャストトラックの場合、出力信号A+Dと出力信号B+Cとの間の位相差はほとんどなくなる。この場合、パルス信号P1,P2に表れるパルス幅は非常に小さくなる。位相比較器8の回路素子が理想的な場合であれば、信号の立ち上がり時間または立ち下がり時間は無視できるので、パルス信号P1,P2はパルス幅が小さくなってもHレベルに立ち上がる。   As shown in FIG. 7, when the focused spot on the optical disc 200 is located in the vicinity of the information track, that is, in the case of a just track, there is almost no phase difference between the output signal A + D and the output signal B + C. In this case, the pulse width appearing in the pulse signals P1 and P2 is very small. If the circuit elements of the phase comparator 8 are ideal, the rise time or fall time of the signal can be ignored, so that the pulse signals P1 and P2 rise to the H level even if the pulse width is reduced.

しかし、実際の回路素子では、信号の立ち上がり時間および立下がり時間とも無視できない。そのため、パルス信号P1,P2に表れるパルス幅が立ち上がり時間以下の場合、パルス信号P1,P2はHレベルにはなり得ない。その結果、図7に示すように、出力信号A+Dと出力信号B+Cとの位相差がほぼ等しい場合、現実にはパルス信号P1においてHレベルは検出できない。   However, in an actual circuit element, the rise time and fall time of the signal cannot be ignored. Therefore, when the pulse width appearing in the pulse signals P1 and P2 is equal to or shorter than the rise time, the pulse signals P1 and P2 cannot be at the H level. As a result, as shown in FIG. 7, when the phase difference between the output signal A + D and the output signal B + C is substantially equal, the H level cannot actually be detected in the pulse signal P1.

図8は、出力信号A+Dと出力信号B+Cとの位相差がほぼ等しい場合のトラッキング誤差信号TES2を示した波形図である。図8に示すように、出力信号A+Dと出力信号B+Cとの位相差が小さくなると、その位相差を検出できない不感帯が必ず存在する。トラッキング誤差信号TES2では、基準線GLとの交点付近におけるジャストトラックJTr近辺が不感帯となって波形に歪みが生じている。   FIG. 8 is a waveform diagram showing the tracking error signal TES2 when the phase difference between the output signal A + D and the output signal B + C is substantially equal. As shown in FIG. 8, when the phase difference between the output signal A + D and the output signal B + C becomes small, there is always a dead zone where the phase difference cannot be detected. In the tracking error signal TES2, the vicinity of the just track JTr in the vicinity of the intersection with the reference line GL becomes a dead zone, and the waveform is distorted.

トラッキング誤差信号生成回路205Lは、トラッキング制御を行なった場合、光ディスク200上の集光スポットの位置がジャストトラックの状態となるように制御する。このため、トラッキング誤差信号TESは常に上記の不感帯部分の出力となる。ゆえに、トラッキング制御を行なっている場合でも、実際には正確にジャストトラックの位置に集光スポットを制御できていないことになる可能性がある。   When tracking control is performed, the tracking error signal generation circuit 205L performs control so that the position of the focused spot on the optical disc 200 is in a just track state. For this reason, the tracking error signal TES is always the output of the dead zone. Therefore, even when tracking control is performed, there is a possibility that the focused spot cannot actually be accurately controlled at the position of the just track.

以下では、上記の問題点を解消するためのトラッキング誤差信号生成回路205の構成および動作について説明する。   Hereinafter, the configuration and operation of the tracking error signal generation circuit 205 for solving the above problems will be described.

[実施の形態1]
図9は、この発明の実施の形態1によるトラッキング誤差信号生成回路205Aの概略的な構成を示した図である。実施の形態1のトラッキング誤差信号生成回路205Aは、位相比較器8が位相比較部18に置き換えられた点において、図2のトラッキング誤差信号生成回路205Lと異なる。したがって、図2のトラッキング誤差信号生成回路205Lと重複する部分の説明は、ここでは繰り返さない。
[Embodiment 1]
FIG. 9 is a diagram showing a schematic configuration of tracking error signal generation circuit 205A according to the first embodiment of the present invention. The tracking error signal generation circuit 205A of the first embodiment is different from the tracking error signal generation circuit 205L of FIG. 2 in that the phase comparator 8 is replaced with the phase comparison unit 18. Therefore, the description of the portion overlapping with the tracking error signal generation circuit 205L in FIG. 2 will not be repeated here.

位相比較部18は、位相比較器8のほかに遅延回路11を含む。遅延回路11は、2値化された出力信号A+Dを所定時間遅延させた遅延信号A+D+dを出力する。位相比較器8は、2値化された遅延信号A+D+dおよび出力信号B+Cの位相関係を比較し、その位相関係に応じてパルス信号P1d,P2dを出力する。   The phase comparator 18 includes a delay circuit 11 in addition to the phase comparator 8. The delay circuit 11 outputs a delayed signal A + D + d obtained by delaying the binarized output signal A + D for a predetermined time. The phase comparator 8 compares the phase relationship between the binarized delay signal A + D + d and the output signal B + C, and outputs pulse signals P1d and P2d according to the phase relationship.

図10は、トラッキング誤差信号生成回路205Aにおける遅延回路11Aの具体的な構成を示した回路図である。遅延回路11Aは、図9の遅延回路11の一例である。図10を参照して、遅延回路11Aは、4つのインバータ101〜104が直列に連結されて構成されている。   FIG. 10 is a circuit diagram showing a specific configuration of the delay circuit 11A in the tracking error signal generation circuit 205A. The delay circuit 11A is an example of the delay circuit 11 in FIG. Referring to FIG. 10, delay circuit 11A is configured by connecting four inverters 101-104 in series.

一般に、このような複数のゲート回路を通過する入力信号は、当該ゲート回路を通過するたびに一定時間ずつ遅延される。入力信号A+Dは、遅延回路11Aのインバータ101〜104を通過する間に一定時間ずつ遅延され、出力信号A+D+dとなる。このように、偶数個のインバータ101〜104を連結することで、論理レベルは入力時の状態を保ったまま入力信号を遅延させることができる。   In general, an input signal passing through such a plurality of gate circuits is delayed by a certain time each time it passes through the gate circuits. The input signal A + D is delayed by a predetermined time while passing through the inverters 101 to 104 of the delay circuit 11A, and becomes an output signal A + D + d. In this way, by connecting an even number of inverters 101 to 104, the input signal can be delayed while maintaining the logic level at the time of input.

なお、遅延回路11Aでは4つのインバータ101〜104を用いたが、インバータの個数は4つに限定されるものではなく、必要な遅延時間と実際のゲート回路の遅延時間との関係によって決定される。また、遅延回路11Aでは、インバータ回路をゲート回路として用いているが、AND回路やOR回路などのゲート回路を用いてもよい。この場合、入力時の論理レベルを保ったまま入力信号を遅延させることができるだけでなく、ゲート回路の個数が偶数個に限定されることもなくなる。   In the delay circuit 11A, four inverters 101 to 104 are used. However, the number of inverters is not limited to four, and is determined by the relationship between the required delay time and the actual delay time of the gate circuit. . In the delay circuit 11A, the inverter circuit is used as a gate circuit, but a gate circuit such as an AND circuit or an OR circuit may be used. In this case, not only can the input signal be delayed while maintaining the logic level at the time of input, but the number of gate circuits is not limited to an even number.

図11は、トラッキング誤差信号生成回路205Aにおける遅延回路11Bの具体的な構成を示した回路図である。遅延回路11Bは、図9の遅延回路11の他の一例である。図11を参照して、遅延回路11Bは、4つのフリップフロップ回路105〜108と、クロック生成回路109とを含む。   FIG. 11 is a circuit diagram showing a specific configuration of the delay circuit 11B in the tracking error signal generation circuit 205A. The delay circuit 11B is another example of the delay circuit 11 of FIG. Referring to FIG. 11, delay circuit 11 </ b> B includes four flip-flop circuits 105 to 108 and a clock generation circuit 109.

4つのフリップフロップ回路105〜108は、直列に連結されることでシフトレジスタを構成している。クロック生成回路109は、フリップフロップ回路105〜108にクロック信号を供給している。このクロック信号がフリップフロップ回路105〜108で構成されるシフトレジスタの動作クロックとなる。遅延回路11Bは、4段のシフトレジスタで構成されている。そのため、入力信号A+Dは、クロック生成回路109の4動作クロック分の時間だけ遅延され、出力信号A+D+dとなる。   The four flip-flop circuits 105 to 108 form a shift register by being connected in series. The clock generation circuit 109 supplies a clock signal to the flip-flop circuits 105 to 108. This clock signal becomes the operation clock of the shift register composed of flip-flop circuits 105-108. The delay circuit 11B is composed of a four-stage shift register. Therefore, the input signal A + D is delayed by a time corresponding to four operation clocks of the clock generation circuit 109 to become an output signal A + D + d.

なお、遅延回路11Bでは4段のシフトレジスタを用いたが、フリップフロップ回路の個数は、図10の遅延回路11Aの場合と同様、4つに限定されるものではない。このシフトレジスタの段数は、必要な遅延時間とクロック生成回路109のクロック周波数との関係によって決定される。次に、実施の形態1のトラッキング誤差信号生成回路205Aの具体的な動作について、図面を参照しながら詳細に説明する。   Although the delay circuit 11B uses a four-stage shift register, the number of flip-flop circuits is not limited to four as in the case of the delay circuit 11A in FIG. The number of stages of the shift register is determined by the relationship between the required delay time and the clock frequency of the clock generation circuit 109. Next, a specific operation of the tracking error signal generation circuit 205A according to the first embodiment will be described in detail with reference to the drawings.

図12は、入力信号A+Dが出力信号B+Cよりも位相が進んでいる場合の位相比較部18の入出力波形の一例を示したタイミング図である。   FIG. 12 is a timing chart showing an example of input / output waveforms of the phase comparison unit 18 when the phase of the input signal A + D is ahead of that of the output signal B + C.

図12に示すように、入力信号A+Dは、図9の遅延回路11に入力することで、一定時間Δtだけ遅延された出力信号A+D+dが生成される。その結果、入力信号A+Dは時刻T1に立ち上がり、出力信号A+D+dは時刻T2=T1+Δtに立ち上がる。出力信号A+D+dに同期して、パルス信号P1dも時刻T2にHレベルに立ち上がる。出力信号B+Cは、これらより後の時刻T3に立ち上がる。これにともなって、パルス信号P1dは時刻T3にLレベルに立ち下がる。   As shown in FIG. 12, the input signal A + D is input to the delay circuit 11 of FIG. 9, so that an output signal A + D + d delayed by a predetermined time Δt is generated. As a result, the input signal A + D rises at time T1, and the output signal A + D + d rises at time T2 = T1 + Δt. In synchronization with the output signal A + D + d, the pulse signal P1d also rises to H level at time T2. The output signal B + C rises at time T3 after these. Accordingly, pulse signal P1d falls to L level at time T3.

出力信号A+D+dは、時刻T4においてLレベルに立ち下がる。これにともなって、パルス信号P1dは再びHレベルに立ち上がる。出力信号B+Cは、時刻T5においてLレベルに立ち下がる。これにともなって、パルス信号P1dもLレベルに立ち下がる。なお、出力信号A+D+dは出力信号B+Cよりも位相が進んでいるため、パルス信号P2dはずっとLレベルのままである。   Output signal A + D + d falls to L level at time T4. Along with this, the pulse signal P1d rises again to the H level. Output signal B + C falls to L level at time T5. Along with this, the pulse signal P1d also falls to the L level. Since the phase of the output signal A + D + d is more advanced than that of the output signal B + C, the pulse signal P2d remains at the L level.

図13は、入力信号A+Dと出力信号B+Cとの位相が一致している場合の位相比較部18の入出力波形の一例を示したタイミング図である。このような位相関係の場合、従来のトラッキング誤差信号生成回路では位相差を検出できなかった。   FIG. 13 is a timing diagram showing an example of input / output waveforms of the phase comparison unit 18 when the phases of the input signal A + D and the output signal B + C match. In the case of such a phase relationship, the conventional tracking error signal generation circuit cannot detect the phase difference.

図13に示すように、入力信号A+Dは、図9の遅延回路11に入力することで、一定時間Δtだけ遅延された出力信号A+D+dが生成される。その結果、入力信号A+Dは時刻T1に立ち上がり、出力信号A+D+dは時刻T2=T1+Δtに立ち上がる。一方、出力信号B+Cは、入力信号A+Dと同じ時刻T1に立ち上がる。この結果、パルス信号P2dは、時刻T1にHレベルに立ち上がり、時刻T2にLレベルに立ち下がる。   As shown in FIG. 13, the input signal A + D is input to the delay circuit 11 of FIG. 9, so that an output signal A + D + d delayed by a predetermined time Δt is generated. As a result, the input signal A + D rises at time T1, and the output signal A + D + d rises at time T2 = T1 + Δt. On the other hand, the output signal B + C rises at the same time T1 as the input signal A + D. As a result, the pulse signal P2d rises to the H level at time T1, and falls to the L level at time T2.

出力信号A+D,B+Cは、時刻T3においてLレベルに立ち下がる。これにともなって、パルス信号P2dは再びHレベルに立ち上がる。出力信号A+D+dは、時刻T4においてLレベルに立ち下がる。これにともなって、パルス信号P2dもLレベルに立ち下がる。なお、出力信号A+D+dは出力信号B+Cよりも位相が遅れているため、パルス信号P1dはずっとLレベルのままである。   Output signals A + D and B + C fall to L level at time T3. Along with this, the pulse signal P2d rises again to the H level. Output signal A + D + d falls to L level at time T4. Along with this, the pulse signal P2d also falls to the L level. Since the output signal A + D + d is delayed in phase from the output signal B + C, the pulse signal P1d remains at the L level.

以上のように、実施の形態1のトラッキング誤差信号生成回路205Aは、入力信号A+Dと出力信号B+Cとの位相が一致している場合、すなわち光ディスク200上の集光スポットが情報トラックと一致しているジャストトラックの状態でも、両者の位相差を検出することが可能である。通常、DVD等の光ディスクの規格においては、位相差法によるトラッキング誤差信号TESのジャストトラック位置が数値的に規定されている。したがって、位相比較部18での不感帯部分をジャストトラック以外の部分に移動させる際の移動量は、具体的には当該数値に従って移動させればよい。   As described above, the tracking error signal generation circuit 205A according to the first embodiment is configured such that when the phases of the input signal A + D and the output signal B + C match, that is, the focused spot on the optical disc 200 matches the information track. It is possible to detect the phase difference between the two even in the state of the just track. Usually, in the standard of an optical disc such as a DVD, the just track position of the tracking error signal TES by the phase difference method is numerically defined. Therefore, the amount of movement when the dead zone in the phase comparison unit 18 is moved to a portion other than the just track may be specifically moved according to the numerical value.

なお、図12において、入力信号A+Dが出力信号B+Cよりも時間Δtに相当するだけ位相が進んでいた場合、位相比較部18は両者の位相差を検出することができず不感帯となる。しかしながら、トラッキング制御によって情報の再生を行なう場合、重要なのはジャストトラック近辺におけるトラッキング誤差の解消である。このため、ジャストトラック近辺以外に不感帯を有していても、情報の再生には何ら問題は生じない。   In FIG. 12, when the phase of the input signal A + D is advanced by the time Δt relative to the output signal B + C, the phase comparison unit 18 cannot detect the phase difference between them, resulting in a dead zone. However, when information is reproduced by tracking control, it is important to eliminate tracking errors in the vicinity of the just track. For this reason, even if there is a dead zone other than in the vicinity of the just track, there is no problem in reproducing information.

図14は、図13の状態で低域通過回路10から出力されるトラッキング誤差信号TES3を示した波形図である。図14に示すように、トラッキング誤差信号TES3は、図8においてジャストトラックJTr近辺に表れていた不感帯がジャストトラックJTrから外れている。このため、ジャストトラックの場合でも、位相比較部18の出力は不感帯となることはない。   FIG. 14 is a waveform diagram showing the tracking error signal TES3 output from the low-pass circuit 10 in the state of FIG. As shown in FIG. 14, in the tracking error signal TES3, the dead zone that appears in the vicinity of the just track JTr in FIG. 8 is out of the just track JTr. For this reason, even in the case of a just track, the output of the phase comparison unit 18 does not become a dead zone.

実施の形態1のトラッキング誤差信号生成回路205Aは、トラッキング制御において、トラッキング誤差信号TESが目標値(たとえば0)となるようにフィードバック制御をかけている。そのため、上記のジャストトラックに相当するレベルを目標値としてフォードバック制御を行なうことにより、光ディスク200上の集光スポットが情報トラック上で一致するように制御できる。   The tracking error signal generation circuit 205A according to the first embodiment performs feedback control so that the tracking error signal TES becomes a target value (for example, 0) in tracking control. Therefore, by performing Fordback control using the level corresponding to the just track as a target value, it is possible to control the focused spot on the optical disc 200 to coincide on the information track.

なお、実施の形態1では、2値化回路7の後段に入力信号A+Dを遅延させるための遅延回路11が設けられている。しかし、これは一例であって、2値化回路6の後段に設けることも可能である。また、2値化回路6,7の両方の後段に遅延回路を設け、各々の遅延時間が異なるようにしてもよい。   In the first embodiment, a delay circuit 11 for delaying the input signal A + D is provided after the binarization circuit 7. However, this is only an example, and it is possible to provide it in the subsequent stage of the binarization circuit 6. Further, a delay circuit may be provided in the subsequent stage of both the binarization circuits 6 and 7 so that each delay time is different.

以上のように、実施の形態1によれば、位相比較を行なう2つの信号の片方を遅延回路11によって一定時間遅延させることにより、位相比較部18での不感帯部分をジャストトラック以外の部分に移動させることができる。   As described above, according to the first embodiment, one of the two signals to be subjected to phase comparison is delayed for a certain time by the delay circuit 11, thereby moving the dead band portion in the phase comparison unit 18 to a portion other than the just track. Can be made.

これにより、トラッキング誤差信号TESのジャストトラック部分は、光ディスク200上の集光スポットと情報トラックとの相対的な位置誤差を正しく反映した信号となっている。ゆえに、正確なトラッキング制御を実現可能なトラッキング誤差信号生成回路およびこれを用いた光学的情報再生装置を構成することができる。   Thus, the just track portion of the tracking error signal TES is a signal that correctly reflects the relative position error between the focused spot on the optical disc 200 and the information track. Therefore, it is possible to configure a tracking error signal generation circuit capable of realizing accurate tracking control and an optical information reproducing apparatus using the same.

[実施の形態2]
図15は、この発明の実施の形態2によるトラッキング誤差信号生成回路205Bの概略的な構成を示した図である。実施の形態2のトラッキング誤差信号生成回路205Bは、受光部1が受光部1BCに置き換えられ、遅延回路2,3および加算器4,5が取り除かれた点において、実施の形態1のトラッキング誤差信号生成回路205Aと異なる。したがって、実施の形態1のトラッキング誤差信号生成回路205Aと重複する部分の説明は、ここでは繰り返さない。
[Embodiment 2]
FIG. 15 is a diagram showing a schematic configuration of tracking error signal generation circuit 205B according to the second embodiment of the present invention. The tracking error signal generation circuit 205B according to the second embodiment is different from the tracking error signal according to the first embodiment in that the light receiving unit 1 is replaced with the light receiving unit 1BC and the delay circuits 2 and 3 and the adders 4 and 5 are removed. Different from the generation circuit 205A. Therefore, description of portions overlapping with tracking error signal generation circuit 205A of Embodiment 1 will not be repeated here.

受光部1BCは、光ディスク200の情報トラック方向Trの分割線により2つの受光セル1B,1Cに分割されている。なお、非特許文献1のホログラム方式の光ピックアップでは、受光部1BCのような受光素子が用いられている。受光部1BCは、光ディスク200からの反射光を受光し、それを光電変換する。受光セル1B,1Cから出力される信号を、それぞれ受光信号B,Cと称する。   The light receiving unit 1BC is divided into two light receiving cells 1B and 1C by a dividing line in the information track direction Tr of the optical disc 200. In the hologram type optical pickup disclosed in Non-Patent Document 1, a light receiving element such as the light receiving unit 1BC is used. The light receiving unit 1BC receives the reflected light from the optical disc 200 and photoelectrically converts it. Signals output from the light receiving cells 1B and 1C are referred to as light receiving signals B and C, respectively.

2値化回路6は、受光セル1Cからの受光信号Cを2値化する。2値化回路7は、受光セル1Bからの受光信号Bを2値化する。遅延回路11は、2値化された出力信号Bを所定時間Δtだけ遅延させた遅延信号B+dを出力する。位相比較器8は、2値化された遅延信号B+dおよび出力信号Cの位相関係を比較し、その位相関係に応じてパルス信号Q1d,Q2dを出力する。   The binarization circuit 6 binarizes the light reception signal C from the light reception cell 1C. The binarization circuit 7 binarizes the light reception signal B from the light reception cell 1B. The delay circuit 11 outputs a delay signal B + d obtained by delaying the binarized output signal B by a predetermined time Δt. The phase comparator 8 compares the phase relationship between the binarized delay signal B + d and the output signal C, and outputs pulse signals Q1d and Q2d according to the phase relationship.

減算器9は、パルス信号Q1dとパルス信号Q2dとを減算する。低域通過回路10は、減算器9から出力される減算信号Q12d=Q1d−Q2dの周波数低域成分を通過させることで、トラッキング誤差信号TESを生成する。すなわち、実施の形態2においてトラッキング誤差信号TESは、次の式で表わされる。   The subtracter 9 subtracts the pulse signal Q1d and the pulse signal Q2d. The low-pass circuit 10 generates the tracking error signal TES by passing the frequency low-pass component of the subtraction signal Q12d = Q1d−Q2d output from the subtractor 9. That is, the tracking error signal TES in the second embodiment is expressed by the following equation.

TES=φ(B+d)−φ(C) ・・・(2)
ここで、φ(X)は、Xの位相を表わす。以上のようにして、トラッキング誤差信号生成回路205Bは、位相差法によるトラッキング誤差信号TESを検出する。
TES = φ (B + d) −φ (C) (2)
Here, φ (X) represents the phase of X. As described above, the tracking error signal generation circuit 205B detects the tracking error signal TES by the phase difference method.

以上のように、実施の形態2によれば、情報トラック方向Trの分割線により2つの受光セル1B,1Cに分割された受光部1BCを用いることによって、非特許文献1に開示されているようなホログラム方式の光ピックアップを採用した場合でも、ジャストトラック近辺に不感帯のないトラッキング誤差信号TESを検出することができる。このため、ジャストトラック近辺においても光ディスク200上の集光スポットと情報トラックとの相対的な位置誤差を正確に検出することができる。   As described above, according to the second embodiment, it is disclosed in Non-Patent Document 1 by using the light receiving unit 1BC divided into two light receiving cells 1B and 1C by a dividing line in the information track direction Tr. Even when a holographic optical pickup is used, it is possible to detect the tracking error signal TES having no dead zone in the vicinity of the just track. For this reason, it is possible to accurately detect the relative position error between the focused spot on the optical disc 200 and the information track even in the vicinity of the just track.

[実施の形態3]
図16は、この発明の実施の形態3によるトラッキング誤差信号生成回路205Cの概略的な構成を示した図である。実施の形態3のトラッキング誤差信号生成回路205Cは、位相比較部18が位相比較部19に置き換えられ、コントローラ13が付加された点において、実施の形態1のトラッキング誤差信号生成回路205Aと異なる。したがって、実施の形態1のトラッキング誤差信号生成回路205Aと重複する部分の説明は、ここでは繰り返さない。
[Embodiment 3]
FIG. 16 is a diagram showing a schematic configuration of tracking error signal generation circuit 205C according to the third embodiment of the present invention. The tracking error signal generation circuit 205C of the third embodiment is different from the tracking error signal generation circuit 205A of the first embodiment in that the phase comparison unit 18 is replaced with a phase comparison unit 19 and a controller 13 is added. Therefore, description of portions overlapping with tracking error signal generation circuit 205A of Embodiment 1 will not be repeated here.

位相比較部19は、位相比較器8のほかに可変遅延回路12を含む。可変遅延回路12は、2値化された入力信号A+Dを遅延させた遅延信号A+D+eを出力する。コントローラ13は、可変遅延回路12に制御信号CTRを出力することで、入力信号A+Dに付与される遅延量を可変に制御する。位相比較器8は、2値化された遅延信号A+D+eおよび出力信号B+Cの位相関係を比較し、その位相関係に応じてパルス信号P1e,P2eを出力する。   The phase comparator 19 includes a variable delay circuit 12 in addition to the phase comparator 8. The variable delay circuit 12 outputs a delayed signal A + D + e obtained by delaying the binarized input signal A + D. The controller 13 outputs the control signal CTR to the variable delay circuit 12, thereby variably controlling the delay amount given to the input signal A + D. The phase comparator 8 compares the phase relationship between the binarized delay signal A + D + e and the output signal B + C, and outputs pulse signals P1e and P2e according to the phase relationship.

図17は、トラッキング誤差信号生成回路205Cにおける可変遅延回路12Aの具体的な構成を示した回路図である。可変遅延回路12Aは、図16の可変遅延回路12の一例である。図17を参照して、可変遅延回路12Aは、8つのインバータ111〜118と、出力選択部119とを含む。   FIG. 17 is a circuit diagram showing a specific configuration of the variable delay circuit 12A in the tracking error signal generation circuit 205C. The variable delay circuit 12A is an example of the variable delay circuit 12 in FIG. Referring to FIG. 17, variable delay circuit 12 </ b> A includes eight inverters 111 to 118 and an output selection unit 119.

インバータ111〜118は、直列に連結されている。インバータ111は、入力信号A+Dを受ける。インバータ112とインバータ113との間からは信号S1が出力される。インバータ114とインバータ115との間からは信号S2が出力される。インバータ116とインバータ117との間からは信号S3が出力される。インバータ118からは信号S4が出力される。出力選択部119は、制御信号CTRに応じて信号S1〜S4のいずれかを選択し、遅延信号A+D+eとして出力する。   Inverters 111-118 are connected in series. Inverter 111 receives input signal A + D. A signal S1 is output between the inverter 112 and the inverter 113. A signal S2 is output between the inverter 114 and the inverter 115. A signal S3 is output between the inverter 116 and the inverter 117. Signal S4 is output from inverter 118. The output selection unit 119 selects any one of the signals S1 to S4 according to the control signal CTR, and outputs it as a delay signal A + D + e.

信号S1〜S4は、インバータ111〜118を通過する個数に応じて遅延量が変わってくる。このように、複数のインバータ111〜118を連結し、偶数個目のインバータから出力される信号S1〜S4のいずれかを選択する構成とすることで、論理レベルは入力時の状態を保ったまま入力信号を複数とおりに遅延させることができる。   The amount of delay of the signals S1 to S4 varies depending on the number of signals that pass through the inverters 111 to 118. As described above, by connecting the plurality of inverters 111 to 118 and selecting any one of the signals S1 to S4 output from the even number of inverters, the logic level remains the same as the input state. The input signal can be delayed in a plurality of ways.

図18は、トラッキング誤差信号生成回路205Cにおける可変遅延回路12Bの具体的な構成を示した回路図である。可変遅延回路12Bは、図16の可変遅延回路12の他の一例である。図18を参照して、可変遅延回路12Bは、4つのフリップフロップ回路121〜124と、クロック生成回路125と、出力選択部126とを含む。   FIG. 18 is a circuit diagram showing a specific configuration of the variable delay circuit 12B in the tracking error signal generation circuit 205C. The variable delay circuit 12B is another example of the variable delay circuit 12 of FIG. Referring to FIG. 18, variable delay circuit 12 </ b> B includes four flip-flop circuits 121 to 124, a clock generation circuit 125, and an output selection unit 126.

4つのフリップフロップ回路121〜124は、直列に連結されることでシフトレジスタを構成している。フリップフロップ回路121は、入力信号A+Dを受けて、信号S1を出力する。フリップフロップ回路122〜124は、信号S2〜S4をそれぞれ出力する。クロック生成回路125は、フリップフロップ回路121〜124にクロック信号を供給している。このクロック信号がフリップフロップ回路121〜124で構成されるシフトレジスタの動作クロックとなる。出力選択部126は、制御信号CTRに応じて信号S1〜S4のいずれかを選択し、遅延信号A+D+eとして出力する。   The four flip-flop circuits 121 to 124 constitute a shift register by being connected in series. The flip-flop circuit 121 receives the input signal A + D and outputs a signal S1. The flip-flop circuits 122 to 124 output signals S2 to S4, respectively. The clock generation circuit 125 supplies a clock signal to the flip-flop circuits 121 to 124. This clock signal becomes the operation clock of the shift register composed of flip-flop circuits 121-124. The output selection unit 126 selects one of the signals S1 to S4 according to the control signal CTR, and outputs it as a delay signal A + D + e.

信号S1〜S4は、フリップフロップ回路121〜124を通過する個数に応じて動作クロック分ずつ遅延量が変わってくる。このように、4段のシフトレジスタを構成し、フリップフロップ回路121〜124から出力される信号S1〜S4のいずれかを選択する構成とすることで、論理レベルは入力時の状態を保ったまま入力信号を複数とおりに遅延させることができる。   The amount of delay of the signals S1 to S4 varies by the operation clock according to the number of signals passing through the flip-flop circuits 121 to 124. In this way, by configuring a four-stage shift register and selecting any one of the signals S1 to S4 output from the flip-flop circuits 121 to 124, the logic level remains the same as the input state. The input signal can be delayed in a plurality of ways.

次に、実施の形態3のトラッキング誤差信号生成回路205Cにおける可変遅延回路12の具体的な動作について、図面を参照しながら詳細に説明する。以下では、便宜上、図17の可変遅延回路12Aを用いて説明するが、図18の可変遅延回路12Bを用いても同様に説明できる。   Next, a specific operation of the variable delay circuit 12 in the tracking error signal generation circuit 205C of the third embodiment will be described in detail with reference to the drawings. Hereinafter, for the sake of convenience, description will be made using the variable delay circuit 12A of FIG. 17, but the same description can be made using the variable delay circuit 12B of FIG.

図19は、図17の可変遅延回路12Aの入力信号A+Dに対する信号S1〜S4の遅延の様子を示したタイミング図である。   FIG. 19 is a timing chart showing how the signals S1 to S4 are delayed with respect to the input signal A + D of the variable delay circuit 12A of FIG.

図19に示すように、入力信号A+Dは時刻T1においてHレベルに立ち上がる。信号S1は、インバータ111,112を通過することにより、時刻T1から一定時間Δtだけ遅延した時刻T2においてHレベルに立ち上がる。信号S2は、インバータ111〜114を通過することにより、時刻T2からさらに一定時間Δtだけ遅延した時刻T3においてHレベルに立ち上がる。信号S3は、インバータ111〜116を通過することにより、時刻T3からさらに一定時間Δtだけ遅延した時刻T4においてHレベルに立ち上がる。信号S4は、インバータ111〜118を通過することにより、時刻T4からさらに一定時間Δtだけ遅延した時刻T5においてHレベルに立ち上がる。   As shown in FIG. 19, input signal A + D rises to H level at time T1. The signal S1 passes through the inverters 111 and 112, and rises to the H level at a time T2 delayed by a fixed time Δt from the time T1. The signal S2 passes through the inverters 111 to 114, and rises to the H level at time T3 which is further delayed by a fixed time Δt from time T2. The signal S3 passes through the inverters 111 to 116, and rises to the H level at time T4, which is further delayed from the time T3 by a fixed time Δt. The signal S4 passes through the inverters 111 to 118, and rises to the H level at time T5, which is further delayed from the time T4 by a certain time Δt.

ここで、実施の形態3のトラッキング誤差信号生成回路205Cの可変遅延回路12において遅延時間を複数設定する必要性について説明する。   Here, the necessity of setting a plurality of delay times in the variable delay circuit 12 of the tracking error signal generation circuit 205C of the third embodiment will be described.

近年、DVD−ROMでは、再生速度が1〜16倍まで規定されている。そのため、DVD−ROMの再生速度は非常に大きく変化する。再生速度が変化するということは、同じ情報トラックに記録された情報を再生した場合であっても、2値化された信号A+D,B+Cの周波数が1〜16倍まで変化するということを意味する。言い換えると、図19における入力信号A+DのHレベルの期間が1〜16倍に変化する。   In recent years, DVD-ROMs have specified a playback speed of 1 to 16 times. For this reason, the reproduction speed of the DVD-ROM varies greatly. The change in the reproduction speed means that the frequencies of the binarized signals A + D and B + C change from 1 to 16 times even when information recorded on the same information track is reproduced. . In other words, the H level period of the input signal A + D in FIG. 19 changes 1 to 16 times.

このため、遅延回路11のように遅延時間が一種類しかなく、その遅延時間Δtを1倍速再生に設定した場合、16倍速再生に対して遅延時間Δtの設定値が大きすぎて、たとえば信号A+DのHレベルの時間よりも大きく設定されることもあり得る。したがって、DVD−ROMのように再生速度が変化する場合は、その再生速度に応じて遅延時間を切り替えられることが望ましい。   For this reason, when there is only one kind of delay time as in the delay circuit 11 and the delay time Δt is set to 1 × speed reproduction, the set value of the delay time Δt is too large for 16 × speed reproduction, for example, the signal A + D It may be set larger than the time of the H level. Therefore, when the playback speed changes like a DVD-ROM, it is desirable to switch the delay time according to the playback speed.

実施の形態3のトラッキング誤差信号生成回路205Cでは、コントローラ13は再生速度に応じて制御信号CTRを変化させ、遅延時間を切り替える。コントローラ13は、たとえば、1倍速再生の場合は信号S4が選択され、16倍速再生の場合は信号S1が選択されるように、制御信号CTRを変化させる。出力選択部119は、この制御信号CTRに応じて信号S1〜S4のいずれかを選択する。これにより、常に最適な遅延時間の設定が可能となる。   In the tracking error signal generation circuit 205C of the third embodiment, the controller 13 changes the control signal CTR according to the reproduction speed and switches the delay time. For example, the controller 13 changes the control signal CTR so that the signal S4 is selected in the case of 1 × speed reproduction and the signal S1 is selected in the case of 16 × speed reproduction. The output selection unit 119 selects one of the signals S1 to S4 according to the control signal CTR. Thereby, it is possible to always set an optimum delay time.

なお、実施の形態3では、受光部1のように4分割の受光素子を前提に説明してきたが、実施の形態2のような2分割の受光部1BCを用いたトラッキング誤差信号生成回路205Bに対しても、可変遅延回路12を適用することが可能である。これにより、実施の形態2のようなホログラム方式の光ピックアップにおいても遅延量を複数切り替える構成とすることが可能である。   In the third embodiment, the description has been made on the assumption that the light receiving element is divided into four parts like the light receiving part 1, but the tracking error signal generation circuit 205B using the two-part light receiving part 1BC as in the second embodiment is used. In contrast, the variable delay circuit 12 can be applied. As a result, the hologram type optical pickup as in the second embodiment can be configured to switch a plurality of delay amounts.

以上のように、実施の形態3によれば、再生速度に応じて遅延時間を可変とすることで、再生速度にかかわらず常に最適な遅延時間を設定することが可能となる。このため、再生速度が異なってもジャストトラック近辺においては常に光ディスク200上の集光スポットと情報トラックとの相対的な位置誤差を正確に検出することができる。これにより、常に最適なトラッキング誤差信号を得ることができる。   As described above, according to the third embodiment, it is possible to always set an optimum delay time regardless of the reproduction speed by making the delay time variable according to the reproduction speed. Therefore, even if the reproduction speed is different, the relative position error between the focused spot on the optical disc 200 and the information track can always be accurately detected in the vicinity of the just track. As a result, an optimal tracking error signal can always be obtained.

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明の実施の形態によるトラッキング誤差信号生成回路では、位相差法を用いるトラッキング誤差信号のジャストトラック近辺における不感帯をなくすことが可能である。このため、本発明は、DVD−ROM、DVD−R(DVD-Recordable)、DVD+R、DVD−RW(DVD-ReWritable)、DVD+RW等の光ディスクに対する光学的情報再生装置に適用できる。   In the tracking error signal generation circuit according to the embodiment of the present invention, it is possible to eliminate the dead zone in the vicinity of the just track of the tracking error signal using the phase difference method. Therefore, the present invention can be applied to an optical information reproducing apparatus for an optical disc such as a DVD-ROM, a DVD-R (DVD-Recordable), a DVD + R, a DVD-RW (DVD-ReWritable), and a DVD + RW.

この発明の実施の形態による光学的情報再生装置20の概略的な構成を示したブロック図である。1 is a block diagram showing a schematic configuration of an optical information reproducing apparatus 20 according to an embodiment of the present invention. この発明の実施の形態を説明する背景となるトラッキング誤差信号生成回路205Lの概略的な構成を示した図である。It is the figure which showed the schematic structure of the tracking error signal generation circuit 205L used as the background explaining embodiment of this invention. トラッキング誤差信号生成回路205の位相比較器8の構成の一例を示した回路図である。3 is a circuit diagram showing an example of the configuration of a phase comparator 8 of a tracking error signal generation circuit 205. FIG. 出力信号A+Dが出力信号B+Cよりも位相が進んでいる場合の位相比較器8の入出力波形の一例を示したタイミング図である。FIG. 6 is a timing diagram showing an example of input / output waveforms of the phase comparator 8 when the output signal A + D is ahead of the output signal B + C in phase. 出力信号A+Dが出力信号B+Cよりも位相が遅れている場合の位相比較器8の入出力波形の一例を示したタイミング図である。FIG. 6 is a timing diagram showing an example of input / output waveforms of the phase comparator 8 when the output signal A + D is delayed in phase from the output signal B + C. 低域通過回路10から出力されるトラッキング誤差信号TES1を示した波形図である。4 is a waveform diagram showing a tracking error signal TES1 output from the low-pass circuit 10. FIG. 出力信号A+Dと出力信号B+Cとの位相差がほぼ等しい場合の位相比較器8の入出力波形の一例を示したタイミング図である。FIG. 6 is a timing diagram showing an example of input / output waveforms of the phase comparator 8 when the phase difference between the output signal A + D and the output signal B + C is substantially equal. 出力信号A+Dと出力信号B+Cとの位相差がほぼ等しい場合のトラッキング誤差信号TES2を示した波形図である。It is a wave form diagram which showed tracking error signal TES2 in case the phase difference of output signal A + D and output signal B + C is substantially equal. この発明の実施の形態1によるトラッキング誤差信号生成回路205Aの概略的な構成を示した図である。1 is a diagram showing a schematic configuration of a tracking error signal generation circuit 205A according to Embodiment 1 of the present invention. FIG. トラッキング誤差信号生成回路205Aにおける遅延回路11Aの具体的な構成を示した回路図である。It is a circuit diagram showing a specific configuration of a delay circuit 11A in a tracking error signal generation circuit 205A. トラッキング誤差信号生成回路205Aにおける遅延回路11Bの具体的な構成を示した回路図である。It is a circuit diagram showing a specific configuration of a delay circuit 11B in the tracking error signal generation circuit 205A. 入力信号A+Dが出力信号B+Cよりも位相が進んでいる場合の位相比較部18の入出力波形の一例を示したタイミング図である。FIG. 6 is a timing diagram showing an example of input / output waveforms of the phase comparison unit 18 when the phase of the input signal A + D is ahead of that of the output signal B + C. 入力信号A+Dと出力信号B+Cとの位相が一致している場合の位相比較部18の入出力波形の一例を示したタイミング図である。FIG. 6 is a timing diagram showing an example of input / output waveforms of the phase comparison unit 18 when the phases of the input signal A + D and the output signal B + C match. 図13の状態で低域通過回路10から出力されるトラッキング誤差信号TES3を示した波形図である。FIG. 14 is a waveform diagram showing a tracking error signal TES3 output from the low-pass circuit 10 in the state of FIG. この発明の実施の形態2によるトラッキング誤差信号生成回路205Bの概略的な構成を示した図である。It is the figure which showed schematic structure of the tracking error signal generation circuit 205B by Embodiment 2 of this invention. この発明の実施の形態3によるトラッキング誤差信号生成回路205Cの概略的な構成を示した図である。It is the figure which showed schematic structure of the tracking error signal generation circuit 205C by Embodiment 3 of this invention. トラッキング誤差信号生成回路205Cにおける可変遅延回路12Aの具体的な構成を示した回路図である。It is a circuit diagram showing a specific configuration of a variable delay circuit 12A in a tracking error signal generation circuit 205C. トラッキング誤差信号生成回路205Cにおける可変遅延回路12Bの具体的な構成を示した回路図である。It is a circuit diagram showing a specific configuration of a variable delay circuit 12B in the tracking error signal generation circuit 205C. 図17の可変遅延回路12Aの入力信号A+Dに対する信号S1〜S4の遅延の様子を示したタイミング図である。FIG. 18 is a timing diagram showing how signals S1 to S4 are delayed with respect to an input signal A + D of the variable delay circuit 12A of FIG.

符号の説明Explanation of symbols

1,1BC 受光部、2,3 遅延回路、4,5 加算器、6,7 2値化回路、8 位相比較器、9 減算器、10 低域通過回路、11,11A,11B 遅延回路、12,12A,12B 可変遅延回路、13 コントローラ、18,19 位相比較部、20 光学的情報再生装置、81,82,101〜104,111〜118 インバータ、83〜86 NAND回路、87,88 EXOR回路、105〜108,121〜124 フリップフロップ回路、109,125 クロック生成回路、119,126 出力選択部、200 光ディスク、201 スピンドルモータ、202 光ピックアップ、203 再生信号生成部、204 フォーカス誤差信号生成回路、205,205L,205A〜205C トラッキング誤差信号生成回路、206 再生信号処理部、207 サーボ制御部、208 ドライバ部。   1, 1BC light receiving unit, 2, 3 delay circuit, 4, 5 adder, 6, 7 binarization circuit, 8 phase comparator, 9 subtractor, 10 low-pass circuit, 11, 11A, 11B delay circuit, 12 , 12A, 12B variable delay circuit, 13 controller, 18, 19 phase comparison unit, 20 optical information reproducing device, 81, 82, 101-104, 111-118 inverter, 83-86 NAND circuit, 87, 88 EXOR circuit, 105-108, 121-124 flip-flop circuit, 109, 125 clock generation circuit, 119, 126 output selection unit, 200 optical disk, 201 spindle motor, 202 optical pickup, 203 reproduction signal generation unit, 204 focus error signal generation circuit, 205 205L, 205A to 205C Tracking error signal generation circuit, 06 reproduction signal processing unit, 207 servo control unit, 208 a driver unit.

Claims (8)

受光部からの複数の受光信号に基づいて光ディスク上の集光スポットと情報トラックとの位置誤差を検出する誤差信号生成回路であって、
前記複数の受光信号を受けて第1および第2の2値化信号を生成する2値化回路と、
前記第1の2値化信号を遅延させて第1の遅延信号を出力する遅延回路と、
前記第1の遅延信号と前記第2の2値化信号との位相関係を比較する位相比較器とを備える、誤差信号生成回路。
An error signal generation circuit that detects a position error between a focused spot on an optical disc and an information track based on a plurality of received light signals from a light receiving unit,
A binarization circuit that receives the plurality of received light signals and generates first and second binarization signals;
A delay circuit for delaying the first binarized signal and outputting a first delayed signal;
An error signal generation circuit comprising: a phase comparator that compares the phase relationship between the first delay signal and the second binarized signal.
前記複数の受光信号の一部を遅延させて遅延受光信号を出力する受信信号遅延回路と、
前記受光信号と前記遅延受光信号とを加算して前記2値化回路に出力する加算器とをさらに備える、請求項1に記載の誤差信号生成回路。
A reception signal delay circuit that delays a part of the plurality of light reception signals and outputs a delayed light reception signal;
The error signal generation circuit according to claim 1, further comprising an adder that adds the light reception signal and the delayed light reception signal and outputs the sum to the binarization circuit.
前記位相比較器から出力される第1および第2のパルス信号を減算する減算器と、
前記減算器から出力される減算信号の周波数低域成分を通過させてトラッキング誤差信号を生成する低域通過回路とをさらに備える、請求項1に記載の誤差信号生成回路。
A subtractor for subtracting the first and second pulse signals output from the phase comparator;
The error signal generation circuit according to claim 1, further comprising: a low-pass circuit that generates a tracking error signal by passing a frequency low-frequency component of the subtraction signal output from the subtractor.
前記受光部は、前記光ディスクの情報トラックにほぼ平行な方向の分割線とほぼ垂直な方向の分割線とにより4つの受光セルに分割されている、請求項1に記載の誤差信号生成回路。   2. The error signal generation circuit according to claim 1, wherein the light receiving unit is divided into four light receiving cells by a dividing line in a direction substantially parallel to an information track of the optical disc and a dividing line in a direction substantially perpendicular to the information track. 前記受光部は、前記光ディスクの情報トラック方向の分割線により2つの受光セルに分割されている、請求項1に記載の誤差信号生成回路。   The error signal generation circuit according to claim 1, wherein the light receiving unit is divided into two light receiving cells by a dividing line in the information track direction of the optical disc. 前記遅延回路は、前記第1の2値化信号に与えられる遅延量を可変に制御する可変遅延回路である、請求項1に記載の誤差信号生成回路。   The error signal generation circuit according to claim 1, wherein the delay circuit is a variable delay circuit that variably controls a delay amount given to the first binarized signal. 前記第1の2値化信号に与えられる遅延量を前記光ディスクの再生速度に応じて設定する制御信号を前記可変遅延回路に出力するコントローラをさらに備える、請求項6に記載の誤差信号生成回路。   The error signal generation circuit according to claim 6, further comprising a controller that outputs to the variable delay circuit a control signal that sets a delay amount given to the first binarized signal according to a reproduction speed of the optical disc. 光ディスクに記録された情報を光学的に再生する光学的情報再生装置であって、
前記光ディスクにレーザ光を照射する光学系と、その反射光を受光する受光部とを含む光ピックアップと、
前記受光部からの複数の受光信号に基づいて前記光ディスク上の集光スポットと情報トラックとの位置誤差を検出する誤差信号生成回路と、
前記受光信号に基づいて前記光ディスクに記録されているデータの再生信号を生成する再生信号生成部と、
前記再生信号を受けて前記光ディスクに記録されたデータを復号する再生信号処理部とを備え、
前記誤差信号生成回路は、請求項1〜7のいずれかに記載の誤差信号生成回路である、光学的情報再生装置。
An optical information reproducing apparatus for optically reproducing information recorded on an optical disc,
An optical pickup including an optical system for irradiating the optical disk with laser light, and a light receiving unit for receiving the reflected light;
An error signal generation circuit for detecting a position error between the focused spot and the information track on the optical disc based on a plurality of received light signals from the light receiving unit;
A reproduction signal generating unit that generates a reproduction signal of data recorded on the optical disc based on the light reception signal;
A reproduction signal processing unit that receives the reproduction signal and decodes data recorded on the optical disc,
The optical information reproducing apparatus, wherein the error signal generation circuit is the error signal generation circuit according to claim 1.
JP2006141583A 2006-05-22 2006-05-22 Error signal generation circuit and optical information reproducing device Withdrawn JP2007311000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006141583A JP2007311000A (en) 2006-05-22 2006-05-22 Error signal generation circuit and optical information reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006141583A JP2007311000A (en) 2006-05-22 2006-05-22 Error signal generation circuit and optical information reproducing device

Publications (1)

Publication Number Publication Date
JP2007311000A true JP2007311000A (en) 2007-11-29

Family

ID=38843713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141583A Withdrawn JP2007311000A (en) 2006-05-22 2006-05-22 Error signal generation circuit and optical information reproducing device

Country Status (1)

Country Link
JP (1) JP2007311000A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086334A (en) * 2009-10-14 2011-04-28 Tdk Corp Optical drive apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086334A (en) * 2009-10-14 2011-04-28 Tdk Corp Optical drive apparatus

Similar Documents

Publication Publication Date Title
US5949745A (en) Apparatus and method for recording/reproducing an optical information on/from a recording medium having a wobbled groove
CN103310809A (en) Optical recording medium driving apparatus and cross track signal generation method
KR100768614B1 (en) Disc drive apparatus
JP4579803B2 (en) Optical disk device
KR20030005380A (en) Disk drive apparatus and information reading method
US6339581B1 (en) Disc player having a prepit detecting circuit
KR100526842B1 (en) Signal Processing Method and Optical Disc Device of Optical Disc
JP2007311000A (en) Error signal generation circuit and optical information reproducing device
JP2007172810A (en) Optical disc apparatus and optical-pickup movement control method used in the same
JP5871052B2 (en) Optical recording medium driving device and tracking error detection method
US7529173B2 (en) Optical disc device, circuit for optical disc device, wobble signal reproduction method, and land pre-pit signal reproduction method
JP4811512B2 (en) Optical drive device
JPH10198981A (en) Optical information reproduction device
JP2002208144A (en) Optical disk and optical disk reproducing device
JP4395510B2 (en) Playback apparatus and method
JP2000285477A (en) Optical recording apparatus and method of generating track cross signal
JP2008282468A (en) Signal reproducing apparatus
US20050141365A1 (en) Optical disk device and phase difference detector
JPH1097724A (en) Tracking controller for optical disk reproduction system
KR20080075916A (en) Radial tilt estimation via diagonal push-pull
JP2005353195A (en) Wobble signal detector circuit and optical disk device
JPH10177727A (en) Tracking error signal generation circuit
JP2007035123A (en) Device and method for recording/reproducing
WO2012140819A1 (en) Information regeneration device and information regeneration method
JP2009104749A (en) Optical disk apparatus and tracking control method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804