JP2007305631A - Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component - Google Patents

Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component Download PDF

Info

Publication number
JP2007305631A
JP2007305631A JP2006129687A JP2006129687A JP2007305631A JP 2007305631 A JP2007305631 A JP 2007305631A JP 2006129687 A JP2006129687 A JP 2006129687A JP 2006129687 A JP2006129687 A JP 2006129687A JP 2007305631 A JP2007305631 A JP 2007305631A
Authority
JP
Japan
Prior art keywords
resin
electronic component
chip
multilayer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006129687A
Other languages
Japanese (ja)
Inventor
Satoru Noda
悟 野田
Atsushi Harada
淳 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006129687A priority Critical patent/JP2007305631A/en
Publication of JP2007305631A publication Critical patent/JP2007305631A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resin multilayer board capable of connecting a wiring pattern to a chip-type electronic component in resin without using any solder, and enhancing the degree of freedom when providing the wiring pattern connected to the chip-type electronic component, to provide a compound electronic component, and to provide manufacturing methods of the resin multilayer board and the compound electronic component. <P>SOLUTION: The resin multilayer board 10 comprises: a resin laminate 11 having the wiring pattern 11A, while a plurality of resin layers are laminated; and the chip-type electronic component 12 that is built into the resin laminate 11, and has a pair of external electrodes 12A on both the sides. The wiring pattern 11A and the side of at least one external electrode 12A are connected electrically between the upper and lower surfaces of the chip-type electronic component 12. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、樹脂多層基板、複合型電子部品及びこれらの製造方法に関し、更に詳しくは、樹脂多層基板、複合型電子部品それぞれに内蔵されたチップ型電子部品と接続するための配線パターンを設ける場所の自由度を高めることができる樹脂多層基板、複合型電子部品及びそれぞれの製造方法に関するものである。   The present invention relates to a resin multilayer substrate, a composite electronic component, and a method for manufacturing the same, and more particularly, a place where a wiring pattern for connecting to a chip electronic component incorporated in each of the resin multilayer substrate and the composite electronic component is provided. The present invention relates to a resin multilayer substrate, a composite electronic component, and respective manufacturing methods capable of increasing the degree of freedom.

チップ型電子部品を内蔵した樹脂多層基板としては、例えば特許文献１に記載の技術がある。この特許文献１には、離型フィルム上に形成された配線パターンに受動部品を実装し、この受動部品を樹脂で封止することにより、受動部品を内蔵した樹脂基板を作製している。この樹脂基板においては受動素子と配線パターンが半田により接合されている場合には、樹脂基板を回路基板に実装した後のリフロー工程で半田が溶融して拡散し、配線パターンで短絡することがある。   As a resin multilayer substrate incorporating a chip-type electronic component, for example, there is a technique described in Patent Document 1. In Patent Document 1, a passive component is mounted on a wiring pattern formed on a release film, and the passive component is sealed with a resin to produce a resin substrate incorporating the passive component. In this resin substrate, when the passive element and the wiring pattern are joined by solder, the solder may be melted and diffused in the reflow process after the resin substrate is mounted on the circuit substrate, and may be short-circuited by the wiring pattern. .

一方、特許文献２には半田を使用せずに受動素子と配線パターンを接合する技術が提案されている。この技術では、穴をあけたプリプレグにチップ部品を埋め込み、チップ部品の上下両面に穴をあけた銅箔を重ねて熱プレスにより一体化して、プリプレグを硬化させてコア基板として作製する。その後、コア基板の銅箔をパターニングしてチップ部品の電極部分及び引き出し部分を形成した後、コア基板の上下にプリプレグを重ねて熱プレスして硬化させ、チップ部品を内蔵した樹脂基板を作製する。チップ部品の電極部分及び引き出し部分は、これと同一層に配置された配線パターンに接続される。   On the other hand, Patent Document 2 proposes a technique for joining a passive element and a wiring pattern without using solder. In this technique, chip parts are embedded in a prepreg with holes, and copper foils with holes formed on both upper and lower surfaces of the chip parts are stacked and integrated by hot pressing, and the prepreg is cured to produce a core substrate. Then, after patterning the copper foil of the core substrate to form the electrode part and the lead part of the chip component, the prepreg is stacked on the top and bottom of the core substrate and cured by heat pressing to produce a resin substrate with the chip component built-in. . The electrode part and lead-out part of the chip component are connected to a wiring pattern arranged in the same layer as this.

特開平１１−２２０２６２JP-A-11-220262 特開２００２-１６４６６０JP2002-164660

しかしながら、特許文献１に記載の技術では上述したように受動部品等の電子部品が半田により配線パターンに接合されている場合には、リフロー工程で半田が溶融して配線パターンにおいて短絡を生じることがある。また、特許文献２に記載の技術では、チップ部品の主面に形成された電極部分及び引き出し部分と他の配線パターンとを同一平面で接続するため、チップ部品の電極部分及び引き出し部分と接続する他の配線パターンをチップ部品の主面と同一平面上に配置せざるを得ず、配線パターンを設ける上での自由度がないという課題があった。   However, in the technique described in Patent Document 1, when an electronic component such as a passive component is joined to the wiring pattern by solder as described above, the solder may melt in the reflow process, causing a short circuit in the wiring pattern. is there. In the technique described in Patent Document 2, the electrode part and the lead part formed on the main surface of the chip part are connected to the other wiring pattern on the same plane, so that the electrode part and the lead part of the chip part are connected. Another wiring pattern had to be arranged on the same plane as the main surface of the chip component, and there was a problem that there was no degree of freedom in providing the wiring pattern.

本発明は、上記課題を解決するためになされたもので、樹脂内で配線パターンとチップ型電子部品とを半田を介することなく接続することができると共に、チップ型電子部品と接続する配線パターンを設ける上での自由度を高めることができる樹脂多層基板、複合型電子部品及びそれぞれの製造方法を提供することを目的としている。   The present invention has been made to solve the above-described problems, and can connect a wiring pattern and a chip-type electronic component within a resin without using solder, and a wiring pattern connected to the chip-type electronic component. It is an object of the present invention to provide a resin multilayer substrate, a composite electronic component, and respective manufacturing methods capable of increasing the degree of freedom in providing them.

本発明の請求項１に記載の樹脂多層基板は、複数の樹脂層が積層され且つ配線パターンを有する樹脂積層体と、この樹脂積層体に内蔵され且つ側面に外部電極を有するチップ型電子部品と、を備え、上記チップ型電子部品の両主面の間で上記配線パターンと上記外部電極の側面とが電気的に接続されていることを特徴とするものである。   According to a first aspect of the present invention, there is provided a resin multilayer substrate comprising: a resin laminate having a plurality of resin layers laminated and having a wiring pattern; and a chip-type electronic component incorporated in the resin laminate and having an external electrode on a side surface. The wiring pattern and the side surface of the external electrode are electrically connected between the two main surfaces of the chip-type electronic component.

また、本発明の請求項２に記載の樹脂多層基板は、請求項１に記載の発明において、上記チップ型電子部品は、両側面に上記外部電極を備え、上記外部電極のうちの一方の外部電極は、他方の外部電極とは異なる高さに配置された上記配線パターンと電気的に接続されていることを特徴とするものである。   According to a second aspect of the present invention, there is provided the resin multilayer substrate according to the first aspect, wherein the chip-type electronic component includes the external electrodes on both side surfaces, and one external of the external electrodes. The electrode is electrically connected to the wiring pattern arranged at a height different from that of the other external electrode.

また、本発明の請求項３に記載の樹脂多層基板は、請求項１に記載の発明において、上記外部電極のうちの一方の外部電極は、上記チップ型電子部品の一方の主面において上記配線パターンと電気的に接続されていることを特徴とするものである。   According to a third aspect of the present invention, there is provided the resin multilayer substrate according to the first aspect, wherein one of the external electrodes is connected to the wiring on one main surface of the chip-type electronic component. It is electrically connected to the pattern.

また、本発明の請求項４に記載の樹脂多層基板は、請求項１〜請求項３のいずれか１項に記載の発明において、上記樹脂積層体は、更に第１の多層配線基板及び／または電子部品を有する第２の多層配線基板を内蔵し、上記チップ型電子部品は、上記配線パターンを介して第１の多層配線基板及び／または第２の多層配線基板に電気的に接続されていることを特徴とするものである。   According to a fourth aspect of the present invention, there is provided the resin multilayer substrate according to any one of the first to third aspects, wherein the resin laminate further includes the first multilayer wiring board and / or A second multilayer wiring board having an electronic component is incorporated, and the chip-type electronic component is electrically connected to the first multilayer wiring board and / or the second multilayer wiring board via the wiring pattern. It is characterized by this.

また、本発明の請求項５に記載の樹脂多層基板は、請求項１〜請求項４のいずれか１項に記載の発明において、表面に配線パターンを有する回路基板に実装する構造を備えたことを特徴とするものである。   Moreover, the resin multilayer substrate according to claim 5 of the present invention is provided with a structure for mounting on a circuit board having a wiring pattern on the surface in the invention according to any one of claims 1 to 4. It is characterized by.

また、本発明の請求項６に記載の複合型電子部品は、請求項１〜請求項３のいずれか１項に記載の樹脂多層基板と、第１の多層配線基板及び／または電子部品を有する第２の多層配線基板と、これら３つの基板のうちいずれか２つの基板を互いに電気的に接続する配線パターンを有する少なくとも一つの樹脂ブロックと、を備えたことを特徴とするものである。   A composite electronic component according to a sixth aspect of the present invention includes the resin multilayer substrate according to any one of the first to third aspects, the first multilayer wiring substrate, and / or the electronic component. A second multilayer wiring board and at least one resin block having a wiring pattern for electrically connecting any two of these three boards to each other are provided.

また、本発明の請求項７に記載の樹脂多層基板の製造方法は、支持体上に側面に外部電極を有するチップ型電子部品を配置する第１の工程と、上記外部電極を、その側面の一部が露出するように半硬化状態の樹脂で封止し、上記樹脂を硬化させて第１の硬化樹脂層を形成する第２の工程と、上記第１の硬化樹脂層上に配線パターンを形成する第３の工程と、上記チップ型電子部品の残余の側面及び上記配線パターンを覆うように半硬化状態の樹脂で封止し、上記樹脂を硬化させて第２の硬化樹脂層を形成する第４の工程と、を備えたことを特徴とするものである。   According to a seventh aspect of the present invention, there is provided a method for producing a resin multilayer substrate, comprising: a first step of disposing a chip-type electronic component having an external electrode on a side surface on a support; A second step of sealing with a semi-cured resin so that a part is exposed, and curing the resin to form a first cured resin layer; and a wiring pattern on the first cured resin layer. A third step of forming, and sealing with a semi-cured resin so as to cover the remaining side surface of the chip-type electronic component and the wiring pattern, and the resin is cured to form a second cured resin layer. And a fourth step.

また、本発明の請求項８に記載の樹脂多層基板の製造方法は、支持体上に側面に外部電極を有するチップ型電子部品を配置する第１の工程と、上記外部電極を、その側面に一部が露出するように半硬化状態の樹脂で封止して第１の樹脂層を形成する第２の工程と、上記第１の樹脂層上に配線パターンを形成する第３の工程と、上記チップ型電子部品の残余の側面及び上記配線パターンを覆うように半硬化状態の樹脂で封止して第２の樹脂層を形成し、上記第１、第２の樹脂層を同時に硬化させて第１、第２の硬化樹脂層を形成する第４の工程と、を備えたことを特徴とするものである。   The method for producing a resin multilayer substrate according to claim 8 of the present invention includes a first step of disposing a chip-type electronic component having an external electrode on a side surface on a support, and the external electrode on the side surface. A second step of forming a first resin layer by sealing with a semi-cured resin so that a portion is exposed; a third step of forming a wiring pattern on the first resin layer; A second resin layer is formed by sealing with a semi-cured resin so as to cover the remaining side surface of the chip-type electronic component and the wiring pattern, and the first and second resin layers are simultaneously cured. And a fourth step of forming first and second cured resin layers.

また、本発明の請求項９に記載の樹脂多層基板の製造方法は、請求項７または請求項８に記載の発明において、上記支持体を剥離する第５の工程を備えたことを特徴とするものである。   According to a ninth aspect of the present invention, there is provided the method for producing a resin multilayer substrate according to the seventh or eighth aspect, further comprising a fifth step of peeling the support. Is.

また、本発明の請求項１０に記載の樹脂多層基板は、請求項７または請求項８に記載の発明において、上記支持体が表面に配線パターンを有する回路基板であることを特徴とするものである。   A resin multilayer substrate according to claim 10 of the present invention is characterized in that, in the invention according to claim 7 or claim 8, the support is a circuit board having a wiring pattern on a surface thereof. is there.

また、本発明の請求項１１に記載の樹脂多層基板の製造方法は、請求項８〜請求項１０のいずれか１項に記載の発明において、上記第１の工程では、更に、第１の多層配線基板、及び／または電子部品を有する第２の多層配線基板を配置することを特徴とするものである。   Moreover, the manufacturing method of the resin multilayer substrate of Claim 11 of this invention is the invention of any one of Claims 8-10. WHEREIN: In the said 1st process, it is 1st multilayer further. A second multilayer wiring board having a wiring board and / or an electronic component is arranged.

また、本発明の請求項１２に記載の複合型電子部品の製造方法は、請求項１〜請求項３のいずれか１項に記載の樹脂多層基板と、第１の多層配線基板、及び／または電子部品を有する第２の多層配線基板と、これら３つの基板のいずれか２つの基板を互いに電気的に接続する配線パターンを有する少なくとも一つの樹脂ブロックと、をそれぞれ並べて配置する工程と、上記樹脂多層基板、上記第１の多層配線基板、及び／または上記第２の多層配線基板のいずれか２つの間に上記樹脂ブロックを配置して圧着することにより上記配線パターンを介して互いに電気的に接続する工程と、を備えたことを特徴とするものである。   According to a twelfth aspect of the present invention, there is provided a method for producing a composite electronic component comprising: the resin multilayer substrate according to any one of the first to third aspects; the first multilayer wiring substrate; and / or A step of arranging and arranging a second multilayer wiring board having electronic components and at least one resin block having a wiring pattern for electrically connecting any two of the three boards to each other; and The resin block is placed between any two of the multilayer substrate, the first multilayer wiring substrate, and / or the second multilayer wiring substrate, and is electrically connected to each other through the wiring pattern. And a step of performing.

本発明の請求項１〜請求項１２に記載の発明によれば、樹脂内で配線パターンとチップ型電子部品とを半田を介することなく接続することができると共に、チップ型電子部品と接続する配線パターンを設ける上での自由度を高めることができる樹脂多層基板、複合型電子部品及びそれぞれの製造方法を提供することができる。   According to the first to twelfth aspects of the present invention, the wiring pattern and the chip-type electronic component can be connected in the resin without using solder, and the wiring connected to the chip-type electronic component can be connected. It is possible to provide a resin multilayer substrate, a composite electronic component, and respective manufacturing methods that can increase the degree of freedom in providing a pattern.

第１の実施形態
以下、図１〜図９に示す実施形態に基づいて本発明を説明する。図１の（ａ）〜（ｃ）はそれぞれ本発明の樹脂多層基板の一実施形態を示す断面図である。
本実施形態の樹脂多層基板１０は、例えば図１の（ａ）に示すように、複数の樹脂層が積層されてなる樹脂積層体１１と、樹脂積層体１１に内蔵された左右両端に一対の外部電極１２Ａを有するチップ型電子部品１２と、を備え、樹脂積層体１１がチップ型電子部品１２の側面全面を封止し、チップ型電子部品１２の両主面（上下両面）が露出している。樹脂積層体１１の内部には配線パターン１１Ａがチップ型電子部品１２の左右両側に水平方向に配置して形成されている。これらの配線パターン１１Ａは、チップ型電子部品１２の上下両面の中間位置にそれぞれ配置され且つチップ型電子部品１２の左右の外部電極１２Ａ、１２Ａの側面に対して半田等の接合材を介することなく電気的に直に接続されている。 First Embodiment Hereinafter, the present invention will be described based on the embodiment shown in FIGS. (A)-(c) of FIG. 1 is sectional drawing which shows one Embodiment of the resin multilayer substrate of this invention, respectively.
For example, as shown in FIG. 1A, the resin multilayer substrate 10 of the present embodiment includes a resin laminate 11 in which a plurality of resin layers are laminated, and a pair of left and right ends built in the resin laminate 11. Chip type electronic component 12 having external electrode 12A, resin laminate 11 seals the entire side surface of chip type electronic component 12, and both main surfaces (upper and lower surfaces) of chip type electronic component 12 are exposed. Yes. Inside the resin laminate 11, wiring patterns 11 </ b> A are formed in the horizontal direction on the left and right sides of the chip-type electronic component 12. These wiring patterns 11A are respectively arranged at the middle positions of the upper and lower surfaces of the chip-type electronic component 12, and without bonding materials such as solder to the side surfaces of the left and right external electrodes 12A, 12A of the chip-type electronic component 12. Electrically connected directly.

また、チップ型電子部品１２の左右両側の配線パターン１１Ａ、１１Ａは、チップ型電子部品１２それぞれの側方から外部電極１２Ａ、１２Ａに電気的に接続されており、必要に応じてチップ型電子部品１２の上下両面の間で適宜の高さに配置することができる。従って、左右の配線パターン１１Ａ、１１Ａは、図１の（ａ）に示した位置以外にも、例えば図１の（ｂ）に示すようにチップ型電子部品１２の両側で異なる高さに配置しても良く、また、同図の（ｃ）に示すように、一方の配線パターン１１Ａが外部電極１２Ａの上面に配置しても良い。勿論、配線パターン１１Ａはチップ型電子部品１２の一方の側面にのみ形成されていても良い。図１の（ａ）〜（ｃ）に示す配線パターン１１Ａは、水平方向の面内導体のみを図示してあるが、配線パターン１１Ａは、異なる層に形成された複数の面内導体と、上下の面内導体を接続するビア導体と、を含むものであっても良い。   The wiring patterns 11A and 11A on the left and right sides of the chip-type electronic component 12 are electrically connected to the external electrodes 12A and 12A from the sides of the chip-type electronic component 12, and the chip-type electronic component is used as necessary. It can arrange | position to appropriate height between 12 upper and lower surfaces. Therefore, the left and right wiring patterns 11A and 11A are arranged at different heights on both sides of the chip-type electronic component 12 as shown in FIG. 1B, for example, in addition to the positions shown in FIG. Alternatively, as shown in FIG. 5C, one wiring pattern 11A may be arranged on the upper surface of the external electrode 12A. Of course, the wiring pattern 11A may be formed only on one side surface of the chip-type electronic component 12. Although the wiring pattern 11A shown in FIGS. 1A to 1C shows only the in-plane conductors in the horizontal direction, the wiring pattern 11A has a plurality of in-plane conductors formed in different layers and upper and lower conductors. And via conductors connecting the in-plane conductors.

樹脂積層体１１は、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂によって形成することができる。配線パターン１１Ａは、例えば銅箔等の金属箔をパターニングすることによって形成することができる。配線パターン１１Ａを印刷によって形成する時には、導電性ペーストを用いることができる。導電性ペーストは、例えば金属粒子と熱硬化性樹脂とを含む導電性樹脂組成物である。金属粒子としては、例えば金、銀、銅、ニッケル等の金属を用いることができ、熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の樹脂を用いることができる。   The resin laminate 11 can be formed of a thermosetting resin such as an epoxy resin, a phenol resin, or a cyanate resin. The wiring pattern 11A can be formed by patterning a metal foil such as a copper foil. When the wiring pattern 11A is formed by printing, a conductive paste can be used. The conductive paste is a conductive resin composition containing, for example, metal particles and a thermosetting resin. As the metal particles, metals such as gold, silver, copper, and nickel can be used, and as the thermosetting resins, resins such as epoxy resins, phenol resins, and cyanate resins can be used.

図１の（ａ）〜（ｃ）ではチップ型電子部品１２は、絶縁体１２Ｂの内部に複数の内部電極１２Ｃを有するチップ型コンデンサとして構成されているが、その他、例えばチップ型インダクタ等であっても良い。   In FIGS. 1A to 1C, the chip electronic component 12 is configured as a chip capacitor having a plurality of internal electrodes 12C inside an insulator 12B. May be.

次いで、図１の（ａ）に示す樹脂多層基板１０の製造方法について、図２の（ａ）〜（ｅ）を参照しながら説明する。尚、図２の（ａ）〜（ｅ）は、それぞれ図１の（ａ）に示す樹脂多層基板の製造方法の一実施形態を工程順に示す断面図である。まず、半硬化状態（Ｂステージ）の樹脂プリプレグシート１１１、チップ型電子部品（例えば、チップ型コンデンサ）１２及び支持体１００を準備する。そして、同図の（ａ）に示すように、左右両側に外部電極１２Ａを有するチップ型電子部品１２を支持体１００上に配置する。次いで、同図の（ｂ）に示すように半硬化状態の樹脂プリプレグシート１１１をチップ型電子部品１２の上方から覆い、半硬化状態の樹脂プリプレグシート１１１をその硬化温度よりも低い温度に加熱して圧着することにより、樹脂プリプレグシート１１１を流動させ、同図の（ｃ）に示すように流動化した樹脂でチップ型電子部品１２の下部を封止し、その上部が露出した樹脂層を形成する。この時チップ型電子部品１２の上面には樹脂プリプレグシート１１１は殆ど付着していない。その後半硬化状態の樹脂層をその硬化温度より高い温度で熱硬化させて第１の硬化樹脂層１１Ｂを形成する。この時、必要に応じて例えばレーザー等によりビアホールを所定のパターンで複数箇所に設けることができる。尚、ビアホール導体を導電性ペーストから形成する場合には、ビアホールに導電性ペーストを充填し、熱処理を施すことによりビアホール導体を形成する。   Next, a method for manufacturing the resin multilayer substrate 10 shown in FIG. 1A will be described with reference to FIGS. 2A to 2E are cross-sectional views showing one embodiment of the method for producing the resin multilayer substrate shown in FIG. First, a semi-cured (B stage) resin prepreg sheet 111, a chip-type electronic component (for example, a chip-type capacitor) 12, and a support 100 are prepared. And as shown to (a) of the figure, the chip-type electronic component 12 which has the external electrode 12A on the both right and left sides is arrange | positioned on the support body 100. FIG. Next, as shown in FIG. 2B, the semi-cured resin prepreg sheet 111 is covered from above the chip-type electronic component 12, and the semi-cured resin prepreg sheet 111 is heated to a temperature lower than its curing temperature. The resin prepreg sheet 111 is made to flow, and the lower part of the chip-type electronic component 12 is sealed with the fluidized resin, as shown in FIG. To do. At this time, the resin prepreg sheet 111 hardly adheres to the upper surface of the chip-type electronic component 12. Thereafter, the semi-cured resin layer is thermally cured at a temperature higher than the curing temperature to form the first cured resin layer 11B. At this time, via holes can be provided at a plurality of locations in a predetermined pattern, for example, with a laser as required. When the via hole conductor is formed from a conductive paste, the via hole conductor is formed by filling the via hole with the conductive paste and applying heat treatment.

更に、銅の無電解めっきを施し、次いで銅の電解めっきを施し、第１の硬化樹脂層１１Ｂの上面に銅のめっき膜を形成する。ビアホールが空いたままの時にはめっき膜と同時にビアホール内にビアホール導体を形成することができる。これによりめっき膜と外部電極１２Ａとが電気的に直に接続される。そして、めっき膜上にレジスト膜を施した後、所定のパターンで露光し、現像した後、めっき膜にエッチング処理を施すことにより、図２の（ｄ）に示すように配線パターン１１Ａを所定のパターンで形成することができる。この時、チップ型電子部品１２に付着しためっきもエッチングにより除去する。尚、チップ型電子部品１２を含め第１の硬化樹脂層１１Ｂの上面に、予めめっき用レジスト膜を形成し、配線パターン１１Ａに対応する部分のめっき用レジスト膜を除去してそこにめっき膜を形成した後、めっき用レジスト膜を除去することにより配線パターン１１Ａを形成しても良い。引き続き、半硬化状態の樹脂プリプレグシートでチップ型電子部品１２を上方から覆い、この樹脂プリプレグシートをその硬化温度より低い温度で圧着することにより、樹脂プリプレグシートを流動させ、流動化した樹脂でチップ型電子部品１２の露出した残余の側面を樹脂層で封止し、その後、この樹脂層をその硬化温度より高い温度で熱硬化させて同図の（ｅ）に示す第２の硬化樹脂層１１Ｃを形成する。この段階で、上述した場合と同一要領で第２の硬化樹脂層１１Ｃにビアホール導体を設けても良い。この結果、支持体１００上に樹脂多層基板１０を形成することができる。尚、支持体１００としては剥離可能なＳＵＳ板等の転写用基材またはＰＥＴフィルム等の転写樹脂フィルム等を用いることができ、樹脂多層基板１０は作製後に剥離しても良い。また、表面に配線パターンを有する支持体１００を用いて、この配線パターンを樹脂多層基板１０と接続しても良い。   Further, electroless plating of copper is performed, and then electrolytic plating of copper is performed to form a copper plating film on the upper surface of the first cured resin layer 11B. When the via hole remains open, a via hole conductor can be formed in the via hole simultaneously with the plating film. As a result, the plating film and the external electrode 12A are electrically connected directly. Then, after applying a resist film on the plating film, exposing and developing in a predetermined pattern, etching process is performed on the plating film, thereby forming a wiring pattern 11A as shown in FIG. It can be formed with a pattern. At this time, the plating attached to the chip-type electronic component 12 is also removed by etching. In addition, a resist film for plating is formed in advance on the upper surface of the first cured resin layer 11B including the chip-type electronic component 12, and the resist film for plating corresponding to the wiring pattern 11A is removed, and the plated film is formed there. After the formation, the wiring pattern 11A may be formed by removing the plating resist film. Subsequently, the chip-type electronic component 12 is covered from above with a semi-cured resin prepreg sheet, and the resin prepreg sheet is pressure-bonded at a temperature lower than its curing temperature, thereby causing the resin prepreg sheet to flow and chipping with the fluidized resin. The exposed remaining side surface of the mold electronic component 12 is sealed with a resin layer, and then the resin layer is thermally cured at a temperature higher than its curing temperature to form a second cured resin layer 11C shown in FIG. Form. At this stage, via hole conductors may be provided in the second cured resin layer 11C in the same manner as described above. As a result, the resin multilayer substrate 10 can be formed on the support 100. The support 100 may be a transfer substrate such as a peelable SUS plate or a transfer resin film such as a PET film. The resin multilayer substrate 10 may be peeled off after production. Further, this wiring pattern may be connected to the resin multilayer substrate 10 using the support body 100 having the wiring pattern on the surface.

また、図１の（ｂ）に示すように高さの異なる配線パターン１１Ａを形成する場合には、樹脂プリプレグシートを何回かに分けてチップ型電子部品１２の左右の樹脂量に高低差をつけて形成することによって、チップ型電子部品１２の外部電極１２Ａに電気的に直に接続された高さの異なる配線パターン１１Ａを形成することができる。尚、第１の実施形態では、第１の硬化樹脂層１１Ｂ上に配線パターン１１Ａを形成するための、パターン精度が高く、チップ型電子部品１２との接続性もより高くなる。   Further, when forming the wiring pattern 11A having different heights as shown in FIG. 1B, the resin prepreg sheet is divided into several times, and the difference in height between the left and right resin amounts of the chip-type electronic component 12 is increased. By forming the wiring patterns 11A and 11B, it is possible to form wiring patterns 11A having different heights that are directly and directly connected to the external electrodes 12A of the chip-type electronic component 12. In the first embodiment, the pattern accuracy for forming the wiring pattern 11A on the first cured resin layer 11B is high, and the connectivity with the chip-type electronic component 12 is also higher.

また、第１の実施形態の他の実施形態では、チップ型電子部品１２を封止する樹脂を段階的に硬化させた後、その硬化樹脂層の上に無電解めっきにより配線パターン１１Ａを形成しているが、図２の（ｃ）に示す工程において、樹脂を硬化させず、同図の（ｄ）に示す工程において半硬化状態の樹脂層の上に例えば印刷工法により配線パターン１１Ａを形成し、この配線パターン１１Ａ上に半硬化状態の樹脂層を積層した後、図２の（ｅ）に示す工程において上下の半硬化状態の樹脂層を同時に硬化させて樹脂積層体１１を形成しても良い。この他の実施形態では樹脂層の硬化を一度に纏めて行うため、製造工程を簡略化することができる。   In another embodiment of the first embodiment, the resin for sealing the chip-type electronic component 12 is cured stepwise, and then the wiring pattern 11A is formed on the cured resin layer by electroless plating. However, in the step shown in FIG. 2C, the resin is not cured, and in the step shown in FIG. 2D, the wiring pattern 11A is formed on the semi-cured resin layer by, for example, a printing method. After the semi-cured resin layer is laminated on the wiring pattern 11A, the upper and lower semi-cured resin layers are simultaneously cured in the step shown in FIG. good. In this other embodiment, the resin layer is cured all at once, so that the manufacturing process can be simplified.

以上説明したように本実施形態によれば、支持体１００上に左右両端部に外部電極１２Ａを有するチップ型電子部品１２を搭載した後、外部電極１２を、その側面の一部が露出するように半硬化状態の樹脂層で封止し、半硬化状態の樹脂層を硬化させ、第１の硬化樹脂層１１Ｂを形成し、この硬化樹脂層１１Ｂ上に配線パターン１１Ａを形成した後、チップ型電子部品１２の残余の部分及び配線パターン１１Ａを覆うように半硬化状態の樹脂層で封止し、この樹脂層から第２の硬化樹脂層１１Ｃを形成することにより、樹脂積層体１１内でチップ型電子部品１２の上下方向中ほどで外部電極１２Ａの側面に配線パターン１１Ａが電気的に接続された樹脂多層基板１０を作製することができる。また、この際、樹脂多層基板１０の使用目的に応じて左右の配線パターン１１Ａの高さを、図１の（ａ）〜（ｃ）に示すように適宜変更することができ、配線パターン１１Ａの配置上の自由度を高めることができる。また、配線パターン１１Ａをめっきにより形成する場合には、微細な配線パターン１１Ａを形成することができる。更に、配線パターン１１Ａと外部電極１２Ａの接続には半田を使用していないため、樹脂多層基板１０を回路基板に実装した後のリフロー工程でチップ型電子部品１２が接続された配線パターン１１Ａにおける短絡を防止することができる。また、図１の（ｃ）に示す樹脂多層基板１０のように配線パターン１１Ａを外部電極１２Ａの上面で接続する場合には、配線パターン１１Ａと外部電極１２Ａとの接続面積が大きくなって両者間の導通性を高めることができる。   As described above, according to the present embodiment, after mounting the chip-type electronic component 12 having the external electrodes 12A on the left and right ends on the support body 100, the external electrode 12 is exposed so that part of its side surface is exposed. After sealing with a semi-cured resin layer, the semi-cured resin layer is cured to form the first cured resin layer 11B, and after forming the wiring pattern 11A on the cured resin layer 11B, the chip type Chips are formed in the resin laminate 11 by sealing with a semi-cured resin layer so as to cover the remaining part of the electronic component 12 and the wiring pattern 11A, and forming a second cured resin layer 11C from the resin layer. The resin multilayer substrate 10 in which the wiring pattern 11A is electrically connected to the side surface of the external electrode 12A can be manufactured in the middle of the vertical direction of the mold electronic component 12. At this time, the height of the left and right wiring patterns 11A can be appropriately changed as shown in FIGS. 1A to 1C in accordance with the purpose of use of the resin multilayer substrate 10. The degree of freedom in arrangement can be increased. Further, when the wiring pattern 11A is formed by plating, a fine wiring pattern 11A can be formed. Further, since solder is not used to connect the wiring pattern 11A and the external electrode 12A, a short circuit occurs in the wiring pattern 11A to which the chip electronic component 12 is connected in the reflow process after the resin multilayer substrate 10 is mounted on the circuit board. Can be prevented. Further, when the wiring pattern 11A is connected on the upper surface of the external electrode 12A as in the resin multilayer substrate 10 shown in FIG. 1C, the connection area between the wiring pattern 11A and the external electrode 12A becomes large, and the distance between the two is increased. The continuity of can be improved.

第１の実施形態では本発明の樹脂多層基板の基本構造を示したが、本発明の樹脂多層基板は、以下の実施形態で説明するように樹脂積層体内にチップ型電子部品と他の電子部品を内蔵し、配線パターンを介してチップ型電子部品と他の電子部品とが電気的に直に接続されたものであっても良い。   In the first embodiment, the basic structure of the resin multilayer substrate of the present invention is shown. However, the resin multilayer substrate of the present invention includes a chip-type electronic component and other electronic components in the resin laminate as described in the following embodiments. The chip-type electronic component and other electronic components may be electrically connected directly via a wiring pattern.

第２の実施形態
図３の（ａ）、（ｂ）はそれぞれ本発明の樹脂多層基板の他の実施形態を示す図で、（ａ）はその断面図、（ｂ）は（ａ）に一部を拡大して示す断面図である。本実施形態の樹脂多層基板１０Ａは、例えば図３の（ａ）に示すように、複数の樹脂層が積層された樹脂積層体１１と、チップ型電子部品１２と、第１の多層配線基板１３と、第２の多層配線基板１４と、を備え、樹脂積層体１１内にチップ型電子部品１２及び第１、第２の多層配線基板１３、１４が内蔵されて一体的に構成されている。そして、チップ型電子部品１２と第１の多層配線基板１３は、樹脂積層体１１内に形成された配線パターン１１Ａによって電気的に直に接続され、チップ型電子部品１２と第２の多層配線基板１４も樹脂積層体１１内に形成された配線パターン１１Ａによって電気的に直に接続されている。これらの配線パターン１１Ａは、第１の実施形態と同様に面内導体及びビアホール導体を含む配線パターンであっても良い。この多層樹脂基板１０Ａは支持基板１５上に実装されている。 Second Embodiment FIGS. 3A and 3B are views showing another embodiment of the resin multilayer substrate of the present invention, respectively. FIG. 3A is a sectional view thereof, and FIG. It is sectional drawing which expands and shows a part. For example, as shown in FIG. 3A, a resin multilayer substrate 10A of the present embodiment includes a resin laminate 11 in which a plurality of resin layers are laminated, a chip-type electronic component 12, and a first multilayer wiring substrate 13. And a second multilayer wiring board 14, and the chip-type electronic component 12 and the first and second multilayer wiring boards 13 and 14 are built in the resin laminate 11 and are integrally configured. The chip-type electronic component 12 and the first multilayer wiring board 13 are directly and directly connected by the wiring pattern 11A formed in the resin laminate 11, and the chip-type electronic component 12 and the second multilayer wiring board are connected. 14 is also electrically directly connected by a wiring pattern 11A formed in the resin laminate 11. These wiring patterns 11A may be wiring patterns including in-plane conductors and via-hole conductors as in the first embodiment. The multilayer resin substrate 10A is mounted on the support substrate 15.

チップ型電子部品１２は、例えば第１の実施形態と同様にセラミック焼結体を素体とするコンデンサやインダクタ等の受動素子によって構成され、第１の多層配線基板１３及び第２の多層配線基板１４と協働し、樹脂多層基板１０Ａに種々の機能を付与する。   The chip-type electronic component 12 is constituted by passive elements such as capacitors and inductors having a ceramic sintered body as a base, for example, as in the first embodiment, and the first multilayer wiring board 13 and the second multilayer wiring board. 14, the resin multilayer substrate 10 </ b> A is provided with various functions.

第１の多層配線基板１３は、主として樹脂多層基板１０Ａの配線部分として構成され、基本的には配線パターンとして受動機能部を受け持つ基板である。この第１の多層配線基板１３は、図３の（ａ）に示すように、例えば複数の絶縁層１３Ａが積層された積層体と、積層体の内部に所定のパターンで形成された配線パターン１３Ｂと、を有している。この配線パターン１３Ｂは、各絶縁層１３Ａの間に設けられた複数の面内導体１３Ｃと、各絶縁層１３Ａを貫通し上下の面内導体１３Ｃを電気的に接続するビアホール導体１３Ｄとから構成されている。第１の多層配線基板１３は、下面に形成された外部端子電極１３Ｅを介して支持基板１５の表面配線パターン（図示せず）に接続されている。   The first multilayer wiring board 13 is mainly configured as a wiring portion of the resin multilayer board 10A, and is basically a board that serves as a passive function unit as a wiring pattern. As shown in FIG. 3A, the first multilayer wiring board 13 includes, for example, a laminated body in which a plurality of insulating layers 13A are laminated, and a wiring pattern 13B formed in a predetermined pattern inside the laminated body. And have. The wiring pattern 13B includes a plurality of in-plane conductors 13C provided between the insulating layers 13A and via-hole conductors 13D that penetrate the insulating layers 13A and electrically connect the upper and lower in-plane conductors 13C. ing. The first multilayer wiring board 13 is connected to a surface wiring pattern (not shown) of the support substrate 15 through external terminal electrodes 13E formed on the lower surface.

絶縁層１３Ａは、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂によって形成することができる。この場合には、第１の多層配線基板１３は例えばビルドアップ法によって形成することができ、面内導体１３Ｃは例えば銅箔等の金属箔をパターニングすることによって形成することができる。また、ビアホール導体１３Ｄは絶縁層１３Ａに形成されたビアホール内に導電性ペーストを充填することによって形成することができる。導電性ペーストは、例えば金属粒子と熱硬化性樹脂とを含む導電性樹脂組成物である。金属粒子としては、例えば金、銀、銅、ニッケル等の金属を用いることができ、熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の樹脂を用いることができる。   The insulating layer 13A can be formed of a thermosetting resin such as an epoxy resin, a phenol resin, or a cyanate resin. In this case, the first multilayer wiring board 13 can be formed by, for example, a build-up method, and the in-plane conductor 13C can be formed by patterning a metal foil such as a copper foil. The via-hole conductor 13D can be formed by filling a conductive paste in the via hole formed in the insulating layer 13A. The conductive paste is a conductive resin composition containing, for example, metal particles and a thermosetting resin. As the metal particles, metals such as gold, silver, copper, and nickel can be used, and as the thermosetting resins, resins such as epoxy resins, phenol resins, and cyanate resins can be used.

また、絶縁層１３Ａは、誘電率の低いセラミック材料によって形成することができ、セラミック材料としては低温焼結セラミック材料が好ましい。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージェライト等のセラミック粉末やこれらのセラミック粉末にホウ珪酸系ガラスを混合したガラス複合系材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系材料等を挙げることができる。この場合には、面内導体１３Ｃ及びビアホール導体１３ＤはＡｇまたはＣｕ等の低抵抗で低融点をもつ金属を低温で低温焼結セラミック材料と同時焼成して一体的化することができる。 The insulating layer 13A can be formed of a ceramic material having a low dielectric constant, and a low-temperature sintered ceramic material is preferable as the ceramic material. Examples of the low-temperature sintered ceramic material include ceramic powders such as alumina, forsterite, and cordierite, glass composite materials obtained by mixing borosilicate glass with these ceramic powders, and ZnO-MgO-Al 2 O 3 -SiO 2. Crystallized glass-based material using BaO-based crystallized glass, BaO—Al 2 O 3 —SiO 2 ceramic powder, Al 2 O 3 —CaO—SiO 2 —MgO—B 2 O 3 ceramic powder, etc. Non-glass materials and the like can be mentioned. In this case, the in-plane conductor 13C and the via-hole conductor 13D can be integrated by simultaneously firing a low-resistance, low-melting metal such as Ag or Cu with a low-temperature sintered ceramic material at a low temperature.

また、第２の多層配線基板１４は、例えば図３の（ｂ）に示すように、第１の多層配線基板１３と同様に、主として樹脂多層基板１０Ａの受動機能部を受け持つ基板である。この第２の多層配線基板１４は、同図の（ｂ）に示すように、第２のチップ型電子部品１４Ａを内蔵すると共に第１の多層配線基板１３と同様に複数の絶縁層１４Ｂが積層された積層体として形成され、内部に配線パターン１４Ｃが形成されている。   Further, the second multilayer wiring board 14 is a board mainly responsible for the passive function portion of the resin multilayer board 10A, as in the first multilayer wiring board 13, for example, as shown in FIG. 3B. The second multilayer wiring board 14 includes a second chip-type electronic component 14A and a plurality of insulating layers 14B stacked as in the first multilayer wiring board 13 as shown in FIG. A wiring pattern 14C is formed inside.

第２のチップ型電子部品１４Ａは、例えばチップ型コンデンサ、チップ型インダクタ、チップ型抵抗等のセラミック焼結体によって形成されている。絶縁層１４Ｂは、基本的には無機フィラーとエポキシ樹脂等の熱硬化性樹脂との混合物によって形成されていることが好ましい。絶縁層１４Ｂは、例えばセラミックと樹脂、あるいはエポキシ樹脂と無機フィラーを含有するエポキシ樹脂等のように、上述の絶縁層１３Ａとは異なる材料によって形成されていても良い。配線パターン１４Ｃは、同図の（ｂ）に示すように、例えば各絶縁層１４Ｂの間に設けられた複数の面内導体１４Ｄと、各絶縁層１４Ｂを貫通し上下の面内導体１４Ｄを電気的に接続するビアホール導体１４Ｅとから構成されている。また、積層体の下面には第１の外部端子電極１４が形成され、積層体の上面には第２の外部端子電極１４Ｇが形成されている。そして、面内導体１４Ｄの適宜の場所に第２のチップ型電子部品１４Ａが実装されている。第２の多層配線基板１４は、下面に形成された第１の外部端子電極１４Ｆを介して支持基板１５の表面配線パターン（図示せず）に接続されている。第２の多層配線基板１４上面の第２の外部端子電極１４Ｇには必要に応じてシリコン半導体等の能動素子を実装しても良い。   The second chip electronic component 14A is formed of a ceramic sintered body such as a chip capacitor, a chip inductor, or a chip resistor. It is preferable that the insulating layer 14B is basically formed of a mixture of an inorganic filler and a thermosetting resin such as an epoxy resin. The insulating layer 14B may be formed of a material different from the above-described insulating layer 13A, such as ceramic and resin, or epoxy resin containing an epoxy resin and an inorganic filler. As shown in FIG. 5B, the wiring pattern 14C electrically connects, for example, a plurality of in-plane conductors 14D provided between the insulating layers 14B and the upper and lower in-plane conductors 14D through the insulating layers 14B. And via-hole conductors 14E connected to each other. A first external terminal electrode 14 is formed on the lower surface of the multilayer body, and a second external terminal electrode 14G is formed on the upper surface of the multilayer body. Then, the second chip type electronic component 14A is mounted at an appropriate location of the in-plane conductor 14D. The second multilayer wiring substrate 14 is connected to a surface wiring pattern (not shown) of the support substrate 15 via a first external terminal electrode 14F formed on the lower surface. An active element such as a silicon semiconductor may be mounted on the second external terminal electrode 14G on the upper surface of the second multilayer wiring board 14 as necessary.

チップ型電子部品１２と第２の多層配線基板１４に内蔵された第２のチップ型電子部品１４Ａとは、基本的にはサイズによって分類される。チップ型電子部品は、例えば厚みが０．８ｍｍ、長さが１．６ｍｍ、幅が０．８ｍｍより大きくなると、積層体に内蔵させることが難しいため、チップ型電子部品１２として第１の多層配線基板１３等と一緒に配置する。従って、上記サイズより小さなチップ型電子部品は第２のチップ型電子部品１４Ａとして第２の多層配線基板１４に内蔵させて使用することができる。   The chip-type electronic component 12 and the second chip-type electronic component 14A built in the second multilayer wiring board 14 are basically classified according to size. For example, if the chip-type electronic component has a thickness of 0.8 mm, a length of 1.6 mm, and a width greater than 0.8 mm, it is difficult to incorporate the chip-type electronic component into the laminate. Arranged together with the substrate 13 and the like. Accordingly, a chip-type electronic component smaller than the above size can be used by being incorporated in the second multilayer wiring board 14 as the second chip-type electronic component 14A.

そして、チップ型電子部品１２の高さが図３の（ａ）に示すように第１、第２の多層配線基板１３、１４より高くなっているが、樹脂積層体１１内の配線パターン１１Ａ、１１Ａは、チップ型電子部品１２の上下両面の範囲内で、第１、第２の多層配線基板１３、１４側面から露出する面内導１３Ｃ、１４Ｄの高さに合わせて樹脂積層体１１内に形成され、チップ型電子部品１２の外部電極１２Ａ、１２Ａと第１、第２の多層配線基板１３、１４とを電気的に直に接続している。従って、チップ型電子部品１２の上下両面の範囲内の高さであれば、チップ型電子部品１２と第１、第２の多層配線基板１３、１４との間に高低差があってもこれらの間で互いに確実に接続することができる。これに対して、従来のようにチップ型電子部品の外部電極の上面で他の配線パターンに接続する場合には、チップ型電子部品の外部電極の高さに合わせて多層配線基板の上方に引き出し配線等を別途設けなくてはならない。   The height of the chip-type electronic component 12 is higher than that of the first and second multilayer wiring boards 13 and 14 as shown in FIG. 3A, but the wiring pattern 11A in the resin laminate 11 11A within the resin laminate 11 within the range of the upper and lower surfaces of the chip-type electronic component 12 in accordance with the height of the in-plane conductors 13C and 14D exposed from the side surfaces of the first and second multilayer wiring boards 13 and 14. The external electrodes 12A and 12A of the chip-type electronic component 12 and the first and second multilayer wiring boards 13 and 14 are electrically connected directly. Therefore, if the height is within the range of the upper and lower surfaces of the chip-type electronic component 12, even if there is a height difference between the chip-type electronic component 12 and the first and second multilayer wiring boards 13, 14, these Can be securely connected to each other. On the other hand, when connecting to another wiring pattern on the upper surface of the external electrode of the chip-type electronic component as in the past, it is pulled out above the multilayer wiring board according to the height of the external electrode of the chip-type electronic component. Wiring etc. must be provided separately.

次いで、図３に示す樹脂多層基板１０Ａの製造方法について図４を参照しながら説明する。尚、図４の（ａ）〜（ｈ）は、それぞれ図３に示す樹脂多層基板の製造方法を工程順に示す断面図である。樹脂多層基板１０Ａを製造するに当たって、予め作製されたチップ型電子部品１２、第１、第２の多層配線基板１３、１４及び支持基板１５を準備する。次いで、図４の（ａ）に示すようにチップ型電子部品１２及び第１、第２の多層配線基板１３、１４それぞれを、支持基板１５の所定の位置、即ち、回路基板の表面の配線パターンに合わせた位置に配置する。   Next, a method for manufacturing the resin multilayer substrate 10A shown in FIG. 3 will be described with reference to FIG. 4A to 4H are cross-sectional views illustrating the method of manufacturing the resin multilayer substrate shown in FIG. 3 in the order of steps. In manufacturing the resin multilayer substrate 10A, a chip-type electronic component 12, first and second multilayer wiring substrates 13 and 14 and a support substrate 15 prepared in advance are prepared. Next, as shown in FIG. 4A, the chip-type electronic component 12 and the first and second multilayer wiring boards 13 and 14 are placed at predetermined positions on the support board 15, that is, on the surface of the circuit board. Place it at a position that matches the.

然る後、図４の（ｂ）に示すように予め準備された半硬化状態の樹脂プリプレグシート１１１を支持基板１５の上方に配置して樹脂プリプレグシート１１１をチップ型電子部品１２及び第１、第２の多層配線基板１３、１４上に被せた後、半硬化状態の樹脂部の硬化温度よりも低い温度で熱圧着することにより、樹脂を流動させ樹脂によってチップ型電子部品１２及び第１、第２の多層配線基板１３、１４それぞれの隙間を部分的に埋めてこれらの下部を樹脂層で封止する。その後、図４の（ｃ）に示すように半硬化状態の樹脂層をその硬化温度より高い温度で熱硬化させて第１の硬化樹脂層１１Ｂを形成する。   Thereafter, as shown in FIG. 4B, a pre-prepared semi-cured resin prepreg sheet 111 is disposed above the support substrate 15, and the resin prepreg sheet 111 is replaced with the chip-type electronic component 12 and the first, After covering the second multilayer wiring boards 13 and 14, by thermocompression bonding at a temperature lower than the curing temperature of the semi-cured resin portion, the resin is caused to flow and the chip-type electronic component 12 and the first, The gaps between the second multilayer wiring boards 13 and 14 are partially filled and the lower portions thereof are sealed with a resin layer. Thereafter, as shown in FIG. 4C, the semi-cured resin layer is thermally cured at a temperature higher than the curing temperature to form the first cured resin layer 11B.

引き続き、銅の無電解めっき及び銅の電解めっきにより樹脂層１１Ｂの上面に銅のめっき膜を形成する。更に、めっき膜にレジスト膜を形成し、乾燥、露光した後、エッチング処理を施して、図４の（ｄ）に示すように第１の硬化樹脂層１１Ｂの上面でチップ型電子部品１２の右側に配線パターン１１Ａを形成する。この時、チップ型電子部品１２に付着しためっきもエッチングにより除去する。尚、チップ型電子部品１２を含め第１の硬化樹脂層１１Ｂの上面に、予めめっき用レジスト膜を形成し、配線パターン１１Ａに対応する部分のめっき用レジスト膜を除去してそこにめっき膜を形成した後、めっき用レジスト膜を除去することにより配線パターン１１Ａを形成しても良い。その後、図４の（ｅ）に示すように半硬化状態の樹脂プリプレグシート１１１をチップ型電子部品１２及び第１、第２の多層配線基板１３、１４上に被せ、チップ型電子部品１２及び第１、第２の多層配線基板１３、１４の側面のうち、上部を除いて樹脂層で封止し、上述の場合と同一要領で樹脂を硬化させて硬化樹脂層１１Ｂ’を形成し、図４の（ｆ）に示すように、上述の場合と同一要領でチップ型電子部品１２の左側の硬化樹脂層１１Ｂ’に配線パターン１１Ａ’を形成する。次に、図４の（ｇ）に示すように半硬化状態の樹脂プリプレグシート１１１を用いて、上述の場合と同一要領でチップ型電子部品１２及び第１、第２の多層配線基板１３、１４を封止して、図４の（ｈ）に示すように樹脂積層体１１内に高さの異なる配線パターン１１Ａ、１１Ａ’を有する樹脂多層基板１０Ａを支持基板１５上に作製することができる。   Subsequently, a copper plating film is formed on the upper surface of the resin layer 11B by electroless plating of copper and electrolytic plating of copper. Further, a resist film is formed on the plating film, dried and exposed, and then subjected to an etching process. As shown in FIG. 4D, the right side of the chip-type electronic component 12 is formed on the upper surface of the first cured resin layer 11B. A wiring pattern 11A is formed. At this time, the plating attached to the chip-type electronic component 12 is also removed by etching. In addition, a resist film for plating is formed in advance on the upper surface of the first cured resin layer 11B including the chip-type electronic component 12, and the resist film for plating corresponding to the wiring pattern 11A is removed, and the plated film is formed there. After the formation, the wiring pattern 11A may be formed by removing the plating resist film. Thereafter, as shown in FIG. 4E, a semi-cured resin prepreg sheet 111 is placed on the chip-type electronic component 12 and the first and second multilayer wiring boards 13 and 14, and the chip-type electronic component 12 and the first 4, the side surfaces of the second multilayer wiring boards 13 and 14 are sealed with a resin layer except for the upper portion, and the resin is cured in the same manner as described above to form a cured resin layer 11B ′. As shown in (f), a wiring pattern 11A ′ is formed on the left side cured resin layer 11B ′ of the chip-type electronic component 12 in the same manner as described above. Next, as shown in FIG. 4G, using the semi-cured resin prepreg sheet 111, the chip-type electronic component 12 and the first and second multilayer wiring boards 13, 14 in the same manner as described above. As shown in FIG. 4H, a resin multilayer substrate 10A having wiring patterns 11A and 11A ′ having different heights in the resin laminate 11 can be produced on the support substrate 15 as shown in FIG.

以上説明したように本実施形態によれば、樹脂積層体１１内に機能の異なるチップ型電子部品１２及び第１、第２の多層配線基板１３、１４を内蔵し、チップ型電子部品１２の外部電極１２Ａと第１、第２の多層配線基板１３、１４とが外部電極１２Ａの上下両面の間に配置された高さの異なる配線パターン１１Ａ、１１Ａで互いに電気的に接続されて同一平面上に配置されているため、チップ型電子部品１２と第１、第２の多層配線基板１３、１４との高低差があっても樹脂積層体１１内で外部電極１２Ａの側面の高さの範囲内で配線パターン１１Ａの高さを第１、第２の多層配線基板１３、１４それぞれの配線パターン１３Ｂ、１４Ｃに合わせて設定してチップ型電子部品１２の外部電極１２Ａ、１２Ａと第１、第２の多層配線基板１３、１４との配線パターン１３Ｂ、１４Ｃとをそれぞれ電気的に直に接続することができ、しかも複数の機能を付与して高機能化を実現した樹脂多層基板１０Ａを得ることができる。更に、チップ型電子部品１２及び第１、第２の多層配線基板１３、１４は樹脂積層体１１内で一体化しているため、支持体上に樹脂多層基板１０Ａを作製した場合には、支持体を剥離して、これら三者を互いに位置ズレすることなく回路基板上で同時に位置合わせすることができ高精度に実装することができる。   As described above, according to the present embodiment, the chip-type electronic component 12 and the first and second multilayer wiring boards 13 and 14 having different functions are built in the resin laminate 11, and the outside of the chip-type electronic component 12. The electrode 12A and the first and second multilayer wiring boards 13 and 14 are electrically connected to each other by the wiring patterns 11A and 11A having different heights disposed between the upper and lower surfaces of the external electrode 12A and are on the same plane. Therefore, even if there is a height difference between the chip-type electronic component 12 and the first and second multilayer wiring boards 13 and 14, within the range of the height of the side surface of the external electrode 12A in the resin laminate 11 The height of the wiring pattern 11A is set according to the wiring patterns 13B and 14C of the first and second multilayer wiring boards 13 and 14, respectively, and the external electrodes 12A and 12A of the chip-type electronic component 12 and the first and second electrodes Multilayer wiring board 13 14 and the wiring pattern 13B, and 14C, respectively can be electrically connected directly, it is possible to obtain a plurality of resin multilayer substrate 10A that achieves applied to high performance functionality. Furthermore, since the chip-type electronic component 12 and the first and second multilayer wiring boards 13 and 14 are integrated in the resin laminate 11, when the resin multilayer board 10A is formed on the support, the support Can be simultaneously aligned on the circuit board without shifting the positions of each other, and can be mounted with high accuracy.

更に、本実施形態によれば、使用目的に応じて第１の多層配線基板１３の絶縁層１３Ａと第２の多層配線基板１４の絶縁層１４Ｂとを異なる材料、例えば有機材料と無機材料に分けて構成することができるため、異種材料からなる回路基板上に樹脂多層基板１０Ａを搭載しても、樹脂多層基板１０Ａを構成するチップ型電子部品１２及び第１、第２の多層配線基板１３、１４の残留応力が異なり、それぞれの残留応力を回路基板上で緩和して歪み等による物理特性の弊害を抑制することができ、信頼性を向上させることができる。また、   Furthermore, according to this embodiment, the insulating layer 13A of the first multilayer wiring board 13 and the insulating layer 14B of the second multilayer wiring board 14 are divided into different materials, for example, an organic material and an inorganic material, according to the purpose of use. Therefore, even if the resin multilayer substrate 10A is mounted on a circuit board made of a different material, the chip-type electronic component 12 and the first and second multilayer wiring boards 13 constituting the resin multilayer substrate 10A, The residual stresses 14 are different, and the residual stresses can be relaxed on the circuit board to suppress the adverse effects of physical properties due to distortion and the like, and the reliability can be improved. Also,

本実施形態では、樹脂積層体１１内で配線パターン１１Ａを介してチップ型電子部品１２と第１、第２の多層配線基板１３、１４が互いに電気的に接続された樹脂多層基板１０Ａについて説明したが、本発明の樹脂多層基板は、例えば図５及び図６に示すように、使用目的によってチップ型電子部品１２と第１、第２の多層配線基板１３、１４のいずれか一方を適宜組み合わせて樹脂多層基板を作製することができる。以下、樹脂多層基板の変形例について本実施形態と同一または相当部分には同一符号を付して説明する。   In the present embodiment, the resin multilayer substrate 10A in which the chip-type electronic component 12 and the first and second multilayer wiring boards 13 and 14 are electrically connected to each other via the wiring pattern 11A in the resin laminate 11 has been described. However, the resin multilayer substrate of the present invention is obtained by appropriately combining the chip-type electronic component 12 and one of the first and second multilayer wiring substrates 13 and 14 depending on the purpose of use, as shown in FIGS. 5 and 6, for example. A resin multilayer substrate can be produced. Hereinafter, modified examples of the resin multilayer substrate will be described by assigning the same reference numerals to the same or corresponding parts as in the present embodiment.

図５は、本発明の樹脂多層基板の更に他の実施形態を示す断面図である。第１に示す変形例の樹脂多層基板１０Ｂは、図５に示すように、樹脂積層体１１内にチップ型電子部品１２及び第１の多層配線基板１３を内蔵した状態で支持基板１５上に形成されている。そして、チップ型電子部品１２と第１の多層配線基板１３は、樹脂積層体１１内に形成された配線パターン１１Ａによって互いに電気的に接続されている。この配線パターン１１Ａは、第１、第２の実施形態に準じて構成されている。チップ型電子部品１２がコイル成分を含む場合には、第１の多層配線基板１３をチップ型電子部品１２の側方に設けることで、チップ型電子部品１２の上下に配線パターンが形成されておらず、更にその周囲が樹脂積層体１１で覆われているため、コイル成分に基づく磁界は第１の多層配線基板１３の配線パターンの影響を受け難くなり、樹脂多層基板１０Ｂの信頼性を向上させることができる。その他、この変形例においても図３に示す樹脂多層基板１０Ａに準じた作用効果を期することができる。   FIG. 5 is a sectional view showing still another embodiment of the resin multilayer substrate of the present invention. As shown in FIG. 5, the resin multilayer substrate 10 </ b> B according to the first modification is formed on the support substrate 15 with the chip-type electronic component 12 and the first multilayer wiring substrate 13 built in the resin laminate 11. Has been. The chip-type electronic component 12 and the first multilayer wiring board 13 are electrically connected to each other by a wiring pattern 11A formed in the resin laminate 11. This wiring pattern 11A is configured according to the first and second embodiments. When the chip-type electronic component 12 includes a coil component, the wiring pattern is not formed above and below the chip-type electronic component 12 by providing the first multilayer wiring board 13 on the side of the chip-type electronic component 12. Furthermore, since the periphery thereof is further covered with the resin laminate 11, the magnetic field based on the coil component is hardly affected by the wiring pattern of the first multilayer wiring board 13, and the reliability of the resin multilayer board 10B is improved. be able to. In addition, also in this modified example, it is possible to expect the operational effect according to the resin multilayer substrate 10A shown in FIG.

図６は、本発明の樹脂多層基板の更に他の実施形態を示す断面図である。第２の変形例の樹脂多層基板１０Ｃは、図６に示すように、樹脂積層体１１内にチップ型電子部品１２及び第２の多層配線基板１４を内蔵した状態で支持基板１５上に形成されている。そして、チップ型電子部品１２と第２の多層配線基板１４は、樹脂積層体１１内に形成された配線パターン１１Ａによって互いに電気的に接続され、配線パターン１１Ａは、第１、第２の実施形態に準じて構成されている。例えばチップ型電子部品１２がコイル成分を含む場合には、チップ型電子部品１２の側方に第２の多層配線基板１４を設けることで、コイル成分を含むチップ型電子部品１２の上下に配線パターンが形成されておらず、更にその周囲が樹脂積層体１１で覆われているため、コイル成分に基づく磁界は第２の多層配線基板１４の配線パターンの影響を受け難くなり、樹脂多層基板１０Ｃの信頼性を向上させることができる。また、コイル成分を有するチップ型電子部品を、第２の多層配線基板１４内のチップ型電子部品としてではなく、チップ型電子部品１２として配線パターンから独立して設けることで、コイル成分に基づく磁界は第２の多層配線基板１４内の配線パターンの影響を受け難くなり、樹脂多層基板１０Ｃの信頼性を向上させることができる。その他、この変形例においても図３に示す樹脂多層基板１０Ａに準じた作用効果を期することができる。   FIG. 6 is a cross-sectional view showing still another embodiment of the resin multilayer substrate of the present invention. As shown in FIG. 6, the resin multilayer substrate 10 </ b> C of the second modification is formed on the support substrate 15 with the chip-type electronic component 12 and the second multilayer wiring substrate 14 built in the resin laminate 11. ing. The chip-type electronic component 12 and the second multilayer wiring board 14 are electrically connected to each other by a wiring pattern 11A formed in the resin laminate 11, and the wiring pattern 11A is the first and second embodiments. It is constituted according to. For example, when the chip-type electronic component 12 includes a coil component, a wiring pattern is formed above and below the chip-type electronic component 12 including the coil component by providing the second multilayer wiring board 14 on the side of the chip-type electronic component 12. Is not formed, and the periphery thereof is covered with the resin laminate 11, so that the magnetic field based on the coil component is hardly affected by the wiring pattern of the second multilayer wiring board 14, and the resin multilayer board 10C Reliability can be improved. In addition, the chip-type electronic component having the coil component is provided not as the chip-type electronic component in the second multilayer wiring board 14 but as the chip-type electronic component 12 independently from the wiring pattern, so that the magnetic field based on the coil component is provided. Is less affected by the wiring pattern in the second multilayer wiring substrate 14, and the reliability of the resin multilayer substrate 10C can be improved. In addition, also in this modified example, it is possible to expect an effect similar to that of the resin multilayer substrate 10A shown in FIG.

第３の実施形態
本実施形態では樹脂多層基板を含む複合型電子部品について図７〜図９を参照しながら説明する。尚、図７の（ａ）、（ｂ）はそれぞれ本発明の複合型電子部品の一実施形態を示す図で、（ａ）はその製造工程の要部に示す斜視図、（ｂ）は（ａ）に示す製造方法によって作製された複合型電子部品を示す断面図、図８は本発明の複合型電子部品の他の実施形態を示す断面図、図９は本発明の複合型電子部品の更に他の実施形態を示す断面図である。 Third Embodiment In this embodiment, a composite electronic component including a resin multilayer substrate will be described with reference to FIGS. 7A and 7B are views showing an embodiment of the composite electronic component of the present invention, respectively, FIG. 7A is a perspective view showing the main part of the manufacturing process, and FIG. FIG. 8 is a cross-sectional view showing another embodiment of the composite electronic component of the present invention, and FIG. 9 is a cross-sectional view showing another embodiment of the composite electronic component of the present invention. It is sectional drawing which shows other embodiment.

本実施形態の複合型電子部品２０は、図７の（ａ）、（ｂ）に示すように、樹脂多層基板２１と、第１、第２の多層配線基板２２、２３と、配線パターンを有する第１、第２の樹脂ブロック２４、２５と、を備え、樹脂多層基板２１、第１、第２の多層配線基板２２、２３及び第１、第２の樹脂ブロック２４、２５は、それぞれ同一高さに形成され、互いに電気的に接続されて一体化している。即ち、第１の多層配線基板２２と第２の多層配線基板２３は、第１の樹脂ブロック２４の配線パターンを介して互いに電気的に接続されている。樹脂多層基板２１と第２の多層配線基板２３は、第２の樹脂ブロック２５の配線パターンを介して電気的に接続されている。   As shown in FIGS. 7A and 7B, the composite electronic component 20 of this embodiment has a resin multilayer substrate 21, first and second multilayer wiring substrates 22, 23, and a wiring pattern. First and second resin blocks 24 and 25, and the resin multilayer substrate 21, the first and second multilayer wiring substrates 22 and 23, and the first and second resin blocks 24 and 25 have the same height, respectively. And are integrally connected to each other. That is, the first multilayer wiring board 22 and the second multilayer wiring board 23 are electrically connected to each other via the wiring pattern of the first resin block 24. The resin multilayer substrate 21 and the second multilayer wiring substrate 23 are electrically connected via the wiring pattern of the second resin block 25.

樹脂多層基板２１は、図７の（ａ）、（ｂ）に示すように第１の実施形態の樹脂多層基板１０に準じて構成され、複数の樹脂層が積層されてなる樹脂積層体２１Ａと、この樹脂積層体２１Ａに内蔵されたチップ型電子部品２１Ｂと、を備えている。樹脂積層体２１Ａ内の配線パターン２１Ｃは、チップ型電子部品２１Ｂの左側でその上面よりやや下方に配置され、右端がチップ型電子部品２１Ｂの左側の外部電極２１Ｄに対して半田を介することなく電気的に直に接続され、左端が樹脂積層体２１Ａの左側面に露出している。また、第１、第２の多層配線基板２２、２３は、樹脂多層基板２１の樹脂積層体２１Ａと同様に、それぞれの絶縁層が熱硬化性樹脂によって形成されている。また、第１、第２の多層配線基板２２、２３は、それぞれの下面にそれぞれ外部端子電極２２Ｆ、２３Ｆが形成されている以外はいずれも第２の実施形態に用いられたものに準じて構成されている。   The resin multilayer substrate 21 is configured according to the resin multilayer substrate 10 of the first embodiment as shown in FIGS. 7A and 7B, and a resin laminate 21A formed by laminating a plurality of resin layers; A chip-type electronic component 21B built in the resin laminate 21A. The wiring pattern 21C in the resin laminate 21A is disposed on the left side of the chip-type electronic component 21B slightly below the upper surface, and the right end is electrically connected to the external electrode 21D on the left side of the chip-type electronic component 21B without soldering. The left end is exposed on the left side of the resin laminate 21A. In addition, in the first and second multilayer wiring boards 22 and 23, as in the resin laminate 21A of the resin multilayer board 21, the respective insulating layers are formed of a thermosetting resin. The first and second multilayer wiring boards 22 and 23 are configured in accordance with those used in the second embodiment except that the external terminal electrodes 22F and 23F are formed on the lower surfaces of the first and second multilayer wiring boards 22 and 23, respectively. Has been.

而して、第１の樹脂ブロック２４は、図７の（ａ）、（ｂ）に示すように、複数の絶縁層（例えば、樹脂プリプレグシート）が積層された積層体２４Ａと、積層体２４Ａ内の所定の絶縁層に面内導体として一側面から他側面に渡って形成された接続用導体２４Ｂと、を有し、接続用導体２４Ｂが積層体の両側面に露呈し、両隣の第１の多層配線基板２２と第２の多層配線基板２３とを接続するインターフェースとして形成されている。接続用導体２４Ｂは、所定のパターンを有する面内導体として形成されている。また、例えば同図の（ｂ）に示すように、第１の多層配線基板２２の第１の樹脂ブロック２４との接続面には必要に応じて側面導体２２Ｆが形成され、第２の多層配線基板２３の第１の樹脂ブロック２４との接続面にも必要に応じて側面導体２３Ｈが形成されている。従って、第１の樹脂ブロック２４の接続用導体２４Ｂと第１の多層配線基板２２の面内導体２２Ｃの間あるいは第２の多層配線基板２３の面内導体２３Ｄとの間に段差があっても、側面導体２２Ｆ、２３Ｈを介して接続用導体２４Ｂと電気的に接続することができ、もって第１の多層配線基板２２と第２の多層配線基板２３とを第１の樹脂ブロック２４を介して電気的に確実に接続することができる。   Thus, as shown in FIGS. 7A and 7B, the first resin block 24 includes a laminate 24A in which a plurality of insulating layers (for example, resin prepreg sheets) are laminated, and a laminate 24A. A connecting conductor 24B formed from one side surface to the other side surface as an in-plane conductor on the predetermined insulating layer, and the connecting conductor 24B is exposed on both side surfaces of the multilayer body. The multilayer wiring board 22 and the second multilayer wiring board 23 are formed as an interface. The connection conductor 24B is formed as an in-plane conductor having a predetermined pattern. For example, as shown in FIG. 4B, side conductors 22F are formed on the connection surface of the first multilayer wiring board 22 with the first resin block 24 as necessary, so that the second multilayer wiring is formed. A side conductor 23H is also formed on the connection surface of the substrate 23 with the first resin block 24 as necessary. Therefore, even if there is a step between the connecting conductor 24B of the first resin block 24 and the in-plane conductor 22C of the first multilayer wiring board 22 or between the in-plane conductor 23D of the second multilayer wiring board 23. The first and second multilayer wiring boards 22 and 23 can be electrically connected to the connecting conductor 24B via the side conductors 22F and 23H. Electrically reliable connection can be achieved.

図７の（ａ）、（ｂ）に示すように、第２の樹脂ブロック２５は第１の樹脂ブロック２４に準じて構成され、積層体２５Ａの両側面から樹脂多層基板２１の配線パターン２１Ｃに対応する接続用導体２５Ｂが露出している。この接続用導体２５Ｂは、樹脂多層基板２１の配線パターン２１Ｃと第２の多層配線基板２３の面内導体２３Ｄとを接続している。   As shown in FIGS. 7A and 7B, the second resin block 25 is configured according to the first resin block 24, and the wiring pattern 21 </ b> C of the resin multilayer substrate 21 is formed from both side surfaces of the laminate 25 </ b> A. The corresponding connecting conductor 25B is exposed. The connection conductor 25B connects the wiring pattern 21C of the resin multilayer substrate 21 and the in-plane conductor 23D of the second multilayer wiring substrate 23.

本実施形態の複合型電子部品２０を作製する場合には、まず、樹脂多層基板２１、第１、第２の多層配線基板２２、２３及び第１、第２の樹脂ブロック２４、２５をそれぞれ作製する。これらの側面はいずれも実質的に同一大きさに形成されている。樹脂多層基板２１及び第１、第２の多層配線基板２２、２３はいずれも熱硬化樹脂からなる基板であり、第１、第２の樹脂ブロック２４、２５は半硬化状態の熱硬化性樹脂によって形成されている。これらの樹脂多層基板２１、第１、第２の多層配線基板２２、２３及び第１、第２の樹脂ブロック２４、２５を、例えば図７の（ａ）に示すように剥離自在なシート上に一列に並べて配列した後、これらの長手方向の両側面及び上下両面をそれぞれ拘束した状態で、接合用の第１、第２の樹脂ブロック２４、２５の硬化性樹脂が硬化する温度まで加熱すると共に残りの両側面から所定の圧力を加え、これらを熱圧着して一体化した後、冷却することによって複合型電子部品２０を得ることができる。そして、複合型電子部品２０を所定の回路基板（図示せず）に実装する場合には、複合型電子部品２０からシートを剥離し、所定の回路基板に半田付けにより実装する。   When the composite electronic component 20 of this embodiment is manufactured, first, the resin multilayer substrate 21, the first and second multilayer wiring substrates 22, 23, and the first and second resin blocks 24, 25 are respectively manufactured. To do. All of these side surfaces are formed in substantially the same size. The resin multilayer substrate 21 and the first and second multilayer wiring substrates 22 and 23 are both substrates made of thermosetting resin, and the first and second resin blocks 24 and 25 are made of semi-cured thermosetting resin. Is formed. The resin multilayer substrate 21, the first and second multilayer wiring substrates 22, 23 and the first and second resin blocks 24, 25 are placed on a peelable sheet as shown in FIG. After being arranged in a line, while heating both sides and upper and lower surfaces in the longitudinal direction, the heating is performed to a temperature at which the curable resins of the first and second resin blocks 24 and 25 for bonding are cured. The composite electronic component 20 can be obtained by applying a predetermined pressure from the remaining both side surfaces, thermocompressing and integrating them, and then cooling. When the composite electronic component 20 is mounted on a predetermined circuit board (not shown), the sheet is peeled off from the composite electronic component 20 and mounted on the predetermined circuit board by soldering.

以上説明したように本実施形態によれば、樹脂多層基板２１の配線パターン２１Ｃをチップ型電子部品２１Ｂの高さの範囲内で第２の樹脂ブロック２５の接続用２５Ｂの高さに合わせる自由度があり、第２の実施形態と同様の作用効果を期することができる。しかも、複合型電子部品２０に付与する機能に応じて、樹脂多層基板２１と第１、第２の多層配線基板２２、２３及び第１、第２の樹脂ブロック２４、２５等の各種の基板とを適宜組み合わせることができる。   As described above, according to the present embodiment, the degree of freedom in which the wiring pattern 21C of the resin multilayer substrate 21 is adjusted to the height of the connection 25B of the second resin block 25 within the height range of the chip-type electronic component 21B. Therefore, the same effects as those of the second embodiment can be expected. In addition, depending on the function to be given to the composite electronic component 20, various types of substrates such as the resin multilayer substrate 21, the first and second multilayer wiring substrates 22, 23, and the first and second resin blocks 24, 25, etc. Can be combined as appropriate.

本実施形態では、それぞれ同一高さに形成された樹脂多層基板２１、第１の多層配線基板２２及び第２の多層配線基板２３がそれぞれ第１、第２の樹脂ブロック２４、２５を介して電気的に接続されて一体化した複合型電子部品２０について説明した。しかし、本発明の複合型電子部品では、例えば図８、図９に示すように、樹脂多層基板２１、第１の多層配線基板２２及び第２の多層配線基板２３の少なくともいずれか２つを必要に応じて適宜選択して、選択された２つを第１の樹脂ブロック２４または第２の樹脂ブロック２５を介して互いに電気的に接続したものであっても良い。そこで、本実施形態と同一または相当部分には同一符号を付してその変形例について説明する。   In the present embodiment, the resin multilayer substrate 21, the first multilayer wiring substrate 22, and the second multilayer wiring substrate 23 that are formed at the same height are electrically connected via the first and second resin blocks 24 and 25, respectively. The composite electronic component 20 that is integrally connected and integrated has been described. However, in the composite electronic component of the present invention, for example, as shown in FIGS. 8 and 9, at least any two of the resin multilayer substrate 21, the first multilayer wiring substrate 22, and the second multilayer wiring substrate 23 are required. The two selected may be electrically connected to each other via the first resin block 24 or the second resin block 25 as appropriate. Therefore, the same or corresponding parts as those in the present embodiment are denoted by the same reference numerals, and modifications thereof will be described.

第１の変形例の複合型電子部品２０Ａは、図８に示すように、樹脂多層基板２１と、第１の多層配線基板２２と、これら両者を互いに電気的に接続する第２の樹脂ブロック２５と、を備え、その他は図７に示す複合型電子部品２０に準じて構成されている。樹脂多層基板２１内のチップ型電子部品２１Ｂがコイル成分を含む場合には、その配線部分を第１の多層配線基板２２と独立させて、樹脂多層基板２１の側方に第２の樹脂ブロック２５を介して設けることで、コイル成分を含むチップ型電子部品２１Ｂの上下に配線パターンが形成されておらず、更にその周囲が樹脂積層体２１Ａで覆われているため、第２の実施形態と同様に、コイル成分に基づく磁界は第１の多層配線基板２２の配線パターン２２Ｂの影響を受け難い複合型電子部品２０Ａを得ることができる。また、樹脂多層基板２１の配線パターン２１Ｃは、第１の多層配線基板２２の配線パターン２２Ｂに合わせてチップ型電子部品２１Ｂの高さの範囲内で適宜設定することができるため、第３の実施形態と同様の作用効果を期することができる。   As shown in FIG. 8, a composite electronic component 20A according to the first modification includes a resin multilayer substrate 21, a first multilayer wiring substrate 22, and a second resin block 25 that electrically connects them to each other. The others are configured according to the composite electronic component 20 shown in FIG. When the chip-type electronic component 21 </ b> B in the resin multilayer substrate 21 includes a coil component, the wiring portion is made independent of the first multilayer wiring substrate 22, and the second resin block 25 is formed on the side of the resin multilayer substrate 21. Since the wiring pattern is not formed above and below the chip-type electronic component 21B including the coil component, and the periphery thereof is covered with the resin laminate 21A, the same as in the second embodiment. In addition, it is possible to obtain the composite electronic component 20 </ b> A in which the magnetic field based on the coil component is not easily affected by the wiring pattern 22 </ b> B of the first multilayer wiring board 22. Further, since the wiring pattern 21C of the resin multilayer substrate 21 can be set as appropriate within the height range of the chip-type electronic component 21B in accordance with the wiring pattern 22B of the first multilayer wiring substrate 22, the third embodiment The same effect as the form can be expected.

第２の変形例の複合型電子部品２０Ｂは、図９に示すように、樹脂多層基板２１と、第２の多層配線基板２３と、これら両者２１、２３を互いに電気的に接続する第２の樹脂ブロック２５と、を備え、その他は図７に示す複合型電子部品２０に準じて構成されている。チップ型電子部品がコイル成分を含む場合には、コイル成分を含むチップ型電子部品を樹脂多層基板２１内のチップ型電子部品２１Ｂとして構成し、第２の多層配線基板２３内からコイル成分を含むチップ型電子部品を省くことができる。従って、コイル成分を含むチップ型電子部品を樹脂多層基板２１として独立させることで、コイル成分を含むチップ型電子部品の上下に配線パターンが形成されておらず、更にその周囲が樹脂積層体２１Ａで覆われているため、第２の実施形態と同様に、コイル成分に基づく磁界は第２の多層配線基板２３の配線パターン２３Ｃの影響を受け難くなり、信頼性の高い複合型電子部品１０Ｈを得ることができる。この変形例においても第３の実施形態と同様の作用効果を期することができる。   As shown in FIG. 9, the composite electronic component 20 </ b> B of the second modified example includes a resin multilayer substrate 21, a second multilayer wiring substrate 23, and a second one that electrically connects the two and 21, 23 to each other. A resin block 25 is provided, and the others are configured according to the composite electronic component 20 shown in FIG. When the chip-type electronic component includes a coil component, the chip-type electronic component including the coil component is configured as a chip-type electronic component 21B in the resin multilayer substrate 21 and includes the coil component from within the second multilayer wiring substrate 23. Chip-type electronic components can be omitted. Therefore, by making the chip-type electronic component including the coil component independent as the resin multilayer substrate 21, wiring patterns are not formed above and below the chip-type electronic component including the coil component, and the periphery thereof is the resin laminate 21A. Since it is covered, similarly to the second embodiment, the magnetic field based on the coil component is not easily affected by the wiring pattern 23C of the second multilayer wiring board 23, and a highly reliable composite electronic component 10H is obtained. be able to. Also in this modified example, the same effect as the third embodiment can be expected.

尚、本発明は上記各実施形態に何等制限されるものではない。本発明の樹脂多層基板は、基本的には、複数の樹脂層が積層され且つ配線パターンを有する樹脂積層体と、この樹脂積層体に内蔵され且つ側面に外部電極を有するチップ型電子部品と、を備え、上記チップ型電子部品の両主面の間で上記配線パターンと少なくとも一方の上記外部電極とが電気的に接続されているものであれば良い。チップ型電子部品は、両側面に外部電極を有するものに限らず、一側面にのみ外部電極があるもの、一側面と一端面にあるもの等、側面や端面に対でなく形成されているものであっても良い。そして、これを基本構造として、例えば、第１の多層配線基板及び／または第２の多層配線基板を含めて樹脂多層基板を構成しても良く、またそれぞれの基板は複数個あっても良く、更に、各基板がそれぞれ異なる材料あるいは異なる性質を有するものであっても良い。また、本発明の複合型電子部品は、機能を異にする、樹脂多層基板、第１、第２の多層配線基板の少なくともいずれか２つを備え、これらが互いに配線パターンを有する樹脂ブロックを介して電気的に接続されて同一平面上に配置されたものであれば良い。   The present invention is not limited to the above embodiments. The resin multilayer substrate of the present invention basically includes a resin laminate in which a plurality of resin layers are laminated and has a wiring pattern, a chip-type electronic component that is built in the resin laminate and has an external electrode on a side surface, Provided that the wiring pattern and at least one of the external electrodes are electrically connected between both main surfaces of the chip-type electronic component. Chip-type electronic components are not limited to those having external electrodes on both side surfaces, but have external electrodes only on one side surface, those on one side surface and one end surface, etc. It may be. And as a basic structure, for example, a resin multilayer substrate may be configured including the first multilayer wiring substrate and / or the second multilayer wiring substrate, and there may be a plurality of each substrate. Further, each substrate may have different materials or different properties. In addition, the composite electronic component of the present invention includes at least any two of a resin multilayer board and first and second multilayer wiring boards having different functions, and these are disposed through a resin block having a wiring pattern. As long as they are electrically connected and arranged on the same plane.

本発明は、例えば携帯電話等の移動体通信装置や電子機器に用いられる樹脂多層基板、複合型電子部品及びこれらの製造方法に好適に用いることができる。   INDUSTRIAL APPLICABILITY The present invention can be suitably used for, for example, a resin multilayer substrate used in mobile communication devices such as mobile phones and electronic devices, composite electronic components, and methods for manufacturing these.

（ａ）〜（ｃ）はそれぞれ本発明の樹脂多層基板の一実施形態を示す断面図である。(A)-(c) is sectional drawing which shows one Embodiment of the resin multilayer substrate of this invention, respectively. （ａ）〜（ｅ）はそれぞれ図１の（ａ）に示す樹脂多層基板の製造方法の一実施形態を工程順に示す断面図である。(A)-(e) is sectional drawing which shows one Embodiment of the manufacturing method of the resin multilayer substrate shown to (a) of FIG. 1 in order of a process, respectively. （ａ）、（ｂ）はそれぞれ本発明の樹脂多層基板の他の実施形態を示す図で、（ａ）はその断面図、（ｂ）は（ａ）の一部を拡大して示す断面図である。(A), (b) is a figure which shows other embodiment of the resin multilayer substrate of this invention, respectively, (a) is the sectional drawing, (b) is sectional drawing which expands and shows a part of (a) It is. （ａ）〜（ｈ）はそれぞれ図３に示す樹脂多層基板の製造方法を工程順に示す断面図である。(A)-(h) is sectional drawing which shows the manufacturing method of the resin multilayer substrate shown in FIG. 3 in order of a process, respectively. 本発明の樹脂多層基板の更に他の実施形態を示す断面図である。It is sectional drawing which shows other embodiment of the resin multilayer substrate of this invention. 本発明の樹脂多層基板の更に他の実施形態を示す断面図である。It is sectional drawing which shows other embodiment of the resin multilayer substrate of this invention. （ａ）、（ｂ）はそれぞれ本発明の複合型電子部品の一実施形態を示す図で、（ａ）はその製造工程の要部を示す斜視図、（ｂ）は（ａ）に示す製造方法によって作製された複合型電子部品を示す断面図である。(A), (b) is a figure which shows one Embodiment of the composite type electronic component of this invention, respectively, (a) is a perspective view which shows the principal part of the manufacturing process, (b) is the manufacture shown to (a). It is sectional drawing which shows the composite type electronic component produced by the method. 本発明の複合型電子部品の他の実施形態を示す断面図である。It is sectional drawing which shows other embodiment of the composite type electronic component of this invention. 本発明の複合型電子部品の更に他の実施形態を示す断面図である。It is sectional drawing which shows other embodiment of the composite type electronic component of this invention.

符号の説明Explanation of symbols

１０、１０Ａ、１０Ｂ、１０Ｃ 樹脂多層基板
１１ 樹脂積層体
１１Ａ 配線パターン
１２、２１Ｂ チップ型電子部品
１２Ａ 外部電極
１３ 第１の多層配線基板
１４ 第２の多層配線基板
１４Ａ 第２のチップ型電子部品（電子部品）
２０、２０Ａ、２０Ｂ 複合型電子部品
２１ 樹脂多層基板
２１Ａ 樹脂積層体
２１Ｂ チップ型電子部品
２１Ｃ 配線パターン
２１Ｄ 外部電極
２２ 第１の多層配線基板
２３ 第２の多層配線基板
２４、２５ 樹脂ブロック
２４Ｂ、２４Ｂ 配線パターン 10, 10A, 10B, 10C Resin multilayer substrate 11 Resin laminate 11A Wiring pattern 12, 21B Chip electronic component 12A External electrode 13 First multilayer wiring substrate 14 Second multilayer wiring substrate 14A Second chip electronic component ( Electronic components)
20, 20A, 20B Composite electronic component 21 Resin multilayer substrate 21A Resin laminate 21B Chip electronic component 21C Wiring pattern 21D External electrode 22 First multilayer wiring substrate 23 Second multilayer wiring substrate 24, 25 Resin block 24B, 24B Wiring pattern

Claims (12)

複数の樹脂層が積層され且つ配線パターンを有する樹脂積層体と、この樹脂積層体に内蔵され且つ側面に外部電極を有するチップ型電子部品と、を備え、上記チップ型電子部品の両主面の間で上記配線パターンと上記外部電極の側面とが電気的に接続されていることを特徴とする樹脂多層基板。   A resin laminate having a plurality of resin layers laminated and having a wiring pattern, and a chip-type electronic component built in the resin laminate and having an external electrode on a side surface thereof, on both main surfaces of the chip-type electronic component A resin multilayer substrate, wherein the wiring pattern and the side surface of the external electrode are electrically connected to each other. 上記チップ型電子部品は、両側面に上記外部電極を備え、上記外部電極のうちの一方の外部電極は、他方の外部電極とは異なる高さに配置された上記配線パターンと電気的に接続されていることを特徴とする請求項１に記載の樹脂多層基板。   The chip-type electronic component includes the external electrodes on both side surfaces, and one of the external electrodes is electrically connected to the wiring pattern disposed at a different height from the other external electrode. The resin multilayer substrate according to claim 1, wherein: 上記外部電極のうちの一方の外部電極は、上記チップ型電子部品の一方の主面において上記配線パターンと電気的に接続されていることを特徴とする請求項１に記載の樹脂多層基板。   2. The resin multilayer substrate according to claim 1, wherein one of the external electrodes is electrically connected to the wiring pattern on one main surface of the chip-type electronic component. 上記樹脂積層体は、更に第１の多層配線基板及び／または電子部品を有する第２の多層配線基板を内蔵し、上記チップ型電子部品は、上記配線パターンを介して第１の多層配線基板及び／または第２の多層配線基板に電気的に接続されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の樹脂多層基板。   The resin laminate further incorporates a first multilayer wiring board and / or a second multilayer wiring board having an electronic component, and the chip-type electronic component is connected to the first multilayer wiring board and the first multilayer wiring board via the wiring pattern. 4. The resin multilayer substrate according to claim 1, wherein the resin multilayer substrate is electrically connected to the second multilayer wiring substrate. 5. 表面に配線パターンを有する回路基板に実装する構造を備えたことを特徴とする請求項１〜請求項４のいずれか１項に記載の樹脂多層基板。   The resin multilayer substrate according to any one of claims 1 to 4, further comprising a structure for mounting on a circuit board having a wiring pattern on a surface thereof. 請求項１〜請求項３のいずれか１項に記載の樹脂多層基板と、
第１の多層配線基板及び／または電子部品を有する第２の多層配線基板と、
これら３つの基板のうちいずれか２つの基板を互いに電気的に接続する配線パターンを有する少なくとも一つの樹脂ブロックと、を備えた
ことを特徴とする複合型電子部品。 The resin multilayer substrate according to any one of claims 1 to 3,
A second multilayer wiring board having a first multilayer wiring board and / or an electronic component;
A composite electronic component comprising: at least one resin block having a wiring pattern that electrically connects any two of the three substrates to each other. 支持体上に側面に外部電極を有するチップ型電子部品を配置する第１の工程と、
上記外部電極を、その側面の一部が露出するように半硬化状態の樹脂で封止し、上記樹脂を硬化させて第１の硬化樹脂層を形成する第２の工程と、
上記第１の硬化樹脂層上に配線パターンを形成する第３の工程と、
上記チップ型電子部品の残余の側面及び上記配線パターンを覆うように半硬化状態の樹脂で封止し、上記樹脂を硬化させて第２の硬化樹脂層を形成する第４の工程と、を備えた
ことを特徴とする樹脂多層基板の製造方法。 A first step of disposing a chip-type electronic component having an external electrode on a side surface on a support;
A second step of sealing the external electrode with a semi-cured resin so that a part of its side surface is exposed, and curing the resin to form a first cured resin layer;
A third step of forming a wiring pattern on the first cured resin layer;
Sealing with a semi-cured resin so as to cover the remaining side surface of the chip-type electronic component and the wiring pattern, and curing the resin to form a second cured resin layer. A method for producing a resin multilayer substrate, comprising: 支持体上に側面に外部電極を有するチップ型電子部品を配置する第１の工程と、
上記外部電極を、その側面に一部が露出するように半硬化状態の樹脂で封止して第１の樹脂層を形成する第２の工程と、
上記第１の樹脂層上に配線パターンを形成する第３の工程と、
上記チップ型電子部品の残余の側面及び上記配線パターンを覆うように半硬化状態の樹脂で封止して第２の樹脂層を形成し、上記第１、第２の樹脂層を同時に硬化させて第１、第２の硬化樹脂層を形成する第４の工程と、を備えた
ことを特徴とする樹脂多層基板の製造方法。 A first step of disposing a chip-type electronic component having an external electrode on a side surface on a support;
A second step of forming the first resin layer by sealing the external electrode with a semi-cured resin so that a part of the external electrode is exposed on the side surface;
A third step of forming a wiring pattern on the first resin layer;
A second resin layer is formed by sealing with a semi-cured resin so as to cover the remaining side surface of the chip-type electronic component and the wiring pattern, and the first and second resin layers are simultaneously cured. And a fourth step of forming first and second cured resin layers. A method for producing a resin multilayer substrate, comprising: 上記支持体を剥離する第５の工程を備えたことを特徴とする請求項７または請求項８に記載の樹脂多層基板の製造方法。   The method for producing a resin multilayer substrate according to claim 7 or 8, further comprising a fifth step of peeling the support. 上記支持体が表面に配線パターンを有する回路基板であることを特徴とする請求項７または請求項８に記載の樹脂多層基板の製造方法。   The method for producing a resin multilayer substrate according to claim 7 or 8, wherein the support is a circuit board having a wiring pattern on a surface thereof. 上記第１の工程では、更に、第１の多層配線基板、及び／または電子部品を有する第２の多層配線基板を配置することを特徴とする請求項７〜請求項８のいずれか１項に記載の樹脂多層基板の製造方法。   9. The method according to claim 7, further comprising disposing a first multilayer wiring board and / or a second multilayer wiring board having an electronic component in the first step. The manufacturing method of the resin multilayer substrate of description. 請求項１〜請求項３のいずれか１項に記載の樹脂多層基板と、第１の多層配線基板、及び／または電子部品を有する第２の多層配線基板と、これら３つの基板のいずれか２つの基板を互いに電気的に接続する配線パターンを有する少なくとも一つの樹脂ブロックと、をそれぞれ並べて配置する工程と、
上記樹脂多層基板、上記第１の多層配線基板、及び／または上記第２の多層配線基板のいずれか２つの間に上記樹脂ブロックを配置して圧着することにより上記配線パターンを介して互いに電気的に接続する工程と、を備えた
ことを特徴とする複合型電子部品の製造方法。 The resin multilayer substrate according to any one of claims 1 to 3, the first multilayer wiring substrate, and / or the second multilayer wiring substrate having an electronic component, and any two of these three substrates A step of arranging and arranging at least one resin block having a wiring pattern for electrically connecting two substrates to each other;
The resin block is placed between any two of the resin multilayer substrate, the first multilayer wiring substrate, and / or the second multilayer wiring substrate, and is bonded to each other through the wiring pattern. A method of manufacturing a composite electronic component, comprising the step of:
JP2006129687A 2006-05-08 2006-05-08 Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component Pending JP2007305631A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006129687A JP2007305631A (en) 2006-05-08 2006-05-08 Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006129687A JP2007305631A (en) 2006-05-08 2006-05-08 Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component

Publications (1)

Publication Number Publication Date
JP2007305631A true JP2007305631A (en) 2007-11-22

Family

ID=38839348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006129687A Pending JP2007305631A (en) 2006-05-08 2006-05-08 Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component

Country Status (1)

Country Link
JP (1) JP2007305631A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072279A (en) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd Manufacturing method of wiring board with components incorporated therein

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072279A (en) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd Manufacturing method of wiring board with components incorporated therein

Similar Documents

Publication Publication Date Title
JP4453702B2 (en) COMPOSITE ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF
JP4310467B2 (en) Composite multilayer substrate and manufacturing method thereof
JP4111239B2 (en) Composite ceramic substrate
JPH06291216A (en) Substrate and ceramic package
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
WO2011030542A2 (en) Electronic part module and method for producing same
WO2005071744A1 (en) Multilayer electronic part and structure for mounting multilayer electronic part
EP1776002B1 (en) Composite electronic component and method for manufacturing the same
JP4752612B2 (en) Manufacturing method of circuit board with protruding electrode
JP5192865B2 (en) Manufacturing method of wiring board with built-in components
JP2012064600A (en) Multilayer substrate and method of manufacturing the same
JP4158798B2 (en) Composite ceramic substrate
JP2006128229A (en) Composite multilayer substrate
JP2005026573A (en) Manufacturing method of module with built-in component
JP2001274555A (en) Printed wiring board, blank board for printed wiring, semiconductor device, manufacturing method for printed wiring board and manufacturing method for semiconductor device
JP2006196857A (en) Composite circuit substrate with case and manufacturing method thereof
JP2004056115A (en) Multilayer wiring board
WO2005101934A1 (en) Composite electronic component and method for producing the same
JP2005235807A (en) Stacked electronic component and its manufacturing method
JP2007305631A (en) Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component
JP2006173389A (en) Method of manufacturing circuit board mounted with surface-mounting component
JP4558004B2 (en) Electronic components, shield covers, mother boards for multi-cavity, wiring boards and electronic equipment
JP2006049457A (en) Wiring board with built-in parts and manufacturing method thereof
JP2008135483A (en) Substrate incorporating electronic component and its manufacturing method
KR100828925B1 (en) Hybrid electronic component and method for manufacturing the same