JP2007304560A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2007304560A JP2007304560A JP2007024075A JP2007024075A JP2007304560A JP 2007304560 A JP2007304560 A JP 2007304560A JP 2007024075 A JP2007024075 A JP 2007024075A JP 2007024075 A JP2007024075 A JP 2007024075A JP 2007304560 A JP2007304560 A JP 2007304560A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- liquid crystal
- black
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、高コントラスト表示及び良好な動画表示性能を有する液晶表示装置に関するものである。 The present invention relates to a liquid crystal display device having high contrast display and good moving image display performance.
近年、液晶テレビの実用化が進み、動画表示性能の改善が要望されている。動画表示性能の改善方法として、黒電圧駆動方式がある。黒電圧方式は、垂直同期信号に同期した横帯状の黒表示部を表示画面の上部から下部に向って移動される。バックライトは常時点灯状態である。横帯状の黒表示部を表示画面の上部から下部に向って移動されることにより、画像表示は間欠表示となる（例えば、特許文献１参照）。 In recent years, liquid crystal televisions have been put into practical use, and improvement in moving image display performance has been demanded. As a method for improving the moving image display performance, there is a black voltage driving method. In the black voltage method, a horizontal band-shaped black display portion synchronized with a vertical synchronization signal is moved from the upper part to the lower part of the display screen. The backlight is always on. By moving the horizontal band-like black display portion from the upper part to the lower part of the display screen, the image display becomes intermittent display (see, for example, Patent Document 1).
この黒電圧駆動は、動画表示においてＣＲＴに近いインパルス型の輝度応答を擬似的に作り出すことから、観察者の視覚に生じる網膜残像をクリアして物体の動きを滑らかに見せるために有効である。 Since this black voltage drive artificially creates an impulse-type luminance response close to a CRT in moving image display, it is effective for clearing the retinal afterimage generated in the viewer's vision and making the movement of the object appear smooth.
また、映像信号書き込み走査期間と補助信号を印加する補助信号書き込み走査期間とを有し、映像信号書き込み走査期間と補助信号書き込み走査期間とで異なるコモン電圧を印加し、ソ−スドライバの耐圧を増加させてソ−ス信号の電圧範囲を広げなくても、コモン電圧によって補助信号書き込み走査期間に液晶容量に印加される電圧Ｖｌｃの範囲を広げて液晶の応答速度を速くする液晶表示装置が提案されている（例えば、特許文献２参照）。
上記したように表示画面に黒表示部を挿入することにより、動画表示性能は良好となる。特に黒表示部が表示画面に占める割合が大きいほど、動画表示性能は改善される。 As described above, the moving image display performance is improved by inserting the black display portion into the display screen. In particular, the larger the proportion of the black display portion in the display screen, the better the moving image display performance.
しかし、従来の駆動方法では、バックライトは常時点灯している。したがって、表示画面に挿入された黒表示部においても、光漏れが発生する。そのため、表示コントラストが低下するという問題点がある。 However, in the conventional driving method, the backlight is always on. Therefore, light leakage also occurs in the black display portion inserted in the display screen. Therefore, there is a problem that display contrast is lowered.
また、黒表示部に入射するバックライトからの光は利用されないから、光利用効率は低下するという問題点がある。 In addition, since the light from the backlight incident on the black display portion is not used, there is a problem that the light use efficiency is lowered.
以上のことから、従来の黒表示部の挿入による駆動方法では、動画表示性能は改善するが、コントラストが低下し、光利用効率も低下して消費電力が低下するという問題点がある。 From the above, the driving method using the conventional black display portion improves the moving image display performance, but has a problem that the contrast is lowered, the light utilization efficiency is lowered, and the power consumption is lowered.
そこで本発明は、優れた表示コントラストを実現して動画視認性が向上する液晶表示装置を提供する。 Therefore, the present invention provides a liquid crystal display device that realizes excellent display contrast and improves moving image visibility.
本発明は、複数本のソース信号線と複数本のゲート信号線とが互いに直交するように配線され、前記ソース信号線と前記ゲート信号線とが交差する近傍に画素スイッチング素子が形成されることにより、複数の画素がマトリックス状に配されて表示領域が形成されたアレイ基板と、前記アレイ基板に液晶層を挟んで配された対向電極を有する対向基板と、を含む液晶表示パネルを有する液晶表示装置において、
（１）１フレーム中における第１の期間に黒電圧を前記各画素に書き込み、（２）前記１フレーム中における前記第１の期間後の第２の期間に映像信号を前記各画素に書き込む映像表示制御部と、
（１）前記第１の期間においてコモン電圧ＶｍＨを前記対向電極に印加し、次の前記第２の期間においてコモン電圧ＶｃＨ（但し、ＶｍＨ＞ＶｃＨである）を印加し、（２）前記１フレームの次の１フレーム中の第１の期間においてコモン電圧ＶｍＬを前記対向電極に印加し、次の前記第２の期間においてコモン電圧ＶｃＬ（但し、ＶｍＬ＜ＶｃＬ＜ＶｃＨである）を印加するコモン電圧印加部と、
を有する液晶表示装置である。
In the present invention, a plurality of source signal lines and a plurality of gate signal lines are wired so as to be orthogonal to each other, and a pixel switching element is formed in the vicinity where the source signal lines and the gate signal lines intersect. Thus, a liquid crystal having a liquid crystal display panel including an array substrate on which a plurality of pixels are arranged in a matrix and a display region is formed, and a counter substrate having a counter electrode disposed on the array substrate with a liquid crystal layer interposed therebetween In the display device,
(1) A black voltage is written to each pixel in a first period in one frame, and (2) a video signal is written to each pixel in a second period after the first period in the one frame. A display control unit;
(1) A common voltage VmH is applied to the counter electrode in the first period, and a common voltage VcH (where VmH> VcH) is applied in the next second period, and (2) the one frame The common voltage VmL is applied to the counter electrode in the first period in the next one frame, and the common voltage VcL (provided that VmL <VcL <VcH) is applied in the second period. An application unit;
A liquid crystal display device having
また、本発明は、複数本のソース信号線と複数本のゲート信号線とが互いに直交するように配線され、前記ソース信号線と前記ゲート信号線とが交差する近傍に画素スイッチング素子が形成されることにより、複数の画素がマトリックス状に配されて表示領域が形成されたアレイ基板と、前記アレイ基板に液晶層を挟んで配された対向電極を有する対向基板と、を含む液晶表示パネルを有する液晶表示装置において、
（１）１フレーム中における第１の期間に黒電圧を前記各画素に書き込み、
（２）前記１フレーム中における前記第１の期間後の第２の期間に映像信号を前記各画素に書き込み、
（３）前記第１の期間に画素に印加する黒電圧の大きさは、前記第２の期間に前記画素に印加する映像信号の大きさにより決定する映像表示制御部と、
を有する液晶表示装置である。
Further, according to the present invention, a plurality of source signal lines and a plurality of gate signal lines are wired so as to be orthogonal to each other, and a pixel switching element is formed in the vicinity where the source signal line and the gate signal line intersect. A liquid crystal display panel comprising: an array substrate on which a plurality of pixels are arranged in a matrix and a display region is formed; and a counter substrate having a counter electrode that is disposed on the array substrate with a liquid crystal layer interposed therebetween. In a liquid crystal display device having
(1) A black voltage is written to each pixel in a first period in one frame;
(2) Write a video signal to each pixel in a second period after the first period in the one frame;
(3) A video display control unit that determines the magnitude of the black voltage applied to the pixel in the first period based on the magnitude of the video signal applied to the pixel in the second period;
A liquid crystal display device having
本発明によれば、優れた表示コントラストを実現して動画視認性が向上する。 According to the present invention, an excellent display contrast is realized, and moving image visibility is improved.
以下、本発明の一実施形態に係る液晶表示装置について図面を参照して説明する。 Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described with reference to the drawings.
（１）液晶表示装置の回路構成
図１は、本実施形態の液晶表示装置の回路構成を概略的に示す。
(1) Circuit Configuration of Liquid Crystal Display Device FIG. 1 schematically shows a circuit configuration of a liquid crystal display device of the present embodiment.
液晶表示装置は液晶表示パネル１９、液晶表示パネル１９を照明するバックライト１８、及び液晶表示パネル１９及びバックライト１８を制御するコントローラ回路１１、バックライト１８を駆動するバックライトドライバ回路１７を備える。
The liquid crystal display device includes a liquid
液晶表示パネル１９は一対の電極基板であるアレイ基板１５及び対向基板３６１間に液晶層３６４を挟持した構造である。液晶層３６４は、ＴＮ液晶、ＯＣＢモード（Ｏｐｔｉｃａｌｌｙ ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）液晶、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）液晶、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｅｄ）液晶が例示される（図３６参照）。
The liquid
アレイ基板１５は、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される複数の画素電極２３、複数の画素電極２３の行に沿って配置される複数のゲート信号線Ｇ（Ｇ１〜Ｇｍ）、複数の画素電極２３の列に沿って配置される複数のソース信号線Ｓ（Ｓ１〜Ｓｎ）を有する。また、アレイ基板１５には、ゲート信号線Ｇ及びソース信号線Ｓの交差位置近傍に配置された複数の画素スイッチング素子Ｑを有する。各画素スイッチング素子Ｑは例えば薄膜トランジスタからなり、薄膜トランジスタのゲートがゲート信号線Ｇに接続され、薄膜トランジスタのソースがソース信号線Ｓに、薄膜トランジスタのドレインが画素電極２３間に接続される。
The
対向基板３６１は、例えばガラス等の透明絶縁基板上に配置される赤（Ｒ）、緑（Ｇ）、青（Ｂ）の着色層からなるカラーフィルタ、及び複数の画素電極２３に対向してカラーフィルタ上に配置される対向電極３６２等を含む。なお、カラーフィルタは、アレイ基板１５の画素電極２３側に形成してもよい。カラーフィルタは、画素電極２３上または下層に形成される。
The
各画素電極２３及び対向電極３６２は例えばＩＴＯ等の透明電極材料からなり、互いに平行にラビング処理される配向膜でそれぞれ覆われ、画素電極２３及び対向電極３６２からの電界に対応した液晶分子配列に制御される液晶層３６４の一部である画素領域と共に画素１６を構成する（図３６を参照のこと）。なお、ＩＰＳ液晶表示パネルでは、対向電極３６２は、アレイ基板側に形成され、対向電極３６２とは、面状ではなく線状の信号線である。この信号線も電極としての機能を有し、この信号線と画素電極間に液晶分子が配されるため対向電極である。
Each
複数の液晶画素１６は各々画素電極２３及び対向電極間に液晶容量ＬＣを有する。そして、例えば前記容量部を行方向に接続し補助容量線とし、複数の補助容量線Ｃ１〜Ｃｍが各々対応行の液晶画素１６の画素電極２３に容量結合して補助容量Ｃｓを構成しても良い。
Each of the plurality of
液晶表示装置１１は、スイッチング素子Ｑを行単位に導通させるように複数のゲート信号線Ｇ１〜Ｇｍを順次駆動するゲートドライバ回路１２、各行のスイッチング素子Ｑが対応ゲート信号線Ｇの駆動によって導通する期間において画素電圧を複数のソース信号線Ｓ１〜Ｓｎにそれぞれ出力するソースドライバ回路１４を有する。また、液晶表示装置は、バックライト１８を駆動するバックライトドライブ回路１７を備える。
The liquid
図１の構成では、ゲートドライバ回路１２は、表示画面２０の片側に配置されている。ゲートドライバ回路１２はゲート信号線Ｇを順次選択する。図２では、ゲートドライバ回路１２は、表示画面２０の両側に配置されている。一方のゲートドライバ回路１２は、奇数（ＯＤＤ）番目のゲート信号線Ｇを選択する。他方のゲートドライバ回路１２は、偶数（ＥＶＥＮ）番目のゲート信号線Ｇを選択する。
In the configuration of FIG. 1, the
図１、図２の構成は、ソースドライバ回路１４とゲートドライバ回路１２を具備する構成である。しかし、ソースドライバ回路１２とゲートドライバ回路１２は、図３に図示するように１チップ化してもよい。図３のように、１チップ化することにより、ゲートドライバ回路機能とソースドライバ回路機能との同期が取りやすくなり、両回路の電源回路、ロジック回路などの共通部分を集約することにより、低コスト化が可能となる。
1 and 2 includes a
図３の構成では、ゲートソースドライバＩＣ３１の左右のゲートドライバ回路が形成されている。ゲートソースドライバＩＣの右側には、ゲート信号線Ｇ（ＯＤＤ）の２００出力分の出力回路が形成されている。ゲートソースドライバＩＣの左側には、ゲート信号線Ｇ（ＥＶＥＮ）の２００出力分の出力回路が形成されている。各出力回路にはゲート信号線Ｇが接続されている。また、各ゲート信号線Ｇは千鳥配置となっている。 In the configuration of FIG. 3, the left and right gate driver circuits of the gate source driver IC 31 are formed. On the right side of the gate source driver IC, an output circuit for 200 outputs of the gate signal line G (ODD) is formed. An output circuit for 200 outputs of the gate signal line G (EVEN) is formed on the left side of the gate source driver IC. A gate signal line G is connected to each output circuit. Each gate signal line G is staggered.
なお、ゲートソースドライバＩＣ３１は、ＩＣに限定するものではなく、ゲート信号線Ｇを選択する機能及びソース信号線Ｓに印加する映像信号（ソース信号）を発生できる機能などを有するものであればいずれ形態でもよい。例えば、ディスクリート部品の組み合わせによる回路でもよい。また、低温あるいは高温ポリシリコンプロセス技術などを用いて、画素１６のトランジスタＱと同時に作製してもよい。以上の事項はソースドライバ回路１４、ゲートドライバ回路１２、コントローラ回路１１にも適用される。
The gate
本発明の液晶表示装置では、図１、図２、図３の構成のいずれに限定するものではない。説明を容易にするため、本明細書では、図３のように構成されているとして説明を行う。なお、表示領域のドット数は、２４０ＲＧＢｘ４００ドットであるとする。また、ゲート信号線Ｇは１本毎に左右方向に引き出されているとする。 The liquid crystal display device of the present invention is not limited to any of the configurations shown in FIGS. For ease of explanation, the present specification will be described assuming that it is configured as shown in FIG. It is assumed that the number of dots in the display area is 240 RGB × 400 dots. Further, it is assumed that each gate signal line G is drawn out in the left-right direction.
図２９は図３のゲートソースドライバＩＣ３１のブロック図である。ＩＣ３１には、入力映像信号は、所定フレームレートのＲＧＢ映像信号、水平同期信号ＨＤ、垂直同期信号ＶＤが入力される。入力映像信号は、順次ラッチされラッチ回路１（２９８）に保持される。ラッチ回路１には、１画素行分のＲＧＢデータがラッチされる。次のＨＤにより、ラッチ回路１のデータはラッチ回路２にコピーされる。ラッチ回路２（２９８ｂ）のデータは、ＲＡＭ２９７に書き込まれる。ＲＡＭ２９７は、表示画面２０の１画面分をＲＧＢデータを保持する。
FIG. 29 is a block diagram of the gate
ＲＡＭ２９７の容量は、入力映像信号のフレームレートと、ソース信号線Ｓと接続される１Ｒ〜２４０Ｂ端子から出力される出力映像信号のフレームレートが同一の場合は、１画面分である。出力映像信号のフレームレートが入力映像信号のフレームレートの１．２５倍の時は、最低限、１画面分の画像データｘ１．２５倍が必要である。出力映像信号のフレームレートが入力映像信号のフレームレートの１．５倍の時は、最低限、１画面分の画像データｘ１．５倍が必要である。出力映像信号のフレームレートが入力映像信号のフレームレートの２倍の時は、最低限、２画面分の画像データが必要である。本発明のゲートソースドライバＩＣ３１では、変換するフレームレートに対応させて必要なＲＡＭ容量を内蔵している。
The capacity of the
図３４、図３５などで説明するガンマ回路２９４から、６ビットの電圧（Ｖ０〜Ｖ６３）が出力される。
A 6-bit voltage (V0 to V63) is output from the
ＲＡＭ２９７から、ＨＤ信号に同期して１画素行のデータが読み出される。電圧選択回路２９６は、ＲＡＭ２９６から読み出されたデータに対応してガンマ回路２９４の電圧から１つを選択する。選択された電圧は、出力アンプ回路２９５でアンプされ、ソース信号線Ｓ（１Ｒ〜２４０Ｂ）に出力される。なお、２９３は映像信号処理（制御）回路である。
Data of one pixel row is read from the
ゲートドライバ部２９２は、ゲート信号線Ｇのタイミング処理回路と、ゲート信号線Ｇの選択回路を有している。コモン信号部２９０はＶＣＯＭ信号を発生する。また、転移回路２９９の制御により、対向電極３６２に転移電圧を出力する。転移シーケンスなどに関しては図３８、図５２、図５３などで説明する。
The gate driver unit 292 includes a timing processing circuit for the gate signal line G and a selection circuit for the gate signal line G. The
電圧発生回路２９１は、本体からのバッテリー電圧Ｖｉｎから、必要な電圧（ＡＶＤＤ、ＤＶＤＤ、ＶＧＨ、ＶＧＬ）などを発生する。また、転移回路２９９で使用する転移電圧を発生する。ＤＶＤＤはコントローラ回路３００のロジック電圧であり、ＡＶＤＤはソースドライバ部２９３、コモン信号部２９０のアナログ電圧である。
The
コントローラ回路３００は、電圧発生回路２９１、ゲートドライバ部２９２、ソースドライバ部２９３、コモン信号部２９０、転移回路２９９のタイミング制御、動作を制御する制御回路である。１７はバックライトドライブ回路である。バックライトドライブ回路は図１、図４で説明するようにバックライト１８のオンオフ制御をする。また、図３９で説明する温度制御回路を有する。
The
（２）駆動方式の説明
図５は、基本的な本実施形態の液晶表示装置の駆動方法の概念を図示している。本実施形態では液晶表示パネル１９の動作とバックライト１８の動作とが同期をとって制御される。１フレーム（１画像を書き換え、画像表示する周期あるいは区分）は３つの動作区分に分離される。本明細書での１フレームとは、１画面を書き換える周期ではない。黒書込期間、映像書込期間、映像保持期間の１連の動作の周期が１フレームである。なお、理解を容易にするために、１フレーム（１Ｆ）は１／４を単位あるいは１フレームの１／２を単位として分割あるいは処理されるとする。（図４も参照）
（２−１）黒書込期間
１フレーム（１Ｆ）の最初の１Ｆ／４の期間（黒書込期間）は、黒電圧を書き込む期間である。表示画面２０には、画面上部から順次、黒電圧が印加される。なお、説明を容易にするため、最初の１Ｆ／４の期間に黒電圧（黒表示状態となる映像信号あるいは映像データ）を印加すると説明する。また、黒電圧と表現しているが、黒電圧もソース信号線Ｓを介して画素１６に書き込む映像信号である。
(2) Description of Driving Method FIG. 5 illustrates the concept of a driving method for the liquid crystal display device according to the present embodiment. In the present embodiment, the operation of the liquid
(2-1) Black Write Period The first 1F / 4 period (black write period) of one frame (1F) is a period during which black voltage is written. A black voltage is applied to the
黒電圧を印加するとは、液晶層３６４に液晶層の透過率が低くなる電圧を印加することである。液晶層３６４に印加される電圧は、対向電極３６２に印加されるコモン電圧と画素電極２３に印加される電圧で主として決められる。液晶は交流デバイスであるから、液晶層に印加される電圧の絶対値で、液晶層の透過率は決定される。したがって、黒電圧の大きさを変化するとは、コモン電圧が一定の場合は、画素電極２３に印加される映像信号としての黒電圧の変化させることである。画素電極２３に印加される映像信号が一定の場合は、コモン電圧を変化させることである。黒電圧の大きさは、コモン電圧と映像信号としての黒電圧で決定される。したがって、黒電圧を変化させるとは、コモン電圧と、映像信号としての黒電圧のいずれか一方を変化させればよい。黒書込期間に印加する黒電圧を第１の映像信号、映像書込期間に印加する映像信号を第２の映像信号と考えることもできる。
Applying a black voltage means applying a voltage to the
なお、液晶の透過率とは、偏光板の偏光特性との作用により画素に入射する光と、偏光板から出射する光の比率である。しかし、技術的には液晶層の配向状態が変化し、液晶の透過率が変化すると言う。 Note that the transmittance of the liquid crystal is a ratio of light incident on the pixel due to the action of the polarization characteristics of the polarizing plate and light emitted from the polarizing plate. However, technically, the alignment state of the liquid crystal layer changes and the transmittance of the liquid crystal changes.
黒書込期間ａは、映像書込期間ｂが開始されるまでの時間である。黒書込期間ａには、ソース信号線Ｓに黒電圧を出力し、画素１６に黒電圧を書き込んでいる期間（黒電圧書込期間）と、黒電圧を画素に書き込んでから保持している黒電圧保持期間（ブランキング期間を含む）が含まれる。黒電圧保持期間とは、黒書込終了した時点から開始される。 The black writing period “a” is the time until the video writing period “b” is started. In the black writing period a, a black voltage is output to the source signal line S, a black voltage is written to the pixel 16 (black voltage writing period), and a black voltage is written to the pixel and then held. A black voltage holding period (including a blanking period) is included. The black voltage holding period starts when black writing is completed.
黒電圧保持期間には、ゲートソースドライバＩＣ３１のソースドライバ部から、ソース信号線Ｓに所定電圧が出力される。所定電圧は、ＶＯＰＨとＶＯＰＬとの中間電位とすることが好ましい。実際には、所定電圧は、（ＶＯＰＨ−ＶＯＰＬ）／２−１（Ｖ）以上、（ＶＯＰＨ−ＶＯＰＬ）／２＋１（Ｖ）以下の電圧である。もしくは、所定電圧は、ソースドライバ部の電源電圧ＡＶＤＤの２０％以上８０％以下の電圧である。黒電圧保持期間に印加する電圧を保持電圧と呼ぶ。保持電圧が上記範囲以外では、画素リークが発生しやすく、好ましくない。 During the black voltage holding period, a predetermined voltage is output to the source signal line S from the source driver section of the gate source driver IC31. The predetermined voltage is preferably an intermediate potential between VOPH and VOPL. Actually, the predetermined voltage is a voltage not lower than (VOPH−VOPL) / 2-1 (V) and not higher than (VOPH−VOPL) / 2 + 1 (V). Alternatively, the predetermined voltage is a voltage that is 20% or more and 80% or less of the power supply voltage AVDD of the source driver unit. A voltage applied during the black voltage holding period is called a holding voltage. If the holding voltage is outside the above range, pixel leakage is likely to occur, which is not preferable.
上記所定の保持電圧は映像保持期間にも印加される。なお、保持電圧は、黒電圧保持期間と映像保持期間に印加されるが、黒電圧保持期間と映像保持期間では、ソース信号線Ｓは、ハイインピーダンスとしてもよい。つまり、ソースドライバ部とソース信号線Ｓとを切り離す。また、黒電圧保持期間または映像保持期間の最初は、所定の保持電圧をソース信号線Ｓに印加し、途中で、ハイインピーダンスとしてもよい。 The predetermined holding voltage is also applied during the video holding period. Note that the holding voltage is applied during the black voltage holding period and the video holding period, but the source signal line S may be high impedance during the black voltage holding period and the video holding period. That is, the source driver unit and the source signal line S are separated. Further, at the beginning of the black voltage holding period or the video holding period, a predetermined holding voltage may be applied to the source signal line S, and high impedance may be set in the middle.
保持電圧は、図４５に図示するように、ブランクデータとしてＲＡＭ領域に書き込まれている。このブランクデータをＤＡ変換し、極性反転処理などを実施して、保持電圧を得る。ブランクデータは、液晶表示装置に入力される映像信号の一部として取得してもよい。また、ブランクデータは、図４６のフォーマットに格納してもよい。 As shown in FIG. 45, the holding voltage is written in the RAM area as blank data. The blank data is D / A converted, and polarity inversion processing is performed to obtain a holding voltage. The blank data may be acquired as part of a video signal input to the liquid crystal display device. Further, the blank data may be stored in the format of FIG.
本実施形態ではこの期間に印加する電圧は、黒電圧に限定するものではない。表示画面２０に印加する所定電圧と考えるべきである。所定電圧は、画素が黒表示あるいは黒表示近傍となる電圧であることが好ましいが、低階調を表示する電圧であってもよい。つまり、黒電圧とは、低階調の電圧である。また、視覚的に認識されにくい電圧または視覚的に認識されにくい階調に対応する電圧である。つまり、黒電圧とは、０階調目に対応する電圧だけでなく、広範囲の明るさあるいは輝度に対応する電圧の意味を含んでいる。視覚的に認識されにくい場合は白表示（高階調）を表示する電圧であってもよい。本実施形態では、黒電圧を書き込む時には、バックライト１８は消灯状態であるため、黒書込期間で、白表示（高階調）となっても画像が視認されることがないからである。以上のように黒書込期間に印加する所定電圧は、黒電圧に限定するものではないが、本明細書では理解を容易にするため、または、説明を容易にするため、黒書込期間に印加する所定電圧は、低輝度となる黒電圧であるとして図３６を参照しながら黒書込期間を説明をする。
In the present embodiment, the voltage applied during this period is not limited to the black voltage. It should be considered as a predetermined voltage applied to the
黒書込期間は、映像信号（ソース信号）は黒階調信号を印加し、対向電極３６２などにはコモン電圧信号ＶＣＯＭを印加することにより、液晶層３６４に最高階調あるいはノーマリホワイトモードでは黒表示、ノーマリブラックモードでは白表示となるようにするものである。ＯＣＢ液晶では黒書込み期間に、高い映像信号（ソース信号）電圧を液晶層３６４に印加することにより、逆転移を防止し、また、ベンド配向状態を維持させることに技術的意義がある。以上のことから、本実施形態の駆動方式は、液晶表示パネルのモードがノーマリホワイトでも、ノーマリブラックモードでも適用することができる。以上の事項は、本実施形態の他の実施形態においても適用される。
During the black writing period, a black gradation signal is applied as the video signal (source signal), and the common voltage signal VCOM is applied to the
黒書込期間に印加する所定電圧は、表示画面２０全体に一定の電圧を印加する場合もあるが、赤（Ｒ）色の画素に印加する電圧、緑（Ｇ）色の画素に印加する電圧、青（Ｂ）色の画素で印加する電圧を異ならせることもある。ＲＧＢの画素で、最適な黒電圧が異なる液晶モードもあるからである。また、それぞれの画素１６に画像表示させるために、後の映像書き込み期間で画素に書き込む映像信号（映像データ）に対応させて、所定電圧を異ならせてもよい。つまり、黒書込期間に書き込まれる所定電圧は、画素毎に異なる。
The predetermined voltage applied during the black writing period may be a constant voltage applied to the
（２−２）映像書込期間
黒書込期間の次の１Ｆ／４の期間は、表示画面２０の画面上部から順次、表示画像が書き込まれる。１フレームの１／４の期間で表示画像が書き込まれる。したがって、表示画像（映像）の書込み速度は、４倍速である。通常の液晶表示パネルにおいて、１／４の画面を書き換える期間で、１画面を書き換える。表示画面２０は、上辺から順次画像が書き換えられる。映像書込期間では、映像信号に対応する映像電圧を画素１６に印加する。この映像書込期間においても、バックライト１８は消灯状態である。したがって、画像を書き換えている状態は視認されない。この期間は、ゲートドライバ回路１２が動作し、ゲートソースドライバＩＣ３１が出力する電圧を順次画素に書き込む。
(2-2) Video Writing Period In the 1F / 4 period following the black writing period, display images are sequentially written from the top of the
映像書込期間に映像信号を印加するとは、液晶層３６４に電圧を印加することである。液晶層３６４に印加される電圧は、対向電極３６２に印加されるコモン電圧と画素電極２３に印加される電圧で主として決められる。したがって、液晶層に印加する電圧の大きさを変化するとは、コモン電圧が一定の場合は、画素電極２３に印加される映像信号の変化させることである。画素電極２３に印加される映像信号が一定の場合は、コモン電圧を変化させることである。液晶層３６４に印加する電圧の大きさは、コモン電圧と映像信号とで決定される。したがって、映像書込期間に液晶層３６４に印加する電圧を変化させるとは、コモン電圧と、映像信号のいずれか一方を変化させればよい。
Applying a video signal during the video writing period means applying a voltage to the
（２−３）映像保持期間
映像書込み期間の後の期間は映像保持期間である。映像保持期間は、１フレームの１／２（２／４）の期間である。正確には、１フレーム期間から、黒書込期間と映像書込期間を差し引いた期間である。
(2-3) Video Holding Period The period after the video writing period is a video holding period. The video holding period is a period of 1/2 (2/4) of one frame. More precisely, it is a period obtained by subtracting the black writing period and the video writing period from one frame period.
１フレームの後半の２Ｆ／４（＝１Ｆ／２）の期間は、映像書込期間で先に書き換えられた画像を保持する期間である。この期間は、ゲートドライバ回路１２の動作は停止する。したがって、使用する電力は微少である。ゲートドライバ回路１２の動作は停止するが、ソースドライバ回路は、各ソース信号線にあらかじめ設定された電圧を出力する。出力する電圧は、中間階調の電圧である。ソース信号線１４の電位がフローティングとなり、画素１６の電位が不安定になることを抑制するためである。
The 2F / 4 (= 1F / 2) period in the latter half of one frame is a period for holding the image rewritten earlier in the video writing period. During this period, the operation of the
本明細書の実施形態において、映像保持期間ｃ（ｃ１、ｃ２）に、バックライト１８を常時点灯させるとしたが、本実施形態はこれに限定するものではない。映像保持期間ｃなどにおいて、バックライト１８を高速に点滅制御して、バックライト１８から放射する光量を調整し、明るさを制御してもよい。つまり、映像保持期間ｃで画像を見えるようにすることが本実施形態の技術的思想であり、また、黒書込期間ａなどで液晶表示パネルの画像が見えないようにすることが本実施形態の技術的思想である。
In the embodiment of the present specification, the
なお、映像保持期間ｃ１及びｃ２、もしくはいずれか一方の映像保持期間においても画素１６に映像書込期間ｂと同様に映像信号を書き込んでもよい（図２４（ｂ）などを参照のこと）。コモン信号は一定電圧を保持する。映像保持期間ｃ１またはｃ２において、選択する画素行を複数画素行としてもよい（図２５、図２６などを参照のこと）。
Note that a video signal may be written to the
バックライトは、映像保持期間ｃなどにおいて１ＫＨｚ以上１５ＫＨｚの周波数で点滅させてもよい。黒書込期間ａ、映像書込期間ｂではバックライトは消灯させる。もしくは、略消灯状態に制御する。但し、この期間にバックライト１８を点灯させないことに本実施形態が限定されるものではない。また、映像保持期間ｃにバックライト１８を点灯させることに本実施形態が限定されるものではない。例えば、反射型表示パネルでは、映像保持期間であっても、バックライトは必要でない。外光による画像が表示されるからである。本発明は、液晶表示パネルの画像表示のフレームレートに同期させてバックライト１８を点滅させる。基本的には黒書込期間と映像書込期間にバックライト１８を消灯させ、映像保持期間にバックライト１８を点灯させる。バックライトの点灯時間は、パネル温度が所定温度より低い場合あるいは周辺輝度が所定輝度より明るい場合は、バックライト１８の点灯時間を長くする。一定以上、点灯時間が長くなると、点灯期間は、黒書込期間と映像書込期間のうち、少なくとも一方の期間においても点灯状態が継続する。もしくは、点灯が早期に開始される。バックライトの点灯時間は、パネル温度が所定温度より高い場合あるいは周辺輝度が所定輝度より暗い場合は、バックライト１８の点灯時間を短くする。一定以上、点灯時間が短くなると、点灯期間は、映像保持期間のうち、一部の期間しか点灯しない。映像保持期間に入ってからも、消灯状態が継続する。
The backlight may blink at a frequency of 1 KHz or more and 15 KHz in the video holding period c or the like. The backlight is turned off during the black writing period “a” and the video writing period “b”. Or it controls to a substantially light extinction state. However, the present embodiment is not limited to not turning on the
バックライト１８は液晶表示パネルの照明手段である。白色ＬＥＤを有するバックライト、蛍光管を有するバックライトが例示される。また、投射型表示装置においては、液晶表示パネル（ライトバルブ）を照明する放電等（ＨＩＤランプ、高圧水銀灯、キセノンランプ）などがバックライト１８である。また、バックライト１８にはフロントライトなどのパネル全面から放射光を液晶表示パネルに照射するものも含まれる。
The
（２−４）画像の間欠表示
従来の横帯状の黒表示部を画面の上下に走査する駆動方式でも、画像表示は間欠表示となる。したがって、動画表示性能は向上する。しかし、バックライト１８は常時点灯状態であるから、コントラスト低下と消費電力の増大を招く。本実施形態では、黒書込期間は、バックライト１８はオフ（消灯）状態である。したがって、視覚的には完全黒表示状態であり、コントラスト低下は発生しない。また、バックライト１８からの光も発生しないので、光利用効率が低下することもない。
(2-4) Intermittent display of image Even in a driving method in which a conventional horizontal belt-like black display section is scanned up and down the screen, the image display is intermittent display. Therefore, the moving image display performance is improved. However, since the
また、次の画像書込期間は、前フレームの画像が順次書き換えられるから、視覚的に見えれば「動画ぼけ」が発生する。しかし、この期間もバックライト１８が消灯状態であるので、画像を書き換えている状態が視覚的に認識されない。視覚的には完全黒表示状態である。
In the next image writing period, the image of the previous frame is sequentially rewritten, so that “moving image blur” occurs if visually visible. However, since the
以上のように、黒書込期間、映像書込期間では、画像が書換られることにより、本来なら動画視認性を低下させる状態であるが、バックライト１８を消灯させることにより、視覚的に認識されることがない。
As described above, during the black writing period and the video writing period, the image is rewritten to reduce the moving image visibility, but it is visually recognized by turning off the
１フレームの後半の１Ｆ／２の期間は、映像書込期間に書き換えられた画像が保持される。また、この期間は画像が書き換えられないので、１Ｆ／２の期間をみれば完全に安定した画像表示状態である。この期間はバックライト１８が点灯しているので、画像は視覚的に認識される。
During the 1F / 2 period in the latter half of one frame, the image rewritten during the video writing period is held. In addition, since the image is not rewritten during this period, the image display state is completely stable when the period of 1F / 2 is seen. Since the
映像保持期間で点灯させたバックライト１８を、黒書込期間ａの最初の期間（最初の近傍）まで継続して点灯させてもよい。継続して点灯させることにより、表示コントラストの低下、輝度傾斜が発生する可能性があるが、画面の明るさは向上できる。同様に、映像書込期間ｂの最後の期間（最後の近傍）でバックライト１８を点灯させてもよい。早期にバックライト１８を点灯させることにより、輝度傾斜が発生する可能性があるが、画面の明るさは向上できる。したがって、本実施形態の駆動方法では、黒書込期間ａ、映像書込期間ｂでは、バックライト１８は完全に消灯することに限定されない。少なくとも、黒書込期間ａ、映像書込期間ｂの一定の期間でバックライト１８を消灯させると考えるべきである。もしくは、黒書込期間ａ、映像書込期間ｂの所定期間にバックライト１８を消灯させると考えるべきである。バックライト１８を点灯継続させる所定期間は、黒書込期間ａの０倍以上０．２倍以下の期間（消灯させる期間は、黒書込期間の０．８倍以上１．０倍以下）にすることにより実用上十分な画像表示を保持できる。また、バックライト１８を早期に点灯開始する所定期間は、映像書込期間ｂの０倍以上０．２倍以下の期間（消灯させる期間は、映像書込期間ｂの０．８倍以上１．０倍以下）にすることにより実用上十分な画像表示を保持できる。
The
また、映像保持期間ｃにおいても、バックライト１８の点灯期間を短くすると、画面輝度は低下するが、表示コントラストは高くなる。したがって、本実施形態の駆動方法は、映像保持期間ｃの所定期間にバックライトを点灯させると考えるべきである。バックライト１８を点灯させる所定期間は、映像保持期間ｃの０．７倍以上１．０倍以下の期間（消灯させる期間は、黒書込期間の０倍以上０．３倍以下）にすることにより良好な画像表示を実現できる。
Also in the video holding period c, if the lighting period of the
以上のように、黒書込期間ａ、映像書込期間ｂに、「バックライト１８を消灯させる」とは、前記期間の所定期間あるいは一定の期間にバックライト１８を消灯させることを意味し、全期間を消灯させることに限定されるものではない。映像保持期間ｃに、「バックライト１８を点灯させる」とは、前記期間の所定期間あるいは一定の期間にバックライト１８を点灯させることを意味し、全期間を点灯させることに限定されるものではない。
As described above, in the black writing period a and the video writing period b, “turning off the
以上のように、本実施形態の駆動方法では、コントラスト低下を引き起こす可能性のある黒書込期間、動画ぼけを発生させる可能性のある画像書込期間（映像信号書き換え期間）では、バックライト１８を消灯状態とすることにより画質低下を防止する。１フレームの後半の２Ｆ／４（＝１Ｆ／２）の期間では、書き換えた画像をそのまま保持することにより動画ボケが発生しないようにする。１Ｆ／２でバックライト１８を消灯し、残りの１Ｆ／２の期間でバックライト１８を点灯させることにより、画像表示を間欠表示状態とする。したがって、非常に良好な動画表示を実現できる。後半の２Ｆ／４（＝１Ｆ／２）の期間は、ゲートドライバ回路１２、ソースドライバ回路１４は動作を実質上停止させているため、低消費電力も実現できる。
As described above, according to the driving method of the present embodiment, the
（２−５）ゲート信号線Ｇとソース信号線Ｓ
ゲート信号線Ｇは、奇数（ＯＤＤ）１〜２００、偶数（ＥＶＥＮ）１〜２００が形成させている。つまり、ゲート信号線Ｇの総数は、４００本である。ソース信号線Ｓは、２４０ＲＧＢ画素分が形成されている。したがって、総数は、２４０ｘ３である。
(2-5) Gate signal line G and source signal line S
The gate signal lines G are formed by odd numbers (ODD) 1 to 200 and even numbers (EVEN) 1 to 200. That is, the total number of gate signal lines G is 400. The source signal line S has 240 RGB pixels. Therefore, the total number is 240x3.
図６は、ゲート信号線Ｇとソース信号線Ｓとのタイミングチャート図である。内部の水平同期信号（内部Ｈ）毎に、選択するゲート信号線Ｇ位置は順次シフトされる。 FIG. 6 is a timing chart of the gate signal line G and the source signal line S. The position of the gate signal line G to be selected is sequentially shifted for each internal horizontal synchronization signal (internal H).
なお、内部Ｈとしているのは、液晶表示装置に印加される映像信号の水平同期信号（外部Ｈ）と区別するためである。内部Ｈは、本実施形態の液晶表示装置の内部クロック信号（ＣＬＫ）から、発生させた同期信号である。 The reason why the internal H is used is to distinguish it from the horizontal synchronizing signal (external H) of the video signal applied to the liquid crystal display device. The internal H is a synchronization signal generated from the internal clock signal (CLK) of the liquid crystal display device of this embodiment.
内部の垂直同期信号（内部Ｖ）について同様である。液晶表示装置に印加される映像信号の垂直同期信号（外部Ｈ）と区別するためである。内部Ｈは、本実施形態の液晶表示装置の内部クロック信号（ＣＬＫ）から、発生させた同期信号である。内部Ｈと内部Ｖとは、同期が取れている。 The same applies to the internal vertical synchronizing signal (internal V). This is for distinguishing from the vertical synchronizing signal (external H) of the video signal applied to the liquid crystal display device. The internal H is a synchronization signal generated from the internal clock signal (CLK) of the liquid crystal display device of this embodiment. The internal H and the internal V are synchronized.
内部Ｈに同期して、ゲート信号線ＧのＸ＿ＯＤＤ１、Ｘ＿ＥＶＥＮ１、Ｘ＿ＯＤＤ２、Ｘ＿ＥＶＥＮ２、Ｘ＿ＯＤＤ３、Ｘ＿ＥＶＥＮ３、・・・・・・・・・Ｘ＿ＯＤＤ２００、Ｘ＿ＥＶＥＮ２００と選択される。ゲート信号線Ｇの選択に同期して、ソース信号線Ｓには、映像データあるいは黒電圧が印加される。 In synchronization with the internal H, X_ODD1, X_EVEN1, X_ODD2, X_EVEN2, X_ODD3, X_EVEN3 of the gate signal line G are selected as X_ODD200 and X_EVEN200. In synchronization with the selection of the gate signal line G, video data or black voltage is applied to the source signal line S.
（２−６）黒書込期間の可変とバックライト点灯
図５は黒書込期間などの映像信号（ソース信号）の印加状態と、バックライト１８の点灯、消灯状態を示した説明図である。図５において、１フレーム期間（フレームレート）は、９０Ｈｚ（１秒間に９０回、画像を書き換える）としている。１フレーム期間は、少なくとも７０Ｈｚ以上にする。液晶表示装置に入力されるフレームレートが７０Ｈｚより小さい場合（例えば、６０Ｈｚ、５０Ｈｚ）の場合は、本実施形態の液晶表示装置でフレームレートを７０Ｈｚ以上に変換する。
(2-6) Variable Black Writing Period and Backlight Lighting FIG. 5 is an explanatory diagram showing an application state of a video signal (source signal) such as a black writing period, and lighting and extinguishing states of the
１フレームは、内部Ｖ（液晶表示装置の内部動作で用いる垂直同期信号）に同期している。また、ゲート信号線Ｇの選択は、内部Ｈ（液晶表示装置の内部動作で用いる水平同期信号）に同期している。 One frame is synchronized with the internal V (vertical synchronization signal used in the internal operation of the liquid crystal display device). The selection of the gate signal line G is synchronized with the internal H (horizontal synchronization signal used in the internal operation of the liquid crystal display device).
先の実施形態では黒書込期間は、１Ｆ／４期間とした。この期間は、長くすることも有効である。図５ではｔ１期間として示している。黒書込期間は、表示画面２０の上辺から順次、黒電圧を書き込む。下辺まで書き込む期間は、１Ｆ／４期間である。ゲートドライバ回路１２は、ゲート信号線ＧのＯＤＤ１からＥＶＥＮ２００まで選択する。ゲートソースドライバＩＣ３１は、黒電圧をソース信号線Ｓに出力し、ゲート信号線Ｇの選択に対応して、前記黒電圧を画素１６に書き込む。ゲートソースドライバＩＣ３１がソース信号線Ｓに出力する信号は、フレーム毎に極性を反転させる。
In the previous embodiment, the black writing period is 1F / 4. It is also effective to lengthen this period. FIG. 5 shows the period t1. In the black writing period, black voltage is written sequentially from the upper side of the
表示画面２０に黒電圧の印加終了までの期間は、１Ｆ／４である。黒電圧の印加が終了した時点で、ゲートソースドライバＩＣ３１は、全てのゲート信号線Ｇを非選択とし、動作を停止する。ソース信号線Ｓには、黒電圧が印加された状態とする。ソース信号線Ｓの電位を安定させるためである。
The period until the application of the black voltage to the
画素１６の液晶層３６４は、黒電圧に印加直後から変化する。しかし、変化には一定の時間を必要とする。黒書込期間の１Ｆ／４期間が終了した時点で、画面上部の画素１６は、黒電圧印加による変化が完了している。しかし、画面下部の画素１６は黒電圧を印加してからほとんど時間が経過していないため、変化が完了していない。画面下部の画素１６の変化が完了するまで、待機する時間がｔ１期間である。ｔ１期間を所定時間設けないと、表示画面２０の上部と下部で、輝度傾斜などが発生する場合がある。ｔ１期間は、長くとも１Ｆ／４の期間である。
The
ａ期間は、液晶のモードにより異なる。ＴＮ液晶モードは比較的長く設定する必要がある。ＯＣＢ液晶モードは、液晶分子の応答性が速いため、短期間でよい。また、液晶は、温度依存性がある。そのため、外部温度をサーミスタなどの温度センサで検出（測定）し、ｔ１期間を変化できるように構成することが好ましい。ｔ１期間後、映像書込期間が開始する。 The period a varies depending on the liquid crystal mode. The TN liquid crystal mode needs to be set relatively long. The OCB liquid crystal mode may be a short period because the response of liquid crystal molecules is fast. Further, the liquid crystal has temperature dependency. Therefore, it is preferable that the external temperature is detected (measured) by a temperature sensor such as a thermistor so that the t1 period can be changed. After the period t1, the video writing period starts.
映像書込期間は、１Ｆ／４である。ゲートドライバ回路１２は、ゲート信号線ＧのＯＤＤ１からＥＶＥＮ２００まで選択する。ゲートソースドライバＩＣ３１は、画素に対応した映像信号（映像データ）をソース信号線Ｓに出力し、ゲート信号線Ｇの選択に対応して、前記映像信号（ソース信号）を画素１６に書き込む。映像保持期間は、１Ｆ期間−（黒書込期間＋ｔ１期間＋映像書込期間）となる。なお、黒書込期間ａは、ｔ１時間を含むと考えてもよい。黒書込期間には、画素に黒電圧を書き込んでいる期間（黒電圧期間）と、黒電圧を保持する期間（黒電圧保持期間）と、温度により変化させる期間ｔ１が含まれる。
The video writing period is 1F / 4. The
バックライト１８は、映像書込期間が終了した時点で点灯させる。但し、映像書込期間においても、画素１６の液晶の応答時間がある。映像書込期間が終了した時点で、画面上部の画素１６は、映像信号印加による変化が完了している。しかし、画面下部の画素１６は映像信号（ソース信号）を印加してからほとんど時間が経過していないため、変化が完了していない。したがって、黒書込期間と同様のｔ２期間を設けることが好ましい。このｔ２期間は、最大でも黒書込期間のｔ１期間以下である。映像信号の応答性による画面の変化は、画面の輝度傾斜などが発生せず、悪影響が少ないからである。
The
バックライト１８は、映像保持期間の終了した時点で、点灯させる。点灯にも待機時間ｔ２を設けることが好ましい。待機時間ｔ２が長いほど、画面輝度は明るくなる。待機時間ｔ２の間は、黒書込期間である。画面上部から黒電圧が書き込まれる。画面２０の下部は、映像表示が継続している。
The
待機期間ｂは、画面上部の輝度が低下する。しかし、液晶の応答性には一定の時間が必要である。黒電圧が印加されても一定の期間は前の映像表示が継続している。そのため、待機期間ｔ２には、表示画面２０の上部、下部とも映像表示が継続している状態があるので、待機期間ｔ２を設けることにより表示画面２０の明るさを向上させることができる。
During the standby period b, the brightness at the top of the screen decreases. However, a certain time is required for the response of the liquid crystal. Even if the black voltage is applied, the previous video display continues for a certain period. For this reason, since there is a state in which video display continues in both the upper and lower portions of the
待機期間ｂは、液晶のモードにより異なる。ＴＮ液晶モードは比較的長く設定することができる。ＯＣＢ液晶モードは、液晶分子の応答性が速いため、短期間でないと、バックライト１８の電力効率が低下する。また、液晶は、温度依存性がある。そのため、外部温度をサーミスタなどの温度センサで検出（測定）し、ｂ期間を変化できるように構成することが好ましい。
The standby period b varies depending on the liquid crystal mode. The TN liquid crystal mode can be set relatively long. In the OCB liquid crystal mode, the response of the liquid crystal molecules is fast, so that the power efficiency of the
バックライト１８の点灯、消灯タイミングの開始位置は、以下のように設定している。開始位置は、点灯、消灯とも１フレームの開始位置としている。１フレームの開始位置は、本液晶表示装置の内部垂直同期信号である。１フレームの開始位置で、バックライト１８の消灯タイミングをカウントする消灯カウンタがリセットされる。また、バックライト１８の点灯タイミングをカウントする点灯カウンタがリセットされる。
The start position of the lighting / extinguishing timing of the
消灯カウンタの値が、設定値と一致したとき、バックライト１８は消灯する。点灯カウンタの値が、設定値と一致したとき、バックライト１８は点灯する。設定値は、外部記憶のＥＥＰＲＯＭに値が格納されている。ＥＥＰＲＯＭに格納された値は、マイコンなどにより書き換えることができる。ｔ１期間、ｔ２期間は、内部Ｈ（液晶表示装置の内部動作で用いる水平同期信号）を１単位として設定される。
When the value of the turn-off counter matches the set value, the
以上の実施形態では、ｔ１期間、ｔ２期間を、温度により変化させるとした。その他、外部照度に対応させて変化させてもよい。外部照度は、ＰＩＮホトダイオード（ホトセンサ）を液晶表示装置の外部に配置し、前記ホトセンサの出力電流などにより、その大きさを検出あるいは測定する。 In the above embodiment, the t1 period and the t2 period are changed according to the temperature. In addition, you may change according to external illumination intensity. The external illuminance is detected or measured by arranging a PIN photodiode (photosensor) outside the liquid crystal display device and using the output current of the photosensor.
外部照度が高い場合は、表示画面のコントラストは低くてもよい。画面の輝度を高くすることが望まれる。この場合は、バックライト１８の点灯時間を長くすることが有効である。待機時間ｔ２を長く設定する。外部照度が低い場合は、表示画面２０の輝度は必要がないが、表示画面のコントラストを高くすることが望まれる。この場合は、待機時間ｔ２を短くあるいは０に設定する。待機時間ｔ２は、マイコンにより書き換えて設定する。
When the external illuminance is high, the contrast of the display screen may be low. It is desired to increase the brightness of the screen. In this case, it is effective to lengthen the lighting time of the
ＯＣＢ液晶表示パネルでは、低温時において逆転移が発生しやすくなる場合がある。したがって、パネル温度に対応させて、黒書込期間ａを可変することは効果がある。また、黒書込期間ａを短縮し、映像保持期間ｃ（ｃ１、ｃ２）を長くすることによりバックライト１８の点灯期間を長くでき高輝度表示を実現できる。
In an OCB liquid crystal display panel, reverse transition tends to occur at low temperatures. Therefore, it is effective to vary the black writing period a in accordance with the panel temperature. Further, by shortening the black writing period a and lengthening the video holding period c (c1, c2), the lighting period of the
パネル温度とは、液晶表示パネルの表示領域の温度であることが好ましい。実際には、パネル周辺部の温度、筐体内部の温度をパネル温度として代用する。また、外気温でパネル温度を推定する。これらのいずれの場合も、本明細書で言うパネル温度に該当する。 The panel temperature is preferably the temperature of the display area of the liquid crystal display panel. Actually, the temperature around the panel and the temperature inside the housing are used as the panel temperature. In addition, the panel temperature is estimated from the outside air temperature. Either of these cases corresponds to the panel temperature referred to in this specification.
ｔ１期間の可変あるいは調整は、液晶表示パネルに表示する画像が静止画と動画で変化させることも効果がある。動画の場合は、黒書込期間ａを長くするほど動画表示性能が向上する。静止画の場合は、動画表示性能を向上させる必要はない。黒書込期間ａを減少させ、フリッカの発生を抑制することに効果がある。動画の場合と静止画の場合で、伝送される入力フレームレートを可変してもよい。動画の場合は、フレームレートが低くともよい。静止画の場合は、入力フレームレートを高くしてフリッカを抑制する。以上の事項は本実施形態の他の実施形態にも適用される。また、本実施形態の他の実施形態と組み合わせて実施することができる。 The variable or adjustment of the t1 period is also effective in changing the image displayed on the liquid crystal display panel between a still image and a moving image. In the case of a moving image, the moving image display performance improves as the black writing period a is increased. In the case of a still image, there is no need to improve the moving image display performance. This is effective in reducing the black writing period a and suppressing the occurrence of flicker. The input frame rate to be transmitted may be varied between a moving image and a still image. In the case of moving images, the frame rate may be low. In the case of a still image, flicker is suppressed by increasing the input frame rate. The above matters also apply to other embodiments of the present embodiment. Moreover, it can implement in combination with other embodiment of this embodiment.
（２−７）コモン信号
図７は、コモン信号の変化を記載している。図７において、黒書込期間をａ期間とし、映像込期間をｂ期間とし、映像保持期間をｃ１、ｃ２とする。なお、説明を容易にするため、図５のように、ｔ１期間、ｔ２期間を考慮せず、黒書込期間ａ、映像書込期間ｂ、映像保持期間ｃ１、ｃ２はそれぞれ、１Ｆ／４期間とする。
(2-7) Common signal FIG. 7 describes changes in the common signal. In FIG. 7, the black writing period is a period, the video inclusion period is b period, and the video holding periods are c1 and c2. For ease of explanation, as shown in FIG. 5, the black writing period a, the video writing period b, and the video holding periods c1 and c2 are each 1F / 4 periods without considering the t1 period and the t2 period. And
コモン信号は、１フレーム毎に、極性を反転させる。コモン信号は、Ｖｃｎｔを中心として、ＶｃＨ、ＶｃＬ間を振幅する。ＶｃＨ、ＶｃＬの値は液晶モードにより異なり、また、液晶の透過率、輝度、温度により異なる。 The polarity of the common signal is inverted every frame. The common signal swings between VcH and VcL around Vcnt. The values of VcH and VcL vary depending on the liquid crystal mode, and also vary depending on the transmittance, brightness, and temperature of the liquid crystal.
バックライト１８は、映像保持期間ｃ（ｃ１、ｃ２）にＯＮ（点灯）し、黒書込期間ａ、映像書込期間ｂでＯＦＦ（消灯）する。
The
（２−８）フレーム反転駆動
本実施形態は図８に図示するように、基本的にはフレーム反転方法を採用する。また、対向電極３６２にコモン電圧信号ＶＣＯＭを印加し、１フレーム毎に極性の異なる電圧を印加する。図８において、画素１６に記入した”＋”は、正極性の映像信号またはコモン電圧が印加された状態を示している。画素１６に記入した”−”は、負極性の映像信号またはコモン電圧が印加された状態を示している。
(2-8) Frame Inversion Drive As shown in FIG. 8, this embodiment basically employs a frame inversion method. Further, the common voltage signal VCOM is applied to the
図８（ａ）は、奇数フレームでの正極性の映像信号またはコモン電圧の書き換えが完了した状態を示している。図８（ｂ）は、偶数フレームでの負極性の映像信号またはコモン電圧の書き換えが完了した状態を示している。 FIG. 8A shows a state where rewriting of the positive video signal or the common voltage in the odd-numbered frame is completed. FIG. 8B shows a state where rewriting of the negative video signal or the common voltage in the even frame is completed.
前フレームで保持された画像は画面２０の上部から順次黒表示書き換えられ、１Ｆ／４の期間で液晶表示パネル１９の画像表示状態は、黒表示となる。
The images held in the previous frame are sequentially rewritten in black from the top of the
次の１Ｆ／４の期間は、表示画面２０の画面上部から順次、表示画像が書き込まれる。つまり、画像の書込み速度は、４倍速である。通常の液晶表示パネルにおいて、１画素行を書き換える期間で、４画素行を書き換える。
In the next 1F / 4 period, display images are written sequentially from the top of the
１フレームの後半の２Ｆ／４（＝１Ｆ／２）の期間は、先に書き換えられた画像を保持する期間である。この期間は、ソースドライバ回路１４、ゲートドライバ回路１２の動作は停止する。したがって、使用する電力は微少である。
The 2F / 4 (= 1F / 2) period in the latter half of one frame is a period for holding the image rewritten earlier. During this period, the operations of the
バックライト１８は１フレームの前半の１Ｆ／２の期間は消灯状態に制御される。つまり、黒書込期間と、画面書き換え期間（映像信号書き換え期間）ではバックライト１８は非点灯（消灯）状態であるから、液晶表示パネル１９の画像表示状態は見えない。
The
（２−９）ＲＡＭへの書き込み
本実施形態は、１Ｆ／４の期間で映像信号を表示画面２０に書き込む。したがって、４倍速で画像を書き込む必要がある。そのため、液晶表示装置の外部から入力される映像信号を１フレーム期間保持するＲＡＭ（メモリ回路）が必要である。
(2-9) Writing to RAM In this embodiment, a video signal is written to the
図９は、メモリへの書き込みと読み出しを説明する説明図である。なお、映像書込み期間、黒書込期間などは、１Ｆ／４とする。しかし、この表現は正確ではない。１フレーム（１Ｆ）期間には、ブランク期間ｔｐが存在するからである。映像書込み期間、黒書込期間などは、正確には（１Ｆ期間−ｔｐ）／４がとなる。しかし、理解を容易にするため、映像書込み期間、黒書込期間、映像保持期間は１Ｆ／４を単位として書込みあるいは動作が行われるものとする。説明を容易にするため１フレーム期間にブランキング期間ｔｐは０とする。黒電圧の表示画面への書込み、映像信号の表示画面への書込みは、１Ｆ／４で行うとする。１Ｆ／４はゲート信号線Ｇの１番目から最終番目のゲート信号線Ｇまで選択する期間である。また、１画面を書き換える時間である。１Ｆ／４は１フレームの１／４として考えるよりは、表示画面の全ての画素を選択する期間あるいは、電圧を印加する期間あるいは全てのゲート信号線Ｇ選択する期間として考えるほうが適切である。 FIG. 9 is an explanatory diagram for explaining writing to and reading from the memory. Note that the video writing period, black writing period, and the like are 1F / 4. However, this expression is not accurate. This is because there is a blank period tp in one frame (1F) period. The video writing period, the black writing period, and the like are precisely (1F period−tp) / 4. However, in order to facilitate understanding, it is assumed that writing or operation is performed in units of 1F / 4 in the video writing period, the black writing period, and the video holding period. In order to facilitate the explanation, the blanking period tp is set to 0 in one frame period. The writing of the black voltage to the display screen and the writing of the video signal to the display screen are performed at 1F / 4. 1F / 4 is a period for selecting from the first gate signal line G to the last gate signal line G. Moreover, it is time to rewrite one screen. It is more appropriate to consider 1F / 4 as a period for selecting all the pixels on the display screen, a period for applying a voltage, or a period for selecting all the gate signal lines G, rather than considering 1/4 as one frame.
ＲＡＭ（書換可能なメモリＳＲＡＭ）は１画面分の画像データを保持する容量を持っている。ＲＡＭは１画素行（２４０ＲＧＢｘ６ビット）単位で入出力できる構成である。したがって、ＲＡＭは、表示画面２０の表示画素行分＋α画素行分を有している。なお、α画素行分としては、後に図４４で説明する。
The RAM (rewritable memory SRAM) has a capacity for holding image data for one screen. The RAM can be input / output in units of one pixel row (240 RGB × 6 bits). Therefore, the RAM has the display pixel row portion of the
ＲＡＭとしては、ＤＲＡＭ、ＳＲＡＭの他、フラッシュメモリが例示される。なお、固定データは、ＲＯＭでもよい。 Examples of the RAM include a flash memory in addition to DRAM and SRAM. The fixed data may be a ROM.
なお、ゲートソースドライバＩＣ３１が保有するＲＡＭは１ブロックい限定されるものでない。複数ブロックのＲＡＭを保有してもよい。複数ブロックのＲＡＭには、異なる映像信号データを書込みあるいは保持させ、保有するＲＡＭブロックから１画素行ずつを読み出せは、同時に複数画素行を読み出せ、液晶表示装置の画素行に書き込むことができる。したがって、高速書込みが可能になる。
The RAM held by the gate
本実施形態の液晶表示装置は、４００画素行であるから、メモリは２４０ＲＧＢｘ６ｂｉｔｘ４００画素行分となる。図９では、ＲＡＭ構成を画素行の概念と同様とし、ＲＡＭのメモリ位置をメモリ行位置１〜４００として示している。つまり、メモリ行位置＝画素行位置としている。例えば、１０画素行目の２４０ＲＧＢｘ６ｂｉｔのデータは、メモリ行位置の１０行位置に保持されており、１０画素行目に書き込む映像データは、メモリ行位置の１０行位置から読み出される。また、２０画素行目の２４０ＲＧＢｘ６ｂｉｔのデータは、メモリ行位置の２０行位置に保持されており、２０画素行目に書き込む映像データは、メモリ行位置の１０行位置から読み出される。
Since the liquid crystal display device of the present embodiment has 400 pixel rows, the memory is 240 RGB × 6 bits × 400 pixel rows. In FIG. 9, the RAM configuration is the same as the concept of the pixel row, and the memory locations of the RAM are shown as
外部から液晶表示装置に入力される映像信号は、図９の点線（ｗｒｉｔｅ）で示すように１Ｆ期間かけてＲＡＭに格納される（０〜４Ｆ／４期間）。なお、この１Ｆ期間は、ブランキング期間ｔｐがある場合には、（１フレーム−ｔｐ）期間である。黒電圧に関しても、外部から液晶表示装置に入力される黒信号として入力してもよい。但し、この場合は、黒電圧を保持するＲＡＭが必要となる。しかし、各画素で最適な黒電圧を設定できるため、良好な黒書込を実現できる。 A video signal input to the liquid crystal display device from the outside is stored in the RAM over a period of 1F (0 to 4F / 4 period) as indicated by a dotted line in FIG. The 1F period is a (1 frame-tp) period when there is a blanking period tp. The black voltage may also be input as a black signal input to the liquid crystal display device from the outside. However, in this case, a RAM that holds the black voltage is required. However, since an optimal black voltage can be set for each pixel, good black writing can be realized.
本実施形態では、黒電圧（黒書込期間に画素に印加する映像データ）は、外部のＥＥＰＲＯＭ３９４に書き込まれている。黒電圧は、ＲＧＢの画素で異なる電圧とするが、Ｒ、Ｇ、Ｂ画素ではそれぞれ固定である。したがって、ＲＧＢそれぞれに１ｂｙｔｅのデータ領域を設定している。例えば、Ｒ画素の黒電圧は００Ｈ（１６進数、６ビット）とし、Ｇ画素の黒電圧は０２Ｈとし、Ｒ画素の黒電圧は０１Ｈとする。
In the present embodiment, the black voltage (video data applied to the pixels during the black writing period) is written in the
黒書込用データがＲＡＭに書き込まれているときは、ＲＡＭのデータを３Ｆ／４〜４Ｆ／４期間にメモリ１行目から４００行目までを順次読み出し、４倍速で表示画面２０に書き込む。黒書込期間は、実線で図示している。外部のＥＥＰＲＯＭにＲＧＢ画素毎に異なる電圧が書き込まれている場合は、ＥＥＰＲＯＭのデータをゲートソースドライバＩＣ３１のラッチ回路にコピーをし、コピーしたデータを３Ｆ／４〜４Ｆ／４期間に４倍速で表示画面２０に書き込む。
When black writing data is written in the RAM, the RAM data is sequentially read from the first row to the 400th row in the 3F / 4 to 4F / 4 period, and written to the
外部のＥＥＰＲＯＭにＲＧＢ画素毎に異なる電圧が書き込まれている場合は、あらかじめ設定されたＥＥＰＲＯＭのデータを使用する。したがって、ＲＡＭデータの読み出しとは競合しない。そのため、黒電圧を書き込む期間は、３Ｆ／４〜４Ｆ／４期間に限定されない。例えば、５Ｆ／８〜７Ｆ／８期間に行ってもよい。 When different voltages are written for each RGB pixel in the external EEPROM, preset EEPROM data is used. Therefore, it does not compete with reading of RAM data. Therefore, the period during which the black voltage is written is not limited to the 3F / 4 to 4F / 4 period. For example, you may carry out in the period of 5F / 8-7F / 8.
黒書込期間は、図５でも説明したように延長される場合がある。図５、図９ではｔ１として示している。黒書込延長期間ｔ１の経過後、映像書込期間が開始される。ブランキング期間ｔｐがある場合は、映像書込期間は、ブランキング期間から開始される。図９では、映像書込期間を一点鎖点で示している。映像書込期間が完了すると、バックライト１８をＯＮ（点灯）させる。映像保持期間は、映像書込期間後、黒書込期間の開始までである。
The black writing period may be extended as described with reference to FIG. In FIG. 5 and FIG. 9, it is shown as t1. After the elapse of the black writing extension period t1, the video writing period is started. When there is a blanking period tp, the video writing period starts from the blanking period. In FIG. 9, the video writing period is indicated by a one-dot chain line. When the video writing period is completed, the
（２−１０）変更例
（２−１０−１）対応電極に印加するコモン電圧
図７で説明したように、対向電極３６２に印加するコモン信号ＶＣＯＭは、１フレーム毎に変化するとした。つまり、第１フレームがＶＣＯＭ＝ＶｃＨであれば、第２フレームではＶＣＯＭ＝ＶｃＬとし、第３フレームでは、ＶＣＯＭ＝ＶｃＨとなるように制御した。
(2-10) Modified Example (2-10-1) Common Voltage Applied to Corresponding Electrode As described with reference to FIG. 7, the common signal VCOM applied to the
しかし、本実施形態はこれに限定するものではない。液晶層３６４には、交流駆動を実施し、一定の周期で印加する電圧の極性が変化すればよい。また、任意のフレームと次のフレームで正極性の実効値と負極性の実効値が略一致すればよい。対向電極３６２に印加するコモン電圧信号ＶＣＯＭは、画素１６に印加する電圧に対して正極性と負極性で実効値が印加され、フリッカが発生しないように印加すればよい。したがって、対向電極３６２に印加する電圧信号には多くの方法が例示される。コモン電圧信号ＶＣＯＭは、コモンセンター電圧Ｖｃｎｔに対して非対称でもよい。例えば、ＶｃＨ−ＶｃｎｔとＶｃｎｔ−ＶｃＬが異なっていてもよい。
However, the present embodiment is not limited to this. The
（２−１０−２）変更例１
図６で図示して説明しているように、ゲート信号線Ｇは１番目（ＯＤＤ１）から４００番目（ＥＶＥＮ２００）まで順次選択するとした。しかし、本実施形態はこれに限定するものではない。例えば、１Ｆ／８期間に、ゲート信号線Ｇの奇数番目（ＯＤＤ１〜ＯＤＤ２００）を選択し、次の１Ｆ／８期間に、ゲート信号線Ｇの偶数番目（ＥＶＥＮ１〜ＥＶＥＮ２００）を選択してもよい。ソース信号線Ｓには、選択した画素行に対応する映像データまたは黒電圧を順次印加する。ソース信号線Ｓに印加する極性は、１Ｆ／８期間は同一極性となる。したがって、ゲートソースドライバＩＣ３１の使用電力を低減できる。また、フリッカの発生も抑制しやすい。
(2-10-2)
As shown in FIG. 6, the gate signal lines G are sequentially selected from the first (ODD1) to the 400th (EVEN200). However, the present embodiment is not limited to this. For example, the odd number (ODD1 to ODD200) of the gate signal line G may be selected in the 1F / 8 period, and the even number (EVEN1 to EVEN200) of the gate signal line G may be selected in the next 1F / 8 period. . Video data or black voltage corresponding to the selected pixel row is sequentially applied to the source signal line S. The polarity applied to the source signal line S is the same polarity for the 1F / 8 period. Therefore, the power used by the gate
以上の実施形態では、消費電力の低減とフリッカの抑制を両立できるという利点があるものの、極低温などで液晶の応答が遅くなった場合に横筋が発生することがある。例えば１行目（奇数行）と２行目（偶数行）の画素１６に注目したとき、これら画素１６に対する書込開始タイミングは奇数ラインの映像信号書込走査と偶数ラインの映像信号書込走査との時間差だけずれる。ここで、液晶の応答に遅れがあると、画素透過率の遷移がバックライト１８の点灯前に完了せず、奇数行の画素１６と偶数行の画素１６との間に透過率の差が生じ、この差による輝度差が横筋として観察されることになる。
In the above embodiment, although there is an advantage that both reduction of power consumption and suppression of flicker can be achieved, a horizontal stripe may occur when the response of the liquid crystal becomes slow at extremely low temperature or the like. For example, when attention is paid to the
この輝度差を目立たなくさせるために、バックライト１８の点灯タイミングを遅らせるとよい。以上のように本実施形態はバクライト１８のオンオフを映像信号に同期させている。また、バックライト１８の点灯あるいは消灯タイミングを変化させることができる。
In order to make this difference in brightness inconspicuous, the lighting timing of the
（２−１０−３）変更例２
また、図１０に図示するように、映像信号の保持期間ｃ１、ｃ２でコモン電圧信号ＶＣＯＭを極性反転させてもよい。図１０のように、対向電極３６２に印加するコモン電圧信号ＶＣＯＭを極性反転されることにより、反転周期が等しくなり、輝度傾斜、フリッカを減少させることができる。ソース信号線Ｓに印加する映像信号あるいは黒電圧の極性は、コモン電圧の極性に適合するように反転させる。
(2-10-3)
Further, as shown in FIG. 10, the polarity of the common voltage signal VCOM may be inverted in the video signal holding periods c1 and c2. As shown in FIG. 10, by inverting the polarity of the common voltage signal VCOM applied to the
図１０において、バックライト１８は、各フレームのｃ１、ｃ２期間に対応させて点灯させる。黒書込期間であるａ期間、映像信号の書込み期間であるｂ期間は消灯させる。
In FIG. 10, the
図１０で図示するように、第１フレーム（第１Ｆ）のａ、ｂ期間では、コモン信号ＶＣＯＭ＝ＶｃＨである。映像保持期間であるｃ１期間はコモン信号ＶＣＯＭ＝ＶｃＬであり、ｃ２期間はコモン信号ＶＣＯＭ＝ＶｃＨである。つまり、映像保持期間でコモン信号の極性を反転させている。また、映像保持期間のｃ１期間と、ｃ２期間の長さは同一（略一致）としている。 As illustrated in FIG. 10, the common signal VCOM = VcH in the a and b periods of the first frame (first F). The c1 period, which is the video holding period, is the common signal VCOM = VcL, and the c2 period is the common signal VCOM = VcH. That is, the polarity of the common signal is inverted during the video holding period. The lengths of the video holding period c1 and c2 are the same (substantially coincident).
第１フレームの次の第２フレーム（第２Ｆ）では、第１フレーム（第１Ｆ）とコモン信号の極性を反転させて印加する。したがって、液晶層３６４には２フレーム期間で交流駆動が実現される。
In the second frame (second F) following the first frame, the polarity of the common signal is reversed and applied to the first frame (first F). Therefore, AC driving is realized in the
第２フレームのａ、ｂ期間では、コモン信号ＶＣＯＭ＝ＶｃＬである。映像保持期間であるｃ１期間はコモン信号ＶＣＯＭ＝ＶｃＨであり、ｃ２期間はコモン信号ＶＣＯＭ＝ＶｃＬである。つまり、映像保持期間でコモン信号の極性を反転させている。 In the a and b periods of the second frame, the common signal VCOM = VcL. The c1 period, which is the video holding period, is the common signal VCOM = VcH, and the c2 period is the common signal VCOM = VcL. That is, the polarity of the common signal is inverted during the video holding period.
第３フレーム（第３Ｆ）でのコモン信号ＶＣＯＭは、第１フレームと同一である。なお、コモン信号は、パネル温度に対応させて変化させるとよい。 The common signal VCOM in the third frame (third F) is the same as that in the first frame. The common signal may be changed in accordance with the panel temperature.
（２−１０−４）変更例３
図１１は、図１０の変更例である。図１１においても、バックライト１８は、各フレームのｃ１、ｃ２期間に対応させて点灯させる。黒書込期間であるａ期間、映像信号の書込み期間であるｂ期間ではバックライト１８は消灯させる
図１１で図示するように、第１フレーム（第１Ｆ）の黒書込期間であるａ期間では、コモン信号ＶＣＯＭ＝ＶｃＨである。次の映像書込期間であるｂ期間と、映像保持期間であるｃ１期間はコモン信号ＶＣＯＭ＝ＶｃＬであり、ｃ２期間はコモン信号ＶＣＯＭ＝ＶｃＨである。つまり、黒書込期間と映像書込期間でコモン信号の極性を反転させるとともに、映像保持期間でコモン信号の極性を反転させている。黒書込期間ａの期間と、映像書込期間のｂ期間の長さは一致（略一致）させている。また、映像保持期間のｃ１期間と、ｃ２期間の長さは同一（略一致）としている。
(2-10-4)
FIG. 11 is a modification of FIG. Also in FIG. 11, the
第１フレームの次の第２フレーム（第２Ｆ）では、第１フレーム（第１Ｆ）とコモン信号の極性を反転させて印加する。したがって、液晶層３６４には２フレーム期間で交流駆動が実現される。
In the second frame (second F) following the first frame, the polarity of the common signal is reversed and applied to the first frame (first F). Therefore, AC driving is realized in the
第２フレームのａ期間では、コモン信号ＶＣＯＭ＝ＶｃＬである。映像書込期間であるｂ期間では、コモン信号ＶＣＯＭ＝ＶｃＨである。映像保持期間であるｃ１期間はコモン信号ＶＣＯＭ＝ＶｃＨであり、ｃ２期間はコモン信号ＶＣＯＭ＝ＶｃＬである。つまり、第１フレームと同様に、黒書込期間と映像書込期間でコモン信号の極性を反転させるとともに、映像保持期間でコモン信号の極性を反転させている。黒書込期間ａの期間と、映像書込期間のｂ期間の長さは一致（略一致）させている。また、映像保持期間のｃ１期間と、ｃ２期間の長さは同一（略一致）としている。 In the period a of the second frame, the common signal VCOM = VcL. In the period b, which is the video writing period, the common signal VCOM = VcH. The c1 period, which is the video holding period, is the common signal VCOM = VcH, and the c2 period is the common signal VCOM = VcL. That is, as in the first frame, the polarity of the common signal is inverted during the black writing period and the video writing period, and the polarity of the common signal is inverted during the video holding period. The length of the black writing period “a” and the length of the video writing period “b” are matched (substantially matched). The lengths of the video holding period c1 and c2 are the same (substantially coincident).
第３フレーム（第３Ｆ）でのコモン信号ＶＣＯＭは、第１フレームと同一である。なお、コモン信号は、パネル温度に対応させて変化させるとよい。 The common signal VCOM in the third frame (third F) is the same as that in the first frame. The common signal may be changed in accordance with the panel temperature.
（２−１０−５）変更例４
以上の実施形態は、ゲート信号線ＧをＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５・・・・・と順次選択する駆動方法であった。しかし、本実施形態はこれに限定するものではない。ｍを画表示領域２０の画素行数としたとき、図１０に図示するように、奇数番目のゲート信号線Ｇｉ（ＯＤＤｉ、但し、ｉは１以上の整数であり、最大値は画素行数／２）と、偶数番目のゲート信号線Ｇｉ（ＥＶＥＮｉ、但し、ｉは１以上の整数であり、最大値は画素行数／２）とを千鳥引き出しで接続する。
(2-10-5)
The above embodiment is a driving method in which the gate signal line G is sequentially selected as G1, G2, G3, G4, G5. However, the present embodiment is not limited to this. When m is the number of pixel rows in the
図３のように構成することにより、奇数番目のゲート信号線Ｇ（奇数番目の画素行）にゲートソースドライバＩＣ３１が出力する映像信号を極性変化なしで順次印加することができる。次に、偶数番目のゲート信号線Ｇ（偶数番目の画素行）にゲートソースドライバＩＣ３１が出力する映像信号を極性変化なしで順次印加することができる。また、映像信号の極性にあわせてコモン信号ＶＣＯＭの極性を変化させる。
With the configuration shown in FIG. 3, the video signals output from the gate
図１２は、図３の液晶表示装置の構成において、印加するコモン信号の変化を図示したものである。図１２では、ＥＶＥＮのゲート信号線Ｇが動作している状態をＲの符号をつけ、ＯＤＤのゲート信号線Ｇが動作している状態をＬの符号をつけている。 FIG. 12 illustrates changes in the applied common signal in the configuration of the liquid crystal display device of FIG. In FIG. 12, the state where the EVEN gate signal line G is operating is denoted by an R symbol, and the state where the ODD gate signal line G is operating is denoted by an L symbol.
例えば、ａＲと記述すれば、偶数番目のゲート信号線Ｇを選択して黒書込を行っている期間ａであることを示す。ｂＬと記述すれば、奇数番目のゲート信号線Ｇを選択させて映像信号書込みを行っている期間ｂであることを示す。 For example, if it is described as aR, it indicates the period a during which black writing is performed by selecting the even-numbered gate signal line G. If it is described as bL, it indicates the period b in which the odd-numbered gate signal line G is selected and video signal writing is performed.
ａＲ＋ａＬの長さは図１１のａ期間と同一である。ａＲの期間とａＬの期間は同一にしている。したがって、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂの動作周波数は同一である。ｂＲ＋ｂＬの長さは図１１のｂ期間と同一である。ｂＲの期間とｂＬの期間は同一にしている。
The length of aR + aL is the same as the period a in FIG. The period of aR and the period of aL are the same. Therefore, the operating frequencies of the
図１２では、画素に印加する信号は、ａＲ、ａＬ、ｂＲ、ｂＬ、ｃ１、ｃ２期間となっている。したがって、ａＲ期間で、偶数番目の画素行に黒電圧を印加してから、次にａＬ期間で、奇数番目の画素行に黒電圧を印加する。また、ｂＲ期間で、偶数番目の画素行に映像信号圧を印加してから、次にｂＬ期間で、奇数番目の画素行に映像信号を印加する。 In FIG. 12, signals applied to the pixels are aR, aL, bR, bL, c1, and c2 periods. Therefore, the black voltage is applied to the even-numbered pixel rows in the aR period, and then the black voltage is applied to the odd-numbered pixel rows in the aL period. In addition, the video signal pressure is applied to the even-numbered pixel rows in the bR period, and then the video signal is applied to the odd-numbered pixel rows in the bL period.
対向電極３６２に印加するコモン信号ＶＣＯＭは、以下のように印加する。第１フレーム（第１Ｆ）では、ａＲ期間には、ＶＣＯＭ＝ＶｃＨを印加する。したがって、偶数画素行に黒電圧信号を印加している期間の対向電極３６２には、ＶｃＨ電圧が印加される。次のａＬ期間には、ＶＣＯＭ＝ＶｃＬを印加する。したがって、奇数画素行に黒電圧信号を印加している期間の対向電極３６２には、ＶｃＬ電圧が印加される。
The common signal VCOM applied to the
第１フレーム（第１Ｆ）のｂＲ期間には、ＶＣＯＭ＝ＶｃＨを印加する。したがって、偶数画素行に映像信号を印加している期間の対向電極３６２には、ＶｃＨ電圧が印加される。次のｂＬ期間には、ＶＣＯＭ＝ＶｃＬを印加する。したがって、奇数画素行に映像信号を印加している期間の対向電極３６２には、ＶｃＬ電圧が印加される。 第１フレームの映像信号の保持期間（ｃ１、ｃ２）には、ＶＣＯＭ＝ＶｃＨ電圧を印加する。
In the bR period of the first frame (first F), VCOM = VcH is applied. Therefore, the VcH voltage is applied to the
第１フレームの次の第２フレーム（第２Ｆ）は、第１フレームと逆極性となるようにＶＣＯＭ電圧を対向電極３６２に印加する。つまり、第２フレーム（第２Ｆ）では、ａＲ期間には、ＶＣＯＭ＝ＶｃＬを印加する。したがって、偶数画素行に黒電圧信号を印加している期間の対向電極３６２には、ＶｃＬ電圧が印加される。次のａＬ期間には、ＶＣＯＭ＝ＶｃＨを印加する。したがって、奇数画素行に黒電圧信号を印加している期間の対向電極３６２には、ＶｃＨ電圧が印加される。
In the second frame (second F) next to the first frame, the VCOM voltage is applied to the
第２フレーム（第２Ｆ）のｂＲ期間には、ＶＣＯＭ＝ＶｃＬを印加する。したがって、偶数画素行に映像信号を印加している期間の対向電極３６２には、ＶｃＬ電圧が印加される。次のｂＬ期間には、ＶＣＯＭ＝ＶｃＨを印加する。したがって、奇数画素行に映像信号を印加している期間の対向電極３６２には、ＶｃＨ電圧が印加される。第１フレームの映像信号の保持期間（ｃ１、ｃ２）には、ＶＣＯＭ＝ＶｃＬ電圧を印加する。
In the bR period of the second frame (second F), VCOM = VcL is applied. Therefore, the VcL voltage is applied to the
第３フレーム（第３Ｆ）でのコモン信号ＶＣＯＭは、第１フレームと同一である。なお、コモン信号は、パネル温度に対応させて変化させるとよい。 The common signal VCOM in the third frame (third F) is the same as that in the first frame. The common signal may be changed in accordance with the panel temperature.
以上のようにＶＣＯＭ電圧を発生し、印加することにより、第１フレームと第２フレーム、つまり奇数フレームと偶数フレームで液晶層３６４に交流電圧が印加される。
By generating and applying the VCOM voltage as described above, an AC voltage is applied to the
（２−１０−６）変更例５
図１３は、図１２の変形例である。図１２に比較して、ＶＣＯＭ信号電圧の変化点を少なくすることにより低電力化を実現している。
(2-10-6)
FIG. 13 is a modification of FIG. Compared to FIG. 12, the power consumption is reduced by reducing the change points of the VCOM signal voltage.
図１３では、対向電極３６２（共通電極）に印加するコモン信号ＶＣＯＭは、以下のように印加する。第１フレーム（第１Ｆ）では、ａＲ期間には、ＶＣＯＭ＝ＶｃＨを印加する。したがって、偶数画素行に黒電圧信号を印加している期間の対向電極３６２には、ＶｃＨ電圧が印加される。次のａＬ期間には、ＶＣＯＭ＝ＶｃＬを印加する。したがって、奇数画素行に黒電圧信号を印加している期間の対向電極３６２には、ＶｃＬ電圧が印加される。
In FIG. 13, the common signal VCOM applied to the counter electrode 362 (common electrode) is applied as follows. In the first frame (first F), VCOM = VcH is applied in the aR period. Therefore, the VcH voltage is applied to the
第１フレーム（第１Ｆ）のｂＲ期間には、ＶＣＯＭ＝ＶｃＨを印加する。したがって、偶数画素行に映像信号を印加している期間の対向電極３６２には、ＶｃＨ電圧が印加される。次のｂＬ期間には、ＶＣＯＭ＝ＶｃＬを印加する。したがって、奇数画素行に映像信号を印加している期間の対向電極３６２には、ＶｃＬ電圧が印加される。第１フレームの映像信号の保持期間（ｃ１、ｃ２）には、ｂＬ期間に印加されたＶＣＯＭ電圧の極性を維持する。したがって、コモン信号ＶＣＯＭ＝ＶｃＬ電圧を印加する。
In the bR period of the first frame (first F), VCOM = VcH is applied. Therefore, the VcH voltage is applied to the
第１フレームの次の第２フレーム（第２Ｆ）は、第１フレームと逆極性となるようにＶＣＯＭ電圧を対向電極３６２に印加する。つまり、第２フレーム（第２Ｆ）では、ａＲ期間には、ＶＣＯＭ＝ＶｃＬを印加する。したがって、偶数画素行に黒電圧信号を印加している期間の対向電極３６２には、ＶｃＬ電圧が印加される。次のａＬ期間には、ＶＣＯＭ＝ＶｃＨを印加する。したがって、奇数画素行に黒電圧信号を印加している期間の対向電極３６２には、ＶｃＨ電圧が印加される。
In the second frame (second F) next to the first frame, the VCOM voltage is applied to the
第２フレーム（第２Ｆ）のｂＲ期間には、ＶＣＯＭ＝ＶｃＬを印加する。したがって、偶数画素行に映像信号を印加している期間の対向電極３６２には、ＶｃＬ電圧が印加される。次のｂＬ期間には、ＶＣＯＭ＝ＶｃＨを印加する。したがって、奇数画素行に映像信号を印加している期間の対向電極３６２には、ＶｃＨ電圧が印加される。第１フレームの映像信号の保持期間（ｃ１、ｃ２）には、ｂＬ期間に印加されたコモン電圧の極性を維持する。したがって、コモン信号ＶＣＯＭ＝ＶｃＨ電圧を印加する。
In the bR period of the second frame (second F), VCOM = VcL is applied. Therefore, the VcL voltage is applied to the
第３フレーム（第３Ｆ）でのコモン信号ＶＣＯＭは、第１フレームと同一である。なお、コモン信号は、パネル温度に対応させて変化させるとよい。 The common signal VCOM in the third frame (third F) is the same as that in the first frame. The common signal may be changed in accordance with the panel temperature.
以上のようにＶＣＯＭ電圧を発生し、印加することにより、第１フレームと第２フレーム、つまり奇数フレームと偶数フレームで液晶層３６４に交流電圧が印加される。
By generating and applying the VCOM voltage as described above, an AC voltage is applied to the
以上の実施形態では、消費電力の低減とフリッカの抑制を両立できるという利点があるものの、極低温などで液晶の応答が遅くなった場合に横筋が発生することがある。例えば１行目（奇数行）と２行目（偶数行）の画素１６に注目したとき、これら画素１６に対する書込開始タイミングは奇数ラインの映像信号書込走査と偶数ラインの映像信号書込走査との時間差だけずれる。ここで、液晶の応答に遅れがあると、画素透過率の遷移がバックライト１８の点灯前に完了せず、奇数行の画素１６と偶数行の画素１６との間に透過率の差が生じ、この差による輝度差が横筋として観察されることになる。もし、この輝度差を目立たなくさせるために、バックライト１８の点灯タイミングを遅らせるとよい。以上のように本実施形態はバクライト１８のオンオフを映像信号に同期させている。また、バックライト１８の点灯あるいは消灯タイミングを変化させることができる。
In the above embodiment, although there is an advantage that both reduction of power consumption and suppression of flicker can be achieved, a horizontal stripe may occur when the response of the liquid crystal becomes slow at extremely low temperature or the like. For example, when attention is paid to the
（２−１０−７）変更例６
以上の実施形態は、表示領域に映像信号を４倍速で画像を書き込む実施形態であった。しかし、本実施形態はこれに限定されるものではない。例えば、図１４に図示するように、６倍速で映像信号を書き込むように構成してもよい。
(2-10-7)
In the above embodiment, an image is written in the display area at a quadruple speed. However, the present embodiment is not limited to this. For example, as shown in FIG. 14, the video signal may be written at 6 × speed.
図１４において、ａ期間、ｂ期間、ｃ１期間、ｃ２期間、ｃ３期間、ｃ４期間のそれぞれの長さは同一である。したがって、１Ｆ／６の期間で黒挿入駆動を実施し、次の１Ｆ／６の期間で映像信号を書き込む。４Ｆ／６（＝２Ｆ／３）の期間は映像信号の保持期間である。 In FIG. 14, the lengths of a period, b period, c1 period, c2 period, c3 period, and c4 period are the same. Therefore, the black insertion drive is performed in the period of 1F / 6, and the video signal is written in the next period of 1F / 6. The period of 4F / 6 (= 2F / 3) is a video signal holding period.
バックライト１８は映像信号の保持期間の間に点灯させる。黒書込期間ａ、映像書込期間ｂは消灯させて、画像表示を見えなくする。
The
コモン信号ＶＣＯＭは１フレーム毎に極性反転するように図示しているがこれに限定するものではない。図１０〜図１３の方式を適用してもよいことは言うまでもない。 Although the common signal VCOM is illustrated so that the polarity is inverted every frame, the present invention is not limited to this. Needless to say, the methods of FIGS. 10 to 13 may be applied.
また、図１５のように、対向電極２２に印加するＶＣＯＭ電圧を極性反転されることにより、反転周期が等しくなり、輝度傾斜、フリッカを減少させることができる。 Further, as shown in FIG. 15, by reversing the polarity of the VCOM voltage applied to the counter electrode 22, the inversion cycle becomes equal, and the luminance gradient and flicker can be reduced.
（２−１０−８）変更例７
以上の実施形態は、ソースドライバ回路１４がソース信号線Ｓに出力する信号極性反転方式は、フレーム反転あるいはカラム反転方式であるとしたが、本実施形態はこれに限定するものではない。図１６、図１７、図１８などの駆動方式を採用してもよい。コモン信号ＶＣＯＭはソースドライバ回路１４が出力する信号極性（画素１６に印加する信号極性）に対応させて極性（ＶｃＨ、ＶｃＬ）を変化させればよい。
(2-10-8)
In the above embodiment, the signal polarity inversion method that the
図８はフレーム反転駆動の実施形態である。図８（ａ）は奇数フレームの画素１６の映像信号の極性状態を示している。また、図８（ｂ）は偶数フレームの画素１６の映像信号の極性状態を示している。図８などにおいて、”＋”は画素１６に正極性の映像信号が保持されている状態を示している。”−”は画素１６に負極性の映像信号が保持されている状態を示している。
FIG. 8 shows an embodiment of frame inversion driving. FIG. 8A shows the polarity state of the video signal of the
図１６は１ライン反転駆動の実施形態である。図１６（ａ）は奇数フレームの画素１６の映像信号の極性状態を示している。また、図１６（ｂ）は偶数フレームの画素１６の映像信号の極性状態を示している。１ライン反転駆動は１Ｈ反転駆動とも呼ぶ。１画素行毎に画素１６に印加する映像信号の極性を反転させる。
FIG. 16 shows an embodiment of 1-line inversion driving. FIG. 16A shows the polarity state of the video signal of the
図１７は２ライン（２Ｈ）反転駆動の実施形態である。図１７（ａ）は奇数フレームの画素１６の映像信号の極性状態を示している。また、図１７（ｂ）は偶数フレームの画素１６の映像信号の極性状態を示している。２ライン反転駆動は２Ｈ反転駆動とも呼ぶ。２画素行毎に画素１６に印加する映像信号の極性を反転させる。
FIG. 17 shows an embodiment of 2-line (2H) inversion driving. FIG. 17A shows the polarity state of the video signal of the
図１８は４ライン反転駆動の実施形態である。図１８（ａ）は奇数フレームの画素１６の映像信号の極性状態を示している。また、図１８（ｂ）は偶数フレームの画素１６の映像信号の極性状態を示している。４ライン反転駆動は４Ｈ反転駆動とも呼ぶ。４画素行毎に画素１６に印加する映像信号の極性を反転させる。
FIG. 18 shows an embodiment of 4-line inversion driving. FIG. 18A shows the polarity state of the video signal of the
以上のように複数画素行毎に画素１６に印加する信号極性を変化させる。同時に、あるいは同期させてコモン信号の極性を変化させる。
As described above, the signal polarity applied to the
なお、以上の実施形態は、画素行単位で画素１６に印加する映像信号の極性を反転させるものであった。しかし、画素列単位で画素１６に印加する映像信号の極性を反転させてもよい。１画素列単位に画素１６に印加する映像信号の極性を逆にすることに限られず、例えば２画素列単位、あるいは３画素列単位に画素１６に印加する映像信号の極性を逆にするようにしてもよい。
In the above embodiment, the polarity of the video signal applied to the
また、本実施形態は映像信号の保持期間ｃで映像信号の書込み動作を停止することに制限されるものではない。ｃ１期間、ｃ２期間で映像信号の書込み動作をおこなってもよい。書き込む画像データは変化がないから、バックライト１８を点灯させた状態でも画質劣化が発生することはなく、また動画表示性能も維持される。
Further, the present embodiment is not limited to stopping the video signal writing operation in the video signal holding period c. The video signal writing operation may be performed during the c1 period and the c2 period. Since the image data to be written does not change, image quality deterioration does not occur even when the
映像信号の書込み走査は１回である必要は無く、３回、４回、・・・、と繰り返しても構わない。２回目以降の映像信号の書込み走査は、バックライト１８の点灯期間中に行ってもよい。映像信号の書込み走査を実施しても、画素１６に書き込む画像データは同一であるから画像表示状態に変化は発生しないからである。もちろん、２回目以降の走査が完了した後にバックライトの点灯を開始しても構わない。また、本来の映像保持期間（ｃ１、ｃ２）において映像信号書込みを行っても良い。このような映像信号の書込み走査の回数、あるいはバックライト１８の点灯タイミングに関しては、ソースドライバ１４にかかる負担や必要輝度等を勘案した上で適当な条件を採用すればよい。
The video signal writing scan need not be performed once, and may be repeated three times, four times, and so on. The second and subsequent video signal writing scans may be performed during the lighting period of the
本実施形態の実施形態において、液晶応答の遅れに起因して画面２０の上端行と下端行との透過率応答が異なるために輝度傾斜が生じることもある。このような輝度傾斜は複数の画素の行を選択する垂直走査方向を、例えば奇数フレームで上端行から下端行に向って走査し偶数フレームで下端行から上端行に向って走査するような形式で１フレーム期間毎に逆にすることにより抑制できる。また、発生する輝度傾斜に対応させて、映像信号の振幅変調を実施してもよい。また、発生する輝度傾斜に対応させて、コモン信号の振幅値を変調させてもよい。
In the embodiment of the present embodiment, the luminance gradient may occur because the transmittance response of the upper and lower rows of the
（３）フレームレート変換
本実施形態では、液晶表示装置の外部から、第１のフレームレート（例えば、６０Ｈｚ）の映像信号が印加される。この映像信号は、液晶表示装置の内部のＲＡＭに格納され、４倍速の映像信号（１Ｆ／４）としてソース信号線Ｓに印加される。第１のフレームレートと、ソース信号線Ｓに印加されるフレームレートとは同一場合がある。ソース信号線Ｓに印加される映像信号は、その周波数は４倍速であれば、画像を表示する周期としてのフレームレートは６０Ｈｚで同一の場合がある。以上のように本実施形態の駆動方式意は、入力された映像信号を高速にしてソース信号線Ｓに印加するものである。または表示画面２０に映像信号を書き込むものである。
(3) Frame Rate Conversion In this embodiment, a video signal having a first frame rate (for example, 60 Hz) is applied from the outside of the liquid crystal display device. This video signal is stored in a RAM inside the liquid crystal display device and applied to the source signal line S as a quadruple speed video signal (1F / 4). The first frame rate and the frame rate applied to the source signal line S may be the same. If the frequency of the video signal applied to the source signal line S is quadruple speed, the frame rate as the period for displaying an image may be the same at 60 Hz. As described above, the drive system according to the present embodiment applies the input video signal to the source signal line S at a high speed. Alternatively, a video signal is written on the
（３−１）フリッカ視感度
本実施形態は、バックライト１８を点滅させることにより、動画表示性能を向上させることを１つの効果としている。１フレーム間隔でバックライト１８をオンオフ（点灯、消灯）させることにより、画像表示を間欠表示させる。間欠表示により動画視認性が飛躍的に向上する。しかし、フレームレートが低いとフリッカが視認される。
(3-1) Flicker Visibility In this embodiment, one effect is to improve the moving image display performance by blinking the
ＮＴＳＣでは６０Ｈｚ（６０コマ／秒）、ＰＡＬ（５０コマ／秒）であるから、そのまま間欠表示を実施したのではフリッカの発生により画像表示品位が低下する。 Since NTSC has 60 Hz (60 frames / second) and PAL (50 frames / second), if intermittent display is performed as it is, the image display quality deteriorates due to the occurrence of flicker.
図２３に図示するように、横軸のフレーム周波数と縦軸のフリッカ視感度係数は相関がある。フリッカ視感度係数は、大きいほどフリッカが認識しやすいことを示す。フリッカ視感度係数は、０．２５以下をする必要がある。 As shown in FIG. 23, there is a correlation between the frame frequency on the horizontal axis and the flicker visibility coefficient on the vertical axis. The larger the flicker visibility coefficient, the easier the flicker is recognized. The flicker visibility coefficient needs to be 0.25 or less.
図２３より、５０Ｈｚ、６０Ｈｚで本実施形態の駆動方法（間欠表示）を実施するとフリッカが視認される。フレームレートは、７０Ｈｚを越えたあたりから視認されにくくなり、７２Ｈｚでフリッカ視感度係数は０．２５以下となる。８０Ｈｚ以上ではほぼフリッカの発生はなくなる。９０Ｈｚ以上ではフリッカは認識されない。しかし、フレームレートを上げすぎると動画視認性が低下する（動画ボケが発生する）。動画視認性は、１００Ｈｚを超えたあたりから低下し、１５０Ｈｚ以上ではバックライトを点滅することによる間欠表示による動画視認性の向上効果はなくなる。 From FIG. 23, when the driving method (intermittent display) of this embodiment is performed at 50 Hz and 60 Hz, flicker is visually recognized. The frame rate becomes difficult to be visually recognized from around 70 Hz, and the flicker sensitivity coefficient becomes 0.25 or less at 72 Hz. Almost no flicker occurs at 80 Hz or higher. Flicker is not recognized above 90 Hz. However, if the frame rate is increased too much, the visibility of the moving image decreases (moving image blur occurs). The moving image visibility decreases from above about 100 Hz, and at 150 Hz or higher, the effect of improving the moving image visibility by intermittent display by blinking the backlight is lost.
本実施形態の駆動方式では、フレームレートは、７２Ｈｚ以上としている。また、フレームレートは１５０Ｈｚ以下としている。入力信号のフレームレートが、７２Ｈｚ以下の場合は、入力フレームレートを本実施形態の駆動方式、回路などにより１．２５倍、１．５倍あるいは２倍に変換して出力し、液晶表示パネルに印加する。以上の方式とすることにより、低コスト化を実現できる。入力信号のフレームレートが、７２Ｈｚ以上の場合は、入力フレームレートと同一のフレームレートで画像を表示する。フレームレートは、液晶表示装置に入力され入力フレームレートの１．２０倍以上１．６０倍以下にすることが好ましい。 In the driving method of this embodiment, the frame rate is set to 72 Hz or more. The frame rate is 150 Hz or less. When the frame rate of the input signal is 72 Hz or less, the input frame rate is converted to 1.25 times, 1.5 times, or 2 times by the driving method and circuit of this embodiment, and output to the liquid crystal display panel. Apply. By adopting the above method, cost reduction can be realized. When the frame rate of the input signal is 72 Hz or higher, an image is displayed at the same frame rate as the input frame rate. The frame rate is preferably 1.20 times or more and 1.60 times or less of the input frame rate inputted to the liquid crystal display device.
基本的には、本実施形態の表示装置ではフレームレート変換を実施せず、入力フレームレートを維持したまま出力フレームレートとする。本実施形態の表示装置では、黒書込期間ａなど、図５、図９などで説明したフォーマットに適合するように入力信号を変換する。なお、フレームレート変換を実施しないことに限定されるものではなく、必要なフレームメモリを本実施形態のパネルモジュールに搭載し、フレームレート変換を実施してもよいことはいうまでもない。 Basically, the display device of the present embodiment does not perform frame rate conversion, and sets the output frame rate while maintaining the input frame rate. In the display device of this embodiment, the input signal is converted so as to conform to the format described with reference to FIGS. Note that the present invention is not limited to not performing frame rate conversion, and it goes without saying that necessary frame memory may be mounted on the panel module of the present embodiment to perform frame rate conversion.
（３−２）フレームレート変換
このフリッカの発生課題に対して、本実施形態は、フレームレート変換を実施している。図２２にその実施形態を記載している。なお、入力（元の入力フレームレート）が６０Ｈｚの場合を例示している。１は入力フレームレートを変換なしで出力する場合である（出力６０Ｈｚ）。黒書込期間には、４倍速で黒電圧（映像信号）を画素１６に書き込む必要がある。
(3-2) Frame Rate Conversion In the present embodiment, frame rate conversion is performed for the problem of flicker occurrence. The embodiment is described in FIG. The case where the input (original input frame rate) is 60 Hz is illustrated. 1 is a case where the input frame rate is output without conversion (
２は入力フレームレートを１．２５倍して、７５Ｈｚで出力する場合である。内蔵ＲＡＭからは、入力映像信号の１．２５ｘ４倍速で読み出し、黒電圧（映像信号）を画素１６に書き込む必要がある。
2 is a case where the input frame rate is multiplied by 1.25 and output at 75 Hz. It is necessary to read from the built-in RAM at 1.25 × 4 times the input video signal and write the black voltage (video signal) to the
３は入力フレームレートを１．５ｘ４倍して、９０Ｈｚで出力する場合である。内蔵ＲＡＭからは、入力映像信号の１．５ｘ４倍速で読み出す必要がある。４は入力フレームレートを２．０倍して、１２０Ｈｚで出力する場合である。入力映像信号の２ｘ４倍速で読み出し、黒電圧（映像信号）を画素１６に書き込む必要がある。
3 is a case where the input frame rate is multiplied by 1.5 × 4 and output at 90 Hz. It is necessary to read from the built-in RAM at 1.5 × 4 times the input video signal. 4 is a case where the input frame rate is multiplied by 2.0 and output at 120 Hz. It is necessary to read out the input video signal at 2 × 4 times speed and write the black voltage (video signal) to the
図２２の変換方式欄は、入力のフレーム番号を記載している。入力画像は、第１Ｆを”１”と記載し、第２Ｆを”２”と記載し、第３Ｆを”３”と記載している。以下同様である。したがって、出力６０Ｈｚの変換方式は、フレームレート変換が不用であるから、入力画像はそのまま、出力画像として、１、２、３、４、５、６、・・・・・・・と表示される。
The conversion method column in FIG. 22 describes the input frame number. In the input image, the first F is described as “1”, the second F is described as “2”, and the third F is described as “3”. The same applies hereinafter. Accordingly, since the frame rate conversion is unnecessary in the conversion method of
１の出力６０Ｈｚ（フレームレート６０Ｈｚと呼ぶ）の場合は、フレームレート変換は必要ない（変換なし）。したがって、入力画像はそのまま、出力画像として、１、２、３、４、５、６、・・・・・・・と表示される。
For an output of 1 Hz (called
図２２の２の出力７５Ｈｚ（フレームレート７５Ｈｚと呼ぶ）の場合は、入力画像の４コマを出力画像の５コマに変換（フレームレート変換）する必要がある。したがって、入力画像の４コマのうち、いずれかのコマを重複して出力する必要がある。したがって、出力画像として、ａは、１、２、３、４、４、５、６、７、８，８・・・・・・・と表示される例である。ｂは、１、１、２、３、４、５、５、６、７、８，・・・・・・・と表示される例である。ｃは、１、２、２、３、４、５、６、６、７、８・・・・・・・と表示される例である。ｄは、１、２、３、４、４、５、６、７、８，８・・・・・・・と表示される例である。 In the case of the output of 75 Hz (referred to as a frame rate of 75 Hz) in FIG. 22, it is necessary to convert 4 frames of the input image into 5 frames of the output image (frame rate conversion). Therefore, it is necessary to output one of the four frames of the input image in duplicate. Therefore, as an output image, a is an example displayed as 1, 2, 3, 4, 4, 5, 6, 7, 8, 8,. b is an example displayed as 1, 1, 2, 3, 4, 5, 5, 6, 7, 8,. c is an example displayed as 1, 2, 2, 3, 4, 5, 6, 6, 7, 8,. d is an example displayed as 1, 2, 3, 4, 4, 5, 6, 7, 8, 8,.
入力画像を１．２５倍して出力画像とする２の方式では、４コマを５コマに変換する必要がある。この変換において、同一の表示が４コマで１コマ発生するため、出力画像表示が”カタカタ”とぎこちなく変化する。しかし、実用上は問題ない場合がほとんどである。回路構成も簡単となり、使用するＲＡＭサイズも小さい。 In the second method in which an input image is multiplied by 1.25 to obtain an output image, it is necessary to convert 4 frames to 5 frames. In this conversion, the same display is generated every four frames, so that the output image display changes awkwardly. However, there are almost no problems in practical use. The circuit configuration is simplified and the RAM size used is small.
図２２の３の出力９０Ｈｚ（フレームレート９０Ｈｚと呼ぶ）の場合は、入力画像の２コマを出力画像の３コマに変換（フレームレート変換）する必要がある。したがって、入力画像の２コマのうち、いずれかのコマを重複して出力する必要がある。したがって、出力画像として、ａは、１、１、２、３、３、４、５、５、６、７、７、８・・・・・・・と表示される例である。ｂは、１、２、２、３、４、４、５、６、６、７、８、８・・・・・・・と表示される例である。 In the case of the output of 3 Hz in FIG. 22 (referred to as a frame rate of 90 Hz), it is necessary to convert 2 frames of the input image into 3 frames of the output image (frame rate conversion). Therefore, it is necessary to output one of the two frames of the input image in duplicate. Therefore, as an output image, a is an example displayed as 1, 1, 2, 3, 3, 4, 5, 5, 6, 7, 7, 8,. b is an example displayed as 1, 2, 2, 3, 4, 4, 5, 6, 6, 7, 8, 8,.
入力画像を１．５倍して出力画像とする３の方式では、２コマを３コマに変換する必要がある。この変換において、同一の表示が２コマで１コマ発生する。同一のコマの発生頻度が高いため、出力画像表示は、滑らかである。また、フレームレート変換の回路構成、方式も簡単である。したがって、３の入力画像を１．５倍に変換する方式が好ましい。 In the third method in which the input image is multiplied by 1.5 to obtain the output image, it is necessary to convert two frames into three frames. In this conversion, the same display is generated by two frames. Since the occurrence frequency of the same frame is high, the output image display is smooth. Also, the circuit configuration and method for frame rate conversion are simple. Therefore, a method of converting the three input images to 1.5 times is preferable.
図２２の４の出力１２０Ｈｚ（フレームレート１２０Ｈｚと呼ぶ）の場合は、入力画像の１コマを出力画像の２コマに変換（フレームレート変換）する必要がある。したがって、入力画像は、全て２コマに重複して出力する必要がある。したがって、出力画像として、１、１、２、２、３、３、４、４、５、５、６、６、７、７、８、８・・・・・・・と表示される。
In the case of the
入力画像を２倍して出力画像とする４の方式では、１コマを倍速にして２コマに変換する必要がある。この変換において、同一の表示が重複して発生する。出力画像表示は、滑らかである。また、フレームレート変換の回路構成、方式も簡単である。しかし、入力画像１コマが２コマに変換されて表示されるため、画像が連続して見える。したがって、動画視認性が低い（動画ボケが発生しやすい）。
In the
以上のことから、フレーム変換方式は、３の入力フレームレートを１．５倍して出力フレームレートとする方式を採用することが好ましい。もしくは、１．２５倍にする方式を採用する。 From the above, it is preferable that the frame conversion method adopts a method in which the input frame rate of 3 is multiplied by 1.5 to obtain the output frame rate. Alternatively, a method of 1.25 times is adopted.
（３−２）フレーム変換回路
フレームレート変換を実施するためには、画像を１フレームまたは２フレーム分を保持するフレームメモリ（ＲＡＭ）が必要となる。フレームメモリはコストアップの要因となる。また、本実施形態は黒書込期間ａ、映像書込期間ｂ、映像保持期間ｃ（ｃ１、ｃ２）を発生させるため、基本的には映像信号の処理は４倍速となる。映像信号の処理速度を上げることはＥＭＩ対策が必要で、ＥＭＩ対策は、コストアップの要因となる。
(3-2) Frame Conversion Circuit In order to perform frame rate conversion, a frame memory (RAM) that holds an image for one or two frames is required. The frame memory becomes a cause of cost increase. In addition, since the black writing period a, the video writing period b, and the video holding period c (c1, c2) are generated in the present embodiment, the video signal processing is basically quadruple speed. Increasing the processing speed of the video signal requires measures against EMI, and measures against EMI increase costs.
図２１は本実施形態の駆動方式の説明図である。本実施形態は、入力信号を本実施形態の駆動方式に適合しやすいようにしている。本実施形態の駆動方式の実施形態は、入力信号のフォーマットも含む。 FIG. 21 is an explanatory diagram of the driving method of this embodiment. In this embodiment, the input signal is easily adapted to the driving method of this embodiment. The embodiment of the driving method of the present embodiment also includes the format of the input signal.
図２１の第１Ｆ、第２Ｆ、・・・・・は、入力信号のフレームレートでもあるが、出力フレームレートでもある。入力フレームレートは、６０Ｈｚではなく、１．２５倍の７５Ｈｚ、１．５倍の９０Ｈｚなど高いフレームレートである。つまり、入力信号をフリッカが視認しにくいフレームレートで伝送する。本実施形態の表示装置ではフレームレート変換を実施せず、入力フレームレートを維持したまま出力フレームレートとする。本実施形態の表示装置では、黒挿入書込み期間ａなど、図１０などで説明したフォーマットに適合するように入力信号を変換する。
21 are the frame rate of the input signal, but also the output frame rate. The input frame rate is not 60 Hz but a high frame rate such as 1.25
フレームレートとは、１画面を書き換える単位である。図５では、黒書込期間＋映像書込期間＋映像保持期間を１単位として、この単位が１秒間に６０回実施されるとフレームレート６０である。図９では、黒書込期間（黒電圧書込期間＋黒電圧保持期間）＋映像書込期間＋映像保持期間＋ブランキング時間ｔｐを１単位として、この単位が１秒間に６０回実施されるとフレームレート６０である。
The frame rate is a unit for rewriting one screen. In FIG. 5, a black writing period + video writing period + video holding period is taken as one unit, and when this unit is executed 60 times per second, the frame rate is 60. In FIG. 9, a black writing period (black voltage writing period + black voltage holding period) + video writing period + video holding period + blanking time tp is taken as one unit, and this unit is executed 60 times per second. And the
（３−２−１）フレーム変換方式１
図２１（ａ）に示す”高フレームレート２倍速方式”について説明をする。入力映像信号は、２倍速である。したがって、１フレームの１Ｆ／２の期間が映像信号である。残りの１Ｆ／２は、先の映像信号を繰り返して伝送してもよい。無信号であってもよい。
(3-2-1)
The “high frame rate double speed method” shown in FIG. 21A will be described. The input video signal is double speed. Therefore, a 1F / 2 period of one frame is a video signal. For the remaining 1F / 2, the previous video signal may be transmitted repeatedly. There may be no signal.
１Ｆ／２の期間に伝送された映像信号（図２１（ａ）では”映像”と記載している）はフレームメモリに格納される。フレームメモリからの読み出しは倍速で実施される。入力信号が２倍速であり、さらに倍速で読み出されるから、２ｘ２＝４倍速になる。図５、図９などで説明したように基本的には１Ｆ／４の期間で黒書込期間ａが実施される。黒書込信号は、入力映像信号に関係なく、本実施形態の液晶表示パネルで自己発生させる。但し、これに限定するものではなく、入力映像信号に対応させて黒書込信号のレベルなどを変化させてもよいことは言うまでもない。 The video signal transmitted in the 1F / 2 period (described as “video” in FIG. 21A) is stored in the frame memory. Reading from the frame memory is performed at double speed. Since the input signal is double speed and is read at double speed, 2 × 2 = 4 times speed. As described with reference to FIGS. 5 and 9, the black writing period “a” is basically performed in the period of 1F / 4. The black writing signal is generated by the liquid crystal display panel of this embodiment regardless of the input video signal. However, the present invention is not limited to this, and it goes without saying that the level of the black writing signal may be changed corresponding to the input video signal.
黒書込期間ａ後に、入力映像信号をさらに２倍速で読み出し（４倍速）、映像書込期間ｂを発生させ、マトリックス状に配置された表示領域２０の画素１６に書き込む。その後、映像保持期間ｃを実施する。
After the black writing period “a”, the input video signal is further read out at double speed (4 × speed), and the video writing period “b” is generated and written to the
以上のように、図２１（ａ）の方式では、入力映像信号のフレームレート変換が不要である。また、入力映像信号をメモリに格納し、倍速読み出すことで本実施形態の駆動方式に適合させることができる。したがって、フレームメモリ容量を削減でき、回路構成も簡単である。また、伝送される入力映像信号は２倍速であるためＥＭＩ対策も比較的容易になる。 As described above, in the method of FIG. 21A, the frame rate conversion of the input video signal is unnecessary. Further, the input video signal can be stored in the memory and read out at a double speed to be adapted to the driving method of the present embodiment. Therefore, the frame memory capacity can be reduced and the circuit configuration is simple. In addition, since the input video signal to be transmitted is double speed, EMI countermeasures are relatively easy.
（３−２−２）フレーム変換方式２
図２１（ｂ）に示す”黒挿入信号＋高フレームレート４倍速方式”について説明をする。入力映像信号は４倍速である。したがって、１フレームの１Ｆ／４の期間が映像信号である。また、１Ｆ／４の期間は黒挿入信号（黒書込用の映像信号）が伝送されている。残りの１Ｆ／２は、先の映像信号を繰り返して伝送してもよい。無信号であってもよい。
(3-2-2)
The “black insertion signal + high frame rate quadruple speed method” shown in FIG. 21B will be described. The input video signal is quadruple speed. Therefore, a 1F / 4 period of one frame is a video signal. Also, a black insertion signal (black writing video signal) is transmitted during the period of 1F / 4. For the remaining 1F / 2, the previous video signal may be transmitted repeatedly. There may be no signal.
図２１（ｂ）の方式は、映像信号を保持する必要がない。したがって、フレームメモリは不要である。図５、図９などで説明したように基本的には１Ｆ／４の期間で黒書込期間ａが実施される。この黒書込期間用の信号は、１フレームの最初の１Ｆ／４に伝送されている（図２１（ｂ）では”黒”と記載している）。黒書込信号は、本実施形態の液晶表示パネル内で自己発生させてもよい。図２１（ｂ）では、入力映像信号に対応させて黒書込信号のレベルなどを調整して伝送した実施形態である。 The method of FIG. 21B does not need to hold a video signal. Therefore, no frame memory is required. As described with reference to FIGS. 5 and 9, the black writing period “a” is basically performed in the period of 1F / 4. This black writing period signal is transmitted to the first 1F / 4 of one frame (indicated as “black” in FIG. 21B). The black writing signal may be self-generated within the liquid crystal display panel of the present embodiment. FIG. 21B shows an embodiment in which the level of the black writing signal is adjusted in correspondence with the input video signal and transmitted.
”黒”と記載した映像信号を黒書込期間ａで液晶表示パネルに書き込んだ後に、入力映像信号を（図２１（ｂ）では”映像”と記載している）をそのままの速度で、マトリックス状に配置された表示領域２０の画素１６に書き込む。その後、映像保持期間ｃを実施する。
After the video signal described as “black” is written on the liquid crystal display panel in the black writing period “a”, the input video signal (described as “video” in FIG. 21B) is used at the same speed as the matrix. Is written in the
以上のように、図２１（ｂ）の方式では、入力映像信号のフレームレート変換が不要である。また、入力映像信号を格納するメモリも不要である。したがって、フレームメモリ容量を削減でき、回路構成も簡単である。 As described above, in the method of FIG. 21B, the frame rate conversion of the input video signal is unnecessary. Further, a memory for storing the input video signal is not necessary. Therefore, the frame memory capacity can be reduced and the circuit configuration is simple.
（３−２−３）フレーム変換方式３
図２１（ｃ）に示す”高フレームレート４倍速方式”について説明をする。入力映像信号は４倍速である。したがって、１フレームの１Ｆ／４の期間が映像信号である。また、１フレーム開始タイミングから１Ｆ／４の期間はブランクとなっている。このブランクの期間に黒挿入信号（黒書込用の映像信号）が挿入する。残りの１Ｆ／２は、先の映像信号を繰り返して伝送してもよい。無信号であってもよい。
(3-2-3)
The “high frame rate quadruple speed method” shown in FIG. 21C will be described. The input video signal is quadruple speed. Therefore, a 1F / 4 period of one frame is a video signal. Further, a period of 1F / 4 from the start timing of one frame is blank. During this blank period, a black insertion signal (black writing video signal) is inserted. For the remaining 1F / 2, the previous video signal may be transmitted repeatedly. There may be no signal.
図２１（ｂ）の方式は、映像信号を保持する必要がない。したがって、フレームメモリは不要である。図５、図９などで説明したように基本的には１Ｆ／４の期間で黒書込期間ａが実施される。この黒書込期間用の信号は、本実施形態の液晶表示パネルモジュールで発生させる。次に、入力映像信号を（図２１（ｂ）では”映像”と記載している）をそのままの速度で、マトリックス状に配置された表示領域２０の画素１６に書き込む。その後、映像保持期間ｃを実施する。
The method of FIG. 21B does not need to hold a video signal. Therefore, no frame memory is required. As described with reference to FIGS. 5 and 9, the black writing period “a” is basically performed in the period of 1F / 4. This black writing period signal is generated by the liquid crystal display panel module of the present embodiment. Next, the input video signal (described as “video” in FIG. 21B) is written into the
以上のように、図２１（ｂ）の方式では、入力映像信号のフレームレート変換が不要である。また、入力映像信号を格納するメモリも不要である。したがって、フレームメモリ容量を削減でき、回路構成も簡単である。 As described above, in the method of FIG. 21B, the frame rate conversion of the input video signal is unnecessary. Further, a memory for storing the input video signal is not necessary. Therefore, the frame memory capacity can be reduced and the circuit configuration is simple.
（３−３）入力信号から黒書込期間などの発生
（３−３−１）同一フレームレート処理
図１９は入力された映像信号を４倍速にして図５、図９のフォーマットに変換する方式の説明図である。図１９（ａ）が本実施形態の液晶表示装置に入力される映像信号であり、図１９（ｂ）が本実施形態の液晶表示装置で発生する信号である。図１９の実施形態では、入力映像信号のフレームレートは７５Ｈｚとしている。発生するフレームレートも７５Ｈｚである。つまり、入力映像信号のフレームレートと発生する信号のフレームレートは同一である。基本的には、図５、図９の方式である。
(3-3) Generation of black writing period or the like from input signal (3-3-1) Same frame rate processing FIG. 19 shows a method of converting the input video signal to the format of FIGS. It is explanatory drawing of. FIG. 19A shows a video signal input to the liquid crystal display device of this embodiment, and FIG. 19B shows a signal generated by the liquid crystal display device of this embodiment. In the embodiment of FIG. 19, the frame rate of the input video signal is 75 Hz. The generated frame rate is also 75 Hz. That is, the frame rate of the input video signal and the frame rate of the generated signal are the same. Basically, this is the method shown in FIGS.
図１９（ａ）で示すように入力映像信号は、１フレームの期間に送られてくる。送られてきた映像信号は、図９で説明したように、ＲＡＭに格納される。したがって、図１９（ｂ）に示すように発生する信号は、１フレーム遅延する。 As shown in FIG. 19A, the input video signal is sent during a period of one frame. The transmitted video signal is stored in the RAM as described with reference to FIG. Therefore, the signal generated as shown in FIG. 19B is delayed by one frame.
なお、図１９、図２０において、ａは黒書込期間であり、ｂは映像書込期間である。ｂの添え字は、入力された映像信号のフレーム番号である。例えば、ｂ２とは、第２フレームの映像信号を４倍速に変換した期間あるいはデータを示している。 In FIG. 19 and FIG. 20, a is a black writing period, and b is a video writing period. The subscript b is the frame number of the input video signal. For example, b2 indicates a period or data obtained by converting the video signal of the second frame to quadruple speed.
図１９（ｂ）で示すように、入力映像信号は、ＲＡＭに書き込まれる。読み出し時は４倍速で読み出され、４倍速で映像書込期間ｂに表示画面２０に印加される。映像書込期間の前後には、黒書込期間ａ、映像保持期間ｃが付加される。
As shown in FIG. 19B, the input video signal is written into the RAM. At the time of reading, it is read out at a quadruple speed and applied to the
対向電極３６２の電位を画素１６に印加する映像信号の極性に同期させて極性を変化させる。また、ソース信号線Ｓに印加する映像信号（あるいは画素１６に印加する映像信号）は、フレーム反転またはライン反転駆動方式である。
The polarity of the
（３−３−２）異なるフレームレート処理
図２０は、図２２の２で示す１．５倍速変換の方式である。例えば、入力フレームレートが６０Ｈｚであれば、１．５倍の９０Ｈｚに変換される。２から３フレーム変換である。したがって、２回に１回は同一映像データとなる。６０Ｈｚの入力映像信号が、０、１、２、３、４、・・・・・・であれば、０、１、１、２、３、３、４、・・・・・・となる。
(3-3-2) Different Frame Rate Processing FIG. 20 shows a 1.5 × speed conversion method indicated by 2 in FIG. For example, if the input frame rate is 60 Hz, the input frame rate is converted to 90 times 1.5 times. 2 to 3 frame conversion. Therefore, the same video data is obtained once every two times. If the 60 Hz input video signal is 0, 1, 2, 3, 4,..., 0, 1, 1, 2, 3, 3, 4,.
図２０（ａ）で示すように入力映像信号は、６０フレーム／秒で、１フレームの期間に送られてくる。送られてきた映像信号は、図９で説明したように、ＲＡＭに格納される。したがって、図２０（ｂ）に示すように発生する信号は、１フレームは少なくとも遅延する。 As shown in FIG. 20A, the input video signal is sent at a rate of 60 frames / second in a period of one frame. The transmitted video signal is stored in the RAM as described with reference to FIG. Therefore, the signal generated as shown in FIG. 20B is delayed by at least one frame.
図２０（ｂ）で示すように、入力映像信号は、ＲＡＭに書き込まれる。読み出し時は４倍速ｘ１．５の６倍速で読み出され、読み出されたデータは、６倍速で映像書込期間ｂに表示画面２０に印加される。映像書込期間の前後には、黒書込期間ａ、映像保持期間ｃが付加される。
As shown in FIG. 20B, the input video signal is written into the RAM. At the time of reading, the data is read out at 6 × speed of 4 ×× 1.5, and the read data is applied to the
対向電極３６２の電位を画素１６に印加する映像信号の極性に同期させて極性を変化させる。また、ソース信号線Ｓに印加する映像信号（あるいは画素１６に印加する映像信号）は、フレーム反転またはライン反転駆動方式である。
The polarity of the
（４）多重書込み
ソース信号線Ｓには、寄生容量が発生する。ソースドライバ回路１４は、この寄生容量を充放電させる必要がある。本実施形態において、ソース信号線Ｓには、４倍速で黒電圧、映像信号を書き込む必要がある。したがって、寄生容量が大きいと、内部Ｈでの１水平走査期間（１画素行を選択する期間）で目標電圧まで充放電できない。
(4) Multiple Write A parasitic capacitance is generated in the source signal line S. The
この課題に対しては、選択する画素行を複数期間、連続して選択し、電圧を画素１６に印加することが適切である。特に、液晶表示装置では、低温時に連続して画素行を選択することが好ましい。
For this problem, it is appropriate to select pixel rows to be selected continuously for a plurality of periods and apply a voltage to the
連続して選択する適切な回数（黒書込期間、映像書込期間）は、液晶のモードにより異なる。また、温度により異なる。ＴＮ液晶モードは比較的長く設定する必要がある。ＯＣＢ液晶モードは、液晶分子の応答性が速いため、短期間でよい。また、液晶は、温度依存性がある。そのため、外部温度をサーミスタなどの温度センサで検出（測定）し、連続書込みの回数を変化できるように構成することが好ましい。 The appropriate number of continuous selections (black writing period, video writing period) differs depending on the liquid crystal mode. Moreover, it varies depending on the temperature. The TN liquid crystal mode needs to be set relatively long. The OCB liquid crystal mode may be a short period because the response of liquid crystal molecules is fast. Further, the liquid crystal has temperature dependency. For this reason, it is preferable that the external temperature be detected (measured) by a temperature sensor such as a thermistor so that the number of continuous writes can be changed.
（４−１）多重書込み例１
図２４は、Ｈの添え字は、連続書込みの回数を示している。例えば、黒書込期間ａにおいて、５Ｈとは、同一画素行が５水平走査期間の間、選択されることを示している。１Ｈであれば、通常である。５Ｈ連続して選択するには、図１のゲートドライバ回路１２に入力するスタートパルスを５水平走査期間、連続して印加すればよい。５連続のスタートパルスは、内部Ｈ信号に同期して、ゲートドライバ回路１２内を順次シフトし、ゲート信号線Ｇを選択する。選択されるゲート信号線Ｇは５水平走査期間（内部Ｈ）の間、連続してオン電圧が出力される。
(4-1) Multiple writing example 1
In FIG. 24, the subscript H indicates the number of continuous writes. For example, in the black writing period a, 5H indicates that the same pixel row is selected during 5 horizontal scanning periods. 1H is normal. In order to select 5H continuously, the start pulse input to the
図２４（ａ）では、黒書込期間ａでは、各画素行には、５連続で黒電圧が印加される。駆動反転方式は、フレーム反転駆動方式を採用する。したがって、この期間内では、コモン信号、映像信号（黒電圧信号）との、極性反転はしない。最初の１Ｈで黒電圧を画素に書き込むことが出来ない場合でも、次のＨ期間では黒電圧を画素に書き込むことができる。５Ｈも連続して同一黒電圧を画素に印加すれば、−３０度（摂氏）以下の温度であっても、十分に画素に電圧を印加することができる。映像書込期間ｂでは、通常どおり１Ｈの期間、４倍速の映像信号が画素行に書き込まれる。 In FIG. 24A, in the black writing period “a”, a black voltage is applied to each pixel row for five times. As the driving inversion method, a frame inversion driving method is adopted. Therefore, the polarity inversion of the common signal and the video signal (black voltage signal) is not performed within this period. Even when the black voltage cannot be written to the pixel in the first 1H, the black voltage can be written to the pixel in the next H period. If the same black voltage is continuously applied to the pixels for 5H, the voltage can be sufficiently applied to the pixels even at a temperature of −30 degrees (Celsius) or lower. In the video writing period b, a 4 × video signal is written to the pixel row for a period of 1H as usual.
（４−２）多重書込み例２
図２４（ｂ）では、黒書込期間ａでは、各画素行には、２５連続で黒電圧が印加される。先の実施形態と同様に駆動反転方式は、フレーム反転駆動方式を採用する。したがって、この期間内では、コモン信号、映像信号（黒電圧信号）との、極性反転はしない。最初は黒電圧を画素に書き込むことが出来ない場合でも、２５Ｈ期間も同一の黒電圧を印加すれば、十分に画素に黒電圧を書き込むことができる。映像書込期間ｂ（ｂ１）では、３Ｈの期間、４倍速の映像信号が画素行に書き込まれる。映像書込期間ｂ（ｂ１）では、各画素行には、３連続で黒電圧が印加される。最初は映像信号を画素に書き込むことが出来ない場合でも、３Ｈ期間も同一の映像信号圧を印加すれば、十分に画素に映像信号を書き込むことができる。
(4-2) Multiple writing example 2
In FIG. 24B, in the black writing period a, the black voltage is applied to each pixel row for 25 consecutive times. As in the previous embodiment, the drive inversion method employs a frame inversion drive method. Therefore, the polarity inversion of the common signal and the video signal (black voltage signal) is not performed within this period. Even if the black voltage cannot be written to the pixel at first, the black voltage can be sufficiently written to the pixel if the same black voltage is applied during the 25H period. In the video writing period b (b1), a 4 × video signal is written to the pixel row for a period of 3H. In the video writing period b (b1), the black voltage is applied to each pixel row three times in succession. Even if the video signal cannot be written to the pixel at first, the video signal can be sufficiently written to the pixel if the same video signal pressure is applied during the 3H period.
映像書込期間ｂ（ｂ１）で連続書込みしても、まだ、書込みが不十分な場合は、映像保持期間ｃ１を映像書込期間として使用することができる。この例を示すため、図２４（ｂ）の実施形態では、映像書込期間ｂを映像書込（１回目）とし、ｂ１と記載している。また、本来は、映像保持期間ｃ１を映像書込（２回目）とし、ｂ２と記載している。映像書込期間ｂ１、ｂ２は各１回の選択（１Ｈ）としてもよい。なお、図２４（ｂ）の実施形態においても、バックライト１８は映像保持期間ｃ１（映像書込期間ｂ２）と映像保持期間ｃ２の期間で点灯する。（映像書込期間ｂ２）では、画像書込み状態が視覚的に認識される可能性があるが、映像書込（１回目）と映像書込（２回目）では、同一画像を書き込むため、ほとんど画像書込み状態が視覚的に認識されることはない。他の構成、方式は、以前に説明した駆動方式と同様であるので説明を省略する。
If the writing is still insufficient even after continuous writing in the video writing period b (b1), the video holding period c1 can be used as the video writing period. In order to show this example, in the embodiment of FIG. 24B, the video writing period b is set as video writing (first time) and is described as b1. Originally, the video holding period c1 is set as video writing (second time) and is described as b2. The video writing periods b1 and b2 may be selected once (1H). Also in the embodiment of FIG. 24B, the
さらに、図２４（ｂ）の映像保持期間ｃ１で映像信号の書込みしても、まだ、書込みが不十分な場合は、映像保持期間ｃ２を映像書込期間として使用することができる。映像保持期間ｃ１、ｃ２での映像信号の書込みは、映像書込期間ｂと同様に、各画素行を多数回選択としてもよい。他の構成、方式は、以前に説明した駆動方式と同様であるので説明を省略する。 Furthermore, even if the video signal is written in the video holding period c1 in FIG. 24B, if the writing is still insufficient, the video holding period c2 can be used as the video writing period. As for the video signal writing in the video holding periods c1 and c2, each pixel row may be selected many times as in the video writing period b. Other configurations and methods are the same as the driving method described above, and thus the description thereof is omitted.
（４−３）ＲＡＭ読み出し
図２５は、図９を図２４で説明した多重書込みの方式としたものである。図２５の下段において、斜線で示す範囲が、多重書込み（例えば、黒書込期間で５Ｈなど）していることを示している。他の事項などは、図９と同様であるので説明を省略する。
(4-3) RAM Read FIG. 25 shows the multiple write method described with reference to FIG. 9 in FIG. In the lower part of FIG. 25, the range indicated by diagonal lines indicates that multiple writing (for example, 5H in the black writing period) is performed. The other items are the same as those in FIG.
図２６は、図６を図２４で説明した多重書込みの方式としたものである。図２６は、映像書込期間において、２Ｈで映像信号を書き込んだ場合の実施形態である。ゲート信号線ＧのＸ−ＯＤＤは２Ｈ（内部Ｈ単位）でオン電圧が印加され、印加位置は、１ゲート信号線Ｇずつ移動する。他の事項などは、図６と同様であるので説明を省略する。 FIG. 26 shows the multiple write method described with reference to FIG. FIG. 26 shows an embodiment when a video signal is written at 2H in the video writing period. The on-voltage is applied to the X-ODD of the gate signal line G in 2H (internal H units), and the application position moves by one gate signal line G. The other items are the same as in FIG.
以上のように、本実施形態は映像信号の保持期間ｃで映像信号の書込み動作を停止することに制限されるものではない。ｃ１期間、ｃ２期間で映像信号の書込み動作をおこなってもよい。書き込む画像データは変化がないから、バックライト１８を点灯させた状態でも画質劣化が発生することはなく、また動画表示性能も維持される。
As described above, the present embodiment is not limited to stopping the video signal writing operation in the video signal holding period c. The video signal writing operation may be performed during the c1 period and the c2 period. Since the image data to be written does not change, image quality deterioration does not occur even when the
映像信号の書込み走査は１回である必要は無く、３回、４回、・・・、と繰り返しても構わない。２回目以降の映像信号の書込み走査は、バックライト１８の点灯期間中に行ってもよい。映像信号の書込み走査を実施しても、画素１６に書き込む画像データは同一であるから画像表示状態に変化は発生しないからである。もちろん、２回目以降の走査が完了した後にバックライトの点灯を開始しても構わない。
The video signal writing scan need not be performed once, and may be repeated three times, four times, and so on. The second and subsequent video signal writing scans may be performed during the lighting period of the
また、本来の映像保持期間（ｃ１、ｃ２）において映像信号書込みを行っても良い。このような映像信号の書込み走査の回数、あるいはバックライト１８の点灯タイミングに関しては、ソースドライバ１４にかかる負担や必要輝度等を勘案した上で適当な条件を採用すればよい。
Further, the video signal writing may be performed in the original video holding period (c1, c2). With respect to the number of times the video signal is written and scanned or the lighting timing of the
本実施形態において、液晶応答の遅れに起因して画面２０の上端行と下端行との透過率応答が異なるために輝度傾斜が生じることもある。このような輝度傾斜は複数の画素の行を選択する垂直走査方向を、例えば奇数フレームで上端行から下端行に向って走査し偶数フレームで下端行から上端行に向って走査するような形式で１フレーム期間毎に逆にすることにより抑制できる。また、発生する輝度傾斜に対応させて、映像信号の振幅変調を実施してもよい。また、発生する輝度傾斜に対応させて、コモン電圧信号ＶＣＯＭの振幅値を変調させてもよい。
In the present embodiment, the luminance gradient may occur due to the difference in transmittance response between the upper and lower rows of the
（５）ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）液晶
ＯＣＢ液晶について説明をする。ＯＣＢ液晶は、高速応答性を有するため、液晶テレビや液晶モニター等に搭載されている。
(5) OCB (Optically Compensated Bend) Liquid Crystal The OCB liquid crystal will be described. Since the OCB liquid crystal has high-speed response, it is mounted on a liquid crystal television or a liquid crystal monitor.
ＯＣＢ液晶は、図３６（ａ）に示すように、アレイ基板１５上に配設された画素電極２３と、同じくアレイ基板１５と対向して配置された対向基板３６１上に配設された対向電極３６２間に挟持されている。液晶層３６４に電圧が無印加の状態では、液晶層３６４の液晶分子３６５はスプレイ配列状態を採る。このため電源投入時に、画素電極２３と対向電極３６２との間に数十Ｖ程度の高電圧を印加することで、液晶分子３６５をベンド配列状態に移行させる。
As shown in FIG. 36A, the OCB liquid crystal includes a
この相転移を確実に行うための高電圧印加に際して、隣接する水平画素ライン毎に逆極性の電圧を書込むことにより、隣接する画素電極２３と相転移用画素電極２３との間に横方向の捩れ電位差を与えることで核形成を行い、この核を中心に相転移を行っている。このような動作を略１秒間程度行うことにより、スプレイ配列状態からベンド配列状態に移行させ、更に画素電極２３と対向電極３６２との間の電位差を同電位とすることで、不所望な履歴を消去させている。
When a high voltage is applied to reliably perform this phase transition, a voltage having a reverse polarity is written for each adjacent horizontal pixel line, so that a horizontal direction between the
このようにして液晶分子３６５をベンド配列状態とした後に、動作中は、図３６（ｂ）に示すように、駆動電源３６６から液晶分子３６５にベンド配列状態が維持される低いオフ電圧以上の電圧が印加される。このオフ電圧とこれよりも高い電圧のオン電圧を、図３６（ｃ）に示すように、駆動電源３６６から画素電極２３間に印加する。このオン・オフ電圧との間で駆動電圧を変化させることによって、図３６（ｂ）のベンド配列状態から図３６（ｃ）に示すように液晶分子３６５のベンド配列状態を変化させ、液晶層のリタデーション値を変化させて透過率を制御している。
After the
このようなＯＣＢ型液晶表示装置を用いて画像表示を行う場合には、複屈折性を制御し偏光板との組合せによって、例えば、液晶表示パネルを駆動回路によって駆動し、高電圧印加状態で光を遮断（黒表示）し、低電圧印加状態で光を透過（白表示）させることが考えられる
ＯＣＢモードのような液晶表示パネルでは、黒電圧駆動がスプレイ配向への逆転移を防止することを意図して用いられている。この場合、液晶表示パネルは映像信号表示を例えば１フレーム期間のうちの８０％程度で行い、駆動電圧が最大になる黒表示（非映像信号表示）を１フレーム期間の残り２０％程度で行うように駆動される。
When an image is displayed using such an OCB type liquid crystal display device, the liquid crystal display panel is driven by a drive circuit, for example, by controlling the birefringence and combining with a polarizing plate, and light is applied in a high voltage application state. In a liquid crystal display panel such as the OCB mode, which can be considered to block light (black display) and transmit light (white display) when a low voltage is applied, the black voltage drive prevents the reverse transition to the splay alignment. Intentionally used. In this case, the liquid crystal display panel performs video signal display, for example, in about 80% of one frame period, and performs black display (non-video signal display) that maximizes the drive voltage in the remaining 20% of one frame period. Driven by.
（６）最大電圧の印加
（６−１）印加電圧と液晶層の透過率
図２７は、液晶層への印加電圧と液晶層の透過率の関係を示した図である。図２７の横軸は、液晶層に印加する電圧の絶対値（実効値）である。縦軸は液晶層の透過率を示す。液晶層と偏光板の偏光軸との関係は、ノーマリホワイト（ＮＷ）表示となっている。ＮＷ表示では、電圧が０に近い方が映像信号の高階調が対応し、電圧が高い方が、映像信号の低階調が対応する。
(6) Maximum Voltage Application (6-1) Applied Voltage and Liquid Crystal Layer Transmittance FIG. 27 is a diagram showing the relationship between the applied voltage to the liquid crystal layer and the liquid crystal layer transmittance. The horizontal axis in FIG. 27 represents the absolute value (effective value) of the voltage applied to the liquid crystal layer. The vertical axis represents the transmittance of the liquid crystal layer. The relationship between the liquid crystal layer and the polarization axis of the polarizing plate is normally white (NW) display. In the NW display, a higher gradation of the video signal corresponds to a voltage close to 0, and a lower gradation of the video signal corresponds to a higher voltage.
画素１６の液晶層３６４に印加する電圧の絶対値が高いほど、液晶層の透過率が低下する。したがって、コントラスト比を高くできる。したがって、黒書込期間ａにおいて、高い電圧の黒電圧を印加することが好ましい。特に、ＯＣＢ液晶では、黒書込期間ａに高い黒電圧の印加することにより、ベンド配向状態からスプレイ配向への逆転移を抑制することができ、有効である。
The higher the absolute value of the voltage applied to the
（６−２）黒書込期間ａの電圧印加
図２８において、コモン電圧は、実線で示しており、ソース信号線Ｓから出力される映像信号は点線で示している。映像信号の印加状態は高階調（白表示）とする。図２８（ａ）は、これまでに説明したコモン電圧とソース信号線Ｓの関係である。
(6-2) Voltage Application in Black Writing Period a In FIG. 28, the common voltage is indicated by a solid line, and the video signal output from the source signal line S is indicated by a dotted line. The application state of the video signal is high gradation (white display). FIG. 28A shows the relationship between the common voltage and the source signal line S described so far.
図２８（ａ）において、黒書込期間ａに、コモン電圧はＶｃＨとし、映像信号（ソース信号）は、最低電圧にする。ＶｃＨと映像信号に電位差は、Ａとなる。この電圧Ａが液晶層に印加され、液晶層は黒表示となる。映像書込期間ｂでは、白表示とするため、映像信号とコモン電圧との電位差を小さくし、映像保持期間ｃでは、映像書込期間の電位差が保持される。 In FIG. 28A, during the black writing period a, the common voltage is set to VcH, and the video signal (source signal) is set to the lowest voltage. The potential difference between VcH and the video signal is A. This voltage A is applied to the liquid crystal layer, and the liquid crystal layer displays black. In order to display white in the video writing period b, the potential difference between the video signal and the common voltage is reduced, and in the video holding period c, the potential difference in the video writing period is held.
図２８（ｂ）の実施形態は、コモン電圧は、ＶｃＨ、ＶｃＬに加えて、ＶｍＨ、ＶｍＬの値をとる。ＶｃＨ、ＶｃＬ、ＶｍＨ、ＶｍＬは、スイッチ切り替え回路で切り替えて対向電極に出力される。なお、ＶｍＨ、ＶｍＬもＶｃＨ、ＶｃＬと同様に、パネル温度により可変できるようにしている。ＶｍＨ−ＶｃＨとの電位差、ＶｃＬ−ＶｍＬとの電位差Ｖｓは、０Ｖ以上２．０Ｖ以下にすることが好ましい。Ｖｓはパネル温度により変化させる（図４３参照のこと）。
図２８（ｂ）において、黒書込期間ａに、コモン電圧はＶｍＨとし、映像信号（ソース信号）は、最低電圧にする。ＶｍＨと映像信号に電位差は、Ｂとなる。この電圧Ｂが液晶層に印加され、液晶層は黒表示となる。映像書込期間ｂでは、コモン電圧はＶｃＨとし、白表示とするため、映像信号とコモン電圧との電位差を小さくする。映像保持期間ｃでは、映像書込期間の電位差が保持される。次のフレームでは、黒書込期間ａに、コモン電圧はＶｍＬとし、映像信号（ソース信号）は、最大電圧にする。ＶｍＬと映像信号に電位差は、Ｂとなる。この電圧Ｂが液晶層に印加され、液晶層は黒表示となる。映像書込期間ｂでは、コモン電圧はＶｃＬとし、白表示とするため、映像信号とコモン電圧との電位差を小さくする。映像保持期間ｃでは、映像書込期間の電位差が保持される。
In the embodiment of FIG. 28B, the common voltage takes values of VmH and VmL in addition to VcH and VcL. VcH, VcL, VmH, and VmL are switched by the switch switching circuit and output to the counter electrode. Note that VmH and VmL can be varied according to the panel temperature in the same manner as VcH and VcL. The potential difference from VmH-VcH and the potential difference Vs from VcL-VmL are preferably 0 V or more and 2.0 V or less. Vs is changed according to the panel temperature (see FIG. 43).
In FIG. 28B, during the black writing period a, the common voltage is set to VmH, and the video signal (source signal) is set to the lowest voltage. The potential difference between VmH and the video signal is B. This voltage B is applied to the liquid crystal layer, and the liquid crystal layer displays black. In the video writing period b, the common voltage is set to VcH, and white display is performed. Therefore, the potential difference between the video signal and the common voltage is reduced. In the video holding period c, the potential difference during the video writing period is held. In the next frame, during the black writing period a, the common voltage is set to VmL, and the video signal (source signal) is set to the maximum voltage. The potential difference between VmL and the video signal is B. This voltage B is applied to the liquid crystal layer, and the liquid crystal layer displays black. In the video writing period b, the common voltage is set to VcL, and white display is performed. Therefore, the potential difference between the video signal and the common voltage is reduced. In the video holding period c, the potential difference during the video writing period is held.
以上のように、図２８（ｂ）で説明した本実施形態の駆動方法では、黒書込期間ａで高い電圧が液晶層３６４に印加される（Ａ＞Ｂ）。したがって、図２７の液晶特性（電圧−透過率特性）では、良好な黒表示を実現できる。また、ＯＣＢ液晶では、逆転移を防止することができる。
As described above, in the driving method of this embodiment described with reference to FIG. 28B, a high voltage is applied to the
本実施形態は、図２８（ａ）と図２８（ｂ）の両方の駆動方式を実現できるように構成している。コモン電圧（コモン信号）は、ＶｃＨ＝＜ＶｍＨ、ＶｍＬ＝＜ＶｃＬの関係となるように設定する。 This embodiment is configured so that both the driving methods shown in FIGS. 28A and 28B can be realized. The common voltage (common signal) is set so that VcH = <VmH and VmL = <VcL.
ＶｍＨ、ＶｍＬは黒書込期間ａに対向電極３６２に印加する。しかし、本実施形態は、黒書込期間ａの全期間に、ＶｍＨまたはＶｍＬを対向電極３６２に印加することに限定されない。少なくとも、黒書込期間ａの一定期間に、ＶｍＨまたはＶｍＬを対向電極３６２に印加すればよい。したがって、「対向電極３６２にＶｍＨまたはＶｍＬを印加する」とは、黒書込期間ａの全期間または一部の期間に印加することを意味する。
VmH and VmL are applied to the
（６−３）透過率の増大する液晶モード
図２７のように、液晶層に印加する電圧が、高くなるにつれ、透過率が低下する場合がほとんどであるが、図４７のように、液晶層に印加する電圧が一定以上に高くなると、逆に透過率が高くなる場合がある。図４７では、電圧Ｖ２で透過率が最低であり、それより高い電圧Ｖ１で透過率はＴ１と高くなっている。例えば液晶層の膜厚が最適条件からはずれている場合に、図４７の特性になることが多い。
(6-3) Liquid Crystal Mode with Increasing Transmittance As shown in FIG. 27, the transmittance decreases in most cases as the voltage applied to the liquid crystal layer increases. However, as shown in FIG. On the other hand, when the voltage applied to is higher than a certain level, the transmittance may be increased. In FIG. 47, the transmittance is the lowest at voltage V2, and the transmittance is as high as T1 at voltage V1 higher than that. For example, when the film thickness of the liquid crystal layer deviates from the optimum condition, the characteristics shown in FIG. 47 are often obtained.
本実施形態では、黒書込期間ａでは、バックライト１８は消灯している。したがって、黒書込期間ａで透過率が高くなっても、視覚的に認識されにくい。
In the present embodiment, the
（６−４）コモン電圧波形の鈍り
図２８（ｂ）では、理想的なコモン電圧波形に作図している。しかし、対向電極３６２には、容量があるため、図３０に図示するように対向電極３６２に印加されるコモン電圧（ＶＣＯＭ）波形には鈍りが発生する。この対策のため、図３１、図３２に図示するように、黒書込期間、映像書込期間（もしくはＲＡＭ読み出しタイミング）と同期させてコモン電圧の変化点を設定している。
(6-4) Dullness of Common Voltage Waveform In FIG. 28 (b), an ideal common voltage waveform is plotted. However, since the
図３０、図３１において、ｃ１点の電圧はＶｃＬ、ｃ２点の電圧はＶｍＬ、ｃ４点の電圧はＶｃＨ、ｃ６点の電圧はＶｍＬとして説明をする。 30 and 31, the voltage at the point c1 is VcL, the voltage at the point c2 is VmL, the voltage at the point c4 is VcH, and the voltage at the point c6 is VmL.
図３０は、図９の駆動方式あるいはＲＡＭ読み出し方式におけるコモン電圧の変化を示している。図３０において、ｃ２点は、黒書込期間の開始位置と一致させる。十分なコモン電圧を対向電極３６２に印加し、安定した電圧を液晶層３６４に印加するためである。ｃ２点への変化は黒書込期間の開始前であるｃ１より行う。ｃ１点とｃ２点との時間ｔ３は、１０μｓｅｃ以上１００μｓｅｃ以下とする。
FIG. 30 shows a change in common voltage in the driving method or the RAM reading method of FIG. In FIG. 30, point c2 is made to coincide with the start position of the black writing period. This is because a sufficient common voltage is applied to the
黒書込期間ａが完了した時間をｃ３とし、映像書込期間ｂの開始（ＲＡＭ読み出し開始）の時間をｃ４とする。ｃ３点とｃ４点との時間差ｔ４は、５０μｓｅｃ以上１ｍｓｅｃ以下とする。ｃ４とｔ４とが決まっていれば、逆算でｃ３位置を決定する。ｔ４の期間は、映像信号のブランキング期間ｔｐにも対応させ、十分に確保する。ＶｍＨからＶｃＨ、ＶｍＬからＶｃＬの変化は、対向電極３６２の電荷の放電に寄与するため、比較的変化に時間を必要とするからである。ｔ４期間は黒電圧の保持期間になる。電圧による液晶層３６４の透過率変化が遅い場合は、ｔ４期間を長くする。したがって、本実施形態において、ｔ４期間は液晶モードにより異なる値に設定できるように構成している。具体的には、ｔ４期間をコマンド設定できるカウンタ回路をゲートソースドライバＩＣ３１内に形成している。ｔ３期間についても同様にｔ３期間を変化させるカウンタ回路を設けている。また、これらのカウンタ回路と黒書込期間、映像書込期間は同期をとらせている。
The time when the black writing period “a” is completed is set as c3, and the time when the video writing period “b” starts (RAM reading start) is set as c4. The time difference t4 between the points c3 and c4 is set to 50 μsec or more and 1 msec or less. If c4 and t4 are determined, the c3 position is determined by back calculation. The period t4 is also sufficiently secured to correspond to the blanking period tp of the video signal. This is because changes from VmH to VcH and VmL to VcL contribute to the discharge of the electric charge of the
ｔ４の期間は、パネル温度により変化させる。パネル温度が低い場合はｔ４を長く設定し、パネル温度が高場合は、ｔ４を短く設定する。これは、図３９などの温度検出回路の出力結果で行う。 The period of t4 is changed according to the panel temperature. When the panel temperature is low, t4 is set long, and when the panel temperature is high, t4 is set short. This is performed based on the output result of the temperature detection circuit shown in FIG.
同様に、ｃ６点は、黒書込期間の開始位置と一致させる。十分なコモン電圧を対向電極３６２に印加し、安定した電圧を液晶層３６４に印加するためである。ｃ６点への変化は黒書込期間の開始前であるｃ５より行う。黒書込期間ａが完了した時間をｃ７とし、映像書込期間ｂの開始（ＲＡＭ読み出し開始）の時間をｃ８とする。
Similarly, the point c6 is made to coincide with the start position of the black writing period. This is because a sufficient common voltage is applied to the
ＶＣＯＭ信号と映像信号との位相関係をずらせて調整できるように本発明は構成している。ＶＣＯＭ信号と映像信号との位相関係をずらせることにより、画面の輝度傾斜などを容易に調整することができる。 The present invention is configured so that the phase relationship between the VCOM signal and the video signal can be adjusted by shifting. By shifting the phase relationship between the VCOM signal and the video signal, it is possible to easily adjust the luminance gradient of the screen.
（６−５）黒書込期間の倍速駆動
以上の実施形態では、黒書込期間において、選択する画素行位置は、１画素行ずつシフトさせる方式であった。具体的には、黒書込期間の黒電圧の画素１６への書込み状態は、図６のタイミング波形において、ソース出力を黒電圧に置き換えた方式である。ゲート信号線ＧはＸ＿ＯＤＤ１からＸ＿ＥＶＥＶ２００まで順次選択され、ソース信号線Ｓに印加される黒電圧を画素行単位で画素１６に書き込む。複数画素行を選択する場合も同様である。図２６は２画素行を選択する方式である。ゲート信号線ＧはＸ＿ＯＤＤ１からＸ＿ＥＶＥＶ２００まで順次、２Ｈ期間選択され、ソース信号線Ｓに印加される黒電圧を画素行単位で画素１６に書き込む。画素行の選択位置は、内部Ｈに同期して１画素行ずつシフトされる。
(6-5) Double Speed Drive in Black Writing Period In the above embodiment, the pixel row position to be selected is shifted by one pixel line in the black writing period. Specifically, the writing state of the black voltage to the
図６、図２６では、表示画面２０に黒電圧を書き込む期間は、１Ｆ／４期間必要である。液晶は電圧を印加されてから所定の透過率になるまで一定の時間を必要とする。したがって、画素１６に黒電圧を印加してもすぐには目標の透過率とならない。
In FIG. 6 and FIG. 26, the period for writing the black voltage on the
図２６では、４００画素行目（Ｘ＿ＥＶＥＮ２００）に黒電圧を書き込んでから、ブランキング期間ｔｐがある。そのため、４００画素行目（Ｘ＿ＥＶＥＮ２００）であっても、ブランキング期間ｔｐの期間で目標の透過率に到達する。しかし、ブランキング期間ｔｐが非常に短い映像信号もある。また、黒書込期間ａの終了直後に、映像書込期間ｂをスタートせざるおえない場合もある。この場合は、画素１６に書き込まれた電圧に液晶が追随しない。
In FIG. 26, there is a blanking period tp after the black voltage is written in the 400th pixel row (X_EVEN200). Therefore, even in the 400th pixel row (X_EVEN200), the target transmittance is reached in the blanking period tp. However, some video signals have a very short blanking period tp. In some cases, the video writing period b cannot be started immediately after the black writing period a ends. In this case, the liquid crystal does not follow the voltage written in the
この課題に対して、図３１の本実施形態は、黒書込期間ａの１Ｆ／４期間の前半で表示画面２０の全画素行に黒電圧を書込み、１Ｆ／４の後半部ではゲート信号線Ｇの選択を停止している。１Ｆ／４の後半部において、画素１６に書き込まれた電圧により前記画素の液晶層は応答する。
In the present embodiment of FIG. 31, the black voltage is written to all the pixel rows of the
図３１の実施形態では、黒書込期間では、複数の画素行を同時に選択し、選択した画素行にソース信号線Ｓに印加された黒電圧を書き込む。図４０に図３１における黒電圧の書込み方式のタイミングチャートを示す。 In the embodiment of FIG. 31, in the black writing period, a plurality of pixel rows are selected simultaneously, and the black voltage applied to the source signal line S is written to the selected pixel rows. FIG. 40 shows a timing chart of the black voltage writing method in FIG.
図３１（ａ）では、最初の内部１Ｈで、Ｘ＿ＯＤＤ１とＸ＿ＥＶＥＮ１が同時に選択される。次の内部１Ｈで、Ｘ＿ＯＤＤ２とＸ＿ＥＶＥＮ２が同時に選択される。また、次の内部１Ｈで、Ｘ＿ＯＤＤ３とＸ＿ＥＶＥＮ３が同時に選択される。・・・・・・・・最後の内部１Ｈで、Ｘ＿ＯＤＤ２００とＸ＿ＥＶＥＮ２００が同時に選択される。つまり、１Ｈで２本（複数）のゲート信号線Ｇが選択され、次の１Ｈ期間では、別の２本（複数）のゲート信号線Ｇが選択される。つまり、複数の画素行が同時に選択され、同一の画素行は選択されずに、次の複数の画素行が選択される。選択された画素行には、ソース信号線Ｓに印加されたソース出力（黒電圧）が書き込まれる。 In FIG. 31A, X_ODD1 and X_EVEN1 are simultaneously selected in the first internal 1H. In the next internal 1H, X_ODD2 and X_EVEN2 are selected simultaneously. In the next internal 1H, X_ODD3 and X_EVEN3 are simultaneously selected. ..... X_ODD200 and X_EVEN200 are simultaneously selected in the last internal 1H. That is, two (multiple) gate signal lines G are selected in 1H, and another two (multiple) gate signal lines G are selected in the next 1H period. That is, a plurality of pixel rows are selected simultaneously, and the next plurality of pixel rows are selected without selecting the same pixel row. In the selected pixel row, the source output (black voltage) applied to the source signal line S is written.
図３１（ａ）のように画素行を選択することにより、１／２の期間で表示画面２０に黒電圧を印加することができる。したがって、後半の１／２の期間において、液晶層が十分に印加された電圧に対して応答することができる。なお、コモン電圧、映像信号の極性は、図６、図２６の実施形態と同様である。
By selecting a pixel row as shown in FIG. 31A, a black voltage can be applied to the
図３１（ｂ）では、第１Ｈ（最初の内部１Ｈ）で、Ｘ＿ＯＤＤ１とＸ＿ＥＶＥＮ１が同時に選択される。第２Ｈ（次の内部１Ｈ）で、Ｘ＿ＯＤＤ１、Ｘ＿ＥＶＥＮ１、Ｘ＿ＯＤＤ２、Ｘ＿ＥＶＥＮ２が同時に選択される。また、第３Ｈで、Ｘ＿ＯＤＤ２、Ｘ＿ＥＶＥＮ２、Ｘ＿ＯＤＤ３、Ｘ＿ＥＶＥＮ３が同時に選択される。・・・・・・・・最後の内部１Ｈで、Ｘ＿ＯＤＤ２００とＸ＿ＥＶＥＮ２００が同時に選択される。つまり、１Ｈで２本（複数）のゲート信号線Ｇが選択される。選択する画素行は２Ｈの期間継続する。つまり、複数の画素行が同時に選択され、選択した画素行は複数のＨ期間の間、選択状態が継続する。 In FIG. 31B, X_ODD1 and X_EVEN1 are simultaneously selected in the first H (first internal 1H). In the second H (next internal 1H), X_ODD1, X_EVEN1, X_ODD2, and X_EVEN2 are simultaneously selected. In the third H, X_ODD2, X_EVEN2, X_ODD3, and X_EVEN3 are simultaneously selected. ..... X_ODD200 and X_EVEN200 are simultaneously selected in the last internal 1H. That is, two (plural) gate signal lines G are selected by 1H. The selected pixel row continues for a period of 2H. That is, a plurality of pixel rows are selected simultaneously, and the selected pixel row continues to be selected during a plurality of H periods.
図３１では、複数のゲート信号線Ｇを同時に選択し、黒書込期間を短縮し、黒保持期間を長く取っている。以上のように駆動することにより、黒電圧の印加による液晶層の応答時間を十分に確保することができる。他の事項は、図６、図２６、図３１（ａ）と同様であるので説明を省略する。 In FIG. 31, a plurality of gate signal lines G are simultaneously selected, the black writing period is shortened, and the black holding period is lengthened. By driving as described above, a sufficient response time of the liquid crystal layer due to application of the black voltage can be ensured. Since other matters are the same as those in FIGS. 6, 26, and 31A, description thereof will be omitted.
なお、図３１（ａ）のように、同一の画素行の選択が１Ｈ期間の時は、各ゲート信号線Ｇを選択する期間は、１Ｈ以下とする。したがって、オン電圧を印加する時間は１Ｈ以下である。そのため、各選択期間にはｔ５期間なるブランク（オフ期間）が存在する。このようにブランク期間を設けることにより、画素行間で信号が入り混じることがなくなる。特に以上の事項は映像書込期間ｂで有効である（図６を参照のこと）。図３１（ｂ）のように、同一の画素行の選択が複数Ｈ期間の時は、図３１（ａ）のようにブランク（オフ期間）は設けず、オン電圧の印加状態は継続する。以上の書込みは、図３１（ｂ）、図２６のように書込み電圧が複数Ｈで連続する場合に有効である。 As shown in FIG. 31A, when the same pixel row is selected for the 1H period, the period for selecting each gate signal line G is set to 1H or less. Therefore, the time for applying the on-voltage is 1H or less. Therefore, there is a blank (off period) of t5 period in each selection period. By providing the blank period in this way, signals are not mixed between pixel rows. The above items are particularly effective in the video writing period b (see FIG. 6). As shown in FIG. 31B, when the same pixel row is selected for a plurality of H periods, a blank (off period) is not provided as in FIG. 31A, and the on-voltage application state continues. The above writing is effective when the writing voltage is continuous at a plurality of H as shown in FIGS.
（７）ガンマ回路と液晶に印加する電圧の調整
液晶は、ＲＧＢで電圧−透過率が異なる。また、液晶層３６４の膜厚により電圧−透過率が異なる。したがって、液晶に印加する電圧を調整して、最適なガンマカーブ、ホワイトバランスを調整する必要がある。また、液晶は温度依存性があるため、温度に適合させて液晶層に印加する電圧（コモン電圧、映像信号）を調整する必要がある。
(7) Adjustment of voltage applied to gamma circuit and liquid crystal The liquid crystal has different voltage-transmittance for RGB. The voltage-transmittance varies depending on the thickness of the
（７−１）映像信号とコモン電圧と調整
図３２は、映像信号とコモン信号（コモン電圧）の関係を図示している。図３２、図３３において、図面が複雑になるので、第１フレームにおいて、コモン信号は正極性の場合を図示しており、実線で記載している。同様に、映像信号は、第１フレームにおいて、正極性を一点鎖線で記載しており、負極性を点線で記載している。コモン信号と映像信号の極性は、Ｖｃｎｔとセンター電位として正極性と負極性とが１フレーム毎に入れ替わる。実際には、コモン信号のＶｃｎｔと映像信号のＶｃｎｔとは異なっている。画素にはつき抜け電圧の発生があるからである。本明細書では、説明を容易にするため、映像信号とコモン信号とのＶｃｎｔ（センター電圧）は同電位であるとして説明を行う。
(7-1) Video Signal, Common Voltage, and Adjustment FIG. 32 illustrates the relationship between the video signal and the common signal (common voltage). 32 and 33, since the drawings are complicated, the case where the common signal is positive in the first frame is illustrated by a solid line. Similarly, in the first frame of the video signal, the positive polarity is indicated by a one-dot chain line, and the negative polarity is indicated by a dotted line. As for the polarities of the common signal and the video signal, the positive polarity and the negative polarity are switched every frame as Vcnt and the center potential. Actually, the Vcnt of the common signal is different from the Vcnt of the video signal. This is because the pixel has a slip-through voltage. In this specification, for ease of explanation, it is assumed that Vcnt (center voltage) of the video signal and the common signal is the same potential.
以下、映像信号及びコモン信号の振幅調整方法について説明をする。なお、振幅調整は、パネル温度に依存して行うことを例示して説明をする。ＯＣＢ液晶モードなどは温度により振幅値を変化させる必要がある。コモン信号は、ＶｍＨ、ＶｍＬがある場合を図示しているが、本実施形態の調整方法は、これに限定されない。図２８（ａ）に図示するように、コモン信号は、ＶｍＨ、ＶｍＬがない場合であっても適用できることは言うまでもない。 Hereinafter, a method for adjusting the amplitude of the video signal and the common signal will be described. The amplitude adjustment will be described by exemplifying that it is performed depending on the panel temperature. In the OCB liquid crystal mode or the like, it is necessary to change the amplitude value depending on the temperature. Although the common signal has VmH and VmL, the adjustment method of this embodiment is not limited to this. Of course, as shown in FIG. 28A, the common signal can be applied even when VmH and VmL are not provided.
（７−１−１）第１の調整例
図３２（ａ）は、パネル温度が２０度の場合である。図３２（ｂ）は、パネル温度が７０度の場合である。図３２では、図２８で図示するように、黒書込期間ａの開始位置で映像信号及びコモン信号の極性を切り替える。パネル温度が変化してもコモン信号の振幅値は変化させない。映像信号はパネル温度が高くなると振幅値を小さくする。映像信号とコモン信号のＶｃｎｔ（センター電圧）は同一とし、パネル温度が変化してもＶｃｎｔは変化させない。図３２の振幅調整方式では、映像信号とコモン信号の極性切り替えが一致しているため駆動制御を容易である。
(7-1-1) First Adjustment Example FIG. 32A shows a case where the panel temperature is 20 degrees. FIG. 32B shows the case where the panel temperature is 70 degrees. In FIG. 32, as illustrated in FIG. 28, the polarities of the video signal and the common signal are switched at the start position of the black writing period a. Even if the panel temperature changes, the amplitude value of the common signal is not changed. The amplitude value of the video signal decreases as the panel temperature increases. The video signal and the common signal have the same Vcnt (center voltage), and the Vcnt is not changed even if the panel temperature changes. In the amplitude adjustment method in FIG. 32, the drive control is easy because the polarity switching of the video signal and the common signal is the same.
（７−１−２）第２の調整例
図３３（ａ）は、パネル温度が２０度の場合である。図３３（ｂ）は、パネル温度が７０度の場合である。図３３では、図２８で図示するように、映像書込期間ｂの開始位置（黒書込期間ａの終了位置、黒電圧保持期間を含む）で映像信号及びコモン信号の極性を切り替える。パネル温度が変化してもコモン信号の振幅値は変化させない。映像信号はパネル温度が高くなると振幅値を小さくする。映像信号とコモン信号のＶｃｎｔ（センター電圧）は同一とし、パネル温度が変化してもＶｃｎｔは変化させない。
(7-1-2) Second Adjustment Example FIG. 33A shows a case where the panel temperature is 20 degrees. FIG. 33B shows a case where the panel temperature is 70 degrees. In FIG. 33, as illustrated in FIG. 28, the polarities of the video signal and the common signal are switched at the start position of the video writing period b (including the end position of the black writing period a and the black voltage holding period). Even if the panel temperature changes, the amplitude value of the common signal is not changed. The amplitude value of the video signal decreases as the panel temperature increases. The video signal and the common signal have the same Vcnt (center voltage), and the Vcnt is not changed even if the panel temperature changes.
図３３（ｂ）の駆動方式において、第１フレームでは、コモン信号に対して、映像信号の極性変化を（１Ｆ／４）期間遅らせている。ブランキング時間ｔｐは０としている。映像信号の極性を遅らせることにより、黒書込期間ａにＶｍＨ−ＶｃＬの電圧が印加される。つまり、容易に高い電圧（黒電圧）を液晶層３６４に印加することができる。なお、ＶｋＨは映像信号の正極性側に振幅電圧、ＶｋＬは映像信号の負極性側の振幅電圧である。
In the driving method of FIG. 33B, in the first frame, the change in the polarity of the video signal is delayed by (1F / 4) period with respect to the common signal. The blanking time tp is 0. By delaying the polarity of the video signal, a voltage of VmH−VcL is applied during the black writing period “a”. That is, a high voltage (black voltage) can be easily applied to the
当然であるが、第２フレームでも第１フレームと同様に、コモン信号に対して、映像信号の極性変化を（１Ｆ／４）期間遅らせている。映像信号の極性の反転を（１Ｆ／４）遅らせることにより、黒書込期間ａにＶｋＨ−ＶｍＬの電圧が印加される。つまり、容易に高い電圧（黒電圧）を液晶層３６４に印加することができる。ＯＣＢ液晶の場合は、黒書込期間ａに高電圧を印加するほど、逆転移を抑制できる。したがって、図３３の方式では、黒書込期間ａに容易に高い黒電圧を印加することができ、逆転移を効果的に抑制できる。
As a matter of course, in the second frame, as in the first frame, the change in the polarity of the video signal is delayed by (1F / 4) period with respect to the common signal. By delaying the inversion of the polarity of the video signal by (1F / 4), a voltage of VkH-VmL is applied during the black writing period a. That is, a high voltage (black voltage) can be easily applied to the
なお、図３３（ｃ）に図示するように、温度変化などに対応させてセンター電圧ＶｃｎｔからＶｃｎｔ”に変化させてもよい。また、温度変化に対応させてコモン振幅（コモン電圧）の振幅値を変化させてもよい。 As shown in FIG. 33 (c), the center voltage Vcnt may be changed from Vcnt ″ in accordance with a temperature change or the like. Also, the amplitude value of the common amplitude (common voltage) in accordance with the temperature change. May be changed.
（７−２）コモン信号と映像信号との極性切り替え
図３２、図３３は、映像信号とコモン信号（コモン電圧）の関係を図示している。図３０、図３１はコモン信号の波形鈍りを図示している。コモン信号と極性切り替え点を図示したものが、図５０、図５１である。
(7-2) Polarity Switching between Common Signal and Video Signal FIGS. 32 and 33 illustrate the relationship between the video signal and the common signal (common voltage). 30 and 31 illustrate the blunting of the waveform of the common signal. FIG. 50 and FIG. 51 illustrate common signals and polarity switching points.
図５０、図５１においても、図面が複雑になるので、第１フレームにおいて、コモン信号は正極性の場合を図示しており、実線で記載している。同様に、映像信号は、第１フレームにおいて、正極性を一点鎖線で記載しており、負極性を点線で記載している。本実施形態の駆動方法は、これに限定されない。図２８（ａ）に図示するように、コモン信号は、ＶｍＨ、ＶｍＬがない場合であっても適用できることは言うまでもない。 50 and 51 also complicate the drawings. In the first frame, the common signal is shown as having a positive polarity and is indicated by a solid line. Similarly, in the first frame of the video signal, the positive polarity is indicated by a one-dot chain line, and the negative polarity is indicated by a dotted line. The driving method of this embodiment is not limited to this. Of course, as shown in FIG. 28A, the common signal can be applied even when VmH and VmL are not provided.
図５０は、透過型の液晶表示パネルの駆動方式で有効な駆動方法である。黒書込期間に高い電圧を印加でき、良好な黒表示を実現できるからである。特にＯＣＢ液晶の駆動方法として好ましい。 FIG. 50 shows a driving method effective in the driving method of the transmissive liquid crystal display panel. This is because a high voltage can be applied during the black writing period and good black display can be realized. In particular, it is preferable as a driving method of the OCB liquid crystal.
ＯＣＢ液晶を用いる液晶表示装置においては、ベンド配向になっても、液晶層に所定のレベル以上の電圧が一定時間以上印加されない状態が続くと、ベンド配向が維持できずスプレイ配向に戻る（以下、この現象を逆転移と呼ぶ）という現象が生じる。この逆転移を防止するため、ＯＣＢ液晶では黒電圧を印加することにより防止している。 In a liquid crystal display device using OCB liquid crystal, even if it becomes bend alignment, if a voltage higher than a predetermined level is not applied to the liquid crystal layer for a certain time or longer, the bend alignment cannot be maintained and returns to the splay alignment (hereinafter, This phenomenon is called reverse transition. In order to prevent this reverse transition, the OCB liquid crystal is prevented by applying a black voltage.
図５０の駆動方式では、映像書込期間に画素に書き込む映像信号が白表示（図５０のように液晶層に印加する電圧が低い）であっても、黒書込期間では高い電圧が液晶層に印加される。液晶層３６２に印加する電圧は、フレーム毎に変化する。黒書込期間に高い電圧を映像信号の振幅変化を少なくするには、図５０のように極性切り替えを実施すればよい。負電圧から正電圧、正電圧から負電圧に変化する場合に、極性切り替え位置を映像書込期間以前（映像書込期間の開始と同時も含む）に行い、かつゲート信号線Ｇを順次選択し、黒書込期間の画素１６に黒電圧を書き込んでいる期間は前のフレームの極性を維持する。
In the driving method of FIG. 50, even if the video signal written to the pixel in the video writing period is white display (the voltage applied to the liquid crystal layer is low as in FIG. 50), a high voltage is applied in the liquid crystal layer during the black writing period. To be applied. The voltage applied to the
ベンド配向を維持するため、あるいは逆転移を防止もしくは抑制するために印加する電圧を黒電圧期間に印加する。図５０では、黒書込期間に十分な黒電圧を印加することができる。なお、スプレイ配向からベンド配向に移行させる電圧も黒挿入電圧と呼ぶこともある。また、この電圧は転移電圧を呼ぶこともある。 A voltage to be applied in order to maintain bend alignment or to prevent or suppress reverse transition is applied during the black voltage period. In FIG. 50, a sufficient black voltage can be applied during the black writing period. Note that the voltage for shifting from the splay alignment to the bend alignment may also be referred to as a black insertion voltage. This voltage may also be referred to as a transition voltage.
図５１は、半透過型あるいは反射型の液晶表示パネルの駆動方式で有効な駆動方法である。外光を反射して画像表示を行うため、図４７のような、電圧−透過率特性の場合は、高い電圧の印加によりコントラストが悪くなる場合があるからである。 FIG. 51 shows a driving method effective in a driving method for a transflective or reflective liquid crystal display panel. This is because image display is performed by reflecting external light, and in the case of voltage-transmittance characteristics as shown in FIG. 47, contrast may be deteriorated by application of a high voltage.
図５１の駆動方式では、映像信号の極性切り替え位置と、コモン信号の極性切り替え位置を略一致させる。以上のように、黒書込期間で極性切り替えを行わないことにより、液晶層の液晶分子の動きが安定し、良好な画像表示を実現できる。また、半透過型及び反射型の液晶表示パネルにおいて、映像信号の振幅操作が容易であるため、高コントラスト表示を実現できる。 In the drive method of FIG. 51, the polarity switching position of the video signal and the polarity switching position of the common signal are substantially matched. As described above, by not switching the polarity during the black writing period, the movement of the liquid crystal molecules in the liquid crystal layer is stabilized, and a good image display can be realized. In addition, in a transflective liquid crystal display panel and a reflective liquid crystal display panel, an amplitude operation of a video signal is easy, so that high contrast display can be realized.
（７−３）コモン電圧の非対称設定
なお、図７、図２８、図３２、図３３におけるコモン電圧は、Ｖｃｎｔを中心として、正極側ＶｍＨ、ＶｃＨと負極側ＶｍＬ、ＶｃＬがそれぞれ対称としているが、本実施形態はこれに限定されない。特にＶｍＨ、ＶｍＬは波形のひずみなどが発生しやすい。そのため、正極側と負極側でそれぞれ独立に電圧設定をできるように構成している。つまり、正極側と負極側で非対称の電圧値設定が可能である。具体的には、ＶｍＨ、ＶｍＬ、ＶｃＨ、ＶｃＬを発生させる４つのＤＡ（デジタル−アナログ）変換回路を、ゲートソースドライバＩＣ３１内に形成している。
(7-3) Asymmetric setting of common voltage The common voltages in FIGS. 7, 28, 32, and 33 are symmetrical on the positive side VmH and VcH and the negative side VmL and VcL, respectively, with Vcnt as the center. The present embodiment is not limited to this. Particularly, VmH and VmL are likely to cause waveform distortion. Therefore, the voltage can be set independently on the positive electrode side and the negative electrode side. That is, asymmetric voltage values can be set on the positive electrode side and the negative electrode side. Specifically, four DA (digital-analog) conversion circuits for generating VmH, VmL, VcH, and VcL are formed in the gate source driver IC31.
（７−４）黒電圧とブランキング期間の電圧の読み出し
図９、図２５、図３０、図３１、図３２、図３３などでは、説明を容易にするため、ＲＡＭから読み出したデータを用いて、黒書込期間ａの黒電圧を発生させているように表現している。しかし、本実施形態はこれに限定されるものではない。ＲＡＭから読み出すことなく、所定の値の黒電圧または正極性に対応する黒電圧／負極性に対応する黒電圧を画素１６に印加してもよい。この場合においても、前記黒電圧は、温度補償を行っている。また、ブランキング期間にソース信号線Ｓに印加する電圧も、ＲＡＭから読み出すことなく、所定の値の電圧または正極性に対応する電圧／負極性に対応する電圧をソース信号線Ｓに印加してもよい。この場合においても、本実施形態では前記電圧の温度補償を行っている。
(7-4) Reading of black voltage and voltage during blanking period In FIGS. 9, 25, 30, 31, 32, 33, etc., data read from the RAM is used for ease of explanation. The black voltage in the black writing period a is expressed as being generated. However, the present embodiment is not limited to this. A black voltage of a predetermined value or a black voltage corresponding to a positive polarity / a black voltage corresponding to a negative polarity may be applied to the
（７−５）ガンマ変換
図３４、図３５は本実施形態の映像信号のガンマカーブ発生回路（ガンマ変換回路）の構成図である。ガンマカーブ発生回路は、図３などでも説明したように本実施形態のゲートソースドライバＩＣ３１内に形成される。ガンマカーブ発生回路で発生する電位の最低は、０Ｖ（ＧＮＤ電位）であり、電位の最大は、５Ｖ（ゲートソースドライバＩＣ３１の電源電圧ＡＶＤＤ）である。
(7-5) Gamma Conversion FIGS. 34 and 35 are configuration diagrams of a video signal gamma curve generation circuit (gamma conversion circuit) according to this embodiment. The gamma curve generation circuit is formed in the gate
ガンマ変換回路の出力は６ビット（６４階調）としている。ガンマ変換回路の出力端子Ｖ０〜Ｖ６４は、階調１から６４に対応する。ゲートソースドライバＩＣ３１の各ソース信号の出力段は、入力された映像信号データに基づき、前記出力端子Ｖ０〜Ｖ６３のいずれかを選択し、ソース信号線Ｓに印加する。
The output of the gamma conversion circuit is 6 bits (64 gradations). Output terminals V0 to V64 of the gamma conversion circuit correspond to
（７−５−１）ガンマ変換回路１
図３４は本実施形態の第１の実施形態におけるガンマ変換回路である。ガンマカーブの低電位は、階調アンプ３５１ｂで規定する。ガンマカーブの高電位は、階調アンプ３５１ａで規定する。階調アンプ３５１ａが出力する電圧はＶＯＰＨとする。階調アンプ３５１ｂが出力する電圧はＶＯＰＬとする。
(7-5-1)
FIG. 34 shows a gamma conversion circuit according to the first embodiment of the present embodiment. The low potential of the gamma curve is defined by the
ガンマカーブを発生するラダー抵抗は、正極性の映像信号用と、負極性の映像信号用の２つを具備している。正極性用は、Ｓ１Ｐ〜Ｓ９Ｐの抵抗値をコマンドにより変更することができる。負極性用は、Ｓ１Ｎ〜Ｓ９Ｎの抵抗値をコマンドにより変更することができる。抵抗Ｓ１Ｐ〜Ｓ９Ｐ、Ｓ１Ｎ〜Ｓ９Ｎの抵抗値の変更により、任意のガンマカーブを発生することができる。また、正極性と負極性のガンマカーブを異ならせることできる。 There are two ladder resistors that generate a gamma curve, one for a positive video signal and one for a negative video signal. For positive polarity, the resistance values of S1P to S9P can be changed by a command. For negative polarity, the resistance values of S1N to S9N can be changed by a command. An arbitrary gamma curve can be generated by changing the resistance values of the resistors S1P to S9P and S1N to S9N. Also, the positive and negative gamma curves can be made different.
正極性のガンマカーブと負極性のガンマカーブとを対称形状にし、階調アンプ３５１ａと階調アンプ３５１ｂの変位量を同一にすれば、センター電圧Ｖｃｎｔを中心として映像信号の振幅値を容易に変化させることができる（図３２（ａ）から図３２（ｂ）、図３３（ａ）から図３３（ｂ））。
If the positive gamma curve and the negative gamma curve are made symmetrical, and the displacement amounts of the
階調アンプ３５１の出力電圧は、振幅調整レジスタ３５２で制御する。振幅調整レジスタ３５２の出力ビットは６ビットである。したがって、階調アンプ３５１は、６４段階で出力変化が可能である。階調アンプ３５１ａの値を高く（高電位）にすることにより、ガンマカーブの振幅値は大きくなる。階調アンプ３５１ａの値を低く（低電位）にすることにより、ガンマカーブの振幅値は小さくなる。
The output voltage of the
同様に階調アンプ３５１ｂの値を高く（高電位）にすることにより、ガンマカーブの振幅値は小さくなる。階調アンプ３５１ａの値を低く（低電位）にすることにより、ガンマカーブの振幅値は大きくなる。階調アンプ３５１の出力値により、映像信号の振幅値を可変できる。したがって、図３２、図３３で説明した振幅調整を容易に実現できる。
Similarly, by increasing the value of the
また、ガンマカーブもラダー抵抗のコマンド設定により自由に変化させることができる。図３５の構成では、階調アンプ３５１ａと階調アンプ３５１ｂを独立で動作させることもできる。また、階調アンプ３５１ａと階調アンプ３５１ｂの組を赤（Ｒ）、緑（Ｇ）、青（Ｂ）で独立に保有してもよい。
Also, the gamma curve can be freely changed by setting the command of the ladder resistance. In the configuration of FIG. 35, the
階調アンプ３５１ａと階調アンプ３５１ｂの変異量は同一にする方が好ましい。振幅調整レジスタ３５２から階調アンプ３５１の制御も容易となる。レジスタ値は階調アンプ３５１ａと階調アンプ３５１ｂで同一の値とし、変化方向（階調アンプ３５１ａは、ＡＶＤＤからＧＮＤ方向、階調アンプ３５１ｂは、ＧＮＤからＡＶＤＤ方向）を異ならせればよいからである。階調アンプ３５１ａは、ＡＶＤＤ電圧から電圧が低い方向に電位設定される。階調アンプ３５１ｂは、ＧＮＤ電圧から電圧が高い方向に電位設定される。
It is preferable that the variation amounts of the
抵抗（ＶＲ１Ｐ、ＶＲ２Ｐ、ＶＲ３Ｐ、ＶＲ４Ｐ・・・・・、ＶＲ１Ｎ、ＶＲ２Ｎ、ＶＲ３Ｎ、ＶＲ４Ｎ・・・・・）間には、端子が接続されている。端子の接続数と抵抗ラダーの分割数でガンマカーブの折れ線数が決定される。 Terminals are connected between the resistors (VR1P, VR2P, VR3P, VR4P..., VR1N, VR2N, VR3N, VR4N...). The number of broken lines of the gamma curve is determined by the number of terminals connected and the number of divided resistance ladders.
抵抗ラダーの抵抗（ＶＲ１Ｐ、ＶＲ２Ｐ、ＶＲ３Ｐ、ＶＲ４Ｐ・・・・・、ＶＲ１Ｎ、ＶＲ２Ｎ、ＶＲ３Ｎ、ＶＲ４Ｎ・・・・・）の抵抗値は、上下で同一になるように構成される。例えば、ＶＲ１ＰとＶＰＮＰは同一の抵抗値であり、ＶＲ１ＮとＶＰＮＮは同一の抵抗値である。 The resistance values of the resistors (VR1P, VR2P, VR3P, VR4P,..., VR1N, VR2N, VR3N, VR4N,...) Of the resistance ladder are configured to be the same up and down. For example, VR1P and VPNP have the same resistance value, and VR1N and VPNN have the same resistance value.
ラダー抵抗の抵抗（ＶＲ１Ｐ、ＶＲ２Ｐ、ＶＲ３Ｐ、ＶＲ４Ｐ・・・・・、ＶＲ１Ｎ、ＶＲ２Ｎ、ＶＲ３Ｎ、ＶＲ４Ｎ・・・・・）の抵抗値は、コマンド設定で可変できるように構成されている。コマンドにより、抵抗値が変化する。 The resistance values of the ladder resistors (VR1P, VR2P, VR3P, VR4P,..., VR1N, VR2N, VR3N, VR4N,...) Can be varied by command setting. The resistance value changes according to the command.
各ラダー抵抗は複数の抵抗で構成されており、各抵抗間には、スイッチ回路が付加されている。ラダー抵抗の抵抗値変化は、抵抗Ｒに付加されたスイッチ回路のオンオフにより行う。全てのスイッチ回路がオン（クローズ）するとラダー抵抗の抵抗値は、０Ωとなる。したがって、全体としてＶＲ１Ｐの抵抗値が低減する。スイッチＳＷを短絡する個数によりＶＲ１Ｐの抵抗値はステップ的に変化させることができる。 Each ladder resistor is composed of a plurality of resistors, and a switch circuit is added between the resistors. The resistance value of the ladder resistor is changed by turning on and off the switch circuit added to the resistor R. When all the switch circuits are turned on (closed), the resistance value of the ladder resistor becomes 0Ω. Therefore, the resistance value of VR1P is reduced as a whole. The resistance value of VR1P can be changed stepwise depending on the number of switches SW short-circuited.
以上の動作を、抵抗ラダーの抵抗（ＶＲ１Ｐ、ＶＲ２Ｐ、ＶＲ３Ｐ、ＶＲ４Ｐ・・・・・、ＶＲ１Ｎ、ＶＲ２Ｎ、ＶＲ３Ｎ、ＶＲ４Ｎ・・・・・）に行えば、コマンド設定で各端子（Ｖ１〜ＶＮ）の電圧値を可変できるように構成できる。 If the above operation is performed on the resistance of the resistance ladder (VR1P, VR2P, VR3P, VR4P,..., VR1N, VR2N, VR3N, VR4N,...), Each terminal (V1 to VN) is set by command setting. The voltage value can be made variable.
抵抗ラダーの抵抗（ＶＲ１Ｐ、ＶＲ２Ｐ、ＶＲ３Ｐ、ＶＲ４Ｐ・・・・・、ＶＲ１Ｎ、ＶＲ２Ｎ、ＶＲ３Ｎ、ＶＲ４Ｎ・・・・・）を変化させることにより、階調レベルに対する階調電圧（Ｖ１〜ＶＮ）を変化することができ、液晶層３６４の特性に合わせて数々のガンマカーブを発生させることができる。
By changing the resistance of the resistance ladder (VR1P, VR2P, VR3P, VR4P..., VR1N, VR2N, VR3N, VR4N...), The gradation voltage (V1 to VN) with respect to the gradation level is changed. Various gamma curves can be generated in accordance with the characteristics of the
階調アンプ３５１ａ、階調アンプ３５１ｂの値を変化させることにより、図示するように、ガンマカーブに振幅値を変更することができる。また、階調アンプ３５１ａの出力電圧ＶＯＰＨ、階調アンプ３５１ｂの出力電圧ＶＯＰＬを変化させた場合、その中間電位であるＶ２〜ＶＮ−１はＶＯＰＨ−ＶＯＰＬの大きさに比例して変化する。したがって、ガンマカーブの振幅値は変化するが、ガンマの折れ点位置が比例して変化するため、ガンマカーブの形も比例的に変化する。この特徴は重要な利点である。ＯＣＢ液晶などの温度依存性を容易に補償できるからである。
By changing the values of the
選択回路３５１は２つの接点から１つの接点を選択する回路（２ｔｏ１）である。例えば、図３５で選択回路３５１ａは正極性のラダー抵抗の端子ａ１と負極性のラダー抵抗の端子ｂ１からいずれの端子を選択し、端子Ｖ２に出力する。選択回路３５１はａ接点（ａ１、ａ２、ａ３・・・・・）とｂ接点（ｂ１、ｂ２、ｂ３、ｂ４・・・・・）のいずれかの接点を選択する。選択回路３５１が選択して端子Ｖ（Ｖ２〜ＶＮ−１）１６３に出力する電圧は、正極性のラダー抵抗出力か、負極性のラダー抵抗出力かのいずれかとなる。
The
選択回路３５１が接点ａを選択するときは、ソースドライバ回路１４がソース信号線Ｓに出力する映像信号の極性は正極性である。選択回路３５１が接点ｂを選択するときは、ソースドライバ回路１４がソース信号線Ｓに出力する映像信号の極性は負極性である。
When the
ＯＣＢはパネル温度が高温時には、映像振幅を少なく、コモン電圧による嵩上げ分を少なくする必要がある。また、パネル温度が低温時には、相対的に映像振幅を大きく、コモン電圧による嵩上げ分を相対的に大きくする必要がある。 When the panel temperature is high, the OCB needs to reduce the image amplitude and the amount of increase due to the common voltage. Further, when the panel temperature is low, it is necessary to relatively increase the video amplitude and relatively increase the amount of increase due to the common voltage.
例えば、パネルが低温時には、コモン信号の振幅電圧Ｖｃｐを大きくする。また、図３５の階調アンプ３５１ａの出力電圧ＶＯＰＨの電位を高く、階調アンプ３５１ｂの出力電圧ＶＯＰＬの電位を低くすることにより液晶層２４に印加する画像データを大きくしている。パネルが高温時には、コモン信号の振幅電圧Ｖｃｐを小さくし、また、図３５の階調アンプ３５１ａの出力電圧ＶＯＰＨの電位を低く、階調アンプ３５１ｂの出力電圧ＶＯＰＬの電位を高くすることにより液晶層２４に印加する画像データを小さくしている。以上のように液晶３６４の温度依存性に適応するように自由に設定あるいは調整することができる。
For example, when the panel is at a low temperature, the amplitude voltage Vcp of the common signal is increased. Further, the image data applied to the liquid crystal layer 24 is increased by increasing the potential of the output voltage VOPH of the
（７−５−２）ガンマ変換回路２
図３５は本実施形態の第２の実施形態におけるガンマ変換回路である。なお、以下の実施形態において、第１の実施形態と異なる点を中心として説明をする。ガンマカーブの低電位は、階調アンプ３５１ｂで規定する。ガンマカーブの高電位（正極性の映像信号の場合はＶＯＰＨ、負極性の映像信号の場合はＶＯＮＨ）は、階調アンプ３５１ａで設定する。ガンマカーブの低電位（正極性の映像信号の場合はＶＯＰＬ、負極性の映像信号の場合はＶＯＮＬ）は、階調アンプ３５１ｂで設定する。
(7-5-2)
FIG. 35 shows a gamma conversion circuit according to the second embodiment of the present embodiment. Note that the following embodiment will be described with a focus on differences from the first embodiment. The low potential of the gamma curve is defined by the
図３５の構成では、ガンマカーブを発生するラダー抵抗は、正極性用と負極性用とが共通である。ガンマ抵抗部（ラダー抵抗）は、簡略化して図示しているが、図３５の正極性用または負極性用のラダー抵抗と同一の構成である。各抵抗は、Ｓ１、Ｓ２、・・・・・Ｓ９とする。Ｓ１〜Ｓ９の抵抗値をコマンドにより変更することができる。抵抗Ｓ１〜Ｓ９の抵抗値の変更により、任意のガンマカーブを発生することができる。 In the configuration of FIG. 35, the ladder resistance that generates the gamma curve is common to the positive polarity and the negative polarity. Although the gamma resistance portion (ladder resistance) is illustrated in a simplified manner, it has the same configuration as the positive polarity or negative polarity ladder resistor of FIG. Each resistor is S1, S2,... S9. The resistance values of S1 to S9 can be changed by a command. An arbitrary gamma curve can be generated by changing the resistance values of the resistors S1 to S9.
ラダー抵抗の各抵抗間には、多数のタップが引き出されている。正極性の映像信号用として、Ｖ０、ＧＡＭＰ１、ＧＡＭＰ２、〜、ＧＡＭＰ６２、Ｖ６３が引き出されている。負極性の映像信号用として、Ｖ０、ＧＡＭＮ１、ＧＡＭＮ２、〜、ＧＡＭＮ６２、Ｖ６３が引き出されている。Ｖ０、Ｖ６３は正極性と負極性の映像信号で共通である。 A large number of taps are drawn between the resistances of the ladder resistor. V0, GAMP1, GAMP2,..., GAMP62, V63 are drawn out for a positive video signal. For negative video signals, V0, GAMN1, GAMN2,..., GAMN62, V63 are drawn. V0 and V63 are common to the positive and negative video signals.
正極性の映像信号を液晶層３６４に印加する場合は、選択回路３５１で、Ｖ０、ＧＡＭＰ１、ＧＡＭＰ２、〜、ＧＡＭＰ６２、Ｖ６３出力を選択する。負極性の映像信号を液晶層３６４に印加する場合は、選択回路３５１で、Ｖ０、ＧＡＭＮ１、ＧＡＭＮ２、〜、ＧＡＭＮ６２、Ｖ６３出力を選択する。
When a positive video signal is applied to the
図３４の実施形態では、１つのラダー抵抗しか有さないが、正極性の映像信号の場合はタップＧＡＭＰ１、ＧＡＭＰ２、〜、ＧＡＭＰ６２を選択し、負極性の映像信号の場合はタップＧＡＭＮ１、ＧＡＭＮ２、〜、ＧＡＭＮ６２を選択することにより、図３５の実施形態と同様の機能、動作を実現することができる。階調アンプ３５１ａと階調アンプ３５１ｂの変位量を同一にすれば、センター電圧Ｖｃｎｔを中心として映像信号の振幅値を容易に変化させることができる。
In the embodiment of FIG. 34, there is only one ladder resistor, but taps GAMP1, GAMP2,..., GAMP62 are selected in the case of a positive video signal, and taps GAMN1, GAMN2, in the case of a negative video signal. By selecting the GAMN 62, functions and operations similar to those of the embodiment of FIG. 35 can be realized. If the displacement amounts of the
階調アンプ３５１ａの値を高く（高電位）にすることにより、ガンマカーブの振幅値は大きくなる。階調アンプ３５１ａの値を低く（低電位）にすることにより、ガンマカーブの振幅値は小さくなる。
By increasing the value of the
同様に階調アンプ３５１ｂの値を高く（高電位）にすることにより、ガンマカーブの振幅値は小さくなる。階調アンプ３５１ａの値を低く（低電位）にすることにより、ガンマカーブの振幅値は大きくなる。階調アンプ３５１の出力値により、映像信号の振幅値を可変できる。したがって、図３２、図３３で説明した振幅調整を容易に実現できる。
Similarly, by increasing the value of the
ガンマカーブもラダー抵抗のコマンド設定により自由に変化させることができる。図３５の構成では、階調アンプ３５１ａと階調アンプ３５１ｂを独立で動作させることもできる。また、階調アンプ３５１ａと階調アンプ３５１ｂの組を赤（Ｒ）、緑（Ｇ）、青（Ｂ）で独立に保有してもよい。
The gamma curve can also be changed freely by setting the ladder resistance command. In the configuration of FIG. 35, the
他の事項は、図３５の実施形態と同様（例えば、階調アンプ３５１の動作、変化方向、温度補償など）であるので説明を省略する。
The other items are the same as in the embodiment of FIG. 35 (for example, the operation of the
（７−６）電圧発生回路
以下、図３７を用いて電源発生回路について説明をする。ＤＣ電源（バッテリー電源）の電圧は、２．４Ｖ〜３．３Ｖの電源電圧である。この電源電圧を昇圧する。ＤＣ電源の電圧は、レギュレータで所定電圧に規定され、規定された電圧を２倍昇圧してＡＶＤＤ電圧（ゲートソースドライバＩＣ３１のソースドライバ部の電源）を発生する。ＡＶＤＤ電圧から、ＶｃＨ及びＶｍＨ電圧を発生させる。また、ＤＣ電源の電圧は、レギュレータで所定電圧に規定され、規定された電圧を−２倍昇圧し、昇圧した電圧から、ＶｃＬ及びＶｍＬ電圧を発生させる。
(7-6) Voltage Generation Circuit Hereinafter, the power generation circuit will be described with reference to FIG. The voltage of the DC power supply (battery power supply) is a power supply voltage of 2.4V to 3.3V. This power supply voltage is boosted. The voltage of the DC power source is regulated to a predetermined voltage by the regulator, and the regulated voltage is boosted twice to generate the AVDD voltage (the power source of the source driver unit of the gate source driver IC 31). VcH and VmH voltages are generated from the AVDD voltage. Further, the voltage of the DC power source is regulated to a predetermined voltage by a regulator, and the regulated voltage is boosted by -2 times, and VcL and VmL voltages are generated from the boosted voltage.
ＡＶＤＤ電圧は、５．５Ｖとする。また、ＤＣ電源の電圧は、レギュレータで所定電圧に規定され、規定された電圧を６倍昇圧してＶＧＨ電圧（ゲートソースドライバＩＣ２１のゲートドライバ部の高電圧側の電圧）を発生する。この電圧を１５Ｖとする。ＶＧＨ電圧を反転させてＶＧＬ電圧（ゲートソースドライバＩＣ２１のゲートドライバ部の低電圧側の電圧）を発生する。この電圧を−１５Ｖとする。ＶＧＨは画素１６のトランジスタＱのオン電圧であり、ＶＧＬは画素１６のトランジスタＱのオフ電圧である。オン電圧及びオフ電圧はゲート信号線Ｇに印加される。コモン信号波形では、ＶＧＬはＶｍＬ＝−１５Ｖ、ＶＧＨはＶｍＨ＝１５Ｖが対応する。映像信号では、５．５Ｖ＝ＶＯＰＨ／ＶＯＮＨ、ＧＮＤ＝ＶＯＰＬ／ＶＯＮＬが対応する。
The AVDD voltage is set to 5.5V. The voltage of the DC power supply is regulated to a predetermined voltage by a regulator, and the regulated voltage is boosted six times to generate a VGH voltage (a voltage on the high voltage side of the gate driver section of the gate source driver IC 21). This voltage is 15V. The VGH voltage is inverted to generate the VGL voltage (the voltage on the low voltage side of the gate driver portion of the gate source driver IC 21). This voltage is set to -15V. VGH is an on-voltage of the transistor Q of the
以下、説明を容易にするため、０Ｖはグランド（ＧＮＤ）電圧、５．５Ｖはソースドライバ部の電圧、１５Ｖはゲートドライバ部の高電圧側の電圧、−１５Ｖはゲートドライバ部の低電圧側の電圧とし、ＧＮＤ電圧以外は、ゲートソースドライバＩＣ３１内で発生させる。
Hereinafter, for ease of explanation, 0V is the ground (GND) voltage, 5.5V is the voltage of the source driver section, 15V is the voltage on the high voltage side of the gate driver section, and -15V is the low voltage side of the gate driver section. A voltage other than the GND voltage is generated in the gate
（８）ＯＣＢ液晶の転移動作
以下、図３８を参照しなから、ＯＣＢ液晶表示パネルの転移動作について説明する。図３６で説明したように、ＯＣＢ液晶表示装置においては、アレイ基板１５上に配設された画素電極２３と、同じくアレイ基板１５と対向して配置された対向基板３６１上に配設された対向電極３６１間に、電圧が無印加の状態では、液晶層の液晶分子３６５はスプレイ配列状態を採る（図３６（ａ））。このため電源投入時に、画素電極２３と対向電極３６２との間に数十Ｖ程度の高電圧を印加することで、液晶分子３６５をベンド配列状態に移行させる。
(8) OCB Liquid Crystal Transition Operation The transition operation of the OCB liquid crystal display panel will be described below with reference to FIG. As described with reference to FIG. 36, in the OCB liquid crystal display device, the
このようにして液晶分子３６５をベンド配列状態とした後に、動作中は、図３６（ｂ）に示すように、駆動電源３６６から液晶分子３６５にベンド配列状態が維持される低いオフ電圧以上の電圧が印加される。このオフ電圧とこれよりも高い電圧のオン電圧を、図３６（ｃ）に示すように、駆動電源３６６から画素電極２３間に印加する。このオン・オフ電圧との間で駆動電圧を変化させることによって、図３６（ｂ）のベンド配列状態から図３６（ｃ）に示すように液晶分子３６５のベンド配列状態を変化させ、液晶層のリタデーション値を変化させて透過率を制御している。
After the
図３７でも説明したように、ゲートソースドライバＩＣ３１で、ＡＶＤＤ電圧＝５．５Ｖ、ＶＧＨ電圧＝１５Ｖ、ＶＧＬ電圧＝−１５Ｖを発生させる。ＯＣＢ液晶表示パネルの転移動作には、これらの電圧を使用する。そのため、ＯＣＢ液晶表示パネルの転移動作に使用する電圧として、特別な電圧を使用しない。
As described with reference to FIG. 37, the gate
図３８は本実施形態のＯＣＢ液晶表示パネルの立ち上げシーケンスを記載している。ゲートソースドライバＩＣ３１のゲートドライバ部が出力するゲート電圧は、画素１６のトランジスタＱのオン電圧（ＶＧＨ＝１５Ｖ）とオフ電圧（ＶＧＬ＝−１５Ｖ）である。転移時に対向電極３６２に印加する転移電圧は、高電圧側をＶＧＨとし、低電圧側をＶＧＬとしている。これは、転移電圧をゲートソースドライバＩＣ３１のゲートドライバ部の出力電圧と兼用にすることにより、発生させる電圧数を削減し、低コスト化を図るためである。また、転移に使用する電圧の温度補償、転移期間の温度補償を容易に実施するためである。
FIG. 38 shows a startup sequence of the OCB liquid crystal display panel of this embodiment. The gate voltage output from the gate driver unit of the gate
図３８において、転移動作期間と記載した範囲内の対向電極３６２に印加する電圧信号は転移信号である。また、転移動作時は、ゲートソースドライバＩＣ３１のソースドライバ部も信号を出力する。この出力波形は、Ｓｏｕｒｃｅ出力の欄に記載している。対向電極に印加する電圧はＶＣＯＭ欄に記載している。なお、ＶＣＳ欄は、図１の共通電極Ｃ１〜Ｃｍに印加する電圧を記載している。
In FIG. 38, the voltage signal applied to the
なお、５．５ＶはゲートソースドライバＩＣ３１のソースドライバ部で発生し、ソース信号線Ｓに印加できる最大電圧である。実際には、ＡＶＤＤ電圧を電源とするオペアンプが出力できる最大電圧（ＶＯＰＨ、ＶＯＮＨ）である。本明細書では、５．５Ｖと固定のように表現しているが、実際には、コマンド設定におり、０．１Ｖ毎に出力電圧を可変することができる。このコマンド設定により電圧を可変することにより、転移動作時に最適な電圧をソース信号線Ｓに印加できる。ＧＮＤ電位は、回路の接地電位であるから、ソースドライバ部で発生させなくとも、この接地電位をＧＮＤ電位として使用してもよい。パネル温度により５．５Ｖ電圧は変化させている。また、液晶膜厚あるいは配向膜、液晶材料により最適値に設定している。
5.5 V is the maximum voltage generated in the source driver section of the gate
５．５Ｖ、ＧＮＤ電位、１５Ｖ、−１５Ｖは、図３７のチャージポンプ回路（図示せず）などを用いて発生させる。発生させた電圧は、アナログスイッチ（図示せず）を用いて選択し、ソース信号線Ｓ、ＶＣＳ電極（ＶＣＳ信号線）、対向電極３６２に印加する。
5.5V, GND potential, 15V, and -15V are generated using a charge pump circuit (not shown) in FIG. The generated voltage is selected using an analog switch (not shown) and applied to the source signal line S, the VCS electrode (VCS signal line), and the
（８−１）転移電圧
１５ＶはゲートソースドライバＩＣ３１のゲートドライバ部で発生し、ゲート信号線Ｇに印加できる最大電圧である。実際には、図３７のＶＧＨ電圧を電源とするオペアンプが出力できる最大電圧である。通常表示動作（画像表示動作）時は、この電圧は、ゲート信号線Ｇのオン電圧として使用する。転移動作時は、この１５Ｖを対向電極３６２に印加して転移電圧として使用している。本明細書では、１５Ｖと固定のように表現しているが、実際には、コマンド設定におり、０．５Ｖ毎に出力電圧を可変することができる。このコマンド設定により電圧を可変することにより、転移動作時に最適な電圧をソース信号線Ｓに印加できる。実際には、パネル温度により１５Ｖ電圧は変化させている。また、液晶膜厚などにより最適値に設定している。
(8-1) The
−１５ＶはゲートソースドライバＩＣ３１のゲートドライバ部で発生し、ゲート信号線Ｇに印加できる最小電圧である。実際には、図３７のＶＧＬ電圧を電源とするオペアンプが出力できる最小電圧である。通常表示動作（画像表示動作）時は、この電圧は、ゲート信号線Ｇのオフ電圧（画素１６のトランジスタＱがＮチェンネルの場合）として使用する。転移動作時は、この−１５Ｖを対向電極３６２に印加して転移電圧として使用している。本明細書では、−１５Ｖと固定のように表現しているが、実際には、コマンド設定におり、０．５Ｖ毎に出力電圧を可変することができる。このコマンド設定により電圧を可変することにより、転移動作時に最適な電圧をソース信号線Ｓに印加できる。実際には、パネル温度により−１５Ｖ電圧は変化させている。また、液晶膜厚などにより最適値に設定している。
−15V is the minimum voltage that can be applied to the gate signal line G and is generated in the gate driver section of the gate source driver IC31. Actually, this is the minimum voltage that can be output by an operational amplifier using the VGL voltage in FIG. In the normal display operation (image display operation), this voltage is used as the off voltage of the gate signal line G (when the transistor Q of the
（８−２）転移シーケンス
転移動作（転移シーケンス）は、Ａ、Ｂ、Ｃの３つの区分の動作からなる（図３８の最下段にＡ（Ａ１、Ａ２）、Ｂ、Ｃと記載している）。必要に応じて、Ａ、Ｂ、Ｃの動作は複数回繰り返される。
(8-2) Transfer Sequence The transfer operation (transfer sequence) is made up of operations of three sections A, B, and C (indicated as A (A1, A2), B, and C at the bottom of FIG. 38). ). The operations A, B, and C are repeated a plurality of times as necessary.
Ａの期間は、選択するゲート信号線Ｇが順次増加させる動作である。まずＡ期間（Ａ１）は、１本のゲート信号線Ｇ１が選択される。選択されたゲート信号線Ｇ１に接続された画素行には、ゲートソースドライバＩＣ３１のソースドライバ部が出力するＧＮＤ電圧（最低電圧）を書き込む。次の期間では、２本のゲート信号線Ｇ１、Ｇ２が選択される。選択されたゲート信号線Ｇ１、Ｇ２に接続された画素行には、ゲートソースドライバＩＣ３１のソースドライバ部が出力するＧＮＤ電圧（最低電圧）を書き込む。さらに次の１水平走査期間では、３本のゲート信号線Ｇ１、Ｇ２、Ｇ３が選択される。選択されたゲート信号線Ｇ１、Ｇ２、Ｇ３に接続された画素行には、ゲートソースドライバＩＣ３１のソースドライバ部が出力するＧＮＤ電圧（最低電圧）を書き込む。
During the period A, the gate signal lines G to be selected are sequentially increased. First, in the A period (A1), one gate signal line G1 is selected. In the pixel row connected to the selected gate signal line G1, the GND voltage (minimum voltage) output from the source driver unit of the gate source driver IC31 is written. In the next period, the two gate signal lines G1 and G2 are selected. The GND voltage (minimum voltage) output from the source driver section of the gate
以上のように、選択するゲート信号線数が増加し、画素行数分の水平走査期間後（内部Ｈ）には、全てもゲート信号線が選択され、全画素１６にソース信号線が出力する電圧が書き込まれる。以上のように、１画素行ずつ選択していくと、全画素行を選択する期間は１フレーム期間である。但し、この１フレーム期間は、画像を表示する期間でないから、画像を表示するフレームレートと一致させる必要はない。
As described above, the number of gate signal lines to be selected increases, and after a horizontal scanning period (internal H) for the number of pixel rows, all gate signal lines are selected and the source signal lines are output to all the
転移動作では、図３８の矢印の範囲で示すように転移リセットシーケンス、転移負期間、転移正期間、転移正期間から負期間への移行期間などからなり、転移正期間、転移負期間は繰り返される。繰り返す回数は、パネル温度により変化させる。 The transition operation includes a transition reset sequence, a transition negative period, a transition positive period, a transition period from a transition positive period to a negative period, and the like, as indicated by the range of arrows in FIG. 38. The transition positive period and the transition negative period are repeated. . The number of repetitions varies depending on the panel temperature.
本実施形態はＡの期間を１フレーム期間に限定するものではないが、説明を容易にするため、Ａ期間を１フレーム期間とし、またＢ期間も１フレーム期間とする。Ｃ期間は、１フレーム期間ｘｎ（ｎは１以上の整数）とする。なお、ｎは転移動作期間により変化する。また、転移動作期間はパネル温度により変化させる。特にパネル温度が低温度の時、転移動作時間は長くする。高温度の時は、転移動作時間は短くしてもよい。 In the present embodiment, the period A is not limited to one frame period, but for ease of explanation, the A period is one frame period and the B period is also one frame period. The C period is one frame period xn (n is an integer of 1 or more). Note that n varies depending on the transfer operation period. The transition operation period is changed depending on the panel temperature. Especially when the panel temperature is low, the transition operation time is lengthened. When the temperature is high, the transfer operation time may be shortened.
Ａ１期間は、ゲート信号線Ｇを順次選択し、選択するゲート信号線Ｇが増加させる期間である。Ａ２期間は、ゲート信号線Ｇを順次非選択し、選択するゲート信号線Ｇを減少させる期間である。Ｂ期間は全てのゲート信号線Ｇにオフ電圧が印加されている期間である。Ｃ期間は画像表示を行っているように、１本または複数本のゲート信号線Ｇを選択し、画素にソース信号線Ｓに印加された電圧を書き込んでいる期間である。 The A1 period is a period in which the gate signal lines G are sequentially selected and the gate signal lines G to be selected are increased. The A2 period is a period in which the gate signal lines G are sequentially deselected and the number of gate signal lines G to be selected is decreased. The period B is a period in which the off voltage is applied to all the gate signal lines G. The period C is a period in which one or a plurality of gate signal lines G are selected and the voltage applied to the source signal line S is written to the pixels so as to perform image display.
なお、本実施形態の実施形態では、Ａ期間で選択あるいは非選択にするゲート信号線数は１本であるとして説明したがこれに限定するものではなく、複数本であってもよい。例えば、Ａ１期間ではまず、最初の１水平走査期間ではゲート信号線Ｇ１、Ｇ２を選択し、次の１水平走査期間では、Ｇ１、Ｇ２、Ｇ３、Ｇ４を選択する。さらに次の１水平走査期間では、Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６を選択する方式が例示される。 In the embodiment of the present embodiment, the number of gate signal lines to be selected or not selected in the period A has been described as one. However, the number is not limited to this, and a plurality of gate signal lines may be used. For example, in the A1 period, first, the gate signal lines G1 and G2 are selected in the first one horizontal scanning period, and G1, G2, G3, and G4 are selected in the next one horizontal scanning period. Further, in the next one horizontal scanning period, a method of selecting G1, G2, G3, G4, G5, and G6 is exemplified.
Ａ２期間では順次、ゲート信号線Ｇを非選択とする。最初の１水平走査期間ではゲート信号線Ｇ１を非選択し、次の１水平走査期間では、Ｇ１、Ｇ２を非選択する。さらに次の１水平走査期間では、Ｇ１、Ｇ２、Ｇ３を非選択する方式が例示される。 In the A2 period, the gate signal lines G are sequentially unselected. In the first horizontal scanning period, the gate signal line G1 is not selected, and in the next one horizontal scanning period, G1 and G2 are not selected. Further, in the next one horizontal scanning period, a method in which G1, G2, and G3 are not selected is exemplified.
また、Ａ１期間及びＡ２期間は、図２４の駆動ａの黒書込期間、駆動ｂの黒書込期間、図２５のように動作させてもよい。 Further, during the A1 period and the A2 period, the black writing period of the driving a, the black writing period of the driving b, and the operation as shown in FIG. 25 may be performed.
以上の事項は、Ｃ期間においても適用される。次の１水平走査期間では、Ｇ１、Ｇ２を選択する。さらに次の１水平走査期間では、Ｇ２、Ｇ３を選択する。さらに次の１水平走査期間では、Ｇ３、Ｇ４を選択する方式が例示される。また、次の１水平走査期間では、Ｇ１、Ｇ２を選択する。さらに次の１水平走査期間では、Ｇ３、Ｇ４を選択する。さらに次の１水平走査期間では、Ｇ５、Ｇ６を選択する方式が例示される。 The above matters also apply to the C period. In the next one horizontal scanning period, G1 and G2 are selected. In the next one horizontal scanning period, G2 and G3 are selected. Further, in the next one horizontal scanning period, a method of selecting G3 and G4 is exemplified. In the next one horizontal scanning period, G1 and G2 are selected. In the next one horizontal scanning period, G3 and G4 are selected. Further, in the next one horizontal scanning period, a method of selecting G5 and G6 is exemplified.
最初のＡ期間（Ａ１）では、対向電極３６２には、ソース信号線Ｓが出力する電位であるＧＮＤ電位が印加される。また、ＶＣＳにもＧＮＤ電圧が印加される。Ａ１期間の次のＢ１期間は、全てのゲート信号線Ｇが選択された状態を保持する。保持する期間は、１フレームである。このＢ１期間のいずれかのタイミングＴで対向電極３６２に印加される電圧は、ＶＧＬに変化させる。タイミングＴは、ゲート走査開始からの時間である。つまり、各Ａモードの開始位置からカウントして決定される。タイミングＴまでが転移リセットシーケンスであり、この期間を設けることにより転移しない液晶分子３６５の発生をなくすことができる。Ｂ期間は、全ゲート信号線Ｇが選択（オン電圧が印加）されている。
In the first period A (A1), a GND potential, which is a potential output from the source signal line S, is applied to the
Ａ２期間の前に、対向電極３６２に印加するＶＣＯＭ電圧は、ＶＧＬ電圧に変化させる（タイミングＴで変化させる）。
Before the A2 period, the VCOM voltage applied to the
次のＡ２期間では、全選択されたゲート信号線Ｇは順次、非選択にされる。この期間では、ソース信号線Ｓ及びＶＣＳには、ＧＮＤ電圧が印加され、対向電極３６２には、ＶＧＬ電圧が印加される。したがって、ゲートソースドライバＩＣ３１のソースドライバ部からの出力電圧であるＧＮＤ電位（ソースドライバ部がソース信号線Ｓに出力できる最低出力電位）が表示画面２０の全画素１６に印加された状態で保持される。
In the next A2 period, all the selected gate signal lines G are sequentially unselected. In this period, the GND voltage is applied to the source signal lines S and VCS, and the VGL voltage is applied to the
次のＣ期間は、通常の画像表示状態のように、１つのゲート信号線Ｇが画面２０の上部から下部方向に順次選択される。ゲートソースドライバＩＣ３１のソースドライバ部はＧ５．５Ｖ（最高出力電圧）が出力され、各画素１６に印加される。以上の動作は、Ｃ期間においてｎ回繰り返される。したがって、Ｃ期間＝１Ｆｘｎである。繰り返す回数は転移時間によって決定される。転移時間は、パネル温度により変化させる。パネル温度が低温度の時は、転移時間を長くするからｎは大きくなる。このＣ期間では、対向電極３６２にｇは、ＶＧＬ電圧を印加され、ＶＣＳにはＧＮＤ電圧が印加される。
In the next C period, one gate signal line G is sequentially selected from the upper part to the lower part of the
以上のＣ期間では、対向電極３６２に−１５Ｖの最低電圧が印加され、ソース信号線Ｓに５．５Ｖ（ソースドライバ部がソース信号線Ｓに出力できる最大電圧）が印加されているため、液晶層３６２に非常に高い電圧が印加されている。−１５Ｖは、ゲートソースドライバＩＣで発生し、対向電極３６２に印加できる最小電圧である。したがって、ＯＣＢ液晶分子３６５が良好に転移する。また、ソース信号線Ｓに５．５Ｖが印加され、ＶＣＳにＧＮＤ（ソースドライバ部が出力できる最小電圧）が印加されているため、ＶＣＳ電極（図１の信号線Ｃ）とソース信号線Ｓ間に電位が発生し、ＯＣＢ液晶分子３６５が良好に転移するのを補助できる。
In the above period C, the minimum voltage of −15 V is applied to the
次のＡ１期間では、ソース信号線ＳにはＧＮＤ電圧（ソースドライバ部の最低電圧）が印加され、対向電極３６２にはＶＧＬ電圧、ＶＣＳにはＧＮＤ電圧（ソースドライバ部がソース信号線Ｓに出力できる最低電圧）の印加が継続される。Ａ１期間により、全てのゲート信号線Ｇには選択電圧（オン電圧）が印加される。
In the next A1 period, the GND voltage (the lowest voltage of the source driver unit) is applied to the source signal line S, the VGL voltage is applied to the
なお、ＶＣＳに印加する電圧はＧＮＤ電圧としたが、可能な場合はＶＧＬ＝−１５Ｖ電圧を印加してもよい。つまり、ＶＣＳにＧＮＤ電圧を印加するという記述を、ＶＣＳに−１５Ｖを印加すると読み替えてもよい。 Note that the voltage applied to the VCS is a GND voltage, but if possible, a VGL = −15 V voltage may be applied. That is, the description that the GND voltage is applied to the VCS may be read when −15 V is applied to the VCS.
次のＢ期間では、ＶＣＳには１５Ｖ（ゲートドライバ部がソース信号線Ｓに出力できる最大電圧）が印加される。また、対向電極３６２に印加される電圧は、１５Ｖに向かって変化させられる。１５Ｖは、ゲートソースドライバＩＣで発生し、対向電極３６２に印加できる最大電圧である。ソース信号線ＳにはＧＮＤ電圧を印加する。
In the next B period, 15 V (the maximum voltage that the gate driver unit can output to the source signal line S) is applied to the VCS. Further, the voltage applied to the
このＢ期間では、対向電極３６２に印加する電圧は−１５Ｖから＋１５Ｖに急変させてもよい。しかし、対向電極３６２に印加させる電圧を急変させると、トランジスタＱなどにストレスがかかり、画素１６が輝点あるいは滅点となる場合がある。
In this period B, the voltage applied to the
この課題に対して、本実施形態は、Ｂ期間において、−１５ＶからＧＮＤ（ソースドライバ部がソース信号線Ｓに出力できる最小電圧）から５．５Ｖ（ソースドライバ部がソース信号線Ｓに出力できる最大電圧）から１５Ｖと段階をおいて変化させる。変化に用いる電圧はいずれもゲートソースドライバＩＣ３１で発生する電圧あるいは使用する電圧である。
In response to this problem, in the present embodiment, in the period B, from −15 V to GND (the minimum voltage that the source driver unit can output to the source signal line S) to 5.5 V (the source driver unit can output to the source signal line S) The maximum voltage is changed from 15V in steps. The voltage used for the change is either the voltage generated by the gate
以上のように、少なくとも１つ以上の電圧の段階を経由して、対向電極３６２に印加する電圧を変化させる。図３８の実施形態では、ＧＮＤ電圧、５．５Ｖ電圧を経由して対向電極３６２に印加する電圧を、最小値から最大値に変化させている。
As described above, the voltage applied to the
対向電極３６２の電位変化時において、途中で経由する電圧の保持時間はｔ７、ｔ８は、可変できるように構成されている。ｔ７、ｔ８の保持期間は、トランジスタＱに与えるストレスを考慮し、ストレスを許容できる最短時間に設定する。また、ｔ７、ｔ８の保持期間は、パネル温度により手動であるいは自動的に可変できるように構成している。なお、ｔ７、ｔ８は０と設定することもできる。
At the time of potential change of the
次のＡ２期間では、Ｂ期間で全選択されたゲート信号線Ｇは順次、非選択にされる。非選択の方向は、表示画面２０の上辺から下辺に実施される。ゲート信号線Ｇは、Ｘ＿ＯＤＤとＸ＿ＥＶＥＮを一組として実施してもよい。つまり、１Ｈ期間に２画素行ずつを非選択にしていく。この期間では、ソース信号線Ｓ及びＶＣＳには、１５Ｖが印加され、対向電極３６２には、ＶＧＨ電圧が保持される。ソースドライバ部からの出力電圧は、ＧＮＤ電位（ソースドライバ部がソース信号線Ｓに出力できる最低出力電位）が維持される。
In the next A2 period, the gate signal lines G all selected in the B period are sequentially deselected. The non-selection direction is performed from the upper side to the lower side of the
次のＣ期間は、通常の画像表示状態のように、１つのゲート信号線Ｇが画面２０の上部から下部方向に順次選択される。なお、図２４の駆動ｂ、図２５、図２６のように、複数画素行を同時に選択してもよい。Ｃ期間は、パネル温度によりフレーム単位で期間を設定できるように構成している。ゲートソースドライバＩＣ３１のソースドライバ部はＧＮＤ電位が出力され、各画素１６に印加される。
In the next C period, one gate signal line G is sequentially selected from the upper part to the lower part of the
以上のＣ期間では、対向電極３６２に１５Ｖの最大電圧が印加され、ソース信号線ＳにＧＮＤ電圧（ソースドライバ部がソース信号線Ｓに出力できる最小電圧）が印加されているため、液晶層３６２に非常に高い電圧が印加されている。また、ソース信号線ＳにＧＮＤ電圧が印加され、ＶＣＳに１５Ｖ（ゲートドライバ部が出力できる最大電圧）が印加されているため、ＶＣＳ電極（図１の信号線Ｃ）とソース信号線Ｓ間に電位が発生し、ＯＣＢ液晶分子３６５が良好に転移するのを補助できる。
In the above period C, the maximum voltage of 15 V is applied to the
次のＡ１期間では、ソース信号線ＳにはＧＮＤ電圧（ソースドライバ部の最低電圧）が継続して印加され、対向電極３６２にもＶＧＨ電圧が継続して保持される。ＶＣＳにも１５Ｖの印加が継続される。Ａ１期間により、全てのゲート信号線Ｇには選択電圧（オン電圧）が印加される。
In the next A1 period, the GND voltage (the lowest voltage of the source driver unit) is continuously applied to the source signal line S, and the VGH voltage is also continuously held in the
次のＢ期間では、ＶＣＳには１５Ｖ（ゲートドライバ部がソース信号線Ｓに出力できる最大電圧）からＧＮＤ電位に変化させる。また、対向電極３６２に印加される電圧は、−１５Ｖに向かって変化させられる。このＢ期間では、対向電極３６２に印加する電圧は１５Ｖから−１５Ｖに急変させてもよい。しかし、対向電極３６２に印加させる電圧を急変させると、トランジスタＱなどにストレスがかかり、画素１６が輝点あるいは滅点となる場合がある。
In the next B period, the VCS is changed from 15 V (the maximum voltage that the gate driver can output to the source signal line S) to the GND potential. Further, the voltage applied to the
この課題に対して、本実施形態は、Ｂ期間において、１５ＶからＧＮＤ（ソースドライバ部がソース信号線Ｓに出力できる最小電圧）から−１５Ｖと段階をおいて変化させる。さらに、１５Ｖから５．５ＶからＧＮＤ電圧から−１５Ｖと段階をおいて変化させてもよい。変化に用いる電圧はいずれもゲートソースドライバＩＣ３１で発生する電圧あるいは使用する電圧である。以上のように、少なくとも１つ以上の電圧の段階を経由して、対向電極３６２に印加する電圧を変化させる。
In response to this problem, the present embodiment changes from 15 V to GND (minimum voltage that the source driver unit can output to the source signal line S) to −15 V in the B period. Further, the voltage may be changed in steps from 15 V to 5.5 V to -15 V from the GND voltage. The voltage used for the change is either the voltage generated by the gate
以上の対向電極３６２の電位変化時において、途中で経由する電圧（ＧＮＤ電位、もしくは５．５ＶとＧＮＤ電位）の保持時間ｔ９は、先にｔ７、ｔ８と同様に可変できるように構成されている。保持期間ｔ９は、トランジスタＱに与えるストレスを考慮し、ストレスを許容できる最短時間に設定する。また、保持期間ｔ９は、パネル温度により手動であるいは自動的に可変できるように構成している。なお、保持期間ｔ９は０と設定することもできる。
When the potential of the
以上のｔｓからｔｅの期間は、繰り返し範囲である。繰り返し範囲の繰り返し回数（転移回数Ｔｎ）は、パネル温度により手動であるいは自動的に可変できるように構成している。対向電極３６２に印加する電圧は正電圧（１５Ｖ）から負電圧（−１５Ｖ）に変化する。つまり、正期間から負期間に移行する。繰り返し期間では、対向電極３６２に印加する電圧は正電圧と負電圧を交互に印加される。正期間と負期間の回数は同一にされる。なお、図３８の実施形態では、対向電極３６２に印加する電圧は、負電圧（−１５Ｖ）から開始したが、正電圧（＋１５Ｖ）から開始してもよい。
The period from ts to te is a repeating range. The number of repetitions of the repetition range (the number of transitions Tn) can be varied manually or automatically according to the panel temperature. The voltage applied to the
所定の転移回数Ｔｎを実施後、Ａ２期間に移行し、Ａ２期間では、全選択されたゲート信号線Ｇは順次、非選択にされる。この期間では、ソース信号線Ｓ及びＶＣＳには、ＧＮＤ電圧が印加され、対向電極３６２には、ＧＮＤ電圧が印加される。
After performing the predetermined number of transitions Tn, the process proceeds to the A2 period, and in the A2 period, all the selected gate signal lines G are sequentially deselected. In this period, the GND voltage is applied to the source signal lines S and VCS, and the GND voltage is applied to the
その後、通常表示状態に移行する。通常表示状態では、図３２、図３３で説明したように、ＶＣＳ電極はＧＮＤ電位に設定され、ソース信号線Ｓには映像信号に対応した電圧が印加される。液晶表示パネルの構造によっては、ＶＣＳ電極には対向電極３６２と同一電位が印加される場合もある。ソース信号線Ｓには映像信号に対応した電圧が印加される。対向電極３６２には、１フレーム毎にコモン信号が極性反転される。
Thereafter, the normal display state is entered. In the normal display state, as described with reference to FIGS. 32 and 33, the VCS electrode is set to the GND potential, and a voltage corresponding to the video signal is applied to the source signal line S. Depending on the structure of the liquid crystal display panel, the same potential as that of the
（８−３）転移保持モード
ＯＣＢ液晶では、画像表示前に転移シーケンスを実施する必要がある。図３８で説明した転移シーケンスを完了させるには、１秒近い時間を必要とする場合がある。ＯＣＢ液晶表示装置を表示後、電源をオフすると、次に表示させるまでに１秒近い時間を必要とする場合がある。
(8-3) Transition holding mode In the OCB liquid crystal, it is necessary to perform a transition sequence before displaying an image. In order to complete the transfer sequence described with reference to FIG. 38, a time close to one second may be required. When the power is turned off after the OCB liquid crystal display device is displayed, it may take about 1 second until the next display.
例えば、折りたたみ式の携帯電話に本実施形態のＯＣＢ液晶表示装置を用いた場合、携帯電話を折りたたむ（ふたを閉じる）と、次にふたを開いても、転移シーケンスを実施する必要があるため、１秒近い時間、待たないと画像が表示されない。この課題対して、本実施形態は、転移保持モードを有している。以下、転移保持モードについて説明をする。 For example, when the OCB liquid crystal display device of the present embodiment is used for a folding mobile phone, when the mobile phone is folded (close the lid), it is necessary to carry out the transfer sequence even if the lid is opened next. If you do not wait for nearly 1 second, the image will not be displayed. For this problem, the present embodiment has a transition holding mode. Hereinafter, the transfer holding mode will be described.
図５３は、転移保持モードでのタイミングチャートである。携帯電話のフタが閉じられると表示状態は、表示ＯＮ状態から黒表示となる。黒表示とは、画像が黒表示とすることである。タイミングなどの切り替えは内部Ｖ（内部の垂直同期信号）と同期をとって実施される。黒表示とすること、逆転移が発生しにくくすることができる。その後、転移保持状態となる。 FIG. 53 is a timing chart in the transfer holding mode. When the lid of the mobile phone is closed, the display state changes from the display ON state to black display. Black display means that an image is black. Switching of timing and the like is performed in synchronization with the internal V (internal vertical synchronization signal). Black display and reverse transition can be made difficult to occur. Thereafter, a transition holding state is obtained.
ゲートドライブ部がゲート信号線Ｇを選択するのは、通常走査状態（通常の画像表示状態の動作）である。１画素行場合によっては複数画素行が画面の上辺から下辺に順次選択される。図３８のＣ期間と同様である。つまり、転移保持状態におけるゲート信号線Ｇの選択状態は画像表示状態と同一である。 The gate drive unit selects the gate signal line G in a normal scanning state (operation in a normal image display state). In some cases, a plurality of pixel rows are sequentially selected from the upper side to the lower side of the screen. This is the same as the period C in FIG. That is, the selection state of the gate signal line G in the transition holding state is the same as the image display state.
転移保持期間では、ソース信号線Ｓには、最大電圧（ＶＯＰＨ、ＶＯＮＨ）と最小電圧（ＶＯＰＬ、ＶＯＮＬ）がフレーム毎に交互に印加される。 In the transition holding period, the maximum voltage (VOPH, VONH) and the minimum voltage (VOPL, VONL) are alternately applied to the source signal line S for each frame.
転移保持期間では、対向電極３６２及びＶＣＳ電極（ＶＣＳ信号線）には、最大電圧（ＶｍＨ）と最小電圧（ＶｍＬ）がフレーム毎に交互に印加される。
In the transition holding period, the maximum voltage (VmH) and the minimum voltage (VmL) are alternately applied to the
ソース信号線Ｓに最大電圧（ＶＯＰＨ、ＶＯＮＨ）が印加されているフレームでは、対向電極３６２及びＶＣＳ電極（ＶＣＳ信号線）には、最小電圧（ＶｍＬ）が印加される。ソース信号線Ｓに最小電圧（ＶＯＰＬ、ＶＯＮＬ）が印加されているフレームでは、対向電極３６２及びＶＣＳ電極（ＶＣＳ信号線）には、最大電圧（ＶｍＨ）が印加される。このように、電圧を印加することにより、液晶層３６２には通常表示より高い電圧が印加される。
In the frame in which the maximum voltage (VOPH, VONH) is applied to the source signal line S, the minimum voltage (VmL) is applied to the
この黒電圧駆動がスプレイ配向への逆転移を防止することができる。本実施形態は、黒書込期間ａに表示画面２０の全面に黒電圧を印加するため、均一でかつ画像表示に関係なく高い電圧を印加することができる。したがって、ベンド配向状態を維持しやすく、逆転移は発生しない。また、ゲートソースドライバＩＣ３１のソースドライバ部の構成も簡易となり、消費電力も低減する。黒電圧をパネル温度により可変することにより、低温度領域であったても、良好にベンド配向を維持し、階調反転も発生せず、良好な画像品位を実現できる。したがって、スプレイ配向への逆転移を防止することができる。もしくは、ベンド配向状態を維持しやすく、逆転移は発生しない。また、消費電力も低減する。
This black voltage drive can prevent reverse transition to splay alignment. In the present embodiment, since the black voltage is applied to the entire surface of the
転移保持時の内部Ｖの周波数は、通常表示時よりも低下させてもよい。周波数を低下させても、転移状態を維持できるからである。内部Ｖの周波数はパネル温度が低いときは、通常表示時の周波数に近くし、パネル温度が高いときは、周波数を低下させることができる。液晶層に印加する電圧、内部Ｖ（フレーム周波数）をパネル温度により可変することにより、低温度領域であったても、良好にベンド配向を維持し、階調反転も発生せず、良好な画像品位を実現できる。なお、バックライトは、黒表示開示時または転移保持開始時に消灯させる。 The frequency of the internal V at the time of holding the transition may be lower than that during normal display. This is because the transition state can be maintained even when the frequency is lowered. The frequency of the internal V can be close to the normal display frequency when the panel temperature is low, and the frequency can be decreased when the panel temperature is high. By varying the voltage applied to the liquid crystal layer and the internal V (frame frequency) according to the panel temperature, even in the low temperature region, the bend alignment is maintained well, and gradation inversion does not occur. Quality can be realized. Note that the backlight is turned off when black display is disclosed or when transition holding starts.
転移保持モード期間は、１秒以上１５秒以下の時間で設定する。携帯電話のフタを閉じても、この期間の間は、転移保持モードである。したがって、低消費電力で、転移状態が維持されている。この期間以内であれば、フタを開くと図３８の転移シーケンスを行うことなく、画像表示をすることができる。 The transition holding mode period is set to a time of 1 second to 15 seconds. Even if the lid of the mobile phone is closed, the transfer holding mode is maintained during this period. Therefore, the transition state is maintained with low power consumption. Within this period, when the lid is opened, an image can be displayed without performing the transfer sequence of FIG.
（８−４）転移保持からの復帰
図５２に転移保持モードからの復帰シーケンスを主として記載している。
(8-4) Return from Transition Holding FIG. 52 mainly shows the return sequence from the transition holding mode.
図５２（ａ）は電源起動から転移保持シーケンスへの移行の説明図である。スタンバイモード状態から１．８Ｖのロジック電圧がチャージポンプ回路で発生する。次に、ＯＳＣ（基本周波数）を発生し、ＤＣＤＣコンバータを作動させる。その後、図３８の転移シーケンスを行い、画像表示を行わないときは、図５３の転移保持モードに移行する。 FIG. 52A is an explanatory diagram of the transition from the power activation to the transfer holding sequence. A 1.8V logic voltage is generated in the charge pump circuit from the standby mode state. Next, OSC (fundamental frequency) is generated and the DCDC converter is operated. Thereafter, when the transfer sequence of FIG. 38 is performed and no image display is performed, the mode shifts to the transfer holding mode of FIG.
図５２（ｂ）は転移保持シーケンスから表示ＯＮシーケンスへの移行の説明図である。転移保持モードから、画像表示状態に移行する。このとき、画像は黒表示にする。画面を黒表示（黒ラスター表示）にした後、バックライトをオン（ＢＬ＿ＯＮ）させる。後は、入力映像信号に従って画像を表示する。 FIG. 52B is an explanatory diagram of the transition from the transfer holding sequence to the display ON sequence. The transition is made from the transition holding mode to the image display state. At this time, the image is displayed in black. After the screen is displayed in black (black raster display), the backlight is turned on (BL_ON). After that, an image is displayed according to the input video signal.
図５２（ｃ）は電源起動から表示ＯＮシーケンスへの移行の説明図である。スタンバイモード状態から１．８Ｖのロジック電圧がチャージポンプ回路で発生する。次に、ＯＳＣ（基本周波数）を発生し、ＤＣＤＣコンバータを作動させる。その後、図３８の転移シーケンスを行う。次に画面を黒表示にした後、バックライトをオン（ＢＬ＿ＯＮ）させる。後は、入力映像信号に従って画像を表示する。 FIG. 52C is an explanatory diagram of the transition from the power activation to the display ON sequence. A 1.8V logic voltage is generated in the charge pump circuit from the standby mode state. Next, OSC (fundamental frequency) is generated and the DCDC converter is operated. Thereafter, the transfer sequence of FIG. 38 is performed. Next, after the screen is displayed in black, the backlight is turned on (BL_ON). After that, an image is displayed according to the input video signal.
（９）温度補償
液晶表示パネルは温度依存性がある。パネル温度が変化すると、温度変化に伴い、フリッカが発生する。また、コントラスト低下を引き起こす。特にＯＣＢ液晶を用いる液晶表示パネルでは、複屈折性を制御して画像を表示するため、偏光板との組合せなどにより温度依存性が大きく現れることがある。
(9) Temperature compensation The liquid crystal display panel is temperature dependent. When the panel temperature changes, flicker occurs along with the temperature change. In addition, the contrast is lowered. In particular, in a liquid crystal display panel using OCB liquid crystal, an image is displayed by controlling the birefringence, so that temperature dependence may appear greatly depending on the combination with the polarizing plate.
（９−１）温度補償回路の構成
図３９はパネル温度を検出及び温度補償する温度補償回路３９３の構成図である。液晶表示パネルの画像表示に無効な領域にはサーミスタなどの温度検出抵抗Ｒｓ（温度センサ）３９２が配置されている。Ｒｓ３９２は温度依存性のない抵抗Ｒ３９１と直列接続されている。Ｒｓのａ端子の電圧は、６ビットのＡ／Ｄコンバータ回路３９５に入力される。
(9-1) Configuration of Temperature Compensation Circuit FIG. 39 is a configuration diagram of a
Ａ／Ｄコンバータ回路３９５は、ａ端子の電圧をＡ／Ｄ変換し、デジタルデータとする。デジタル変換されたデータは、温度変換テーブル３９６でテーブル変換されて、ロジック回路３９６に入力される。Ａ／Ｄコンバータ回路３９５の出力は温度２度毎に１データ変化する精度を有するものとする。温度変換テーブル３９６は６ビットデータを液晶表示パネルの特性に対応するように補間する。温度変換テーブル３９６の出力は８ビットとする。
The A / D converter circuit 395 A / D converts the voltage at the a terminal into digital data. The digitally converted data is converted into a table by the temperature conversion table 396 and input to the
ＥＥＰＲＯＭ３９４には、一定間隔（例えば、温度１６度間隔）毎に温度補正値が書き込まれている。ロジック回路３９６は、ＥＥＰＲＯＭ３９４のデータとＡ／Ｄコンバータデジタル変化された温度データ（温度変換テーブルの出力データ）に対して処理を実施し、ＥＥＰＲＯＭ３９４から読み取ったデータを補間して、対応する温度での補間値をもとめる。
In the
補間されたデータを用いて温度制御回路３９３は、黒書込期間制御回路３９８及び選択回路３５３などを制御する。また、温度制御回路３９３は転移時間制御回路３９９、対向電極３６２の電位を制御するＶＣＯＭ制御回路４００、ソースドライバ部がソース信号線Ｓに出力する映像信号の振幅を制御するＶＲＥＦ制御回路３９０を制御する。ＶＲＥＦ制御回路３９０は、階調調整レジスタ３５２、階調アンプ３５１を制御し、ＶＯＰＨ／ＶＯＮＨ、ＶＯＰＬ／ＶＯＮＬの値を操作する。また、ＶＲＥＦ制御回路３９０は、ガンマカーブを変化させる。
Using the interpolated data, the
（９−２）温度補償の方法
図４１、図４２、図４３、図４４は温度補償の一例の説明図である。以下、各図面を参照しなから、本実施形態の温度補償方法について説明する。図４１の温度補償方法は、転移に関するものであり、主としてＯＣＢ液晶特有の温度補償方法である。図４１〜図４４の温度補償方法は、一般的な液晶表示パネルに適用することができる。特に、図４、図５で説明した本実施形態の駆動方式と組み合わせることにより、パネル温度変化に対して、フリッカ発生、コントラスト変化、輝度変化のない良好な画像表示を実現できる。
(9-2) Temperature Compensation Method FIGS. 41, 42, 43, and 44 are explanatory diagrams of examples of temperature compensation. Hereinafter, the temperature compensation method of the present embodiment will be described with reference to the drawings. The temperature compensation method in FIG. 41 relates to transition, and is a temperature compensation method specific to OCB liquid crystals. The temperature compensation method shown in FIGS. 41 to 44 can be applied to a general liquid crystal display panel. In particular, by combining with the driving method of the present embodiment described with reference to FIGS. 4 and 5, it is possible to realize a good image display without flicker generation, contrast change, and luminance change with respect to panel temperature change.
（９−２−１）転移動作の温度補償
図４１は、図３８で説明した転移シーケンスの温度補償方法である。図４１の横軸はパネル温度（℃）である。縦軸は、単位（比率）である。例えば、縦軸の２は、１の２倍の時間あるいは回数を示す。
(9-2-1) Temperature Compensation for Transition Operation FIG. 41 is a temperature compensation method for the transition sequence described in FIG. The horizontal axis in FIG. 41 is the panel temperature (° C.). The vertical axis is a unit (ratio). For example, 2 on the vertical axis indicates a time or number of times twice that of 1.
Ｔ０は図３８の転移リセットシーケンスの時間（期間）である。例えば、３０℃の時は単位１である。−２０℃では、単位８である。したがって、転移リセットシーケンスの時間（期間）は、−２０℃の場合は、３０℃の場合に比較して８倍の時間（期間）を行う。 T0 is the time (period) of the transition reset sequence in FIG. For example, the unit is 1 at 30 ° C. At −20 ° C., the unit is 8. Therefore, the time (period) of the transfer reset sequence is eight times (period) in the case of −20 ° C. compared to 30 ° C.
Ｔ１は図３８の転移負期間（時間）である。例えば、３０℃の時は単位１である。−２０℃では、単位８である。したがって、転移負期間（時間）は、−２０℃の場合は、３０℃の場合に比較して８倍の時間（期間）を行う。 T1 is the transition negative period (time) in FIG. For example, the unit is 1 at 30 ° C. At −20 ° C., the unit is 8. Accordingly, the negative transition period (time) is 8 times as long as -20 ° C compared to 30 ° C.
Ｔ２は図３８の転移正期間（時間）である。例えば、３０℃の時は単位１である。−２０℃では、単位８である。したがって、転移正期間（時間）は、−２０℃の場合は、３０℃の場合に比較して８倍の時間（期間）を行う。 T2 is the transition positive period (time) in FIG. For example, the unit is 1 at 30 ° C. At −20 ° C., the unit is 8. Accordingly, the positive transition period (time) is 8 times as long as -20 ° C compared to 30 ° C.
ＴＮは図３８の繰り返し範囲の実施回数である。例えば、３０℃の時は１回である。−２０℃では、繰り返し範囲を８回繰り返す。 TN is the number of executions of the repetition range in FIG. For example, once at 30 ° C. At −20 ° C., the repeat range is repeated 8 times.
図４１では、Ｔ０、Ｔ１、Ｔ２、ＴＮの単位は、共通であるとした。これは説明を容易にするためである。Ｔ０、Ｔ１、Ｔ２、ＴＮの各単位は、それぞれ個別の値としてもよい。例えば、３０℃において、Ｔ０が単位１であれば、Ｔ１、Ｔ２は単位２にするなどである。本実施形態では、Ｔ０、Ｔ１、Ｔ２は単位を共通にしているが、ＴＮは温度依存性を大きく設定している。例えば、３０℃において、Ｔ０、Ｔ１、Ｔ２は単位１、−２０℃において、Ｔ０、Ｔ１、Ｔ２は単位２としている。３０℃において、ＴＮは単位１、−２０℃において、ＴＮは単位８としている。
In FIG. 41, the units of T0, T1, T2, and TN are common. This is for ease of explanation. Each unit of T0, T1, T2, and TN may be an individual value. For example, if T0 is
以上のように、転移シーケンスにおいて、温度補償を実施することにより、パネル温度が低温であっても、良好に転移させることができる。なお、温度補償は、図５２の転移保持モードにも適用される。図５２の転移シーケンスに適用され、また、図５３のフレーム周波数に適用される。 As described above, by performing the temperature compensation in the transition sequence, the transition can be performed satisfactorily even when the panel temperature is low. Note that the temperature compensation is also applied to the transition holding mode of FIG. 52 applies to the transition sequence of FIG. 52 and also applies to the frame frequency of FIG.
（９−２−２）黒書込期間ａの温度補償
黒書込期間制御回路３９８のＴＩＭは、黒書込期間の長さを調整する。液晶の応答性は温度依存があるからである。温度補償を行うことにより良好な黒表示を実現できる。ＴＩＭは図３０、図３１に記述しているように、画素１６に黒電圧を書き込む動作を実施している期間と黒電圧を書き込み保持している状態（映像書込期間の開始まで）をあわせた期間である。縦軸は比率である。
(9-2-2) Temperature Compensation in Black Writing Period “a” TIM of the black writing
例えば、６０℃の時を比率１．０（基準）とすると、０℃以下では、１．０７５倍の黒書込期間ａを設定する。８０℃では、０．９５倍に黒書込期間を短縮する。黒書込期間ａは、対応するカウンタ回路の設定値をコマンド設定することにより実現する。 For example, assuming that the ratio at 60 ° C. is 1.0 (reference), the black writing period “a” is set to 1.075 times below 0 ° C. At 80 ° C., the black writing period is shortened by 0.95 times. The black writing period “a” is realized by command setting of the setting value of the corresponding counter circuit.
（９−２−３）ＶｍＨ、ＶｍＬ電圧の温度補償
ＶＣＯＭ制御回路４００のＶｓは、ＶｍＨ−ＶｃＨとの電位差、ＶｃＬ−ＶｍＬとの電位差である。図２８、図５０に図示するように電位差Ｖｓ＝ＶｍＨ−ＶｃＨ、またはＶｓ＝ＶｃＬ−ＶｍＬである。但し、ＶｍＨ−ＶｃＨの大きさと、ＶｃＬ−ＶｍＬの大きさは異ならせてもよい。異ならせることによりフリッカを低減できる場合がある。画素１６のトランジスタＱなどのつき抜け電圧を補償できるからである。
(9-2-3) Temperature Compensation of VmH and VmL Voltage Vs of the
電位差Ｖｓは、０Ｖ以上２．０Ｖ以下にすることが好ましい。電位差Ｖｓと温度の関係を図４３に図示している。縦軸は、比率である。 The potential difference Vs is preferably 0 V or more and 2.0 V or less. The relationship between the potential difference Vs and the temperature is shown in FIG. The vertical axis is the ratio.
−１０℃の場合に、Ｖｓを最も小さくし、それ以上の温度になっても、それ以下の温度になってもＶｓは大きくする。つまり、所定温度を基準として、基準温度以上及び以下で電位差Ｖｓを大きくする。例えば、−１０℃の時のＶｓを比率１．０（基準）とすると、−４０℃では、１．０７倍のＶｓ電圧を印加する。７０℃では、１．１５倍のＶｓ電圧を印加する。以上のように、本発明は、パネル温度に対して非線形な特性であっても、図４１〜図４４のテーブルデータをＥＥＰＲＯＭ３９４に持たせることにより柔軟に、温度補償することができる。
In the case of −10 ° C., Vs is minimized, and Vs is increased even when the temperature is higher or lower. That is, with the predetermined temperature as a reference, the potential difference Vs is increased above and below the reference temperature. For example, if Vs at −10 ° C. is a ratio 1.0 (reference), 1.07 times the Vs voltage is applied at −40 ° C. At 70 ° C., a Vs voltage of 1.15 times is applied. As described above, according to the present invention, even when the characteristic is non-linear with respect to the panel temperature, the
（９−２−４）映像信号振幅の温度補償
ＶＲＥＦ制御回路３９０は、階調調整レジスタ３５２、階調アンプ３５１を制御し、ＶＯＰＨ／ＶＯＮＨ、ＶＯＰＬ／ＶＯＮＬの値を操作する。この操作により、映像信号の振幅値を変化させ、液晶層３６２に印加する電圧を変化させる。変化量は、図４４のように、Ｖｒｄである。変化させる正極性の映像信号と負極性の映像信号のＶｒｄは同じ電圧量である。
(9-2-4) Temperature Compensation of Video Signal Amplitude The
一例として液晶層に印加する電圧は、低温度ほど大きくする。パネル温度が高くなるにつれ、小さくする。温度が−１０℃より高くなると温度に比例するようにＶｒｄを大きくする。温度が６０℃では約１０％Ｖｒｄを小さくする。以上の事項は、黒書込期間、映像書込期間に、液晶層に印加する電圧に作用させる。 As an example, the voltage applied to the liquid crystal layer is increased as the temperature is lower. Decrease as panel temperature increases. When the temperature is higher than −10 ° C., Vrd is increased so as to be proportional to the temperature. When the temperature is 60 ° C., about 10% Vrd is decreased. The above matters are applied to the voltage applied to the liquid crystal layer during the black writing period and the video writing period.
（１０）黒書込期間の黒電圧とブランキング期間の映像信号
黒書込期間ａでは、画素１６に黒電圧（黒表示信号）を書き込む。また、ブランキング期間には、ソース信号線Ｓに所定電圧（保持電圧）を印加する。黒表示信号及び保持電圧を発生するブランク信号は、液晶表示装置の外部から映像信号として、本実施形態の液晶表示装置に印加する。
(10) Black voltage during black writing period and video signal during blanking period In the black writing period a, a black voltage (black display signal) is written to the
しかし、外部から映像信号として、黒表示信号及びブランク信号を印加すると、その都度、内蔵ＲＡＭをアクセスする必要がある。黒表示信号及びブランク信号は、固定値で十分な場合がほとんどである。 However, when a black display signal and a blank signal are applied as video signals from the outside, it is necessary to access the built-in RAM each time. In most cases, a fixed value is sufficient for the black display signal and the blank signal.
本実施形態では、図４５に図示するように、液晶表示装置の電源立ち上げ時に、ＥＥＰＲＯＭ３９４から、黒表示信号のデータ（黒表示データ）及びブランク信号のデータ（ブランクデータ）を読みこみ、内蔵ＲＡＭに格納して保持している。ＥＥＰＲＯＭ３９４は、赤（Ｒ）の画素１６に対応する黒表示データ、緑（Ｇ）の画素１６に対応する黒表示データ、青（Ｂ）の画素１６に対応する黒表示データ、赤（Ｒ）画素に対応するブランクデータ、緑（Ｇ）画素に対応するブランクデータ、青（Ｂ）画素に対応するブランクデータの６バイトのアドレスを有している。なお、画素配列は、ストライプ画素配列である。
In this embodiment, as shown in FIG. 45, the black display signal data (black display data) and the blank signal data (blank data) are read from the
ブランクデータから保持電圧を発生させる。保持電圧は、映像保持期間にソース信号線Ｓに印加される電圧である。また、保持電圧は、黒書込期間ａの黒電圧保持期間にもソース信号線Ｓに印加される場合もある。ブランクデータは、デジタル−アナログ変換及び極性変換されて電圧信号となり、ソース信号線Ｓに印加される。ブランクデータは、コマンド設定でその値を自由に設定することできる。また、ソース信号線Ｓをハイインピーダンス状態と指定することもできる。 A holding voltage is generated from blank data. The holding voltage is a voltage applied to the source signal line S during the video holding period. Further, the holding voltage may be applied to the source signal line S during the black voltage holding period of the black writing period a. The blank data is converted into a voltage signal by digital-analog conversion and polarity conversion, and is applied to the source signal line S. The value of blank data can be set freely by command setting. Further, the source signal line S can be designated as a high impedance state.
図４５は、内蔵ＲＡＭのデータマップを示している。１画素行目から最大画素行である４００画素行目までのＲＡＭ領域は、外部から印加された映像信号を保持する領域である。１−１Ｒとは、１画素行目の１番目（１列目）の赤（Ｒ）画素の映像データを示す。同様に１−１Ｇとは、１画素行目の１番目の緑（Ｇ）画素の映像データを示す。２−１Ｂとは、２画素行目の１番目の青（Ｂ）画素の映像データを示す。４００−２４０Ｇとは、４００画素行目の２４０番目の緑（Ｇ）画素の映像データを示す。４００−１２０Ｂとは、４００画素行目の１２０番目の青（Ｂ）画素の映像データを示す。 FIG. 45 shows a data map of the built-in RAM. The RAM area from the first pixel line to the 400th pixel line, which is the maximum pixel line, is an area for holding a video signal applied from the outside. 1-1R indicates video data of the first (first column) red (R) pixel in the first pixel row. Similarly, 1-1G indicates video data of the first green (G) pixel in the first pixel row. 2-1B indicates video data of the first blue (B) pixel in the second pixel row. 400-240G indicates the video data of the 240th green (G) pixel in the 400 pixel row. 400-120B indicates video data of the 120th blue (B) pixel in the 400 pixel row.
本実施形態の液晶表示パネルの表示領域は４００画素行とする。したがって、ＲＡＭ領域も４倍速のフレームレート変換を行うだけであれば、４００画素行分でよい。この場合は、ＲＡＭ容量は、４００画素行ｘ２４０画素列ｘ３（ＲＧＢ）バイトである。 The display area of the liquid crystal display panel of this embodiment is 400 pixel rows. Therefore, if the RAM area is only subjected to quadruple frame rate conversion, it may be equivalent to 400 pixel rows. In this case, the RAM capacity is 400 pixel rows x 240 pixel columns x 3 (RGB) bytes.
本実施形態の液晶表示装置の内部ＲＡＭは、４０２画素行分を有している。画素行と表示するのは好ましくないかもしれない。４０１画素行は黒表示データを格納し、４０２画素行は、ブランクデータを格納するから、画素行という概念ではないからである。しかし、説明を容易にするため、４０１画素行目のＲＡＭ、４０２画素行目のＲＡＭとする。各画素行は、２４０（ＲＧＢ）バイト（ｂｙｔｅ）である。 The internal RAM of the liquid crystal display device of this embodiment has 402 pixel rows. Displaying a pixel row may not be preferable. This is because the 401 pixel row stores black display data, and the 402 pixel row stores blank data, which is not a concept of a pixel row. However, for ease of explanation, the RAM of the 401st pixel row and the RAM of the 402th pixel row are used. Each pixel row is 240 (RGB) bytes (bytes).
１〜４００までが、映像表示用の画像データを格納する領域である。４０１画素行は、図４５に図示するように、黒表示データを格納している。黒表示データは、各画素列で共通である。４０２画素行目は、ブランクデータを格納している。４０１、４０２画素行目のＲＡＭ領域は映像信号を示すデータの格納領域ではない。 1 to 400 is an area for storing image data for video display. The 401 pixel row stores black display data as shown in FIG. Black display data is common to each pixel column. The 402th pixel row stores blank data. The RAM area in the 401st and 402th pixel rows is not a storage area for data indicating a video signal.
４０１、４０２画素行目には、ＥＥＰＲＯＭ３９４にあらかじめ設定されたデータを液晶表示装置の起動時に読み出し、ゲートソースドライバＩＣ３１のラッチ回路に保持した後、図４５のＲＡＭ領域に格納する。
In the 401th and 402th pixel rows, data preset in the
４０１画素行目の黒表示データは、黒書込期間ａでＲＡＭから読み出され、画素１６にデータから変換された電圧が書き込まれる。４０２画素行目のブランクデータは、ブランキング期間ｔｐ、映像保持期間ｃでＲＡＭから読み出され、ブランクデータから変換された電圧が、各ソース信号線Ｓに印加される。
The black display data in the 401st pixel row is read from the RAM in the black writing period a, and the voltage converted from the data is written in the
４０１画素行目には、Ｒ、Ｇ、Ｂ毎に異なる黒表示データを格納するとした。しかし、黒表示データをＲＧＢで共通の値としてもよい。このように共通化することにより、ＥＥＰＲＯＭ３９４のアドレス領域を小さくすることができる。またゲートソースドライバＩＣ３１のロジック領域も小さくすることができる。
In the 401st pixel row, different black display data is stored for each of R, G, and B. However, the black display data may be a common value for RGB. By sharing in this way, the address area of the
ＲＧＢのデータは、６ビットである。ＲＧＢの黒表示データを共通化したいが、ＲＧＢで黒電圧が異なる場合は、図４６の方式を採用するとよい。図４６では、ＲＫ、ＧＫ、ＢＫの値が大きいほど、液晶層に印加される電圧は大きくなるとしている。つまり、０が最低で白表示、６３が最大で黒表示である。図４６では、ＲＧＢで共通の８ビット（ｂｉｔ）の黒表示データＫを図に示すように黒表示データＲＫ、ＧＫ、ＢＫに展開する。Ｋの７ビット目は、赤の黒表示データＲＫの５〜１ビット目、緑の黒表示データＧＫの５〜２ビット目、青の黒表示データＢＫの５〜４ビット目に対応させる。Ｋの６ビット目は、赤の黒表示データＲＫの０ビット目に対応させる。Ｋの５、４ビット目は、緑の黒表示データＧＫの１、０ビット目、Ｋの３〜０ビット目は、青の黒表示データＢＫの３〜０ビット目に対応させる。以上のようにＥＥＰＲＯＭ３９４に格納されたＲＧＢで共通のＫデータをＲＫ、ＧＫ、ＢＫに対応させることにより、ＲＧＢで独立した良好な黒表示を実現できる。ブランクデータの同様の処理あるいは手法を用いることにより、１バイトのデータから、ＲＧＢで独立したブランクデータ（ＲＢ、ＧＢ、ＢＢ）を発生させることができる。
The RGB data is 6 bits. If it is desired to share RGB black display data, but the black voltage differs between RGB, the method shown in FIG. 46 may be adopted. In FIG. 46, the voltage applied to the liquid crystal layer increases as the values of RK, GK, and BK increase. That is, 0 is the lowest and white display, and 63 is the maximum and black display. In FIG. 46, 8-bit (bit) black display data K common to RGB is developed into black display data RK, GK, and BK as shown in the figure. The seventh bit of K corresponds to the fifth to first bits of red black display data RK, the fifth to second bits of green black display data GK, and the fifth to fourth bits of blue black display data BK. The 6th bit of K corresponds to the 0th bit of the red black display data RK. The 5th and 4th bits of K correspond to the 1st and 0th bits of green black display data GK, and the 3rd to 0th bits of K correspond to the 3rd to 0th bits of blue black display data BK. As described above, by making the K data common to RGB stored in the
以上のように、図４６の実施例は、所定長のビット数のデータにおいて、複数の色（たとえば、Ｒ、Ｇ、Ｂの２色または３色）で共通のビットを設けたものである。また、各色で個別（たとえば、ＲまたはＧまたはＢ）のビットを設けたものである。 As described above, the embodiment of FIG. 46 provides a common bit for a plurality of colors (for example, two or three colors of R, G, and B) in data having a predetermined number of bits. In addition, individual (for example, R, G, or B) bits are provided for each color.
以上に説明した事項は、図４５で説明したブランクデータに適用することができることは言うまでもない。所定長のブランクデータのビット数において、複数の色（たとえば、Ｒ、Ｇ、Ｂの２色または３色）で共通のビットを設けたものである。また、各色で個別（たとえば、ＲまたはＧまたはＢ）のビットを設けたものである。 Needless to say, the items described above can be applied to the blank data described with reference to FIG. In the number of bits of blank data of a predetermined length, a common bit is provided for a plurality of colors (for example, two colors of R, G, B). In addition, individual (for example, R, G, or B) bits are provided for each color.
なお、黒表示データ（ＲＫ、ＧＫ、ＢＫ）、ブランクデータ（ＲＢ、ＧＢ、ＢＢ）は、図３９、図４１〜図４４で説明したように、パネル温度に対応して変化させる。変化は、黒表示データ、ブランクデータを加減算することにより容易に対応できる。 Note that the black display data (RK, GK, BK) and the blank data (RB, GB, BB) are changed in accordance with the panel temperature as described with reference to FIGS. 39 and 41 to 44. The change can be easily handled by adding / subtracting black display data and blank data.
（１１）反射型及び半透過型表示パネルの駆動方法
図２８（ｂ）、図３３ではコモン信号をＶｍＨ、ＶｃＨ、ＶｍＬ、ＶｃＬを変化させて、対向電極３６２に印加し、また、映像信号の極性を映像書込期間ｂの開始前に行うことにより、黒書込期間ａに高い電圧を印加していた。高い電圧の印加により、良好な黒表示を実現でき、また、ＯＣＢ液晶では、逆転移を防止するできる。
(11) Driving Method of Reflective and Transflective Display Panels In FIGS. 28B and 33, common signals are changed to VmH, VcH, VmL, and VcL, applied to the
図２７のような電圧−透過率特性の場合は、液晶層に印加する電圧が高くなれば、画素１６の透過率は低下する。しかし、図４７のような、電圧−透過率特性の場合は、電圧Ｖ２で透過率が最低となり、それ以上の高い電圧Ｖ１を液晶層に印加すれば、逆に画素１６の透過率が高くなり、コントラストが低下する。図４（ａ）の駆動方式では、液晶表示パネルが透過型の場合は、黒書込期間ａで、バックライト１８を消灯させることにより、図４７の特性でＶ１電圧を印加しても、コントラストが低下することはない。バックライト１８が消灯しているため、画像表示が視覚的に認識されることがないからである。
In the case of the voltage-transmittance characteristics as shown in FIG. 27, the transmittance of the
反射型及び半透過型の液晶表示パネルでは、バックライト１８を消灯させても、外光で画像を認識することができる。したがって、図４７の特性でＶ１電圧が印加されていれば、黒書込期間ａでの表示コントラストが低下する。また、映像書込期間ｂで画素１６に書き込んだ画像が認識されてしまう。
In the reflective and transflective liquid crystal display panels, an image can be recognized with external light even when the
なお、以下の説明で対象表示パネルは半透過型として説明するが、反射型でも本実施形態の駆動方式が同様に適用される。 In the following description, the target display panel is described as a transflective type, but the driving method of this embodiment is similarly applied to a reflective type.
図４７などの液晶特性の場合は、黒書込期間ａなどで最適値よりも高い電圧Ｖ１を印加すると、透過率Ｔ１が高くなり表示コントラストを低下させる。半透過型液晶表示パネルでは、黒書込期間ａでは、バックライト１８が点灯していない。しかし、バックライト１８が点灯していない場合であっても、Ｖ１電圧を印加した場合、外光により画素の透過率の状態が視認される。したがって、半透過型液晶表示パネルの場合は、黒書込期間に液晶層３６４に印加する電圧に制限がある。
In the case of the liquid crystal characteristics shown in FIG. 47 and the like, when the voltage V1 higher than the optimum value is applied in the black writing period a or the like, the transmittance T1 is increased and the display contrast is lowered. In the transflective liquid crystal display panel, the
同一の電圧Ｖ１を印加した場合でも、ＲＧＢで透過率は異なる。したがって、液晶層３６４に印加する電圧は、ＲＧＢで異ならせることが好ましい。例えば、黒書込期間ａにおける黒電圧は、Ｒで最も高くし、Ｂで低くする。この事項は、ＯＣＢ液晶表示パネルが半透過モードで使用する時に特に効果を発揮する。また、黒電圧は、パネル温度により変化あるいは調整する。調整あるいは変化は、図３９の温度制御回路３９３を用いる。
Even when the same voltage V1 is applied, the transmittance differs between RGB. Therefore, the voltage applied to the
なお、半透過型、反射型液晶表示パネルにおいても、これまでに説明した駆動方式、構成を適用できることは言うまでもない。以下、半透過型及び反射型液晶表示パネルに関して特有の事項を中心として説明をする。説明しない他の事項はこれまでの実施形態が適用される。また、以下の実施形態と以前に説明した実施形態とは相互に組み合わせることができることも言うまでもない。逆に、半透過型及び反射型液晶表示パネルで説明した事項は、以前に説明した実施形態に適用できることも言うまでもない。本明細書で記載した事項は、複合した実施形態を記載せずとも、相互に組みあわせることができるし、一部を流用することができる。また、複合した実施形態も当然のことながら本実施形態の技術的範疇である。 Needless to say, the driving method and configuration described so far can also be applied to transflective and reflective liquid crystal display panels. In the following, description will be made with a particular focus on the transflective and reflective liquid crystal display panels. The embodiments described above are applied to other matters not described. In addition, it goes without saying that the following embodiments and the previously described embodiments can be combined with each other. Conversely, it goes without saying that the matters described for the transflective and reflective liquid crystal display panels can be applied to the previously described embodiments. The matters described in the present specification can be combined with each other without using a combined embodiment, and some of them can be used. In addition, the combined embodiment is of course the technical category of this embodiment.
図４９は本実施形態の半透過型液晶表示パネルの駆動方法の説明図である。図４９（ａ）は映像信号が白レベルの時である（映像書込期間ｂで書き込む映像信号は白信号）。図４９（ｂ）は映像信号が黒レベルの時である（映像書込期間ｂで書き込む映像信号は黒信号）。なお、理解を容易にするため、液晶表示パネルの電圧−透過率特性は、図４７の特性とし、Ｖ２で透過率が最低となり、Ｖ１では透過率が悪くなるとする。 FIG. 49 is an explanatory diagram of a driving method of the transflective liquid crystal display panel of this embodiment. FIG. 49A shows the case where the video signal is at the white level (the video signal written in the video writing period b is a white signal). FIG. 49B shows a case where the video signal is at the black level (the video signal written in the video writing period b is a black signal). For ease of understanding, it is assumed that the voltage-transmittance characteristics of the liquid crystal display panel are the characteristics shown in FIG. 47, where the transmittance is the lowest at V2 and the transmittance is degraded at V1.
（１１−１）画素の画像表示が白表示の場合
図４９（ａ）は、画素１６の表示が白表示の場合である。なお、半透過型液晶表示パネルでは、画素１６毎に黒書込期間ａに印加する電圧を異ならせることを基本とする。但し、１画面の平均レベル求め、黒書込期間ａに印加する電圧を表示画面２０内で同一としてもよい。
(11-1) When Image Display of Pixel is White Display FIG. 49A shows a case where the display of the
図４９（ａ）では黒書込期間ａにＶ１電圧を印加する。そのため、黒書込期間ａでコントラストが低下する。しかし、直後に映像書込期間ｂで該当画素１６には白の画像（電圧）が書き込まれるため、コントラスト低下は実用上、支障とはならいない。ＯＣＢ液晶では、黒書込期間ａに印加する電圧が高いほど、逆転移が発生せず、良好な画像表示を実現できる。したがって、映像書込期間ｂで液晶層に印加する電圧が低くとも逆転移は発生しない。
In FIG. 49A, the V1 voltage is applied during the black writing period a. For this reason, the contrast decreases in the black writing period a. However, since a white image (voltage) is written in the corresponding
（１１−２）画素の画像表示が黒表示の場合
図４９（ｂ）は、画素１６の表示が黒表示の場合である。図４９（ｂ）では黒書込期間ａにＶ２電圧を印加する。そのため、黒書込期間ａで画素１６の透過率が最も低くなる。したがって、良好なコントラストを実現できる。直後に映像書込期間ｂで該当画素１６には黒の画像（電圧）が書き込まれるため、黒書込期間ａでコントラストが低下すると、画像表示品位は低下する。ＯＣＢ液晶では、黒書込期間ａに印加する電圧は、図４９（ａ）に比較して低くなり、逆転移が発生する可能性がある。しかし、映像書込期間ｂでは、映像としての黒電圧が書き込まれるため、黒書込期間の電圧が多少低くとも、１フレーム期間では該当画素１６に逆転移が発生しないような十分な電圧が印加される。
(11-2) When Image Display of Pixel is Black Display FIG. 49B shows a case where the display of the
以上のように、本実施形態は、映像書込期間（映像保持期間）で画素１６に書き込む映像信号（ソース信号）に対応して、黒書込期間ａで画素１６に印加する電圧を決定する。このように駆動することにより、良好コントラストを実現できる半透過型（反射型）液晶表示パネルを提供できる。特に、ＯＣＢ液晶表示パネルでは、逆転移の発生もなく、良好な画像表示を実現できる。
As described above, in the present embodiment, the voltage to be applied to the
（１１−３）半透過型液晶表示パネルの映像信号と黒電圧
ＯＣＢ液晶は逆転移を防止するために、１フレーム期間に、液晶層には所定の実効値の電圧を印加する必要がある。しかし、あまり、高い電圧を黒書込期間ａに印加すると半透過型（反射型）液晶表示パネルの表示コントラストの低下を引き起こす。この対策のために、図４９（ａ）で説明したように、映像書込期間ｂに液晶層に印加する電圧の実効値が低いときは、黒書込期間ａに高い電圧を印加する。黒書込期間では、コントラスト低下が発生する可能性があるが、画素の表示は白表示であるので問題とならない。また、１フレーム全体でみれば、画素１６の液晶層には十分な実効電圧が印加されており、逆転移の発生はない。
(11-3) Video signal and black voltage of transflective liquid crystal display panel In order to prevent reverse transition of the OCB liquid crystal, it is necessary to apply a voltage having a predetermined effective value to the liquid crystal layer in one frame period. However, if a very high voltage is applied during the black writing period a, the display contrast of the transflective (reflective) liquid crystal display panel is lowered. For this countermeasure, as described in FIG. 49A, when the effective value of the voltage applied to the liquid crystal layer is low during the video writing period b, a high voltage is applied during the black writing period a. In the black writing period, there is a possibility that the contrast is lowered, but there is no problem because the pixel display is white display. Further, when viewed in the whole frame, a sufficient effective voltage is applied to the liquid crystal layer of the
画素１６に書き込む映像信号が黒電圧である場合は、黒書込期間ａで高い電圧を印加するとコントラスト低下が顕著となる。そこで、図４９（ｂ）で説明したように、黒書込期間ａに画素１６に印加する電圧は、透過率が最も小さくなる最適な実効値の電圧を印加する。映像書込期間ｂに液晶層に印加する電圧の実効値は、映像信号が黒電圧であるから、逆転移を起さないレベルとして十分である。１フレーム全体でみれば、画素１６の液晶層には十分な実効電圧が印加されているから、逆転移の発生はない。また、コントラスト低下もない。
In the case where the video signal written to the
以上のことから、半透過型液晶表示パネルでは、１フレーム期間で十分な実効電圧を印加すればよい。 From the above, in the transflective liquid crystal display panel, a sufficient effective voltage may be applied in one frame period.
（１１−３−１）駆動方法の具体例
図４８は本実施形態の駆動方法の説明図である。図４８では、横軸は、階調レベルである。６３階調が白表示で最大階調である。０階調は黒表示であり、最小階調である。液晶モードはノーマルホワイト（ＮＷ）モードである。液晶層３６２に印加する電圧が低いほど液晶層（画素）の透過率が高くなり、液晶層に印加する電圧が高いほど、液晶層（画素）の透過率は低くなる。縦軸は液晶層３６４に印加する実効電圧である。なお、液晶表示パネルの表示モードがノーマリブラック（ＮＢ）の場合は、横軸の階調０と６３とを逆にすればよい。本実施形態の駆動方式は、液晶の表示モードがＮＷでもＮＢモードでもいずれでも適用できる。
(11-3-1) Specific Example of Driving Method FIG. 48 is an explanatory diagram of the driving method of this embodiment. In FIG. 48, the horizontal axis represents the gradation level. 63 gradations are the maximum gradation in white display. The 0th gradation is black display and is the minimum gradation. The liquid crystal mode is a normal white (NW) mode. The lower the voltage applied to the
以降の説明する図４８、図５４〜図６０では説明を容易にするためガンマ変換、立ち上がり電圧には対応させていない。つまり、本発明を理解するための説明図である。例えば、液晶層３６４には、１．０Ｖ未満の電圧印加では透過率はほとんど変化しない。しかし、図４８などでは、０Ｖから透過率が変化するように記載している。本来は、グラフの記載にはガンマ変換を考慮する必要がある。しかし、ガンマ変換の概念を記載すると理解が容易でなくなる。ガンマ変換は当業者にとって容易であるため説明あるいは図示を省略している。
48 and 54 to 60 described below do not correspond to the gamma conversion and the rising voltage for easy description. That is, it is an explanatory diagram for understanding the present invention. For example, the transmittance of the
図４８において、階調６３は最大輝度の階調（白）であり、０は最小輝度の階調（黒）である。液晶表示パネルはノーマリホワイトモードであるので階調番号が小さくなるにつれ、液晶層３６４に印加する電圧は高くなる。階調０が最低輝度を実現する電圧であり、階調６３が最高輝度を実現する電圧である（ＮＷモード時）。階調６３では、液晶層３６４に印加される実効値が小さい。
In FIG. 48,
図４８において、実線は黒書込期間ａで画素１６に書き込む電圧である。階調０では、映像書込期間ｂで画素１６に書き込む電圧と同一の電圧であるとしている。階調６３では、最大の５Ｖを印加している。このように、階調６３になるにしたがって、黒書込期間ａで高い電圧を印加するのは、映像書込期間ｂで印加する映像信号電圧が低いからである。ＯＣＢ液晶では画素１６に書き込む電圧が低い状態が継続するとベンド配向状態を維持できない。そのため、黒書込期間ａで高い電圧を印加することが、ベンド配向状態を維持するために効果がある。
In FIG. 48, the solid line is the voltage written to the
階調０のように、画素１６の透過率が低い場合は、黒書込期間ａで高い電圧Ｖａを印加すると透過率が高くなり表示コントラストを低下させる。階調０のように液晶層３６４に印加する電圧が高いとベンド配向状態を維持することができるため、黒書込期間ａで高い電圧を印加する必要はない。
When the transmittance of the
図４８では、映像書込期間ｂでは、階調６３では電圧０Ｖであり、階調０では、電圧をｃＶとしている。黒書込期間ａでは、階調６３では、電圧５Ｖであり、階調０では、電圧はｃＶである。
In FIG. 48, in the video writing period b, the voltage is 0V in the
ここで、一例としてｃ＝３．５Ｖとする。なお、ｃは、液晶モードあるいは液晶層３６４の膜厚により適切に設定する。また、パネル温度により変化させる。
Here, as an example, c = 3.5V. Note that c is appropriately set depending on the liquid crystal mode or the film thickness of the
黒書込期間ａにおいて、階調番号が大きくなるほど、画素に印加する実効電圧は高くしている。階調番号が小さくなるほど、画素に印加する実効電圧は低くしている。図４８の実施例では、実効電圧は、階調番号０で３．５Ｖ、階調番号６３で５．０Ｖである。以上のように、階調番号に対応して、黒書込期間ａで液晶層３６４に印加される実効値は低下させている。
In the black writing period a, the effective voltage applied to the pixel is increased as the gradation number increases. The smaller the gradation number, the lower the effective voltage applied to the pixel. In the embodiment of FIG. 48, the effective voltage is 3.5V at
映像書込期間ｂは、各画素に映像信号に対応した電圧を印加する。階調０では、液晶層３６４に印加する実効電圧は高く、階調６３では、液晶層３６４に印加する実効電圧は低い。実効電圧は、階調番号０で３．５Ｖ、階調番号６３で０．０Ｖである。
In the video writing period b, a voltage corresponding to the video signal is applied to each pixel. At
階調番号０では、黒書込期間ａで５Ｖが画素に印加される。前記画素には、映像書込期間ｂでは、０Ｖである。階調番号６３では、黒書込期間ａで３．５Ｖが画素に印加される。前記画素には、映像書込期間ｂでは、３．５Ｖである。つまり、ある画素において、映像書込期間ｂに書き込まれる電圧（映像信号）に対応して、前記画素には、黒書込期間ａで印加される黒電圧（映像信号）が変化させている。映像書込期間ｂに書き込まれる電圧（映像信号）により、黒書込期間ａで印加される電圧（映像信号）を決定している。
In the
以上のように、黒書込期間ａの黒電圧と映像書込期間ｂの映像信号電圧とは相関を持たせて印加することが本実施形態の特徴である。黒電圧は、映像信号の電圧以上とする。また、映像信号電圧が低い時は、黒電圧を高くする。映像信号電圧が高い時は、比較的黒電圧は低くても良い。 As described above, the present embodiment is characterized in that the black voltage in the black writing period a and the video signal voltage in the video writing period b are applied with correlation. The black voltage is equal to or higher than the voltage of the video signal. When the video signal voltage is low, the black voltage is increased. When the video signal voltage is high, the black voltage may be relatively low.
黒書込期間ａにおいて、図４７のような液晶特性の場合、一定以上の高い電圧（Ｖ１）を印加すると、透過率が高くなる。したがって、反射あるいは半透過型の液晶表示パネルの場合は、外光の影響により表示コントラストを低下させる。特に映像書込期間ｂにおいて画素に印加する映像信号が黒電圧の場合、表示コントラストの低下が目立ちやすい。階調番号０では、Ｖ２＝３．５Ｖとし、透過率が最低となるようにすることが好ましい。黒書込期間ａで、Ｖ２＝３．５Ｖ、映像書込期間ｂで、３．５Ｖであれば、この画素は良好な黒表示を実現できる。
In the black writing period a, in the case of the liquid crystal characteristics as shown in FIG. 47, when a high voltage (V1) higher than a certain level is applied, the transmittance increases. Therefore, in the case of a reflective or transflective liquid crystal display panel, the display contrast is lowered due to the influence of external light. In particular, when the video signal applied to the pixel in the video writing period b is a black voltage, the display contrast is easily reduced. In
階調番号６３では、黒書込期間ａで、Ｖ１＝５．０Ｖなる電圧を印加したとすると、透過率がＴ１となり、低下する。映像書込期間ｂでは、前記画素には、白表示の０Ｖが印加される。この画素では、黒書込期間ａでコントラストが低下するが、映像表示期間ｂでは、白表示であるのでコントラスト低下は問題とならない。
In the
以上の事項を、任意の画素において、黒書込期間ａで印加する黒電圧の大きさは、映像書込期間ｂで前記画素に印加する映像信号の大きさ（映像信号の階調番号）に基づいて決定する。 From the above, in any pixel, the magnitude of the black voltage applied during the black writing period a is equal to the magnitude of the video signal applied to the pixel during the video writing period b (the gradation number of the video signal). Determine based on.
特に、図４８の実施例は、反射あるいは半透過型のＯＣＢ液晶表示装置において有効である。ＯＣＢ液晶では、液晶層に印加する電圧の実効値が低いと逆転移する。たとえば、階調番号６３で液晶層３６４に印加される電圧が、０Ｖであれば逆転移してしまう。この場合は、黒書込期間ａにおいて、高い電圧（黒電圧）を印加することにより逆転移を抑制できる。図４８の実施例では、階調番号６３では、黒書込期間ａで、５．０Ｖなる電圧を印加しているので逆転移を防止できる。
In particular, the embodiment of FIG. 48 is effective in a reflective or transflective OCB liquid crystal display device. In the OCB liquid crystal, reverse transition occurs when the effective value of the voltage applied to the liquid crystal layer is low. For example, if the voltage applied to the
液晶層に印加する電圧の実効値が高いと逆転移しない。たとえば、階調番号０で液晶層３６４に印加される電圧が、３．５Ｖであれば逆転移することはない。この場合は、黒書込期間ａにおいて、印加する電圧の実効値が小さくてもよい。逆にあまり高い電圧（Ｖ１）を印加すると、透過率がＴ１となり、コントラストが低下する。図４８の実施例では、黒書込期間ａでは、最もコントラストが高いＶ２＝３．５Ｖを印加する。 以上のように映像信号電圧と黒電圧とは一定の関係を持たせるようにする。例えば、映像信号電圧の大きさ（映像書込期間ｂで各画素の液晶層に印加される実効電圧）+黒電圧の大きさ（黒書込期間ａで各画素の液晶層に印加される実効電圧）＝所定実効電圧Ｖｔとなるように構成してもよい。黒電圧の発生に関して、映像信号データ（映像書込期間ｂで各画素の液晶層に印加される実効電圧から一定の比率を掛け算してもよい。また、映像信号電圧あるいは映像信号データから加算あるいは減算してもよい。また、一定の関係の演算式で演算することにより、黒電圧あるいは黒電圧データ（黒書込期間ａで各画素の液晶層に印加される実効電圧）を求めてもよい。
When the effective value of the voltage applied to the liquid crystal layer is high, reverse transition does not occur. For example, if the voltage applied to the
所定実効電圧Ｖｔはパネル温度より可変あるいは調整できるように液晶表示装置を構成することが好ましい。所定実効電圧Ｖｔはパネル温度が低い場合に大きくし、パネル温度が高い場合に小さくする。また、図４８などにおける画素１６に印加するｃ電圧もパネル温度により変化させることが好ましい。ｃ電圧は、パネル温度が高い場合に低くし、パネル温度が低い場合に高くする。ｃ電圧の可変により実線及び点線も移動させる（変化させる）。ｃ電圧はＲＧＢで異なる。したがって、ＲＧＢでことなったｃ電圧を設定し、かつ、このＲＧＢのｃ電圧をパネル温度により共通にあるいは独立に変化あるいは調整できるように構成することが好ましい。
The liquid crystal display device is preferably configured so that the predetermined effective voltage Vt can be varied or adjusted from the panel temperature. The predetermined effective voltage Vt is increased when the panel temperature is low, and is decreased when the panel temperature is high. Further, it is preferable that the c voltage applied to the
以上の実施例では、各画素で黒書込期間ａにおいて前記画素に印加する黒電圧を決定するとした。しかし、黒電圧は各画素で決定することに限定されない。表示領域の表示画面２０の映像信号の平均値あるいは映像信号のペデスタルレベルから、１つの黒電圧を求め、全画素に印加してもよい。あるいは映像書込期間ｂで、１画素行に印加される映像信号の平均値あるいは映像信号のペデスタルレベルから、１画素行に対応する１つの黒電圧を求め、前記１画素に印加してもよい。あるいは映像書込期間ｂで、表示画面２０を複数の区画に分割し、分割した区画の画素に印加される映像信号の平均値あるいは映像信号のペデスタルレベルから、前記区画の画素に対応する１つの黒電圧を求め、前記区画の画素に印加してもよい。以上のように、液晶表示装置に印加される映像信号から、各画素に対応する、あるいは複数の画素に対応する黒電圧を求め、求めた黒電圧を黒書込期間ａに印加するものである。
In the above embodiment, the black voltage applied to the pixel is determined in the black writing period a in each pixel. However, the black voltage is not limited to being determined for each pixel. One black voltage may be obtained from the average value of the video signal on the
なお、黒電圧は、１フレームあるいはそれ以上遅れて求めてもよい。たとえば、第１フレームで画素に印加する黒電圧（各画素または複数の画素に対応する黒電圧）を映像信号などから求め、第１フレームの次の第２フレームの黒書込期間ａで前記求めた黒電圧を各画素に印加してもよい。 The black voltage may be obtained with a delay of one frame or more. For example, a black voltage (black voltage corresponding to each pixel or a plurality of pixels) to be applied to the pixels in the first frame is obtained from a video signal or the like, and is obtained in the black writing period a of the second frame next to the first frame. A black voltage may be applied to each pixel.
黒電圧は、映像信号（ガンマ処理前あるいはガンマ処理後の映像信号）から求めるだけでなく、表示領域の平均透過率から求めてもよい。また、外光の明るさ（パネルの環境照度）を加味して黒電圧を決定する。映像信号の上位１ビットなど一定のデータｂｉｔから黒電圧を決定してもよい。 The black voltage may be obtained not only from the video signal (video signal before or after gamma processing) but also from the average transmittance of the display area. In addition, the black voltage is determined in consideration of the brightness of external light (environmental illumination of the panel). The black voltage may be determined from certain data bits such as the upper 1 bit of the video signal.
以上の実施例で説明した事項、内容は、図５４〜図６０などで説明する本発明の他の実施例にも適用できることは言うまでもない。また、他の実施例と図４８で説明した内容は相互に組み合わせることができる。 Needless to say, the matters and contents described in the above embodiments can be applied to other embodiments of the present invention described with reference to FIGS. Further, the other embodiments and the contents described in FIG. 48 can be combined with each other.
（１１−３−２）変更例１
図５４は、映像書込期間ｂに画素１６に書き込む電圧（点線）、黒書込期間ａに画素１６に印加する電圧（実線）を階調に対して曲線とした実施形態である。以上のように、階調に対する黒電圧あるいは映像信号電圧は容易に変化あるいは調整できる。また、電圧Ａと電圧Ｂの値を変化あるいは変更して最適な値にする。また、電圧Ａと電圧Ｂの比率を一定の関係で調整して最適な値にする。なお、ｃは、液晶モードあるいは液晶層３６４の膜厚により適切に設定する。また、パネル温度により変化させる。
(11-3-2)
FIG. 54 is an embodiment in which the voltage (dotted line) written to the
（１１−３−３）変更例２
図５５は、Ｒ、Ｇ、Ｂに対応させて、階調番号に対する黒電圧あるいは映像信号電圧は変化させた実施形態である。黒書込期間ａで液晶層に印加する黒電圧及び映像書込期間ｂで液晶層に印加する映像信号電圧を階調番号に対応させて適切に設定している。ＲＧＢで黒電圧、映像信号電圧のうち少なくとも一方を変化させることにより、良好なコントラスト表示実現することができる。
(11-3-3)
FIG. 55 shows an embodiment in which the black voltage or the video signal voltage with respect to the gradation number is changed in correspondence with R, G, and B. The black voltage applied to the liquid crystal layer in the black writing period “a” and the video signal voltage applied to the liquid crystal layer in the video writing period “b” are appropriately set corresponding to the gradation number. A favorable contrast display can be realized by changing at least one of the black voltage and the video signal voltage in RGB.
（１１−３−４）変更例３
図５６は、階調番号ａよりも大きい階調番号で、ＲＧＢの液晶層３６４で印加する黒電圧を同一にした実施形態である。ａの値は、パネル温度により変化あるいは調整できるように構成する。ａ階調より大きい範囲では、黒書込期間ａで液晶層に印加する黒電圧の大きさを所定値（固定値）とする。なおＲＧＢで一定としてもよい。図５６のように構成することにより回路構成、制御方法が容易になる。所定値（固定値）は液晶モードあるいは液晶層３６４の膜厚により適切に設定する。また、パネル温度により変化させる。
(11-3-4)
FIG. 56 shows an embodiment in which the black voltage applied to the RGB
（１１−３−５）変更例４
図５７は、黒電圧を階調番号に対して一定値とした実施形態である。但し、黒書込期間ａで液晶層に印加する黒電圧はＲＧＢで異ならせている。ＲＧＢで最適な黒電圧があるからである。ＲＧＢの黒電圧は液晶モードあるいは液晶層３６４の膜厚により適切に設定する。また、パネル温度により変化させる。
(11-3-5)
FIG. 57 shows an embodiment in which the black voltage is a constant value with respect to the gradation number. However, the black voltage applied to the liquid crystal layer in the black writing period a is different for RGB. This is because there is an optimum black voltage for RGB. The RGB black voltage is appropriately set depending on the liquid crystal mode or the film thickness of the
（１１−３−６）変更例５
以上の実施形態では、階調０での黒電圧は、階調０での映像信号電圧と一致させるとした。しかし、本実施形態はこれに限定されるものではない。図５８の実線に図示するように、階調０での黒電圧と、階調０での映像信号電圧とは異ならせてもよいことは言うまでもない。実線Ｂでは、階調０において、黒電圧は階調０での映像信号電圧以下とした実施形態である。実線Ａでは、階調０において、黒電圧は階調０での映像信号電圧以上とした実施形態である。
(11-3-6)
In the above embodiment, the black voltage at
任意の画素において、黒書込期間ａで前記画素の液晶層３６４に印加される電圧と、映像書込期間ｂで前記画素の液晶層３６４に印加される電圧との実効電圧が所定の値となるようにすることが好ましい。所定値としての実効電圧が、４Ｖとし、映像書込期間ｂで画素の液晶層３６４に印加される電圧が２Ｖとすれば、黒書込期間ａで前記画素に印加する電圧は、２Ｖにする。所定値としての実効電圧が、４Ｖとし、映像書込期間ｂで画素の液晶層３６４に印加される電圧が１Ｖとすれば、黒書込期間ａで前記画素に印加する電圧は、３．８８Ｖにする。
In an arbitrary pixel, the effective voltage of the voltage applied to the
黒書込期間ａで画素の液晶層３６４に印加される電圧と、映像書込期間ｂで画素の液晶層３６４に印加される電圧とから求まる所定実効値は、一定の範囲にする。理想所定実効値（液晶モードあるいは液晶層３６４の膜厚により決められた値）の、８０％以上１２０％以下にする。
The predetermined effective value obtained from the voltage applied to the
（１１−３−７）変更例６
以上の実施形態は、黒電圧あるいは映像信号電圧は直線のように表現したが、本実施形態はこれに限定するものではない。例えば、図５９のように、多数の折れ線あるいは曲線にしてもよい。
(11-3-7)
In the above embodiment, the black voltage or the video signal voltage is expressed as a straight line, but the present embodiment is not limited to this. For example, as shown in FIG. 59, a large number of broken lines or curves may be used.
（１１−３−８）変更例７
以上の実施形態では、液晶表示パネルの表示モードはノーマリホワイトモード（ＮＷ）としたが、本実施形態は、これに限定するものではない。ノーマリブラックモード（ＮＢ）でもよい。ノーマリホワイトモードは、図６０のＮＷと記載しているように黒電圧などを液晶層に印加する。ノーマリブラックモードは、図６０のＮＢと記載しているように黒電圧などを液晶層に印加する。
(11-3-8)
In the above embodiment, the display mode of the liquid crystal display panel is normally white mode (NW), but the present embodiment is not limited to this. Normally black mode (NB) may be used. In the normally white mode, a black voltage or the like is applied to the liquid crystal layer as described as NW in FIG. In the normally black mode, a black voltage or the like is applied to the liquid crystal layer as indicated by NB in FIG.
（１２）表示機器への適用
次に、本実施形態の液晶表示装置を表示ディスプレイとして用いた表示機器について説明をする。
(12) Application to Display Device Next, a display device using the liquid crystal display device of this embodiment as a display will be described.
（１２−１）携帯電話
図６１は、情報端末装置の一例としての携帯電話の平面図である。
(12-1) Mobile Phone FIG. 61 is a plan view of a mobile phone as an example of an information terminal device.
筐体６１３にアンテナ６１１などが取り付けられている。６１２ａは、黒電圧期間ａの長さを変化させる切換キーである。黒電圧期間ａを変化させることにより、表示画像の明るさを切り替えることができる。６１２ｂは再転移スイッチである。儀逆転移が発生し、画像表示品位が低下したとき、スイッチ６１２ｂを押すことにより、転移シーケンスが実施され、ベンド配向状態になる。６１２ｃは、スタンバイキーである。６１２ｃを押すことにより転移維持シーケンスに入り、再度、スタンバイキー６１２ｃを押さえることにより、復帰シーケンスが実施され画像表示状態のなるになる。また、液晶表示パネルのモード（透過型、半透過型）を切り替えるキー６１２を設けることが好ましい。以上のキー６１２は、図６２、図６３の表示機器にも設置される。
An
６１５はホトセンサである。ホトセンサ６１５は、外光の強弱にしたがって、黒書込期間ａ、バックライトの点灯輝度などを変化させて、表示画面２０の輝度を自動調整する。
（１２−２）ビデオカメラ
図６２はビデオカメラの斜視図である。
(12-2) Video Camera FIG. 62 is a perspective view of the video camera.
ビデオカメラは撮影レンズ部６２３とビデオカメラ本体６１３と具備している。本実施形態の液晶表示装置は表示モニター６１４としても使用されている。表示画面２０は支点６２１で角度を自由に調整できる。表示画面２２を使用しない時は、格納部６２３に格納される。
The video camera includes a photographing
図６１、図６２の本実施形態の表示機器では、キー６１２の操作により、表示輝度などを切り替えることができる。キー６１２の操作は、ユーザーが切り替えできるようにしておく。また、設定モードで自動的に変更できるかを切り替えられるようにしている。自動の場合は、外光の明るさを検出して自動的に、表示輝度を５０％、６０％、８０％と設定できるように構成している。 In the display device of this embodiment shown in FIGS. 61 and 62, the display brightness and the like can be switched by operating the key 612. The user can switch the operation of the key 612. In addition, it is possible to switch whether it can be automatically changed in the setting mode. In the case of automatic, the brightness of outside light is detected, and the display brightness can be automatically set to 50%, 60%, and 80%.
本実施の形態の液晶表示装置などはビデオカメラだけでなく、図６３に示すような電子カメラにも適用することができる。本実施形態の液晶表示装置はカメラ本体６３１に付属されたモニター２２として用いる。カメラ本体６３１にはシャッタ６３３の他、スイッチ６１２が取り付けられている。
The liquid crystal display device of this embodiment can be applied not only to a video camera but also to an electronic camera as shown in FIG. The liquid crystal display device of this embodiment is used as the monitor 22 attached to the
上記実施形態で説明した液晶表示装置の技術的思想は、ビデオカメラ、プロジェクター、立体（３Ｄ）テレビ、プロジェクションテレビ、ビューファインダ、携帯電話のメインモニター及びサブモニターあるいは時計表示部、ＰＨＳ、携帯情報端末などに適用できる。 The technical idea of the liquid crystal display device described in the above embodiment is that a video camera, a projector, a stereoscopic (3D) television, a projection television, a viewfinder, a main monitor and sub monitor of a mobile phone, a clock display unit, a PHS, and a portable information terminal Etc.
（１３）変更例
なお、本発明は上記各実施形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形・変更が可能である。
(13) Modifications The present invention is not limited to the above-described embodiments, and various modifications and changes can be made without departing from the scope of the invention at the stage of implementation.
また、各実施形態は可能な限り適宜組み合わせて実施されてもよく、その場合は、その組み合わせによる特徴ある効果が得られる。 Moreover, each embodiment may be implemented in combination as appropriate as possible, and in that case, a characteristic effect by the combination can be obtained.
１１ コントローラ回路
１２ ゲートドライバ回路
１４ ソースドライバ回路
１５ アレイ基板
１６ 画素
１７ バックライトドライバ回路
１８ バックライト
１９ 液晶表示パネル
２０ 表示画面
２３ 画素電極
３１ ゲートソースドライバＩＣ
２９０ コモン信号部
２９１ 電圧発生回路
２９２ ゲートドライブ部
２９３ ソースドライブ部
２９４ ガンマ回路
２９５ 出力アンプ回路
２９６ 電圧選択回路
２９７ ＲＡＭ
２９８ ラッチ回路
２９９ 転移回路
３００ コントローラ部
11
290
298 Latch circuit 299
Claims (11)
前記アレイ基板に液晶層を挟んで配された対向電極を有する対向基板と、
を含む液晶表示パネルを有する液晶表示装置において、
（１）１フレーム中における第１の期間に黒電圧を前記各画素に書き込み、（２）前記１フレーム中における前記第１の期間後の第２の期間に映像信号を前記各画素に書き込む映像表示制御部と、
（１）前記第１の期間においてコモン電圧ＶｍＨを前記対向電極に印加し、次の前記第２の期間においてコモン電圧ＶｃＨ（但し、ＶｍＨ＞ＶｃＨである）を印加し、（２）前記１フレームの次の１フレーム中の第１の期間においてコモン電圧ＶｍＬを前記対向電極に印加し、次の前記第２の期間においてコモン電圧ＶｃＬ（但し、ＶｍＬ＜ＶｃＬ＜ＶｃＨである）を印加するコモン電圧印加部と、
を有する液晶表示装置。 A plurality of source signal lines and a plurality of gate signal lines are wired so as to be orthogonal to each other, and a pixel switching element is formed in the vicinity where the source signal line and the gate signal line intersect with each other. An array substrate in which pixels are arranged in a matrix to form a display area;
A counter substrate having a counter electrode disposed across the liquid crystal layer on the array substrate;
In a liquid crystal display device having a liquid crystal display panel containing
(1) A black voltage is written to each pixel in a first period in one frame, and (2) a video signal is written to each pixel in a second period after the first period in the one frame. A display control unit;
(1) A common voltage VmH is applied to the counter electrode in the first period, and a common voltage VcH (where VmH> VcH) is applied in the next second period, and (2) the one frame The common voltage VmL is applied to the counter electrode in the first period in the next one frame, and the common voltage VcL (provided that VmL <VcL <VcH) is applied in the second period. An application unit;
A liquid crystal display device.
前記アレイ基板に液晶層を挟んで配された対向電極を有する対向基板と、
を含む液晶表示パネルを有する液晶表示装置において、
（１）１フレーム中における第１の期間に黒電圧を前記各画素に書き込み、
（２）前記１フレーム中における前記第１の期間後の第２の期間に映像信号を前記各画素に書き込み、
（３）前記第１の期間に画素に印加する黒電圧の大きさは、前記第２の期間に前記画素に印加する映像信号の大きさにより決定する映像表示制御部と、
を有する液晶表示装置。 A plurality of source signal lines and a plurality of gate signal lines are wired so as to be orthogonal to each other, and a pixel switching element is formed in the vicinity where the source signal line and the gate signal line intersect with each other. An array substrate in which pixels are arranged in a matrix to form a display area;
A counter substrate having a counter electrode disposed across the liquid crystal layer on the array substrate;
In a liquid crystal display device having a liquid crystal display panel containing
(1) A black voltage is written to each pixel in a first period in one frame;
(2) Write a video signal to each pixel in a second period after the first period in the one frame;
(3) A video display control unit that determines the magnitude of the black voltage applied to the pixel in the first period based on the magnitude of the video signal applied to the pixel in the second period;
A liquid crystal display device.
前記第１のフレーム中の第１の期間及び前記第２の期間に前記バックライトを消灯させ、前記第１のフレーム中の前記第１の期間及び前記第２の期間以外の期間に前記バックライトを点灯させるバックライト制御部と、
を有する請求項１または請求項２記載の液晶表示装置。 A backlight for illuminating the liquid crystal display panel;
The backlight is turned off in the first period and the second period in the first frame, and the backlight is in a period other than the first period and the second period in the first frame. A backlight control unit to light up,
The liquid crystal display device according to claim 1, comprising:
前記第１の期間の開始後前記第２の期間の開始前、または、前記第２の期間の開始と同時に、前記映像信号の極性を切り替える、
請求項１または請求項２記載の液晶表示装置。 A video signal having a different polarity for each frame is applied to the source signal line of the liquid crystal display device,
Switching the polarity of the video signal after the start of the first period, before the start of the second period, or simultaneously with the start of the second period;
The liquid crystal display device according to claim 1.
前記温度検出部は、前記第１の期間を前記パネル温度により変化させる、
請求項１または請求項２記載の液晶表示装置。 A temperature detection unit for detecting a panel temperature of the liquid crystal display panel;
The temperature detection unit changes the first period according to the panel temperature.
The liquid crystal display device according to claim 1.
前記温度検出部は、前記パネル温度に基づいて、前記第１の期間に前記液晶層に印加する電圧の大きさと前記第２の期間に前記液晶層に印加する電圧の大きさのうち、少なくとも一方の電圧の大きさを変化させる、
請求項１または請求項２記載の液晶表示装置。 A temperature detection unit for detecting a panel temperature of the liquid crystal display panel;
The temperature detection unit may be at least one of a voltage applied to the liquid crystal layer during the first period and a voltage applied to the liquid crystal layer during the second period based on the panel temperature. Change the voltage magnitude of
The liquid crystal display device according to claim 1.
請求項１または請求項２記載の液晶表示装置。 Converting a frame rate of a signal input to the liquid crystal display device to a frame rate of 1.25 times or 1.5 times speed, and displaying an image in the display area;
The liquid crystal display device according to claim 1.
請求項１または請求項２記載の液晶表示装置。 Writing the black voltage to a plurality of pixel rows simultaneously in the first period;
The liquid crystal display device according to claim 1.
請求項１または請求項２記載の液晶表示装置。 The liquid crystal display device is transmissive, transflective, or reflective.
The liquid crystal display device according to claim 1.
前記各画素に映像信号に対応する電圧を印加するソースドライバ部と、
前記電圧を印加する画素行を選択するゲートドライバ部と、
外部から入力された前記映像信号を保持するＲＡＭ回路と、
を有する請求項２記載の液晶表示装置。 The video display control unit
A source driver unit that applies a voltage corresponding to a video signal to each pixel;
A gate driver unit for selecting a pixel row to which the voltage is applied;
A RAM circuit for holding the video signal input from the outside;
The liquid crystal display device according to claim 2, comprising:
請求項１または請求項２記載の液晶表示装置。 A memory for holding data for generating the black voltage;
The liquid crystal display device according to claim 1.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007024075A JP2007304560A (en) | 2006-03-23 | 2007-02-02 | Liquid crystal display device |
| TW096107247A TW200739507A (en) | 2006-03-23 | 2007-03-02 | Liquid crystal display device |
| US11/689,222 US20070229447A1 (en) | 2006-03-23 | 2007-03-21 | Liquid crystal display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006081541 | 2006-03-23 | ||
| JP2006110327 | 2006-04-12 | ||
| JP2007024075A JP2007304560A (en) | 2006-03-23 | 2007-02-02 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007304560A true JP2007304560A (en) | 2007-11-22 |
Family
ID=38838496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007024075A Pending JP2007304560A (en) | 2006-03-23 | 2007-02-02 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007304560A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009031391A1 (en) * | 2007-09-07 | 2009-03-12 | Sharp Kabushiki Kaisha | Method for driving liquid crystal display device and liquid crystal display device |
| JP2009157378A (en) * | 2007-12-26 | 2009-07-16 | Sharp Corp | Video display system |
| KR20120029847A (en) * | 2010-09-17 | 2012-03-27 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of driving the same |
| KR20130025731A (en) * | 2011-09-02 | 2013-03-12 | 엘지전자 주식회사 | Display device and method for controlling thereof |
| US8436954B2 (en) | 2007-09-07 | 2013-05-07 | Sharp Kabushiki Kaisha | Method of driving liquid crystal display device, and liquid crystal display device |
| CN112204645A (en) * | 2018-05-29 | 2021-01-08 | 辛纳普蒂克斯公司 | Dynamic overdrive for liquid crystal displays |
-
2007
- 2007-02-02 JP JP2007024075A patent/JP2007304560A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009031391A1 (en) * | 2007-09-07 | 2009-03-12 | Sharp Kabushiki Kaisha | Method for driving liquid crystal display device and liquid crystal display device |
| US8184076B2 (en) | 2007-09-07 | 2012-05-22 | Sharp Kabushiki Kaisha | Method for driving liquid crystal display device and liquid crystal display device |
| US8436954B2 (en) | 2007-09-07 | 2013-05-07 | Sharp Kabushiki Kaisha | Method of driving liquid crystal display device, and liquid crystal display device |
| JP2009157378A (en) * | 2007-12-26 | 2009-07-16 | Sharp Corp | Video display system |
| KR20120029847A (en) * | 2010-09-17 | 2012-03-27 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of driving the same |
| KR101696255B1 (en) * | 2010-09-17 | 2017-01-13 | 엘지디스플레이 주식회사 | liquid crystal display device and method of driving the same |
| KR20130025731A (en) * | 2011-09-02 | 2013-03-12 | 엘지전자 주식회사 | Display device and method for controlling thereof |
| KR101911548B1 (en) | 2011-09-02 | 2018-10-24 | 엘지전자 주식회사 | Display device and method for controlling thereof |
| CN112204645A (en) * | 2018-05-29 | 2021-01-08 | 辛纳普蒂克斯公司 | Dynamic overdrive for liquid crystal displays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070229447A1 (en) | Liquid crystal display device | |
| US7106350B2 (en) | Display method for liquid crystal display device | |
| KR100873533B1 (en) | Liquid crystal display device | |
| US11315484B2 (en) | Display apparatus and method of driving the same | |
| US8279152B2 (en) | Electro-optical device and circuit for driving electro-optical device to represent gray scale levels | |
| US20090278869A1 (en) | Display Device | |
| US20070132709A1 (en) | Liquid crystal display device and method for driving the same | |
| US7973809B2 (en) | Electro-optical device, driving circuit and driving method of the same, and electronic apparatus | |
| JP2006171742A (en) | Display device and drive method therefor | |
| JP2008268887A (en) | Image display system | |
| WO2013069515A1 (en) | Display device and method for driving same | |
| JP5895412B2 (en) | Liquid crystal display device, driving method of liquid crystal display device, and electronic apparatus | |
| JP2006084710A (en) | Display control circuit, display control method, and liquid crystal display | |
| WO2008029536A1 (en) | Liuid crystal display device and its driving method | |
| US8305404B2 (en) | Electro-optical apparatus, method of driving same, and electronic apparatus | |
| JP2014153531A (en) | Display device | |
| US20090219237A1 (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
| JP2007286135A (en) | Liquid crystal display | |
| JP2010079151A (en) | Electrooptical apparatus, method for driving the same, and electronic device | |
| JP2008191561A (en) | Electrooptical device, driving method thereof, and electronic equipment | |
| JP2007304560A (en) | Liquid crystal display device | |
| JP2007304561A (en) | Driving device of liquid crystal display device | |
| KR100389027B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
| US20060238525A1 (en) | Display apparatus, driving device and method thereof | |
| JP4713225B2 (en) | Liquid crystal display device |