JP2007304036A - Inspection map generating device and visual inspection device - Google Patents

Inspection map generating device and visual inspection device Download PDF

Info

Publication number
JP2007304036A
JP2007304036A JP2006134786A JP2006134786A JP2007304036A JP 2007304036 A JP2007304036 A JP 2007304036A JP 2006134786 A JP2006134786 A JP 2006134786A JP 2006134786 A JP2006134786 A JP 2006134786A JP 2007304036 A JP2007304036 A JP 2007304036A
Authority
JP
Japan
Prior art keywords
inspection
map
wafer
image data
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006134786A
Other languages
Japanese (ja)
Inventor
Kimie Oi
貴美恵 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2006134786A priority Critical patent/JP2007304036A/en
Publication of JP2007304036A publication Critical patent/JP2007304036A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection map generating device capable of editing maps efficiently, and to provide a visual inspection device. <P>SOLUTION: A controller 6 generates a map indicating positional relation of a plurality of domains on a test object, for which a predefined pattern is formed, according to predetermined conditions. A displaying section 8 displays the map. An imagery processing section 2 processes imagery data generated by imaging of the test object to determine whether a domain on the test object exists corresponding to the domain on the map. The controller 6 edits the map based on the results of determination by the imagery processing section 2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、所定のパターンが形成された検査対象物上の複数の領域の位置関係を示すマップを生成する検査用マップ生成装置に関する。また、本発明は、本検査用マップ生成装置を備え、検査対象物の外観を検査するための外観検査装置に関する。   The present invention relates to an inspection map generation apparatus that generates a map indicating a positional relationship between a plurality of regions on an inspection object on which a predetermined pattern is formed. The present invention also relates to an appearance inspection apparatus that includes the inspection map generation apparatus and inspects the appearance of an inspection object.

半導体装置や液晶表示装置の製造工程においては、半導体ウェハや大型ガラス基板等の基板に塗布されたレジスト等の膜ムラや、異物、汚れ、傷等の欠陥の検査が行われている。この検査に用いられる検査装置はGUI(Graphical User Interface)機能を備えており、ユーザが、画面に表示されるマップ画像(基板上のパターン領域の配列を表すマップの画像)を確認しながら検査領域を設定することが可能である。設定された検査領域を顕微鏡等で観察することによって、検査が行われる。   In the manufacturing process of a semiconductor device or a liquid crystal display device, inspection of defects such as film unevenness such as resist applied to a substrate such as a semiconductor wafer or a large glass substrate, foreign matter, dirt, scratches, and the like is performed. The inspection apparatus used for this inspection has a GUI (Graphical User Interface) function, and the user checks the map image (map image representing the arrangement of the pattern areas on the substrate) displayed on the screen. Can be set. Inspection is performed by observing the set inspection region with a microscope or the like.

検査領域の設定の前に、基板の条件に基づいてマップが描画されるが、表示されたマップ上のパターン領域のうちの一部が基板上に存在しないことがある。そのため、ユーザがマップと実際の基板を見比べて、マップ上のパターン領域のうち、基板上に存在しないものを1つ1つ選択し、マップから削除することによって、マップを編集することを行わなければならない場合がある。   Before the inspection area is set, a map is drawn based on the conditions of the substrate, but a part of the pattern area on the displayed map may not exist on the substrate. Therefore, the user must edit the map by comparing the map with the actual board, selecting each pattern area on the map that does not exist on the board, and deleting it from the map. It may be necessary.

特許文献1には、検査領域を設定するための画面上にSEM画像を表示し、ユーザがSEM画像を確認しながら検査領域を設定することが記載されている。
特開2000−161948号公報
Patent Document 1 describes that an SEM image is displayed on a screen for setting an inspection region, and a user sets the inspection region while confirming the SEM image.
JP 2000-161948 A

従来の検査装置においては、ユーザが、マップ上のパターン領域のうち、基板上に存在しないものを複数のパターン領域の中から1つ1つ選択する必要があるため、マップを編集する際の効率が悪いという問題があった。特許文献1においても、画面機能が十分に生かされておらず、マップを編集する際の効率の悪さは改善されていない。   In the conventional inspection apparatus, since the user needs to select one pattern area on the map that does not exist on the substrate one by one from a plurality of pattern areas, the efficiency when editing the map There was a problem of being bad. Also in Patent Document 1, the screen function is not fully utilized, and the inefficiency in editing the map is not improved.

本発明は、上述した問題点に鑑みてなされたものであって、マップを効率よく編集することができる検査用マップ生成装置および外観検査装置を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object thereof is to provide an inspection map generation apparatus and an appearance inspection apparatus capable of efficiently editing a map.

本発明は、上記の課題を解決するためになされたもので、所定のパターンが形成された検査対象物上の複数の領域の位置関係を示すマップを、予め設定された条件に従って生成するマップ生成手段と、前記マップを表示する表示手段と、前記検査対象物の撮像により生成された画像データを処理し、前記マップ上の領域と対応する前記検査対象物上の領域が存在するか否かを判断する画像処理手段と、前記画像処理手段の判断結果に基づいて前記マップを編集するマップ編集手段とを備えたことを特徴とする検査用マップ生成装置である。   The present invention has been made to solve the above-described problem, and generates a map that shows a positional relationship between a plurality of regions on an inspection object on which a predetermined pattern is formed in accordance with a preset condition. Means, display means for displaying the map, image data generated by imaging the inspection object, and whether or not there is an area on the inspection object corresponding to the area on the map An inspection map generating apparatus comprising: an image processing unit for determining; and a map editing unit for editing the map based on a determination result of the image processing unit.

また、本発明の検査用マップ生成装置において、前記検査対象物の撮像により生成された画像データは、前記所定のパターンが形成された前記検査対象物上の全ての領域の撮像により生成された画像データであることを特徴とする。   In the inspection map generation apparatus of the present invention, the image data generated by imaging the inspection object is an image generated by imaging all areas on the inspection object on which the predetermined pattern is formed. It is characterized by being data.

また、本発明の検査用マップ生成装置において、前記検査対象物の撮像により生成された画像データは、前記所定のパターンが形成された前記検査対象物上の周縁部の領域のみの撮像により生成された画像データであることを特徴とする。   In the inspection map generation apparatus of the present invention, the image data generated by imaging the inspection object is generated by imaging only a peripheral area on the inspection object on which the predetermined pattern is formed. Image data.

また、本発明の検査用マップ生成装置において、前記画像処理手段は、前記検査対象物の撮像により生成された画像データの輝度に基づいて、前記所定のパターンが形成された領域が前記検査対象物上に存在するか否かを判断することを特徴とする。   In the inspection map generating apparatus of the present invention, the image processing means may be configured such that an area on which the predetermined pattern is formed is the inspection object based on luminance of image data generated by imaging the inspection object. It is characterized by determining whether it exists above.

また、本発明の検査用マップ生成装置において、前記画像処理手段は、前記検査対象物の撮像により生成された画像データと、予め用意された参照画像データとを比較して、前記所定のパターンが形成された領域が前記検査対象物上に存在するか否かを判断することを特徴とする。   In the inspection map generation apparatus of the present invention, the image processing unit compares the image data generated by imaging the inspection object with reference image data prepared in advance, and the predetermined pattern is It is determined whether or not the formed region exists on the inspection object.

また、本発明は、上記の検査用マップ生成装置を備え、該検査用マップ生成装置によって生成された前記マップに基づいて前記検査対象物上の検査対象領域を観察するための外観検査装置である。   Further, the present invention is an appearance inspection apparatus that includes the inspection map generation device described above and that observes an inspection target region on the inspection target based on the map generated by the inspection map generation device. .

本発明によれば、ウェハを撮像して得た画像データが処理され、マップ上の領域と対応するウェハ上の領域が存在するか否かが判断され、この判断結果に基づいてマップが編集されるので、マップを効率よく編集することができるという効果が得られる。   According to the present invention, image data obtained by imaging a wafer is processed to determine whether or not there is an area on the wafer corresponding to the area on the map, and the map is edited based on the determination result. Therefore, the effect that the map can be edited efficiently is obtained.

以下、図面を参照し、本発明の実施形態を説明する。図1は、本発明の一実施形態による外観検査装置の構成を示している。画像取得部1はカメラを備えており、顕微鏡部3が備える顕微鏡を介して検査対象のウェハの表面の拡大像を撮像し、画像データを生成する。画像処理部2は、画像取得部1によって生成された画像データや、予め用意されている画像データを処理する。特に、本実施形態による画像処理部2は、画像取得部1によって生成されたウェハ(検査対象物)の画像データを処理し、ウェハマップ上の領域と対応する実際のウェハ上の領域が存在するか否か(ウェハマップ上の領域が有効領域であるか否か)を判断する。ここで、有効領域とは、回路パターンが形成され、かつチップ毎に切り出したときに欠陥がなければ製品として使用する予定の領域であるものとする。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of an appearance inspection apparatus according to an embodiment of the present invention. The image acquisition unit 1 includes a camera, captures an enlarged image of the surface of the wafer to be inspected via a microscope included in the microscope unit 3, and generates image data. The image processing unit 2 processes the image data generated by the image acquisition unit 1 and image data prepared in advance. In particular, the image processing unit 2 according to the present embodiment processes the image data of the wafer (inspection object) generated by the image acquisition unit 1, and there is a region on the actual wafer corresponding to the region on the wafer map. (Whether or not the area on the wafer map is an effective area). Here, the effective area is an area that is to be used as a product if a circuit pattern is formed and there is no defect when cut out for each chip.

ステージ部4は、ウェハを支持しXY平面内でのウェハの移動およびウェハの回転が可能なステージや、そのステージの移動・回転に係る機構を駆動するためのモータ等を備えている。機構制御部5は、顕微鏡部3が備える顕微鏡の倍率や、ステージ部4が備えるステージの動作を制御する。機構制御部5が制御を行うための情報は制御部6から出力される。制御部6は装置内の各構成の制御や演算、情報の生成等を行う。   The stage unit 4 includes a stage that supports the wafer and is capable of moving the wafer and rotating the wafer in the XY plane, a motor for driving a mechanism related to the movement and rotation of the stage, and the like. The mechanism control unit 5 controls the magnification of the microscope included in the microscope unit 3 and the operation of the stage included in the stage unit 4. Information for the mechanism control unit 5 to perform control is output from the control unit 6. The control unit 6 performs control and calculation of each component in the apparatus, information generation, and the like.

操作部7は、ユーザ(検査者)が検査に必要な情報を入力するためのマウス、キーボード、操作パネル、あるいはタッチパネル等の操作手段を備えている。この操作手段が操作されると、操作部7は、操作結果に基づいた信号を制御部6へ出力する。制御部6は、この信号から操作結果を検出し、操作結果に基づいた各種の処理を行う。表示部8は、画像取得部1によって生成された画像データに基づいた画像や、所定のパターンが形成された検査対象物上の複数の領域の位置関係(ウェハ内のチップの配列の様子)を示すウェハマップ等を表示する。記憶部9は、制御部6が使用するプログラムや画像データの他、各種情報を記憶する。   The operation unit 7 includes operation means such as a mouse, a keyboard, an operation panel, or a touch panel for a user (inspector) to input information necessary for the inspection. When this operation means is operated, the operation unit 7 outputs a signal based on the operation result to the control unit 6. The control unit 6 detects the operation result from this signal and performs various processes based on the operation result. The display unit 8 displays an image based on the image data generated by the image acquisition unit 1 and a positional relationship (state of arrangement of chips in the wafer) of a plurality of regions on the inspection target on which a predetermined pattern is formed. A wafer map or the like is displayed. The storage unit 9 stores various information in addition to programs and image data used by the control unit 6.

次に、表示部8に表示される画面(パネル)を説明する。表示部8には、主にレシピパネル、ウェハ条件パネル、ウェハ編集パネル、マクロ移動パネル、ミクロ移動パネル、画像パネル、および検査条件パネルが表示される。   Next, a screen (panel) displayed on the display unit 8 will be described. The display unit 8 mainly displays a recipe panel, a wafer condition panel, a wafer editing panel, a macro movement panel, a micro movement panel, an image panel, and an inspection condition panel.

レシピパネルは、ウェハの品種の識別情報(品種名等)と工程の識別情報(工程名等)を検査内容(ウェハの表面検査、裏面周辺の検査、裏面中央の検査、ミクロ検査)や、ウェハが収納されたカセットの情報と関連付けるための画面である。ウェハ条件パネルは、検査対象のウェハの各種条件を設定するための画面である。ウェハの各種条件には、ウェハの大きさや、検査領域の単位であるチップの縦・横の長さ、チップ同士の間隔等が含まれる。ウェハ編集パネルは、検査領域および非検査領域を設定するための画面である。   The recipe panel is used to inspect the wafer type identification information (type name, etc.) and process identification information (process name, etc.), inspection contents (wafer surface inspection, back surface inspection, back surface center inspection, micro inspection), wafer Is a screen for associating with the information of the cassette in which is stored. The wafer condition panel is a screen for setting various conditions of the wafer to be inspected. The various conditions of the wafer include the size of the wafer, the vertical and horizontal lengths of the chips, which are units of the inspection area, the distance between the chips, and the like. The wafer editing panel is a screen for setting an inspection area and a non-inspection area.

マクロ移動パネルは、ウェハを回転揺動させながら目視により表面を検査するマクロ検査(検査に係る構成は図示せず)の際のウェハの角度等を設定するための画面である。ミクロ移動パネルは、顕微鏡によりウェハ表面を走査して得たウェハ表面の拡大像を用いて検査するミクロ検査の際のステージの移動位置等を設定するための画面である。画像パネルは、検査時に参照するリファレンス画像(ウェハ上の欠陥の画像や正常時のウェハの画像)を登録するための画面である。検査条件パネルは、その他の検査条件を設定するための画面である。   The macro moving panel is a screen for setting a wafer angle and the like for macro inspection (a configuration related to inspection is not shown) in which the surface is inspected visually while rotating and swinging the wafer. The micro movement panel is a screen for setting a moving position of a stage and the like at the time of micro inspection in which inspection is performed using an enlarged image of the wafer surface obtained by scanning the wafer surface with a microscope. The image panel is a screen for registering a reference image (an image of a defect on a wafer or an image of a normal wafer) that is referred to during inspection. The inspection condition panel is a screen for setting other inspection conditions.

検査には、検査時の条件を定義するレシピが用いられる。上記の各パネルで設定を行うことにより、レシピが作成され、記憶部9に保存される。レシピには検査領域の情報も含まれる。検査領域を設定する場合、ウェハ条件パネルを用いてウェハサイズやマップレイアウト等のウェハ条件が設定され、ウェハ条件に従ったウェハマップが描画される。ウェハマップは、検査領域の設定対象となる、所定のパターンが形成されたウェハ上の複数のチップの位置関係(ウェハ上の各チップの配列の様子)を表すものである。ウェハマップが描画されたら、ウェハ編集パネルでユーザがウェハマップを編集することにより、検査領域が設定される。   For the inspection, a recipe that defines conditions at the time of inspection is used. By making settings on each of the above panels, a recipe is created and stored in the storage unit 9. The recipe includes information on the inspection area. When setting an inspection area, wafer conditions such as a wafer size and a map layout are set using a wafer condition panel, and a wafer map according to the wafer conditions is drawn. The wafer map represents the positional relationship of the plurality of chips on the wafer on which a predetermined pattern is formed (the state of the arrangement of the chips on the wafer), which is the target for setting the inspection area. When the wafer map is drawn, the inspection area is set by the user editing the wafer map on the wafer editing panel.

次に、検査領域の設定方法を説明する。図2は、表示部8の画面に表示されるウェハ編集パネルの例を示している。ウェハマップ201は図2では簡略化したものとなっているが、実際には数千チップがウェハ上に存在することもある。ウェハマップ201上の有効チップの中から、検査領域となるチップまたは領域(複数チップ)を指定することにより、検査領域を設定することができる。あるいは、ウェハマップ201上の有効チップの中から、非検査領域となるチップまたは領域(複数チップ)を指定することにより、非検査領域を設定することができる。   Next, an inspection area setting method will be described. FIG. 2 shows an example of a wafer editing panel displayed on the screen of the display unit 8. Although the wafer map 201 is simplified in FIG. 2, in practice, several thousand chips may exist on the wafer. An inspection area can be set by designating a chip or area (multiple chips) to be an inspection area from the effective chips on the wafer map 201. Alternatively, the non-inspection area can be set by designating a chip or area (multiple chips) to be the non-inspection area from the effective chips on the wafer map 201.

保存ボタン202は、作成したレシピを保存するためのボタンである。上書保存ボタン203は、既に作成したレシピを上書きして最新の状態に更新するためのボタンである。終了ボタン204は、ウェハ編集パネル等を閉じてレシピの作成を終了するためのボタンである。   The save button 202 is a button for saving the created recipe. The overwrite save button 203 is a button for overwriting an already created recipe and updating it to the latest state. An end button 204 is a button for closing the wafer editing panel and the like to end the recipe creation.

ウェハスキャンボタン205は、ウェハの画像の取り込みを開始するためのボタンである。ユーザが操作部7を操作し、ウェハスキャンボタン205をクリック等することによって、画像取得部1によるウェハの撮像が開始される。そして、撮像で得られた画像データが画像処理部2によって処理され、ウェハマップ201上のチップとウェハ上のチップが一致しているか否か(ウェハマップ201上のチップが有効チップであるか否か)が判断される。画像処理部2による処理の結果はウェハマップ201に反映される。例えば図2では、ウェハマップ201上のチップ206a,206b,206c,206dは、ウェハ上の対応する位置にチップが存在せず、非検査領域の選択対象(検査領域からの削除対象)となっている。   The wafer scan button 205 is a button for starting the capture of the wafer image. When the user operates the operation unit 7 and clicks the wafer scan button 205, imaging of the wafer by the image acquisition unit 1 is started. Then, the image data obtained by imaging is processed by the image processing unit 2, and whether or not the chip on the wafer map 201 matches the chip on the wafer (whether or not the chip on the wafer map 201 is an effective chip). Is determined. The result of processing by the image processing unit 2 is reflected in the wafer map 201. For example, in FIG. 2, chips 206a, 206b, 206c, and 206d on the wafer map 201 do not exist at corresponding positions on the wafer, and are selected as non-inspection area selection targets (deletions from the inspection area). Yes.

また、メニュー207により、ウェハを撮像する際の各種条件を設定することが可能である。例えば、所定のパターンが形成されたウェハ表面の全チップ(あるいはウェハ表面の全体でもよい)を移動および撮像するのか、それともウェハ表面の周縁部(周辺部)のチップのみを移動および撮像するのかを指定することが可能である。また、ウェハのエッジ部分を回転させつつ撮像する場合に、ウェハの外周からどれくらい内側の範囲でウェハを撮像するのかを示す撮像範囲を設定することも可能である。また、ウェハ表面を対称な4つの領域(各領域を第1象限、第2象限、第3象限、第4象限とする)に分割し、第1象限のみを移動および撮像し、その結果を第2象限、第3象限、第4象限にも対称機能により展開する等の設定を行うことも可能である。   In addition, the menu 207 can set various conditions for imaging a wafer. For example, whether to move and image all the chips on the wafer surface (or the entire wafer surface) on which a predetermined pattern is formed, or whether to move and image only the chips on the periphery (periphery) of the wafer surface It is possible to specify. In addition, when imaging while rotating the edge portion of the wafer, it is also possible to set an imaging range indicating how far the wafer is imaged from the outer periphery of the wafer. Further, the wafer surface is divided into four symmetrical areas (each area is defined as a first quadrant, a second quadrant, a third quadrant, and a fourth quadrant), and only the first quadrant is moved and imaged, and the result is obtained as a first result. It is also possible to perform settings such as expanding to the second quadrant, the third quadrant, and the fourth quadrant with a symmetric function.

ここで、画像取得部1が有するカメラは2次元の撮像素子で構成されており、ウェハを移動させながら、チップ毎に撮像できる位置でステージを停止させて撮像してもよいし、ウェハを移動させながら、予め設定された位置毎に画像を取り込むようにしてもよい。また、2次元の撮像素子の1ラインのみを使用してウェハ上を走査しながら2次元画像を構築するようにしてもよい。この撮像素子の1ラインのみを使用する方法は、ラインの長手方向を径方向とすれば、ウェハを回転させつつエッジ部分を撮像する場合においても有効である。   Here, the camera included in the image acquisition unit 1 is configured by a two-dimensional image sensor, and the stage may be stopped at a position where each wafer can be imaged while moving the wafer, or the wafer may be moved. However, an image may be captured at each preset position. Alternatively, a two-dimensional image may be constructed while scanning the wafer using only one line of the two-dimensional image sensor. This method of using only one line of the image sensor is effective even when the edge portion is imaged while rotating the wafer, provided that the longitudinal direction of the line is the radial direction.

検査領域または非検査領域を設定するため、編集モードの選択が行われる。縦ボタン208は、ウェハマップ201上において、ユーザによって指定されたチップを含み、縦(垂直方向)に一列に並んだ複数のチップを検査領域または非検査領域の選択対象として指定するためのボタンである。横ボタン209は、ウェハマップ201上において、ユーザによって指定されたチップを含み、横(水平方向)に一列に並んだ複数のチップを検査領域または非検査領域の選択対象として指定するためのボタンである。   In order to set an inspection area or a non-inspection area, an edit mode is selected. The vertical button 208 is a button for designating a plurality of chips arranged in a line in the vertical (vertical direction) as a selection target of the inspection area or the non-inspection area, including the chip designated by the user on the wafer map 201. is there. The horizontal button 209 is a button for designating a plurality of chips arranged in a row in the horizontal (horizontal direction) as a selection target of the inspection area or non-inspection area on the wafer map 201. is there.

チップボタン210は、検査領域または非検査領域の選択対象として指定するチップを個別に選択するためのボタンである。ユーザが操作部7を操作し、チップボタン210をクリック等することによって、ウェハマップ201上でクリック等により指定したチップのみを検査領域または非検査領域に設定することができる。   The chip button 210 is a button for individually selecting a chip to be specified as an inspection area or non-inspection area selection target. When the user operates the operation unit 7 and clicks the chip button 210, only the chip designated by clicking on the wafer map 201 can be set as the inspection area or the non-inspection area.

範囲ボタン211は、エディットボックス212で指定された範囲に含まれるチップを検査領域または非検査領域の選択対象として指定するためのボタンである。ユーザが操作部7を操作し、検査領域または非検査領域に設定する範囲を示す数値として、エディットボックス212にa,b(a<b)を入力すると、ウェハマップ201の中心と一致する中心を有する半径aとbの円に挟まれた領域に一部または全体が含まれる複数のチップが検査領域または非検査領域の選択対象として指定される。   The range button 211 is a button for designating a chip included in the range designated in the edit box 212 as a selection target of the inspection area or the non-inspection area. When the user operates the operation unit 7 to input a and b (a <b) into the edit box 212 as numerical values indicating the range to be set in the inspection area or the non-inspection area, the center that coincides with the center of the wafer map 201 is obtained. A plurality of chips that are partially or wholly included in a region sandwiched between circles having radii a and b are designated as selection targets for the inspection region or non-inspection region.

対称ボタン213は、ウェハマップ201上の所定位置を基準にして、ユーザによって指定されたチップと対称な位置にあるチップを検査領域または非検査領域の選択対象として指定するためのボタンである。対称性の条件は、チェックボックス214で指定される。チェックボックス214の「左右」がチェックされると、ウェハマップ201の中心を通る垂直線を基準にして、指定されたチップと線対称(左右対称)な位置にあるチップも検査領域または非検査領域の選択対象として指定される。   The symmetry button 213 is a button for designating a chip at a position symmetrical to the chip designated by the user as a selection target of the inspection area or the non-inspection area with reference to a predetermined position on the wafer map 201. The symmetry condition is specified by a check box 214. When “left / right” in the check box 214 is checked, a chip located in a line-symmetrical (left-right symmetric) position with respect to a designated chip is also inspected or non-inspected with respect to a vertical line passing through the center of the wafer map 201. Specified as the selection target.

また、チェックボックス214の「上下」がチェックされると、ウェハマップ201の中心を通る水平線を基準にして、指定されたチップと線対称(上下対称)な位置にあるチップも検査領域または非検査領域の選択対象として指定される。また、チェックボックス214の「中心」がチェックされると、ウェハマップ201の中心を基準にして、指定されたチップと点対称(中心対称)な位置にあるチップも検査領域または非検査領域の選択対象として指定される。   When “upper and lower” of the check box 214 is checked, a chip that is symmetrical with the specified chip (vertically symmetrical) with respect to a horizontal line passing through the center of the wafer map 201 is also inspected or non-inspected. Specified as an area selection target. When the “center” of the check box 214 is checked, the inspection area or the non-inspection area is also selected for a chip that is point-symmetric (centrally symmetric) with the specified chip with respect to the center of the wafer map 201. Specified as a target.

検査領域または非検査領域の選択対象となるチップが決定されると、編集操作の選択が行われる。テグボタン215は、選択対象となったチップをテスト用のテグダイとして設定するためのボタンである。削除ボタン216は、選択対象となっているチップを検査領域から削除(除外)する(非検査領域に設定する)ためのボタンである。追加ボタン217は、選択対象となっているチップを検査領域に追加する(検査領域に設定する)ためのボタンである。戻すボタン218は、直前の操作を取り消して、その1つ前の操作の直後の状態に画面を戻すためのボタンである。   When a chip to be selected as an inspection area or non-inspection area is determined, an editing operation is selected. The tag button 215 is a button for setting a chip to be selected as a test tag die. The delete button 216 is a button for deleting (excluding) the chip to be selected from the inspection area (setting it as a non-inspection area). The add button 217 is a button for adding a chip to be selected to the inspection area (setting the inspection area). The return button 218 is a button for canceling the previous operation and returning the screen to the state immediately after the previous operation.

チェックボックス219は、連続操作を行うか否かを設定するためのものである。「連続」がチェックされている場合には、選択された編集モードの条件を満たすチップを連続して検査領域または非検査領域に設定することが可能となる。例えば、チェックボックス219の「連続」がチェックされ、縦ボタン208がクリック等された場合、ウェハマップ201上の複数のチップがクリック等されると、各チップを含み、縦一列に並んだチップからなる各領域が検査領域または非検査領域の選択対象として指定される。また、チェックボックス219の「通常」がチェックされている場合には、チップを指定する毎に編集モードの選択を行うことになる。   The check box 219 is for setting whether to perform continuous operation. When “continuous” is checked, chips satisfying the conditions of the selected editing mode can be set continuously in the inspection area or the non-inspection area. For example, when “continuous” in the check box 219 is checked and the vertical button 208 is clicked or the like, when a plurality of chips on the wafer map 201 are clicked or the like, the chips including the respective chips are arranged in a vertical line. Each area is designated as a selection target of the inspection area or the non-inspection area. When “normal” in the check box 219 is checked, the edit mode is selected every time a chip is designated.

次に、図3〜図5を参照し、検査領域の設定時の外観検査装置の動作を説明する。まず、制御部6は、前述したウェハ条件パネルの表示に必要な情報を生成し、表示部8へ出力する。表示部8は、その情報に基づいてウェハ条件パネルを表示する。ユーザが、操作部7を操作することによってウェハ条件を入力(設定)すると、制御部6は、操作部7から出力される信号に基づいて、入力(設定)されたウェハ条件を検出する。上記のようにして、ウェハ条件の入力(設定)が行われる(ステップS101)。   Next, the operation of the appearance inspection apparatus when setting the inspection area will be described with reference to FIGS. First, the control unit 6 generates information necessary for displaying the wafer condition panel described above and outputs the information to the display unit 8. The display unit 8 displays the wafer condition panel based on the information. When the user inputs (sets) a wafer condition by operating the operation unit 7, the control unit 6 detects the input (set) wafer condition based on a signal output from the operation unit 7. As described above, input (setting) of wafer conditions is performed (step S101).

続いて、制御部6は、入力(設定)されたウェハ条件に従ってウェハマップを生成し、ウェハマップの表示に必要な情報を表示部8へ出力する。表示部8は、その情報に基づいてウェハマップを表示する(ステップS102)。このときに表示されたウェハマップ上のチップがデフォルトの検査領域である。続いて、上記と同様にしてウェハ編集パネルが表示される。ユーザが操作部7を操作し、ウェハスキャンボタン205をクリック等することによって、ウェハスキャンが開始され、画像取得部1によるウェハの撮像と、画像処理部2による画像処理とが行われる(ステップS103)。この詳細は後述する。   Subsequently, the control unit 6 generates a wafer map according to the input (set) wafer conditions, and outputs information necessary for displaying the wafer map to the display unit 8. The display unit 8 displays a wafer map based on the information (step S102). The chip on the wafer map displayed at this time is the default inspection area. Subsequently, the wafer editing panel is displayed in the same manner as described above. When the user operates the operation unit 7 and clicks the wafer scan button 205 or the like, wafer scanning is started, and imaging of the wafer by the image acquisition unit 1 and image processing by the image processing unit 2 are performed (step S103). ). Details of this will be described later.

制御部6は、画像処理部2から画像処理結果(有効チップに関する判定結果)の情報を受け取り、ウェハマップ上のチップの中に、有効チップでないチップ(実際のウェハ上に存在しないチップ、または回路パターンが形成されているものの、一部が欠けているため、製品として使用できないチップ)があるか否か判断する。有効チップでないチップがあった場合には、制御部6はウェハマップを編集(修正)する。例えば、制御部6は、有効チップでないチップを色付けするようにウェハマップを編集(修正)し、編集(修正)後のウェハマップを表示するための情報を表示部8へ出力する。表示部8は、その情報に基づいてウェハマップを表示する。ウェハマップ上では、有効チップでないと判定されたチップが削除対象のチップとして表示される(ステップS104)。   The control unit 6 receives information on an image processing result (determination result relating to an effective chip) from the image processing unit 2, and a chip that is not an effective chip (a chip or a circuit that does not exist on an actual wafer or a circuit) is included in the chips on the wafer map. It is determined whether or not there is a chip) in which a pattern is formed but a part is missing and cannot be used as a product. If there is a chip that is not an effective chip, the control unit 6 edits (corrects) the wafer map. For example, the control unit 6 edits (corrects) the wafer map so as to color chips that are not valid chips, and outputs information for displaying the edited (corrected) wafer map to the display unit 8. The display unit 8 displays a wafer map based on the information. On the wafer map, a chip determined not to be an effective chip is displayed as a chip to be deleted (step S104).

図4は、図3のステップS103の詳細を示している。図示せぬカセットからウェハが取り出され、ステージ部4が備えるステージにウェハが搬送される(ステップS201)。続いて、顕微鏡部3が備える顕微鏡の倍率や図示せぬ照明の設定が行われる(ステップS202)。以後の動作は、ウェハの所定のパターンが形成されたウェハ表面の全チップの撮像(全チップ撮像)と、ウェハ表面の周縁部(周辺部)のみの撮像(ウェハ周辺撮像)とで異なる。   FIG. 4 shows details of step S103 of FIG. The wafer is taken out from a cassette (not shown), and the wafer is transferred to the stage included in the stage unit 4 (step S201). Subsequently, the magnification of the microscope provided in the microscope unit 3 and illumination settings (not shown) are set (step S202). Subsequent operations differ between imaging of all the chips on the wafer surface on which a predetermined pattern of the wafer is formed (all-chip imaging) and imaging of only the peripheral part (peripheral part) of the wafer surface (imaging of the wafer periphery).

予め設定された情報に基づいて、全チップ撮像であるのかウェハ周辺撮像であるのかが判断され(ステップS203)、全チップ撮像の場合、機構制御部5の指示によりステージ部4がステージを駆動し、ステージが移動する(ステップS204)。続いて、制御部6は、ステージの移動座標に基づいたウェハ上の観察位置(撮像位置)の座標(絶対座標)とウェハマップ上の座標(チップ座標)との関連付けを行う(ステップS205)。   Based on the preset information, it is determined whether the whole-chip imaging or the wafer peripheral imaging is performed (step S203). In the case of all-chip imaging, the stage unit 4 drives the stage according to an instruction from the mechanism control unit 5. The stage moves (step S204). Subsequently, the control unit 6 associates the coordinates (absolute coordinates) of the observation position (imaging position) on the wafer and the coordinates (chip coordinates) on the wafer map based on the movement coordinates of the stage (step S205).

続いて、画像取得部1は、顕微鏡を通して入射するウェハ表面の光像を撮像し、画像データを生成して制御部6へ出力する。制御部6はその画像データを画像処理部2へ出力する(ステップS206)。続いて、画像処理部2による画像処理と有効チップの判定が行われる(ステップS207)。   Subsequently, the image acquisition unit 1 captures an optical image of the wafer surface incident through the microscope, generates image data, and outputs the image data to the control unit 6. The control unit 6 outputs the image data to the image processing unit 2 (step S206). Subsequently, image processing by the image processing unit 2 and valid chip determination are performed (step S207).

図5および図6はこの詳細を示している。図5では画像処理部2は、輝度に関する所定の閾値(例えば、回路パターンが形成された部分と形成されていない部分とを判別できるよう、事前に実験的に求められた閾値)を基準にして画像データを二値化する処理を行う(ステップS301)。この処理の後の画像データ(輝度データ)は、明るい部分のデータと、暗い部分のデータとから構成されることになる。例えば、明視野照明を行うことにより、パターンが形成されていない部分が明るくなり、パターンが形成されている部分が暗くなる。また、暗視野照明とすれば、パターンが形成されている部分が明るくなり、パターンが形成されていない部分が暗くなる。   5 and 6 show this detail. In FIG. 5, the image processing unit 2 is based on a predetermined threshold value related to luminance (for example, a threshold value experimentally obtained in advance so that a portion where a circuit pattern is formed and a portion where a circuit pattern is not formed can be distinguished). A process of binarizing the image data is performed (step S301). The image data (luminance data) after this processing is composed of data of a bright part and data of a dark part. For example, by performing bright field illumination, a portion where the pattern is not formed becomes bright and a portion where the pattern is formed becomes dark. Moreover, if it is dark field illumination, the part in which the pattern is formed will become bright, and the part in which the pattern is not formed will become dark.

画像処理部2は、ウェハマップ上のチップの配列の情報(配列情報)や、ウェハ上の観察位置の座標とウェハマップ上の座標の対応関係の情報(座標情報)を制御部6から受け取り、ウェハマップ上のチップと対応するチップがウェハ上に存在するか否か判定する(ステップS302)。例えば、二値化された画像データからウェハ上の位置毎にチップの有無に関する第1の情報を生成し、また上記の座標情報に基づいて、画像データの取得位置に対応したウェハマップ上の領域のチップの配列に関する第2の情報を配列情報から抽出し、第1の情報と第2の情報に基づいてチップの有無の判定を行う。   The image processing unit 2 receives information on the arrangement of chips on the wafer map (array information) and information on the correspondence between the coordinates of the observation position on the wafer and the coordinates on the wafer map (coordinate information) from the control unit 6. It is determined whether a chip corresponding to the chip on the wafer map exists on the wafer (step S302). For example, first information on the presence or absence of a chip is generated for each position on the wafer from the binarized image data, and an area on the wafer map corresponding to the acquisition position of the image data based on the coordinate information The second information relating to the arrangement of the chips is extracted from the arrangement information, and the presence / absence of the chip is determined based on the first information and the second information.

図6は、ステップS207の処理について、図5と異なる方法を示している。記憶部9には、所定のパターンが形成されたチップの画像データ(例えば、回路パターンを形成するステッパの露光領域が描かれた、CADによる設計画像データ等)が参照画像データとして予め格納されており、図6の処理の前に制御部6によって参照画像データが記憶部9から読み出されて画像処理部2へ出力されているものとする。画像処理部2は、図4のステップS205で生成された画像データと参照画像データとを比較し、ウェハ上の位置毎にチップの有無に関する第1の情報を生成し、また前述した座標情報に基づいて、画像データの取得位置に対応したウェハマップ上の領域のチップの配列に関する第2の情報を配列情報から抽出する(ステップS401)。続いて、制御部6は、第1の情報と第2の情報に基づいて、ウェハマップ上のチップと対応するチップがウェハ上に存在するか否か判定する(ステップS402)。   FIG. 6 shows a method different from that in FIG. In the storage unit 9, image data of a chip on which a predetermined pattern is formed (for example, design image data by CAD in which an exposure area of a stepper forming a circuit pattern is drawn) is stored as reference image data in advance. It is assumed that the reference image data is read from the storage unit 9 and output to the image processing unit 2 by the control unit 6 before the processing of FIG. The image processing unit 2 compares the image data generated in step S205 of FIG. 4 with the reference image data, generates first information regarding the presence / absence of a chip for each position on the wafer, and adds the above-described coordinate information. Based on this, second information relating to the arrangement of chips in the region on the wafer map corresponding to the image data acquisition position is extracted from the arrangement information (step S401). Subsequently, the control unit 6 determines whether or not a chip corresponding to the chip on the wafer map exists on the wafer based on the first information and the second information (step S402).

参照画像データは、チップ全体のデータではなく、長方形のチップの四隅のみのデータであってもよい。四隅のデータに含まれるパターンと画像データ中のパターンが一致した場合には、ウェハにチップが存在することになる。ウェハにレジストを塗布した後、ウェハの周縁部のレジストを除去することがあり、そのため、露光を行った後ではチップのパターンの一部が欠けてしまうことがある。このような場合、参照画像データとしてチップ全体のデータを用いなくても、参照画像データとしてチップの四隅のデータだけを用いることによって、一部が欠けているチップを無効チップであると判定することができるようになる。   The reference image data may be data of only four corners of a rectangular chip, not data of the entire chip. If the pattern included in the data at the four corners matches the pattern in the image data, a chip exists on the wafer. After the resist is applied to the wafer, the resist on the peripheral edge of the wafer may be removed. Therefore, a part of the chip pattern may be lost after exposure. In such a case, even if the entire chip data is not used as the reference image data, only the data at the four corners of the chip is used as the reference image data, thereby determining that the chip lacking a part is an invalid chip. Will be able to.

上述したステップS204〜S207を繰り返すことによってウェハ上の全てのチップが撮像され、チップの有無の判定が行われる。   By repeating steps S204 to S207 described above, all chips on the wafer are imaged, and the presence / absence of chips is determined.

図4において、ウェハ周辺撮像を行う場合、機構制御部5の指示によりステージ部4がステージを駆動し、ステージが所定量だけ回転する(ステップS208)。このときには、画像取得部1によるウェハ周辺の画像の取り込みが可能となるようにステージが予め移動しており、ウェハの位置が固定されている。続いて、制御部6は、ステージの移動座標に基づいたウェハ上の観察位置(撮像位置)の座標(絶対座標)とウェハマップ上の座標(チップ座標)との関連付けを行う(ステップS209)。   In FIG. 4, when performing wafer periphery imaging, the stage unit 4 drives the stage according to an instruction from the mechanism control unit 5, and the stage rotates by a predetermined amount (step S <b> 208). At this time, the stage is moved in advance so that the image acquisition unit 1 can capture an image around the wafer, and the position of the wafer is fixed. Subsequently, the control unit 6 associates the coordinates (absolute coordinates) of the observation position (imaging position) on the wafer and the coordinates (chip coordinates) on the wafer map based on the stage movement coordinates (step S209).

続いて、画像取得部1は、顕微鏡を通して入射するウェハ表面の光像を撮像し、画像データを生成して制御部6へ出力する。制御部6はその画像データを画像処理部2へ出力する(ステップS210)。また、制御部6は機構制御部5からウェハの回転角度の情報を受け取り、その情報を画像処理部2へ出力する。画像処理部2は、ウェハの回転角度分の補正を画像データに対して行う(ステップS211)。これによって、ウェハが回転していない状態の画像データが生成される。   Subsequently, the image acquisition unit 1 captures an optical image of the wafer surface incident through the microscope, generates image data, and outputs the image data to the control unit 6. The control unit 6 outputs the image data to the image processing unit 2 (step S210). The control unit 6 receives information on the rotation angle of the wafer from the mechanism control unit 5 and outputs the information to the image processing unit 2. The image processing unit 2 performs correction for the rotation angle of the wafer on the image data (step S211). Thereby, image data in a state where the wafer is not rotating is generated.

続いて、画像処理部2による画像処理と有効チップの判定が行われる(ステップS212)。この処理はステップS207の処理と同様である。上記のステップS208〜S211を繰り返すことによって、周縁部(周辺部)を走査しながらウェハが1回転し、チップの有無の判定が行われる。ウェハ周辺撮像を行う場合にウェハを回転させず、顕微鏡がウェハの周縁部(周辺部)を走査するようにステージをXY平面内で移動させてもよい。この場合には、ウェハの回転による画像データの補正を行う必要はない。   Subsequently, image processing by the image processing unit 2 and valid chip determination are performed (step S212). This process is the same as the process of step S207. By repeating the above steps S208 to S211, the wafer rotates once while scanning the peripheral portion (peripheral portion), and the presence / absence of a chip is determined. When performing wafer periphery imaging, the stage may be moved in the XY plane so that the microscope scans the peripheral portion (peripheral portion) of the wafer without rotating the wafer. In this case, it is not necessary to correct the image data by rotating the wafer.

上述した処理によって削除対象となったチップはウェハマップから削除される。すなわち、制御部6は、削除ボタン216がクリック等された場合に、削除対象となっているチップをウェハマップから削除する。ウェハマップの編集が終了すると、ウェハマップ上のチップが検査領域に設定される。検査の開始後、ステージが移動し、検査領域として設定されたウェハ上の領域が顕微鏡により観察されて、検査が行われる。   The chip that has been deleted by the above-described processing is deleted from the wafer map. That is, when the delete button 216 is clicked, the control unit 6 deletes the chip to be deleted from the wafer map. When the editing of the wafer map is completed, the chip on the wafer map is set as the inspection area. After the inspection is started, the stage is moved, and the region on the wafer set as the inspection region is observed with a microscope to perform the inspection.

上述したように、本実施形態によれば、ウェハを撮像して得た画像データが処理され、ウェハマップ上の領域(チップ)と対応するウェハ上の領域(チップ)が存在するか否かが判断され、この判断結果に基づいてウェハマップが編集される。これによって、ウェハマップを効率よく編集することができる。   As described above, according to the present embodiment, image data obtained by imaging a wafer is processed, and whether or not there is an area (chip) on the wafer corresponding to the area (chip) on the wafer map. The wafer map is edited based on the determination result. Thereby, the wafer map can be edited efficiently.

また、本実施形態によれば、ウェハマップの作成および編集に要する時間の短縮により、レシピの作成時間を短縮することができる。外観検査装置でレシピの作成が行われる場合、レシピを作成しながら別のレシピで検査を行うことはできないため、レシピの作成時間は検査時間に影響を与えることになる。上記のようにレシピの作成時間を短縮することができるため、検査時間を短縮することができる。   Further, according to the present embodiment, it is possible to reduce the recipe creation time by shortening the time required for creating and editing the wafer map. When a recipe is created by the appearance inspection apparatus, the recipe creation time affects the inspection time because the recipe cannot be inspected by another recipe while creating the recipe. Since the recipe creation time can be shortened as described above, the inspection time can be shortened.

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、外観検査装置がマクロ検査部とミクロ検査部からなる場合は、マクロ検査部に画像取得部を設けてもよい。また、上記の外観検査装置と異なる他の装置(例えば自動マクロ検査装置等)における検査対象物の撮像により生成された画像データを用いてもよい。   The embodiment of the present invention has been described in detail above with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes design changes and the like without departing from the gist of the present invention. For example, when the appearance inspection apparatus includes a macro inspection unit and a micro inspection unit, an image acquisition unit may be provided in the macro inspection unit. Moreover, you may use the image data produced | generated by imaging of the test subject in other apparatuses (for example, automatic macro inspection apparatus etc.) different from said external appearance inspection apparatus.

本発明の一実施形態による外観検査装置の構成を示すブロック図である。It is a block diagram which shows the structure of the external appearance inspection apparatus by one Embodiment of this invention. 本発明の一実施形態におけるウェハ編集パネルの表示例を示す模式図である。It is a schematic diagram which shows the example of a display of the wafer edit panel in one Embodiment of this invention. 本発明の一実施形態による外観検査装置の検査領域設定時の動作の手順を示すフローチャートである。It is a flowchart which shows the procedure of the operation | movement at the time of the test | inspection area setting of the external appearance inspection apparatus by one Embodiment of this invention. 本発明の一実施形態による外観検査装置の検査領域設定時の動作の手順を示すフローチャートである。It is a flowchart which shows the procedure of the operation | movement at the time of the test | inspection area setting of the external appearance inspection apparatus by one Embodiment of this invention. 本発明の一実施形態による外観検査装置の検査領域設定時の動作の手順を示すフローチャートである。It is a flowchart which shows the procedure of the operation | movement at the time of the test | inspection area setting of the external appearance inspection apparatus by one Embodiment of this invention. 本発明の一実施形態による外観検査装置の検査領域設定時の動作の手順を示すフローチャートである。It is a flowchart which shows the procedure of the operation | movement at the time of the test | inspection area setting of the external appearance inspection apparatus by one Embodiment of this invention.

符号の説明Explanation of symbols

1・・・画像取得部、2・・・画像処理部(画像処理手段)、3・・・顕微鏡部、4・・・ステージ部、5・・・機構制御部、6・・・制御部(マップ生成手段、マップ編集手段)、7・・・操作部、8・・・表示部(表示手段)、9・・・記憶部

DESCRIPTION OF SYMBOLS 1 ... Image acquisition part, 2 ... Image processing part (image processing means), 3 ... Microscope part, 4 ... Stage part, 5 ... Mechanism control part, 6 ... Control part ( Map generating means, map editing means), 7... Operation section, 8... Display section (display means), 9.

Claims (6)

所定のパターンが形成された検査対象物上の複数の領域の位置関係を示すマップを、予め設定された条件に従って生成するマップ生成手段と、
前記マップを表示する表示手段と、
前記検査対象物の撮像により生成された画像データを処理し、前記マップ上の領域と対応する前記検査対象物上の領域が存在するか否かを判断する画像処理手段と、
前記画像処理手段の判断結果に基づいて前記マップを編集するマップ編集手段と、
を備えたことを特徴とする検査用マップ生成装置。
Map generating means for generating a map showing a positional relationship of a plurality of regions on the inspection object on which a predetermined pattern is formed, according to a preset condition;
Display means for displaying the map;
Image processing means for processing image data generated by imaging the inspection object and determining whether or not there is an area on the inspection object corresponding to the area on the map;
Map editing means for editing the map based on the determination result of the image processing means;
An inspection map generation device characterized by comprising:
前記検査対象物の撮像により生成された画像データは、前記所定のパターンが形成された前記検査対象物上の全ての領域の撮像により生成された画像データであることを特徴とする請求項1に記載の検査用マップ生成装置。   The image data generated by imaging the inspection object is image data generated by imaging all areas on the inspection object on which the predetermined pattern is formed. The inspection map generation device described. 前記検査対象物の撮像により生成された画像データは、前記所定のパターンが形成された前記検査対象物上の周縁部の領域のみの撮像により生成された画像データであることを特徴とする請求項1に記載の検査用マップ生成装置。   The image data generated by imaging the inspection object is image data generated by imaging only a peripheral area on the inspection object on which the predetermined pattern is formed. The inspection map generation device according to 1. 前記画像処理手段は、前記検査対象物の撮像により生成された画像データの輝度に基づいて、前記所定のパターンが形成された領域が前記検査対象物上に存在するか否かを判断することを特徴とする請求項1〜請求項3のいずれかに記載の検査用マップ生成装置。   The image processing means determines whether an area where the predetermined pattern is formed exists on the inspection object based on luminance of image data generated by imaging the inspection object. The inspection map generation device according to any one of claims 1 to 3, wherein the inspection map generation device is provided. 前記画像処理手段は、前記検査対象物の撮像により生成された画像データと、予め用意された参照画像データとを比較して、前記所定のパターンが形成された領域が前記検査対象物上に存在するか否かを判断することを特徴とする請求項1〜請求項3のいずれかに記載の検査用マップ生成装置。   The image processing means compares image data generated by imaging the inspection object with reference image data prepared in advance, and an area where the predetermined pattern is formed exists on the inspection object. 4. The inspection map generation apparatus according to claim 1, wherein it is determined whether or not to perform the inspection. 請求項1〜請求項5のいずれかに記載の検査用マップ生成装置を備え、該検査用マップ生成装置によって生成された前記マップに基づいて前記検査対象物上の検査対象領域を観察するための外観検査装置。

An inspection map generation device according to any one of claims 1 to 5, comprising: an inspection map area on the inspection object based on the map generated by the inspection map generation device. Appearance inspection device.

JP2006134786A 2006-05-15 2006-05-15 Inspection map generating device and visual inspection device Withdrawn JP2007304036A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006134786A JP2007304036A (en) 2006-05-15 2006-05-15 Inspection map generating device and visual inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006134786A JP2007304036A (en) 2006-05-15 2006-05-15 Inspection map generating device and visual inspection device

Publications (1)

Publication Number Publication Date
JP2007304036A true JP2007304036A (en) 2007-11-22

Family

ID=38838070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006134786A Withdrawn JP2007304036A (en) 2006-05-15 2006-05-15 Inspection map generating device and visual inspection device

Country Status (1)

Country Link
JP (1) JP2007304036A (en)

Similar Documents

Publication Publication Date Title
JP4629118B2 (en) Defect inspection apparatus and parameter adjustment method used for this defect inspection apparatus.
JP4014379B2 (en) Defect review apparatus and method
JP4616120B2 (en) Image processing apparatus and inspection apparatus
JP2007192743A (en) Image capturing method, inspection method, and its device
JP5018868B2 (en) Sample observation method and apparatus
JP2010117285A (en) Defect inspection device for substrate
KR20080003718A (en) Semiconductor substrate defects correction device
US20090161942A1 (en) Method for inspecting a surface of a wafer with regions of different detection sensitivity
WO2014208193A1 (en) Wafer appearance inspection device
JP2007086534A (en) Image correction device, pattern inspection device, image correction method, and pattern inspection method
JP2009162718A (en) Substrate inspection apparatus and method for setting inspection area
JP2008033306A (en) Defect correcting device
JP2009150718A (en) Inspecting device and inspection program
JP2007304036A (en) Inspection map generating device and visual inspection device
JP4021084B2 (en) Electron microscope and inspection method
JP5466811B2 (en) Substrate inspection apparatus and substrate inspection method
JP2005024565A (en) Apparatus and method for visual inspection of wafer
JP5374225B2 (en) Wafer inspection condition determination method, wafer inspection condition determination system, and wafer inspection system
JP2009150656A (en) Method and device for pattern inspection
JP2010283088A (en) Wafer appearance inspection device
JP2011002280A (en) Flaw inspection method
JP2006308360A (en) Visual inspection apparatus
JP2007127578A (en) Defect inspecting apparatus and method
JP4644065B2 (en) Scanning electron microscope and image display method thereof
JP5039594B2 (en) Review device, inspection area setting support system, and defect image acquisition method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804