JP2007300583A - Dc coupling amplifier circuit - Google Patents
Dc coupling amplifier circuit Download PDFInfo
- Publication number
- JP2007300583A JP2007300583A JP2006129048A JP2006129048A JP2007300583A JP 2007300583 A JP2007300583 A JP 2007300583A JP 2006129048 A JP2006129048 A JP 2006129048A JP 2006129048 A JP2006129048 A JP 2006129048A JP 2007300583 A JP2007300583 A JP 2007300583A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- shift
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 29
- 238000010168 coupling process Methods 0.000 title claims abstract description 29
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 29
- 230000008859 change Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 230000014509 gene expression Effects 0.000 description 8
- 230000004913 activation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、オーディオ向け半導体集積回路(例えば、大規模半導体集積回路、以下「LSI」という。)等に用いられ、異なる電源電圧で動作する直流結合された2つの増幅回路を有する直流結合増幅回路、特に、その2つの増幅回路の動作点調整の技術に関するものである。 The present invention is used in an audio semiconductor integrated circuit (for example, a large-scale semiconductor integrated circuit, hereinafter referred to as “LSI”) and the like, and includes a DC coupled amplifier circuit having two DC coupled amplifier circuits operating at different power supply voltages. In particular, the present invention relates to a technique for adjusting the operating point of the two amplifier circuits.
直流増幅回路は種々の回路等に使用され、この一例が下記の特許文献に記載されている。 The DC amplification circuit is used in various circuits and the like, and an example of this is described in the following patent document.
この特許文献1では、電源電圧や温度の変動に影響されない平衡出力を有する直流増幅回路の技術が記載されている。この直流増幅回路は、例えば、変調器の前段に設けられ、入力信号を増幅し、第1の出力電圧及び第2の出力電圧の電圧差として出力信号を変調器へ出力する直流増幅回路であって、前記入力信号の電圧レベルを電源電圧との間で分圧することにより基準電圧と実質的に等しい電圧レベルにする第1の分圧手段と、前記第1の分圧手段によって分圧された入力信号と前記第2の出力電圧とを入力し、前記第1の出力電圧として出力する第1の演算増幅器(以下「オペアンプ」という。)と、前記第1の分圧手段と実質的に等しい温度特性を有し、前記電源電圧を分圧して前記基準電圧を生成する第2の分圧手段と、前記基準電圧を入力し、前記第2の出力電圧として出力するボルテージホロア構成の第2のオペアンプとにより構成されている。
This
又、第1の電源系で動作する前置増幅回路(以下「プリアンプ」という。)と、第2の電源系で動作する電力増幅回路(以下「パワーアンプ」という。)系とにより構成される増幅器も知られている。この種の増幅器では、通常、両アンプの直流動作点が異なっているため、オーディオ用増幅器等、直流成分を増幅する必要がない場合は、交流結合を用いることが多い。 In addition, a preamplifier circuit (hereinafter referred to as “preamplifier”) that operates in the first power supply system and a power amplifier circuit (hereinafter referred to as “power amplifier”) that operates in the second power supply system are included. Amplifiers are also known. In this type of amplifier, since the DC operating points of the two amplifiers are usually different, AC coupling is often used when there is no need to amplify a DC component, such as an audio amplifier.
しかし、オーディオ帯域のような低周波では、交流結合のためのカップリング容量の値が大きくなるため、LSIに内蔵することはできない。従って、オーディオ向けLSIでは、パッケージの端子数削減や外付け部品数削減のため、直流結合を用いている。 However, at a low frequency such as an audio band, the value of the coupling capacitance for AC coupling becomes large, so it cannot be built in an LSI. Therefore, in audio LSIs, DC coupling is used to reduce the number of package terminals and the number of external components.
図2は、プリアンプとパワーアンプを直流結合した従来の直流結合増幅回路の構成例を示す回路図である。 FIG. 2 is a circuit diagram showing a configuration example of a conventional DC coupling amplifier circuit in which a preamplifier and a power amplifier are DC coupled.
この直流結合増幅回路は、第1の電源電圧Vdd1により動作し、入力電圧Vinを増幅して2つの出力電圧Vim,Vipを出力するプリアンプ10と、第2の電源電圧Vdd2により動作し、その出力電圧Vim,Vipを増幅してスピーカ31に与える2つの出力電圧Vop,Vomを出力するパワーアンプ20とを有している。
The DC coupling amplifier circuit operates with the first power supply voltage Vdd1, operates with the preamplifier 10 that amplifies the input voltage Vin and outputs two output voltages Vim and Vip, and the second power supply voltage Vdd2, and outputs the same. And a power amplifier 20 that amplifies the voltages Vim and Vip and outputs two output voltages Vop and Vom to be supplied to the
プリアンプ10は、抵抗11及びオペアンプ(OP)12により入力電圧Vinを増幅して出力電圧Vimを出力する回路と、抵抗13,15及びオペアンプ14により出力電圧Vimを増幅して出力電圧Vipを出力する回路とにより構成されている。各オペアンプ12,14の+側入力端子には、基準電圧Vcomが印加されている。
The preamplifier 10 amplifies the input voltage Vin by the resistor 11 and the operational amplifier (OP) 12 and outputs the output voltage Vim, and amplifies the output voltage Vim by the
パワーアンプ20は、特許文献1に記載された直流増幅回路と類似する回路構成であり、抵抗21,24、可変抵抗22及びオペアンプ23により出力電圧Vimを増幅して出力電圧Vopを出力する回路と、抵抗25,28、可変抵抗26及びオペアンプ27により出力電圧Vipを増幅して出力電圧Vcomを出力する回路とにより構成されている。各オペアンプ23,27の+側入力端子には、基準電圧Vcomが印加されている。可変抵抗22,26の抵抗値R22,R26は、制御レジスタ30の出力信号により変えられる。
The power amplifier 20 has a circuit configuration similar to the DC amplifier circuit described in
図3は、図2の直流結合増幅回路の動作を示す信号波形図である。
プリアンプ10の直流動作点の基準電圧Vcomと、パワーアンプ20の直流動作点の基準電圧Vodcとしては、信号振幅を大きくとったほうが 信号対雑音比(S/N比)やパワーの点で有利なので、通常、電源電圧Vdd1,Vdd2の1/2付近に設定される。従って、両電源電圧Vdd1,Vdd2が異なる場合、動作レベルをシフトする必要がある。そこで、図2のパワーアンプ20では、オペアンプ23,27を2入力の反転加算回路構成とし、一方の入力端子に信号を入力し、他方の入力端子はグランドに接続することにより、負の基準電圧−Vcomを加算して出力レベルをシフトさせている。シフト量は、可変抵抗22,26の抵抗値R22,R26を変化させることにより調整される。
FIG. 3 is a signal waveform diagram showing the operation of the DC coupling amplifier circuit of FIG.
As the reference voltage Vcom at the DC operating point of the preamplifier 10 and the reference voltage Vodc at the DC operating point of the power amplifier 20, it is advantageous in terms of signal-to-noise ratio (S / N ratio) and power to increase the signal amplitude. Normally, it is set to about ½ of the power supply voltages Vdd1 and Vdd2. Therefore, when the power supply voltages Vdd1 and Vdd2 are different, it is necessary to shift the operation level. Therefore, in the power amplifier 20 of FIG. 2, the
しかしながら、従来の図2の直流結合増幅回路では、次の(a)、(b)のような課題があった。 However, the conventional DC coupling amplifier circuit of FIG. 2 has the following problems (a) and (b).
(a) 図2の回路構成では、パワーアンプ20の直流動作点がプリアンプ10の直流動作点の基準電圧Vcomに依存している。そのため、2つの電源電圧Vdd1,Vdd2に合わせてレベルシフト用の抵抗値R22,R26を変える必要があり、異なる電源電圧Vdd1,Vdd2に対応させる場合は、例えば制御レジスタ30を設け、使用電圧に応じて抵抗切り替えの情報を外部より制御レジスタ30に書き込む必要があり、不利不便であった。
(A) In the circuit configuration of FIG. 2, the DC operating point of the power amplifier 20 depends on the reference voltage Vcom of the DC operating point of the preamplifier 10. For this reason, it is necessary to change the resistance values R22 and R26 for level shift according to the two power supply voltages Vdd1 and Vdd2, and in order to correspond to different power supply voltages Vdd1 and Vdd2, for example, a
(b) パワーアンプ20の電源として電池を使う場合、放電と共に電池電圧が低下してパワーアンプ20の電源電圧Vdd2も変化する。そのため、電池電圧に応じてそのときの最大パワーを得られるようにするためには、レベルシフト用抵抗値R22,R26を電源電圧Vdd2によって変化させる制御(即ち、電源電圧Vdd2を測定して抵抗切り替えを行うという制御)が必要であり、回路構成が複雑化するという課題があった。 (B) When a battery is used as the power source of the power amplifier 20, the battery voltage decreases with the discharge and the power source voltage Vdd2 of the power amplifier 20 also changes. Therefore, in order to obtain the maximum power at that time according to the battery voltage, control for changing the level shift resistance values R22 and R26 according to the power supply voltage Vdd2 (that is, switching the resistance by measuring the power supply voltage Vdd2). There is a problem that the circuit configuration becomes complicated.
請求項1に係る発明の直流結合増幅回路は、第1の電源電圧で動作し、所定の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第1の増幅回路と、第2の電源電圧及び前記直流動作レベルが入力され、前記第2の電源電圧の変化に対応して変化するシフト電圧を発生するシフト電圧発生回路と、前記出力端子に直流結合された第1の入力端子と、前記シフト電圧を入力する第2の入力端子とを有し、前記第2の電源電圧で動作し、前記第1の入力端子から入力される電圧を前記シフト電圧でシフトして増幅する第2の増幅回路とを備え、前記第2の電源電圧により、前記第1の入力端子から入力される電圧のレベルシフト量を変化させるようにしている。 According to a first aspect of the present invention, there is provided a first coupled amplifier circuit that operates with a first power supply voltage, amplifies an input voltage and outputs an output voltage from an output terminal based on a predetermined direct current operating level; A shift voltage generating circuit that receives the second power supply voltage and the DC operation level and generates a shift voltage that changes in response to a change in the second power supply voltage; and a first DC coupled to the output terminal. And a second input terminal for inputting the shift voltage, operates with the second power supply voltage, and shifts the voltage input from the first input terminal with the shift voltage. A second amplifying circuit for amplifying, and a level shift amount of a voltage input from the first input terminal is changed by the second power supply voltage.
請求項2に係る発明の直流結合増幅回路は、第1の電源電圧で動作し、所定の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第1の増幅回路と、第2の電源電圧及び前記直流動作レベルが入力され、前記第2の電源電圧の変化に対応して変化するシフト電流を発生するシフト電流発生回路と、前記出力端子に直流結合された第1の入力端子と、前記シフト電流を入力する第2の入力端子とを有し、前記第2の電源電圧で動作し、前記第1の入力端子から入力される電圧を前記シフト電流でシフトして増幅する第2の増幅回路とを備え、前記第2の電源電圧により、前記第1の入力端子から入力される電圧のレベルシフト量を変化させるようにしている。 According to a second aspect of the present invention, there is provided a first coupled amplifier circuit that operates with a first power supply voltage, amplifies an input voltage and outputs an output voltage from an output terminal based on a predetermined direct current operating level; A shift current generating circuit that receives the second power supply voltage and the DC operating level and generates a shift current that changes in response to a change in the second power supply voltage; and a first DC coupled to the output terminal. And a second input terminal for inputting the shift current, operates with the second power supply voltage, and shifts the voltage input from the first input terminal with the shift current. A second amplifying circuit for amplifying, and a level shift amount of a voltage input from the first input terminal is changed by the second power supply voltage.
請求項3、4に係る発明の直流結合増幅回路は、第1の電源電圧で動作し、第1の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第1の増幅回路と、第2の直流動作レベルと第2の電源電圧に対応する基準レベルとを比較し、この比較結果に基づき、シフト電流を選択して出力するシフト電流選択回路と、前記出力端子に直流結合された第1の入力端子と、前記シフト電流を入力する第2の入力端子とを有し、前記第1の直流動作レベルに基づき、前記第1の入力端子から入力される電圧を前記シフト電流でシフトして増幅し、前記第2の直流動作レベルに対応した電圧を出力する第2の増幅回路とを備え、前記第2の増幅回路の前記第2の直流動作レベルが前記基準レベルを超えるまで、前記シフト電流選択回路から出力される前記シフト電流を単調に変化させるようにしている。 The DC coupling amplifier circuit of the invention according to claims 3 and 4 operates with the first power supply voltage, amplifies the input voltage based on the first DC operation level, and outputs the output voltage from the output terminal. An amplifier circuit, a second DC operating level and a reference level corresponding to the second power supply voltage, and a shift current selection circuit for selecting and outputting a shift current based on the comparison result; and the output terminal A first input terminal that is DC-coupled; and a second input terminal that inputs the shift current; and a voltage input from the first input terminal based on the first DC operation level A second amplifier circuit that amplifies by shifting with a shift current and outputs a voltage corresponding to the second DC operating level, wherein the second DC operating level of the second amplifier circuit is the reference level Until the current exceeds The shift current outputted from the circuit so that is monotonously changed.
請求項1に係る発明によれば、シフト電圧発生回路を設け、第2の電源電圧によりレベルシフト量を変化させるようにしたので、第1の増幅回路の直流動作レベルに対して、第2の増幅回路の直流動作レベルの依存性が少なくなり、第2の電源電圧に対応した最大パワーが出力可能となる。 According to the first aspect of the present invention, since the shift voltage generation circuit is provided and the level shift amount is changed by the second power supply voltage, the second operation voltage is changed with respect to the DC operation level of the first amplifier circuit. The dependency on the DC operation level of the amplifier circuit is reduced, and the maximum power corresponding to the second power supply voltage can be output.
請求項2に係る発明によれば、シフト電流発生回路を設け、第2の電源電圧によりレベルシフト量を変化させるようにしたので、第1の増幅回路の直流動作レベルに対して、第2の増幅回路の直流動作レベルの依存性が少なくなり、第2の電源電圧に対応した最大パワーが出力可能となる。更に、抵抗素子を少なくしてトランジスタにより第2の増幅回路を構成できるので、直流結合増幅回路の形成面積を小さくできる。 According to the second aspect of the present invention, the shift current generating circuit is provided and the level shift amount is changed by the second power supply voltage. The dependency on the DC operation level of the amplifier circuit is reduced, and the maximum power corresponding to the second power supply voltage can be output. Furthermore, since the second amplifier circuit can be configured with transistors by reducing the number of resistance elements, the formation area of the DC coupling amplifier circuit can be reduced.
請求項3、4に係る発明によれば、第2の増幅回路の直流動作レベルが基準レベルを超えるまでシフト電流選択回路から出力されるシフト電流を単調に変化させるようにしたので、第1の増幅回路の直流動作レベルに対して、第2の増幅回路の直流動作レベルの依存性が少なくなり、第2の電源電圧に対応した最大パワーが出力可能となる。更に、調整動作が終わった後は、制御信号によりシフト電流選択回路を非動作状態にすれば、消費電流の増加を短時間の調整時のみに抑えることが可能となる。 According to the third and fourth aspects of the invention, the shift current output from the shift current selection circuit is monotonously changed until the DC operation level of the second amplifier circuit exceeds the reference level. The dependency of the DC operation level of the second amplifier circuit on the DC operation level of the amplifier circuit is reduced, and the maximum power corresponding to the second power supply voltage can be output. Further, after the adjustment operation is completed, if the shift current selection circuit is deactivated by the control signal, an increase in current consumption can be suppressed only during the adjustment in a short time.
直流結合増幅回路は、プリアンプと、この出力側に接続されたパワーアンプと、シフト電圧発生回路とを有している。 The DC coupling amplifier circuit has a preamplifier, a power amplifier connected to the output side, and a shift voltage generation circuit.
前記プルアンプは、第1の電源電圧で動作し、所定の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する。前記シフト電圧発生回路は、第2の電源電圧及び前記直流動作レベルが入力され、前記第2の電源電圧の変化に対応して変化するシフト電圧を発生する。更に、前記パワーアンプは、前記出力端子に直流結合された第1の入力端子と、前記シフト電圧を入力する第2の入力端子とを有し、前記第2の電源電圧で動作し、前記第1の入力端子から入力される電圧を前記シフト電圧でシフトして増幅する。 The pull amplifier operates with a first power supply voltage, amplifies an input voltage based on a predetermined DC operation level, and outputs an output voltage from an output terminal. The shift voltage generation circuit receives a second power supply voltage and the DC operating level, and generates a shift voltage that changes in response to a change in the second power supply voltage. The power amplifier further includes a first input terminal that is DC-coupled to the output terminal, and a second input terminal that inputs the shift voltage, and operates with the second power supply voltage. The voltage input from one input terminal is shifted by the shift voltage and amplified.
(実施例1の構成)
図1は、本発明の実施例1を示す直流結合増幅回路の回路図である。
(Configuration of Example 1)
FIG. 1 is a circuit diagram of a DC coupling amplifier
この直流結合増幅回路は、例えば、従来の図2と同様に、オーディオ向けLSIに搭載されてスピーカ71を駆動する回路であり、第1の増幅回路(例えば、プリアンプ)40と、このプリアンプ40に直流結合された第2の増幅回路(例えば、パワーアンプ)50と、このパワーアンプ50に入力するためのシフト電圧Vsftを発生するシフト電圧発生回路60とを有している。
This DC coupling amplifier circuit is a circuit that is mounted on an audio LSI and drives a
プリアンプ40は、従来の図2と同様に、第1の電源電圧Vdd1により動作し、入力電圧Vinを増幅して2つの出力電圧Vim,Vipを出力する回路であり、入力電圧Vinを入力する入力及び帰還用の抵抗41と、この抵抗41による分圧電圧を−側入力端子に入力するオペアンプ(OP)42とを有している。オペアンプ42は、+側入力端子に基準電圧Vcomが印加され、出力端子が抵抗41の一部を介して−側入力端子に帰還接続され、その出力端子から増幅された出力電圧Vimをパワーアンプ50へ出力する回路である。
The preamplifier 40 is a circuit that operates with the first power supply voltage Vdd1 and amplifies the input voltage Vin to output two output voltages Vim and Vip, as in the conventional FIG. 2, and inputs the input voltage Vin. And a
オペアンプ42の出力端子には、入力抵抗43を介して後段のオペアンプ44の−側入力端子が接続されている。オペアンプ42は、+側入力端子に基準電圧Vcomが印加され、出力端子が帰還抵抗45を介して−側入力端子に帰還接続され、前段の出力電圧Vimを増幅してその出力端子から増幅された出力電圧Vipをパワーアンプ50へ出力する回路である。
The output terminal of the
パワーアンプ50は、2つの電圧入力端子を持つと共に、新たに追加されたシフト電圧発生回路60から与えられるシフト電圧Vsftを加算して、スピーカ71を駆動するための2つの出力電圧Vop,Vomを出力する回路である。
The power amplifier 50 has two voltage input terminals and adds two shift voltages Vsft given from the newly added shift voltage generation circuit 60 to obtain two output voltages Vop and Vom for driving the
このパワーアンプ50は、出力電圧Vimを入力する抵抗値R51の入力抵抗51と、シフト電圧Vsftを入力する抵抗値R52(=RB)の入力抵抗52とを有し、この入力抵抗51,52に、オペアンプ53の−側入力端子が接続されている。オペアンプ53は、+側入力端子に基準電圧Vcomが印加され、出力端子が抵抗値R54(=RB)の帰還抵抗54を介して−側入力端子に接続され、その出力端子から増幅された出力電圧Vopをスピーカ71へ出力する回路である。
The power amplifier 50 includes an
更に、このパワーアンプ50には、出力電圧Vipを入力する抵抗値R55の入力抵抗55と、シフト電圧Vsftを入力する抵抗値R56(=RB)の入力抵抗56とを有し、この入力抵抗55,56に、後段のオペアンプ57の−側入力端子が接続されている。オペアンプ57は、+側入力端子に基準電圧Vcomが印加され、出力端子が抵抗値R58(=RB)の帰還抵抗58を介して−側入力端子に接続され、その出力端子から増幅された出力電圧Vomをスピーカ71へ出力する回路である。
The power amplifier 50 further includes an
シフト電圧発生回路60は、2入力の反転加算回路として動作し、その加算入力端子の一方にパワーアンプ50の第2の電源電圧Vdd2が印加され、他方がグランドに接続され、加算したシフト電圧Vsftをパワーアンプ50へ出力する回路である。このシフト電圧発生回路60は、第2の電源電圧Vdd2を分圧する抵抗値R61(=2*RB)の分圧抵抗61及び抵抗値R62(=2*RB)の分圧抵抗62からなる抵抗分圧回路と、その分圧電圧が−側入力端子に入力されるオペアンプ63と、このオペアンプ63の−側入力端子及び出力端子に接続された抵抗値R64(=RB)の帰還抵抗64とにより構成され、そのオペアンプ63の+側入力端子に基準電圧Vcomが印加されている。
The shift voltage generating circuit 60 operates as a two-input inverting adder circuit, the second power supply voltage Vdd2 of the power amplifier 50 is applied to one of the addition input terminals, the other is connected to the ground, and the added shift voltage Vsft is added. Is output to the power amplifier 50. This shift voltage generating circuit 60 is composed of a resistance divider comprising a
(実施例1の動作)
図1の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ40で増幅され、この増幅された2つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電圧発生回路60から出力されるシフト電圧Vsftにより、パワーアンプ50でシフトされた後に増幅される。この増幅された2つの出力電圧Vop,Vomにより、スピーカ71が駆動される。
(Operation of Example 1)
As the overall operation of the DC coupling amplifier circuit of FIG. 1, the input voltage Vin is amplified by the preamplifier 40, and the two amplified output voltages Vim and Vip are output. The output voltages Vim, Vip are amplified by the power amplifier 50 after being shifted by the shift voltage Vsft output from the shift voltage generation circuit 60. The
次に、パワーアンプ50及びシフト電圧発生回路60の動作を数式を用いて説明する。 先ず、シフト電圧発生回路60から出力されるシフト電圧Vsftは、式(1)で表せる。
Vsft=−R64*{(Vdd2−Vcom)/R61+(−Vcom/R62)}+Vcom (1)
抵抗値の比をR61:R62:R64=2:2:1と設定すると、式(1)は式(2)のようになる。
Vsft=(−1/2)*Vdd2+2*Vcom (2)
一方、パワーアンプ50の出力直流レベルは、Vip=Vim=Vcomより、式(3)で表せる。
Vop=Vcom−(Vsft−Vcom)*(R54/R52) (3)
ここで、抵抗値をR54=R52=RBと設定し、シフト電圧Vsftを式(3)に代入すると、出力電圧Vopは式(4)のようになり、基準電圧Vcomによらず、電源電圧Vdd2の半分になる。同様に、パワーアンプ50の出力電圧Vomも同じ値となる。
Vop=(1/2)*Vdd2 (4)
Next, operations of the power amplifier 50 and the shift voltage generation circuit 60 will be described using mathematical expressions. First, the shift voltage Vsft output from the shift voltage generation circuit 60 can be expressed by Expression (1).
Vsft = −R64 * {(Vdd2−Vcom) / R61 + (− Vcom / R62)} + Vcom (1)
When the ratio of the resistance values is set to R61: R62: R64 = 2: 2: 1, Expression (1) becomes Expression (2).
Vsft = (-1/2) * Vdd2 + 2 * Vcom (2)
On the other hand, the output DC level of the power amplifier 50 can be expressed by Equation (3) from Vip = Vim = Vcom.
Vop = Vcom-(Vsft-Vcom) * (R54 / R52) (3)
Here, when the resistance value is set as R54 = R52 = RB and the shift voltage Vsft is substituted into the equation (3), the output voltage Vop becomes as shown in the equation (4), and the power supply voltage Vdd2 regardless of the reference voltage Vcom. Of half. Similarly, the output voltage Vom of the power amplifier 50 has the same value.
Vop = (1/2) * Vdd2 (4)
(実施例1の効果)
本実施例1によれば、シフト電圧発生回路60を設けたことにより、プリアンプ40おける基準電圧Vcomの直流レベルによらず、パワーアンプ50は電源電圧Vdd2の1/2の点が直流動作点になるため、自動的にパワーアンプ50の電源電圧Vdd2に対応した最大パワーが出力可能となる。
(Effect of Example 1)
According to the first embodiment, the shift voltage generation circuit 60 is provided, so that the power amplifier 50 has a DC operating point at a point half of the power supply voltage Vdd2 regardless of the DC level of the reference voltage Vcom in the preamplifier 40. Therefore, the maximum power corresponding to the power supply voltage Vdd2 of the power amplifier 50 can be automatically output.
(実施例2の構成)
図4は、本発明の実施例2を示す直流結合増幅回路の回路図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
(Configuration of Example 2)
FIG. 4 is a circuit diagram of a DC coupling amplifier
本実施例2の直流結合増幅回路では、実施例1のパワーアンプ50及びシフト電圧発生回路60に代えて、これとは構成の異なるパワーアンプ50Aと、このパワーアンプ50Aの入力側にシフト電流Id2,Id3を流すシフト電流発生回路80とが設けられている。 In the DC coupling amplifier circuit of the second embodiment, instead of the power amplifier 50 and the shift voltage generating circuit 60 of the first embodiment, a power amplifier 50A having a different configuration from this, and a shift current Id2 on the input side of the power amplifier 50A. , Id3 and a shift current generating circuit 80 are provided.
パワーアンプ50Aは、実施例1のパワーアンプ50において、オペアンプ(OP)53,57の入力抵抗52,56を削除し、これに代えて、シフト電流発生回路80により発生されるシフト電流Id3,Id2をオペアンプ53,58の−側入力端子に流す構成になっている。つまり、パワーアンプ50Aの入力は、電圧入力と電流入力となっており、電圧入力としてプリアンプ40の出力電圧Vim,Vipが入力され、電流入力としてシフト電流発生回路60のシフト電流Id3,Id2が入力される構成になっている。
In the power amplifier 50A, the
シフト電流発生回路80は、第2の電源電圧Vdd2を分圧する抵抗値R81(=R0)の分圧抵抗81及び抵抗値R82(=R0)の分圧抵抗82からなる抵抗分圧回路と、その分圧電圧が+側入力端子に入力されるオペアンプ(OP)83とを有している。オペアンプ83の−側入力端子には、基準電圧Vcomが印加され、このオペアンプ83の出力端子に、2出力のカレントミラーとして動作する3つのMOSFET84〜86のゲートが接続されている。
The shift current generating circuit 80 includes a resistance voltage dividing circuit including a
3つのMOSFET84〜86のうち、MOSFET84は、トランジスタサイズ(m)が2であり、電流Id1が流れ込むドレインがオペアンプ83の出力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ83の出力端子に接続されている。MOSFET85は、トランジスタサイズ(m)が1であり、シフト電流Id2が流れ込むドレインがオペアンプ57の−側入力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ83の出力端子に接続されている。更に、MOSFET86は、トランジスタサイズ(m)が1であり、シフト電流Id3が流れ込むドレインがオペアンプ53の−側入力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ83の出力端子に接続されている。
Of the three
(実施例2の動作)
図4の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ40で増幅され、この増幅された2つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電流発生回路80により発生されるシフト電流Id3,Id2により、パワーアンプ50Aでシフトされた後に増幅される。この増幅された2つの出力電圧Vop,Vomにより、スピーカ71が駆動される。
(Operation of Example 2)
As the overall operation of the DC coupling amplifier circuit of FIG. 4, the input voltage Vin is amplified by the preamplifier 40, and the two amplified output voltages Vim and Vip are output. The output voltages Vim, Vip are amplified by the shift current Id3, Id2 generated by the shift current generation circuit 80 after being shifted by the power amplifier 50A. The
次に、パワーアンプ50A及びシフト電流発生回路80の動作を数式を用いて説明する。 Next, operations of the power amplifier 50A and the shift current generating circuit 80 will be described using mathematical expressions.
シフト電流発生回路80のMOSFET84に流れる電流Id1は、オペアンプ83の+側入力端子の電圧が基準電圧Vcomに等しくなるように帰還がかかっているため、式(5)のようになる。
Id1=(Vdd2−Vcom)/R81+(−Vcom )/R82 (5)
ここで、抵抗81,82の抵抗値をR81=R82=R0と設定すると、電流Id1は式(6)で表せる。
Id1=(1/R0)*(Vdd2−2*Vcom ) (6)
2つのMOSFET85,86を流れるシフト電流Id2,Id3 は、電流Id1の1/2 となるよう、MOSFET85と86は同サイズm=1であり、このMOSFET85と86を2つ並列に接続してあるので、シフト電流Id2,Id3は式(7)のようになる。
Id2=Id3=(1/R0)*(Vdd2/2−Vcom ) (7)
このシフト電流Id3,Id2がパワーアンプ50を構成するオペアンプ53,57の−側入力端子に流れ込むようになっているため、パワーアンプ50から出力される出力電圧Vopの直流出力レベルは、式(8)のようになる。
Vop = R54*Id3+Vcom (8)
抵抗54の抵抗値をR54=R0と設定し、シフト電流Id3の式を式(8)に代入すると、出力電圧Vopは式(9)のようになり、出力電圧Vopは基準電圧Vomによらず、電源電圧Vdd2の半分になる。同様に、出力電圧Vomも同じ値となる。
Vop=Vdd2/2 (9)
The current Id1 that flows through the
Id1 = (Vdd2−Vcom) / R81 + (− Vcom) / R82 (5)
Here, when the resistance values of the
Id1 = (1 / R0) * (Vdd2-2 * Vcom) (6)
Since the shift currents Id2 and Id3 flowing through the two MOSFETs 85 and 86 are 1/2 of the current Id1, the MOSFETs 85 and 86 have the same size m = 1, and the two MOSFETs 85 and 86 are connected in parallel. The shift currents Id2 and Id3 are as shown in Expression (7).
Id2 = Id3 = (1 / R0) * (Vdd2 / 2-Vcom) (7)
Since the shift currents Id3 and Id2 flow into the negative input terminals of the
Vop = R54 * Id3 + Vcom (8)
When the resistance value of the
Vop = Vdd2 / 2 (9)
(実施例2の効果)
本実施例2によれば、シフト電流発生回路80を設けたことにより、プリアンプ40における基準電圧Vcomの直流レベルによらず、パワーアンプ50Aは電源電圧Vdd2の1/2の点が直流動作点になる。そのため、自動的にパワーアンプ50Aの電源電圧Vdd2に対応した最大パワーが出力可能となる。更に、構成素子としてMOSFET84〜86を利用し、実施例1に比べて抵抗素子が少なくなるので、多くの製造プロセスではレイアウト面積を小さくできるという利点がある。
(Effect of Example 2)
According to the second embodiment, since the shift current generating circuit 80 is provided, the power amplifier 50A has a DC operating point at a half point of the power supply voltage Vdd2 regardless of the DC level of the reference voltage Vcom in the preamplifier 40. Become. Therefore, the maximum power corresponding to the power supply voltage Vdd2 of the power amplifier 50A can be automatically output. Furthermore, since
(実施例3の構成)
図5は、本発明の実施例3を示す直流結合増幅回路の回路図であり、実施例2を示す図4中の要素と共通の要素には共通の符号が付されている。
(Configuration of Example 3)
FIG. 5 is a circuit diagram of a DC coupling amplifier circuit showing Embodiment 3 of the present invention. Elements common to those in FIG. 4
本実施例3の直流結合増幅回路では、実施例2のシフト電圧発生回路60に代えて、これとは構成の異なるシフト電流選択回路90を設けている。即ち、パワーアンプ50Aの入力は、実施例2と同様に、電圧入力と電流入力となっており、電圧入力としてプリアンプ40の出力電圧Vim,Vipが入力され、電流入力としてシフト電流選択回路90により選択されるシフト電流Ip,Imが入力される構成になっている。 In the DC coupling amplifier circuit of the third embodiment, a shift current selection circuit 90 having a different configuration is provided instead of the shift voltage generation circuit 60 of the second embodiment. That is, the input of the power amplifier 50A is a voltage input and a current input as in the second embodiment. The output voltages Vim and Vip of the preamplifier 40 are input as the voltage input, and the shift current selection circuit 90 as the current input. The selected shift currents Ip and Im are inputted.
シフト電流選択回路90は、パワーアンプ50Aのバッテリ(BTL)出力の平均電圧Vocを求める分圧抵抗91,92からなる抵抗分圧回路と、活性化信号actによりオン状態になるスイッチ93を介して第2の電源電圧Vdd2より比較用の基準電圧Vrefを生成する分圧抵抗94,95からなる抵抗分圧回路と、活性化信号actにより動作して平均電圧Vocと基準電圧Vrefを比較する比較回路であるコンパレータ(COMP)96と、イネーブル信号enにより動作し、所定のタイミングで制御信号である活性化信号actを出力すると共にコンパレータ96の比較結果に基づき選択信号rselを出力する制御ロジック回路97と、選択信号rselにより抵抗値R98,R99が切り替えられてシフト電流Im,Ipを変化させる可変抵抗98,99とにより構成されている。
The shift current selection circuit 90 includes a resistance voltage dividing circuit including
制御ロジック回路97及び可変抵抗98,99により、制御手段が構成されている。可変抵抗98,99は、例えば、複数の抵抗をスイッチ素子により選択することにより、抵抗値R98,R99を変えるような構成になっている。
The
(実施例3の動作)
図5の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ40で増幅され、この増幅された2つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電流選択回路90により選択されるシフト電流Ip,Imにより、パワーアンプ50Aでシフトされた後に増幅される。この増幅された2つの出力電圧Vop,Vomにより、スピーカ71が駆動される。
(Operation of Example 3)
As the overall operation of the DC coupling amplifier circuit of FIG. 5, the input voltage Vin is amplified by the preamplifier 40, and the two amplified output voltages Vim and Vip are output. The output voltages Vim and Vip are amplified by the power amplifier 50A after being shifted by the shift currents Ip and Im selected by the shift current selection circuit 90. The
図6は、図5のシフト電流選択回路90の動作を示す波形図である。
制御ロジック回路97に与えられるイネーブル信号enは、パワーアンプ50Aの動作/非動作を指定する信号であり、例えば、“H”の時にパワーアンプ50Aが動作するものとする。
FIG. 6 is a waveform diagram showing the operation of the shift current selection circuit 90 of FIG.
The enable signal en supplied to the
イネーブル信号enが“H”になると、制御ロジック回路97からの活性化信号actにより、スイッチ93がオン状態になって基準電圧生成用の分圧抵抗94,95が動作状態になると共に、コンパレータ96が動作状態になる。又、制御ロジック回路97から出力される選択信号rselにより、初期値として抵抗98,99の抵抗値R98,R99の最大を選択するようになっているものとする。
When the enable signal en becomes “H”, the switch 93 is turned on by the activation signal act from the
パワーアンプ50Aでのレベルシフト量ΔVは、出力電圧Vop側を例にとると、式(10)で与えられ、抵抗99の抵抗値R99に反比例する。
ΔV=R54*Ip=R54*(Vcom/R99) (10)
但し、R54;抵抗54の抵抗値
Taking the output voltage Vop side as an example, the level shift amount ΔV in the power amplifier 50A is given by Expression (10) and is inversely proportional to the resistance value R99 of the resistor 99.
ΔV = R54 * Ip = R54 * (Vcom / R99) (10)
However, R54: Resistance value of
パワーアンプ50A及びコンパレータ96の動作が安定する時間を待った後、制御ロジック回路97はコンパレータ96の比較結果を調べ、(平均電圧Voc<基準電圧Vref)であれば、選択信号rselを変化させて抵抗値R99を下げることにより、レベルシフト量ΔVを増やす。この動作を(平均電圧Voc>基準電圧Vref)となるまで繰り返す。
After waiting for a time for the operations of the power amplifier 50A and the
(平均電圧Voc>基準電圧Vref)になれば、制御ロジック回路97による調整動作が終了し、選択信号rselはその値を保持し、活性化信号actが“L”となってコンパレータ96が非動作状態になると共に、スイッチ93のオフ状態により基準電圧発生用の分圧抵抗94,95が非動作状態になる。
If (average voltage Voc> reference voltage Vref), the adjustment operation by the
(実施例3の効果)
本実施例3によれば、シフト電流選択回路90を設けたことにより、プリアンプ40における基準電圧Vcomの直流レベルによらず、パワーアンプ50Aは比較用基準電圧Vref付近が直流動作点になるため、基準電圧VrefをVdd2/2近くに設定しておくことにより、自動的にパワーアンプ50Aの電源電圧Vdd2に対応した最大パワーが出力可能となる。更に、調整動作が終わった後は、活性化信号actによりスイッチ93をオフ状態にして、コンパレータ96及び分圧抵抗94,95を非動作状態にすることにより、消費電流の増加を短時間の調整時のみに抑えることが可能となる。
(Effect of Example 3)
According to the third embodiment, since the shift current selection circuit 90 is provided, the power amplifier 50A has a DC operating point near the reference voltage Vref for comparison regardless of the DC level of the reference voltage Vcom in the preamplifier 40. By setting the reference voltage Vref close to Vdd2 / 2, the maximum power corresponding to the power supply voltage Vdd2 of the power amplifier 50A can be automatically output. Further, after the adjustment operation is finished, the switch 93 is turned off by the activation signal act, and the
(変形例)
本発明は、図示の実施例1〜3の構成に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)、(b)のようなものがある。
(Modification)
The present invention is not limited to the configurations of the illustrated first to third embodiments, and various usage forms and modifications are possible. For example, the following forms (a) and (b) are used as the usage form and the modified examples.
(a) 実施例3において、コンパレータ96による比較動作は、パワーアンプ50Aを動作状態とした時に行うようになっているが、これに限定されない。例えば、動作中でも平均電圧Vocは直流レベルであるので、ある時間間隔で調整動作させることにより、長時間、パワーアンプ50Aが継続動作をする場合でも、最適動作点を保持させることが可能である。
(A) In the third embodiment, the comparison operation by the
(b) 本発明の直流結合増幅回路は、オーディオ向けLSIの用途に限定されず、種々の回路等に適用できる。 (B) The DC coupling amplifier circuit of the present invention is not limited to the use of an LSI for audio, but can be applied to various circuits.
40 プリアンプ
50,50A パワーアンプ
60 シフト電圧発生回路
80 シフト電流発生回路
90 シフト電流選択回路
40 Preamplifier 50, 50A Power amplifier 60 Shift voltage generation circuit 80 Shift current generation circuit 90 Shift current selection circuit
Claims (4)
第2の電源電圧及び前記直流動作レベルが入力され、前記第2の電源電圧の変化に対応して変化するシフト電圧を発生するシフト電圧発生回路と、
前記出力端子に直流結合された第1の入力端子と、前記シフト電圧を入力する第2の入力端子とを有し、前記第2の電源電圧で動作し、前記第1の入力端子から入力される電圧を前記シフト電圧でシフトして増幅する第2の増幅回路と、
を有することを特徴とする直流結合増幅回路。 A first amplifier circuit that operates with a first power supply voltage, amplifies an input voltage and outputs an output voltage from an output terminal based on a predetermined DC operation level;
A shift voltage generation circuit that receives a second power supply voltage and the DC operating level and generates a shift voltage that changes in response to a change in the second power supply voltage;
A first input terminal that is DC-coupled to the output terminal; and a second input terminal that inputs the shift voltage, operates at the second power supply voltage, and is input from the first input terminal. A second amplifying circuit for amplifying by shifting the voltage to be shifted by the shift voltage;
A DC coupled amplifier circuit comprising:
第2の電源電圧及び前記直流動作レベルが入力され、前記第2の電源電圧の変化に対応して変化するシフト電流を発生するシフト電流発生回路と、
前記出力端子に直流結合された第1の入力端子と、前記シフト電流を入力する第2の入力端子とを有し、前記第2の電源電圧で動作し、前記第1の入力端子から入力される電圧を前記シフト電流でシフトして増幅する第2の増幅回路と、
を有することを特徴とする直流結合増幅回路。 A first amplifier circuit that operates with a first power supply voltage, amplifies an input voltage and outputs an output voltage from an output terminal based on a predetermined DC operation level;
A shift current generating circuit that receives a second power supply voltage and the DC operating level and generates a shift current that changes in response to a change in the second power supply voltage;
A first input terminal that is DC-coupled to the output terminal; and a second input terminal that inputs the shift current, operates at the second power supply voltage, and is input from the first input terminal. A second amplifying circuit for amplifying the voltage by shifting with the shift current;
A DC coupled amplifier circuit comprising:
第2の直流動作レベルと第2の電源電圧に対応する基準レベルとを比較し、この比較結果に基づき、前記第2の直流動作レベルが前記基準レベルを超えるまで単調に変化するシフト電流を選択して出力するシフト電流選択回路と、
前記出力端子に直流結合された第1の入力端子と、前記シフト電流を入力する第2の入力端子とを有し、前記第1の直流動作レベルに基づき、前記第1の入力端子から入力される電圧を前記シフト電流でシフトして増幅し、前記第2の直流動作レベルに対応した電圧を出力する第2の増幅回路と、
を有することを特徴とする直流結合増幅回路。 A first amplifier circuit that operates with a first power supply voltage, amplifies an input voltage and outputs an output voltage from an output terminal based on a first DC operating level;
The second DC operating level is compared with the reference level corresponding to the second power supply voltage, and a shift current that changes monotonically until the second DC operating level exceeds the reference level is selected based on the comparison result. Shift current selection circuit to output,
A first input terminal that is DC-coupled to the output terminal; and a second input terminal that inputs the shift current, and is input from the first input terminal based on the first DC operating level. A second amplifying circuit that shifts and amplifies the voltage by the shift current and outputs a voltage corresponding to the second DC operating level;
A DC coupled amplifier circuit comprising:
前記第2の直流動作レベルを検出する第1の抵抗分圧回路と、
前記第2の電源電圧から前記基準レベルの電圧を生成する第2の抵抗分圧回路と、
前記第2の直流動作レベルと前記基準レベルとを比較して前記比較結果を出力する比較回路と、
前記比較結果に基づき、前記第2の直流動作レベルが前記基準レベルを超えるまで単調に変化する前記シフト電流を選択して出力する制御手段と、
を有することを特徴とする請求項3記載の直流結合増幅回路。 The shift current selection circuit includes:
A first resistance voltage dividing circuit for detecting the second DC operating level;
A second resistance voltage dividing circuit for generating the reference level voltage from the second power supply voltage;
A comparison circuit that compares the second DC operation level with the reference level and outputs the comparison result;
Control means for selecting and outputting the shift current that monotonously changes until the second DC operating level exceeds the reference level based on the comparison result;
4. The direct current coupling amplifier circuit according to claim 3, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129048A JP4961163B2 (en) | 2006-05-08 | 2006-05-08 | DC coupled amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129048A JP4961163B2 (en) | 2006-05-08 | 2006-05-08 | DC coupled amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007300583A true JP2007300583A (en) | 2007-11-15 |
JP4961163B2 JP4961163B2 (en) | 2012-06-27 |
Family
ID=38769665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006129048A Expired - Fee Related JP4961163B2 (en) | 2006-05-08 | 2006-05-08 | DC coupled amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4961163B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101101585B1 (en) * | 2010-08-27 | 2012-01-02 | 삼성전기주식회사 | Level shift |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5633809A (en) * | 1979-08-21 | 1981-04-04 | Bachorz Guenther | Method of manufacturing eeshaped core plate and iishaped returning path forming plate used for reactor or transformer |
JPS5648111A (en) * | 1979-09-28 | 1981-05-01 | Toshiba Chem Corp | Impedance apparatus |
JPS6268307A (en) * | 1985-09-20 | 1987-03-28 | Matsushita Electric Ind Co Ltd | Amplifier circuit device |
JPS635717A (en) * | 1986-06-26 | 1988-01-11 | オキツモ株式会社 | Heating cooking utensil made of stainless steel |
JPS63274201A (en) * | 1987-05-04 | 1988-11-11 | Rohm Co Ltd | Drive circuit |
JPH02146806A (en) * | 1988-04-27 | 1990-06-06 | Sgs Thomson Microelectron Srl | Bias network for internally commutable integrated amplifier pair from single end configuration to balance configuration or in opposite direction |
JPH09246890A (en) * | 1996-03-08 | 1997-09-19 | Sanyo Electric Co Ltd | Power amplifier |
JP2003514426A (en) * | 1999-11-09 | 2003-04-15 | ザット コーポレーション | Improved floating balanced output circuit |
JP2005020232A (en) * | 2003-06-25 | 2005-01-20 | Renesas Technology Corp | Btl amplifier system |
JP2005064826A (en) * | 2003-08-12 | 2005-03-10 | Rohm Co Ltd | Voice signal output unit |
JP2005218115A (en) * | 2004-01-29 | 2005-08-11 | Samsung Electronics Co Ltd | Instrument and method of nullifying offset voltage of operational amplifier |
-
2006
- 2006-05-08 JP JP2006129048A patent/JP4961163B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5633809A (en) * | 1979-08-21 | 1981-04-04 | Bachorz Guenther | Method of manufacturing eeshaped core plate and iishaped returning path forming plate used for reactor or transformer |
JPS5648111A (en) * | 1979-09-28 | 1981-05-01 | Toshiba Chem Corp | Impedance apparatus |
JPS6268307A (en) * | 1985-09-20 | 1987-03-28 | Matsushita Electric Ind Co Ltd | Amplifier circuit device |
JPS635717A (en) * | 1986-06-26 | 1988-01-11 | オキツモ株式会社 | Heating cooking utensil made of stainless steel |
JPS63274201A (en) * | 1987-05-04 | 1988-11-11 | Rohm Co Ltd | Drive circuit |
JPH02146806A (en) * | 1988-04-27 | 1990-06-06 | Sgs Thomson Microelectron Srl | Bias network for internally commutable integrated amplifier pair from single end configuration to balance configuration or in opposite direction |
JPH09246890A (en) * | 1996-03-08 | 1997-09-19 | Sanyo Electric Co Ltd | Power amplifier |
JP2003514426A (en) * | 1999-11-09 | 2003-04-15 | ザット コーポレーション | Improved floating balanced output circuit |
JP2005020232A (en) * | 2003-06-25 | 2005-01-20 | Renesas Technology Corp | Btl amplifier system |
JP2005064826A (en) * | 2003-08-12 | 2005-03-10 | Rohm Co Ltd | Voice signal output unit |
JP2005218115A (en) * | 2004-01-29 | 2005-08-11 | Samsung Electronics Co Ltd | Instrument and method of nullifying offset voltage of operational amplifier |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101101585B1 (en) * | 2010-08-27 | 2012-01-02 | 삼성전기주식회사 | Level shift |
US8525570B2 (en) | 2010-08-27 | 2013-09-03 | Samsung Electro-Mechanics Co., Ltd. | Level shifter |
Also Published As
Publication number | Publication date |
---|---|
JP4961163B2 (en) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100804643B1 (en) | Voltage regulator, digital amplifier including the same, and method of regulating a voltage | |
US7253685B2 (en) | Class AB amplifier having adjustable quiescent current and output current | |
TW201004132A (en) | Amplifier with gain expansion stage | |
US8031888B2 (en) | Electronic apparatus having audio output units | |
JP2011142173A (en) | Control circuit and laser diode driving circuit | |
US7675330B2 (en) | Low power differential signaling transmitter | |
JP2004248014A (en) | Current source and amplifier | |
JPWO2004010575A1 (en) | Power amplifier device | |
JP2007150534A (en) | Amplifier circuit | |
US7999619B2 (en) | Class AB output stage | |
JP2002204132A (en) | Precision differential switched current source | |
JP4961163B2 (en) | DC coupled amplifier circuit | |
JP2007116569A (en) | Open gain adjustment circuit for operational amplifier | |
JP2010141406A (en) | Differential amplifier circuit | |
TWI252391B (en) | Circuit device with different input/output common mode voltages | |
KR100770744B1 (en) | Method of preventing pop-up noise and digital amplifier including pop-up noise prevention circuit | |
JP2008016927A (en) | Amplifier circuit | |
JP2003152538A (en) | A/d converter | |
JP2005196251A (en) | Constant voltage circuit | |
US6940329B2 (en) | Hysteresis circuit used in comparator | |
JP4549274B2 (en) | Driver output circuit | |
JP2005333736A (en) | Overcurrent preventing circuit | |
JP2008009820A (en) | Voltage regulator | |
JPWO2003028210A1 (en) | Low power variable gain amplifier | |
US6137361A (en) | Low power class A amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4961163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |