JP2007300046A - 半導体評価装置及びそれを用いた評価方法 - Google Patents
半導体評価装置及びそれを用いた評価方法 Download PDFInfo
- Publication number
- JP2007300046A JP2007300046A JP2006129073A JP2006129073A JP2007300046A JP 2007300046 A JP2007300046 A JP 2007300046A JP 2006129073 A JP2006129073 A JP 2006129073A JP 2006129073 A JP2006129073 A JP 2006129073A JP 2007300046 A JP2007300046 A JP 2007300046A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- gate
- transistor
- region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】拡散層とゲート電極との合わせずれ量を電気的に測定し、高精度に且つ迅速に評価できるようにする。
【解決手段】半導体装置のマスクの合わせずれ量を評価する半導体評価装置は、半導体基板に選択的に形成された半導体領域R1と、該半導体領域R1の上にゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部GEx及びY軸方向に配置された第2のゲート部GEyが互いに交差した交差部を有する平面十字型のゲート電極GE1と、第1の半導体領域R1におけるゲート電極GE1の下側部分を除く領域に形成され、ゲート電極GE1によって4つの拡散領域に区画された不純物拡散層D1とを有している。
【選択図】図1
【解決手段】半導体装置のマスクの合わせずれ量を評価する半導体評価装置は、半導体基板に選択的に形成された半導体領域R1と、該半導体領域R1の上にゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部GEx及びY軸方向に配置された第2のゲート部GEyが互いに交差した交差部を有する平面十字型のゲート電極GE1と、第1の半導体領域R1におけるゲート電極GE1の下側部分を除く領域に形成され、ゲート電極GE1によって4つの拡散領域に区画された不純物拡散層D1とを有している。
【選択図】図1
Description
本発明は、半導体装置の製造工程におけるマスクの合わせずれ量を電気的に評価する半導体評価装置及びそれを用いた評価方法に関する。
近年の大規模集積回路(Large Scale Integrated Circuit:LSI)の高性能化及び高集積化に伴ない、半導体基板上に形成される素子のパターン寸法及びライン同士の間隔がますます微細化し且つ狭小化している。これらの微細パターンは、リソグラフィ工程において複数のマスクを用いて半導体基板上に転写される。ところが、複数のマスクを用いることにより、各マスクレイヤ間において、マスクの合わせずれが生じる。合わせずれが規格値よりも大きい場合は、ショート又はオープン不良が発生して製造歩留まりの低下等を引き起こす。また、合わせずれが規格値に収まる場合であっても、トランジスタ特性を変動させる原因となり、回路特性の不良等を引き起こす。特に、スタティックランダムアクセスメモリ(Static Random Access Memory:SRAM)は、各社がコスト競争力を高めるために、1データ当たりのパターン面積(セル面積)を最小化している上に、SRAMセル内のトランジスタ特性がばらつくと特性不良を引き起こすため、マスクの合わせずれ量を正確に把握し、合わせずれによるトランジスタの特性変動に対してマージンを持つ設計をすることが重要である。
従来、マスクの合わせずれの評価は半導体チップの隅部等に配置された平面四角形状等の平面パターンを有する合わせずれ評価パターンを用いて光学的な手法により評価している。この際、従来の手法では、評価コストを抑えるために、通常は全ウエハを評価することなくスポット的に、例えば、1ロットに25枚のウエハを含む場合には、そのうちの最初に処理する1ウエハだけの評価を行なっている。従来の光学的な合わせずれの評価手法は、評価したいマスク工程の直後でしか評価を行なうことができず、該マスク工程を過ぎると後からは評価することができない。従って、例えば不良が多発したウエハの原因の解析を行なう際に、合わせずれによる不良か否かを解析することができない。また、従来の合わせずれの評価パターンは半導体チップの4つの隅部に配置されるため、チップのより内側部分に生じる合わせずれを評価することができない。
これらの光学的な合わせずれ評価手法の課題、すなわち、後追い解析ができない、また半導体チップの任意の位置で評価できないという課題を解決するために、合わせずれ量を電気的に評価する手法がいくつか提案されている。これらは、主に、拡散層とコンタクトとの合わせずれ、ゲート電極とコンタクトとの合わせずれ又は金属配線とヴィアとの合わせずれを評価する手法であり、トランジスタ特性に大きな影響を与える拡散層とゲート電極との合わせずれ量を電気的に評価する手法に関する報告はほとんどなされていない。
拡散層とゲート電極との合わせずれ量を電気的に評価する手法には、例えば、下記の非特許文献1に報告されている。ここでは、測定精度は3σ(σは標準偏差)で6.5nmであり、光学的な手法が3σで3nm程度であることを考えると十分な精度とはいえない。さらに、従来は、縦方向の合わせずれ量と横方向の合わせずれ量とを評価するには、縦方向の合わせずれ評価パターンと横方向の合わせずれ評価パターンとを別々に容易する必要がある。このように、方向によって評価パターンのレイアウトが異なると、評価素子の電気的特性が異なるおそれがあり、1種類の評価パターンで縦方向と横方向とを同時に測定できることが望ましい。
電気的に測定可能な合わせずれ評価パターンは、Test Element Group(TEG)と呼ばれる一連のテスト素子群と共にウエハ上のスクライブレーン等に配置され、不良解析を始め、製造工程のモニタ並びに製造技術及び設計の完成度を向上する目的で用いられる。電気的特性の測定はテスタのスイッチ機能又はオンチップ回路を利用して行なうため、光学的な方法と比べて評価時間が短いという利点もある。
IEEE Trans. on Semiconductor Manufacturing, Vol. 15, p.108-117, (2002) IEEE J. Solid-State Circuits, Vol. 24, p.1433-1440, (1989) Data Reduction and Error Analysis, McGraw-Hill, p.109-110, (2003)
IEEE Trans. on Semiconductor Manufacturing, Vol. 15, p.108-117, (2002) IEEE J. Solid-State Circuits, Vol. 24, p.1433-1440, (1989) Data Reduction and Error Analysis, McGraw-Hill, p.109-110, (2003)
上述したように、拡散層とゲート電極との合わせずれ量を電気的に評価することは半導体装置の歩留まりを向上させる上で重要ではあるものの、前記従来の電気的な評価方法は、測定精度が不十分であったり、縦方向と横方向との合わせずれを同一のパターンで評価することができないという問題がある。
本発明は、前記従来の問題を解決し、その目的は、拡散層とゲート電極との合わせずれ量を電気的に測定し、高精度に且つ迅速に評価できるようにすることにある。
前記の目的を達成するため、本発明は、ゲート電極パターンとして、縦方向と横方向とを同一のパターン、すなわち平面十字型状のゲート電極を用いる構成とする。
具体的に、本発明に係る半導体評価装置は、半導体装置の製造時の露光工程におけるマスクの合わせずれ量を評価する半導体評価装置を対象とし、半導体基板に選択的に形成された第1の半導体領域と、第1の半導体領域の上に第1のゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部及びY軸方向に配置された第2のゲート部が互いに交差した交差部を有する平面十字型の第1のゲート電極と、第1の半導体領域における第1のゲート電極の下側部分を除く領域に形成され、第1のゲート電極によって4つの拡散領域に区画された第1の不純物拡散層とを備えていることを特徴とする。
本発明の半導体評価装置によると、半導体基板に選択的に形成された第1の半導体領域と、該第1の半導体領域の上に形成され、X軸方向に配置された第1のゲート部及びY軸方向に配置された第2のゲート部を有し、第1の半導体領域に形成された第1の不純物拡散層を4つの拡散領域に区画する平面十字型の第1のゲート電極とを備えているため、例えば第1のゲート電極をY軸方向にずらすと、4つの拡散領域のうちY軸方向に隣接する2組のMISFET(Metal Insulator Semiconductor Field Effect Transistor)からなるトランジスタの互いのゲート幅が異なるようになる。このゲート幅が互いに異なる2組のトランジスタの電気的特性の差分と第1のゲート電極のずらし量との相関関係からマスクの合わせずれ量を評価することができる。従って、ウエハ又はチップ上の任意の位置で、縦方向と横方向との合わせずれを同一のパターンで高精度に且つ迅速に評価することができる。
なお、第1の不純物拡散層の平面形状は重要ではなく、平面十字型の第1のゲート電極によって4つのトランジスタが形成されればよい。
さらに、電気的特性の差分は一組の拡散層、十字型ゲート電極内のMISFETに限らず、異なる十字型ゲート電極によって形成されるMISFET間であってもよい。
また、トランジスタの極性は、電子をキャリアとするNチャネル型MISFETでもよく、正孔をキャリアとするPチャネル型MISFETのいずれでもよい。
本発明の半導体評価装置は、半導体領域の外側に形成され、第1の不純物拡散層の各拡散領域とコンタクト及び配線を介してそれぞれ電気的に接続された複数の測定用パッドをさらに備えていることが好ましい。
また、本発明の半導体評価装置において、第1の不純物拡散層の各拡散領域のうち第1のゲート部を挟んで隣接し且つY軸の正方向側の2つの拡散領域は、ソース端子と接続され、第1の不純物拡散層の各拡散領域のうち第1のゲート部を挟んで隣接し且つY軸の負方向側の2つの拡散領域は、ドレイン端子と接続されることが好ましい。
本発明の半導体評価装置において、第1のゲート電極は、交差部の中心位置が第1の半導体領域の中心位置からずれていることが好ましい。
本発明の半導体評価装置は、半導体基板に第1の半導体領域と素子分離領域により絶縁されて形成され、第1の半導体領域と同一の平面形状を有する第2の半導体領域と、第2の半導体領域の上に第2のゲート絶縁膜を介在させて形成され、X軸方向に配置された第3のゲート部及びY軸方向に配置された第4のゲート部が互いに交差した交差部を有し、第1のゲート電極と同一の平面形状を有する平面十字型の第2のゲート電極と、第2の半導体領域における第2のゲート電極の下側部分を除く領域に形成され、第2のゲート電極によって4つの拡散領域に区画されると共に第1の不純物拡散層と同一の導電型を有する第2の不純物拡散層とをさらに備え、第1の不純物拡散層における第1のゲート部を挟んで隣接する4つの拡散領域のうちのX軸の負方向側で且つY軸の正方向側の拡散領域と、第2の不純物拡散層における第3のゲート部を挟んで隣接する4つの拡散領域のうちX軸の負方向側で且つY軸の負方向側の拡散領域とはソース端子と接続され、第1の不純物拡散層における第1のゲート部を挟んで隣接する4つの拡散領域のうちX軸の正方向側で且つY軸の正方向側の拡散領域と、第2の不純物拡散層における第3のゲート部を挟んで隣接する4つの拡散領域のうちX軸の正方向側で且つY軸の負方向側の拡散領域とはドレイン端子と接続されていることが好ましい。
このようにすると、第1の半導体領域及びその上に配置位置がずらされた平面十字型の第1のゲート電極からなる2組のトランジスタの電気的特性を直接に測定すると、2組のトランジスタ間にリーク電流等が生じて電気的特性の精度が低下するおそれがある。本発明においては、第1のゲート電極及び第1の半導体領域と同一の平面形状を有する第2のゲート電極及び第2の半導体領域をさらに備えているため、測定対象とする2組のトランジスタを、例えば第1のゲート電極及び第2のゲート電極を共にY軸の正方向に同量だけずらすと、第1の半導体領域における第1のゲート電極の第2のゲート部を挟むY軸の正方向側の拡散領域からなる1つのトランジスタと、第2の半導体領域における第2のゲート電極の第3のゲート部を挟むY軸の負方向側の拡散領域からなる1つのトランジスタとを測定することにより、第1の半導体領域及び第1のゲート電極からなる2組のトランジスタを測定する場合と等価な測定を、リーク電流等の不具合を生じることなく行なうことできる。
第2のゲート電極及び第2の不純物拡散層を備えている場合に、第1の不純物拡散層における第1のゲート部を挟んで隣接する4つの拡散領域のうちY軸の負方向側の拡散領域と、第2の不純物拡散層における第3のゲート部を挟んで隣接する4つの拡散領域のうちY軸の正方向側の拡散領域とは電気的にフローティング状態とされていることが好ましい。
第2のゲート電極及び第2の不純物拡散層を備えている場合に、第1のゲート電極及び第2のゲート電極は、ぞれぞれの交差部の中心位置が第1の半導体領域及び第2の半導体領域の各中心位置からそれぞれ同一方向に且つ等しい分量だけずれていることが好ましい。
第2のゲート電極及び第2の不純物拡散層を備えている場合に、本発明の半導体評価装置は、半導体領域の外側に形成され、第1の不純物拡散層の各拡散領域及び第2の不純物拡散層の各拡散領域とコンタクト及び配線を介してそれぞれ電気的に接続された論理回路と、論理回路と配線を介してそれぞれ電気的に接続された複数の測定用パッドとをさらに備えていることが好ましい。
本発明に係る第1の評価方法は、半導体装置の製造時の露光工程におけるマスクの合わせずれ量を半導体評価装置を用いて行なう評価方法を対象とし、半導体評価装置は、半導体領域の上にゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部及びY軸方向に配置された第2のゲート部が互いに交差した交差部を有する平面十字型のゲート電極と、半導体領域におけるゲート電極の下側部分を除く領域に形成され、ゲート電極によって4つの拡散領域に区画された不純物拡散層とを備えており、ゲート電極の交差部の中心位置を半導体領域の中心位置から第1のずらし量だけずらす工程(a)と、工程(a)よりも後に、不純物拡散層の4つの拡散領域のうち、第1のゲート部又は第2のゲート部を挟んで対向する2つの拡散領域を含むトランジスタを第1のトランジスタとし、残りの2つの拡散領域を含むトランジスタを第2のトランジスタとし、第1のトランジスタの第1の電気的特性と第2のトランジスタの第2の電気的特性とをそれぞれ測定する工程(b)と、第1の電気的特性と第2の電気的特性との第1の差分を算出する工程(c)と、工程(b)よりも後に、ゲート電極の交差部の中心位置を半導体領域の中心位置から第2のずらし量だけずらす工程(d)と、工程(d)よりも後に、不純物拡散層の4つの拡散領域のうち、第1のゲート部又は第2のゲート部を挟んで対向する2つの拡散領域を含むトランジスタを第3のトランジスタとし、残りの2つの拡散領域を含むトランジスタを第4のトランジスタとし、第3のトランジスタの第3の電気的特性と第4のトランジスタの第4の電気的特性をそれぞれ測定する工程(e)と、第3の電気的特性と第4の電気的特性との第2の差分を算出する工程(f)と、第1の差分及び第1のずらし量と第2の差分及び第2のずらし量とから、マスクの実際の合わせずれ量を求める関係式を導出する工程(g)と、関係式を用いて、マスクの実際の合わせずれ量を求める工程(h)とを備えていることを特徴とする。
第1の評価方法によると、第1のずらし量及び第2のずらし量を設定して少なくとも2回の電気的測定を行ない、測定された電気的特性の差分とずらし量とからマスクの実際の合わせずれ量を求める関係式を導出する。このため、ウエハ又はチップ上の任意の位置において、縦方向と横方向との合わせずれを同一のパターンで高精度に且つ迅速に評価することができる。
本発明に係る第2の評価方法は、半導体装置の製造時の露光工程におけるマスクの合わせずれ量を半導体評価装置を用いて行なう評価方法を対象とし、半導体評価装置は、半導体領域の上にゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部及びY軸方向に配置された第2のゲート部が互いに交差した交差部を有する平面十字型の第1のゲート電極と、半導体領域におけるゲート電極の下側部分を除く領域に形成され、ゲート電極によって4つの拡散領域に区画された不純物拡散層とを備えており、不純物拡散層の4つの拡散領域のうち、第1のゲート部又は第2のゲート部を挟んで対向する2つの拡散領域を含むトランジスタを第1のトランジスタとし、残りの2つの拡散領域を含むトランジスタを第2のトランジスタとし、ゲート電極を所定量だけずらした際の第1のトランジスタの第1の電気的特性と第2のトランジスタの第2の電気的特性との第1の差分をシミュレーションすることにより、マスクの実際の合わせずれ量を求める関係式を導出する工程(a)と、工程(a)よりも後に、不純物拡散層の4つの拡散領域のうち、第1のゲート部又は第2のゲート部を挟んで対向する2つの拡散領域を含むトランジスタを第3のトランジスタとし、残りの2つの拡散領域を含むトランジスタを第4のトランジスタとし、第3のトランジスタの第1の電気的特性と第4のトランジスタの第2の電気的特性をそれぞれ測定する工程(b)と、第1の電気的特性と第2の電気的特性との第2の差分を算出する工程(c)と、第2の差分を関係式に適用することにより、マスクの実際の合わせずれ量を求める工程(d)とを備えていることを特徴とする。
第2の評価方法によると、ゲート電極を所定量だけずらした際の第1のトランジスタの第1の電気的特性と第2のトランジスタの第2の電気的特性との第1の差分をシミュレーションにより、マスクの実際の合わせずれ量を求める関係式をあらかじめ導出するため、その後、少なくとも1回の測定(実測)を行ない、その測定値である第2の差分を関係式に適用するだけで、マスクの実際の合わせずれ量を容易に求めることができる。
本発明に係る半導体評価装置及びそれを用いた評価方法によると、ウエハ上又はチップ上の任意の位置において、半導体装置の活性領域となる半導体領域とゲート電極との合わせずれ量を電気的に高精度に且つ迅速に評価することができるため、不良解析を始め、製造工程のモニタ並びに製造技術及び設計の完成度を向上することができる。
(第1の実施形態)
本発明の第1の実施形態に係る半導体評価装置及びそれを用いた評価方法について図面を参照しながら説明する。
本発明の第1の実施形態に係る半導体評価装置及びそれを用いた評価方法について図面を参照しながら説明する。
図1は本発明の第1の実施形態に係る半導体評価装置の平面構成を示している。図1に示すように、第1の実施形態に係る半導体評価装置は、例えばシリコン(Si)からなる半導体基板(図示せず)の上部に選択的に形成された素子分離領域10に囲まれてなり、半導体基板であって活性領域となる平面四角形状の半導体領域R1と、該半導体領域R1の上にゲート絶縁膜(図示せず)を介在させて形成され、X軸方向に配置された第1のゲート部GEx及びY軸方向に配置された第2のゲート部GEyが互いに交差した交差部を有する平面十字型のゲート電極GE1と、半導体領域R1におけるゲート電極GE1の下側部分を除く領域(ゲート電極GE1の側方に位置する領域)に形成され、ソース・ドレイン領域となる4つの拡散領域からなる不純物拡散層D1とを有している。なお、半導体領域R1の平面形状は必ずしも四角形に限定する必要はない。
図1においては、4つのMISFETが形成される。例えば、第1のゲート部GExに対してY軸の正方向側のMISFETのゲート幅及びゲート長は、(Wl1,Lg1)であり、第1のゲート部GExに対してY軸の負方向側のMISFETのゲート幅及びゲート長は、(Wl2,Lg1)である。また、第2のゲート部GEyに対してX軸の正方向側のMISFETのゲート幅及びゲート長は、(Wt2,Lg2)であり、第2のゲート部GEyに対してX軸の負方向側のMISFETのゲート幅及びゲート長は、(Wt1,Lg2)である。
ゲート電極GE1は、互いに交差する第1のゲート部GEx及び第2のゲート部GEyの各端部にゲートコンタクトGC1が形成されており、図示しない金属配線を介して金属パッドと接続されている。測定時には、外部の測定装置から金属パッド及び金属配線を介して各ゲートコンタクトGC1にゲート電圧が印加される。なお、ゲートコンタクトGC1は、第1のゲート部GEx及び第2のゲート部GEyのうちのいずれか一方のみに設けてもよい。
ソース・ドレイン領域となる各不純物拡散層D1には、各拡散領域ごとにコンタクトDC1、DC2、DC3、DC4が形成されており、各コンタクトDC1〜DC4は金属配線により金属パッドMP1、MP2、MP3、MP4にそれぞれ接続されている。各金属パッドMP1〜MP4にはソース電圧若しくはドレイン電圧が印加されるか、又は電気的に接続されないフローティング状態とされる。
第1の実施形態においては、図1に示すようなゲートパターンを有する半導体評価装置に対して、ゲート電極GE1を半導体領域R1の中心位置からX軸方向、Y軸方向又はこれらを合成した斜め方向にΔWをn通り(但し、nは2以上の整数)にずらしたn個の半導体評価装置を用意する。例えば、Y軸方向にΔW=−70nm〜70nmまでの10nmごとにゲート電極GE1をずらした15パターンを用意する。このとき、W=Wl1+Wl2とすると、各パターンのトランジスタサイズ(ゲート幅,ゲート長)は、(W/2+ΔW,Lg1)、(W/2−ΔW,Lg1)、(Wt2,Lg2)及び(Wt1,Lg2)となる。
以下、前記のようなゲート電極GE1が15通りにずれたパターンを有する複数の半導体評価装置を用いた評価方法を図2のフローチャートを参照しながら説明する。
まず、図2に示す工程ST01に示すように、Y軸方向の合わせずれ量を評価する場合は、第1のゲート部GExを挟んで対向する2つのトランジスタ、すなわちトランジスタサイズが(W/2+ΔW,Lg1)及び(W/2−ΔW,Lg1)の第1のトランジスタ及び第2のトランジスタを測定する。ここで、トランジスタサイズが(W/2+ΔW,Lg1)の第1のトランジスタを測定する場合は、金属パッドMP1をソース端子(又はドレイン端子)と接続し、金属パッドMP2をドレイン端子(又はソース端子)と接続する。このとき、金属パッドMP4は金属パッドMP1と同電位とするか又はフローティングとし、金属パッドMP3は金属パッドMP2と同電位とするか又はフローティングとする。また、トランジスタサイズが(W/2−ΔW,Lg1)の第2のトランジスタを測定する場合も第1のトランジスタと同様に接続する。
このときの各トランジスタのドレイン飽和電流は、式(1)及び(2)で表わされる。
Idsat(W/2+ΔW)=idsat・W/2+idsat・ΔW+δ …(1) Idsat(W/2−ΔW)=idsat・W/2−idsat・ΔW+δ’…(2)
ここで、左辺はゲート幅Wの関数であり、idsatは単位ゲート幅当たりのドレイン飽和電流を表わし、δ,δ’は、半導体領域R1におけるゲート電極GE1の交差部の下側の領域を流れる微小電流を表わす。
ここで、左辺はゲート幅Wの関数であり、idsatは単位ゲート幅当たりのドレイン飽和電流を表わし、δ,δ’は、半導体領域R1におけるゲート電極GE1の交差部の下側の領域を流れる微小電流を表わす。
次に、工程ST02に示すように、ΔWに関するドレイン飽和電流の感度を上げるため、式(1)及び(2)のドレイン飽和電流の差分を取ると、式(3)となる。
ΔIdsat(ΔW)=Idsat(W/2+ΔW)−Idsat(W/2−ΔW)
≒2idsat・ΔW …(3)
ここで、微小電流の差分δ−δ’は0と近似した。
≒2idsat・ΔW …(3)
ここで、微小電流の差分δ−δ’は0と近似した。
次に、工程ST03及び図3に示すように、15通りのずらし量ΔWとドレイン飽和電流の差分ΔIdsatとをプロットする。
式(3)から、マスクの合わせずれ量が0であるならば、ΔW=0のときΔIdsat=0となるはずである。しかしながら、実際の製造プロセスにはマスクの合わせずれ、すなわち、素子分離領域10に囲まれた活性領域となる半導体領域R1の設計パターンを有する一のマスクと、ゲート電極GE1の設計パターンを有する他のマスクとの位置合わせを行なう際に合わせずれが生じてしまうため、図3に示すように、ΔIdsatとΔWとがなす実測値である直線1は原点を通過しない。この原点からのずれ、すなわちΔIdsatとΔWとがなす直線のΔW軸の切片が合わせずれ量となる。ここで、図3に示す破線2は、ΔIdsatとΔWとの関係の設計値を表わしている。
第1の実施形態においては、トランジスタの電気的特性にドレイン飽和電流Idsatを用いているが、トランジスタの電気的特性はドレイン飽和電流に限定する必要はなく、線形領域のドレイン電流やその他の電気的特性を用いても、合わせずれの評価を行なうことができる。
次に、工程ST04に示すように、ゲート電極GE1のずらし量ΔWとドレイン飽和電流の差分ΔIdsatとの関係から、ずらし方向(図1のY軸方向)の切片(図3のX切片)を算出する。
ΔIdsat=A・ΔW+B(但し、A,Bは定数)の関係があるとすると、マスクの合わせずれ量Xは、式(4)から求めることができる。
合わせずれ量X=−B/A …(4)
次に、工程ST05に示すように、図3のX切片をマスクの合わせずれ量とする。
次に、工程ST05に示すように、図3のX切片をマスクの合わせずれ量とする。
このように、第1の実施形態においては、平面十字型のゲート電極GE1を半導体領域R1の中心位置からのずれ量を互いに異ならせた複数の評価用パターンを用意することにより、1つのゲート電極GE1のずれ量と4つのMISFETの電気的特性の差分との相関関係から、マスクの合わせずれ量を評価することができる。
その上、ゲート電極GE1に平面十字型のゲートパターンを用いていることにより、X軸方向及びY軸方向のマスクの合わせずれ量を同時に評価することがでりきる。
以下、マスクの合わせずれ量Xの測定精度を見積もる。不純物ゆらぎによる各ΔIdsatのばらつきを示す標準偏差σΔIdsatは、式(5)で表わされる。
σIdsat=√2・P/√(Lg・W) …(5)
ここで、Pは飽和電流のPelgrom係数(例えば、非特許文献2を参照。)である。
ここで、Pは飽和電流のPelgrom係数(例えば、非特許文献2を参照。)である。
回帰直線ΔIdsat=A・ΔW+BにおけるΔW方向の切片の標準偏差σxは、式(6)となる。
σx2=σA2/B2+A2・σB2/B4 …式(6)
ここで、σA,σBはそれぞれ傾きA及び切片Bの標準偏差であり、式(7)、(8)及び(9)で表わせる(例えば、非特許文献3を参照。)。
ここで、σA,σBはそれぞれ傾きA及び切片Bの標準偏差であり、式(7)、(8)及び(9)で表わせる(例えば、非特許文献3を参照。)。
σA=σΔIdsat・√(Σx2/Δ) …(7)
σB=σΔIdsat・√(N/Δ) …(8)
Δ=N・Σx2−(Σx)2 …(9)
ここで、Nは回帰直線を求める際に用いたデータの組数(ΔW,ΔIdsat)である。上記の式を用いると、例えばW/Lg=1/0.7μmのトランジスタを用いた場合、3σで3nmの測定精度を実現することができる。
σB=σΔIdsat・√(N/Δ) …(8)
Δ=N・Σx2−(Σx)2 …(9)
ここで、Nは回帰直線を求める際に用いたデータの組数(ΔW,ΔIdsat)である。上記の式を用いると、例えばW/Lg=1/0.7μmのトランジスタを用いた場合、3σで3nmの測定精度を実現することができる。
なお、第1の実施形態においては、データの組数Nを15としたが、これに限られない。例えば、データの組数Nは2以上であればよく、より好ましくは3以上であればよい。
前述した非特許文献1には、W/Lg=0.8/2.4μmのトランジスタを用い、3σで6.5nmと報告されている。その上、不純物ゆらぎによるドレイン飽和電流Idsatのばらつきを考慮していないため、報告されている値以上に誤差が大きいことが予想される。さらに、非特許文献1の評価方法では、縦(Y軸)方向の評価パターンと横(X軸)方向の評価パターンとのパターン形状が異なっているため、応力又は光近接効果等の影響によって縦方向の評価パターンと横方向の評価パターンとの電気的特性が異なるおそれがある。
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
以下、本発明の第2の実施形態について図面を参照しながら説明する。
図4は本発明の第2の実施形態に係る半導体評価装置を用いた評価方法のフローを表わしている。
まず、図4に示す工程ST10において、図5に示す実際(仕上がり時)のずれ量Xとドレイン飽和電流の差分ΔIdsatとの関係(直線3)を導出する。
第2の実施形態においては、実際のずれ量Xとドレイン飽和電流の差分ΔIdsatとの関係を表(テーブル)形式又は関数として導出する。具体的には、図1に示す半導体評価装置において、ゲート幅(例えばWl1)を変化させたトランジスタに対して、公知のTEG又はデバイスシミュレーション装置若しくは回路シミュレーション装置を用いて、ドレイン飽和電流の差分ΔIdsatを求める。
次に、図4に示す工程ST11において、図1に示した半導体評価装置を設計値通りに形成し、形成された4つのトランジスタのうちの対向する1対のトランジスタのドレイン飽和電流を第1の実施形態と同様の方法で測定する。
次に、工程ST12において、測定した1対のトランジスタのドレイン飽和電流の差分ΔIdsatを求める。
次に、工程ST13において、あらかじめ導出した図5に示す関数、すなわちシミュレーション等により得られたマスクのずれ量Xとドレイン飽和電流の差分ΔIdsatとの関係(直線3)と、実測のドレイン飽和電流の差分ΔIdsatの値とから、マスクの合わせずれ量を求めることができる。
このように、第2の実施形態によると、例えば、電気的特性の一例として1対のトランジスタのマスクのずれ量とドレイン飽和電流の差分との関係をシミュレーション等によりあらかじめ算出しておき、その後は、少なくとも1回の実測を行なうことにより、ゲート電極GE1のマスクのずれ量を容易に評価することができる。
その上、第2の実施形態においては、半導体評価装置におけるMISFETを構成するゲート電極GE1に平面十字型のゲートパターンを用いているため、X軸方向及びY軸方向のマスクの合わせずれを同時に評価することができる。
なお、第2の実施形態においては、評価方法は第1の実施形態と比べて容易とはなるものの、評価の精度は第1の実施形態の方が優れる。
(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
以下、本発明の第3の実施形態について図面を参照しながら説明する。
図6は本発明の第3の実施形態に係る半導体評価装置の接続形態を示している。図6において、図1に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。図6の回路図に示すように、第3の実施形態においては、図1に示す半導体評価装置を、複数個例えば半導体基板上に行列状に形成し、各半導体評価装置は、第1のデコーダ回路21を介してドレイン端子Dに接続され、第2のデコーダ回路22を介してゲート端子Gに接続されている。
より具体的には、部分拡大図に示す第1の半導体評価装置31及び第2の半導体評価装置32において、各ゲートコンタクトGC1は第2のデコーダ回路22を介してゲート端子Gとそれぞれ接続されている。
第1の半導体評価装置31における不純物拡散層D1上のコンタクトDC1と、第2の半導体評価装置32における不純物拡散層D1上のコンタクトDC4とは第1のデコーダ回路21を介してドレイン端子Dとそれぞれ接続されている。
第1の半導体評価装置31における不純物拡散層D1上のコンタクトDC2と、第2の半導体評価装置32における不純物拡散層D1上のコンタクトDC3とはソース端子Sとそれぞれ接続されている。
ここで、第1の実施形態に係る評価方法を用いる場合には、複数のデータの組数(ΔW,ΔIdsat)を得るための、第1の半導体評価装置31と第2の半導体評価装置32とに対する互いのゲート電極GE1のずらし量は同一の値に設定する。
このようにすると、第1の半導体評価装置31の1つのMISFET及び第2の半導体評価装置32の1つのMISFETを用いて、第1の半導体評価装置31に含まれる1対のMISFETを測定する場合と等価な測定を、リーク電流等の不具合を生じることなく行なうことできる。
さらに、第1のデコーダ回路21及び第2のデコーダ回路22のように、半導体基板上に集積化された、いわゆるオンチップ論理回路を用いることにより、複数の半導体評価装置の集積密度の向上と測定時間の短縮とを実現することができる。
また、同一のパターンを有する複数の半導体評価装置を形成して、各MISFETの電気的特性を平均化することにより、測定のばらつきを低減して、マスクずれ量の評価の精度をさらに向上することができる。
本発明に係る半導体評価装置及びそれぞれを用いた評価方法は、ウエハ(チップ)上の任意の位置において、トランジスタの活性領域とゲート電極との合わせずれ量を電気的に高精度に且つ迅速に評価でき、半導体装置の製造工程におけるマスクの合わせずれ量を電気的に評価する半導体評価装置等に有用である。
10 素子分離領域
R1 半導体領域
D1 不純物拡散層(拡散領域)
GE1 ゲート電極
GEx 第1のゲート部
GEy 第2のゲート部
GC1 ゲートコンタクト
DC1 コンタクト
DC2 コンタクト
DC3 コンタクト
DC4 コンタクト
MP1 金属パッド
MP2 金属パッド
MP3 金属パッド
MP4 金属パッド
21 第1のデコーダ回路
22 第2のでコーダ回路
31 第1の半導体評価装置
32 第2の半導体評価装置
R1 半導体領域
D1 不純物拡散層(拡散領域)
GE1 ゲート電極
GEx 第1のゲート部
GEy 第2のゲート部
GC1 ゲートコンタクト
DC1 コンタクト
DC2 コンタクト
DC3 コンタクト
DC4 コンタクト
MP1 金属パッド
MP2 金属パッド
MP3 金属パッド
MP4 金属パッド
21 第1のデコーダ回路
22 第2のでコーダ回路
31 第1の半導体評価装置
32 第2の半導体評価装置
Claims (10)
- 半導体装置の製造時の露光工程におけるマスクの合わせずれ量を評価する半導体評価装置であって、
半導体基板に選択的に形成された第1の半導体領域と、
前記第1の半導体領域の上に第1のゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部及びY軸方向に配置された第2のゲート部が互いに交差した交差部を有する平面十字型の第1のゲート電極と、
前記第1の半導体領域における前記第1のゲート電極の下側部分を除く領域に形成され、前記第1のゲート電極によって4つの拡散領域に区画された第1の不純物拡散層とを備えていることを特徴とする半導体評価装置。 - 前記第1の半導体領域の外側に形成され、前記第1の不純物拡散層の各拡散領域とコンタクト及び配線を介してそれぞれ電気的に接続された複数の測定用パッドをさらに備えていることを特徴とする請求項1に記載の半導体評価装置。
- 前記第1の不純物拡散層の各拡散領域のうち前記第1のゲート部を挟んで隣接し且つY軸の正方向側の2つの拡散領域は、ソース端子と接続され、
前記第1の不純物拡散層の各拡散領域のうち前記第1のゲート部を挟んで隣接し且つY軸の負方向側の2つの拡散領域は、ドレイン端子と接続されることを特徴とする請求項1又は2に記載の半導体評価装置。 - 前記第1のゲート電極は、前記交差部の中心位置が前記第1の半導体領域の中心位置からずれていることを特徴とする請求項1〜3のいずれか1項に記載の半導体評価装置。
- 前記半導体基板に前記第1の半導体領域と素子分離領域により絶縁されて形成され、前記第1の半導体領域と同一の平面形状を有する第2の半導体領域と、
前記第2の半導体領域の上に第2のゲート絶縁膜を介在させて形成され、X軸方向に配置された第3のゲート部及びY軸方向に配置された第4のゲート部が互いに交差した交差部を有し、前記第1のゲート電極と同一の平面形状を有する平面十字型の第2のゲート電極と、
前記第2の半導体領域における前記第2のゲート電極の下側部分を除く領域に形成され、前記第2のゲート電極によって4つの拡散領域に区画されると共に前記第1の不純物拡散層と同一の導電型を有する第2の不純物拡散層とをさらに備え、
前記第1の不純物拡散層における前記第1のゲート部を挟んで隣接する4つの拡散領域のうちのX軸の負方向側で且つY軸の正方向側の拡散領域と、前記第2の不純物拡散層における前記第3のゲート部を挟んで隣接する4つの拡散領域のうちX軸の負方向側で且つY軸の負方向側の拡散領域とはソース端子と接続され、
前記第1の不純物拡散層における前記第1のゲート部を挟んで隣接する4つの拡散領域のうちX軸の正方向側で且つY軸の正方向側の拡散領域と、前記第2の不純物拡散層における前記第3のゲート部を挟んで隣接する4つの拡散領域のうちX軸の正方向側で且つY軸の負方向側の拡散領域とはドレイン端子と接続されていることを特徴とする請求項1に記載の半導体評価装置。 - 前記第1の不純物拡散層における前記第1のゲート部を挟んで隣接する4つの拡散領域のうちY軸の負方向側の拡散領域と、前記第2の不純物拡散層における前記第3のゲート部を挟んで隣接する4つの拡散領域のうちY軸の正方向側の拡散領域とは電気的にフローティング状態とされていることを特徴とする請求項5に記載の半導体評価装置。
- 前記第1のゲート電極及び前記第2のゲート電極は、ぞれぞれの交差部の中心位置が前記第1の半導体領域及び前記第2の半導体領域の各中心位置からそれぞれ同一方向に且つ等しい分量だけずれていることを特徴とする請求項5又は6に記載の半導体評価装置。
- 前記半導体領域の外側に形成され、前記第1の不純物拡散層の各拡散領域及び前記第2の不純物拡散層の各拡散領域とコンタクト及び配線を介してそれぞれ電気的に接続された論理回路と、
前記論理回路と配線を介してそれぞれ電気的に接続された複数の測定用パッドとをさらに備えていることを特徴とする請求項5〜7のいずれか1項に記載の半導体評価装置。 - 半導体装置の製造時の露光工程におけるマスクの合わせずれ量を半導体評価装置を用いて行なう評価方法であって、
前記半導体評価装置は、半導体領域の上にゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部及びY軸方向に配置された第2のゲート部が互いに交差した交差部を有する平面十字型のゲート電極と、前記半導体領域における前記ゲート電極の下側部分を除く領域に形成され、前記ゲート電極によって4つの拡散領域に区画された不純物拡散層とを備えており、
前記ゲート電極の交差部の中心位置を前記半導体領域の中心位置から第1のずらし量だけずらす工程(a)と、
前記工程(a)よりも後に、前記不純物拡散層の4つの拡散領域のうち、前記第1のゲート部又は前記第2のゲート部を挟んで対向する2つの拡散領域を含むトランジスタを第1のトランジスタとし、残りの2つの拡散領域を含むトランジスタを第2のトランジスタとし、前記第1のトランジスタの第1の電気的特性と前記第2のトランジスタの第2の電気的特性とをそれぞれ測定する工程(b)と、
前記第1の電気的特性と前記第2の電気的特性との第1の差分を算出する工程(c)と、
前記工程(b)よりも後に、前記ゲート電極の交差部の中心位置を前記半導体領域の中心位置から第2のずらし量だけずらす工程(d)と、
前記工程(d)よりも後に、前記不純物拡散層の4つの拡散領域のうち、前記第1のゲート部又は前記第2のゲート部を挟んで対向する2つの拡散領域を含むトランジスタを第3のトランジスタとし、残りの2つの拡散領域を含むトランジスタを第4のトランジスタとし、前記第3のトランジスタの第3の電気的特性と前記第4のトランジスタの第4の電気的特性をそれぞれ測定する工程(e)と、
前記第3の電気的特性と前記第4の電気的特性との第2の差分を算出する工程(f)と、
前記第1の差分及び第1のずらし量と前記第2の差分及び第2のずらし量とから、前記マスクの実際の合わせずれ量を求める関係式を導出する工程(g)と、
前記関係式を用いて、前記マスクの実際の合わせずれ量を求める工程(h)とを備えていることを特徴とする評価方法。 - 半導体装置の製造時の露光工程におけるマスクの合わせずれ量を半導体評価装置を用いて行なう評価方法であって、
前記半導体評価装置は、半導体領域の上にゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部及びY軸方向に配置された第2のゲート部が互いに交差した交差部を有する平面十字型の第1のゲート電極と、前記半導体領域における前記ゲート電極の下側部分を除く領域に形成され、前記ゲート電極によって4つの拡散領域に区画された不純物拡散層とを備えており、
前記不純物拡散層の4つの拡散領域のうち、前記第1のゲート部又は前記第2のゲート部を挟んで対向する2つの拡散領域を含むトランジスタを第1のトランジスタとし、残りの2つの拡散領域を含むトランジスタを第2のトランジスタとし、前記ゲート電極を所定量だけずらした際の前記第1のトランジスタの第1の電気的特性と前記第2のトランジスタの第2の電気的特性との第1の差分をシミュレーションすることにより、前記マスクの実際の合わせずれ量を求める関係式を導出する工程(a)と、
前記工程(a)よりも後に、前記不純物拡散層の4つの拡散領域のうち、前記第1のゲート部又は前記第2のゲート部を挟んで対向する2つの拡散領域を含むトランジスタを第3のトランジスタとし、残りの2つの拡散領域を含むトランジスタを第4のトランジスタとし、前記第3のトランジスタの第1の電気的特性と前記第4のトランジスタの第2の電気的特性をそれぞれ測定する工程(b)と、
前記第1の電気的特性と前記第2の電気的特性との第2の差分を算出する工程(c)と、
前記第2の差分を前記関係式に適用することにより、前記マスクの実際の合わせずれ量を求める工程(d)とを備えていることを特徴とする評価方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129073A JP2007300046A (ja) | 2006-05-08 | 2006-05-08 | 半導体評価装置及びそれを用いた評価方法 |
US11/653,328 US20070257258A1 (en) | 2006-05-08 | 2007-01-16 | Semiconductor evaluation device and evaluation method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129073A JP2007300046A (ja) | 2006-05-08 | 2006-05-08 | 半導体評価装置及びそれを用いた評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007300046A true JP2007300046A (ja) | 2007-11-15 |
Family
ID=38660403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006129073A Pending JP2007300046A (ja) | 2006-05-08 | 2006-05-08 | 半導体評価装置及びそれを用いた評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070257258A1 (ja) |
JP (1) | JP2007300046A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11393731B2 (en) * | 2020-09-01 | 2022-07-19 | Nanya Technology Corporation | Semiconductor structure |
US12020993B2 (en) * | 2021-03-11 | 2024-06-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Test structure and testing method thereof |
-
2006
- 2006-05-08 JP JP2006129073A patent/JP2007300046A/ja active Pending
-
2007
- 2007-01-16 US US11/653,328 patent/US20070257258A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070257258A1 (en) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8664968B2 (en) | On-die parametric test modules for in-line monitoring of context dependent effects | |
US6185706B1 (en) | Performance monitoring circuitry for integrated circuits | |
JP4343892B2 (ja) | 半導体集積回路のレイアウト解析方法及びレイアウト解析装置 | |
US8754412B2 (en) | Intra die variation monitor using through-silicon via | |
TWI468964B (zh) | 製作電性正確的積體電路的方法 | |
JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
US9024407B2 (en) | Monitoring testkey used in semiconductor fabrication | |
JPS582453B2 (ja) | ダイキボハンドウタイシユウセキカイロソウチ | |
JP2007328289A (ja) | レチクル,半導体チップ,及び半導体装置の製造方法 | |
US8409882B2 (en) | Differential FET structures for electrical monitoring of overlay | |
TW202046376A (zh) | 半導體裝置、製造半導體裝置的方法以及積體電路的佈局 | |
US7932105B1 (en) | Systems and methods for detecting and monitoring nickel-silicide process and induced failures | |
JP2007300046A (ja) | 半導体評価装置及びそれを用いた評価方法 | |
US8674355B2 (en) | Integrated circuit test units with integrated physical and electrical test regions | |
US7590507B2 (en) | Structure and method for monitoring variation within an active region of a semiconductor device using scaling | |
JP5087928B2 (ja) | 半導体装置の歩留まり算出方法及びコンピュータプログラム | |
KR100390826B1 (ko) | 반도체 소자의 성능 검증용 테스트 패턴 | |
US9506965B2 (en) | Alternately arranged overlay marks having asymmetric spacing and measurement thereof | |
US10804170B2 (en) | Device/health of line (HOL) aware eBeam based overlay (EBO OVL) structure | |
JP3940591B2 (ja) | 半導体装置の電気特性のシミュレーション方法 | |
KR20080049372A (ko) | 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃 | |
CN213660352U (zh) | 一种sdb工艺的测试结构 | |
KR100591132B1 (ko) | 반도체 공정 마진 확인용 패턴 | |
JP2006344635A (ja) | 評価用半導体装置 | |
JP4633447B2 (ja) | 半導体装置及び半導体装置の製造方法 |