JP2007299850A - Semiconductor device, method for manufacturing the same, electronic device and method for manufacturing the same - Google Patents
Semiconductor device, method for manufacturing the same, electronic device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2007299850A JP2007299850A JP2006125217A JP2006125217A JP2007299850A JP 2007299850 A JP2007299850 A JP 2007299850A JP 2006125217 A JP2006125217 A JP 2006125217A JP 2006125217 A JP2006125217 A JP 2006125217A JP 2007299850 A JP2007299850 A JP 2007299850A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- semiconductor device
- manufacturing
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、半導体装置の製造方法等に関するものであり、特に、半導体装置の配線の形成方法に関するものである。 The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a wiring of a semiconductor device.
半導体装置は、半導体膜、絶縁膜および導電性膜の積層構造を有している。中でも、素子の微細化に伴い、配線等の導電性膜の微細化、例えば、細幅化および薄膜化の要求が大きくなっている。 The semiconductor device has a stacked structure of a semiconductor film, an insulating film, and a conductive film. In particular, with the miniaturization of elements, there is an increasing demand for miniaturization of conductive films such as wiring, for example, narrowing and thinning.
一方、ガラス基板上に、薄膜トランジスタ(TFT: thin film transistor)のような半導体素子を形成し、表示装置(液晶装置、有機エレクトロルミネッセンス装置)の表示部や駆動部を構成する場合、液体材料を用いて各構成部位(TFT自身や配線)を形成する技術の開発がなされている。 On the other hand, when a semiconductor element such as a thin film transistor (TFT) is formed on a glass substrate to form a display unit or a driving unit of a display device (a liquid crystal device or an organic electroluminescence device), a liquid material is used. Technology for forming each component (TFT itself and wiring) has been developed.
例えば、下記特許文献1(特開2005−12181号公報)には、細い線状のパターンを、精度よく安定して形成するため、基板(P)上にバンク(B)を形成する工程と、バンク(B)によって区画された領域(A)に、機能液(L)を配置する工程とを有するパターン形成方法が開示されている。なお、括弧内は、当該公報中の符号番号である。
本発明者は、半導体装置の研究・開発に従事しており、TFT等の半導体素子を有する回路等の形成に際し、追って詳細に説明するように導電性材料液(機能液)を液滴吐出方式により吐出し、配線を形成する方法を検討している。 The present inventor is engaged in research and development of semiconductor devices. When forming a circuit having a semiconductor element such as a TFT, a conductive material liquid (functional liquid) is ejected by a droplet discharge method as will be described in detail later. We are studying a method of forming a wiring by discharging by the above method.
このような配線を形成する際には、配線形成予定領域の両側にバンクとよばれる突起部を形成し、このバンク間に導電性材料液を吐出し、熱処理(乾燥、焼成)することにより配線を形成する。 When such wiring is formed, protrusions called banks are formed on both sides of the wiring formation scheduled region, and a conductive material liquid is discharged between the banks, followed by heat treatment (drying and firing). Form.
しかしながら、バンクを形成する下層の膜に凹凸がある場合、追って詳細に説明するように、下層の凹凸により配線膜厚にばらつきが生じるといった問題がある。これは、導電性材料液特有の問題である。この配線膜厚のばらつきを低減するため、導電性材料液の濃度を高くし、所定の膜厚を確保する対策も考えられるが、導電性材料液には、有機溶媒中に金属微粒子を分散媒などと共に混合した液があり、金属微粒子の濃度を高くすることに限界がある。さらに、導電性材料液を熱処理(乾燥、焼結)する際、金属微粒子の粒成長、溶媒や分散媒などの揮発により配線中にボイドが発生し易い。かかるボイドが膜厚のばらつきをさらに助長する場合がある。 However, when the underlying film forming the bank has irregularities, there is a problem that the wiring film thickness varies due to the underlying irregularities, as will be described in detail later. This is a problem peculiar to the conductive material liquid. In order to reduce the variation in the wiring film thickness, a measure to increase the concentration of the conductive material liquid and secure a predetermined film thickness is conceivable. However, in the conductive material liquid, metal fine particles are dispersed in an organic solvent. There is a limit to increasing the concentration of metal fine particles. Further, when the conductive material liquid is heat-treated (drying and sintering), voids are likely to be generated in the wiring due to the growth of metal fine particles and volatilization of a solvent, a dispersion medium, or the like. Such voids may further promote film thickness variations.
このように配線膜厚にばらつきが生じると、断線や当初は接続状態であっても、動作を繰り返すうちにエレクトロマグレーション(EM)が生じ、発熱や使用時の断線の問題が生じる。さらに、配線の微細化により、配線の幅が細くなり、また、その膜厚が薄膜化する場合、これらの問題は益々大きくなる。 As described above, when the wiring film thickness varies, even if it is disconnected or initially connected, electromagration (EM) occurs while the operation is repeated, and heat generation and disconnection problems occur during use. Furthermore, these problems become more serious when the width of the wiring becomes narrower due to the miniaturization of the wiring and the film thickness becomes thinner.
本発明は、配線の信頼性を向上させることを目的とする。特に、配線の微細化に対応し得る配線の形成方法を提供することを目的とする。また、本発明は、配線の信頼性を向上させることで、半導体装置や電子機器の特性を向上させることを目的とする。 An object of this invention is to improve the reliability of wiring. In particular, an object of the present invention is to provide a method of forming a wiring that can cope with the miniaturization of the wiring. Another object of the present invention is to improve the characteristics of semiconductor devices and electronic devices by improving the reliability of wiring.
(1)本発明の半導体装置の製造方法は、(a)基板上に絶縁膜を形成する工程と、(b)上記絶縁膜を選択的に除去し、第1幅を有し、第1深さの第1溝と、上記第1溝の略中央部に位置し、第2幅を有し、第2深さの第2溝とを形成する工程と、(c)上記第2溝に、導電性材料液を注入する工程と、(d)上記導電性材料液に処理を施し、上記第2溝内に導電性膜を形成する工程と、を有することを特徴とする。 (1) A method of manufacturing a semiconductor device of the present invention includes (a) a step of forming an insulating film on a substrate, (b) selectively removing the insulating film, having a first width, and a first depth. A step of forming a first groove and a second groove having a second width and a second depth located at a substantially central portion of the first groove, and (c) the second groove, A step of injecting a conductive material solution; and (d) a step of processing the conductive material solution to form a conductive film in the second groove.
かかる方法によれば、第2溝の底部が、その下層の凹凸の影響を受けないので、第2溝中に形成される導電性膜の膜厚の均一性を向上させることができる。また、第2溝の第2幅および第2深さによって導電性膜の幅および膜厚が規定されるため、配線(導電性膜)等の微細化に寄与することができる。また、EM耐性(EM特性)を向上させる等、配線の信頼性の向上を図ることができる。 According to such a method, since the bottom of the second groove is not affected by the unevenness of the lower layer, the uniformity of the film thickness of the conductive film formed in the second groove can be improved. Further, since the width and thickness of the conductive film are defined by the second width and the second depth of the second groove, it is possible to contribute to miniaturization of the wiring (conductive film) and the like. In addition, it is possible to improve the reliability of the wiring, such as improving the EM resistance (EM characteristics).
より好ましくは、上記第2溝は、第1端と第2端を有し、上記第2溝の底面は、上記第1端から上記第2端方向に傾斜している。かかる方法により、導電性材料液を第2端方向に導入することができ、また、第1端から第2端にかけての導電性膜の膜厚の均一性を向上させることができる。 More preferably, the second groove has a first end and a second end, and a bottom surface of the second groove is inclined from the first end toward the second end. By this method, the conductive material liquid can be introduced in the second end direction, and the uniformity of the film thickness of the conductive film from the first end to the second end can be improved.
例えば、上記半導体装置の製造方法は、さらに、(e)上記導電性膜上を含む上記第1溝に他の導電性材料液を注入し、処理を施すことにより、上記第1溝内に他の導電性膜を形成する工程を有する。かかる方法により、導電性膜の積層構造を有する配線を形成することができる。また、この配線の膜厚の均一性を向上させることができ、また、EM耐性を向上させる等、配線の信頼性の向上を図ることができる。 For example, the method for manufacturing the semiconductor device further includes: (e) injecting another conductive material liquid into the first groove including the conductive film, and performing a treatment, thereby providing another in the first groove. Forming a conductive film. By such a method, a wiring having a laminated structure of conductive films can be formed. Further, the uniformity of the film thickness of the wiring can be improved, and the reliability of the wiring can be improved, for example, the EM resistance can be improved.
例えば、上記第1端には、上記第1幅より広い液溜め部が配置され、上記(c)工程は、上記液溜め部に上記導電性材料液を吐出した後、上記第2溝に上記導電性材料液を導入する工程である。かかる方法によれば、液溜め部から第2溝に導電性材料液を導入することができる。 For example, a liquid reservoir wider than the first width is disposed at the first end. In the step (c), the conductive material liquid is discharged to the liquid reservoir, and then the second groove is This is a step of introducing a conductive material liquid. According to this method, the conductive material liquid can be introduced from the liquid reservoir to the second groove.
例えば、上記導電性材料液の注入は、インクジェット法により上記導電性材料液の液滴を滴下させることにより行われる。かかる方法によれば、第2溝に導電性材料液を注入することができる。 For example, the conductive material liquid is injected by dropping a droplet of the conductive material liquid by an ink jet method. According to this method, the conductive material liquid can be injected into the second groove.
例えば、上記液溜め部への上記導電性材料液の吐出は、インクジェット法により上記導電性材料液の液滴を滴下させることにより行われ、上記第2幅は、上記液滴の液滴径より小さく、上記液溜め部の幅は、上記液滴の液滴径より大きい。かかる方法によれば、液滴径より小さい幅の導電性膜を形成することができる。 For example, the discharge of the conductive material liquid into the liquid reservoir is performed by dropping a droplet of the conductive material liquid by an inkjet method, and the second width is smaller than the droplet diameter of the droplet. The width of the liquid reservoir is smaller than the droplet diameter of the droplet. According to such a method, a conductive film having a width smaller than the droplet diameter can be formed.
より好ましくは、上記絶縁膜は感光性材料からなる。かかる方法によれば、第1溝および第2溝を露光量を調整することで、短工程で容易に形成することができる。 More preferably, the insulating film is made of a photosensitive material. According to this method, the first groove and the second groove can be easily formed in a short process by adjusting the exposure amount.
例えば、上記導電性材料液は、導電性微粒子および分散媒を含有し、上記(d)工程は、上記導電性材料液に熱処理を施すことにより行われる。かかる方法により導電性微粒子が焼結した導電性膜を形成することができる。 For example, the conductive material liquid contains conductive fine particles and a dispersion medium, and the step (d) is performed by subjecting the conductive material liquid to a heat treatment. By such a method, a conductive film in which conductive fine particles are sintered can be formed.
例えば、上記導電性材料液は、触媒を含有し、上記(d)工程は、上記導電性膜をメッキ法により成長させることにより行われる。かかる方法により、メッキ(無電界メッキ)成長した導電性膜を形成することができる。 For example, the conductive material liquid contains a catalyst, and the step (d) is performed by growing the conductive film by a plating method. By this method, a conductive film grown by plating (electroless plating) can be formed.
(2)本発明の電子機器の製造方法は、半導体装置を有する電子機器の製造方法であって、上記半導体装置の製造方法を有する。ここで「電子機器」とは、本発明にかかる半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定はないが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付ファックス装置、デジタルカメラのファインダ、携帯型TV、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイなどが含まれる。また、「電気光学装置」とは、本発明にかかる半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を抑制するものの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(electroluminescence)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等がある。 (2) A method for manufacturing an electronic device according to the present invention is a method for manufacturing an electronic device having a semiconductor device, and includes the method for manufacturing the semiconductor device. Here, the “electronic device” refers to a general device having a certain function provided with the semiconductor device according to the present invention, and includes, for example, an electro-optical device and a memory. Although there is no particular limitation on the configuration, for example, an IC card, a mobile phone, a video camera, a personal computer, a head-mounted display, a rear-type or front-type projector, a fax machine with a display function, a digital camera finder, a portable TV, Examples include PDAs, electronic notebooks, electronic bulletin boards, and advertising displays. The term “electro-optical device” means a general device including an electro-optical element that includes a semiconductor device according to the present invention and that emits light by an electrical action or changes the state of light from the outside. Both those that emit light and those that suppress the passage of light from the outside are included. For example, as an electro-optical element, a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL (electroluminescence) element, and an electron emitting element that emits light by applying electrons generated by applying an electric field to a light emitting plate Active matrix display devices.
(3)本発明の半導体装置は、(a)基板上に形成された絶縁膜と、(b)上記絶縁膜中に形成された溝部であって、第1幅を有し、第1深さの第1溝と、上記第1溝の略中央部に位置し、第2幅を有し、第2深さの第2溝とを有する溝部と、(c)上記溝部のうち、上記第2溝内に形成された導電性膜と、(d)上記導電性膜上を含む上記第1溝内に形成された膜と、を有する。 (3) A semiconductor device according to the present invention includes (a) an insulating film formed on a substrate, and (b) a groove formed in the insulating film, having a first width and a first depth. A first groove, a groove having a second width and a second groove having a second depth, and (c) the second of the grooves. A conductive film formed in the groove; and (d) a film formed in the first groove including on the conductive film.
かかる方法によれば、第2溝の底部が、その下層の凹凸の影響を受けないので、第2溝中に形成される導電性膜の膜厚の均一性を向上させることができる。また、第2溝の第2幅および第2深さによって導電性膜の幅および膜厚が規定されるため、配線(導電性膜)等の微細化に寄与することができる。また、EM耐性を向上させる等、配線の信頼性の向上を図ることができる。 According to such a method, since the bottom of the second groove is not affected by the unevenness of the lower layer, the uniformity of the film thickness of the conductive film formed in the second groove can be improved. Further, since the width and thickness of the conductive film are defined by the second width and the second depth of the second groove, it is possible to contribute to miniaturization of the wiring (conductive film) and the like. Further, it is possible to improve the reliability of the wiring, such as improving the EM resistance.
例えば、上記膜は、他の導電性膜である。かかる構成により、溝内部に導電性膜の積層構造を有する配線を配置することができる。また、この配線の膜厚の均一性を向上させることができ、また、EM耐性を向上させる等、配線の信頼性の向上を図ることができる。 For example, the film is another conductive film. With this configuration, a wiring having a laminated structure of conductive films can be disposed inside the groove. Further, the uniformity of the film thickness of the wiring can be improved, and the reliability of the wiring can be improved, for example, the EM resistance can be improved.
例えば、上記膜は、他の絶縁膜である。かかる構成により、導電性膜とその上層の導電性膜との絶縁を図ることができる。 For example, the film is another insulating film. With this configuration, it is possible to insulate the conductive film from the upper conductive film.
(4)本発明の電子機器は、半導体装置を有する電子機器であって、上記半導体装置を有する。 (4) An electronic apparatus according to the present invention is an electronic apparatus having a semiconductor device, and includes the semiconductor device.
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
<実施の形態1>
図1〜図6および図9は、本実施の形態の配線の製造方法を示す要部平面図、工程断面図もしくは斜視図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same or related code | symbol is attached | subjected to what has the same function, and the repeated description is abbreviate | omitted.
<
1 to 6 and FIG. 9 are plan views, cross-sectional views, or perspective views of main parts showing a method of manufacturing a wiring according to the present embodiment.
図1(A)に示すように、配線3a、3b、3cが形成されたガラス基板(基板、石英基板、透明基板、絶縁性基板)1を準備する。これらの配線3a、3b、3cは、導電性膜よりなり、例えば、その膜厚が異なっている。また、これらの配線3a、3b、3cの上部には、層間絶縁膜5が形成されている。この層間絶縁膜5は、例えば、酸化シリコン膜よりなり、例えば、TEOS(tetra ethyl ortho silicate、テトラエトキシシラン)および酸素ガスなどを原料ガスとして、例えばプラズマCVD(chemical vapor deposition、化学気相成長)法を用いて形成する。なお、SOG(spin on glass)材料を回転塗布した後、熱処理を施すことにより形成してもよい。この層間絶縁膜5の表面は、配線3a、3b、3cに起因する凹凸を有している。
As shown in FIG. 1A, a glass substrate (substrate, quartz substrate, transparent substrate, insulating substrate) 1 on which
次いで、図1(B)に示すように、感光性を有する絶縁膜としてフォトレジストを回転塗布し、層間絶縁膜5上にフォトレジスト膜7を形成する。次いで、当該フォトレジスト膜7を露光、現像(フォトリソグラフィー)することにより、フォトレジスト膜7の表面に溝(配線溝)9を形成する。この溝9の形状について、図2(A)、図3(A)〜(C)および図4を参照しながら説明する。なお、図3(A)〜(C)は、それぞれ図2(A)のII−II’、III−III’、IV−IV’部の断面に対応する。また、図2(B)は、図2(A)のI−I’部の断面に対応する。また、図4は、溝9の斜視図である。
Next, as shown in FIG. 1B, a photoresist is spin-coated as an insulating film having photosensitivity, and a
図示するように、溝9は、配線3a等と直交する方向に延在し、幅W1、深さ(高さ、側壁高さ)D1の第1溝9Aと、幅W2(W2>W1)を有し、深さD2の第2溝9Bとからなる。言い換えれば、溝9は、幅W2を有し、深さD2の第2溝9Bの略中央部に、幅W1(<W2)を有し、深さD1の第1溝9Aが配置された構成を有する。また、言い換えれば、溝9は、幅W2の中央部(幅W1)において、その深さがさらに深く(D1+D2)となっている。また、言い換えれば、溝9は、その側壁が2段の階段形状となっている。なお、ここでは、「溝(凹部、窪み)」と言うが、その両側の突起を指して「バンク」ということもある。
As illustrated, the
このような形状の溝の形成装置としては、走査・逐次描画型のデジタル露光装置がある。この装置は、マスクを用いず、デジタルデータを直接入力し、DMD(デジタル マイクロミラー デバイス)にて描画を行う。当該装置によれば、露光量を調整することで、深い溝、浅い溝などを随意に形成することができる。従って、露光量を調整することにより一度の露光(描画)で溝9(第1溝9Aおよび第2溝9B)を形成することも可能である。例えば、幅W2の領域に少ない露光量にて露光させ、その後幅W1の領域を多い露光量にて露光させる。その後一括で現像することにより、溝9を形成させる。
As such a groove forming apparatus, there is a scanning / sequential drawing type digital exposure apparatus. This apparatus directly inputs digital data without using a mask, and performs drawing with a DMD (digital micromirror device). According to this apparatus, a deep groove, a shallow groove, etc. can be arbitrarily formed by adjusting the exposure amount. Therefore, it is possible to form the grooves 9 (the
また、幅W2(W2<W1)の領域を露光し、現像することにより深さD2の第2溝9Bを形成した後、その中央部の幅W1の領域を露光し、現像することにより深さD1の第1溝9Aを形成してもよい。また、例えば、幅W2中であって幅W1を除く領域(幅W1の両側)に対応する位置に、露光量を低減させる半透過性のマスクを配置し、当該領域の露光量を低減することで、溝9Bを浅くすることができる。
Further, after the
このように、感光性を有する絶縁膜(フォトレジスト膜7)を用いることで、エッチング工程を省略でき、短工程で溝9を形成することができる。また、露光量を調整することで第1溝9Aおよび第2溝9Bを簡単な工程で形成することができる。
Thus, by using the photosensitive insulating film (photoresist film 7), the etching process can be omitted, and the
この感光性を有する絶縁膜(フォトレジスト膜7)は、層間絶縁膜としての役割も果たすため、無機系では、シロキサン骨格を持つ高分子材料、有機系では、アクリル系、オレフィン系、メラミン系、ポリイミド系の高分子材料等を用いて好適である。 This photosensitive insulating film (photoresist film 7) also serves as an interlayer insulating film. Therefore, in the inorganic system, a polymer material having a siloxane skeleton, in the organic system, an acrylic system, an olefin system, a melamine system, It is preferable to use a polyimide-based polymer material or the like.
もちろん、感光性を有さない絶縁膜をパターニングすることで、第1溝9Aおよび第2溝9Bを形成してもよい。例えば、幅W1の領域を深さ(D1+D2)だけエッチングし、形成された溝を例えばフォトレジスト膜等を用いて埋め込み、さらに、幅W2の領域を深さD2だけエッチングし、残存するフォトレジスト膜を除去することで、溝9を形成することができる。
Of course, the
また、導電性材料液を溝9内に流れやすくするために、溝9の形成前にフォトレジスト膜7の表面にフッ素樹脂コーティングやプラズマ処理などを行い、その表面に撥液処理を施すことが望ましい。その後、フォトレジスト膜7中に溝9を形成する。
In order to facilitate the flow of the conductive material liquid into the
次いで、図5に示すように、導電性材料液11を例えば液滴吐出方式(液滴噴射法、インクジェット法、印刷法)により第1溝9A中に注入する。第1溝9Aに沿って随時液滴を吐出してもよいし、後述するように、第1溝9Aに連結する液溜め部(プール部)に一括して液滴を吐出し、第1溝9A内に導入してもよい。
Next, as shown in FIG. 5, the
この際、導電性材料液11は、第1溝9A内に、その表面張力によって液表面が凸形状となるよう充填されることが好ましい(図5参照)。
At this time, the
次いで、第1溝9A内の導電性材料液11に熱処理(乾燥、焼成)を施すことにより、第1溝9A内に導電性膜(配線)11Aを形成する(図6(A)および(B)参照)。ここで、この導電性膜11Aの幅は、第1溝9Aの幅W1と対応し、さらに、その膜厚は、第1溝9Aの深さD1と対応する。なお、導電性材料液を構成する分散媒(溶媒)等の揮発や金属粒子の凝縮(焼結)により、導電性膜の膜厚は、深さD1より小さくなる。従って、形成しようとする導電性膜の膜厚に、上記膜厚の減少分を勘案して第1溝9Aの深さD1をあらかじめ設定することで、所望の膜厚を有する導電性膜11Aを任意に形成することができる。
Next, the
また、第1溝9A底面の平坦性を確保するため、フォトレジスト膜7の塗布量を、その下層の最高位置においても、その膜厚が上記深さD1とD2の和(D1+D2)より大きくなるよう予め設定する必要がある。この場合、第1溝9A底面からは、フォトレジスト膜7自身が露出し、その下層の膜(この場合は、絶縁膜5)が露出することがない。
Further, in order to ensure the flatness of the bottom surface of the
ここで、図7(A)に示す、フォトレジスト膜7をその底部まで露光し、絶縁膜5の表面を露出させた場合と本実施の形態と比較検討する。なお、図7は、本実施の形態の効果を説明するための比較工程断面図である。この場合、絶縁膜5の凹凸により導電性膜11Bの膜厚のばらつきが大きくなってしまう。なお、溝の幅は一定で、例えば、幅W3である。また、図7(B)に示すように、導電性材料液の粘性を高め、導電性膜11Bの膜厚のばらつきを低減しても、かかる調整には限界がある。また、前述したように、導電性材料液中に金属微粒子を用いる場合、その濃度を高くすることに限界がある。
Here, the case where the
これに対し、本実施の形態によれば、導電性膜11Aの膜厚のばらつきを低減でき、EM耐性を向上させることができる等、その特性の向上を図ることができる。
On the other hand, according to the present embodiment, it is possible to reduce the variation in the film thickness of the
また、図7(A)および(B)に示す導電性膜11Bにおいては、その膜厚をかなり大きくする必要があり、配線(導電性膜)の微細化に適さない。
Further, the
これに対し、本実施の形態によれば、前述したように、第1溝9Aの幅や深さをあらかじめ設定することで、所望の幅や膜厚を有する導電性膜を任意に形成することができ、配線(導電性膜)の微細化にも容易に対応することができる。
On the other hand, according to the present embodiment, as described above, the conductive film having a desired width and film thickness can be arbitrarily formed by setting the width and depth of the
また、図8(A)に示すように、幅W1、深さ(D1+D2)の溝9Cを形成し、その底部に所定量の導電性材料液11を注入することも可能である。しかしながら、この場合、図示するように、その表面形状が凹状となる場合がある。また、液の粘性によっては、膜の均一性が確保できないといった問題が生ずる。また、配線幅が微細な場合には、その底部まで液が滴下せず、ボイドにより断線や膜の不均一が生じる。なお、図8は、本実施の形態の効果を説明するための比較工程断面図である。
Further, as shown in FIG. 8A, it is also possible to form a
これに対し、本実施の形態によれば、第1溝9Aの幅およびによって導電性膜(配線)の幅および厚さをあらかじめ規定することで、その膜厚のばらつきを小さくすることができ、また、微細な幅の配線にも容易に対応することができる。また、溝9の上部が幅広となっているため、その底部の第1溝9A内に液を導入しやすい。
On the other hand, according to the present embodiment, by predefining the width and thickness of the conductive film (wiring) by the width and the
一方、図8(B)に示すように、幅W1、深さD2の溝9Dを直接フォトレジスト膜7に形成してもよいが、この場合、フォトレジスト膜7の塗布量の調整が困難となる。即ち、フォトレジスト膜7の塗布量を、その下層の最高位置において、その膜厚が上記深さD1程度となるよう予め設定する必要がある。
On the other hand, as shown in FIG. 8B, a
これに対し、本実施の形態によれば、フォトレジスト膜7の塗布量を多くしても、深さD2を大きくすることで、所望の位置(深さ)に導電性膜(配線)11Aを制御性良く形成することができる。また、塗布量を大きくできることで、フォトレジスト膜7の表面の平坦性を向上することができ、溝9(第1溝9Aおよび第2溝9B)の底面の平坦性を向上させることができる。
On the other hand, according to the present embodiment, even if the application amount of the
ここで、導電性材料液について説明する。ここでいう「導電性材料液」とは、以下に示す金属液を分散媒(分散剤)に混合させた機能液の他、有機金属化合物を溶媒中に溶解させた液などを含み、導電性材料が溶解しているか、単に混合(分散)しているかを問わない広い意味での液体材料を指すものである。従って、当該液に何らかの処理(例えば熱処理など)を施すことにより導電性膜が形成される液体であればよい。 Here, the conductive material liquid will be described. The term “conductive material liquid” as used herein includes a functional liquid obtained by mixing the following metal liquid in a dispersion medium (dispersing agent), a liquid obtained by dissolving an organometallic compound in a solvent, and the like. It refers to a liquid material in a broad sense regardless of whether the material is dissolved or simply mixed (dispersed). Therefore, any liquid may be used as long as the conductive film is formed by subjecting the liquid to some kind of treatment (for example, heat treatment).
次いで、導電性材料液の一種である機能液について説明する。機能液とは、導電性微粒子を含み分散媒などにより凝集しないよう工夫された液体である。導電性微粒子としては、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。この導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、液体吐出ヘッドのノズルに目詰まりを起こす危険性があるからである。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となるためである。分散媒としては、導電性微粒子を分散できるもので凝集を起こさなければ、特に限定はないが、例えば、水、この他、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類や、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼン、などの炭化水素系化合物や、また、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を用いることができる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット)への適用の容易さの観点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。 Next, a functional liquid that is a kind of conductive material liquid will be described. The functional liquid is a liquid that contains conductive fine particles and is devised so as not to be aggregated by a dispersion medium or the like. Examples of the conductive fine particles include metal fine particles containing any one of gold, silver, copper, palladium, and nickel, oxides thereof, and fine particles of conductive polymers and superconductors. The particle diameter of the conductive fine particles is preferably 1 nm or more and 0.1 μm or less. This is because if it is larger than 0.1 μm, there is a risk of clogging the nozzle of the liquid discharge head. On the other hand, if the thickness is smaller than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of organic substances in the obtained film becomes excessive. The dispersion medium is not particularly limited as long as it can disperse conductive fine particles and does not cause aggregation. For example, water, other alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n -Hydrocarbon compounds such as octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydronaphthalene, cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, Ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2-methyl Kishiechiru) ether, p- ether compounds such as dioxane, propylene carbonate, .gamma.-butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be used polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility, dispersion stability, and ease of application to the droplet discharge method (inkjet). Preferred examples of the dispersion medium include water and hydrocarbon compounds.
この他、めっき法により金属膜を成長させ、導電性膜としてもよい。このような場合、例えば、Pd(パラジウム)触媒やAg(銀)触媒をシランカップリング剤などに添加しためっき液を調整し、これを用いて第1溝9A内に、無電解めっきにより、導電性膜をめっき成長させる。この際、あらかじめ溝の底面にめっき金属膜の成長の種となるシード層を形成してもよい。
In addition, a metal film may be grown by plating to form a conductive film. In such a case, for example, a plating solution in which a Pd (palladium) catalyst or an Ag (silver) catalyst is added to a silane coupling agent or the like is prepared, and this is used to conduct electricity in the
また、上記方法に限らず、有機金属化合物溶液を用いて導電性膜を形成してもよい。 In addition to the above method, the conductive film may be formed using an organometallic compound solution.
次いで、図9に示すように、溝9(第1溝9Aおよび第2溝9B)内を含むフォトレジスト膜7上に絶縁膜13として例えばフォトレジスト膜を回転塗布し、さらに、上層の導電性膜(配線)を形成する。なお、液滴吐出法を用いて溝9内部にのみ絶縁膜13を形成してもよい。
Next, as shown in FIG. 9, for example, a photoresist film is spin-coated as an insulating
ここで、図10に示すように、第2溝9B内に他の導電性材料液12を導電性材料液11と同様に注入し処理することにより、導電性膜11A上に導電性膜12Aを形成し、これらの積層膜で配線を構成してもよい。この場合、導電性膜12Aは、幅W2となり、深さD2に対応する膜厚を有する。この導電性膜12Aにおいても、所定の膜厚となるよう深さD2を調整する。この場合、溝9の側壁が3段の階段形状となるよう、即ち、第2溝9B上により幅の広い第3溝を形成してもよい。図10は、本実施の形態の他の配線構造を示す要部断面図である。
Here, as shown in FIG. 10, another conductive material liquid 12 is injected into the
かかる構成によれば、導電性膜11Aと導電性膜12Aとの積層膜で配線を構成することができる。特に、導電性膜11Aの表面の平坦性(レベリング性)が向上しているため、導電性膜12Aの成膜性を良好にすることができる。また、第2溝中に材料液を注入することで、導電性膜12Aを形成することにより、当該膜の膜厚のばらつきも低減することができる。よって、積層膜(配線)の特性を向上させることができる。
According to such a configuration, the wiring can be configured by a laminated film of the
以上、詳細に説明したように、本実施の形態によれば、導電性膜(配線)の信頼性を向上させることができる。特に、配線の微細化に対応することができる。導電性膜(配線)の信頼性を向上させることで、それを有する半導体装置や電子機器の特性を向上させることができる。 As described above in detail, according to the present embodiment, the reliability of the conductive film (wiring) can be improved. In particular, it can cope with the miniaturization of wiring. By improving the reliability of the conductive film (wiring), it is possible to improve the characteristics of the semiconductor device or electronic device having the conductive film (wiring).
<実施の形態2>
実施の形態1においては、第1溝9Aの底面を水平(一定の高さ)としたが、第1溝9Aの底面を導電性材料液の注入(導入、充填)方向に沿ってなだらかに傾斜させてもよい。
<Embodiment 2>
In the first embodiment, the bottom surface of the
図11〜図14は、本実施の形態の配線の製造方法を示す要部平面図もしくは工程断面図である。なお、実施の形態1と対応する箇所には同一の符号を付け、その重複した説明を省略する。
FIGS. 11 to 14 are principal part plan views or process cross-sectional views showing a method of manufacturing a wiring according to the present embodiment. In addition, the same code | symbol is attached | subjected to the location corresponding to
図11に示すように、本実施の形態の配線の製造方法においては、導電性膜11Aの底面が、その注入の始点(第1端)から終点(第2端)方向になだらかに傾斜している。例えば、その始点においては、導電性膜11Aの底面(即ち、第1溝9Aの底面)は、ガラス基板の底部から高さH0の位置にあるのに対し、その終点においては、導電性膜11Aの底面(即ち、第1溝9Aの底面)は、ガラス基板の底部から高さH4(<H0)の位置にある。なお、図11は、図2(A)のI−I’断面に対応する。
As shown in FIG. 11, in the wiring manufacturing method of the present embodiment, the bottom surface of the
これは、図12(A)〜(C)に示すように、第1溝9Aの底面の高さがH0>H1>H2>H3>H4の順に低くなっている。なお、図12(A)〜(C)は、それぞれ図2(A)のII−II’、III−III’、IV−IV’部の断面に対応し、(A)は、配線3a上の溝9、(B)は、配線3b上の溝9、(C)は、配線3c上の溝9の形状を示す。
As shown in FIGS. 12A to 12C, the height of the bottom surface of the
但し、第1溝9Aの深さD1は変化させないものとする。この場合、第2溝9Bの深さD2を順次深くすることで(D2a<D2b<D2c)、第1溝9Aの底面を傾斜させている。このような第1溝9Aの底面の傾斜も実施の形態1で詳細に説明した露光量の調整により実現することができる。即ち、実施の形態1の露光量の制御に加え、第2溝9Bの延在方向に対し、その露光量を順次増加させる。例えば、幅W2中であって幅W1を除く領域(幅W1の両側)に対し、第1端から第2端にかけて順次露光量を増加させるよう透過性が制御されたマスクを配置し、第2溝9B(第1溝9Aの底面)を順次深く形成することができる。走査距離(走査時間)に応じて光量が大きくなるよう、走査・逐次描画型のデジタル露光装置を調整してもよい。
However, the depth D1 of the
このように、第1溝9Aの底面を、その注入(導入、充填)の始点(第1端)から終点(第2端)方向に傾斜させることにより、その注入を迅速にし、また、膜厚の均一性を向上させることができる。
Thus, by inclining the bottom surface of the
特に、図13に示すように、第1端にプール部(液溜め部)15を形成し、プール部15から第1溝9Aに導電性材料液を導入する場合、第1溝9Aの底面が傾斜しているため、その導入がよりスムーズになる。また、底面が水平である場合は、プール部15から離れるに従って、その液量が減少する傾向にあり、結果として、導電性膜11Aが薄くなる傾向にあるが、この場合、第1溝9Aの底面が傾斜しているため、その導入の終端部においても液量を確保することができ、導電性膜11Aの膜厚の均一性を向上させることができる。
In particular, as shown in FIG. 13, when a pool portion (liquid reservoir) 15 is formed at the first end and a conductive material liquid is introduced from the
なお、図14(A)に示すように、プール部15の平面形状は、略円形もしくは略楕円形でも良く、また、図14(B)に示すように、プール部15の底面は、第1溝9Aの底面より高い位置にある方がより好ましい。図14(B)は、図14(A)の長手方向の断面に対応する。
As shown in FIG. 14A, the planar shape of the
もちろん、実施の形態1で示した溝9の端部にもプール部15を設けてもよい。このプール部15を設けて導電性材料液11を第1溝9A内に導入する場合、液滴吐出法により吐出される液滴の液滴径(直径)より小さい幅(W1)の配線を形成することが可能となる。この場合、プール部15の直径は、液滴の液滴径より大きく、第1溝9Aの幅(W1)は、液滴の液滴径より小さいということになる。
Of course, the
なお、図12(D)に示すように、溝9(第1溝9Aおよび第2溝9B)の側壁は、テーパー状であることが望ましい。即ち、溝の底部にかけてその幅(W1、W2)が減少する方向に側壁がテーパー形状であることが望ましい。かかる構成により、材料液の導入がよりスムーズとなる。これは、実施の形態1においても同様である。なお、ポジ型のフォトレジストを用いることで、上記テーパー形状を容易に形成することができる。
As shown in FIG. 12D, the side walls of the grooves 9 (the
以上、詳細に説明したように、本実施の形態によれば、実施の形態1の効果に加え、第1溝9Aの底面を傾斜させたので、溝内部への材料液の注入(導入)を迅速にし、また、膜厚の均一性を向上させることができる。
As described above in detail, according to the present embodiment, in addition to the effects of the first embodiment, since the bottom surface of the
<実施の形態3>
ここでは、半導体装置の一例として薄膜トランジスタ(TFT)への適用例について説明する。このTFTは、例えば、液晶やEL素子を利用した表示装置の表示部のスイッチング素子や駆動回路として広く用いられるものである。
<Embodiment 3>
Here, an example of application to a thin film transistor (TFT) will be described as an example of a semiconductor device. This TFT is widely used, for example, as a switching element or a drive circuit of a display unit of a display device using a liquid crystal or an EL element.
図15および図16は、本実施の形態の半導体装置(TFT)の製造方法を示す工程断面図である。 15 and 16 are process cross-sectional views illustrating a method for manufacturing a semiconductor device (TFT) of the present embodiment.
図15(A)に示すように、ガラス基板1上に、下地保護膜23として例えば酸化シリコン膜を形成する。この酸化シリコン膜は、TEOSおよび酸素ガスなどを原料ガスとして、例えばプラズマCVD法を用いて形成する。
As shown in FIG. 15A, a silicon oxide film, for example, is formed on the
次いで、下地保護膜23上に、感光性を有する絶縁膜として例えばフォトレジスト膜27を実施の形態1と同様に形成する。次いで、実施の形態1と同様に第1溝29Aおよび第2溝29Bを有する溝29を形成する。この場合、一対(2つ)の溝29を形成する。この溝29は、紙面に垂直な方向に延在している。
Next, for example, a
次いで、図15(B)に示すように、実施の形態1と同様に導電性材料液211を第1溝29A内に注入し、熱処理を施すことで、第1溝29A内に導電性膜(例えばAg)211Aを形成する。前述したように、導電性膜211Aの膜厚は、第1溝29Aの深さより小さくなる。なお、図15および図16においては、図面を簡略化して記載してある。
Next, as shown in FIG. 15B, the conductive material liquid 211 is injected into the
次いで、実施の形態1で説明したように、第2溝9B内に他の導電性材料液212を注入し、熱処理を施すことで、第2溝29B内に他の導電性膜(例えばNi(ニッケル))212Aを形成する(図16(A))。前述したように、導電性膜211Aの膜厚は、第1溝29Aの深さより小さくなるので、他の導電性膜212Aは、第1溝29Aの上部に形成され、その裏面に凹凸が生じる場合がある。導電性膜211Aは、TFTのソース、ドレイン電極となり、また、他の導電性膜212Aは、バリアメタルであり、導電性膜212Aと後述するシリコン層が接触することにより不所望の反応層が形成させることを防止する役割を果たす。
Next, as described in the first embodiment, another conductive material liquid 212 is injected into the
次いで、他の導電性膜212Aの上部を含むフォトレジスト膜27上に半導体膜221として例えばシリコン膜を形成する。このシリコン膜は、例えば、半導体材料液を用いて形成することができる。例えば、ノンドープの高次シラン組成物液を塗布した後、熱処理(乾燥、焼成)を行うことによりシリコン膜を形成する。この高次シラン組成物液とは、シラン化合物の溶液に紫外線(UV)照射を施し、シラン化合物を重合させ、高次シラン組成物とした液である。例えば、低次シラン化合物としてシクロペンタシラン(沸点:194℃)に、波長405nm、強度100mW/cm2の紫外線(UV)を照射した液をトルエン等の有機溶媒で希釈し、高次シラン組成物液とする。なお、シリコン膜をCVD法等の他の方法で形成してもよい。
Next, a silicon film, for example, is formed as the
次いで、半導体膜221上に、絶縁膜223として例えば酸化シリコン膜をプラズマCVD法で形成する。この絶縁膜5は、TFTのゲート絶縁膜となる。なお、絶縁膜223をシリコン膜の熱酸化により形成してもよい。
Next, a silicon oxide film, for example, is formed as the insulating
次いで、絶縁膜223上に絶縁膜225を形成し、ゲート電極227の形成予定領域の絶縁膜225を除去することにより溝(凹部)229を形成し、その内部に導電性膜を形成することで、ゲート電極227を形成する(図16(B))。この導電性膜は、導電性膜211A、212Aと同様に液体材料を用いて形成することができる。なお、図示は省略するが、この場合も溝229を第1溝および第2溝で構成することによりゲート電極(配線)の平坦性、均一性を確保でき、また、その微細化を図ることができる。
Next, an insulating
以上の工程により、順スタガ構成のTFTが略完成する。 Through the above steps, a forward staggered TFT is substantially completed.
なお、本実施の形態においては、順スタガ構成のTFTを例に説明したが、本発明は、逆スタガ構成のTFTやコプレナ型TFTの各部位(例えば、ソース、ドレイン引き出し配線部)の形成に適用可能である。図17(A)に逆スタガ構成のTFTを図17(B)にコプレナ型TFTの断面図の一例を示す。図17(A)中、23は下地絶縁膜、227はゲート電極、223はゲート絶縁膜、221は半導体膜、212Aはバリアメタル、211Aはソース、ドレイン電極、P1はプラグ(導電性膜)、231はソース、ドレイン引き出し配線、Rはフォトレジスト膜を示す。なお、特記していない箇所は絶縁膜である。例えば、フォトレジスト膜R中に実施の形態1で詳細に説明した溝9を形成し、その第1溝9Aに導電性材料液を注入し、熱処理を施すことによりソース、ドレイン引き出し配線231を形成する。
In this embodiment, a forward staggered TFT is described as an example. However, the present invention is used to form each part (for example, source and drain lead-out wiring portions) of a reverse staggered TFT and a coplanar TFT. Applicable. FIG. 17A illustrates an example of a cross-sectional view of a TFT having an inverted staggered structure, and FIG. 17B illustrates a coplanar TFT. In FIG. 17A, 23 is a base insulating film, 227 is a gate electrode, 223 is a gate insulating film, 221 is a semiconductor film, 212A is a barrier metal, 211A is a source and drain electrode, P1 is a plug (conductive film),
図17(B)中、23は下地絶縁膜、227はゲート電極、223はゲート絶縁膜、221は半導体膜(ソース、ドレイン領域を含む)、P1はプラグ(導電性膜)、231Aおよび231Bはソース、ドレイン引き出し配線(積層膜)、Rはフォトレジスト膜を示す。なお、特記していない箇所は絶縁膜である。例えば、フォトレジスト膜R中に実施の形態1で詳細に説明した溝9を形成し、その第1溝9Aに導電性材料液を注入し、熱処理を施すことによりソース、ドレイン引き出し配線231Aを形成する。さらに、第2溝9Bに他の導電性材料液を注入し、熱処理を施すことによりソース、ドレイン引き出し配線231Bを形成する。
In FIG. 17B, 23 is a base insulating film, 227 is a gate electrode, 223 is a gate insulating film, 221 is a semiconductor film (including source and drain regions), P1 is a plug (conductive film), 231A and 231B are Source and drain lead wiring (laminated film), R represents a photoresist film. Note that a portion not specifically mentioned is an insulating film. For example, the
このように、ソース、ドレイン引き出し配線部を例えば、実施の形態1の溝9を用いて形成してもよい。もちろん、他の部位、例えば、半導体膜やゲート電極の形成の際にも本発明を適用してもよい。また、TFTがアレイ状に並んだアクティブマトリクス部(表示部)の走査線や信号線の形成の際にも本発明を適用してもよい。
In this way, the source / drain lead-out wiring portion may be formed using, for example, the
このように、本発明は、微細なラインパターンを形成する際に広く適用可能である。 Thus, the present invention is widely applicable when forming a fine line pattern.
<電気光学装置および電子機器の説明>
次に、前述のTFTが使用される電気光学装置や電子機器について説明する。
<Description of electro-optical device and electronic device>
Next, an electro-optical device and an electronic apparatus in which the above-described TFT is used will be described.
TFTは、例えば、電気光学装置(表示装置)や電子機器の表示部である液晶パネルに用いられる。図18に、電気光学装置を用いた電子機器の例を示す。図18(A)は携帯電話への適用例であり、図18(B)は、ビデオカメラへの適用例である。また、図18(C)は、テレビジョンへ(TV)の適用例であり、図18(D)は、ロールアップ式テレビジョンへの適用例である。 The TFT is used in, for example, a liquid crystal panel that is a display unit of an electro-optical device (display device) or an electronic device. FIG. 18 illustrates an example of an electronic device using the electro-optical device. FIG. 18A shows an application example to a mobile phone, and FIG. 18B shows an application example to a video camera. FIG. 18C shows an application example to a television (TV), and FIG. 18D shows an application example to a roll-up television.
図18(A)に示すように、携帯電話530には、アンテナ部531、音声出力部532、音声入力部533、操作部534および電気光学装置(表示部)500を備えている。この電気光学装置に、本発明の配線やその形成方法を使用することができる。
As shown in FIG. 18A, the
図18(B)に示すように、ビデオカメラ540には、受像部541、操作部542、音声入力部543および電気光学装置(表示部)500を備えている。この電気光学装置に、本発明の配線やその形成方法を使用することができる。
As shown in FIG. 18B, the
図18(C)に示すように、テレビジョン550は、電気光学装置(表示部)500を備えている。この電気光学装置に、本発明の配線やその形成方法を使用することができる。なお、パーソナルコンピュータ等に用いられるモニタ装置(電気光学装置)にも本発明の配線やその形成方法を使用することができる。
As shown in FIG. 18C, the
図18(D)に示すように、ロールアップ式テレビジョン560は、電気光学装置(表示部)500を備えている。この電気光学装置に、本発明の配線やその形成方法を使用することができる。
As shown in FIG. 18D, the roll-up
なお、電気光学装置を有する電子機器としては、上記の他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示板、宣伝広告用ディスプレイなどがある。 In addition to the above, the electronic apparatus having the electro-optical device includes a fax machine with a display function, a digital camera finder, a portable TV, an electronic notebook, an electric bulletin board, a display for advertisements, and the like.
また、この他、各種電子機器に、本発明の配線やその形成方法を使用することができる。 In addition, the wiring of the present invention and the forming method thereof can be used for various electronic devices.
1…ガラス基板、3a、3b、3c…配線、5…層間絶縁膜、7…フォトレジスト膜、9…溝、9A…第1溝、9B…第2溝、11…導電性材料液、11A…導電性膜、11B…導電性膜、12A…他の導電性膜、13…絶縁膜、15…プール部、23…下地保護膜、27…フォトレジスト膜、29…溝、29A…第1溝、29B…第2溝、211A…導電性膜、212A…他の導電性膜、221…半導体膜、223…絶縁膜、225…絶縁膜、227…ゲート電極、229…溝、P1…プラグ、R…フォトレジスト膜
DESCRIPTION OF
Claims (14)
(b)前記絶縁膜を選択的に除去し、第1幅を有し、第1深さの第1溝と、前記第1溝の略中央部に位置し、第2幅を有し、第2深さの第2溝とを形成する工程と、
(c)前記第2溝に、導電性材料液を注入する工程と、
(d)前記導電性材料液に処理を施し、前記第2溝内に導電性膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 (A) forming an insulating film on the substrate;
(B) selectively removing the insulating film, having a first width, having a first groove having a first depth, and being positioned at a substantially central portion of the first groove, having a second width, Forming a second groove of two depths;
(C) injecting a conductive material liquid into the second groove;
(D) applying a treatment to the conductive material liquid to form a conductive film in the second groove;
A method for manufacturing a semiconductor device, comprising:
(e)前記導電性膜上を含む前記第2溝に他の導電性材料液を注入し、処理を施すことにより、前記第1溝内に他の導電性膜を形成する工程、
を有することを特徴とする請求項1記載の半導体装置の製造方法。 The method for manufacturing the semiconductor device further includes:
(E) forming another conductive film in the first groove by injecting another conductive material liquid into the second groove including the conductive film and performing a process;
The method of manufacturing a semiconductor device according to claim 1, wherein:
前記(c)工程は、前記液溜め部に前記導電性材料液を吐出した後、前記第2溝に前記導電性材料液を導入する工程であることを特徴とする請求項1記載の半導体装置の製造方法。 A liquid reservoir wider than the second width is disposed at the first end,
2. The semiconductor device according to claim 1, wherein the step (c) is a step of introducing the conductive material liquid into the second groove after the conductive material liquid is discharged into the liquid reservoir. Manufacturing method.
(b)前記絶縁膜中に形成された溝部であって、第1幅を有し、第1深さの第1溝と、前記第1溝の略中央部に位置し、第2幅を有し、第2深さの第2溝とを有する溝部と、
(c)前記溝部のうち、前記第2溝内に形成された導電性膜と、
(d)前記導電性膜上を含む前記第1溝内に形成された膜と、
を有することを特徴とする半導体装置。 (A) an insulating film formed on the substrate;
(B) A groove formed in the insulating film, having a first width, located in a first groove having a first depth and a substantially central portion of the first groove, and having a second width. And a groove portion having a second groove having a second depth,
(C) Of the groove portion, a conductive film formed in the second groove;
(D) a film formed in the first groove including on the conductive film;
A semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006125217A JP2007299850A (en) | 2006-04-28 | 2006-04-28 | Semiconductor device, method for manufacturing the same, electronic device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006125217A JP2007299850A (en) | 2006-04-28 | 2006-04-28 | Semiconductor device, method for manufacturing the same, electronic device and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007299850A true JP2007299850A (en) | 2007-11-15 |
Family
ID=38769121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006125217A Pending JP2007299850A (en) | 2006-04-28 | 2006-04-28 | Semiconductor device, method for manufacturing the same, electronic device and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007299850A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049537A (en) * | 2009-08-25 | 2011-03-10 | Korea Electronics Telecommun | Nonvolatile memory cell and method of manufacturing the same |
JP2013089613A (en) * | 2011-10-13 | 2013-05-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
JP2013102147A (en) * | 2011-10-13 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
KR20130072402A (en) * | 2011-12-22 | 2013-07-02 | 엘지이노텍 주식회사 | Fabrication method of electrode-pattern of touch panel |
KR101370402B1 (en) * | 2011-12-16 | 2014-03-06 | 엘지이노텍 주식회사 | Fabrication method of electrode-pattern of touch panel and structure of electrode-pattern using the same |
KR20140063832A (en) * | 2011-09-23 | 2014-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
JP2014170976A (en) * | 2014-06-27 | 2014-09-18 | Fujitsu Ltd | Semiconductor device and manufacturing method of the same |
-
2006
- 2006-04-28 JP JP2006125217A patent/JP2007299850A/en active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8716035B2 (en) | 2009-08-25 | 2014-05-06 | Electronics And Telecommunications Research Institute | Nonvolatile memory cell and method of manufacturing the same |
JP2011049537A (en) * | 2009-08-25 | 2011-03-10 | Korea Electronics Telecommun | Nonvolatile memory cell and method of manufacturing the same |
US8558295B2 (en) | 2009-08-25 | 2013-10-15 | Electronics And Telecommunications Research Institute | Nonvolatile memory cell and method of manufacturing the same |
KR102089505B1 (en) * | 2011-09-23 | 2020-03-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR20140063832A (en) * | 2011-09-23 | 2014-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR20200006152A (en) * | 2011-10-13 | 2020-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
JP2013102147A (en) * | 2011-10-13 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
KR102493701B1 (en) | 2011-10-13 | 2023-02-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR20210149659A (en) * | 2011-10-13 | 2021-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
US9281237B2 (en) | 2011-10-13 | 2016-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Transistor having reduced channel length |
US9570594B2 (en) | 2011-10-13 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR102333560B1 (en) * | 2011-10-13 | 2021-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR102194754B1 (en) | 2011-10-13 | 2020-12-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
JP2013089613A (en) * | 2011-10-13 | 2013-05-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
KR20200135759A (en) * | 2011-10-13 | 2020-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR101370402B1 (en) * | 2011-12-16 | 2014-03-06 | 엘지이노텍 주식회사 | Fabrication method of electrode-pattern of touch panel and structure of electrode-pattern using the same |
KR101886279B1 (en) | 2011-12-22 | 2018-08-09 | 엘지이노텍 주식회사 | Fabrication method of electrode-pattern of touch panel |
KR20130072402A (en) * | 2011-12-22 | 2013-07-02 | 엘지이노텍 주식회사 | Fabrication method of electrode-pattern of touch panel |
JP2014170976A (en) * | 2014-06-27 | 2014-09-18 | Fujitsu Ltd | Semiconductor device and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI254340B (en) | Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus | |
US7214617B2 (en) | Method of forming thin film pattern, method of manufacturing device, electro-optical apparatus and electronic apparatus | |
JP4524680B2 (en) | Semiconductor device manufacturing method, electronic device manufacturing method, semiconductor device, and electronic device | |
TWI278904B (en) | Pattern formed structure, method of forming pattern, device, electrooptical device and electronic equipment | |
US20050064633A1 (en) | Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate | |
TWI293384B (en) | Method for forming film pattern, method for manufacturing device, and method for manufacturing active matrix substrate | |
JP2007299850A (en) | Semiconductor device, method for manufacturing the same, electronic device and method for manufacturing the same | |
JP2005012181A (en) | Method of forming pattern, device, method of manufacturing device, electrooptic device, electronic equipment, and method of manufacturing active matrix substrate | |
US7622385B2 (en) | Wiring pattern forming method, film pattern forming method, semiconductor device, electro-optical device, and electronic equipment | |
JP2005019955A (en) | Method for forming thin film pattern and method for manufacturing corresponding devices, electro-optic device and electronic instrument | |
JP2004351272A (en) | Method of forming thin film pattern, and method of producing device, optoelectronic device, and electronic component | |
JP2005013986A (en) | Device and its production method, production method of active matrix substrate and electro-optic apparatus as well as electronic equipment | |
JP2006344922A (en) | Bank forming method, film pattern forming method, semiconductor device, electro-optical device, and electronic apparatus | |
US20060178013A1 (en) | Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus | |
JP4200981B2 (en) | Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus | |
JP2005013985A (en) | Method for forming film pattern, device and its production method, electro-optic apparatus, and electronic component, production method of active matrix substrate, active matrix substrate | |
JP4618087B2 (en) | Method for forming partition member and method for forming color filter partition member | |
JP2006147827A (en) | Method for forming wiring pattern, process for manufacturing device, device, electrooptical device, and electronic apparatus | |
JP2006126692A (en) | Thin-film pattern substrate, manufacturing method for device, electro-optical device, and electronic equipment | |
JP2006303275A (en) | Film-pattern substrate, film-pattern forming method, device manufacturing method, electro-optic device, and electronic appliance | |
JP4046115B2 (en) | Device manufacturing method, electro-optical device, and electronic apparatus | |
JP2005034837A (en) | Pattern forming method, pattern forming apparatus, conductive membrane wiring, production method of device, optoelectronic device, and electronic equipment | |
JP2004356321A (en) | Process for forming thin film pattern, device and its manufacturing method, electro-optical device, and electronic apparatus | |
JP2004305989A (en) | Method for forming film pattern, device and device manufacturing method, electro-optical apparatus and electronic equipment | |
JP4075694B2 (en) | Device manufacturing method |