JP2007281585A - Input circuit for television tuner - Google Patents
Input circuit for television tuner Download PDFInfo
- Publication number
- JP2007281585A JP2007281585A JP2006101952A JP2006101952A JP2007281585A JP 2007281585 A JP2007281585 A JP 2007281585A JP 2006101952 A JP2006101952 A JP 2006101952A JP 2006101952 A JP2006101952 A JP 2006101952A JP 2007281585 A JP2007281585 A JP 2007281585A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- trap
- switching
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Description
本発明は、テレビジョンチューナの入力回路に係り、特に、信号入力端と高周波入力回路との間に接続され、特定のチャネル信号を除いた他のチャネル信号を受信する際に、その特定のチャネルに隣接するＦＭ信号周波数帯の信号の妨害を除去するＦＭトラップ回路を介挿させたテレビジョンチューナの入力回路に関する。 The present invention relates to an input circuit of a television tuner, and in particular, when receiving another channel signal connected between a signal input terminal and a high frequency input circuit and excluding a specific channel signal, the specific channel. The present invention relates to an input circuit of a television tuner in which an FM trap circuit that removes interference of signals in the FM signal frequency band adjacent to is inserted.
従来、テレビジョンチューナの入力回路、特に、米国仕様のテレビジョンチューナの入力回路においては、特定のチャネル信号、例えば６チャネル信号を除いた他のチャネル信号を受信する際に、その６チャネル信号周波数に隣接するＦＭ放送信号の影響を取り除くため、入力回路に当該ＦＭ信号の妨害を除去するＦＭトラップ回路を介挿させることが行われている。 Conventionally, in an input circuit of a television tuner, in particular, an input circuit of a television tuner of US specifications, when receiving a specific channel signal, for example, another channel signal excluding the 6-channel signal, the 6-channel signal frequency is received. In order to remove the influence of the FM broadcast signal adjacent to the FM signal, an FM trap circuit for removing the interference of the FM signal is inserted in the input circuit.
ここで、図４は、かかるＦＭトラップ回路を設けた既知のテレビジョンチューナの入力回路の構成の一例を示す構成図であって、特開平０７−１５４７０６号に開示されているものである。 FIG. 4 is a block diagram showing an example of the configuration of a known television tuner input circuit provided with such an FM trap circuit, which is disclosed in Japanese Patent Laid-Open No. 07-154706.
図４に図示されるように、このテレビジョンチューナの入力回路は、テレビジョン信号入力端子４１と、インダクタ４２（１）と第１コンデンサ４２（２）とスイッチングダイオード４２（３）と第２コンデンサ４２（４）と第１分圧抵抗４２（５）と第２分圧抵抗４２（６）とからなるトラップ回路４２と、入力同調回路４３と、テレビジョン信号出力端子４４と、トラップ選択端子４５と、ローチャネル選択端子４６と、ハイチャネル選択端子４７とからなっている。そして、これらの構成要素４１乃至４７は、図４に図示されるように相互に接続されている。
As shown in FIG. 4, the input circuit of the television tuner includes a television signal input terminal 41, an inductor 42 (1), a first capacitor 42 (2), a switching diode 42 (3), and a second capacitor. 42 (4), a first voltage dividing resistor 42 (5) and a second voltage dividing resistor 42 (6), a
前記構成を有するテレビジョンチューナは、米国仕様のテレビジョンチューナであって、ＶＨＦチューナの構成部分を示すものである。この場合、ＶＨＦテレビジョン信号は、２チャネルからＢチャネルまでの周波数範囲がローチャネルで受信され、ＣチャネルからＫＫチャネルがまでの周波数範囲がハイチャネルで受信されるもので、６チャネルの受信時にトラップ回路４２がＦＭトラップを構成し、それにより９２ＭＨｚ近傍の周波数信号がこのＦＭトラップによって減衰されるものである。
The television tuner having the above-described configuration is a television tuner conforming to the US specification, and shows a component part of the VHF tuner. In this case, the VHF television signal is received in the low channel in the frequency range from the 2nd channel to the B channel, and is received in the high channel in the frequency range from the C channel to the KK channel. The
前記構成のテレビジョンチューナの入力回路は、次のように動作する。ローチャネルの選択時にはローチャネル選択端子４６に１２Ｖの選択電圧が印加され、一方、ハイチャネルの選択時にはハイチャネル選択端子４７に１２Ｖの選択電圧が印加され、それらの選択電圧は入力同調回路４３で適宜減衰を受けた後トラップ回路４２に供給され、トラップ回路４２は供給された減衰を受けた選択電圧はインダクタ４２（１）を通してスイッチングダイオード４２（３）のカソードに供給される。このとき、後述する６チャネルの選択時を除いて、スイッチングダイオード４２（３）は、トラップ選択端子４５に選択電圧が印加されないため、そのアノード電位がカソード電位よりも低くなっており、スイッチングダイオード４２（３）がオフになっている。この時点にトラップ回路４２は、インダクタ４２（１）と第１コンデンサ４２（２）との並列接続回路となり、その並列共振周波数は約４６５ＭＨｚ程度になり、ＫＫチャネルのイメージ周波数近傍の周波数に対してトラップが形成される。
The input circuit of the television tuner configured as described above operates as follows. When the low channel is selected, a selection voltage of 12V is applied to the low
一方、テレビジョンチューナが６チャネルの選択する際には、トラップ選択端子４５に１２Ｖの選択電圧が供給され、その選択電圧が第１分圧抵抗４２（５）と第２分圧抵抗４２（６）とで分圧され、その分圧電圧がスイッチングダイオード４２（３）のアノードに供給される。このとき、スイッチングダイオード４２（３）は、そのアノード電位がカソード電位よりも高くなり、スイッチングダイオード４２（３）がオンになる。この時点にトラップ回路４２は、インダクタ４２（１）と第１コンデンサ４２（２）との並列接続回路に、第２コンデンサ４２（４）並列接続されるようになるので、その並列共振周波数は約９２．２４ＭＨｚ程度になり、６チャネルの近傍に存在するＦＭ信号周波数をこのトラップ回路４２が大きく減衰させ、当該ＦＭ信号周波数による妨害を排除することができるものである。
ところで、前記既知のテレビジョンチューナの入力回路は、特定のチャネル信号、例えば６チャネル信号（９１．２５ＭＨｚ／９９．２５ＭＨｚ）の受信時に、トラップ回路４２が６チャネルの近傍に存在するＦＭ信号周波数をトラップするように構成されているので、トラップ回路４２によって妨害信号を排除することができるものの、その他にもその６チャネル信号の２倍の周波数信号（１８０ＭＨｚ近傍の信号で、以下、この信号を「２倍の周波数信号」という）の存在によって６チャネル周波数信号と２倍の周波数信号とのインターモジュレーション（ＩＭ）によって２次歪成分が発生し、発生した２次歪成分が表示画像の品質を劣化させることが知られている。
By the way, the input circuit of the known television tuner, when receiving a specific channel signal, for example, a 6 channel signal (91.25 MHz / 99.25 MHz), the FM signal frequency at which the
このような２次歪成分が発生を阻止し、表示画像の品質劣化を防ぐためには、２倍の周波数信号を除去するようにすればよいが、２倍の周波数信号の除去には入力回路内に独立した２倍の周波数信号の除去回路を設ける必要があり、入力回路にこのような２倍の周波数信号の除去回路を設けた場合は、その分、入力回路全体の回路規模が大きくなるだけでなく、入力回路の製造コストが上昇してしまうことになる。 In order to prevent the occurrence of such second-order distortion components and prevent deterioration in the quality of the display image, it is sufficient to remove the double frequency signal. It is necessary to provide an independent double frequency signal removal circuit, and when such a double frequency signal removal circuit is provided in the input circuit, the circuit scale of the entire input circuit is increased accordingly. In addition, the manufacturing cost of the input circuit increases.
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、ＦＭトラップ回路に２倍の周波数信号の除去回路を組み合わせ接続することにより、回路規模が大きくならず、製造コストの上昇を避けることが可能なテレビジョンチューナの入力回路を提供することにある。 The present invention has been made in view of such a technical background, and an object of the present invention is to connect the FM trap circuit with a double frequency signal removal circuit in combination so that the circuit scale is not increased and the manufacturing cost is reduced. It is an object of the present invention to provide an input circuit for a television tuner that can avoid an increase in the frequency.
前記目的を達成するために、本発明によるテレビジョンチューナの入力回路は、信号入力端と高周波入力回路との間に接続され、特定チャネル信号周波数に隣接するＦＭ信号周波数をトラップするＦＭトラップ回路と、ＦＭトラップ回路に並列接続されたＦＭトラップ回路側路手段と、ＦＭトラップ回路側路手段のオンオフを切替える切替手段と、切替手段内に設けられ特定チャネル信号周波数の２倍の周波数を選択的に減衰させる減衰回路とを設け、切替回路の制御によりＦＭトラップ回路側路手段がオンに切替えられたとき、減衰回路を通して特定チャネル信号周波数の２倍の周波数を減衰させる構成手段を具備する。 In order to achieve the above object, an input circuit of a television tuner according to the present invention includes an FM trap circuit connected between a signal input terminal and a high frequency input circuit, and traps an FM signal frequency adjacent to a specific channel signal frequency. The FM trap circuit bypass means connected in parallel to the FM trap circuit, the switching means for switching on / off of the FM trap circuit bypass means, and a frequency twice the specific channel signal frequency provided in the switching means are selectively selected. And an attenuating circuit for attenuating. When the FM trap circuit side means is switched on by the control of the switching circuit, the attenuating circuit is provided for attenuating twice the frequency of the specific channel signal frequency through the attenuating circuit.
この場合、前記構成手段におけるＦＭトラップ回路側路手段は、背中合わせに接続した２つのスイッチングダイオードの直列回路からなり、減衰回路は、２つのスイッチングダイオードの接続点と高周波接地点との間に接続されたインダクタとコンデンサとの直列共振回路からなる第１の構成を備えたものである。 In this case, the FM trap circuit bypass means in the construction means comprises a series circuit of two switching diodes connected back to back, and the attenuation circuit is connected between the connection point of the two switching diodes and the high frequency grounding point. A first configuration comprising a series resonant circuit of an inductor and a capacitor is provided.
また、前記構成手段におけるＦＭトラップ回路側路手段は、背中合わせに接続した２つのスイッチングダイオードの直列回路を含み、減衰回路は、前記２つのスイッチングダイオードの間に接続されたインダクタとコンデンサとの並列共振回路である第２の構成を備えたものである。 Further, the FM trap circuit bypass means in the construction means includes a series circuit of two switching diodes connected back to back, and the attenuation circuit is a parallel resonance of an inductor and a capacitor connected between the two switching diodes. A second configuration that is a circuit is provided.
以上のように、本発明のテレビジョンチューナの入力回路によれば、特定チャネル信号周波数に隣接するＦＭ信号周波数をトラップするＦＭトラップ回路と、ＦＭトラップ回路に並列接続されたＦＭトラップ回路側路手段と、ＦＭトラップ回路側路手段のオンオフを切替える切替手段と、切替手段内に設けられ特定チャネル信号周波数の２倍の周波数を選択的に減衰させる減衰回路とを設け、切替手段の制御によってＦＭトラップ回路側路手段がオンに切替えられたとき、減衰回路を通して特定チャネル信号周波数の２倍の周波数を減衰させるようにしているので、ＦＭトラップ回路に２倍の周波数の除去回路を組み込んだにも係わらず、回路規模が大きくならず、しかも、製造コストの上昇を避けることが可能なテレビジョンチューナの入力回路を得ることができるという効果がある。 As described above, according to the input circuit of the television tuner of the present invention, the FM trap circuit for trapping the FM signal frequency adjacent to the specific channel signal frequency, and the FM trap circuit side means connected in parallel to the FM trap circuit A switching means for switching on and off the FM trap circuit side path means, and an attenuation circuit provided in the switching means for selectively attenuating twice the frequency of the specific channel signal frequency. The FM trap circuit is controlled by the switching means. When the circuit bypass means is switched on, the frequency twice as high as the specific channel signal frequency is attenuated through the attenuation circuit, so that the FM trap circuit incorporates a frequency doubler removal circuit. In addition, the introduction of a television tuner that does not increase the circuit scale and avoids an increase in manufacturing costs. There is an effect that can be obtained circuit.
以下、本発明の実施の形態を図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は、本発明によるテレビジョンチューナの入力回路の第１の実施の形態に係るもので、その要部構成を示す構成図である。 FIG. 1 relates to a first embodiment of an input circuit of a television tuner according to the present invention, and is a block diagram showing a main part configuration thereof.
図１に示されるように、この第１の実施の形態によるテレビジョンチューナの入力回路は、テレビジョン信号入力端子１と、インダクタ２（１）とコンデンサ２（２）とからなるＦＭトラップ回路２と、第１スイッチングダイオード３（１）と第２スイッチングダイオード３（２）とからなるＦＭトラップ回路側路手段３と、第１分圧抵抗４（１）と第２分圧抵抗４（２）とからなる切替手段４と、インダクタ５（１）とコンデンサ５（２）とからなる減衰回路５と、入力同調回路６と、テレビジョン信号出力端子７と、切替電圧供給端子８と、電源端子９とからなっている。
As shown in FIG. 1, the input circuit of the television tuner according to the first embodiment is an
この場合、ＦＭトラップ回路２は、インダクタ２（１）とコンデンサ２（２）が並列接続され、その並列接続回路の一端（入力端）が結合コンデンサ（図番なし）を通してテレビジョン信号入力端子１に接続され、その並列接続回路の他端（出力端）が結合コンデンサ（図番なし）を通して入力同調回路６の入力端に接続される。ＦＭトラップ回路側路手段３は、第１スイッチングダイオード３（１）と第２スイッチングダイオード３（２）とが背中合わせに直列接続され、その直列接続回路の一端及び他端がＦＭトラップ回路２の並列接続回路の入力端及び出力端にそれぞれ接続される。切替手段４は、第１分圧抵抗４（１）と第２分圧抵抗４（２）とからなり、第１分圧抵抗４（１）の一端がＦＭトラップ回路２の並列接続回路の出力端と電源端子９との間に接続され、第２分圧抵抗４（２）が第１スイッチングダイオード３（１）と第２スイッチングダイオード３（２）の接続点と切替電圧供給端子８との間に接続される。減衰回路５は、直列接続されたインダクタ５（１）とコンデンサ５（２）とからなり、その直列接続回路の一端が第１スイッチングダイオード３（１）と第２スイッチングダイオード３（２）の接続点に接続され、その他端が高周波的接地点（グランド）に接続される。入力同調回路６は、出力端がテレビジョン信号出力端子７に接続される。
In this case, the
前記構成を備えた第１の実施の形態に係るテレビジョンチューナの入力回路は、次のように動作する。 The input circuit of the television tuner according to the first embodiment having the above-described configuration operates as follows.
テレビジョンチューナにおいて、特定チャネル信号周波数、例えば米国の６チャネル信号周波数以外のチャネル信号周波数を選局した場合、電源端子９に５Ｖの電源電圧が供給され、切替電圧供給端子８にＰＬＬポートを通して高電圧、例えば５Ｖの電源電圧が供給される。そして、電源端子９に供給された電源電圧は、第１分圧抵抗４（１）で若干減衰された後、直接第２スイッチングダイオード３（２）のアノードに供給されるとともに、インダクタ２（１）を通して第１スイッチングダイオード３（１）のアノードに供給され、切替電圧供給端子８に供給される５Ｖの電源電圧は、第２分圧抵抗４（１）で殆ど減衰を受けずに第１スイッチングダイオード３（１）及び第２スイッチングダイオード３（２）のカソードに供給される。このとき、第１スイッチングダイオード３（１）及び第２スイッチングダイオード３（２）は、それぞれアノード電圧がカソード電圧よりも低い状態になり、第１及び第２スイッチングダイオード３（１）、３（２）がそれぞれ非導通状態になり、ＦＭトラップ回路２が第１及び第２スイッチングダイオード３（１）、３（２）によって側路されない形になり、第１及び第２スイッチングダイオード３（１）、３（２）の接続点に接続された減衰回路５は、非導通状態の第１及び第２スイッチングダイオード３（１）、３（２）によって信号経路から隔離される。
When a television tuner selects a specific channel signal frequency, for example, a channel signal frequency other than the US 6-channel signal frequency, a power supply voltage of 5 V is supplied to the power supply terminal 9 and a high voltage is supplied to the switching voltage supply terminal 8 through the PLL port. A voltage, for example a power supply voltage of 5V, is supplied. Then, the power supply voltage supplied to the power supply terminal 9 is slightly attenuated by the first voltage dividing resistor 4 (1) and then directly supplied to the anode of the second switching diode 3 (2) and the inductor 2 (1 ) Is supplied to the anode of the first switching diode 3 (1) and the power supply voltage of 5V supplied to the switching voltage supply terminal 8 is not attenuated by the second voltage-dividing resistor 4 (1) and is not attenuated. Supplied to the cathodes of the diode 3 (1) and the second switching diode 3 (2). At this time, the first switching diode 3 (1) and the second switching diode 3 (2) are in a state where the anode voltage is lower than the cathode voltage, respectively, and the first and second switching diodes 3 (1), 3 (2 ) Are in a non-conductive state, and the
このとき、テレビジョン信号入力端子１に供給されたテレビジョン受信信号は、ＦＭトラップ回路２を通して入力同調回路６に供給され、入力同調回路６からテレビジョン信号出力端子７に供給される。
At this time, the television reception signal supplied to the television
一方、テレビジョンチューナにおいて、特定チャネル信号周波数、例えば米国の６チャネル信号周波数を選局した場合、電源端子９に５Ｖの電源電圧が供給される点は同じであるが、切替電圧供給端子８にはＰＬＬポートを通して低電圧、例えば０Ｖ電圧が供給される。そして、電源端子９に供給された電源電圧は、第１分圧抵抗４（１）で若干減衰された後、直接第２スイッチングダイオード３（２）のアノードに供給されるとともに、インダクタ２（１）を通して第１スイッチングダイオード３（１）のアノードに供給され、切替電圧供給端子８に供給される０Ｖ電圧は、第２分圧抵抗４（２）を通して第１スイッチングダイオード３（１）及び第２スイッチングダイオード３（２）のカソードに供給される。このとき、第１スイッチングダイオード３（１）及び第２スイッチングダイオード３（２）は、それぞれアノード電圧がカソード電圧よりも高い状態になり、第１及び第２スイッチングダイオード３（１）、３（２）がそれぞれ導通状態になり、ＦＭトラップ回路２が第１及び第２スイッチングダイオード３（１）、３（２）によって側路され、同時に、ＦＭトラップ回路側路手段３に減衰回路５を構成する直列接続されたインダクタ５（１）とコンデンサ５（２）が接続された状態になる。
On the other hand, in a television tuner, when a specific channel signal frequency, for example, a 6-channel signal frequency in the United States is selected, the power supply voltage of 5 V is supplied to the power supply terminal 9 is the same. Is supplied with a low voltage, for example, 0V voltage, through the PLL port. Then, the power supply voltage supplied to the power supply terminal 9 is slightly attenuated by the first voltage dividing resistor 4 (1) and then directly supplied to the anode of the second switching diode 3 (2) and the inductor 2 (1 ) Is supplied to the anode of the first switching diode 3 (1) through the second voltage dividing resistor 4 (2) and supplied to the switching voltage supply terminal 8 through the second voltage dividing resistor 4 (2). It is supplied to the cathode of the switching diode 3 (2). At this time, the first switching diode 3 (1) and the second switching diode 3 (2) have an anode voltage higher than the cathode voltage, respectively, and the first and second switching diodes 3 (1), 3 (2 ) Become conductive, the
このとき、テレビジョン信号入力端子１に供給されたテレビジョン受信信号は、オンになったＦＭトラップ回路側路手段３を通り、ＦＭトラップ回路２を側路した形で入力同調回路６に供給され、入力同調回路６からテレビジョン信号出力端子７に供給される。これと同時に、ＦＭトラップ回路側路手段３に減衰回路５を構成する直列接続されたインダクタ５（１）とコンデンサ５（２）が接続された状態になるので、ＦＭトラップ回路側路手段３を通る受信信号の中の特定チャネル信号周波数の２倍の信号周波数成分は、減衰回路５において大きな減衰を受け、入力同調回路６からテレビジョン信号出力端子７に供給される割合が大きく減少する。
At this time, the television reception signal supplied to the television
次に、図２は、本発明によるテレビジョンチューナの入力回路の第２の実施の形態に係るもので、その要部構成を示す構成図である。 Next, FIG. 2 relates to a second embodiment of the input circuit of the television tuner according to the present invention, and is a block diagram showing a main part configuration thereof.
図２に示されるように、この第２の実施の形態によるテレビジョンチューナの入力回路は、その構成が前述の第１の実施の形態によるテレビジョンチューナの入力回路の構成と類似しているが、異なっている点は、減衰回路５の構成及び接続手段である。すなわち、第１の実施の形態によるテレビジョンチューナの入力回路は、減衰回路５がインダクタ５（１）とコンデンサ５（２）との直列回路からなり、その接続箇所が第１及び第２スイッチングダイオード３（１）、３（２）の接続点と高周波的接地点との間であるのに対して、第２の実施の形態によるテレビジョンチューナの入力回路は、減衰回路５がインダクタ５（１）とコンデンサ５（２）との並列回路からなり、その接続箇所が第１及び第２スイッチングダイオード３（１）、３（２）の各カソード間である点である。なお、図２においえ、図１に図示された構成要素と同じ構成要素については同じ符号を付け、それら構成要素の説明を省略する。
As shown in FIG. 2, the configuration of the input circuit of the television tuner according to the second embodiment is similar to the configuration of the input circuit of the television tuner according to the first embodiment described above. The difference is the configuration of the
前記構成を備えた第２の実施の形態に係るテレビジョンチューナの入力回路の動作は、前述の第１の実施の形態によるテレビジョンチューナの入力回路の動作とほぼ同じである。すなわち、テレビジョンチューナにおいて、特定チャネル信号周波数、例えば米国の６チャネル信号周波数以外のチャネル信号周波数を選局した場合、電源端子９に５Ｖの電源電圧が供給され、切替電圧供給端子８にＰＬＬポートを通して高電圧、例えば５Ｖの電源電圧が供給される。そして、電源端子９に供給された電源電圧は、第１分圧抵抗４（１）で若干減衰された後、直接第２スイッチングダイオード３（２）のアノードに供給されるとともに、インダクタ２（１）を通して第１スイッチングダイオード３（１）のアノードに供給され、切替電圧供給端子８に供給される５Ｖの電源電圧は、第２分圧抵抗４（２）でを通して直接第２スイッチングダイオード３（２）のカソード及びインダクタ５（１）を通して第１スイッチングダイオード３（１）のカソードに供給される。このとき、第１スイッチングダイオード３（１）及び第２スイッチングダイオード３（２）は、それぞれアノード電圧がカソード電圧よりも低い状態になり、第１及び第２スイッチングダイオード３（１）、３（２）がそれぞれ非導通状態になり、ＦＭトラップ回路２が第１及び第２スイッチングダイオード３（１）、３（２）によって側路されない形になり、第１及び第２スイッチングダイオード３（１）、３（２）の接続点間に接続された減衰回路５は、非導通状態の第１及び第２スイッチングダイオード３（１）、３（２）によって信号経路から隔離される。
The operation of the input circuit of the television tuner according to the second embodiment having the above configuration is substantially the same as the operation of the input circuit of the television tuner according to the first embodiment. That is, when a specific channel signal frequency, for example, a channel signal frequency other than the
この時点には、テレビジョン信号入力端子１に供給されたテレビジョン受信信号は、ＦＭトラップ回路２を通して入力同調回路６に供給され、入力同調回路６からテレビジョン信号出力端子７に供給される。
At this time, the television reception signal supplied to the television
一方、テレビジョンチューナにおいて、特定チャネル信号周波数、例えば米国の６チャネル信号周波数を選局した場合、電源端子９に５Ｖの電源電圧が供給され、切替電圧供給端子８にＰＬＬポートを通して低電圧、例えば０Ｖ電圧が供給される。そして、電源端子９に供給された電源電圧は、第１分圧抵抗４（１）で若干減衰された後、直接第２スイッチングダイオード３（２）のアノードに供給されるとともに、インダクタ２（１）を通して第１スイッチングダイオード３（１）のアノードに供給され、切替電圧供給端子８に供給される０Ｖ電圧は、第２分圧抵抗４（２）を通して直接第２スイッチングダイオード３（２）のカソードに供給され、インダクタ５（１）を通して第１スイッチングダイオード３（１）のカソードに供給される。このとき、第１スイッチングダイオード３（１）及び第２スイッチングダイオード３（２）は、それぞれアノード電圧がカソード電圧よりも高い状態になり、第１及び第２スイッチングダイオード３（１）、３（２）がそれぞれ導通状態になり、ＦＭトラップ回路２が第１及び第２スイッチングダイオード３（１）、３（２）によって側路され、同時に、ＦＭトラップ回路側路手段３内に減衰回路５を構成する並列接続されたインダクタ５（１）とコンデンサ５（２）が介挿された状態になる。
On the other hand, in a television tuner, when a specific channel signal frequency, for example, a 6-channel signal frequency in the United States is selected, a power supply voltage of 5 V is supplied to the power supply terminal 9 and a low voltage, for example, is supplied to the switching voltage supply terminal 8 through the PLL port. A 0V voltage is supplied. Then, the power supply voltage supplied to the power supply terminal 9 is slightly attenuated by the first voltage dividing resistor 4 (1) and then directly supplied to the anode of the second switching diode 3 (2) and the inductor 2 (1 ) Is supplied to the anode of the first switching diode 3 (1) through the second voltage dividing resistor 4 (2), and the 0V voltage supplied to the switching voltage supply terminal 8 is directly applied to the cathode of the second switching diode 3 (2). And supplied to the cathode of the first switching diode 3 (1) through the inductor 5 (1). At this time, the first switching diode 3 (1) and the second switching diode 3 (2) have an anode voltage higher than the cathode voltage, respectively, and the first and second switching diodes 3 (1), 3 (2 ) Become conductive, and the
この時点には、テレビジョン信号入力端子１に供給されたテレビジョン受信信号は、オンになったＦＭトラップ回路側路手段３を通り、ＦＭトラップ回路２を側路した形で入力同調回路６に供給され、入力同調回路６からテレビジョン信号出力端子７に供給される。これと同時に、ＦＭトラップ回路側路手段３に減衰回路５を構成する並列接続されたインダクタ５（１）とコンデンサ５（２）が介挿された状態になるので、ＦＭトラップ回路側路手段３を通る受信信号の中の特定チャネル信号周波数の２倍の信号周波数成分は、この減衰回路５において大きな減衰を受け、入力同調回路６からテレビジョン信号出力端子７に供給される割合が大きく減少する。
At this time, the television reception signal supplied to the television
ここで、図３は、図１及び図２に図示したテレビジョンチューナの入力回路における特定チャネル信号周波数の２倍の信号周波数成分が減少した状態を示す特性図であって、比較のために減衰回路５を接続していないときの特性図も合わせて示したものである。
Here, FIG. 3 is a characteristic diagram showing a state in which the signal frequency component twice the specific channel signal frequency in the input circuit of the television tuner shown in FIGS. 1 and 2 is reduced, and is attenuated for comparison. A characteristic diagram when the
図３において、横軸方向はＭＨｚで表わした周波数であり、縦軸方向はｄＢで表わした信号利得であって、特性曲線ａは図１及び図２に図示したテレビジョンチューナの入力回路のものであり、特性曲線ｂは減衰回路５を接続していないテレビジョンチューナの入力回路のものである。
In FIG. 3, the horizontal axis direction is the frequency expressed in MHz, the vertical axis direction is the signal gain expressed in dB, and the characteristic curve a is that of the input circuit of the television tuner shown in FIGS. The characteristic curve b is that of the input circuit of a television tuner not connected to the
特性曲線ａと特性曲線ｂとを比較すると、周波数１８０ＭＨｚ近傍において特性曲線ａが特性曲線ｂに比べて大きく利得が減衰しており、これは本願発明が減衰回路５を接続したことにより、この部分の周波数特性に谷間が生じるようになったためであると見ることができ、周波数１８０ＭＨｚ近傍の周波数特性が低下したことにより、６チャネル信号周波数とその２倍の信号周波数とのインターモジュレーション（ＩＭ）による２次歪成分が発生するのを避けることができる。
When the characteristic curve a and the characteristic curve b are compared, the gain of the characteristic curve a is greatly attenuated compared to the characteristic curve b near the frequency of 180 MHz. This is because this invention is connected to the
１ テレビジョン信号入力端子
２ ＦＭトラップ回路
２（１） インダクタ
２（２） コンデンサ
３ ＦＭトラップ回路側路手段
３（１） 第１スイッチングダイオード
３（２） 第２スイッチングダイオード
４ 切替手段
４（１） 第１分圧抵抗
４（２） 第２分圧抵抗
５ 減衰回路
５（１） インダクタ
５（２） コンデンサ
６ 入力同調回路
７ テレビジョン信号出力端子
８ 切替電圧供給端子
９ 電源端子
DESCRIPTION OF
Claims (4)
4. The television tuner input circuit according to claim 1, wherein the FM trap circuit includes a parallel connection circuit of an inductor and a capacitor. 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006101952A JP2007281585A (en) | 2006-04-03 | 2006-04-03 | Input circuit for television tuner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006101952A JP2007281585A (en) | 2006-04-03 | 2006-04-03 | Input circuit for television tuner |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007281585A true JP2007281585A (en) | 2007-10-25 |
Family
ID=38682631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006101952A Pending JP2007281585A (en) | 2006-04-03 | 2006-04-03 | Input circuit for television tuner |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007281585A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03255726A (en) * | 1989-12-15 | 1991-11-14 | Hitachi Ltd | Receiver |
| JPH0443028U (en) * | 1990-08-07 | 1992-04-13 | ||
| JPH04373279A (en) * | 1991-06-21 | 1992-12-25 | Sony Corp | Receiver |
| JPH05130527A (en) * | 1991-10-31 | 1993-05-25 | Nec Kansai Ltd | Tuner |
| JPH114149A (en) * | 1997-06-12 | 1999-01-06 | Nec Eng Ltd | High frequency switch matrix |
| JPH11127395A (en) * | 1997-10-22 | 1999-05-11 | Alps Electric Co Ltd | Television tuner |
-
2006
- 2006-04-03 JP JP2006101952A patent/JP2007281585A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03255726A (en) * | 1989-12-15 | 1991-11-14 | Hitachi Ltd | Receiver |
| JPH0443028U (en) * | 1990-08-07 | 1992-04-13 | ||
| JPH04373279A (en) * | 1991-06-21 | 1992-12-25 | Sony Corp | Receiver |
| JPH05130527A (en) * | 1991-10-31 | 1993-05-25 | Nec Kansai Ltd | Tuner |
| JPH114149A (en) * | 1997-06-12 | 1999-01-06 | Nec Eng Ltd | High frequency switch matrix |
| JPH11127395A (en) * | 1997-10-22 | 1999-05-11 | Alps Electric Co Ltd | Television tuner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100426665C (en) | Automatic gain control for a tuner | |
| US20080030625A1 (en) | 3 Band Tv-Rf Input Circuit | |
| US6864924B2 (en) | Television tuner input circuit having satisfactory selection properties at high band reception | |
| JP3375278B2 (en) | Tuner | |
| US6665022B1 (en) | Input circuit of TV tuner | |
| JP5174632B2 (en) | Television broadcast receiver circuit | |
| JP2007281585A (en) | Input circuit for television tuner | |
| JP2011023891A (en) | Tuner for receiving television broadcast signal | |
| US7295251B2 (en) | Television tuner capable of improving image disturbance with receiving UHF band | |
| JP2010288125A (en) | Television broadcast tuner | |
| JP2008187329A (en) | Variable gain amplifier circuit and input impedance matching method for variable gain amplifier | |
| US8155609B2 (en) | Switch-able band-tracking input filter for combination tuner | |
| JP2003283352A (en) | High frequency receiver | |
| US20090021650A1 (en) | Common receiver for terrestrial TV and CATV | |
| JP3558848B2 (en) | Television tuner input circuit | |
| JP2002359788A (en) | Television receiver | |
| JP4549323B2 (en) | High frequency distribution circuit, and LNB and antenna device using the same | |
| JP3114458U (en) | Television tuner | |
| JP3101832U (en) | Intermediate frequency circuit | |
| KR20020030379A (en) | Double conversion type tuner for using trap circuit | |
| JPH09130285A (en) | Input circuit for television tuner | |
| JPH1022788A (en) | Tuner | |
| KR100703075B1 (en) | Signal attenuation circuit | |
| JP4545811B2 (en) | Television tuner | |
| KR20080009588A (en) | Dual band tuner module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20080826 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Effective date: 20100716 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100817 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20100916 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20101102 Free format text: JAPANESE INTERMEDIATE CODE: A02 |