JP2007274128A - Signal switching device - Google Patents
Signal switching device Download PDFInfo
- Publication number
- JP2007274128A JP2007274128A JP2006094729A JP2006094729A JP2007274128A JP 2007274128 A JP2007274128 A JP 2007274128A JP 2006094729 A JP2006094729 A JP 2006094729A JP 2006094729 A JP2006094729 A JP 2006094729A JP 2007274128 A JP2007274128 A JP 2007274128A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- unit
- data
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本発明は、デジタル放送信号の中継システムに係り、特に２系統の伝送系を用いた中継システムにおけるデジタルデータの切替技術に関するものである。 The present invention relates to a digital broadcast signal relay system, and more particularly to a digital data switching technique in a relay system using two transmission systems.
従来から、放送局(演奏所)から送信所にデジタル放送信号を伝送するシステムとして、ＳＴＬ(Studio Transmitter Link)と呼ばれているシステムが使用されているが、このとき、デジタル放送信号の伝送を確実に得るため、例えばマイクロ回線と光回線など、２系統以上の伝送系を用い、同一のプログラムのデジタル放送信号を複数の伝送系により並列に伝送する方法が適用されることがあり、この場合、受信側では、複数の各系統の受信機出力信号の中から１系統の信号を選択する信号切替装置が適用される。 Conventionally, a system called STL (Studio Transmitter Link) has been used as a system for transmitting a digital broadcast signal from a broadcasting station (performer) to a transmitting station. In order to obtain it reliably, a method of using two or more transmission systems such as a micro line and an optical line and transmitting a digital broadcast signal of the same program in parallel by a plurality of transmission systems may be applied. On the receiving side, a signal switching device that selects one system signal from a plurality of receiver output signals of each system is applied.
そこで、このような信号切替装置を備えた従来技術によるＳＴＬ受信装置について、図４により説明すると、ここに示されているＳＴＬ受信装置１００は、放送局などからマイクロ波と光ケーブルの２系統の伝送系を介してデジタル放送信号が受信されるようになっていて、このためアンテナ１０と光伝送路１１の双方が接続されている。
Therefore, a conventional STL receiver provided with such a signal switching device will be described with reference to FIG. 4. The
そして、このＳＴＬ受信装置１００は、受信された２系統のデジタル放送信号に基づいてＴＳ(Transport Stream)データ及びクロックを生成し、それらを１号機の放送機５０Ａと２号機の送信機５０Ｂに出力するようになっており、このため受信装置１００には、１号機と２号機の受信機２０Ａ、２０Ｂを備え、その上で監視制御装置４０と切替装置３００を備えている。
The
ここで、アンテナ１０で受信されたデジタル放送信号は１号機の受信機２０Ａに、光回線１１で伝送されたデジタル放送信号は２号機の受信機２０Ｂに、それぞれ入力される。そして、入力されたデジタル放送信号は、各受信機２０Ａ、２０Ｂ内のダウンコンバータ２１Ａ、２１ＢによりＩＦ(Intermediate Frequency：中間周波数)信号に変換され、復調器２２Ａ、２２Ｂにより復調される。
Here, the digital broadcast signal received by the
復調器２２Ａ、２２Ｂから得られたデジタルデータはそれぞれ分離装置２３Ａ、２３Ｂに入力され、デジタルデータに含まれるＴＳデータ DATA とクロック CLK に分離されるが、このとき１号機の受信機２０Ａから出力される１号機ＴＳデータ３０−２１は、２号機ＴＳデータ３０−４１に位相を合わせるため遅延メモリ２５Ａに入力され、同様に２号機の受信機２０Ｂから出力される２号機ＴＳデータ３０−４１は、１号機ＴＳデータ３０−２１に位相を合わせるため遅延メモリ２５Ｂに入力される。
The digital data obtained from the
ここで遅延メモリ２５Ａには、１号機遅延設定器６０Ａに設定された遅延が与えられ、遅延メモリ２５Ｂには、２号機遅延設定器６０Ｂに設定された遅延が与えられている。そこで、これらに設定されている時間だけ遅延した１号機ＴＳデータ３０−２と２号機ＴＳデータ３０−４がそれぞれ同期制御器３３Ａ、３３Ｂに入力され、これにより１号機ＴＳデータ３０−２内の同期コードと２号機ＴＳデータ３０−４内の同期コードが検出され、これらの同期コードから１号機用メモリ３４Ａのコントロール(ライトリセット)信号ＣＴＬと、２号機用メモリ３４Ｂのコントロール(ライトリセット)信号ＣＴＬが生成される。
Here, the delay set in the No. 1
そこで、１号機用メモリ３４Ａには、１号機ＴＳクロック３０−１と１号機同期制御器３３Ａで生成されたコントロール信号ＣＴＬに応答して、１号機ＴＳデータ３０−２が書き込まれ、２号機用メモリ３４Ｂには、２号機ＴＳクロック３０−３と２号機用同期制御器３３Ｂで生成されたコントロール信号ＣＴＬに応答して、２号機ＴＳデータ３０−４が書き込まれる。
Therefore, the first unit TS data 30-2 is written in the
また、１号機ＴＳクロック３０−１と２号機ＴＳクロック３０−３は、クロック制御部５５にも入力され、それらの中の一方が、監視制御装置４０から供給されている切替制御信号３０−７により選択される。そして、このクロック制御部５５で選択されたクロックが１号機用メモリ３４Ａと２号機用メモリ３４Ｂのリードクロックとして出力される。
In addition, the No. 1 TS clock 30-1 and No. 2 TS clock 30-3 are also input to the
このとき監視制御装置４０から供給されている切替制御信号３０−７は、クロック制御部５５を経由してデータ制御部３７に入力され、これにより選択器３１の切替制御にも使用される。このとき選択器３１では、データ制御部３７からの切替制御信号に従い１号機用メモリ３４Ａから出力される１号機ＴＳリードデータ３０−１７と、２号機用メモリ３４Ｂから出力される２号機ＴＳリードデータ３０−１８の一方を、図５のタイミング３０−ｉで選択し、分配器３２に切替後データ３０−６として供給する。
At this time, the switching control signal 30-7 supplied from the
そこで、分配器３２では分配出力ＴＳデータ３０−９と分配出力ＴＳデータ３０−１１を得る。このとき、また、クロック制御部５５で選択された切替後クロック３０−５も分配器３２に入力され、出力ＴＳクロック３０−８、出力ＴＳクロック３０−１０を得る。
Therefore, the
そこで、監視制御装置４０は、アンテナ１０で受信されたデジタル放送信号と光回線１１から入力されたデジタル放送信号の何れか一方を主信号とし、他方を予備信号とした上で、通常は主信号を選択し、それらを１号機の放送機５０Ａと２号機の送信機５０Ｂに出力するように制御し、主信号に何らかの異常が発生したら予備信号に切替わるように制御している。
Therefore, the
上記従来技術は、伝送系に現れる伝送時間の変動に配慮がされておらず、デジタル放送信号のシームレス系統切替に問題があった。 The above prior art does not consider the variation in transmission time appearing in the transmission system, and has a problem in seamless system switching of digital broadcast signals.
ここにいうシームレス系統切替とは、プログラム内容に不連続が生じないで系統を切替えることであるが、ここで、図４の従来技術において、アンテナ１０で受信されたデジタル放送信号が１号機の受信機２０Ａに、また、光回線１１で伝送されたデジタル放送信号が２号機の受信機２０Ｂにそれぞれ入力される場合を考える。
The seamless system switching here is to switch the system without causing discontinuity in the program contents. Here, in the prior art of FIG. 4, the digital broadcast signal received by the
そうすると、この場合、１号機用遅延メモリ２５Ａ、２号機用遅延メモリ２５Ｂに、マイクロ回線系と光回線系の間でシームレス系統切替ができるように、予め遅延時間を設定しておけば良い。一例として、マイクロ回線系と光回線系の間の遅延差が５byte で、１号機入力が、２号機入力よりも５byte 遅い場合、１号機用遅延メモリ２５Ａには遅延量として０byte を設定し、２号機用遅延メモリ２５Ｂには５byte を設定することにより遅延が合わされ、伝送時間に差があっても、図６(a)に示すように、シームレス系統切替が得られる。
In this case, a delay time may be set in advance in the first
また、他の一例として、遅延差が８byte の場合(１号機入力が８byte 遅い)、１号機用遅延メモリ２５Ａには遅延０byte、２号機用遅延メモリ２５Ｂには遅延８byte を設定し てやれば、図６(b)に示すように、遅延を合わせることができ、やはりシームレス系統切替を得ることができる。
As another example, if the delay difference is 8 bytes (the input of
ところで、マイクロ回線にしても、光回線にしても、その伝送時間は必ずしも固定値ではなく、時間経過に伴って変動してしまうのが避けられない。また、伝送系には保守点検が必要であり、この場合も伝送時間の変動が避けられないが、このとき一方の伝送系と他方の伝送系の遅延時間の差が変化してしまったとすると、従来技術では、上記した遅延合わせが外れてしまうことになり、シームレス系統切替が失われてしまう。 By the way, whether it is a micro line or an optical line, the transmission time is not necessarily a fixed value, and it is unavoidable that it fluctuates with the passage of time. In addition, maintenance inspection is necessary for the transmission system, and in this case, fluctuations in transmission time are unavoidable, but at this time, if the difference in delay time between one transmission system and the other transmission system has changed, In the prior art, the above-described delay alignment is lost, and seamless system switching is lost.
例えば図６(a)の状態から、回線保守などにより、図６(b)の状態に変わってしまった場合を想定すると、遅く入力された系に合わせるため、切替後データ３０−６のＴＳ番号「１−１」の出力時間は、図６(a)の場合と図６(b)の場合では３byte 分、異なってしまう。そして、この場合、遅延時間の差だけ信号切替装置のＴＳ出力時間も変わり、後段の放送機が出力する放送電波の時間も変動してしまうことになり、従って、従来技術では、シームレス系統切替に問題が生じてしまうのである。 For example, assuming that the state shown in FIG. 6 (a) has changed to the state shown in FIG. 6 (b) due to line maintenance or the like, the TS number of the post-switching data 30-6 is set to match the system inputted later. The output time “1-1” differs by 3 bytes in the case of FIG. 6A and the case of FIG. 6B. In this case, the TS output time of the signal switching device also changes by the difference in the delay time, and the time of the broadcast radio wave output by the subsequent broadcaster also fluctuates. Therefore, in the conventional technology, seamless system switching is performed. Problems will arise.
このように遅延時間変動が生じて、例えばマイクロ回線系と光回線系の間でシームレス系統切替ができなくなってしまう事態の発生は、従来技術の場合、実際に系統を切替えたとき、はじめて操作員などにより確認されることになり、従って、従来技術では、機器運用上にも問題が生じてしまうことになる。 The occurrence of such a situation in which the delay time fluctuates and the seamless system cannot be switched between the micro line system and the optical line system, for example, is the first time when the system is actually switched in the case of the prior art. Therefore, in the prior art, there is a problem in device operation.
本発明の目的は、複数の伝送系の伝送時間に変動が生じてもシームレス系統切替に問題が生じないようにしたＳＴＬ受信装置における信号切替装置を提供することにある。 An object of the present invention is to provide a signal switching device in an STL receiving device which prevents a problem in seamless system switching even if fluctuations occur in transmission times of a plurality of transmission systems.
上記目的は、２系統の伝送路によりデジタルデータを受信し、各々の系統で復調して得られたデータストリームのうちの１系統を選択して出力する方式の信号切替装置において、２系統以上入力されるデータストリームを各々の系統のクロックで一時記憶する記憶部と、該記憶部に一時記憶されたデータストリームを各系統同時に読み出し開始するデータ読み出し制御部と、読み出されたデータストリームのうちの１系統を選択し出力する選択部と、該選択部で選択し出力するデータストリームと対で出力されるクロックを生成するクロック制御部と、２系統以上入力されるデータストリーム間の信号時間差を検知する検知部と、各々の系に入力されるデータストリーム間の遅延差を吸収する遅延メモリと、該遅延メモリの遅延設定値を補正する遅延補正部とを備え、該遅延補正部による設定値の補正が、前記検知部による検知結果に応じて行なわれるようにして達成される。 The object is to input two or more systems in a signal switching device that receives digital data through two transmission paths and selects and outputs one of the data streams obtained by demodulating each system. A storage unit that temporarily stores the data stream to be read with the clock of each system, a data read control unit that simultaneously starts reading the data stream temporarily stored in the storage unit, and A selection unit that selects and outputs one system, a clock control unit that generates a clock output in pairs with a data stream that is selected and output by the selection unit, and a signal time difference between two or more input data streams Detection unit, delay memory that absorbs the delay difference between the data streams input to each system, and the delay setting value of the delay memory is corrected A that delay correction unit, the correction of the set value by the delay correction unit is achieved as is done according to the detection result by the detection unit.
ＳＴＬ受信装置における回線の保守などにより遅延時間変動が生じた場合、本装置の出力信号にもその遅延時間変動の影響が生じ、後段の放送機が出力する放送電波の時間に影響する。上記手段によれば、この変動の影響を緩衝するため、予め１号機用遅延メモリと２号機用遅延メモリに同量補正遅延の分を増して遅延時間を設定しておき、補正遅延の範囲で遅い系の入力時間が変動したとき、その変動量を検知して補正遅延の分で吸収する。この結果、遅い系の入力時間が以前と変わる場合でも後段の放送機が出力する放送電波の時間に影響することは無い。
When delay time fluctuation occurs due to line maintenance or the like in the STL receiver, the output signal of this apparatus is also affected by the delay time fluctuation, which affects the time of the broadcast radio wave output from the subsequent broadcaster. According to the above means, in order to buffer the influence of the fluctuation, the delay time is set in advance by increasing the same amount of correction delay in the delay memory for
本発明によれば、複数の伝送系の伝送時間差を検出して遅延合わせが自動的に与えられるようにしたので、シームレス系統切替が常に正しく得られ、複数の伝送系によるデジタル放送信号伝送による信頼性の保持を確実に得ることができる。 According to the present invention, since the transmission time difference between a plurality of transmission systems is detected and the delay adjustment is automatically given, seamless system switching can always be obtained correctly, and the reliability by digital broadcast signal transmission by the plurality of transmission systems can be obtained. Sexual retention can be reliably obtained.
以下、本発明による信号切替装置について、実施の形態により詳細に説明すると、ここで、図１が本発明の一実施形態のブロック構成図で、これは、図４の従来技術によるＳＴＬ受信装置１００に本発明を適用し、それに遅延差検知部６１と表示器６２、遅延補正部６３Ａ、６３Ｂを設けたものであり、その他の構成には変わりはない。
Hereinafter, a signal switching device according to the present invention will be described in detail with reference to an embodiment. FIG. 1 is a block diagram of an embodiment of the present invention, which is an
そして、この図１の実施形態では、遅延差検知部６１により、１号機の受信機２０Ａから出力される１号機ＴＳデータ３０−２１と、２号機の受信機２０Ｂから出力される２号機ＴＳデータ３０−４１の位相差を検出し、これに応じて遅延補正部６３Ａ、６３Ｂによる補正量を制御し、シームレス系統切替に必要な遅延合わせが自動的に得られるようにしたものである。
In the embodiment of FIG. 1, the delay
ここで、図２は、遅延差検知部６１の詳細なブロック構成図で、図３は動作説明用のタイミング図であり、ここで、まず、図２に示すように、この遅延差検知部６１は、１号機ＴＳデータ３０−２１が入力される１号機フレーム検出器４４Ａと、２号機ＴＳデータ３０−４１が入力される２号機フレーム検出器４４Ｂを備え、これらによりＴＳデータのフレーム開始パケットを検出し、図３(a)に示されてる１号機フレームパルス４４−１と、図３(b)に示されている２号機フレームパルス４４−２を生成する。
2 is a detailed block diagram of the
そして、１号機フレームパルス４４−１は、遅延カウンタ４６のストップ入力に供給され、２号機フレームパルス４４−２は遅延カウンタ４６のリセット入力に供給される。そこで、この遅延カウンタ４６では、１号機フレームパルス４４−１と２号機フレームパルス４４−２の間の時間が測定され、測定結果を図３(c)に示されている入力ＴＳデータ遅延量４６−１として出力する。
The first machine frame pulse 44-1 is supplied to the stop input of the
一方、設定遅延量算出器４５は、遅延設定器６０Ａにより設定されている遅延メモリ２５Ａの遅延量と、遅延設定器６０Ｂにより設定されている遅延メモリ２５Ｂの遅延量の差分を算出し、算定結果を図３(d)に示されている設定遅延量４５−１として出力する。そこで、遅延設定確認器４７は、この設定遅延量４５−１と前述の入力ＴＳデータ遅延量４６−１とが一致しているか否かを確認する。
On the other hand, the set
そして、設定遅延量４５−１と入力ＴＳデータ遅延量４６−１が一致していたとき、遅延設定確認器４７は、図３(e)に示されているＥＮ(イネーブル)信号４７−１を出力し、レジスタ４８に供給する。そこで、レジスタ４８は、このＥＮ信号４７−１の入力により能動化され、このときに与えられている入力ＴＳデータ遅延量４６−１を記憶する。この結果、最新の入力ＴＳデータ遅延量４６−１が、図３(f)に示されている遅延量４８−１として、このレジスタ４８から読み出せることになる。
When the set delay amount 45-1 matches the input TS data delay amount 46-1, the
このとき遅延差比較補正器４９は、レジスタ４８の出力である遅延量４８−１と入力ＴＳデータ遅延量４６−１を監視し、これら遅延量４８−１と入力ＴＳデータ遅延量４６−１に差が現れたとき、系統間遅延差異常情報４９−１、４９−２を出力し、表示器６２と監視制御装置４０に供給し、１号機遅延補正情報４９−３と２号機遅延補正情報４９−４を出力し、遅延補正部６３Ａ、６３Ｂに供給する。
At this time, the delay
更に詳しい動作について、図３により説明すると、ここで、まず、この図３の時刻ｔ0 から時刻ｔ1 までの期間Ａは、設定遅延量４５−１と入力ＴＳデータ遅延量４６−１が一致していたときの動作を表わし、時刻ｔ1 以降の期間Ｂは、一致しなくなったときの動作を表わしたものである。 A more detailed operation will be described with reference to FIG. 3. Here, in the period A from time t 0 to time t 1 in FIG. 3, the set delay amount 45-1 and the input TS data delay amount 46-1 are equal. The period B after the time t 1 represents the operation when no match occurs.
従って、この図３の期間Ａは、アンテナ１０で受信されたデジタル放送信号と光回線１１から入力されたデジタル放送信号の遅延差に変わりがなく、このままでシームレス系統切替が正しく得られている状態を表わし、他方、期間Ｂは、伝送系の保守点検などの理由により遅延差が初期状態から変化され、このままでは遅延合わせが外れて、正しいシームレス系統切替が得られなくなっている状態を表わしていることになる。
Therefore, in the period A in FIG. 3, the delay difference between the digital broadcast signal received by the
そこで、まず、図３の期間Ａに示すように、設定遅延量４５−１と入力ＴＳデータ遅延量４６−１が一致していたとする。そうすると、この場合、遅延差比較補正器４９は、遅延合わせが正常な状態にあるものとし、動作系統間遅延差異常情報４９−１、４９−２と１号機遅延補正情報４９−３及び２号機遅延補正情報４９−４の何れも出力しない状態を保つ。
Therefore, first, it is assumed that the set delay amount 45-1 matches the input TS data delay amount 46-1, as shown in a period A in FIG. Then, in this case, the delay
従って、この期間Ａの状態にあるときには、表示器６２は正常状態を表わす消灯モードを保ち、監視制御装置４０にも異常は報知されない。また、このときは、１号機遅延補正情報４９−３と２号機遅延補正情報４９−４も出力されないので、これらによる遅延時間の補正値も、補正量０を表わすΔadj０となり、この結果、１号機用遅延メモリ２５Ａと２号機用遅延メモリ２５Ｂには、各々の遅延設定器６０Ａと遅延設定器６０Ｂに設定されている遅延がそのまま与えられ、これにより遅延合わせが得られていることになる。
Accordingly, when in the period A, the
次に、図３の期間Ｂに示すように、設定遅延量４５−１と入力ＴＳデータ遅延量４６−１が一致していなかったとすると、このとき遅延差比較補正器４９は、遅延合わせに外れが現れたものとし、動作系統間遅延差異常情報４９−１、４９−２を出力すると共に、１号機遅延補正情報４９−３及び２号機遅延補正情報４９−４として、このときの遅延合わせに必要な補正量１(＝β)を表わすΔadj１を出力する。
Next, as shown in the period B of FIG. 3, if the set delay amount 45-1 and the input TS data delay amount 46-1 do not coincide with each other, the delay
そこで、表示器６２は、動作系統間遅延差異常情報４９−１の入力に応じて、ランプの点灯などによる異常点灯モードとなり、シームレス系統切替が正しく得られなくなっていることが報知されるようにし、監視制御装置４０は、動作系統間遅延差異常情報４９−２の入力に応じて遅延時間変動量と遅延補正量を表示し、報知する。このとき監視制御装置４０は、系統切替を禁止するようにしてもよい。
Therefore, the
また、遅延補正部６３Ａは、１号機遅延補正情報４９−３の入力に応じて、１号機遅延設定器６０Ａにより設定されている遅延に補正量１を与え、遅延補正部６３Ｂは、２号機遅延補正情報４９−４の入力に応じて、２号機遅延設定器６０Ｂにより設定されている遅延に補正量１を与えるようにし、これにより、放置すれば外れてしまうことになる筈の遅延合わせが正しく維持されるようにする。
The
従って、この実施形態によれば、何からの理由により伝送系の特性が変化し、遅延合わせに外れが発生する虞が生じたとすると、それが報知され、かつ、遅延合わせに必要な遅延補正が働き、正しいシームレス系統切替が自動的に維持されることになる。しかも、このとき、遅延時間変動量と遅延補正量が表示されるので、操作員による事態の把握が正しく得られ、的確な機器運用が容易に維持できる。 Therefore, according to this embodiment, if there is a possibility that the characteristics of the transmission system change for some reason and the delay alignment may be out of order, this is notified and the delay correction necessary for the delay alignment is performed. Work, and correct seamless system switching will be automatically maintained. In addition, since the delay time fluctuation amount and the delay correction amount are displayed at this time, it is possible to correctly grasp the situation by the operator and to easily maintain an accurate device operation.
次に、このときの遅延補正による遅延合わせ動作について、具体例を挙げて詳細に説明すると、まず、ここで１号機の入力ＴＳデータ３０−２の伝送時間が２号機の入力ＴＳデータ３０−４の伝送時間に対して５byte 遅れであったのが、これから３byte 遅れて８byteに変化したとする。そうすると、この場合、従来技術の場合は、最初は図６(a)に示すように、遅延設定器６０Ａの設定値は「０byte」にし、遅延設定器６０Ｂは「５byte」にしておくことにより、正しい遅延合わせ状態となっているが、変化後は、図６(b)に示すように、切替後データ３０−６が３byte、遅れてしまう。
Next, the delay adjustment operation by the delay correction at this time will be described in detail by giving a specific example. First, here, the transmission time of the input TS data 30-2 of the first machine is the input TS data 30-4 of the second machine. Suppose that it was 5 bytes behind the transmission time, but it changed to 8 bytes after 3 bytes. Then, in this case, in the case of the prior art, first, as shown in FIG. 6A, the setting value of the
これに対して、本発明の実施形態によれば、従来技術の図６(a)の場合は、図７(a)に示すように、遅延設定器６０Ａの設定値には、「０byte」に対して１号機遅延補正情報４９−３により「＋５byte(Δadj０)」が加わり、遅延設定器６０Ｂの設定値には、「５byte」に対して２号機遅延補正情報４９−４により「＋５byte(Δadj０)」が加わるので、遅延設定器６０Ａの設定値は「５byte」になり、遅延設定器６０Ｂの設定値は「１０byte」になる。
On the other hand, according to the embodiment of the present invention, in the case of FIG. 6A of the prior art, as shown in FIG. 7A, the set value of the
また、同じく従来技術の図６(b)の場合は、図７(b)に示すように、遅延設定器６０Ａの設定値には、「０byte」に対して１号機遅延補正情報４９−３により「＋２byte(Δadj１)」が加わり、遅延設定器６０Ｂの設定値には、「５byte」に対して２号機遅延補正情報４９−４により「＋２byte(Δadj１)」が加わるので、遅延設定器６０Ａの設定値は「２byte」になり、遅延設定器６０Ｂの設定値は「１０byte」になる。
Similarly, in the case of FIG. 6B of the prior art, as shown in FIG. 7B, the set value of the
この結果、図７(a)、図７(b)に示すように、切替後データ３０−６に変化は無くなり、従って、この実施形態によれば、遅延合わせに必要な遅延補正が自動的に働き、常に正しいシームレス系統切替が維持されることが判る。なお、上記の例では、２系統目の遅延が変化しないことを前提として説明したが、実際の運用においては、複数の入力全系同時に回線保守することはなく、回線保守系以外の系の遅延に変化しないため、従って、切替後データ３０−６の遅延の変動を無くすることが可能である。 As a result, as shown in FIGS. 7 (a) and 7 (b), there is no change in the post-switching data 30-6. Therefore, according to this embodiment, the delay correction necessary for delay adjustment is automatically performed. It can be seen that the correct seamless system switching is always maintained. In the above example, the explanation has been made on the assumption that the delay of the second system does not change. However, in actual operation, line maintenance is not performed simultaneously for all the multiple input systems, and delays of systems other than the line maintenance system are not performed. Therefore, it is possible to eliminate the variation in delay of the post-switching data 30-6.
１０：アンテナ
１１：光伝送路
１００：受信装置
２０Ａ、２０Ｂ：受信機
２１Ａ、２１Ｂ：ダウンコンバータ
２２Ａ、２２Ｂ：復調器
２３Ａ、２３Ｂ：分離装置
２５Ａ、２５Ｂ：遅延メモリ
３０−１：１号機ＴＳクロック
３０−２：１号機ＴＳデータ
３０−２１：１号機ＴＳデータ
３０−３：２号機ＴＳクロック
３０−４：２号機ＴＳデータ
３０−４１：２号機ＴＳデータ
３０−５：切替後クロック
３０−６：切替後データ
３０−７：切替制御信号
３０−８：出力ＴＳクロック
３０−９：出力ＴＳデータ、
３０−１０：出力ＴＳクロック
３０−１１：出力ＴＳデータ
３０−１７：１号機ＴＳリードデータ
３０−１８：２号機ＴＳリードデータ
３０−１０１：１号機フレーム信号
３０−１０２：２号機フレーム信号
３００：切替装置
３１：選択器
３２：分配器
３３、３３Ａ、３３Ｂ：同期制御器
３４、３４Ａ、３４Ｂ：メモリ
４０：監視制御装置
４４Ａ、４４Ｂ：フレーム検出器
４４−１：１号機フレームパルス
４４−２：２号機フレームパルス
４５：設定遅延量算出器
４５−１：設定遅延量
４６：遅延カウンタ
４６−１：入力ＴＳデータ遅延量
４７：遅延設定確認器
４７−１：ＥＮ(イネーブル)信号
４８：レジスタ
４８−１：遅延量
４９：遅延比較補正器
４９−１、４９−２：系統間遅延差異常情報
４９−３：１号機遅延補正情報
４９−４：２号機遅延補正情報
５０Ａ、５０Ｂ：放送機
５５：クロック制御部
６０Ａ、６０Ｂ：遅延設定器
６１：遅延差検知部
６２：表示器
６３Ａ、６３Ｂ：遅延補正部
10: Antenna 11: Optical transmission line 100:
30-10: Output TS clock 30-11: Output TS data 30-17:
Claims (1)
２系統以上入力されるデータストリームを各々の系統のクロックで一時記憶する記憶部と、
該記憶部に一時記憶されたデータストリームを各系統同時に読み出し開始するデータ読み出し制御部と、
読み出されたデータストリームのうちの１系統を選択し出力する選択部と、
該選択部で選択し出力するデータストリームと対で出力されるクロックを生成するクロック制御部と、
２系統以上入力されるデータストリーム間の信号時間差を検知する検知部と、
各々の系に入力されるデータストリーム間の遅延差を吸収する遅延メモリと、
該遅延メモリの遅延設定値を補正する遅延補正部とを備え、
該遅延補正部による設定値の補正が、前記検知部による検知結果に応じて行なわれることを特徴とする信号切替装置。
In a signal switching device of a method for receiving digital data through two transmission lines and selecting and outputting one of the data streams obtained by demodulation in each system,
A storage unit that temporarily stores a data stream input from two or more systems using a clock of each system;
A data read control unit that starts reading the data stream temporarily stored in the storage unit simultaneously for each system;
A selection unit that selects and outputs one of the read data streams;
A clock control unit for generating a clock output in pairs with the data stream selected and output by the selection unit;
A detection unit for detecting a signal time difference between two or more input data streams;
A delay memory that absorbs the delay difference between the data streams input to each system;
A delay correction unit for correcting a delay setting value of the delay memory,
A signal switching device, wherein the set value is corrected by the delay correction unit in accordance with a detection result by the detection unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006094729A JP2007274128A (en) | 2006-03-30 | 2006-03-30 | Signal switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006094729A JP2007274128A (en) | 2006-03-30 | 2006-03-30 | Signal switching device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007274128A true JP2007274128A (en) | 2007-10-18 |
| JP2007274128A5 JP2007274128A5 (en) | 2008-10-16 |
Family
ID=38676503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006094729A Pending JP2007274128A (en) | 2006-03-30 | 2006-03-30 | Signal switching device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007274128A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034971A (en) * | 2008-07-30 | 2010-02-12 | Nec Corp | Ts signal abnormality detection apparatus, ts switcher, stl system, and ts system switching method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04156022A (en) * | 1990-10-19 | 1992-05-28 | Hitachi Ltd | Frame phase synchronizing circuit |
| JPH08149114A (en) * | 1994-11-16 | 1996-06-07 | Nec Corp | Data receiver |
| JPH09331316A (en) * | 1996-06-12 | 1997-12-22 | Nec Corp | Phase adjustment circuit for uninterruptible changeover system |
| JPH10240375A (en) * | 1997-02-26 | 1998-09-11 | Mitsubishi Electric Corp | Clock no-hit switching device |
| JPH1155229A (en) * | 1997-07-29 | 1999-02-26 | Nec Telecom Syst Ltd | Transmission path switching device |
| JP2000324074A (en) * | 1999-05-13 | 2000-11-24 | Nec Corp | System and method for fault-time transmission line uninterruptive switching system of sdh transmission |
| JP2001036435A (en) * | 1999-07-22 | 2001-02-09 | Fujitsu Denso Ltd | Data transmitting device |
| JP2001077782A (en) * | 1999-09-06 | 2001-03-23 | Hitachi Ltd | Vc path switching method without momentary break and device therefor |
-
2006
- 2006-03-30 JP JP2006094729A patent/JP2007274128A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04156022A (en) * | 1990-10-19 | 1992-05-28 | Hitachi Ltd | Frame phase synchronizing circuit |
| JPH08149114A (en) * | 1994-11-16 | 1996-06-07 | Nec Corp | Data receiver |
| JPH09331316A (en) * | 1996-06-12 | 1997-12-22 | Nec Corp | Phase adjustment circuit for uninterruptible changeover system |
| JPH10240375A (en) * | 1997-02-26 | 1998-09-11 | Mitsubishi Electric Corp | Clock no-hit switching device |
| JPH1155229A (en) * | 1997-07-29 | 1999-02-26 | Nec Telecom Syst Ltd | Transmission path switching device |
| JP2000324074A (en) * | 1999-05-13 | 2000-11-24 | Nec Corp | System and method for fault-time transmission line uninterruptive switching system of sdh transmission |
| JP2001036435A (en) * | 1999-07-22 | 2001-02-09 | Fujitsu Denso Ltd | Data transmitting device |
| JP2001077782A (en) * | 1999-09-06 | 2001-03-23 | Hitachi Ltd | Vc path switching method without momentary break and device therefor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034971A (en) * | 2008-07-30 | 2010-02-12 | Nec Corp | Ts signal abnormality detection apparatus, ts switcher, stl system, and ts system switching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8874058B2 (en) | Stream signal transmission device and transmission method | |
| CN102439964A (en) | Camera system, signal delay amount adjusting method and program | |
| JP2007101306A (en) | Time synchronization system for plc | |
| JPS61111037A (en) | Line switch system | |
| CN102439965A (en) | Camera system, signal delay amount adjusting method and program | |
| KR19990060491A (en) | DTV's video display clock and sync signal generator | |
| JP2010103845A (en) | Ts signal delay detecting and adjusting method and apparatus | |
| JP2007274128A (en) | Signal switching device | |
| JPS63240241A (en) | Intermediate repeater | |
| JP4871785B2 (en) | Broadcast TS switching device, memory device, and broadcast TS switching system | |
| US7492792B2 (en) | Apparatus for receiving digital data | |
| KR20120106549A (en) | Video server device and synchronization control method | |
| US7161963B2 (en) | Frame multiplexer | |
| JP6255661B2 (en) | TS signal switching device and signal switching method | |
| JP4527996B2 (en) | Digital data receiver | |
| JP2018142784A (en) | Communication device | |
| JPS6216589B2 (en) | ||
| JPH10154972A (en) | Uninterruptible switching system | |
| JP2023121551A (en) | Video receiving device, video generating method, and program | |
| KR100279714B1 (en) | Clock generator device | |
| JP5806244B2 (en) | Uninterrupted transmission system | |
| JP2007116224A (en) | Digital data receiving apparatus and signal switching method thereof | |
| JP2009005107A (en) | Method and system for confirming fixed delay route | |
| KR20030025612A (en) | Redundancy clock changing circuit using delay line | |
| JP2020170889A (en) | Transmission signal selection device, transmission system, transmission signal selection method, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |