JP2007273956A - 薄膜トランジスタアレイ基板および電子インク表示装置 - Google Patents
薄膜トランジスタアレイ基板および電子インク表示装置 Download PDFInfo
- Publication number
- JP2007273956A JP2007273956A JP2007023758A JP2007023758A JP2007273956A JP 2007273956 A JP2007273956 A JP 2007273956A JP 2007023758 A JP2007023758 A JP 2007023758A JP 2007023758 A JP2007023758 A JP 2007023758A JP 2007273956 A JP2007273956 A JP 2007273956A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate
- electronic ink
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 102
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000011324 bead Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 32
- 239000012530 fluid Substances 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000003094 microcapsule Substances 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 230000005684 electric field Effects 0.000 description 11
- 239000004020 conductor Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
- A63B71/00—Games or sports accessories not covered in groups A63B1/00 - A63B69/00
- A63B71/08—Body-protectors for players or sportsmen, i.e. body-protecting accessories affording protection of body parts against blows or collisions
- A63B71/14—Body-protectors for players or sportsmen, i.e. body-protecting accessories affording protection of body parts against blows or collisions for the hands, e.g. baseball, boxing or golfing gloves
- A63B71/141—Body-protectors for players or sportsmen, i.e. body-protecting accessories affording protection of body parts against blows or collisions for the hands, e.g. baseball, boxing or golfing gloves in the form of gloves
- A63B71/146—Golf gloves
-
- A—HUMAN NECESSITIES
- A41—WEARING APPAREL
- A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
- A41D19/00—Gloves
- A41D19/015—Protective gloves
- A41D19/01547—Protective gloves with grip improving means
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
- A63B69/00—Training appliances or apparatus for special sports
- A63B69/36—Training appliances or apparatus for special sports for golf
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Health & Medical Sciences (AREA)
- Physical Education & Sports Medicine (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Textile Engineering (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】電流のリーク現象を低減可能な薄膜トランジスタアレイ基板を提供する。
【解決手段】本発明は、基板と、複数の走査線と、複数のデータ線と、複数の画素とを備えた薄膜トランジスタアレイ基板である。このうち画素は薄膜トランジスタおよび画素電極とを備え、画素電極は薄膜トランジスタの上方に配置されるとともに電気的に接続されている。薄膜トランジスタは第1のゲートと、第1の絶縁層と、半導体層と、ソースと、ドレインと、第2の絶縁層と、少なくとも一つの第2のゲートとを備え、第2のゲートは半導体層上方の第2の絶縁層上に配置され、かつ第2のゲートは第1のゲートに電気的に接続されている。第2のゲートは薄膜トランジスタを介した電流のリーク現象を低減することができる。本発明はまた、この薄膜トランジスタアレイ基板を用いた電子インク表示装置を開示するものである。
【選択図】図2B
【解決手段】本発明は、基板と、複数の走査線と、複数のデータ線と、複数の画素とを備えた薄膜トランジスタアレイ基板である。このうち画素は薄膜トランジスタおよび画素電極とを備え、画素電極は薄膜トランジスタの上方に配置されるとともに電気的に接続されている。薄膜トランジスタは第1のゲートと、第1の絶縁層と、半導体層と、ソースと、ドレインと、第2の絶縁層と、少なくとも一つの第2のゲートとを備え、第2のゲートは半導体層上方の第2の絶縁層上に配置され、かつ第2のゲートは第1のゲートに電気的に接続されている。第2のゲートは薄膜トランジスタを介した電流のリーク現象を低減することができる。本発明はまた、この薄膜トランジスタアレイ基板を用いた電子インク表示装置を開示するものである。
【選択図】図2B
Description
本発明はアレイ基板(array substrate)および表示装置(display device)に関し、かつ特に薄膜トランジスタアレイ基板(TFT array substrate)および電子インク表示装置(E−ink display device)に関する。
表示技術の急速な発展に伴い、数多くの新規な表示装置が絶えず開発されている。このうち、電子インク表示装置は消費電力が少なく、薄型で、寿命が長く、可撓性を持つなどの数々の長所を備え、発展する極めて高い潜在力を持っている。
電子インク表示装置は最初1970年代に開発されたものであり、帯電した複数のビーズを含み、このビーズの片面が白、もう一方の面が黒となっていることを特徴としている。電界が変化したとき、ビーズが上下に回動して、異なる色を表すものである。第二世代の電子インク表示装置は1990年代に進化したものであり、従来のビーズに代わってマイクロカプセル(microcapsules)を用いるとともに、着色されたオイル(oil)および帯電する白色粒子をマイクロカプセル内に充填していることを特徴としている。外部電界の制御により白色粒子を上下に泳動させるものであるが、このうち白色粒子が上向き(観察者に対して手前側方向)に泳動したときに白色となり、白色粒子が下向き(観察者に対して奥側方向)に泳動したときにオイルの色となって表示されるものである。
電子インク表示装置は最初1970年代に開発されたものであり、帯電した複数のビーズを含み、このビーズの片面が白、もう一方の面が黒となっていることを特徴としている。電界が変化したとき、ビーズが上下に回動して、異なる色を表すものである。第二世代の電子インク表示装置は1990年代に進化したものであり、従来のビーズに代わってマイクロカプセル(microcapsules)を用いるとともに、着色されたオイル(oil)および帯電する白色粒子をマイクロカプセル内に充填していることを特徴としている。外部電界の制御により白色粒子を上下に泳動させるものであるが、このうち白色粒子が上向き(観察者に対して手前側方向)に泳動したときに白色となり、白色粒子が下向き(観察者に対して奥側方向)に泳動したときにオイルの色となって表示されるものである。
図1Aは従来の電子インク表示装置を示す構造概略図である。図1Bは図1Aの電子インク表示装置における薄膜トランジスタアレイ基板を示す平面図である。このうち図1Aは図1BのA−A’線の断面である。図1Aおよび図1Bを同時に参照されたい。電子インク表示装置10は、薄膜トランジスタアレイ基板20と前面パネル30とを備え、前面パネル30は薄膜トランジスタアレイ基板20の一方側に配置されている。
前面パネル30は封止カバー32と、透明電極層34と、電子インク材料層36とを備えている。この電子インク材料層36は複数の電子インクビーズ36aを有し、しかも電子インク材料層36は透明電極層34と薄膜トランジスタアレイ基板20との間に設けられている。
薄膜トランジスタアレイ基板20は基板21と、複数の走査線22と、複数のデータ線23と、複数の薄膜トランジスタ24と、誘電層25と、複数の画素電極26とを備えている。このうち、走査線22およびデータ線23は基板21にて複数の画素領域21aを画成しており、そして各薄膜トランジスタ24は対応する画素領域21a内に配置されているとともに、対応する走査線22およびデータ線23が電気的に接続されている。図1Aに見られるように、薄膜トランジスタ24はゲート24aと、ゲート絶縁層24bと、半導体層24cと、ソース24dと、ドレイン24eとを備えている。薄膜トランジスタ24は半導体層24c下方に位置する単一のゲート24aを備えるのみであるため、この薄膜トランジスタ24はボトムゲート型TFT(bottom gate TFT)とも呼ばれている。
図1Aおよび図1Bを再度参照されたい。誘電層25は前記走査線22、データ線23および薄膜トランジスタ24を覆っており、かつ誘電層25は、薄膜トランジスタ24のドレイン24eの一部を露出させる開口部Hを備えている。画素電極26は誘電層25上に配置されるとともに、画素電極26は開口部Hを通じて薄膜トランジスタ24に電気的に接続されている。これにより、走査線22、データ線23および薄膜トランジスタ24を通じて画素電極26にデータ電圧(data voltage)を印加している。ただし、最良の開口率を得るために、画素電極26は薄膜トランジスタ24の上方に配置される、ということに注意されたい。
上記を受けて、画素電極26にデータ電圧が印加されると、画素電極26と薄膜トランジスタ24との間に電界が発生し、電子インク材料層36中の電子インクビーズ36aが駆動される。また、画面をリフレッシュする過程において、作動しない画素に対して、そのゲート24aおよび走査線22に低いゲート電圧信号(low gate voltage、Vgl)を印加して、薄膜トランジスタ24をオフ状態としている。
上記から理解できるように、画素電極26は薄膜トランジスタ24の上方に対応して配置されているため、正のデータ電圧を印加したとき、画素電極26は薄膜トランジスタ24の他のゲートとして振る舞う。つまり、画素電極26上の電荷により生じた電界は半導体層24c内の電荷の新たな分布を誘導し、半導体層24c内にチャネルを発生させてしまう。このように画素電極26上の電荷が半導体層24cを通じてリークして、電流がリークする現象が生じてしまう。よって、画素電極26上に印加するデータ電圧が安定して維持されず、電子インク表示装置10の品質の劣化を引き起こしていた。
これに鑑みて、本発明の目的は電流のリーク現象を低減可能な薄膜トランジスタアレイ基板を提供するものである。
本発明の他の目的は、前記薄膜トランジスタアレイ基板を用いて、表示品質を向上させる電子インク表示装置を提供するものである。
本発明の他の目的は、前記薄膜トランジスタアレイ基板を用いて、表示品質を向上させる電子インク表示装置を提供するものである。
上記またはその他の目的を達成するために、本発明では、基板と、複数の走査線と、複数のデータ線と、複数の画素とを構造的に備えた薄膜トランジスタアレイ基板を開示している。走査線およびデータ線は基板上に配置されている。各画素は少なくとも一本の走査配線と少なくとも一本のデータ配線とに電気的に接続されており、各画素は薄膜トランジスタおよび薄膜トランジスタに電気的に接続されている画素電極を備え、かつ画素電極は薄膜トランジスタの上方に配置されている。このうち薄膜トランジスタは第1のゲートと、第1の絶縁層と、半導体層と、ソースと、ドレインと、第2の絶縁層と、少なくとも一つの第2のゲートとを備えている。第1のゲートは対応する走査線に電気的に接続されている。第1の絶縁層は第1のゲートを覆っている。半導体層は第1のゲート上方の第1の絶縁層上に配置されている。ソースおよびドレインは半導体層上に配置されるとともに一部が半導体層を覆っており、ソースは対応するデータ線に電気的に接続されている。第2の絶縁層はソース、ドレインおよび半導体層を覆っている。第2のゲートは半導体層上方の第2の絶縁層上に配置され、かつ第2のゲートは第1のゲートに電気的に接続されている。
本発明における一実施例に記述する薄膜トランジスタアレイ基板によれば、第1の絶縁層および第2の絶縁層が、第1のゲートの一部を露出させ、第2のゲートがこれを通じて第1のゲートに電気的に接続されている第1の開口部を備えている。
本発明における一実施例の記述によれば、薄膜トランジスタアレイ基板は、基板上に配置された複数の共通リード線を更に備えている。各共通リード線は走査線に平行し、かつ隣接する二本の走査線の間に配置されている。
本発明における一実施例の記述によれば、薄膜トランジスタアレイ基板は、基板上に配置された複数の共通リード線を更に備えている。各共通リード線は走査線に平行し、かつ隣接する二本の走査線の間に配置されている。
本発明における一実施例に記述する薄膜トランジスタアレイ基板によれば、画素電極の材質が酸化インジウムスズ、酸化インジウム亜鉛、金属およびその組み合わせのうちの一つから選ばれるものである。
本発明では、前記薄膜トランジスタアレイ基板と、前面パネルとを備えた電子インク表示装置を更に開示している。このうち、前面パネルは薄膜トランジスタアレイ基板の一方側に配置され、かつ封止カバーと、透明電極層と、電子インク材料層とを備えている。透明電極層は封止カバーの下方に配置され、そして電子インク材料層は透明電極層と薄膜トランジスタアレイ基板との間に介在されている。
本発明では、前記薄膜トランジスタアレイ基板と、前面パネルとを備えた電子インク表示装置を更に開示している。このうち、前面パネルは薄膜トランジスタアレイ基板の一方側に配置され、かつ封止カバーと、透明電極層と、電子インク材料層とを備えている。透明電極層は封止カバーの下方に配置され、そして電子インク材料層は透明電極層と薄膜トランジスタアレイ基板との間に介在されている。
本発明における一実施例に記述する電子インク表示装置によれば、第1の絶縁層および第2の絶縁層が、第1のゲートの一部を露出させ、第2のゲートがこれを通じて第1のゲートに電気的に接続されている第1の開口部を備えている。
本発明における一実施例の記述によれば、電子インク表示装置は、基板上に配置された複数の共通リード線を更に備えている。各共通リード線は走査線に平行し、かつ隣接する二本の走査線の間に配置されている。
本発明における一実施例の記述によれば、電子インク表示装置は、基板上に配置された複数の共通リード線を更に備えている。各共通リード線は走査線に平行し、かつ隣接する二本の走査線の間に配置されている。
本発明における一実施例に記述する電子インク表示装置によれば、画素電極の材質が酸化インジウムスズ、酸化インジウム亜鉛、金属およびその組み合わせのうちの一つから選ばれるものである。
本発明における一実施例に記述する電子インク表示装置によれば、電子インク材料が複数の電子インクビーズと透明流体とを備えている。
本発明における一実施例に記述する電子インク表示装置によれば、電子インク材料が複数の電子インクビーズと透明流体とを備えている。
本発明における一実施例に記述する電子インク表示装置によれば、前記電子インクビーズは複数の暗色ビーズと複数の明色ビーズとを含んでおり、前記複数の暗色ビーズおよび明色ビーズは透明流体中に分散され、かつ各々が異なる電気的性質を持っている。
本発明における一実施例に記述する電子インク表示装置によれば、前記暗色ビーズ、明色ビーズおよび透明流体を包み込む複数のマイクロカプセルを更に備えている。
本発明における一実施例に記述する電子インク表示装置によれば、前記暗色ビーズ、明色ビーズおよび透明流体を包み込む複数のマイクロカプセルを更に備えている。
本発明における一実施例に記述する電子インク表示装置によれば、前記暗色ビーズ、明色ビーズおよび透明流体を収容する複数のマイクロカップを更に備えている。
本発明における一実施例に記述する電子インク表示装置によれば、電子インク材料層は、電子インクビーズの各々の一方の半分が明色で、他方が暗色であり、各々が異なる電気的性質を持つ複数の電子インクビーズを含んでいる。
本発明における一実施例に記述する電子インク表示装置によれば、電子インク材料層は、電子インクビーズの各々の一方の半分が明色で、他方が暗色であり、各々が異なる電気的性質を持つ複数の電子インクビーズを含んでいる。
本発明にて開示する薄膜トランジスタアレイ基板上の薄膜トランジスタは、第1のゲートおよび第1のゲートに電気的に接続されている第2のゲートを備え、かつ第2のゲートは半導体層と画素電極との間に介在されている。よって、第2のゲートは画素電極上の電荷により生じた電界を遮蔽することができるので、半導体層中にチャネルが発生することはない。つまり、薄膜トランジスタのオン/オフ状態が画素電極の影響を受けることはなく、ひいては電流のリーク現象を低減することができる。また、画素電極が画素領域の範囲に対して薄膜トランジスタの上方に全般的に設けられたとしても、薄膜トランジスタの動作に影響はなく、ひいては画素の開口率を向上させることができる。また、本発明にて開示する薄膜トランジスタアレイ基板を用いて製造された電子インク表示装置は優れた表示品質を備えるものである。
本発明の上記およびその他目的、特徴および長所がより明確に理解できるように、下記にて好ましい実施例を明記するとともに、添付の図面に合わせて詳細な説明を下記のとおり行う。
本発明の上記およびその他目的、特徴および長所がより明確に理解できるように、下記にて好ましい実施例を明記するとともに、添付の図面に合わせて詳細な説明を下記のとおり行う。
図2Aにて本発明の好ましい実施例における薄膜トランジスタアレイ基板の平面図を示す。図2Bにて図2AにおけるB−B’線の断面概略図を示す。図2Cにて図2AにおけるC−C’線の断面概略図を示す。
図2Aおよび図2Bを合わせて参照されたい。薄膜トランジスタアレイ基板100は基板110と、複数の走査線120と、複数のデータ線130と、複数の画素140とを備えている。このうち、走査線120およびデータ線130は基板110上に配置されている。画素140は対応する走査線120および対応するデータ線130に電気的に接続されており、そして画素140は薄膜トランジスタ142および薄膜トランジスタ142に電気的に接続されている画素電極144を備え、かつ画素電極144は薄膜トランジスタ142の上方に配置されている。薄膜トランジスタ142は第1のゲート142aと、第1の絶縁層142bと、半導体層142cと、ソース142dと、ドレイン142eと、第2の絶縁層142fと、少なくとも一つの第2のゲート142gとを備えている。第1のゲート142aは対応する走査線120に電気的に接続されている。第1の絶縁層142bは第1のゲート142aを覆っている。半導体層142cは第1のゲート142a上方の第1の絶縁層142b上に配置されている。ソース142dおよびドレイン142eは半導体層142c上に配置されるとともに一部が半導体層142cを覆い、そしてソース142dは対応するデータ線130に電気的に接続されている。第2の絶縁層142fはソース142d、ドレイン142eおよび半導体層142cを覆っている。第2のゲート142gは半導体層142c上方の第2の絶縁層142f上に配置され、かつ第2のゲート142gは第1のゲート142aに電気的に接続されている。
図2Aおよび図2Bを合わせて参照されたい。薄膜トランジスタアレイ基板100は基板110と、複数の走査線120と、複数のデータ線130と、複数の画素140とを備えている。このうち、走査線120およびデータ線130は基板110上に配置されている。画素140は対応する走査線120および対応するデータ線130に電気的に接続されており、そして画素140は薄膜トランジスタ142および薄膜トランジスタ142に電気的に接続されている画素電極144を備え、かつ画素電極144は薄膜トランジスタ142の上方に配置されている。薄膜トランジスタ142は第1のゲート142aと、第1の絶縁層142bと、半導体層142cと、ソース142dと、ドレイン142eと、第2の絶縁層142fと、少なくとも一つの第2のゲート142gとを備えている。第1のゲート142aは対応する走査線120に電気的に接続されている。第1の絶縁層142bは第1のゲート142aを覆っている。半導体層142cは第1のゲート142a上方の第1の絶縁層142b上に配置されている。ソース142dおよびドレイン142eは半導体層142c上に配置されるとともに一部が半導体層142cを覆い、そしてソース142dは対応するデータ線130に電気的に接続されている。第2の絶縁層142fはソース142d、ドレイン142eおよび半導体層142cを覆っている。第2のゲート142gは半導体層142c上方の第2の絶縁層142f上に配置され、かつ第2のゲート142gは第1のゲート142aに電気的に接続されている。
この薄膜トランジスタ142は第1のゲート142aと第2のゲート142gとを備え、第2のゲート142gは半導体層142cと画素電極144との間に配置され、かつ第2のゲート142gは第1のゲート142aに電気的に接続されていることに注意されたい。
第1のゲート142aを第2のゲート142gに電気的に接続する方法については、下記に例示する。図2Aおよび図2Cを同時に参照されたい。一実施例において、薄膜トランジスタ142の第1の絶縁層142bおよび第2の絶縁層142fは開口部H1を備えている。この開口部H1は第1のゲート142aの一部を露出させる。この場合、第2のゲート142gは開口部H1を通じて第1のゲート142aに電気的に接続することができる。当然のこと、本発明は上記した方式に限定されるものではなく、その他適切な方式で第1のゲート142aと第2のゲート142gとを電気的に接続してもよい。
図2Bに示すように、第1のゲート142aに電圧が印加されて薄膜トランジスタ142が導通すると、同時に第2のゲート142g上にも第1のゲート142aと同じ電圧が印加される。上記を受けて、薄膜トランジスタ142がオンされて画素電極144に正のデータ電圧が印加されるとき、第2のゲート142gが半導体層142cと画素電極144との間に配置されていることから、画素電極144上の電荷により生じた電界は第2のゲート142gにより遮蔽され、半導体層142cにチャネルが発生して電流のリーク現象が発生することはなくなる。言い換えれば、薄膜トランジスタ142のオン/オフ状態は画素電極144に影響されることなく、第1のゲート142aに印加される電圧信号のみに関係するということである。
従来のものと比べて言うなれば、本発明における半導体層142cは画素電極144に影響されてチャネルが発生するということはないので、画素電極144上の電荷が半導体層142cを介してリークするということはなくなる。換言するならば、薄膜トランジスタアレイ基板100は電流のリーク現象の発生を低減して、画素電極144上に印加されるデータ電圧を長時間保持することができるということである。また、薄膜トランジスタ142はダブルゲート構造であるため、画素電極144が画素領域110aに対応する範囲に全般的に設けられても、画素電極144は薄膜トランジスタ142のオン/オフ状態に影響することはない。これにより、各画素140の開口率および表示面積を向上させることができる。
続いて図2Aを参照されたい。一実施例において、基板110の材料は例えばガラス、石英またはその他適切な材料となっている。走査線120およびデータ線130の材料は金属、合金またはその他適切な導電性材料とすることができる。
好ましい実施例において、第1のゲート142aおよび走査線120は同じ膜層となっている。第1の絶縁層142bおよび第2の絶縁層142fの材質は酸化シリコン、窒化シリコン、窒酸化シリコンまたはその他適切な誘電性材質とすることができる。半導体層142cの材質はアモルファスシリコン、ポリシリコンまたはその他適切な半導体層とすることができる。一実施例において、半導体層142cはチャネル層L1と、オーミックコンタクト層L2とを備え、オーミックコンタクト層L2はチャネル層L1と、ソース142dと、ドレイン142eとの間に介在されており、しかもオーミックコンタクト層L2の材料はドーピングされたアモルファスシリコンとすることができる。ソース142dおよびドレイン142eの材質は例えばクロム、アルミニウム合金またはその他適切な導電性材料であり、かつソース142d、ドレイン142eおよびデータ線130は同じ膜層となっている。第2のゲート142gは金属、合金またはその他適切な導電性材料である。画素電極144の材質は酸化インジウムスズ(indium tin oxide,ITO)、酸化インジウム亜鉛(indium zinc oxide,IZO)、金属、上記材料の組合わせの一つまたはその他適切な導電性材料とすることができる。
好ましい実施例において、第1のゲート142aおよび走査線120は同じ膜層となっている。第1の絶縁層142bおよび第2の絶縁層142fの材質は酸化シリコン、窒化シリコン、窒酸化シリコンまたはその他適切な誘電性材質とすることができる。半導体層142cの材質はアモルファスシリコン、ポリシリコンまたはその他適切な半導体層とすることができる。一実施例において、半導体層142cはチャネル層L1と、オーミックコンタクト層L2とを備え、オーミックコンタクト層L2はチャネル層L1と、ソース142dと、ドレイン142eとの間に介在されており、しかもオーミックコンタクト層L2の材料はドーピングされたアモルファスシリコンとすることができる。ソース142dおよびドレイン142eの材質は例えばクロム、アルミニウム合金またはその他適切な導電性材料であり、かつソース142d、ドレイン142eおよびデータ線130は同じ膜層となっている。第2のゲート142gは金属、合金またはその他適切な導電性材料である。画素電極144の材質は酸化インジウムスズ(indium tin oxide,ITO)、酸化インジウム亜鉛(indium zinc oxide,IZO)、金属、上記材料の組合わせの一つまたはその他適切な導電性材料とすることができる。
また、各画素電極144がデータ電圧を保持する機能を高めるために、一実施例において、図2Aに示す薄膜トランジスタアレイ基板100は、基板110上に配置され、各々が走査線120と平行し、かつ隣接する走査線120の間に配置されている複数の共通リード線160を備えることができる。より詳しく言えば、各画素電極144と画素電極144下方に配置されている共通リード線160とで保持容量(storage capacitor)を構成し、各画素電極144上に印加されるデータ電圧の更なる安定化を図り、ひいては各画素140に優れた表示効果をもたらすことができる。ただし、その他実施例において、薄膜トランジスタアレイ基板はニーズに応じて共通リード線を備えなくてもよい。
上記をまとめると、本発明の薄膜トランジスタアレイ基板100においては、その薄膜トランジスタ142はダブルゲート構造である。半導体層142cと画素電極144との間に配置されている第2のゲート142gは画素電極144上の電荷により生じた電界を遮蔽することができる。よって、半導体層142cは画素電極144の影響によってチャネルが発生することはない。つまり、画素電極144の電荷が、薄膜トランジスタ142のオフ設定時に半導体層142cを介してリークすることはないということである。したがって、本発明の薄膜トランジスタアレイ基板100は、電流のリーク現象の発生を低減し、画素電極144上に印加される電圧がこれにより更に安定化され、しかも各画素140の開口率および表示面積を向上させることができるという長所を備えている。
前記薄膜トランジスタアレイ基板100は電子インク表示装置を構成するのに用いることができる。図3Aは本発明の好ましい実施例における電子インク表示装置を示す構造概略図である。図3Aによれば、電子インク表示装置200は前記薄膜トランジスタアレイ基板100と前面パネル300とを備え、前面パネル300は薄膜トランジスタアレイ基板100の一方側に配置されて、しかも前面パネル300は封止カバー310と、透明電極層320と、電子インク材料層330とを備えている。透明電極層320は封止カバー310の下方に配置され、電子インク材料層330は透明電極層320と薄膜トランジスタアレイ基板100との間に介在されている。
薄膜トランジスタアレイ基板100における各々の構成要素については、上記したとおりなので、ここでは記述を省略する。ただし、図3Aに示す電子インク表示装置200は前記薄膜トランジスタアレイ基板100を備え、とりわけその中における薄膜トランジスタ142はダブルゲート構造を備えていることに注意されたい。よって、半導体層142cと画素電極144との間に設けられている第2のゲート142gは画素電極144上の電荷により生じた電界を遮蔽することができ、半導体層142cは画素電極144の影響によってチャネルが発生することはない。つまり、画素電極144の電荷が、薄膜トランジスタ142のオフ設定時に半導体層142cを介してリークすることはないということであり、よって電流のリーク現象の発生を低減することができる。
電流のリーク現象を低減して、画素電極144上に印加される電圧が長時間保持されるので、各画素は安定的に表示することができる。そして、画素電極144が画素領域110aに対応する範囲に全般的に設けられても、薄膜トランジスタ142の動作には影響はなく、ひいては各画素の開口率および表示面積を向上させることができる。
図3Aを再度参照されたい。一実施例において、封止カバー310の材質はガラス、石英、アクリルまたはその他適切な材質とすることができる。透明電極層320の材質は例えば酸化インジウムスズ、酸化インジウム亜鉛またはその他導電性の透明材質である。
一実施例において、電子インク材料層330は、電子インクビーズの各々の一方の半分が明色で、他方が暗色であり、各々が異なる電気的性質を持つ複数の電子インクビーズ330aを含んでいる。画素電極144と透明電極層320との間の電界が変化すると、電子インク材料層330内の電子インクビーズ330aが駆動され、電子インク表示装置200が画面を表示する。
一実施例において、電子インク材料層330は、電子インクビーズの各々の一方の半分が明色で、他方が暗色であり、各々が異なる電気的性質を持つ複数の電子インクビーズ330aを含んでいる。画素電極144と透明電極層320との間の電界が変化すると、電子インク材料層330内の電子インクビーズ330aが駆動され、電子インク表示装置200が画面を表示する。
電子インク材料層330は上記した種類に限定されるものではない。図3Bは他の実施例の電子インク表示装置を示す構造概略図である。この実施例の電子インク表示装置200aにおいては、電子インク材料層330’内には複数の暗色ビーズ330a’−1と、複数の明色ビーズ330a’−2と、透明流体330a’−3とが含まれている。このうち、これら暗色ビーズ330a’−1および明色ビーズ330a’−2は透明流体330a’−3内に分散され、かつ各々が異なる電気的性質を持っている。画素電極144と透明電極層320との間の電界が変化すると、暗色ビーズ330a’−1および明色ビーズ330a’−2が電界の方向に基づいて上向きまたは下向きに移動し、ひいては各画素が所望の画面を表示する。更に他の実施例においては、暗色ビーズ330a’−1、明色ビーズ330a’−2および透明流体330a’−3が複数のマイクロカプセル330a’中に包み込まれている。
他の実施例において、暗色ビーズ330a’−1、明色ビーズ330a’−2および透明流体330a’−3が複数のマイクロカップ(microcup)内に収容されている。他の実施例において、暗色ビーズ330a’−1、明色ビーズ330a’−2および透明流体330a’−3は側面方向構造の制限を受けることなくアクティブ領域内で移動する。当然のこと、その他の実施例において、暗色ビーズ330a’−1、明色ビーズ330a’−2および透明流体330a’−3は各種異なる構造に合わせて配置することができる。上記を受けて、電子インク表示装置200は前記薄膜トランジスタアレイ基板100を使用して、優れた表示品質を持たせている。
上記をまとめると、本発明にて開示する薄膜トランジスタアレイ基板、電子インク表示装置は少なくとも下記のような特長を備えている。
(1)本発明の薄膜トランジスタアレイ基板における薄膜トランジスタは、ダブルゲート構造の作用により、所定のオフ期間にて薄膜トランジスタを介してリークするリーク電流を低減することができる。
(2)電流のリークが低減されるので、画素電極上に印加される電圧レベルがこれよって一層安定化する。
(3)画素電極が薄膜トランジスタを覆うように設けられていても、薄膜トランジスタの動作に影響はないので、本発明では各画素の開口率および表示面積を向上させることができる。
(4)本発明にて開示する薄膜トランジスタアレイ基板における電流のリークは小さいため、この薄膜トランジスタアレイ基板を用いて製造された表示装置は優れた表示品質を備えている。
(1)本発明の薄膜トランジスタアレイ基板における薄膜トランジスタは、ダブルゲート構造の作用により、所定のオフ期間にて薄膜トランジスタを介してリークするリーク電流を低減することができる。
(2)電流のリークが低減されるので、画素電極上に印加される電圧レベルがこれよって一層安定化する。
(3)画素電極が薄膜トランジスタを覆うように設けられていても、薄膜トランジスタの動作に影響はないので、本発明では各画素の開口率および表示面積を向上させることができる。
(4)本発明にて開示する薄膜トランジスタアレイ基板における電流のリークは小さいため、この薄膜トランジスタアレイ基板を用いて製造された表示装置は優れた表示品質を備えている。
確かに本発明では好ましい実施例を上記のように開示したが、これは本発明を限定するためのものではなく、当業者であれば、本発明の主旨および範囲を逸脱することなく、数々の変更および付加を行うことができるので、本発明の保護範囲は別紙の特許請求の範囲による限定を基準と見なす。
10,200,200a 電子インク表示装置、20,100 薄膜トランジスタアレイ基板、21,110 基板、21a,110a 画素領域、22,120 走査線、23,130 データ線、24,142 薄膜トランジスタ、24a ゲート、24bゲート絶縁層、24c 半導体層、24d,142d ソース、24e,142e ドレイン、25,150 誘電層、26,144 画素電極、30,300 前面パネル、32,310 封止カバー、34,320 透明電極層、36,330,330' 電子インク材料層、36a,330a 電子インクビーズ、140 画素、142a 第1のゲート、142b 第1の絶縁層、142c 半導体層、142f 第2の絶縁層、142g 第2のゲート、160 共通リード線、330a 'マイクロカプセル、330a'−1 暗色ビーズ、330a'−2 明色ビーズ、330a'−3 透明流体、H 開口部、H1 第1の開口部、H2 第2の開口部、L1 チャネル層、L2 オーミックコンタクト層
Claims (10)
- 基板と、
前記基板上に配置されている複数の走査線および複数のデータ線と、
各画素が前記複数の走査線の一本と前記データ線の一本とに電気的に接続されており、各画素が薄膜トランジスタおよび前記薄膜トランジスタに電気的に接続されている画素電極を有し、かつ前記画素電極は薄膜トランジスタの上方に配置されている複数の画素と、を備えた薄膜トランジスタアレイ基板であって、
前記薄膜トランジスタは、
対応する前記走査線に電気的に接続されている第1のゲートと、
前記第1のゲートを覆う第1の絶縁層と、
前記第1のゲート上方の前記第1の絶縁層上に配置されている半導体層と、
前記半導体層上に配置されるとともに一部が半導体層を覆っているソースおよびドレインであり、かつ前記ソースは対応するデータ線に電気的に接続されており、前記ドレインは前記画素電極に電気的に接続されているソースおよびドレインと、
前記ソース、前記ドレインおよび前記半導体層を覆っている第2の絶縁層と、
前記半導体層上方の前記第2の絶縁層上に配置され、かつ前記第1のゲートに電気的に接続されている少なくとも一つの第2のゲートと、を備えた、ことを特徴とする薄膜トランジスタアレイ基板。 - 前記第1の絶縁層および前記第2の絶縁層が、前記第1のゲートの一部を露出させ、前記第2のゲートがこれを通じて前記第1のゲートに電気的に接続されている開口部を備えている、ことを特徴とする請求項1に記載の薄膜トランジスタアレイ基板。
- 前記基板上に配置された複数の共通リード線を更に備えており、前記複数の共通リード線は前記複数の走査線に平行し、かつ隣接する前記複数の走査線の間に配置されている、ことを特徴とする請求項1に記載の薄膜トランジスタアレイ基板。
- 前記画素電極の材質が酸化インジウムスズ、酸化インジウム亜鉛、金属およびその組み合わせのうちの群の一つから選ばれるものである、ことを特徴とする請求項1に記載の薄膜トランジスタアレイ基板。
- 請求項1に記載の薄膜トランジスタアレイ基板と、
前記薄膜トランジスタアレイ基板の一方側に配置されている前面パネルと、を備えた電子インク表示装置であって、
前記前面パネルは、
封止カバーと、
前記封止カバーの下方に配置されている透明電極層と、
前記透明電極層と前記薄膜トランジスタアレイ基板との間に介在されている電子インク材料層と、を備えた、ことを特徴とする電子インク表示装置。 - 前記第1の絶縁層および前記第2の絶縁層が、前記第1のゲートの一部を露出させ、前記第2のゲートがこれを通じて前記第1のゲートに電気的に接続されている開口部を備えている、ことを特徴とする請求項5に記載の電子インク表示装置。
- 前記基板上に配置された複数の共通リード線を更に備えており、前記複数の共通リード線は前記複数の走査線に平行し、かつ隣接する前記複数の走査線の間に配置されている、ことを特徴とする請求項5に記載の電子インク表示装置。
- 前記電子インク材料層は複数の電子インクビーズと透明流体とを備えており、前記複数の電子インクビーズは複数の暗色ビーズと複数の明色ビーズとを含み、かつ前記複数の暗色ビーズおよび前記複数の明色ビーズは各々異なる電気的性質を持ち前記透明流体中に分散されている、ことを特徴とする請求項5に記載の電子インク表示装置。
- 前記複数の明色ビーズ、前記複数の暗色ビーズおよび前記透明流体は複数のマイクロカプセルまたは複数のマイクロカップ内に収容されている、ことを特徴とする請求項8に記載の電子インク表示装置。
- 前記電子インク材料層は、電子インクビーズの各々の一方の半分が明色で、他方が暗色であり、各々が異なる電気的性質を持つ複数の電子インクビーズを含んでいる、ことを特徴とする請求項5に記載の電子インク表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095111650A TW200736786A (en) | 2006-03-31 | 2006-03-31 | Thin film transistor array substrate and electronic ink display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007273956A true JP2007273956A (ja) | 2007-10-18 |
Family
ID=38557491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007023758A Pending JP2007273956A (ja) | 2006-03-31 | 2007-02-02 | 薄膜トランジスタアレイ基板および電子インク表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070228389A1 (ja) |
JP (1) | JP2007273956A (ja) |
KR (1) | KR20070098472A (ja) |
TW (1) | TW200736786A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011029635A (ja) * | 2009-07-03 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | トランジスタを有する表示装置の作製方法 |
WO2011052385A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2015167265A (ja) * | 2010-05-20 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015173274A (ja) * | 2009-12-04 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2015179276A (ja) * | 2009-10-21 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018064117A (ja) * | 2009-05-01 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020057814A (ja) * | 2009-10-21 | 2020-04-09 | 株式会社半導体エネルギー研究所 | トランジスタ |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011010544A1 (en) | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
KR101915251B1 (ko) | 2009-10-16 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN105789321B (zh) | 2010-03-26 | 2019-08-20 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
KR20120053295A (ko) | 2010-11-17 | 2012-05-25 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치, 그리고 그 제조 방법 |
KR101640192B1 (ko) * | 2014-08-05 | 2016-07-18 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
KR102440114B1 (ko) * | 2015-10-27 | 2022-09-05 | 삼성디스플레이 주식회사 | 표시 장치 |
US10242617B2 (en) | 2016-06-03 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, electronic device, and driving method |
CN110955092B (zh) * | 2019-12-17 | 2023-05-26 | 京东方科技集团股份有限公司 | 子像素结构、显示面板及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003186421A (ja) * | 2001-09-10 | 2003-07-04 | Semiconductor Energy Lab Co Ltd | 発光装置及び半導体装置の作製方法 |
JP2003338628A (ja) * | 2002-05-20 | 2003-11-28 | Seiko Epson Corp | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法 |
JP2005079283A (ja) * | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
JP2005283821A (ja) * | 2004-03-29 | 2005-10-13 | Seiko Epson Corp | 記憶性表示装置 |
WO2005101361A1 (en) * | 2004-04-14 | 2005-10-27 | Koninklijke Philips Electronics N.V. | Electrophoretic display panel having rotatable particles |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2651972B2 (ja) * | 1992-03-04 | 1997-09-10 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
US7259744B2 (en) * | 1995-07-20 | 2007-08-21 | E Ink Corporation | Dielectrophoretic displays |
US6683333B2 (en) * | 2000-07-14 | 2004-01-27 | E Ink Corporation | Fabrication of electronic circuit elements using unpatterned semiconductor layers |
JP5028723B2 (ja) * | 2001-08-16 | 2012-09-19 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 |
KR101136282B1 (ko) * | 2005-06-30 | 2012-04-19 | 엘지디스플레이 주식회사 | 액정표시장치 |
-
2006
- 2006-03-31 TW TW095111650A patent/TW200736786A/zh unknown
-
2007
- 2007-01-10 US US11/651,645 patent/US20070228389A1/en not_active Abandoned
- 2007-01-31 KR KR1020070009836A patent/KR20070098472A/ko not_active Application Discontinuation
- 2007-02-02 JP JP2007023758A patent/JP2007273956A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003186421A (ja) * | 2001-09-10 | 2003-07-04 | Semiconductor Energy Lab Co Ltd | 発光装置及び半導体装置の作製方法 |
JP2003338628A (ja) * | 2002-05-20 | 2003-11-28 | Seiko Epson Corp | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法 |
JP2005079283A (ja) * | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
JP2005283821A (ja) * | 2004-03-29 | 2005-10-13 | Seiko Epson Corp | 記憶性表示装置 |
WO2005101361A1 (en) * | 2004-04-14 | 2005-10-27 | Koninklijke Philips Electronics N.V. | Electrophoretic display panel having rotatable particles |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018064117A (ja) * | 2009-05-01 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9130046B2 (en) | 2009-07-03 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US10714503B2 (en) | 2009-07-03 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
JP2014064010A (ja) * | 2009-07-03 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 発光装置 |
US8735884B2 (en) | 2009-07-03 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor |
KR101476817B1 (ko) * | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
US9837441B2 (en) | 2009-07-03 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US11257847B2 (en) | 2009-07-03 | 2022-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US11637130B2 (en) | 2009-07-03 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
JP2019197918A (ja) * | 2009-07-03 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2011029635A (ja) * | 2009-07-03 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | トランジスタを有する表示装置の作製方法 |
US10211231B2 (en) | 2009-07-03 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
JP2018186299A (ja) * | 2009-07-03 | 2018-11-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11978741B2 (en) | 2009-07-03 | 2024-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US9812465B2 (en) | 2009-07-03 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US10319744B2 (en) | 2009-10-21 | 2019-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
JP2020057814A (ja) * | 2009-10-21 | 2020-04-09 | 株式会社半導体エネルギー研究所 | トランジスタ |
JP7027394B2 (ja) | 2009-10-21 | 2022-03-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10115743B2 (en) | 2009-10-21 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
US9716109B2 (en) | 2009-10-21 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
US9419020B2 (en) | 2009-10-21 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
US10957714B2 (en) | 2009-10-21 | 2021-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
JP2019145509A (ja) * | 2009-10-21 | 2019-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015179276A (ja) * | 2009-10-21 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9673337B2 (en) | 2009-10-30 | 2017-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10103275B2 (en) | 2009-10-30 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8421069B2 (en) | 2009-10-30 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2011052385A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2015173274A (ja) * | 2009-12-04 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9411208B2 (en) | 2009-12-04 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2015167265A (ja) * | 2010-05-20 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20070098472A (ko) | 2007-10-05 |
TW200736786A (en) | 2007-10-01 |
US20070228389A1 (en) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007273956A (ja) | 薄膜トランジスタアレイ基板および電子インク表示装置 | |
JP7213285B2 (ja) | 表示装置 | |
CN100547800C (zh) | 薄膜晶体管阵列基板及电子墨水显示装置 | |
JP5279248B2 (ja) | 電気泳動表示装置の駆動方法 | |
US9323100B1 (en) | Color filter substrate and display component | |
TWI413842B (zh) | 平面顯示裝置與用於製造此裝置之方法 | |
CN107329339B (zh) | 阵列基板及曲面液晶显示器 | |
US8174492B2 (en) | Method for driving an electrophoretic display | |
US20120327321A1 (en) | Display pixel having oxide thin-film transistor (tft) with reduced loading | |
US6922275B2 (en) | Electrophoretic display | |
CN102445806B (zh) | 电泳方式显示装置 | |
KR20080079383A (ko) | 전기 영동 표시 장치의 구동 방법 | |
JP2008046595A (ja) | 電子インク表示パネル | |
US20170125441A1 (en) | Array substrate, display panel, and display device | |
KR20130117073A (ko) | 전기 습윤 장치 | |
KR20030025999A (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치 | |
KR100851390B1 (ko) | 전자 잉크 디스플레이 및 그 수리 방법 | |
US20070228379A1 (en) | E-ink display panel and active device array substrate thereof | |
US10627616B2 (en) | Switch element, array substrate, display panel, and display device | |
US8723172B2 (en) | Display device, thin film transistor array substrate and thin film transistor having oxide semiconductor | |
CN102854692B (zh) | 电泳式显示面板 | |
US11043181B2 (en) | Display unit | |
US8970474B2 (en) | Method for driving electrophoresis display device | |
KR20150033146A (ko) | 액정 디스플레이 장치 | |
US8629859B2 (en) | Electrophoretic display apparatus and method for manufacturing the same and method for driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |