JP2007273824A

JP2007273824A - Semiconductor manufacturing apparatus

Info

Publication number: JP2007273824A
Application number: JP2006098965A
Authority: JP
Inventors: Takeshi Yamashita; 武志山下
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-03-31
Filing date: 2006-03-31
Publication date: 2007-10-18

Abstract

<P>PROBLEM TO BE SOLVED: To inhibit a reaction product from being deposited in a gap between a wafer stage and a focus ring when treating a substrate to be treated utilizing plasma discharge. <P>SOLUTION: The semiconductor manufacturing apparatus is equipped with a chamber 1 capable of keeping a predetermined vacuum level, a wafer stage 3 supporting the substrate 2 to be treated in the chamber, a focus ring 5 arranged around the wafer stage, and a holding bed 6 keeping the wafer stage and the focus ring, and carries out the treatment for the substrate to be treated located on the wafer stage utilizing plasma discharge generated in the chamber. The holding bed has a gas discharge hole 9 which makes the gap between the wafer stage and focus ring communicate with the outside of the chamber and can discharge the reaction product 8 existing in the gap through the gas discharge hole to the outside of the chamber. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体製造装置、特に、ドライエッチング装置、アッシング装置あるいはＣＶＤ装置などの、半導体装置を製造するために供されるプラズマ放電を利用した半導体製造装置に関するものである。 The present invention relates to a semiconductor manufacturing apparatus, and more particularly to a semiconductor manufacturing apparatus using plasma discharge provided for manufacturing a semiconductor device, such as a dry etching apparatus, an ashing apparatus, or a CVD apparatus.

プラズマ放電を利用した半導体製造装置は、半導体プロセスにおける微細加工のためのドライエッチング、フォトレジスト除去のためのアッシングおよび薄膜形成のためのＣＶＤ等の様々な分野で用いられている。そして、半導体素子の微細化やウエハの大口径化に伴い、プラズマ放電を利用した半導体製造装置においてもパーティクルの低減が課題となっている。 Semiconductor manufacturing apparatuses using plasma discharge are used in various fields such as dry etching for fine processing in semiconductor processes, ashing for removing a photoresist, and CVD for forming a thin film. Further, with the miniaturization of semiconductor elements and the increase in the diameter of wafers, reduction of particles is also a problem in semiconductor manufacturing apparatuses using plasma discharge.

従来の半導体製造装置は、チャンバー内のウエハステージ近傍より処理ガスを供給し、ウエハステージ上方からチャンバー内のガスを排気するようになっていた（例えば、特許文献１参照）。 A conventional semiconductor manufacturing apparatus supplies a processing gas from the vicinity of a wafer stage in a chamber and exhausts the gas in the chamber from above the wafer stage (see, for example, Patent Document 1).

また、近年の半導体製造装置では、ウエハ面内の均一性の向上のため、ウエハステージの周辺にフォーカスリングを設置し、ウエハ周辺部のプラズマを制御している。例えば、ドライエッチング装置では、フォーカスリングの上下動により、ウエハ表面へ流入するラジカル量を調整し、ドライエッチングにおけるウエハ面内のエッチング速度の均一性を向上している（例えば、特許文献２参照）。 In recent semiconductor manufacturing apparatuses, a focus ring is installed around the wafer stage to control the plasma around the wafer in order to improve uniformity within the wafer surface. For example, in a dry etching apparatus, the amount of radicals flowing into the wafer surface is adjusted by moving the focus ring up and down to improve the uniformity of the etching rate in the wafer surface during dry etching (see, for example, Patent Document 2). .

以下、従来のドライエッチング装置について、図１０を参照しながら説明する。図１０は、従来の技術を用いてドライエッチングを行なう際に使用される半導体製造装置の一例の概略構成を示す断面図であり、図１０（ａ）は半導体基板をチャンバー内でドライエッチングしている状態を、図１０（ｂ）は半導体基板をドライエッチングした後のチャンバー内の状態をそれぞれ示している。 Hereinafter, a conventional dry etching apparatus will be described with reference to FIG. FIG. 10 is a cross-sectional view showing a schematic configuration of an example of a semiconductor manufacturing apparatus used when dry etching is performed using a conventional technique. FIG. 10A is a diagram illustrating a semiconductor substrate that is dry etched in a chamber. FIG. 10B shows the state in the chamber after the semiconductor substrate is dry etched.

図１０において、３５はチャンバー、３６は半導体基板、３７はウエハステージ、３８は上部天板、３９はフォーカスリング、４０はウエハステージおよびフォーカスリングを保持する保持台、４１はガス排出部、４２は反応生成物である。 In FIG. 10, 35 is a chamber, 36 is a semiconductor substrate, 37 is a wafer stage, 38 is an upper top plate, 39 is a focus ring, 40 is a holding stage for holding the wafer stage and the focus ring, 41 is a gas discharge unit, 42 is It is a reaction product.

真空に保持されるチャンバー３５の内部には、被エッチング試料である半導体基板３６を保持すると共に下部電極となるウエハステージ３７が設けられており、このウエハステージ３７の上方に所定の間隔を隔てて設置された上部天板３８を備えている。ウエハステージ３７の周辺にはフォーカスリング３９が設置され、半導体基板３６周辺部のプラズマ状態を制御している。また、ウエハステージ３７とフォーカスリング３９は、保持台４０上に設置されている。チャンバー３５には、ガス供給部（図示せず）と真空排気装置（図示せず）が接続されたガス排出部４１とが設置されている。 Inside the chamber 35 held in a vacuum, a wafer stage 37 that holds a semiconductor substrate 36 that is a sample to be etched and serves as a lower electrode is provided, and a predetermined interval is provided above the wafer stage 37. An upper top plate 38 is provided. A focus ring 39 is installed around the wafer stage 37 to control the plasma state around the semiconductor substrate 36. The wafer stage 37 and the focus ring 39 are installed on the holding table 40. The chamber 35 is provided with a gas supply unit (not shown) and a gas discharge unit 41 to which a vacuum exhaust device (not shown) is connected.

ウエハステージ３７および上部天板３８にはマッチングボックス（図示せず）を介して高周波電源（図示せず）が接続され、半導体基板３６のエッチングを行うための電力を供給する。半導体基板３６のエッチングで発生した反応生成物４２は、ガス排出部４１からチャンバー３５外に排出される。このため、図１０（ａ）に示すように、反応生成物４２はチャンバー３５側壁に付着することがなく、チャンバー３５内のパーティクルを低減できる。また、図１０（ｂ）に示すように、半導体基板３６のエッチングが終了すると、チャンバー３５側面に設置されたウエハ導入出部（図示せず）から半導体基板３６がチャンバー３５外に搬出される。
特開平０５−２６９３７１号公報特開平１０−２８０１７３号公報 A high frequency power supply (not shown) is connected to the wafer stage 37 and the upper top plate 38 via a matching box (not shown), and supplies power for etching the semiconductor substrate 36. The reaction product 42 generated by etching the semiconductor substrate 36 is discharged from the gas discharge unit 41 to the outside of the chamber 35. For this reason, as shown in FIG. 10A, the reaction product 42 does not adhere to the side wall of the chamber 35, and particles in the chamber 35 can be reduced. As shown in FIG. 10B, when the etching of the semiconductor substrate 36 is completed, the semiconductor substrate 36 is carried out of the chamber 35 from a wafer introduction / extraction portion (not shown) installed on the side surface of the chamber 35.
JP 05-269371 A Japanese Patent Laid-Open No. 10-280173

しかしながら、上記従来の構成では、図１０（ｂ）に示すように、ウエハステージ３７とフォーカスリング３９の間隔が狭いため、この部分での排気がスムーズではなく、ウエハステージ３７とフォーカスリング３９との隙間に反応生成物４２が付着しやすいという問題点を有していた。 However, in the above-described conventional configuration, as shown in FIG. 10B, since the interval between the wafer stage 37 and the focus ring 39 is narrow, the exhaust at this portion is not smooth, and the wafer stage 37 and the focus ring 39 are not smoothly exhausted. There was a problem that the reaction product 42 was likely to adhere to the gap.

さらに、図１０（ｃ）に示すように、半導体基板３６の処理枚数が増加するにつれて、ウエハステージ３７とフォーカスリング３９との隙間に付着する反応生成物４２が蓄積され、これがパーティクル発生源となり、ドライエッチング装置のウエットクリーニング周期を低下させるという問題点を有していた。 Further, as shown in FIG. 10C, as the number of processed semiconductor substrates 36 increases, the reaction product 42 adhering to the gap between the wafer stage 37 and the focus ring 39 is accumulated, which becomes a particle generation source. There has been a problem that the wet cleaning cycle of the dry etching apparatus is lowered.

本発明は、上記課題に鑑みてなされたものであり、プラズマ放電を利用した半導体製造装置において、ウエハステージとフォーカスリングとの隙間の排気をスムーズにする、あるいはウエハステージとフォーカスリングとの隙間に不活性ガスあるいは処理ガスを供給して、反応生成物をこの隙間に付着させない半導体製造装置を提供することを目的とする。 The present invention has been made in view of the above problems, and in a semiconductor manufacturing apparatus using plasma discharge, the gap between the wafer stage and the focus ring is smoothly exhausted, or the gap between the wafer stage and the focus ring is provided. An object of the present invention is to provide a semiconductor manufacturing apparatus in which an inert gas or a processing gas is supplied to prevent a reaction product from adhering to the gap.

上記課題を解決するために、本発明の第１の半導体製造装置は、所定の真空度を維持可能なチャンバーと、前記チャンバー内で被処理基板を支持するウエハステージと、前記ウエハステージの周辺に設置されたフォーカスリングと、前記ウエハステージおよび前記フォーカスリングを保持する保持台とを備え、前記チャンバー内に発生させたプラズマ放電を利用して、前記ウエハステージ上に載置された前記被処理基板に対して処理を施すように構成される。前記保持台は、前記ウエハステージと前記フォーカスリングとの間の隙間と前記チャンバー外とを連通させるガス排出孔を有し、前記隙間内に存在する反応生成物を、前記ガス排出孔を通じて前記チャンバー外に排出可能である。 In order to solve the above problems, a first semiconductor manufacturing apparatus of the present invention includes a chamber capable of maintaining a predetermined degree of vacuum, a wafer stage that supports a substrate to be processed in the chamber, and a periphery of the wafer stage. The substrate to be processed, which is placed on the wafer stage using a plasma discharge generated in the chamber, the focus ring being installed, a holding stage for holding the wafer stage and the focus ring Is configured to perform processing. The holding table has a gas discharge hole for communicating a gap between the wafer stage and the focus ring and the outside of the chamber, and a reaction product existing in the gap is passed through the gas discharge hole to the chamber. It can be discharged outside.

本発明の第２の半導体製造装置は、所定の真空度を維持可能なチャンバーと、前記チャンバー内で被処理基板を支持するウエハステージと、前記ウエハステージの周辺に設置されたフォーカスリングとを備え、前記チャンバー内に発生させたプラズマ放電を利用して、前記ウエハステージ上に載置された前記被処理基板に対して処理を施すように構成される。前記フォーカスリングは、前記ウエハステージと前記フォーカスリングとの間の隙間と前記チャンバー内とを連通させる貫通穴を有し、前記隙間内に存在する反応生成物を、前記貫通穴を通じて前記チャンバー内に排出することが可能である。 A second semiconductor manufacturing apparatus of the present invention includes a chamber capable of maintaining a predetermined degree of vacuum, a wafer stage that supports a substrate to be processed in the chamber, and a focus ring installed around the wafer stage. The substrate to be processed placed on the wafer stage is processed by using plasma discharge generated in the chamber. The focus ring has a through hole that allows the gap between the wafer stage and the focus ring to communicate with the inside of the chamber, and the reaction product existing in the gap is introduced into the chamber through the through hole. It is possible to discharge.

本発明の第３の半導体製造装置は、所定の真空度を維持可能なチャンバーと、前記チャンバー内で被処理基板を支持するウエハステージと、前記ウエハステージの周辺に設置されたフォーカスリングと、前記ウエハステージおよび前記フォーカスリングを保持する保持台とを備え、前記チャンバー内に発生させたプラズマ放電を利用して、前記ウエハステージ上に載置された前記被処理基板に対して処理を施すように構成される。前記チャンバー内にガスを供給するガス供給部を前記チャンバー外に備え、前記保持台は、前記ウエハステージと前記フォーカスリングとの間の隙間と前記ガス供給部とを連通させるガス排出孔を有し、前記ガス供給部から前記ガス排出孔を通じて供給されるガスによって、前記隙間内に存在する反応生成物を前記チャンバー内に排出する。 The third semiconductor manufacturing apparatus of the present invention includes a chamber capable of maintaining a predetermined degree of vacuum, a wafer stage that supports a substrate to be processed in the chamber, a focus ring installed around the wafer stage, A wafer stage and a holding table for holding the focus ring, and using the plasma discharge generated in the chamber, the substrate to be processed placed on the wafer stage is processed. Composed. A gas supply part for supplying gas into the chamber is provided outside the chamber, and the holding table has a gas discharge hole for communicating the gap between the wafer stage and the focus ring and the gas supply part. The reaction product existing in the gap is discharged into the chamber by the gas supplied from the gas supply unit through the gas discharge hole.

上記構成の第３の半導体製造装置において、前記ガス供給部から前記チャンバー内に供給されるガスは、Ｈｅ、Ａｒ、Ｘｅ等の不活性ガスであることが好ましい。 In the third semiconductor manufacturing apparatus configured as described above, the gas supplied from the gas supply unit into the chamber is preferably an inert gas such as He, Ar, or Xe.

あるいは、前記ガス供給部から前記チャンバー内に供給されるガスは、前記被処理基板を処理するための処理ガスであることが好ましい。 Alternatively, the gas supplied from the gas supply unit into the chamber is preferably a processing gas for processing the substrate to be processed.

本発明の第４の半導体製造装置は、所定の真空度を維持可能なチャンバーと、前記チャンバー内で被処理基板を支持するウエハステージと、前記ウエハステージの周辺に設置されたフォーカスリングとを備え、前記チャンバー内に発生させたプラズマ放電を利用して、前記ウエハステージ上に載置された前記被処理基板に対して処理を施すように構成される。前記ウエハステージは、前記チャンバー内に希ガスを供給するためのバック希ガスラインを有し、前記バック希ガスラインは前記ウエハステージ内で分岐して前記ウエハステージと前記フォーカスリングとの間の隙間と連通し、前記バック希ガスラインから前記分岐したラインを通じて前記隙間内に供給され、前記隙間内に滞留する希ガスによって、前記隙間内への反応生成物流入が抑制される。 A fourth semiconductor manufacturing apparatus according to the present invention includes a chamber capable of maintaining a predetermined degree of vacuum, a wafer stage that supports a substrate to be processed in the chamber, and a focus ring installed around the wafer stage. The substrate to be processed placed on the wafer stage is processed by using plasma discharge generated in the chamber. The wafer stage has a back noble gas line for supplying a rare gas into the chamber, and the back noble gas line is branched in the wafer stage and a gap between the wafer stage and the focus ring. The rare gas that is supplied into the gap through the branched line from the back noble gas line and stays in the gap suppresses inflow of the reaction product into the gap.

上記構成の第１乃至第４の半導体製造装置において、前記半導体製造装置は、ドライエッチング装置、アッシング装置またはＣＶＤ装置とすることができる。 In the first to fourth semiconductor manufacturing apparatuses configured as described above, the semiconductor manufacturing apparatus can be a dry etching apparatus, an ashing apparatus, or a CVD apparatus.

以上のように、本発明の半導体製造装置によれば、プラズマ放電を利用した半導体製造装置において、ウエハステージとフォーカスリングとの隙間の排気をスムーズにする、あるいはウエハステージとフォーカスリングとの隙間に不活性ガスあるいは処理ガスを供給して、反応生成物をこの隙間に付着させない半導体製造装置を提供することができ、その結果、半導体基板上のパーティクルを低減できるという効果をもたらす。 As described above, according to the semiconductor manufacturing apparatus of the present invention, in the semiconductor manufacturing apparatus using plasma discharge, the exhaust of the gap between the wafer stage and the focus ring is smoothed, or the gap between the wafer stage and the focus ring is set. By supplying an inert gas or a processing gas, it is possible to provide a semiconductor manufacturing apparatus that does not cause reaction products to adhere to the gap, and as a result, it is possible to reduce particles on the semiconductor substrate.

以下、本発明の実施形態に係る半導体製造装置について、図面を参照しながら説明する。 Hereinafter, a semiconductor manufacturing apparatus according to an embodiment of the present invention will be described with reference to the drawings.

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体製造装置の概略構成を示す断面図である。図１において、１はチャンバー、２は半導体基板、３はウエハステージ、４は上部天板、５はフォーカスリング、６はウエハステージおよびフォーカスリングを保持する保持台、７はガス排出部、８は反応生成物である。９はガス排出孔であり、ウエハステージ３とフォーカスリング５との隙間につながるように、保持台６内に設けられている。 (First embodiment)
FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor manufacturing apparatus according to the first embodiment of the present invention. In FIG. 1, 1 is a chamber, 2 is a semiconductor substrate, 3 is a wafer stage, 4 is an upper top plate, 5 is a focus ring, 6 is a holding stage for holding the wafer stage and the focus ring, 7 is a gas discharge unit, and 8 is It is a reaction product. A gas discharge hole 9 is provided in the holding table 6 so as to be connected to a gap between the wafer stage 3 and the focus ring 5.

なお、以下の説明では一例としてドライエッチング装置を想定した場合について説明するが、他に、例えばアッシング装置あるいはＣＶＤ装置などでプラズマ放電を利用した半導体製造装置であれば、同様の効果が期待できる。 In the following description, a case where a dry etching apparatus is assumed as an example will be described, but the same effect can be expected if the semiconductor manufacturing apparatus uses plasma discharge in an ashing apparatus or a CVD apparatus, for example.

図１（ａ）に示すように、真空に保持されるチャンバー１の内部には、被エッチング試料である半導体基板２を保持すると共に下部電極として機能するウエハステージ３が設けられている。このウエハステージ３の上方に所定の間隔を隔てて、上部天板４が設置されている。ウエハステージ３の周辺にはフォーカスリング５が設置され、半導体基板１周辺部のプラズマ状態を制御する機能を有する。また、ウエハステージ３とフォーカスリング５は、保持台６上に設置されている。チャンバー１には、ガス供給部（図示せず）と真空排気装置（図示せず）が接続されたガス排出部７が設置されている。 As shown in FIG. 1A, a wafer stage 3 that holds a semiconductor substrate 2 as a sample to be etched and functions as a lower electrode is provided inside a chamber 1 that is held in a vacuum. An upper top plate 4 is installed above the wafer stage 3 at a predetermined interval. A focus ring 5 is installed around the wafer stage 3 and has a function of controlling the plasma state around the semiconductor substrate 1. The wafer stage 3 and the focus ring 5 are installed on a holding table 6. The chamber 1 is provided with a gas discharge unit 7 to which a gas supply unit (not shown) and an evacuation device (not shown) are connected.

ウエハステージ３および上部天板４にはマッチングボックス（図示せず）を介して高周波電源（図示せず）が接続され、半導体基板２のエッチングを行うことができる。半導体基板２のエッチングで発生した反応生成物８の一部は、チャンバー１に設置したガス排出部７からチャンバー１外に排気される。 A high frequency power source (not shown) is connected to the wafer stage 3 and the upper top plate 4 via a matching box (not shown), so that the semiconductor substrate 2 can be etched. A part of the reaction product 8 generated by the etching of the semiconductor substrate 2 is exhausted out of the chamber 1 from a gas exhaust unit 7 installed in the chamber 1.

一方、図１（ａ）に示すように、ウエハステージ３とフォーカスリング５との隙間の近傍に存在する反応生成物８は、ウエハステージ３とフォーカスリング５との隙間につながるように保持台６内に設けられたガス排出孔９から、チャンバー１外に排気される。 On the other hand, as shown in FIG. 1A, the reaction product 8 existing in the vicinity of the gap between the wafer stage 3 and the focus ring 5 is connected to the gap between the wafer stage 3 and the focus ring 5. The gas is exhausted out of the chamber 1 through a gas discharge hole 9 provided inside.

次に、図１（ｂ）に示すように、半導体基板２のエッチングが終了すると、チャンバー１側面に設置されたウエハ導入出部（図示せず）から半導体基板２がチャンバー１外に搬出される。 Next, as shown in FIG. 1B, when the etching of the semiconductor substrate 2 is completed, the semiconductor substrate 2 is carried out of the chamber 1 from a wafer introduction / extraction portion (not shown) installed on the side surface of the chamber 1. .

図１（ｂ）に示す状態では、反応生成物８の一部はガス排出部７から排気されるため、チャンバー１内壁はクリーンに保たれ、また、ウエハステージ３とフォーカスリング５との隙間の近傍に存在する反応生成物８は、保持台６内に設けたガス排出孔９から排気されるため、ウエハステージ３とフォーカスリング５との隙間に付着せず、ウエハステージ３とフォーカスリング５との隙間もクリーンに保たれる。 In the state shown in FIG. 1B, a part of the reaction product 8 is exhausted from the gas exhaust unit 7, so that the inner wall of the chamber 1 is kept clean, and the gap between the wafer stage 3 and the focus ring 5 is maintained. Since the reaction product 8 present in the vicinity is exhausted from the gas discharge hole 9 provided in the holding table 6, it does not adhere to the gap between the wafer stage 3 and the focus ring 5, and the wafer stage 3 and the focus ring 5 The gaps are kept clean.

さらに、半導体基板１の処理枚数が増加しても、ウエハステージ３とフォーカスリング５との隙間に反応生成物が付着して蓄積することは抑制され、ウエハステージ３とフォーカスリング５との隙間は従来技術を用いた場合に比べ、よりクリーンな状態を維持することができる。 Furthermore, even if the number of processed semiconductor substrates 1 increases, the reaction product is prevented from adhering and accumulating in the gap between the wafer stage 3 and the focus ring 5, and the gap between the wafer stage 3 and the focus ring 5 is reduced. A cleaner state can be maintained as compared with the case of using the prior art.

図２に、従来技術を用いた場合と、本実施形態を用いた場合について、半導体基板をエッチングした後のチャンバー内のパーティクル数を測定した結果を示す。図２から明らかなように、本実施形態を用いた場合は従来技術を用いた場合に比べ、発生するパーティクル数が１８個低減されている。 FIG. 2 shows the results of measuring the number of particles in the chamber after etching the semiconductor substrate for the case of using the conventional technique and the case of using this embodiment. As is clear from FIG. 2, the number of generated particles is reduced by 18 when this embodiment is used compared to the case where the prior art is used.

以上のとおり、本実施形態によれば、ウエハステージとフォーカスリングとの隙間の近傍に存在する反応生成物は、ウエハステージとフォーカスリングとの隙間につながるように保持台内に設けたガス排出孔から効率よく排気されるため、ウエハステージとフォーカスリングとの隙間の近傍に存在する反応生成物はウエハステージとフォーカスリングとの隙間に付着せず、パーティクルを効果的に低減できる。 As described above, according to the present embodiment, the reaction product existing in the vicinity of the gap between the wafer stage and the focus ring is connected to the gap between the wafer stage and the focus ring. Therefore, the reaction product existing in the vicinity of the gap between the wafer stage and the focus ring does not adhere to the gap between the wafer stage and the focus ring, and particles can be effectively reduced.

（第２の実施形態）
図３は、本発明の第２の実施形態に係る半導体製造装置の概略構成を示す断面図である。図３において、１０はチャンバー、１１は半導体基板、１２はウエハステージ、１３は上部天板、１４はフォーカスリング、１５はウエハステージおよびフォーカスリングを保持する保持台、１６はガス排出部、１７は反応生成物である。フォーカスリング１４には、ウエハステージ１２に対向する面からその反対側の面まで貫通する穴１４ａが設けられている。 (Second Embodiment)
FIG. 3 is a sectional view showing a schematic configuration of a semiconductor manufacturing apparatus according to the second embodiment of the present invention. In FIG. 3, 10 is a chamber, 11 is a semiconductor substrate, 12 is a wafer stage, 13 is an upper top plate, 14 is a focus ring, 15 is a holding stage for holding the wafer stage and the focus ring, 16 is a gas discharge unit, and 17 is It is a reaction product. The focus ring 14 is provided with a hole 14 a penetrating from the surface facing the wafer stage 12 to the opposite surface.

なお、以下の説明では、一例としてドライエッチング装置を想定した場合について説明するが、他に、例えばアッシング装置あるいはＣＶＤ装置などでプラズマ放電を利用した半導体製造装置であれば、同様の効果が期待できる。 In the following description, a case where a dry etching apparatus is assumed as an example will be described. However, the same effect can be expected if the semiconductor manufacturing apparatus uses plasma discharge in, for example, an ashing apparatus or a CVD apparatus. .

図３（ａ）に示すように、真空に保持されるチャンバー１０の内部には、被エッチング試料である半導体基板１１を保持すると共に下部電極となるウエハステージ１２が設けられている。このウエハステージ１２の上方に所定の間隔を隔てて、上部天板１３が設置されている。ウエハステージ１２の周辺には、穴１４ａの開いたフォーカスリング１４が設置され、半導体基板１１周辺部のプラズマ状態を制御している。また、ウエハステージ１２と穴１４ａの開いたフォーカスリング１４は、保持台１５上に設置されている。チャンバー１０には、ガス供給部（図示せず）と真空排気装置（図示せず）が接続されたガス排出部１６が設置されている。 As shown in FIG. 3A, a wafer stage 12 that holds a semiconductor substrate 11 as a sample to be etched and serves as a lower electrode is provided inside a chamber 10 that is held in a vacuum. An upper top plate 13 is installed above the wafer stage 12 at a predetermined interval. A focus ring 14 having a hole 14a is installed around the wafer stage 12 to control the plasma state around the semiconductor substrate 11. The wafer stage 12 and the focus ring 14 having the holes 14 a are installed on the holding table 15. The chamber 10 is provided with a gas discharge unit 16 to which a gas supply unit (not shown) and an evacuation device (not shown) are connected.

ウエハステージ１２および上部天板１３にはマッチングボックス（図示せず）を介して高周波電源（図示せず）が接続され、半導体基板１０のエッチングを行う。半導体基板１０のエッチングで発生した反応生成物１７の一部は、チャンバー１０に設置したガス排出部１６からチャンバー１０外に排気される。 A high frequency power source (not shown) is connected to the wafer stage 12 and the upper top plate 13 via a matching box (not shown), and the semiconductor substrate 10 is etched. A part of the reaction product 17 generated by etching the semiconductor substrate 10 is exhausted out of the chamber 10 through a gas exhaust unit 16 installed in the chamber 10.

一方、図３（ａ）に示すように、ウエハステージ１２とフォーカスリング１４との隙間の近傍に存在する反応生成物１７は、フォーカスリング１４に設けられた、ウエハステージ１２に対向する面からその反対側の面まで貫通する穴１４ａを通して、同一チャンバー１０内に放出され、その後、チャンバー１０に設置したガス排出部１６からチャンバー１０外に排気される。 On the other hand, as shown in FIG. 3A, the reaction product 17 existing in the vicinity of the gap between the wafer stage 12 and the focus ring 14 is removed from the surface of the focus ring 14 facing the wafer stage 12. The gas is discharged into the same chamber 10 through the hole 14 a penetrating to the opposite surface, and then exhausted out of the chamber 10 from the gas discharge portion 16 installed in the chamber 10.

次に、図３（ｂ）に示すように、半導体基板１１のエッチングが終了すると、チャンバー１０側面に設置されたウエハ導入出部（図示せず）から半導体基板１１がチャンバー１０外に搬出される。 Next, as shown in FIG. 3B, when the etching of the semiconductor substrate 11 is completed, the semiconductor substrate 11 is carried out of the chamber 10 from a wafer introduction / extraction portion (not shown) installed on the side surface of the chamber 10. .

また、図３（ｂ）に示す状態では、反応生成物１７の一部はガス排出部１６から排気されるため、チャンバー１０内壁はクリーンに保たれ、また、ウエハステージ１２と穴の開いたフォーカスリング１４との隙間の近傍に存在する反応生成物１７は、フォーカスリング１４の穴１４ａを通して同一チャンバー１０内に放出され、その後、チャンバー１０に設置したガス排出部１６から排気されるため、ウエハステージ１２とフォーカスリング１４との隙間に付着せず、ウエハステージ１２とフォーカスリング１４との隙間もクリーンに保たれる。 Further, in the state shown in FIG. 3B, a part of the reaction product 17 is exhausted from the gas exhaust unit 16, so that the inner wall of the chamber 10 is kept clean, and the wafer stage 12 and a focus with a hole are formed. The reaction product 17 existing in the vicinity of the gap with the ring 14 is discharged into the same chamber 10 through the hole 14a of the focus ring 14, and then exhausted from the gas discharge unit 16 installed in the chamber 10, so that the wafer stage Therefore, the gap between the wafer stage 12 and the focus ring 14 is kept clean.

さらに、半導体基板１１の処理枚数が増加しても、ウエハステージ１２とフォーカスリング１４との隙間に反応生成物が付着して蓄積することは抑制され、ウエハステージ１２とフォーカスリング１４との隙間は従来技術を用いた場合に比べ、よりクリーンな状態を維持することができる。 Furthermore, even if the number of processed semiconductor substrates 11 increases, the reaction product is prevented from adhering and accumulating in the gap between the wafer stage 12 and the focus ring 14, and the gap between the wafer stage 12 and the focus ring 14 is reduced. A cleaner state can be maintained as compared with the case of using the prior art.

図４に、従来技術を用いた場合と、本実施形態を用いた場合について、半導体基板をエッチングした後のチャンバー内のパーティクル数を測定した結果を示す。図４から明らかなように、本実施形態を用いた場合は従来技術を用いた場合に比べ、発生するパーティクル数が１５個低減されている。 FIG. 4 shows the results of measuring the number of particles in the chamber after etching the semiconductor substrate in the case of using the conventional technique and in the case of using this embodiment. As is apparent from FIG. 4, the number of generated particles is reduced by 15 when this embodiment is used as compared with the case where the prior art is used.

以上に述べたように、本実施形態によれば、ウエハステージとフォーカスリングとの隙間の近傍に存在する反応生成物は、フォーカスリングに設けられた穴を通して同一チャンバー内に放出され、その後、チャンバーに設置したガス排出部から効率よく排気されるため、ウエハステージとフォーカスリングとの隙間の近傍に存在する反応生成物はウエハステージとフォーカスリングとの隙間に付着せず、パーティクルを効果的に低減できる。 As described above, according to the present embodiment, the reaction product existing in the vicinity of the gap between the wafer stage and the focus ring is released into the same chamber through the hole provided in the focus ring, and then the chamber Efficiently exhausts gas from the gas discharge unit installed in the chamber, so that reaction products that exist in the vicinity of the gap between the wafer stage and the focus ring do not adhere to the gap between the wafer stage and the focus ring, effectively reducing particles. it can.

さらに、本実施形態の場合、フォーカスリングのみを変更することでパーティクルを低減できるため、ウエハステージの改造を伴う第１の実施形態よりもコスト増加を抑制でき、また、フォーカスリングの置き換えのみで従来の半導体製造装置にも適用可能という効果を有する。 Furthermore, in the case of this embodiment, since particles can be reduced by changing only the focus ring, an increase in cost can be suppressed as compared with the first embodiment involving modification of the wafer stage, and only by replacing the focus ring. The present invention is also applicable to other semiconductor manufacturing apparatuses.

（第３の実施形態）
図５は、本発明の第３の実施形態に係る半導体製造装置の概略構成を示す断面図である。
図５において、１８はチャンバー、１９は半導体基板、２０はウエハステージ、２１は上部天板、２２はフォーカスリング、２３はウエハステージおよびフォーカスリングを保持する保持台、２４はガス排出部、２５は反応生成物、２６は保持台２３内に設けられたガス導入孔である。ガス導入孔２６は、ウエハステージ２０とフォーカスリング２２との隙間につながるように設けられている。 (Third embodiment)
FIG. 5 is a sectional view showing a schematic configuration of a semiconductor manufacturing apparatus according to the third embodiment of the present invention.
In FIG. 5, 18 is a chamber, 19 is a semiconductor substrate, 20 is a wafer stage, 21 is an upper top plate, 22 is a focus ring, 23 is a holding stage for holding the wafer stage and the focus ring, 24 is a gas discharge unit, and 25 is A reaction product 26 is a gas introduction hole provided in the holding table 23. The gas introduction hole 26 is provided so as to be connected to the gap between the wafer stage 20 and the focus ring 22.

図５（ａ）に示すように、真空に保持されるチャンバー１８の内部には、被エッチング試料である半導体基板１９を保持すると共に下部電極となるウエハステージ２０が設けられている。このウエハステージ２０の上方に所定の間隔を隔てて、上部天板２１が設置されている。ウエハステージ２０の周辺にはフォーカスリング２２が設置され、半導体基板１９周辺部のプラズマ状態を制御している。また、ウエハステージ２０とフォーカスリング２２は、保持台２３上に設置されている。チャンバー１８にはガス供給部（図示せず）と真空排気装置（図示せず）が接続されたガス排出部２４が設置されている。 As shown in FIG. 5A, a chamber 18 that is held in a vacuum is provided with a wafer stage 20 that holds a semiconductor substrate 19 as a sample to be etched and serves as a lower electrode. An upper top plate 21 is installed above the wafer stage 20 at a predetermined interval. A focus ring 22 is installed around the wafer stage 20 to control the plasma state around the semiconductor substrate 19. The wafer stage 20 and the focus ring 22 are installed on a holding table 23. The chamber 18 is provided with a gas discharge unit 24 to which a gas supply unit (not shown) and an evacuation device (not shown) are connected.

ウエハステージ２０および上部天板２１にはマッチングボックス（図示せず）を介して高周波電源（図示せず）が接続され、半導体基板１９のエッチングを行う。半導体基板１９のエッチングで発生した反応生成物２５の一部は、チャンバー１８に設置したガス排出部２４からチャンバー１８外に排気される。 A high frequency power source (not shown) is connected to the wafer stage 20 and the upper top plate 21 via a matching box (not shown), and the semiconductor substrate 19 is etched. A part of the reaction product 25 generated by the etching of the semiconductor substrate 19 is exhausted out of the chamber 18 from a gas exhaust unit 24 installed in the chamber 18.

一方、図５（ａ）に示すように、ウエハステージ２０とフォーカスリング２２との隙間につながるように保持台２３内に設けたガス導入孔２６から、不活性ガス（たとえばＡｒガスを５０ｍｌ／ｍｉｎ導入する）が供給される。ガス導入孔２６から供給される不活性ガスにより、ウエハステージ２０とフォーカスリング２２との隙間の近傍に存在する反応生成物２４は、ウエハステージ２０とフォーカスリング２２に近づくことができず、ガス排出部２４から排気される。したがって、ウエハステージ２０とフォーカスリング２２との隙間の近傍に存在する反応生成物２４がウエハステージ２０とフォーカスリング２２との隙間に付着することはない。 On the other hand, as shown in FIG. 5A, an inert gas (for example, Ar gas is supplied at 50 ml / min) from a gas introduction hole 26 provided in the holding table 23 so as to be connected to the gap between the wafer stage 20 and the focus ring 22. To be introduced). Due to the inert gas supplied from the gas introduction hole 26, the reaction product 24 existing in the vicinity of the gap between the wafer stage 20 and the focus ring 22 cannot approach the wafer stage 20 and the focus ring 22, and gas is discharged. The air is exhausted from the portion 24. Therefore, the reaction product 24 existing in the vicinity of the gap between the wafer stage 20 and the focus ring 22 does not adhere to the gap between the wafer stage 20 and the focus ring 22.

なお、保持台２３内に設けたガス導入孔２６から供給するガスとしては、Ａｒ、Ｈｅ、Ｘｅ等の不活性ガスを用いることができるが、これに限定されるものではなく、例えば処理ガスでもよい。 In addition, as gas supplied from the gas introduction hole 26 provided in the holding stand 23, although inert gas, such as Ar, He, and Xe, can be used, it is not limited to this, For example, process gas is also used. Good.

次に、図５（ｂ）に示すように、半導体基板１９のエッチングが終了すると、チャンバー１８側面に設置されたウエハ導入出部（図示せず）から半導体基板１９がチャンバー１８外に搬出される。 Next, as shown in FIG. 5B, when the etching of the semiconductor substrate 19 is completed, the semiconductor substrate 19 is carried out of the chamber 18 from a wafer introduction / extraction portion (not shown) installed on the side surface of the chamber 18. .

また、図５（ｂ）に示す状態では、反応生成物２５の一部はガス排出部２４から排気されるため、チャンバー１８内壁はクリーンに保たれ、また、ウエハステージ２０とフォーカスリング２２との隙間の近傍に存在する反応生成物２４は、保持台２３内に設けたガス導入孔２６から噴出されるＡｒガスにより、ウエハステージ２０とフォーカスリング２２に近づくことができず、ガス排出部２４から排気されるため、ウエハステージ２０やフォーカスリング２２との隙間に付着せず、ウエハステージ２０やフォーカスリング２２との隙間もクリーンに保たれる。 Further, in the state shown in FIG. 5B, a part of the reaction product 25 is exhausted from the gas exhaust part 24, so that the inner wall of the chamber 18 is kept clean, and the wafer stage 20 and the focus ring 22 The reaction product 24 existing in the vicinity of the gap cannot approach the wafer stage 20 and the focus ring 22 due to the Ar gas ejected from the gas introduction hole 26 provided in the holding table 23, so that the reaction product 24 can be removed from the gas discharge unit 24. Since the air is exhausted, it does not adhere to the gap between the wafer stage 20 and the focus ring 22, and the gap between the wafer stage 20 and the focus ring 22 is also kept clean.

さらに、半導体基板１９の処理枚数が増加しても、ウエハステージ２０とフォーカスリング２２との隙間に反応生成物が付着して蓄積することは抑制され、ウエハステージ２０とフォーカスリング２２との隙間は従来技術を用いた場合に比べ、よりクリーンな状態を維持することができる。 Furthermore, even if the number of processed semiconductor substrates 19 increases, the reaction product is prevented from adhering and accumulating in the gap between the wafer stage 20 and the focus ring 22, and the gap between the wafer stage 20 and the focus ring 22 is reduced. A cleaner state can be maintained as compared with the case of using the prior art.

図６に、従来技術を用いた場合と、本実施形態を用いた場合について、半導体基板をエッチングした後のチャンバー内のパーティクル数を測定した結果を示す。図６から明らかなように、本実施形態を用いた場合は従来技術を用いた場合に比べ、発生するパーティクル数が２０個低減されている。 FIG. 6 shows the results of measuring the number of particles in the chamber after etching the semiconductor substrate in the case of using the conventional technique and the case of using this embodiment. As is apparent from FIG. 6, the number of generated particles is reduced by 20 when this embodiment is used as compared with the case where the prior art is used.

以上に述べたように、本実施形態によれば、ウエハステージとフォーカスリングとの隙間につながるように保持台内に設けたガス導入孔から不活性ガスが噴出されるため、ウエハステージとフォーカスリングとの隙間の近傍に存在する反応生成物は、効率よくチャンバー内に押し出される。したがって、ウエハステージとフォーカスリングとの隙間の近傍に存在する反応生成物は、ウエハステージとフォーカスリングとの隙間に付着せず、パーティクルを効果的に低減できる。 As described above, according to the present embodiment, since the inert gas is ejected from the gas introduction hole provided in the holding table so as to be connected to the gap between the wafer stage and the focus ring, the wafer stage and the focus ring are The reaction product existing in the vicinity of the gap is efficiently pushed into the chamber. Therefore, the reaction product existing in the vicinity of the gap between the wafer stage and the focus ring does not adhere to the gap between the wafer stage and the focus ring, and particles can be effectively reduced.

また、従来例の構成では、半導体基板のウエハ外周部でのプラズマ不均一性によりエッチング速度が高くなる傾向があるが、本実施形態に基づき、ウエハステージとフォーカスリングとの隙間につながるように保持台内に設けたガス導入孔からエッチングの処理ガスを供給した場合には、半導体基板の周辺部のプラズマ分布を均一にできる。そのため、図７に示すように、ウエハ外周部でのエッチング速度を均一にすることもできる効果も奏することができる。 In the configuration of the conventional example, the etching rate tends to increase due to the plasma non-uniformity at the wafer outer periphery of the semiconductor substrate. However, according to the present embodiment, it is held so as to be connected to the gap between the wafer stage and the focus ring. When the etching process gas is supplied from the gas introduction hole provided in the table, the plasma distribution around the semiconductor substrate can be made uniform. Therefore, as shown in FIG. 7, an effect that the etching rate at the outer peripheral portion of the wafer can be made uniform can also be achieved.

（第４の実施形態）
図８は、本発明の第４の実施形態に係る半導体製造装置の概略構成を示す断面図である。
図８において、２７はチャンバー、２８は半導体基板、２９はウエハステージ、３０は上部天板、３１はフォーカスリング、３２はウエハステージおよびフォーカスリングを保持する保持台、３３はガス排出部、３４は反応生成物である。ウエハステージ２９は、半導体基板の温度制御を行うためのバックＨｅガスライン２９ａを有する。バックＨｅガスライン２９ａは、分岐してウエハステージ２９とフォーカスリング３１との隙間に至る分岐路２９ｂが形成されており、ウエハステージ２９とフォーカスリング３１との隙間にＨｅガスを滞留させることができるようになっている。 (Fourth embodiment)
FIG. 8 is a sectional view showing a schematic configuration of a semiconductor manufacturing apparatus according to the fourth embodiment of the present invention.
In FIG. 8, 27 is a chamber, 28 is a semiconductor substrate, 29 is a wafer stage, 30 is an upper top plate, 31 is a focus ring, 32 is a holding stage for holding the wafer stage and the focus ring, 33 is a gas discharge unit, and 34 is It is a reaction product. The wafer stage 29 has a back He gas line 29a for controlling the temperature of the semiconductor substrate. The back He gas line 29 a is branched to form a branch path 29 b that reaches the gap between the wafer stage 29 and the focus ring 31. He gas can stay in the gap between the wafer stage 29 and the focus ring 31. It is like that.

図８（ａ）に示すように、真空に保持されるチャンバー２７の内部には、被エッチング試料である半導体基板２８を保持すると共に下部電極となるウエハステージ２９が設けられている。このウエハステージ２９は、さらに半導体基板の温度制御を行うためのバックＨｅガスライン２９ａを有し、バックＨｅガスライン２９ａは分岐してウエハステージ２９とフォーカスリング３１との隙間に至る分岐路２９ｂが形成されている。分岐路２９ｂを介して、ウエハステージ２９とフォーカスリング３１との隙間にＨｅガスを滞留できる構造になっている。また、このウエハステージ２９の上方に所定の間隔を隔てて、上部天板３０が設置されている。ウエハステージ２９の周辺にはフォーカスリング３１が設置され、半導体基板２８周辺部のプラズマ状態を制御している。また、ウエハステージ２９とフォーカスリング３１は、保持台３２上に設置されている。チャンバー２７には、ガス供給部（図示せず）と真空排気装置（図示せず）が接続されたガス排出部３３が設置されている。 As shown in FIG. 8A, inside a chamber 27 held in a vacuum, a wafer stage 29 that holds a semiconductor substrate 28 as a sample to be etched and serves as a lower electrode is provided. The wafer stage 29 further has a back He gas line 29a for controlling the temperature of the semiconductor substrate. The back He gas line 29a branches to form a branch path 29b that reaches the gap between the wafer stage 29 and the focus ring 31. Is formed. The He gas can be retained in the gap between the wafer stage 29 and the focus ring 31 via the branch path 29b. An upper top plate 30 is installed above the wafer stage 29 at a predetermined interval. A focus ring 31 is installed around the wafer stage 29 to control the plasma state around the semiconductor substrate 28. The wafer stage 29 and the focus ring 31 are installed on a holding table 32. The chamber 27 is provided with a gas discharge part 33 to which a gas supply part (not shown) and an evacuation device (not shown) are connected.

ウエハステージ２９および上部天板３０にはマッチングボックス（図示せず）を介して高周波電源（図示せず）が接続され、半導体基板２８のエッチングを行う。半導体基板２８のエッチングで発生した反応生成物３４の一部は、チャンバー２７に設置したガス排出部３３からチャンバー２７外に排気される。 A high frequency power source (not shown) is connected to the wafer stage 29 and the upper top plate 30 via a matching box (not shown), and the semiconductor substrate 28 is etched. A part of the reaction product 34 generated by the etching of the semiconductor substrate 28 is exhausted out of the chamber 27 through a gas exhaust unit 33 installed in the chamber 27.

一方、図８（ａ）に示すように、ウエハステージ２９とフォーカスリング３１との隙間の近傍に存在する反応生成物３４は、分岐路２９ｂを経由してウエハステージ２９とフォーカスリング３１との隙間に滞留するように流出されるバックＨｅ（たとえばＨｅガスを１０ｍｌ／ｍｉｎ流出する）により、ウエハステージ２９とフォーカスリング３１に近づくことができず、ガス排出部３３から排気される。したがって、ウエハステージ２９とフォーカスリング３１との隙間の近傍に存在する反応生成物３４が、ウエハステージ２９とフォーカスリング３１との隙間に付着することはない。 On the other hand, as shown in FIG. 8A, the reaction product 34 existing in the vicinity of the gap between the wafer stage 29 and the focus ring 31 passes through the branch path 29b and the gap between the wafer stage 29 and the focus ring 31. Due to the back He that flows out so as to stay in the chamber (for example, He gas flows out at 10 ml / min), the wafer stage 29 and the focus ring 31 cannot be approached and are exhausted from the gas discharge unit 33. Therefore, the reaction product 34 existing in the vicinity of the gap between the wafer stage 29 and the focus ring 31 does not adhere to the gap between the wafer stage 29 and the focus ring 31.

次に、図８（ｂ）に示すように、半導体基板２８のエッチングが終了すると、チャンバー２７側面に設置されたウエハ導入出部（図示せず）から半導体基板２８がチャンバー２７外に搬出される。 Next, as shown in FIG. 8B, when the etching of the semiconductor substrate 28 is completed, the semiconductor substrate 28 is carried out of the chamber 27 from a wafer introduction / extraction portion (not shown) installed on the side surface of the chamber 27. .

また、図８（ｂ）に示す状態では、反応生成物３４の一部はガス排出部３３から排気されるため、チャンバー２７内壁はクリーンに保たれ、また、ウエハステージ２９とフォーカスリング３１との隙間の近傍に存在する反応生成物３４は、分岐路２９ｂから流出して滞留するＨｅガスにより、ウエハステージ２９とフォーカスリング３１に近づくことができず、ガス排出部３３から排気されるため、ウエハステージ２９やフォーカスリング３１との隙間に付着せず、ウエハステージ２９やフォーカスリング３１との隙間もクリーンに保たれる。 Further, in the state shown in FIG. 8B, a part of the reaction product 34 is exhausted from the gas exhaust part 33, so that the inner wall of the chamber 27 is kept clean, and the wafer stage 29 and the focus ring 31 are separated from each other. The reaction product 34 present in the vicinity of the gap cannot be brought close to the wafer stage 29 and the focus ring 31 by the He gas flowing out from the branch path 29b and stays there, and is exhausted from the gas exhaust unit 33. It does not adhere to the gap between the stage 29 and the focus ring 31, and the gap between the wafer stage 29 and the focus ring 31 is also kept clean.

さらに、半導体基板２８の処理枚数が増加しても、ウエハステージ２９とフォーカスリング３１との隙間に反応生成物が付着して蓄積することは抑制され、ウエハステージ２９とフォーカスリング３１との隙間は従来技術を用いた場合に比べ、よりクリーンな状態を維持することができる。 Furthermore, even if the number of processed semiconductor substrates 28 increases, reaction products are prevented from adhering and accumulating in the gap between the wafer stage 29 and the focus ring 31, and the gap between the wafer stage 29 and the focus ring 31 is reduced. A cleaner state can be maintained as compared with the case of using the prior art.

図９に、従来技術を用いた場合と、本実施形態を用いた場合について、半導体基板をエッチングした後のチャンバー内のパーティクル数を測定した結果を示す。図９から明らかなように、本実施形態を用いた場合は従来技術を用いた場合に比べ、発生するパーティクル数が２０個低減されている。 FIG. 9 shows the results of measuring the number of particles in the chamber after etching the semiconductor substrate for the case of using the conventional technique and the case of using this embodiment. As is apparent from FIG. 9, the number of generated particles is reduced by 20 when this embodiment is used as compared with the case where the prior art is used.

以上に述べたように、本実施形態によれば、ウエハステージとフォーカスリングとの隙間に、ウエハステージ内のバックＨｅガスラインから分岐してウエハステージとフォーカスリングとの隙間に至る分岐路から、Ｈｅガスが流出して滞留する。したがって、ウエハステージとフォーカスリングとの隙間の近傍に存在する反応生成物がウエハステージとフォーカスリングとの隙間に近づくことができないため、この隙間に付着せず排気される。その結果、パーティクルを効果的に低減できる。 As described above, according to the present embodiment, from the branch path that branches from the back He gas line in the wafer stage to the gap between the wafer stage and the focus ring, into the gap between the wafer stage and the focus ring, He gas flows out and stays. Accordingly, since the reaction product existing in the vicinity of the gap between the wafer stage and the focus ring cannot approach the gap between the wafer stage and the focus ring, the reaction product is exhausted without adhering to the gap. As a result, particles can be effectively reduced.

なお、本実施形態では、半導体基板の温度制御を行うためにバックＨｅガスラインを用いた例を説明したが、これに限定されるものではなく、Ａｒ、Ｘｅ等の他の希ガスを用いても同様に本実施形態の効果が得られる。 In the present embodiment, the example in which the back He gas line is used to control the temperature of the semiconductor substrate has been described. However, the present invention is not limited to this, and other noble gases such as Ar and Xe are used. Similarly, the effect of this embodiment can be obtained.

本発明の半導体製造装置は、ウエハステージとフォーカスリングとの隙間に反応生成物を付着させず、パーティクルを低減できるものであり、特に、ドライエッチング装置、アッシング装置あるいはＣＶＤ装置などの、半導体装置を製造するために供されるプラズマ放電を利用した半導体製造装置に有用である。 The semiconductor manufacturing apparatus of the present invention can reduce particles without adhering reaction products to the gap between the wafer stage and the focus ring. In particular, a semiconductor device such as a dry etching apparatus, an ashing apparatus, or a CVD apparatus can be used. This is useful for a semiconductor manufacturing apparatus using plasma discharge provided for manufacturing.

本発明の第１の実施形態における半導体製造装置を示す断面図である。It is sectional drawing which shows the semiconductor manufacturing apparatus in the 1st Embodiment of this invention. 同実施形態と従来例の場合のチャンバー内パーティクル数を示す図である。It is a figure which shows the number of particles in a chamber in the case of the same embodiment and a prior art example. 本発明の第２の実施形態における半導体製造装置を示す断面図である。It is sectional drawing which shows the semiconductor manufacturing apparatus in the 2nd Embodiment of this invention. 同実施形態と従来例の場合のチャンバー内パーティクル数を示す図である。It is a figure which shows the number of particles in a chamber in the case of the same embodiment and a prior art example. 本発明の第３の実施形態における半導体製造装置を示す断面図である。It is sectional drawing which shows the semiconductor manufacturing apparatus in the 3rd Embodiment of this invention. 同実施形態と従来例の場合のチャンバー内パーティクル数を示す図である。It is a figure which shows the number of particles in a chamber in the case of the same embodiment and a prior art example. 従来例と第３の実施形態の場合のエッチング速度の分布を示す図である。It is a figure which shows distribution of the etching rate in the case of a prior art example and 3rd Embodiment. 本発明の第４の実施形態における半導体製造装置を示す断面図である。It is sectional drawing which shows the semiconductor manufacturing apparatus in the 4th Embodiment of this invention. 同実施形態と従来例の場合のチャンバー内パーティクル数を示す図である。It is a figure which shows the number of particles in a chamber in the case of the same embodiment and a prior art example. 従来技術における半導体製造装置を示す断面図である。It is sectional drawing which shows the semiconductor manufacturing apparatus in a prior art.

符号の説明Explanation of symbols

１、１０、１８、２７、３５チャンバー
２、１１、１９、２８、３６半導体基板
３、１２、２０、２９、３７ウエハステージ
４、２１、３０、３８上部天板
５、１４、２２、３１、３９フォーカスリング
６、１５、２３、３２、４０保持台
７、１６、２４、３３、４１ガス排出部
８、１７、２５、３４、４２反応生成物
９ガス排出孔
１３上部天板
１４ａ穴
２６ガス導入孔
２９ａバックＨｅガスライン
２９ｂ分岐路 1, 10, 18, 27, 35 Chamber 2, 11, 19, 28, 36 Semiconductor substrate 3, 12, 20, 29, 37 Wafer stage 4, 21, 30, 38 Upper top plate 5, 14, 22, 31, 39 Focus ring 6, 15, 23, 32, 40 Holding base 7, 16, 24, 33, 41 Gas discharge part 8, 17, 25, 34, 42 Reaction product 9 Gas discharge hole 13 Upper top plate 14a Hole 26 Gas Introduction hole 29a Back He gas line 29b Branch

Claims

所定の真空度を維持可能なチャンバーと、
前記チャンバー内で被処理基板を支持するウエハステージと、
前記ウエハステージの周辺に設置されたフォーカスリングと、
前記ウエハステージおよび前記フォーカスリングを保持する保持台とを備え、
前記チャンバー内に発生させたプラズマ放電を利用して、前記ウエハステージ上に載置された前記被処理基板に対して処理を施す半導体製造装置において、
前記保持台は、前記ウエハステージと前記フォーカスリングとの間の隙間と前記チャンバー外とを連通させるガス排出孔を有し、
前記隙間内に存在する反応生成物を、前記ガス排出孔を通じて前記チャンバー外に排出可能であることを特徴とする半導体製造装置。 A chamber capable of maintaining a predetermined degree of vacuum;
A wafer stage for supporting a substrate to be processed in the chamber;
A focus ring installed around the wafer stage;
A holding stage for holding the wafer stage and the focus ring;
In a semiconductor manufacturing apparatus that performs processing on the substrate to be processed placed on the wafer stage using plasma discharge generated in the chamber,
The holding table has a gas discharge hole for communicating a gap between the wafer stage and the focus ring and the outside of the chamber;
A semiconductor manufacturing apparatus characterized in that a reaction product existing in the gap can be discharged out of the chamber through the gas discharge hole.

所定の真空度を維持可能なチャンバーと、
前記チャンバー内で被処理基板を支持するウエハステージと、
前記ウエハステージの周辺に設置されたフォーカスリングとを備え、
前記チャンバー内に発生させたプラズマ放電を利用して、前記ウエハステージ上に載置された前記被処理基板に対して処理を施す半導体製造装置において、
前記フォーカスリングは、前記ウエハステージと前記フォーカスリングとの間の隙間と前記チャンバー内とを連通させる貫通穴を有し、
前記隙間内に存在する反応生成物を、前記貫通穴を通じて前記チャンバー内に排出することが可能であることを特徴とする半導体製造装置。 A chamber capable of maintaining a predetermined degree of vacuum;
A wafer stage for supporting a substrate to be processed in the chamber;
A focus ring installed around the wafer stage,
In a semiconductor manufacturing apparatus that performs processing on the substrate to be processed placed on the wafer stage using plasma discharge generated in the chamber,
The focus ring has a through hole that communicates the gap between the wafer stage and the focus ring and the inside of the chamber;
The semiconductor manufacturing apparatus, wherein a reaction product existing in the gap can be discharged into the chamber through the through hole.

所定の真空度を維持可能なチャンバーと、
前記チャンバー内で被処理基板を支持するウエハステージと、
前記ウエハステージの周辺に設置されたフォーカスリングと、
前記ウエハステージおよび前記フォーカスリングを保持する保持台とを備え、
前記チャンバー内に発生させたプラズマ放電を利用して、前記ウエハステージ上に載置された前記被処理基板に対して処理を施す半導体製造装置において、
前記チャンバー内にガスを供給するガス供給部を前記チャンバー外に備え、
前記保持台は、前記ウエハステージと前記フォーカスリングとの間の隙間と前記ガス供給部とを連通させるガス排出孔を有し、
前記ガス供給部から前記ガス排出孔を通じて供給されるガスによって、前記隙間内に存在する反応生成物を前記チャンバー内に排出することを特徴とする半導体製造装置。 A chamber capable of maintaining a predetermined degree of vacuum;
A wafer stage for supporting a substrate to be processed in the chamber;
A focus ring installed around the wafer stage;
A holding stage for holding the wafer stage and the focus ring;
In a semiconductor manufacturing apparatus that performs processing on the substrate to be processed placed on the wafer stage using plasma discharge generated in the chamber,
A gas supply unit for supplying gas into the chamber is provided outside the chamber,
The holding table has a gas discharge hole for communicating the gap between the wafer stage and the focus ring and the gas supply unit,
A semiconductor manufacturing apparatus, wherein a reaction product existing in the gap is discharged into the chamber by a gas supplied from the gas supply unit through the gas discharge hole.

前記ガス供給部から前記チャンバー内に供給されるガスは、不活性ガスである請求項３に記載の半導体製造装置。 The semiconductor manufacturing apparatus according to claim 3, wherein the gas supplied from the gas supply unit into the chamber is an inert gas.

前記ガス供給部から前記チャンバー内に供給されるガスは、前記被処理基板を処理するための処理ガスである請求項３に記載の半導体製造装置。 The semiconductor manufacturing apparatus according to claim 3, wherein the gas supplied from the gas supply unit into the chamber is a processing gas for processing the substrate to be processed.

所定の真空度を維持可能なチャンバーと、
前記チャンバー内で被処理基板を支持するウエハステージと、
前記ウエハステージの周辺に設置されたフォーカスリングとを備え、
前記チャンバー内に発生させたプラズマ放電を利用して、前記ウエハステージ上に載置された前記被処理基板に対して処理を施す半導体製造装置において、
前記ウエハステージは、前記チャンバー内に希ガスを供給するためのバック希ガスラインを有し、
前記バック希ガスラインは前記ウエハステージ内で分岐して前記ウエハステージと前記フォーカスリングとの間の隙間と連通し、
前記バック希ガスラインから前記分岐したラインを通じて前記隙間内に供給され、前記隙間内に滞留する希ガスによって、前記隙間内への反応生成物流入が抑制されることを特徴とする半導体製造装置。 A chamber capable of maintaining a predetermined degree of vacuum;
A wafer stage for supporting a substrate to be processed in the chamber;
A focus ring installed around the wafer stage,
In a semiconductor manufacturing apparatus that performs processing on the substrate to be processed placed on the wafer stage using plasma discharge generated in the chamber,
The wafer stage has a back rare gas line for supplying a rare gas into the chamber,
The back noble gas line branches in the wafer stage and communicates with a gap between the wafer stage and the focus ring,
The semiconductor manufacturing apparatus, wherein the reaction product inflow into the gap is suppressed by the rare gas supplied from the back noble gas line through the branched line into the gap and staying in the gap.

前記半導体製造装置は、ドライエッチング装置、アッシング装置またはＣＶＤ装置である請求項１乃至６のうちいずれか1項に記載の半導体製造装置。 The semiconductor manufacturing apparatus according to claim 1, wherein the semiconductor manufacturing apparatus is a dry etching apparatus, an ashing apparatus, or a CVD apparatus.