JP2007266265A - 不純物拡散方法及び半導体装置の製造方法 - Google Patents

不純物拡散方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007266265A
JP2007266265A JP2006088682A JP2006088682A JP2007266265A JP 2007266265 A JP2007266265 A JP 2007266265A JP 2006088682 A JP2006088682 A JP 2006088682A JP 2006088682 A JP2006088682 A JP 2006088682A JP 2007266265 A JP2007266265 A JP 2007266265A
Authority
JP
Japan
Prior art keywords
impurity
oxide film
diffusion
semiconductor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006088682A
Other languages
English (en)
Inventor
Takuya Konno
拓也 今野
Ichiro Mizushima
一郎 水島
Takashi Suzuki
隆志 鈴木
Nobuaki Makino
伸顕 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006088682A priority Critical patent/JP2007266265A/ja
Priority to US11/687,315 priority patent/US20070293027A1/en
Publication of JP2007266265A publication Critical patent/JP2007266265A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】不純物ピーク濃度が高くまたは拡散プロファイルの制御が容易な不純物拡散方法及び半導体装置の製造方法を提供する。
【解決手段】基板の半導体の表面に酸化膜を形成する酸化工程と、不純物元素を含む化合物ガスのガス分圧を０．１トール以上８００トール以下とし、前記基板の温度を７５０℃以上９５０℃以下として、前記酸化膜を介して前記半導体に前記不純物元素を拡散させる拡散工程と、を備えたことを特徴とする不純物拡散方法を提供する。
【選択図】図２

Description

本発明は、不純物拡散方法及び半導体装置の製造方法に関し、より詳細には、ｎ型やｐ型の不純物元素を含むガスを用いた不純物拡散方法及び半導体装置の製造方法に関する。
半導体に対する不純物のドーピングには、イオン注入法や気相拡散法などが用いられている。
イオン注入法は、不純物イオンを加速して打ち込み、所望の不純物ピーク濃度を有する拡散層を形成する技術である。しかし、この方法は注入方向に依存するので、例えば、ＤＲＡＭ（Dynamic Random Access Memory）におけるディープトレンチの側壁のように、不純物イオンを注入しにくいところには、不純物濃度が高く浅い拡散層が得られにくい。また、不純物イオンを加速して打ち込むので、ダメージを与えてしまう恐れがある。
一方、気相拡散法は、不純物元素を有するガス雰囲気中で熱処理を施して、半導体中に不純物元素を拡散する技術である。したがって、不純物ガスに晒した部分に拡散層を形成することができる。そのため、ディープトレンチの側壁であっても問題なく拡散層を形成できる。しかし、この方法は、不純物ピーク濃度と拡散深さの制御が困難であった。特に、例えば、３×１０１９ ｃｍ−３以上の高い不純物ピーク濃度や浅い拡散層などを安定して得ることが容易でなかった。
これに対して、気相拡散法を用いて半導体基板に不純物層を吸着させた後、酸素などを供給して不純物の外方拡散や揮発を抑制する層を形成し、熱拡散させることにより、より高濃度化させる方法が開示されている。（特許文献１）。
特開平１１−２０４４５０号公報
本発明は、不純物ピーク濃度が高くまたは拡散プロファイルの制御が容易な不純物拡散方法及び半導体装置の製造方法を提供する。
本発明の一態様によれば、基板の半導体の表面に酸化膜を形成する酸化工程と、不純物元素を含む化合物ガスのガス分圧を０．１トール以上８００トール以下とし、前記基板の温度を７５０℃以上９５０℃以下として、前記酸化膜を介して前記半導体に前記不純物元素を拡散させる拡散工程と、を備えたことを特徴とする不純物拡散方法が提供される。
また、本発明のさらに他の一態様によれば、不純物元素が拡散された半導体を有する半導体装置の製造方法であって、上記の不純物拡散方法により前記半導体に前記不純物元素を拡散させることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、不純物ピーク濃度が高くまたは拡散プロファイルの制御が容易な不純物拡散方法及び半導体装置の製造方法を提供できる。
以下、図面を参照しつつ、本発明の実施の形態について説明する。本実施の形態の説明においては、基板または半導体基板の一例として、単結晶シリコン基板を使用するものとする（以下これについては省略する）。
本発明の実施例として、不純物ピーク濃度が高い拡散層を形成する不純物拡散方法について以下に述べる。
図１は、本発明の第１実施例に関連する不純物拡散方法を表すフローチャートである。
まず、半導体基板を処理チャンバに導入する。その後、処理チャンバ内を真空にして還元ガスを供給し、加熱して、半導体基板の表面に形成された酸化膜を除去する（ステップＳ１００）。
これにより、半導体基板の表面が清浄化される。ここで、酸化膜を除去する条件としては、例えば、還元ガスを水素ガスとし、また、還元ガスの圧力を１トール（Torr）程度とし、半導体基板の温度を９５０℃にして１時間保持する。
その後、還元ガスの供給を停止し、不純物元素を含むガスを流す。不純物元素を含むガスとしては、例えば、ホスフィン（ＰＨ３）ガスを用い、そのガス分圧は１トールより大とする。また、半導体基板の温度を７５０〜９５０℃とする。このようにして、気相拡散法を用いて、半導体基板の表面付近に不純物元素を含む拡散層を形成することができる（ステップＳ１１０）。ただし、化合物ガスのキャリアガスには、例えば、窒素（Ｎ２）ガスを用いることができる。この際、化合物ガスの全圧は、例えば、３８０トールとすることができる。
この工程において、半導体基板の清浄化された表面に、ガスが分解して生成されたリンやリン化合物などが付着する。そして、リンが半導体基板の内部に拡散する。これにより、半導体基板の表面近傍には、３×１０１９ｃｍ−３以上の高い不純物ピーク濃度を有するｎ型の拡散層が形成される。
また、本技術の製造方法は、半導体基板の表面に形成された酸化膜を除去した後、還元ガスから化合物ガスに置換して、不純物元素を含む拡散層を形成することができる。
同一の処理チャンバを用いて連続的に形成することが可能となる。
図２は、本参考例により得られた不純物プロファイルを例示するグラフ図である。
ここで、横軸は拡散深さ（ナノメータ）であり、縦軸はリン濃度（ｃｍ−３）である。このリン濃度はＳＩＭＳ（Secondary Ion Mass Spectrometry）を用いて測定した。気相拡散法の条件は、ＰＨ３ガスの分圧が２０トールであり、半導体基板の温度が８５０℃であり、処理時間が１０分間である。
本参考例によれば、表面から約１０ナノメータの拡散深さにおいて、例えば、２×１０２０ｃｍ−３の不純物ピーク濃度が得られることが分かる。このように、ＰＨ３ガス分圧及び半導体基板の温度を制御することで、不純物ピーク濃度が高いｎ型の拡散層を形成することができる。
ただし、化合物ガスのガス分圧が０．１トールより小であると、３×１０１９ｃｍ−３以上の不純物ピーク濃度が得られない。また、半導体基板の温度が７５０℃以下になると、十分拡散できないので、やはり２×１０２０ｃｍ−３の不純物ピーク濃度が得られない。一方、半導体基板の温度が１２００℃以上だと、半導体基板に対するリンの溶解度が低下し、拡散ピーク濃度が低下する傾向が認められる。
本参考例によれば、半導体基板の形状には依存せずに、例えば、ＤＲＡＭ(Dynamic Random Access Memory）におけるディープトレンチの側壁にも、高い不純物ピーク濃度を有する浅い拡散層を形成することが可能となる。また、例えば、ＣＭＯＳトランジスタ等の半導体デバイスのソースやドレインを形成する過程においても、所定の位置に、浅く且つ高いピーク濃度を有する不純物拡散層を容易に形成することが可能である。
次に、本発明の実施例として、不純物プロファイルを制御する方法について説明する。 図３は、本発明の実施例の不純物拡散方法を表すフローチャートである。
本実施例においては、半導体基板の表面を薬液処理して、膜厚が１ナノメータ以下の酸化膜を形成する（ステップＳ２００）。ここで、薬液としては、例えば、塩酸（ＨＣｌ）と過酸化水素（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）の組成割合が１：１：５（体積比）の混合溶液や、アンモニア（ＮＨ４ＯＨ）と過酸化水素（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）の組成割合が１：１：５（体積比）の混合溶液を用いることができる。
続いて、還元ガスの供給を停止した後、ｎ型の不純物元素を含む、例えばＰＨ３ガスなどの化合物ガスのガスを処理チャンバに供給する。
そして、化合物ガスのガス分圧を、後述するように０．１〜８００トールとし、半導体基板の温度を７５０〜９５０℃として、気相拡散を用いて半導体基板の表面に不純物元素を含む拡散層を形成する（ステップＳ２１０）。ここで、温度が７５０℃よりも低いと十分なドーピングが困難となり、温度が９５０℃を超えると半導体基板の上に形成した酸化膜が還元除去されてしまうおそれがある。
ここでは、半導体基板の表面に形成した酸化膜にＰＨ３ガスが分解して生成されたリンやその化合物が付着する。そして、付着したリンが半導体基板の内部に拡散することにより、半導体基板の表面近傍に、不純物プロファイルが制御されたｎ型の拡散層が形成される。
図４は、本実施例により半導体基板に形成された酸化膜の膜厚に対する不純物プロファイルを表すグラフ図である。
ここで、横軸は拡散深さ（ナノメータ）であり、縦軸はリン濃度（ｃｍ−３）である。酸化膜の膜厚は、曲線（ａ）がゼロナノメータであり、曲線（ｂ）が０．３ナノメータであり、曲線（ｃ）が１．０ナノメータである。リン濃度は、ＳＩＭＳを用いて測定した。気相拡散法の条件は、ＰＨ３ガスの分圧が２０トールであり、半導体基板の温度が８５０℃であり、処理時間が１０分間である。
図４から、酸化膜の膜厚の増加に伴い、リン元素の拡散深さ及び不純物ピーク濃度が低下することが分かる。このように、酸化膜の厚みをコントロールすることで、リン元素の拡散深さ及び不純物ピーク濃度を制御することが可能となる。
ここで、例えば、硫酸（Ｈ２ＳＯ４）と過酸化水素（Ｈ２Ｏ２）の組成割合が４：１（体積比）の混合溶液を用いた場合、酸化膜の膜厚が１ナノメータよりも大きくなり、不純物濃度は大きく低下してしまい、所望の不純物ピーク濃度が得られない。
図５は、半導体基板において、酸化膜の厚みに対するシート抵抗の関係を表すグラフ図である。
ここで、横軸は酸化膜の厚み（ナノメータ）であり、縦軸はシート抵抗（Ω／□）である。不純物濃度と抵抗値の関係から、ここでは、酸化膜の膜厚の度合と、シート抵抗値、ひいては、例えばリン元素等の拡散の深さや不純物ピーク濃度の度合と、の関係を把握することができる。
図５から、酸化膜が厚くなるにしたがって、半導体基板のシート抵抗が上昇し、酸化膜の厚みが１ナノメータを超えるとシート抵抗は高いレベルに変化してしまうことが分かる。
図６は、本実施例において、リンをドーピングするときの化合物ガスのガス分圧に対する不純物プロファイルを表すグラフ図である。
ここで、横軸は拡散深さ（ナノメータ）であり、縦軸はリン濃度の対数（ｃｍ−３）である。化合物ガスのガス分圧は、曲線（ａ）が０．０８トールであり、曲線（ｂ）が０．２トールであり、曲線（ｃ）が５トールであり、曲線（ｄ）が２０トールである。リン濃度は、ＳＩＭＳを用いて測定した。気相拡散法の条件は、酸化膜の膜厚が０．３ナノメータであり、半導体基板の温度が８５０℃であり、処理時間が１０分間である。
図６から、化合物ガスのガス分圧の低下に伴い、拡散深さ及び不純物ピーク濃度が低下することが分かる。そして、図４、図５及び図６から、酸化膜の厚みと化合物ガスのガス分圧をコントロールすることにより、リン元素の拡散深さ及び不純物ピーク濃度を精密に制御することが可能となることが分かる。
ここで、図６から分かるように、化合物ガスのガス分圧が０．１トールより小であると、所望の不純物ピーク濃度が得られない。また、半導体装置の製造に際する安全性の観点から化合物ガスのガス分圧は、大気プラス５パーセント程度の８００トールを超えないよようにすることが望ましい。また、温度が９５０℃以上では、形成した酸化膜が還元除去されてしまうため、不純物プロファイルを制御することが困難となる。
以上説明したように、本実施例によれば、薬液処理により酸化膜の膜厚をコントロールし、リンなどの不純物を有する化合物ガスのガス分圧をコントロールして気相拡散法を行うことで、不純物の不純物プロファイルを精密に制御することができる。
（実施例２）
次に、本発明の第２の本実施例として、上述した第１実施例に記載した不純物拡散方法を組み合わせることにより、不純物ピーク濃度が高く且つ不純物プロファイルを制御した不純物拡散方法について説明する。
図７は、本発明の第２実施例の不純物拡散方法を表すフローチャートである。
まず、第１実施例と同様に、半導体基板を処理チャンバに導入した後、処理チャンバの圧力が１トール程度となるように還元ガスを供給し、半導体基板の表面に形成された酸化膜を除去する。（ステップＳ３００）。これにより、半導体基板の表面を、清浄にできる。ここで、還元処理の条件としては、例えば、第１実施例と同様に、還元ガスが水素であり、圧力が１トールであり、半導体基板の温度が９５０℃、保持時間が１時間である。
そして、処理チャンバから取りだし、半導体基板の表面を薬液処理して膜厚が１ナノメータ以下の酸化膜を形成する（ステップＳ３１０）。ここで、薬液としては、第１実施例に関して前述したように、例えば、塩酸（ＨＣｌ）と過酸化水素（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）の組成割合が１：１：５（体積比）からなる混合溶液などを用いることができる。また、酸化膜の膜厚は１ナノメータ以下とし、例えば、０．３ナノメータとすることができる。このように薬液処理を用いることで、膜厚が１ナノメータ以下の酸化膜を得ることができる。
続いて、半導体基板を処理チャンバ内に導入する。
そして、ｎ型の不純物元素を含む、例えばＰＨ３ガスなどの化合物ガスの分圧を１〜２０トールとし、半導体基板の温度を７５０〜９５０℃として、気相反応を用いて、半導体基板の表面にｎ型の不純物元素を含む拡散層を形成する。（ステップＳ３２０）。
ここでは、実施例１に関して前述したものと同様に、半導体基板の表面に形成された酸化膜にＰＨ３ガスが分解して生成したリンやその化合物が付着する。そして、リンが半導体基板の内部に拡散する。これにより、半導体基板の表面近傍に、高い不純物ピーク濃度と浅い拡散プロファイルを有するｎ型の拡散層を形成することができる。
以下、本実施例において拡散時間を変化させて拡散層を形成したときの拡散深さについて説明する。
図８は、本具体例においてリンを拡散するときの処理時間に対する不純物プロファイルを表すグラフ図である。
ここで、横軸は拡散深さ（ナノメータ）であり、縦軸はリン濃度（ｃｍ−３）である。処理時間は、曲線（ａ）が１０分であり、曲線（ｂ）が３０分であり、曲線（ｃ）が６０分であり、曲線（ｄ）が１２０分である。リン濃度は、ＳＩＭＳを用いて測定した。 図８から、処理時間に依存せずに、１×１０２０ｃｍ−３程度の不純物ピーク濃度が得られることが分かる。また、処理時間の増加に伴い、拡散深さが大きくなるプロファイルを示している。すなわち、拡散深さと拡散時間との間に相関があることが分かる。したがって、酸化膜の厚みと処理時間を用途や目的に合わせることで、拡散層の拡散プロファイルを制御できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。例えば、本発明は、ＤＲＡＭ、ＳＲＡＭ（Static Random Access Memory）やフラッシュメモリ、トランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオードなどのディスクリート素子、マイクロプロセッサや論理回路などの集積回路装置を含むなどの半導体装置についても広く適用可能である。
また、前述した具体例においては、化合物ガスとしてＰＨ３ガスを用いたが、本発明はこれには限定せず、例えば、アルシン（ＡｓＨ３）ガスを用いても同様の効果が得られる。
図９は、アルシンを用いてヒ素をドーピングした場合の不純物プロファイルを表すグラフ図である。ここで、横軸は拡散深さ（ナノメータ）であり、縦軸はヒ素濃度（ｃｍ−３）である。
ここでは、第１実施例と同様の方法により、半導体基板の表面付近にＡｓが拡散された拡散層を形成した。アルシンを用いた気相拡散工程の処理時間は１２０分とし、半導体基板の温度は９５０℃とした。ここで、アルシンのガス分圧は、曲線（ａ）が１９トールであり、曲線（ｂ）が４トールであり、曲線（ｃ）が０．０２トールである。ヒ素濃度は、ＳＩＭＳを用いて測定した。
上述した第１実施例と同様に、アルシンのガス分圧の増加に伴い、不純物ピーク濃度が高くなり、拡散深さは大きくなることが分かる。そして、アルシン分圧を０．１トールとすることで、ヒ素のピーク濃度を３×１０１９ｃｍ−３ 以上にすることができた。
本発明によれば、このようにヒ素を含有する化合物ガスを用いても、化合物ガスの分圧を高めることで、不純物ピーク濃度が高く且つ浅いｎ型を示す拡散層を形成できる。
なお、図９に表すようにヒ素の不純物プロファイルは、図２、図４及び図７に表したリンとは異なる傾向を示す。すなわち、リンのプロファイルは、拡散深さの増加に伴い、リン濃度が線形的に低下する傾向を示す。これに対して、ヒ素の場合は、例えば、表面からの拡散深さが約０．１〜０．１５マイクロメータ程度までは、不純物ピーク濃度が略一定であり、拡散深さがさらに大きくなると、ヒ素の濃度が急激に低下することが分かる。このプロファイルの違いは、ヒ素とリンの拡散速度の差異に依存すると推察される。
一方、本発明によれば、例えば、ボロン（Ｂ）などのｐ型不純物を含有した化合物ガスを用いた場合にも、同様にして高い濃度ピークや浅い拡散プロファイルを実現できる。
また、本実施例において、薬液処理を用いて酸化膜を形成したが、これには限定されない。また、本発明の不純物拡散方法において、酸化膜を除去する方法や、酸化膜を形成する方法の各要素などについては、当業者が適宜変更を加えたものであっても、本発明の要旨を包含する限りにおいて本発明の範囲に包含される。
前述のように、本実施の形態では、一例として、単結晶シリコン基板を使用している。従って、本実施の形態では、不純物のピーク濃度と拡散のプロファイルの制御性を高め、単結晶シリコン基板において、高濃度ピークの不純物拡散層を浅い位置に形成する等のことが可能となる。
また、上述したように本実施の形態において、半導体基板の形状には依存せずに、例えば、ＤＲＡＭ(Dynamic Random Access Memory）におけるディープトレンチの側壁にも、高い不純物ピーク濃度を有する浅い拡散層を形成することが可能となる。
また、例えば、ＣＭＯＳトランジスタ等の半導体デバイスのソースやドレインを形成する過程においても、所定の位置に、浅く且つ高いピーク濃度を有する不純物拡散層を容易に形成することが可能である。
本発明の第１実施例に関連する不純物拡散方法を表すフローチャートである。 不純物プロファイルを表すグラフ図である。 本発明の第１実施例である不純物拡散方法を表すフローチャートである。 第１実施例における酸化膜の膜厚に対する不純物プロファイルを表すグラフ図である。 半導体基板において、酸化膜の厚みに対するシート抵抗の関係を表すグラフ図である。 リンをドーピングするときの化合物ガスのガス分圧に対する不純物プロファイルを表すグラフ図である。 本発明の第２実施例である不純物拡散方法を表すフローチャートである。 第２実施例においてリンをドーピングするときの処理時間に対する不純物プロファイルを表すグラフ図である。 ヒ素をドーピングしたときの不純物プロファイルを表すグラフ図である。
符号の説明
Ｓ１００〜Ｓ３２０ ステップ

Claims (8)

  1. 基板の半導体の表面に酸化膜を形成する酸化工程と、
    不純物元素を含む化合物ガスのガス分圧を０．１トール以上８００トール以下とし、前記基板の温度を７５０℃以上９５０℃以下として、前記酸化膜を介して前記半導体に前記不純物元素を拡散させる拡散工程と、
    を備えたことを特徴とする不純物拡散方法。
  2. 前記酸化工程の前に、還元ガスを供給して前記半導体の表面に形成された酸化膜を除去する還元工程をさらに備えたことを特徴とする請求項１記載の不純物拡散方法。
  3. 前記酸化膜の厚みは、１ナノメータ以下であることを特徴とする請求項１または２に記載の不純物拡散方法。
  4. 前記酸化膜は、前記半導体に薬液を接触させることにより形成することを特徴とする請求項１〜３のいずれか１つに記載の不純物拡散方法。
  5. 前記半導体に拡散した前記不純物のピーク濃度は、３×１０１９ｃｍ−３以上であることを特徴とする請求項１〜４のいずれか１つに記載の不純物拡散方法
  6. 前記不純物元素は、リンあるいはヒ素であることを特徴とする請求項１〜５のいずれか１つに記載の不純物拡散方法。
  7. 前記基板は、単結晶シリコン基板であることを特徴とする請求項１〜６のいずれか１つに記載の不純物拡散方法。
  8. 不純物元素が拡散された半導体を有する半導体装置の製造方法であって、
    請求項１〜７のいずれか１つの不純物拡散方法により前記半導体に前記不純物元素を拡散させることを特徴とする半導体装置の製造方法。

JP2006088682A 2006-03-28 2006-03-28 不純物拡散方法及び半導体装置の製造方法 Pending JP2007266265A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006088682A JP2007266265A (ja) 2006-03-28 2006-03-28 不純物拡散方法及び半導体装置の製造方法
US11/687,315 US20070293027A1 (en) 2006-03-28 2007-03-16 Dopant diffusion method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088682A JP2007266265A (ja) 2006-03-28 2006-03-28 不純物拡散方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007266265A true JP2007266265A (ja) 2007-10-11

Family

ID=38638967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088682A Pending JP2007266265A (ja) 2006-03-28 2006-03-28 不純物拡散方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20070293027A1 (ja)
JP (1) JP2007266265A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792097B2 (ja) 2009-03-25 2011-10-12 株式会社東芝 不揮発性記憶装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3666574A (en) * 1968-09-06 1972-05-30 Westinghouse Electric Corp Phosphorus diffusion technique
JP2920546B2 (ja) * 1989-12-06 1999-07-19 セイコーインスツルメンツ株式会社 同極ゲートｍｉｓトランジスタの製造方法
JPH06216377A (ja) * 1993-01-18 1994-08-05 Shin Etsu Handotai Co Ltd Ｍｏｓ型半導体装置の製造方法
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer
DE19813188A1 (de) * 1998-03-25 1999-10-07 Siemens Solar Gmbh Verfahren zur einseitigen Dotierung eines Halbleiterkörpers
US6498079B1 (en) * 2000-07-27 2002-12-24 Stmicroelectronics, Inc. Method for selective source diffusion

Also Published As

Publication number Publication date
US20070293027A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
TWI721033B (zh) 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統
US7816237B2 (en) Ultra shallow junction formation by epitaxial interface limited diffusion
US6713359B1 (en) Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC
US5599735A (en) Method for doped shallow junction formation using direct gas-phase doping
US20120088356A1 (en) Integrated platform for in-situ doping and activation of substrates
US6090690A (en) Direct gas-phase doping of semiconductor wafers using an organic dopant source
US6376318B1 (en) Method of manufacturing a semiconductor device
KR20140012727A (ko) 컨포멀한 도핑을 위한 방법들 및 장치
JPH07142421A (ja) 半導体装置のシャロージャンクション形成方法および形成装置
US5256162A (en) Apparatus for forming shallow electrical junctions
KR20030042498A (ko) 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
JP2004128198A (ja) 半導体装置の製造方法
JP2008071775A (ja) 半導体装置
US7737012B2 (en) Manufacturing method of a semiconductor device
JP2007266265A (ja) 不純物拡散方法及び半導体装置の製造方法
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
US7947559B2 (en) Method of fabricating semiconductor device
JP2005268460A (ja) 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
JPH03230521A (ja) シリコン膜堆積法
JP2011040513A (ja) 半導体装置の製造方法及び半導体装置
JP2000311861A (ja) 半導体膜の選択成長方法および半導体装置の製造方法
JPH03209834A (ja) Ｍｉｓ型半導体装置の製造方法
KR100617068B1 (ko) 반도체 소자의 제조방법
KR100870324B1 (ko) 반도체 소자의 제조방법
JP2004172631A (ja) 半導体装置