JP2007266036A

JP2007266036A - Solid-state imaging device

Info

Publication number: JP2007266036A
Application number: JP2006085082A
Authority: JP
Inventors: Makoto Shizukuishi; 誠雫石
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2006-03-27
Filing date: 2006-03-27
Publication date: 2007-10-11

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-stage imaging device capable of generating images having wide dynamic range. <P>SOLUTION: The solid-state imaging device comprises a semiconductor substrate; a well formed near the surface; a first charge storage region group that includes a number of charge storage regions formed into a matrix form in the well, and is formed to first depth from the substrate surface; a number of charge storage regions that include a second charge storage region group formed to second depth that is shallower than the first depth, where the rows of the first and second charge storage region groups are arranged adjacent, along the column direction; a separated region formed in the well adjacent to the charge storage region; a vertical transfer path formed in the well along the column of each charge storage region; a transfer electrode that is formed at the upper portion of the semiconductor substrate, along the row direction of the charge storage region and crosses the vertical transfer path; a color filter group, formed at the upper portion of each charge storage region so that the same color is arranged on two pixels in the first and second adjacent charge storage regions; and a horizontal transfer path connected to one edge of each vertical transfer path. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、固体撮像装置に関し、特に広ダイナミックレンジの固体撮像装置に関する。 The present invention relates to a solid-state imaging device, and more particularly to a solid-state imaging device with a wide dynamic range.

広ダイナミックレンジ化にはいくつかの制約が伴う。各画素は、通常フォトダイオードで形成される電荷蓄積領域に、入射光量に比例したキャリア（電子）を蓄積する。出力電圧は、蓄積電荷量に比例した値となる。電荷蓄積領域に蓄積できる電荷量は、ある値（飽和電荷量）までに制限される。画素を微細化すると、飽和電荷量も小さくなる傾向にある。検出できる蓄積電荷量の下限を改良しても限度があり、1つの画素が検出できる受光量の範囲は制限される。広ダイナミックレンジを実現するためには、何らかの付加的な手段が必要となる。 There are some restrictions associated with wide dynamic range. Each pixel accumulates carriers (electrons) proportional to the amount of incident light in a charge accumulation region usually formed by a photodiode. The output voltage is a value proportional to the amount of accumulated charge. The amount of charge that can be accumulated in the charge accumulation region is limited to a certain value (saturation charge amount). When pixels are miniaturized, the saturation charge amount tends to decrease. There is a limit even if the lower limit of the accumulated charge amount that can be detected is improved, and the range of the received light amount that can be detected by one pixel is limited. In order to realize a wide dynamic range, some additional means is required.

広ダイナミックレンジを実現する固体撮像装置の撮像方法として、（ｉ）通常画素と低感度画素の２種類の画素から得られた画像信号を合成する方法（たとえば、特許文献１参照）や、（ｉｉ）露光時間の異なる２枚の画像情報を合成して１枚の画像を形成する方法（たとえば、特許文献２参照）が知られている。 As an imaging method of a solid-state imaging device that realizes a wide dynamic range, (i) a method of synthesizing image signals obtained from two types of pixels, a normal pixel and a low-sensitivity pixel (for example, see Patent Document 1), or (ii) A method is known in which two pieces of image information having different exposure times are combined to form one image (see, for example, Patent Document 2).

（ｉ）の方法においては、低照度側（シャドウ）での感度を犠牲にしないため、高照度側（ハイライト）での入射エネルギを抑制することで広ダイナミックレンジを実現する。たとえば、遮光膜の開口面積を小さくする、ＮＤフィルタを積層する、マイクロレンズを形成しない、マイクロレンズの集光効率を下げる、などの手段により低感度画素を構成し、入射信号量に対する出力信号の増加を抑制している（たとえば、特許文献１、３、または４参照）。 In the method (i), since sensitivity on the low illuminance side (shadow) is not sacrificed, a wide dynamic range is realized by suppressing incident energy on the high illuminance side (highlight). For example, a low-sensitivity pixel is configured by means such as reducing the opening area of the light shielding film, stacking an ND filter, not forming a microlens, or reducing the light collection efficiency of the microlens, and the output signal relative to the amount of incident signal The increase is suppressed (for example, refer to Patent Document 1, 3, or 4).

しかし、近年の固体撮像素子の多画素（微細）化の傾向に伴い、たとえば遮光膜の開口サイズを小さくする方法で画素の低感度化を図ろうとすると、入射光の波長に近い開口サイズ（たとえば、０．７μｍ×０．７μｍ以下）を精確にパターニングしたりエッチングしたりする必要があり、加工ばらつきが生じやすい。このため低感度画素の感度が一定しない、という問題が生じる。 However, with the recent trend toward solid-state imaging devices with multiple pixels (miniaturization), for example, when attempting to reduce the sensitivity of pixels by reducing the aperture size of the light-shielding film, the aperture size (for example, close to the wavelength of incident light) , 0.7 μm × 0.7 μm or less) must be accurately patterned or etched, and processing variations are likely to occur. For this reason, the problem that the sensitivity of a low sensitivity pixel is not constant arises.

また、ＮＤフィルタの積層には、フィルタを所定濃度に調整することの困難性が付随する。 Further, the stacking of ND filters is accompanied by the difficulty of adjusting the filters to a predetermined density.

更に、マイクロレンズを設けない画素を選択的に形成し、当該画素を低感度化した場合には、シェーディングを改善する手法である「マイクロレンズずらし」を行うことができないという問題がある。 Furthermore, when a pixel without a microlens is selectively formed and the sensitivity of the pixel is lowered, there is a problem that “microlens shift”, which is a technique for improving shading, cannot be performed.

また、マイクロレンズの形状を変化させ、集光効率を下げる方法を採用すると、レンズの加工形状のばらつきにより、低感度画素の感度を一定化することが難しい場合がある。 If a method of changing the shape of the microlens and reducing the light collection efficiency is employed, it may be difficult to make the sensitivity of the low-sensitivity pixels constant due to variations in the processed shape of the lens.

このように、微細化した光学系の光学要素の形状を変えることによる画素の低感度化は、半導体微細加工上等の制約から好ましくない場合が多い。 Thus, the reduction in pixel sensitivity by changing the shape of the optical element of the miniaturized optical system is often not preferable due to restrictions on semiconductor microfabrication.

（ｉｉ）の方法は、低感度画素と高感度画素の感度比を大きく変化させることが容易である反面、撮影時刻が異なる（時間差のある）２枚の絵（フレームあるいはフィールド）を合成するため、たとえば被写体が動く場合には、前後のフレームあるいはフィールド間でずれが生じ、正確な合成画像が再現できないという欠点がある。 The method (ii) can easily change the sensitivity ratio between the low-sensitivity pixels and the high-sensitivity pixels, but combines two pictures (frames or fields) with different shooting times (with time differences). For example, when the subject moves, there is a drawback in that an accurate composite image cannot be reproduced due to a shift between the preceding and following frames or fields.

撮影時間差による欠点を改善した固体撮像装置の駆動方法が提案されている（たとえば、特許文献５、または、非特許文献１参照）。 A method of driving a solid-state imaging device that has improved the drawback caused by the difference in imaging time has been proposed (see, for example, Patent Document 5 or Non-Patent Document 1).

特許文献５に記載の駆動方法によれば、長時間露光、及び所定の信号電荷群の垂直電荷転送路（ＶＣＣＤ）への読み出し後に短時間露光が開始されるため、被写体が動いた場合の被写体ずれが改善される。なお、この駆動方法においては、一方の信号電荷群をＶＣＣＤから水平電荷転送路（ＨＣＣＤ）に転送した後、他方の信号電荷群を、ＶＣＣＤに読み出し、ＨＣＣＤへ転送する。 According to the driving method described in Patent Document 5, since a short exposure is started after long exposure and reading of a predetermined signal charge group to a vertical charge transfer path (VCCD), the subject when the subject moves Deviation is improved. In this driving method, after one signal charge group is transferred from the VCCD to the horizontal charge transfer path (HCCD), the other signal charge group is read out to the VCCD and transferred to the HCCD.

非特許文献１に記載の駆動方法によれば、ＮＴＳＣ方式（飛び越し走査）における動画撮像を前提に、偶数または奇数フィールド内で撮影時間差による欠点を改善することができる。 According to the driving method described in Non-Patent Document 1, it is possible to improve a defect due to a photographing time difference in an even or odd field on the premise of moving image capturing in the NTSC system (interlaced scanning).

近年、デジタルスチルカメラにおいては、手振れ制御、あるいは、動く被写体に対する撮影能力の向上、更には、ストロボフラッシュを使用できない夜景、星空、花火などの様々な撮影シーンに対応できることが求められている。このようなニーズに対しては、高ＩＳＯ感度の撮像装置を用いることにより、高速シャッタを切ることができるようにすることで対応している。しかし、画素自体の高感度化に伴い、広ダイナミックレンジを達成するためには、高照度側（ハイライト）の入射光エネルギを、一層抑制する必要がある。 In recent years, digital still cameras have been required to be able to handle various shooting scenes such as night scenes, starry sky, and fireworks that cannot use a strobe flash, as well as camera shake control or improvement of shooting capability for moving subjects. To meet such needs, an imaging device with high ISO sensitivity is used so that a high-speed shutter can be released. However, in order to achieve a wide dynamic range as the sensitivity of the pixel itself increases, it is necessary to further suppress the incident light energy on the high illuminance side (highlight).

車載用途の固体撮像装置においては、ストロボのような補助光源による暗所の撮像を期待することはできない。車載用固体撮像装置では、夜間は高感度撮像が重視される。しかし、固体撮像装置が搭載されている車両の周囲には、高輝度被写体、たとえば対向車のヘッドライト等が存在する。そのため、すべての画素を高感度画素とした場合、高輝度被写体像は、白トビ（白つぶれ）してしまう。したがって、車載用途の固体撮像装置は、低感度画素と高感度画素とを備え、その感度比を１／１０００〜１／１０００００程度に落とす必要がある。 In a solid-state imaging device for in-vehicle use, imaging in a dark place with an auxiliary light source such as a strobe cannot be expected. In vehicle-mounted solid-state imaging devices, high-sensitivity imaging is important at night. However, a high-luminance subject, for example, a headlight of an oncoming vehicle, exists around the vehicle on which the solid-state imaging device is mounted. For this reason, when all the pixels are high-sensitivity pixels, the high-intensity subject image is overexposed (whiteout). Accordingly, a solid-state imaging device for in-vehicle use includes a low-sensitivity pixel and a high-sensitivity pixel, and it is necessary to reduce the sensitivity ratio to about 1/1000 to 1/100000.

特開昭５９−２１０７７５号公報JP 59-210775 A 特開昭６２−１０８６７８号公報JP-A-62-108678 特開２０００−１２５２０９号公報JP 2000-125209 A 特開２００３−２１８３４３号公報JP 2003-218343 A 特開２０００−１３８８６３号公報JP 2000-138863 A H.Komobuchi,et al., “1/4 inch NTSC format Hyper-D Range IL-CCD”, IEEE Workshop on CCD’s and Advanced Image sensors, SS-1,1995H.Komobuchi, et al., “1/4 inch NTSC format Hyper-D Range IL-CCD”, IEEE Workshop on CCD ’s and Advanced Image sensors, SS-1,1995

本発明の目的は、広ダイナミックレンジの画像を生成することのできる固体撮像装置を提供することである。 An object of the present invention is to provide a solid-state imaging device capable of generating a wide dynamic range image.

本発明の他の目的は、広ダイナミックレンジの画像を短時間で生成することである。 Another object of the present invention is to generate a wide dynamic range image in a short time.

本発明の他の目的は、同時性を有する広ダイナミックレンジの画像を短時間で生成することである。 Another object of the present invention is to generate a wide dynamic range image having simultaneity in a short time.

本発明の一観点によれば、第１導電型の半導体基板と、前記半導体基板の表面近傍に形成され、前記第１導電型と逆導電型の第２導電型を有するウエルと、前記ウエルに行列状に形成された前記第１導電型の多数の電荷蓄積領域であって、前記半導体基板の表面から第１の深さまで形成された第１の電荷蓄積領域群と、前記半導体基板の表面から、前記第１の深さより浅い第２の深さまで形成された第２の電荷蓄積領域群とを含み、第１の電荷蓄積領域群の行と第２の電荷蓄積領域群の行とが列方向に沿って隣接して配置された多数の電荷蓄積領域と、前記電荷蓄積領域に隣接して前記ウエルに形成された前記第２導電型の分離領域と、各電荷蓄積領域の列に沿って、前記ウエルに形成された垂直転送路と、前記電荷蓄積領域の行方向に沿って前記半導体基板上方に形成され、前記垂直転送路を横断する転送電極と、隣接する前記第１の電荷蓄積領域群、前記第２の電荷蓄積領域群の２画素上に同一色カラーフィルタが配置されるように、前記各電荷蓄積領域上方に形成されたカラーフィルタ群と、前記各垂直転送路の一端に結合された水平転送路とを有する固体撮像装置が提供される。 According to one aspect of the present invention, a first conductive type semiconductor substrate, a well formed near the surface of the semiconductor substrate, having a second conductive type opposite to the first conductive type, and the well A plurality of charge storage regions of the first conductivity type formed in a matrix, the first charge storage region group formed from the surface of the semiconductor substrate to a first depth, and the surface of the semiconductor substrate , A second charge storage region group formed to a second depth shallower than the first depth, and a row of the first charge storage region group and a row of the second charge storage region group are in the column direction A plurality of charge storage regions disposed adjacent to each other, the second conductivity type isolation region formed in the well adjacent to the charge storage region, and along a column of each charge storage region, A vertical transfer path formed in the well and along the row direction of the charge storage region A color filter of the same color is arranged on two pixels of the transfer electrode formed above the semiconductor substrate and crossing the vertical transfer path, and the adjacent first charge storage region group and second charge storage region group. As described above, a solid-state imaging device having a color filter group formed above each charge accumulation region and a horizontal transfer path coupled to one end of each vertical transfer path is provided.

広ダイナミックレンジの画像を生成することのできる固体撮像装置が提供される。 A solid-state imaging device capable of generating a wide dynamic range image is provided.

広ダイナミックレンジの画像信号が、短時間で得られる。 A wide dynamic range image signal can be obtained in a short time.

同時性を有する広ダイナミックレンジの画像を短時間で生成することができる。 A wide dynamic range image having simultaneity can be generated in a short time.

図１Ａ，１Ｂは、正方（テトラゴナル）格子配列の画素行列とハニカム配列の画素行列を示す。 1A and 1B show a pixel matrix having a square (tetragonal) lattice arrangement and a pixel matrix having a honeycomb arrangement.

図１Ａの正方格子配列においては、多数の画素ＰＩＸは、横方向（水平方向）に一定のピッチＰ_Ｈ、縦方向（垂直方向）に一定のピッチＰ_Ｖで正方格子状に配列している。例えば、横方向ピッチＰ_Ｈと縦方向ピッチＰ_Ｖは等しい（Ｐ_Ｈ＝Ｐ_Ｖ）。画素の横方向の並びを行、縦方向の並びを列と呼ぶ。画素上には、赤Ｒ，緑Ｇ，青Ｂの３原色のカラーフィルタが配置されている。以下、各画素をその上のカラーフィルタに従い、Ｒ，Ｇ，Ｂで呼ぶことがある。 In the square lattice arrangement of FIG. 1A, a large number of pixels PIX are arranged in a square lattice pattern at a constant pitch P _{H in} the horizontal direction (horizontal direction) and at a constant pitch P _V in the vertical direction (vertical direction). For example, the horizontal pitch P _H and the vertical pitch P _V are equal (P _H = P _V ). The horizontal arrangement of pixels is called a row, and the vertical arrangement is called a column. On the pixel, color filters of three primary colors of red R, green G, and blue B are arranged. Hereinafter, each pixel may be referred to as R, G, B according to the color filter on it.

列方向において、奇数列のＢ１，Ｂ２，Ｇ１，Ｇ２，偶数列のＧ１，Ｇ２，Ｒ１，Ｒ２のように、同色の画素が２つずつ並んで配列されている。横方向においては、２つずつの同色画素の組が、Ｂ１，Ｂ２の右隣にＧ１，Ｇ２，その右隣にＢ１，Ｂ２のように、同じ列方向位置に配置されている。上側の画素群Ｒ１，Ｇ１，Ｂ１を第１の画素群、下側の画素群Ｒ２，Ｇ２，Ｂ２を第２の画素群と呼ぶ。たとえば第１の画素群は、高感度の画素群であり、第２の画素群は、低感度の画素群である。第１の画素群と第２の画素群の上下関係は反転してもよい。 In the column direction, two pixels of the same color are arranged side by side like B1, B2, G1, G2 in odd columns, G1, G2, R1, R2 in even columns. In the horizontal direction, two pairs of the same color pixels are arranged at the same column direction position, such as G1 and G2 on the right side of B1 and B2, and B1 and B2 on the right side thereof. Upper pixel groups R1, G1, and B1 are referred to as first pixel groups, and lower pixel groups R2, G2, and B2 are referred to as second pixel groups. For example, the first pixel group is a high sensitivity pixel group, and the second pixel group is a low sensitivity pixel group. The vertical relationship between the first pixel group and the second pixel group may be reversed.

画素の各列に沿って（図では各列の右側に）、垂直電荷転送路ＶＣＣＤがそれぞれ１本配置されている。垂直電荷転送路ＶＣＣＤは、画素（行）当り３以上の転送段を有する。複数の垂直電荷転送路ＶＣＣＤの下端に、横方向に水平電荷転送路ＨＣＣＤが結合され、その一端に出力アンプＯＡが接続されている。転送路ＶＣＣＤ，ＨＣＣＤ上には、（読み出し電極を兼ねる）転送電極が配置される。各画素に蓄積された信号電荷は、画素ＰＩＸから垂直電荷転送路ＶＣＣＤに読み出され、垂直電荷転送路ＶＣＣＤを下向きに転送され、垂直電荷転送路ＶＣＣＤ下端から水平電荷転送路ＨＣＣＤに送り込まれ、水平電荷転送路ＨＣＣＤを左向きに転送され、出力アンプを介して出力される。 One vertical charge transfer path VCCD is arranged along each column of pixels (on the right side of each column in the figure). The vertical charge transfer path VCCD has three or more transfer stages per pixel (row). A horizontal charge transfer path HCCD is coupled in the lateral direction to the lower ends of the plurality of vertical charge transfer paths VCCD, and an output amplifier OA is connected to one end thereof. On the transfer paths VCCD and HCCD, transfer electrodes (also serving as readout electrodes) are arranged. The signal charge accumulated in each pixel is read from the pixel PIX to the vertical charge transfer path VCCD, transferred downward through the vertical charge transfer path VCCD, and sent to the horizontal charge transfer path HCCD from the lower end of the vertical charge transfer path VCCD. The signal is transferred leftward through the horizontal charge transfer path HCCD and output through an output amplifier.

図１Ｂのハニカム配列においては、第１種の画素群Ｒ１，Ｇ１，Ｂ１が正方格子状に配置され、水平方向、垂直方向に約半ピッチずれた位置に第２の画素群Ｒ２，Ｇ２，Ｂ２が配置される。第２の画素群も正方格子を構成する。第２の画素群は、正方格子状の第１の画素群の格子間位置に配置されるともいえる。 In the honeycomb arrangement of FIG. 1B, the first type pixel groups R1, G1, and B1 are arranged in a square lattice shape, and the second pixel groups R2, G2, and B2 are arranged at positions shifted by about a half pitch in the horizontal direction and the vertical direction. Is placed. The second pixel group also forms a square lattice. It can be said that the second pixel group is arranged at the inter-lattice position of the first pixel group in a square lattice shape.

右上から左下に向かう対角線方向に沿って、同色の画素が２つずつ並んでいる。図示の配置においては、左下に第１の画素群Ｒ１，Ｇ１，Ｂ１が配置され、右上に第２の画素群Ｒ２，Ｇ２，Ｂ２が配置されている。この関係は反転してもよい。また、２つの同色画素を左上から右下に向かう対角線方向に並べてもよい。 Two pixels of the same color are arranged along the diagonal direction from the upper right to the lower left. In the illustrated arrangement, the first pixel groups R1, G1, and B1 are arranged on the lower left, and the second pixel groups R2, G2, and B2 are arranged on the upper right. This relationship may be reversed. Further, two pixels of the same color may be arranged in a diagonal direction from the upper left to the lower right.

第１の画素群の半ピッチを、改めてピッチとして、行、列を定義すると、各列、各行には、１つおきに画素が配置され、同一行、同一列には、第１の画素群または第２の画素群のみが配列されている。第１の画素群、第２の画素群はそれぞれ正方格子を構成している。第１の画素群の行、第２の画素群の行が列方向に交互に配列している点は図１Ａの正方格子配列と同様である。 When a row and a column are defined using the half pitch of the first pixel group as a new pitch, every other pixel is arranged in each column and each row, and the first pixel group is placed in the same row and the same column. Alternatively, only the second pixel group is arranged. Each of the first pixel group and the second pixel group forms a square lattice. The row of the first pixel group and the row of the second pixel group are alternately arranged in the column direction as in the square lattice arrangement of FIG. 1A.

なお、後述するように、各列に沿って垂直電荷転送路が蛇行して配置され、複数の垂直電荷転送路の一端に水平電荷転送路が結合される。垂直電荷転送路は、行当り２転送段を有し、画素当たり４転送段を有する。 As will be described later, vertical charge transfer paths meander along each column, and a horizontal charge transfer path is coupled to one end of the plurality of vertical charge transfer paths. The vertical charge transfer path has 2 transfer stages per row and 4 transfer stages per pixel.

図２は、実施例による固体撮像装置の受光部の一部の概略的な断面図である。本図には、図１Ｂに示したハニカム配列の固体撮像装置において、Ｂのカラーフィルタが形成された連続する２画素であるＢ１（高感度画素）及びＢ２（低感度画素）についての断面を示した。 FIG. 2 is a schematic cross-sectional view of a part of the light receiving unit of the solid-state imaging device according to the embodiment. This figure shows a cross section of B1 (high-sensitivity pixel) and B2 (low-sensitivity pixel), which are two consecutive pixels in which the B color filter is formed, in the solid-state imaging device having the honeycomb arrangement shown in FIG. 1B. It was.

たとえばｎ型のシリコン基板である半導体基板２１の表面近傍に、低濃度のｐ型ウエル２２が、エピタキシャル成長またはエピタキシャル成長とイオン注入で形成される。 For example, a low-concentration p-type well 22 is formed in the vicinity of the surface of the semiconductor substrate 21 which is an n-type silicon substrate by epitaxial growth or epitaxial growth and ion implantation.

ｐ型ウエル２２内にイオン注入でｎ型の不純物が添加され、フォトダイオードの電荷蓄積領域（画素Ｂ１については、電荷蓄積領域２３ａ、画素Ｂ２については、電荷蓄積領域２３ｂ）が形成される。 An n-type impurity is added into the p-type well 22 by ion implantation to form a charge storage region (a charge storage region 23a for the pixel B1 and a charge storage region 23b for the pixel B2) of the photodiode.

画素Ｂ１の電荷蓄積領域２３ａの形成深さ（半導体基板２１表面からの深さ）は、たとえば２．５μｍ以上８μｍ以下であり、３μｍ以上の深さに形成することが好ましい。また、画素Ｂ２の電荷蓄積領域２３ｂの形成深さは、たとえば０．１μｍ以上２．５μｍ以下であり、２μｍ以下の深さに形成することが好ましい。なお、従来の固体撮像装置のフォトダイオードにおける電荷蓄積領域の形成深さは約２．５μｍである。したがって画素Ｂ１については、従来の固体撮像素子よりも深い深さまで電荷蓄積領域２３ａを形成し、画素Ｂ２については、浅い深さまで電荷蓄積領域２３ｂを形成することになる。 The formation depth of the charge storage region 23a of the pixel B1 (depth from the surface of the semiconductor substrate 21) is, for example, not less than 2.5 μm and not more than 8 μm, and is preferably formed to a depth of not less than 3 μm. The formation depth of the charge storage region 23b of the pixel B2 is, for example, 0.1 μm or more and 2.5 μm or less, and preferably 2 μm or less. The formation depth of the charge storage region in the photodiode of the conventional solid-state imaging device is about 2.5 μm. Therefore, the charge storage region 23a is formed to a depth deeper than that of the conventional solid-state imaging device for the pixel B1, and the charge storage region 23b is formed to a shallow depth for the pixel B2.

埋め込み領域２４ａ、２４ｂは、ｐ型不純物を高濃度にイオン注入して形成され、それぞれ電荷蓄積領域２３ａ、２３ｂを半導体基板２１表面から埋め込む。 The buried regions 24 a and 24 b are formed by ion implantation of p-type impurities at a high concentration, and the charge accumulation regions 23 a and 23 b are buried from the surface of the semiconductor substrate 21, respectively.

ｎ型半導体基板２１、ｐ型ウエル２２、電荷蓄積領域２３ａ、２３ｂは、それぞれ縦型バイポーラ接合トランジスタ構造を形成し、電荷蓄積領域２３ａ、２３ｂに蓄積される電子に対して、ｐ型ウエル２２がポテンシャルバリアを形成する。ｎ型半導体基板２１にオーバーフロードレイン電圧ＶＯＤを印加することでバリア高を調節でき、半導体基板２１に蓄積電荷を引き抜くことができる（基板抜きシャッタ）。 The n-type semiconductor substrate 21, the p-type well 22, and the charge storage regions 23a and 23b form a vertical bipolar junction transistor structure, respectively, and the p-type well 22 is used for electrons stored in the charge storage regions 23a and 23b. Form a potential barrier. By applying the overflow drain voltage VOD to the n-type semiconductor substrate 21, the barrier height can be adjusted, and the accumulated charges can be extracted from the semiconductor substrate 21 (substrate removal shutter).

電荷蓄積領域２３ａ、２３ｂに隣接して、それぞれ読み出しゲートを兼ねたｐ型の分離領域２９ａ、２９ｂを介して、ｎ型チャネル領域の垂直電荷転送路２５ａ、２５ｂが、イオン注入で形成される。 Adjacent to the charge storage regions 23a and 23b, vertical charge transfer paths 25a and 25b of n-type channel regions are formed by ion implantation through p-type isolation regions 29a and 29b that also serve as read gates, respectively.

分離領域２９ａ、２９ｂ及び垂直電荷転送路２５ａ、２５ｂ上方には絶縁膜３３を介して、それぞれ垂直転送電極２６ａ、２６ｂが、化学気相堆積（ＣＶＤ）とパターニング等で形成される。図示した垂直転送電極２６ａ、２６ｂは、読み出し電極を兼ねる転送電極を含み、分離領域２９ａ、２９ｂ上方から電荷蓄積領域２３ａ、２３ｂに向かって延在する。 Vertical transfer electrodes 26a and 26b are formed above the isolation regions 29a and 29b and the vertical charge transfer paths 25a and 25b through an insulating film 33 by chemical vapor deposition (CVD) and patterning, respectively. The illustrated vertical transfer electrodes 26a and 26b include transfer electrodes that also serve as readout electrodes, and extend from above the isolation regions 29a and 29b toward the charge storage regions 23a and 23b.

隣り合う画素Ｂ１及びＢ２間には、高濃度ｐ型の分離領域（チャネルストップ領域）２８ａ、２８ｂが、イオン注入で形成される。 Between the adjacent pixels B1 and B2, high concentration p-type isolation regions (channel stop regions) 28a and 28b are formed by ion implantation.

分離領域（チャネルストップ領域）２８ａ、２８ｂは、隣り合う画素間で、電荷蓄積領域２３ａ、２３ｂ、垂直電荷転送路２５ａ、２５ｂ等の電気的な分離を行うための領域である。絶縁膜３３は、たとえばシリコン表面に熱酸化により形成された酸化シリコン膜、ＯＮＯ膜（酸化膜/窒化膜/酸化膜の積層）等である。 The separation regions (channel stop regions) 28a and 28b are regions for electrically separating the charge storage regions 23a and 23b and the vertical charge transfer paths 25a and 25b between adjacent pixels. The insulating film 33 is, for example, a silicon oxide film formed by thermal oxidation on a silicon surface, an ONO film (a stack of oxide film / nitride film / oxide film), or the like.

垂直転送電極２６ａ、２６ｂは、たとえばポリシリコンで形成される第１層〜第３層垂直転送電極を含む。これらはアモルファスシリコンで形成することも可能である。垂直転送電極２６ａ、２６ｂは、印加される電圧で、垂直電荷転送路２５ａ、２５ｂ及び読み出しゲートのポテンシャルを制御することによって、電荷蓄積領域２３ａ、２３ｂに蓄積された電荷を垂直電荷転送路２５ａ、２５ｂに読み出し、読み出された電荷を垂直電荷転送路２５ａ、２５ｂの列方向に転送する。 The vertical transfer electrodes 26a and 26b include first to third layer vertical transfer electrodes made of, for example, polysilicon. These can also be formed of amorphous silicon. The vertical transfer electrodes 26a and 26b control the potentials of the vertical charge transfer paths 25a and 25b and the read gate by the applied voltage, thereby transferring the charges accumulated in the charge storage regions 23a and 23b to the vertical charge transfer paths 25a and 25b. The read charges are transferred to the vertical charge transfer paths 25a and 25b in the column direction.

垂直転送電極２６ａ、２６ｂ上方には、それぞれ絶縁性の酸化シリコン膜を介して、たとえばタングステン（Ｗ）により遮光膜２７ａ、２７ｂが形成されている。遮光膜２７ａ、２７ｂには、それぞれ電荷蓄積領域２３ａ、２３ｂの上方に開口部が形成されている。 Over the vertical transfer electrodes 26a and 26b, light shielding films 27a and 27b are formed of tungsten (W), for example, via insulating silicon oxide films. Openings are formed in the light shielding films 27a and 27b above the charge storage regions 23a and 23b, respectively.

入射光量に応じて電荷蓄積領域２３ａ、２３ｂに蓄積された信号電荷は、それぞれ垂直電荷転送路２５ａ、２５ｂに読み出され、垂直転送電極２６ａ、２６ｂへ印加される駆動信号（転送電圧）により、垂直転送路２５ａ、２５ｂ内を転送される。遮光膜２７ａ、２７ｂは、上述のように電荷蓄積領域２３ａ、２３ｂ上方に開口部を有し、受光部に入射する光が電荷蓄積領域２３ａ、２３ｂ以外の領域に入射するのを防止する。 The signal charges accumulated in the charge accumulation regions 23a and 23b according to the amount of incident light are read out to the vertical charge transfer paths 25a and 25b, respectively, and driven by drive signals (transfer voltages) applied to the vertical transfer electrodes 26a and 26b. Transfer is performed in the vertical transfer paths 25a and 25b. As described above, the light shielding films 27a and 27b have openings above the charge storage regions 23a and 23b, and prevent light incident on the light receiving unit from entering other regions than the charge storage regions 23a and 23b.

遮光膜２７ａ、２７ｂ上方には、たとえばＢＰＳＧ(boro-phospho silicate glass)でつくられた平坦化膜３０が形成され、その平坦な表面上に、カラーフィルタ３１（本図においては、Ｂのカラーフィルタ）が形成される。 A flattening film 30 made of, for example, BPSG (boro-phosphosilicate glass) is formed above the light shielding films 27a and 27b, and a color filter 31 (in this figure, a B color filter is formed on the flat surface). ) Is formed.

たとえば平坦化膜３０内に、低感度画素Ｂ２の電荷蓄積領域２３ｂの上方を覆うように、減光膜３２がポリシリコンで形成される。減光膜３２の厚さは、０．２μｍ〜０．７μｍ、たとえば０．５μｍであり、ＣＶＤ法を用いて形成する。 For example, the dimming film 32 is formed of polysilicon in the planarizing film 30 so as to cover the charge storage region 23b of the low-sensitivity pixel B2. The thickness of the light reduction film 32 is 0.2 μm to 0.7 μm, for example, 0.5 μm, and is formed by using the CVD method.

なお、本図にはハニカム配列の場合を示したが、画素の断面構造は正方格子配列の場合も基本的には同一である。 This figure shows the case of the honeycomb arrangement, but the cross-sectional structure of the pixels is basically the same in the case of the square lattice arrangement.

図２を用いて説明したように、各画素においては、信号電荷は半導体基板表面近傍に形成された電荷蓄積領域に蓄積される。蓄積される電荷量は、電荷蓄積領域における光吸収率に直接的に関係し、電荷蓄積領域における光吸収率は、電荷蓄積領域の形成深さと、入射する光の波長に依存する。 As described with reference to FIG. 2, in each pixel, signal charges are accumulated in a charge accumulation region formed in the vicinity of the semiconductor substrate surface. The amount of stored charge is directly related to the light absorption rate in the charge storage region, and the light absorption rate in the charge storage region depends on the formation depth of the charge storage region and the wavelength of incident light.

図３は、電荷蓄積領域における光吸収率の入射光波長依存性を表すグラフである。本図を参照しながら、実施例による固体撮像装置の効果について説明する。 FIG. 3 is a graph showing the dependence of the light absorption rate on the incident light wavelength in the charge accumulation region. The effect of the solid-state imaging device according to the embodiment will be described with reference to the drawing.

グラフの横軸には、入射光の波長を単位「ｎｍ」で示し、縦軸には、電荷蓄積領域内の光吸収率を、単位「％」で示す。本グラフには、電荷蓄積領域の形成深さ（半導体基板表面からの形成深さ）が、２．５μｍ、３．５μｍ、５μｍ、及び１０μｍの４つの場合について、両者の関係を表した。 The horizontal axis of the graph indicates the wavelength of incident light in the unit “nm”, and the vertical axis indicates the light absorption rate in the charge storage region in the unit “%”. This graph shows the relationship between the four cases where the formation depth of the charge storage region (the formation depth from the surface of the semiconductor substrate) is 2.5 μm, 3.5 μm, 5 μm, and 10 μm.

黒四角を結んだ曲線は、電荷蓄積領域の形成深さが２．５μｍのときの、入射光の波長と電荷蓄積領域内の光吸収率との関係を示す。白三角を結んだ曲線、白四角を結んだ曲線、及び白丸を結んだ曲線は、それぞれ電荷蓄積領域の形成深さが３．５μｍ、５μｍ、及び１０μｍのときの、両者の関係を示す。 The curve connecting the black squares shows the relationship between the wavelength of incident light and the light absorption rate in the charge storage region when the formation depth of the charge storage region is 2.5 μm. The curve connecting the white triangles, the curve connecting the white squares, and the curve connecting the white circles show the relationship between them when the formation depth of the charge storage region is 3.5 μm, 5 μm, and 10 μm, respectively.

グラフから、図示されている範囲の波長の光に対して、電荷蓄積領域の形成深さが深くなるほど、電荷蓄積領域内の光吸収率が高くなることがわかる。また、概ね５５０ｎｍ以上の波長範囲では、電荷蓄積領域の形成深さに対する電荷蓄積領域内の光吸収率の増加率は、波長が長くなるにしたがって大きくなる傾向が認められる。更に、概ね５００ｎｍ以下の波長範囲では、シリコンの吸収係数が大きいため、電荷蓄積領域内の光吸収率は、電荷蓄積領域の形成深さに大きくは依存せず、非常に高い。 From the graph, it can be seen that the light absorption rate in the charge storage region increases as the formation depth of the charge storage region increases with respect to light in the wavelength range shown in the figure. In addition, in the wavelength range of approximately 550 nm or more, it is recognized that the increase rate of the light absorption rate in the charge storage region with respect to the formation depth of the charge storage region tends to increase as the wavelength increases. Furthermore, since the absorption coefficient of silicon is large in the wavelength range of approximately 500 nm or less, the light absorptance in the charge accumulation region does not greatly depend on the formation depth of the charge accumulation region and is very high.

したがって、従来の固体撮像装置のフォトダイオードよりも、電荷蓄積領域の形成深さを深くした画素Ｂ１においては（なお、前述のように、従来における形成深さは約２．５μｍであった。）、Ｒ（中心波長約６５０ｎｍ）、Ｇ（中心波長約５５０ｎｍ）、Ｂ（中心波長約４５０ｎｍ）の順で感度を向上させることができる。 Therefore, in the pixel B1 in which the formation depth of the charge storage region is deeper than that of the photodiode of the conventional solid-state imaging device (as described above, the conventional formation depth is about 2.5 μm). , R (center wavelength of about 650 nm), G (center wavelength of about 550 nm), and B (center wavelength of about 450 nm) can be improved in this order.

一方、従来の固体撮像装置のフォトダイオードよりも、電荷蓄積領域の形成深さを浅くした画素Ｂ２においては、Ｂの感度（短波長における感度）はほとんど変わらないが、ＧからＲになる（長波長側に移る）にしたがい、感度を低下させることができる。 On the other hand, in the pixel B2 in which the formation depth of the charge storage region is shallower than that of the photodiode of the conventional solid-state imaging device, the sensitivity of B (sensitivity at a short wavelength) is almost the same, but from G to R (long) The sensitivity can be reduced as the wavelength shifts.

ただし、上述のように、感度の電荷蓄積領域の形成深さに対する依存性は、フォトダイオードに入射する光の波長が短くなるほど（すなわち特にＢのフォトダイオードにおいて）小さくなる。このため、画素Ｂ２においては、感度の減衰が十分に行われない場合がある。 However, as described above, the dependence of the sensitivity on the formation depth of the charge accumulation region becomes smaller as the wavelength of light incident on the photodiode becomes shorter (that is, particularly in the B photodiode). For this reason, sensitivity attenuation may not be sufficiently performed in the pixel B2.

画素Ｂ２の電荷蓄積領域上方に減光膜を形成することは、画素Ｂ２における感度の低下を達成するもう一つの方法である。電荷蓄積領域の形成深さを浅くすることとあわせて、画素Ｂ２の感度調整を容易に行うことができる。 Forming a light-reducing film above the charge storage region of the pixel B2 is another method for achieving a reduction in sensitivity in the pixel B2. In addition to reducing the formation depth of the charge storage region, it is possible to easily adjust the sensitivity of the pixel B2.

減光膜を形成するポリシリコンの光吸収率の波長依存性は、同一元素（Ｓｉ）を対象としているため、図３に示したグラフと同傾向を示す。したがって、減光膜をたとえば厚さ０．５μｍに形成した場合、５００ｎｍ以下の短波長光は、ほとんど減光膜に吸収され、残余のわずかの光のみが電荷蓄積領域に入射する。このように電荷蓄積領域に入射する光を減ずることによって、画素Ｂ２における感度を低下させることができる。 The wavelength dependence of the light absorptivity of the polysilicon forming the light reduction film is the same as that of the graph shown in FIG. 3 because the same element (Si) is targeted. Therefore, when the light-reducing film is formed with a thickness of 0.5 μm, for example, short-wavelength light of 500 nm or less is almost absorbed by the light-reducing film, and only a small amount of remaining light enters the charge storage region. Thus, the sensitivity in the pixel B2 can be reduced by reducing the light incident on the charge accumulation region.

減光膜は、画素Ｂ２だけでなく、画素Ｇ２、画素Ｒ２にも形成してもよい。ただし、ポリシリコンの長波長域（たとえば波長６００ｎｍ以上）の光に対する吸収率は低いため、たとえばＲ光（長波長光）については、遮断効果は高くない。したがって、画素Ｒ２については、主に電荷蓄積領域の形成深さを浅くすることで、感度の低下を実現する。しかし、減光膜を形成することによる不都合性が大きくない場合は、たとえば製造を簡易にする観点から、画素Ｒ２にも減光膜を形成してもよい。電荷蓄積領域の形成深さと減光膜とで、感度の調整の度合いを調整する。 The dimming film may be formed not only on the pixel B2 but also on the pixel G2 and the pixel R2. However, since the absorptance with respect to light in the long wavelength region (for example, wavelength 600 nm or more) of polysilicon is low, for example, R light (long wavelength light) does not have a high blocking effect. Therefore, for the pixel R2, a reduction in sensitivity is realized mainly by reducing the formation depth of the charge storage region. However, if the inconvenience due to the formation of the dimming film is not great, the dimming film may be formed also on the pixel R2 from the viewpoint of simplifying the manufacturing, for example. The degree of sensitivity adjustment is adjusted by the formation depth of the charge storage region and the light-reducing film.

図４は、実施例による固体撮像装置において、Ｇのカラーフィルタが形成された連続する２画素であるＧ１（高感度画素）及びＧ２（低感度画素）を示す概略的な断面図である。 FIG. 4 is a schematic cross-sectional view showing two consecutive pixels G1 (high sensitivity pixel) and G2 (low sensitivity pixel) in which a G color filter is formed in the solid-state imaging device according to the embodiment.

図２に示したＢ１及びＢ２の断面とは、カラーフィルタ３１の色が緑であることのほかに、電荷蓄積領域２３ａ、２３ｂの深さ、及び、低感度画素Ｇ２に設けられた減光膜３２の厚さにおいて異なる。 The cross section of B1 and B2 shown in FIG. 2 is that the color of the color filter 31 is green, the depth of the charge storage regions 23a and 23b, and the darkening film provided in the low sensitivity pixel G2. Different in thickness of 32.

減光膜３２の厚さは、画素の色によって異ならせることができる。緑色の画素においては、青色の画素においてよりも、電荷蓄積領域の形成深さによって感度を調整することが容易であるため、画素Ｇ２の減光膜３２の厚さは、画素Ｂ２のそれよりも薄く、たとえば０．１μｍ〜０．３μｍに形成する。 The thickness of the light reduction film 32 can be varied depending on the color of the pixel. In the green pixel, it is easier to adjust the sensitivity depending on the formation depth of the charge storage region than in the blue pixel. Therefore, the thickness of the dimming film 32 of the pixel G2 is larger than that of the pixel B2. Thin, for example, 0.1 μm to 0.3 μm.

電荷蓄積領域の形成深さの調節に付加して、Ｒ、Ｇ、Ｂ画素の感度を調節するための方法として、また、ホワイトバランスを改善するための方法として、Ｂ画素以外の画素、ことにＧ画素に、減光膜３２を設けることができる。 In addition to the adjustment of the formation depth of the charge storage region, as a method for adjusting the sensitivity of R, G, and B pixels, and as a method for improving white balance, pixels other than B pixels, A dimming film 32 can be provided in the G pixel.

実施例による固体撮像装置は、電荷蓄積領域を従来より深い位置にまで形成して高感度画素を作製する一方で、電荷蓄積領域を従来より浅い位置まで形成して低感度画素を作製した。また、低感度画素においては、Ｂについては高い必要性で、ＧについてはＢよりも低い必要性で、減光膜を設け、低感度化を実現した。更に、Ｒについても場合によっては、減光膜を形成することが有効である旨を記した。 In the solid-state imaging device according to the example, the charge accumulation region was formed at a deeper position than before to produce a high-sensitivity pixel, while the charge accumulation region was formed to a shallower position than before to produce a low-sensitivity pixel. Further, in the low-sensitivity pixels, a low-sensitivity film is realized by providing a light-reducing film with high necessity for B and low necessity for G with respect to B. Furthermore, it has been stated that it is effective to form a light-reducing film for R in some cases.

実施例による固体撮像装置は、高感度側と低感度側の両方から広ダイナミックレンジ化を実現した固体撮像装置である。 The solid-state imaging device according to the embodiment is a solid-state imaging device that realizes a wide dynamic range from both the high sensitivity side and the low sensitivity side.

図５は、実施例の変形例による固体撮像装置の受光部の一部の概略的な断面図である。本図には、図１Ｂに示したハニカム配列の固体撮像装置において、Ｂのカラーフィルタが形成された連続する２画素であるＢ１（高感度画素）及びＢ２（低感度画素）についての断面を示したが、以下説明する特徴は、Ｂ、Ｇ、Ｒすべてに共通する。 FIG. 5 is a schematic cross-sectional view of a part of a light receiving unit of a solid-state imaging device according to a modification of the embodiment. This figure shows a cross section of B1 (high-sensitivity pixel) and B2 (low-sensitivity pixel), which are two consecutive pixels in which the B color filter is formed, in the solid-state imaging device having the honeycomb arrangement shown in FIG. 1B. However, the features described below are common to all B, G, and R.

図５に示す変形例は、図２に示す実施例と比較したとき、ウエル２２の形成深さが一様でなく、電荷蓄積領域２３ａの形成深さが深い高感度画素Ｂ１においては深く、電荷蓄積領域２３ｂの形成深さが浅い低感度画素Ｂ２においては浅く形成されている点において異なる。この構造を採用することにより、オーバーフロードレイン電圧ＶＯＤを印加したとき、低感度画素Ｂ２で発生した過剰電荷を、半導体基板２１裏面側に排出することが容易になる。更に、これに伴って、オーバーフロードレイン電圧ＶＯＤの増大を防止することができる。 The modification shown in FIG. 5 is deeper in the high-sensitivity pixel B1 where the formation depth of the well 22 is not uniform and the formation depth of the charge storage region 23a is deeper than the embodiment shown in FIG. The difference is that the low-sensitivity pixel B2 in which the accumulation region 23b is shallow is formed shallowly. By adopting this structure, it is easy to discharge excess charges generated in the low-sensitivity pixel B2 to the back side of the semiconductor substrate 21 when the overflow drain voltage VOD is applied. Further, along with this, an increase in overflow drain voltage VOD can be prevented.

また、変形例は、分離領域の形成深さが異なる点においても、実施例とは異なる。すなわち、高感度画素Ｂ１の電荷蓄積領域２３ａを取り囲む（電荷蓄積領域２３ａに隣接する）分離領域２８ｂ及び２９ａの形成深さは深く、低感度画素Ｂ２の電荷蓄積領域２３ｂを取り囲む（電荷蓄積領域２３ｂに隣接する）分離領域２９ｂの形成深さは浅い。この構造を採用することにより、画素間における信号電荷のクロストーク（混色）を改善することができる。 The modified example is also different from the example in that the formation depth of the separation region is different. That is, the formation depth of the separation regions 28b and 29a surrounding the charge storage region 23a of the high-sensitivity pixel B1 (adjacent to the charge storage region 23a) is deep, and surrounds the charge storage region 23b of the low-sensitivity pixel B2 (charge storage region 23b). The formation depth of the isolation region 29b (adjacent to) is shallow. By adopting this structure, crosstalk (color mixture) of signal charges between pixels can be improved.

図６Ａ及び図６Ｂは、実施例または変形例による固体撮像装置の受光部の一部の概略的な平面図である。図１Ａに示した正方格子配列の固体撮像装置についての平面図を示した。本図を参照して、信号電荷移動の概略、及び、減光膜の形成位置について説明する。 6A and 6B are schematic plan views of a part of the light receiving unit of the solid-state imaging device according to the embodiment or the modification. The top view about the solid-state imaging device of the square lattice arrangement | sequence shown to FIG. 1A was shown. With reference to this figure, the outline of the signal charge transfer and the formation position of the darkening film will be described.

図６Ａを参照する。正方格子配列の画素（高感度画素Ｂ１、Ｇ１、Ｒ１、及び、低感度画素Ｂ２、Ｇ２、Ｒ２）の各列右側に沿って垂直電荷転送路２５が形成されている。垂直電荷転送路２５は、画素当たり３転送段を有し、全画素の情報（信号電荷）を、一括して垂直電荷転送路２５に読み出すこと（プログレッシブ読み出し）が可能である。画素（１行）当たり３転送段を形成するために、１行当り３転送電極が必要である。 Refer to FIG. 6A. A vertical charge transfer path 25 is formed along the right side of each column of the pixels in the square lattice arrangement (high sensitivity pixels B1, G1, R1, and low sensitivity pixels B2, G2, R2). The vertical charge transfer path 25 has three transfer stages per pixel, and information (signal charges) of all the pixels can be collectively read to the vertical charge transfer path 25 (progressive reading). In order to form 3 transfer stages per pixel (1 row), 3 transfer electrodes per row are required.

転送電極は、３層ポリシリコン電極で構成される。下層ポリシリコン電極ＥＬ，中層ポリシリコン電極ＥＭ，上層ポリシリコン電極ＥＵが酸化シリコン膜等の絶縁膜を介して積層され、３層ポリシリコン電極を構成する。３層ポリシリコン電極は、上下画素間の配線領域を通り、垂直電荷転送路２５上では各転送段上にそれぞれ配置されるようにパターニングされる。垂直電荷転送路２５は駆動信号φ１、φ２、φ３で３相駆動される。読み出し電圧を兼ねる駆動信号は、２つの配線で供給される。第１の画素群（高感度画素群）と第２の画素群（低感度画素群）を別タイミングで読み出し可能なように、例えば駆動信号φ２を、φ２Ａとφ２Ｂの２種で構成し、奇数行と偶数行にそれぞれ供給する。すなわち、フォトダイオードから垂直電荷転送路２５に信号電荷を読み出すパルスを供給する信号線には、高感度画素が並んだラインと低感度画素が並んだラインとに対して独立の駆動信号（φ２Ａ及びφ２Ｂ）を供給する。例えば、列方向に沿って、中層ポリシリコン電極ＥＭには、駆動信号φ２Ａとφ２Ｂの配線が交互に接続される。 The transfer electrode is composed of a three-layer polysilicon electrode. The lower layer polysilicon electrode EL, the middle layer polysilicon electrode EM, and the upper layer polysilicon electrode EU are stacked via an insulating film such as a silicon oxide film to constitute a three-layer polysilicon electrode. The three-layer polysilicon electrode is patterned so as to be disposed on each transfer stage on the vertical charge transfer path 25 through the wiring region between the upper and lower pixels. The vertical charge transfer path 25 is three-phase driven by drive signals φ1, φ2, and φ3. A drive signal also serving as a read voltage is supplied by two wirings. In order to be able to read out the first pixel group (high-sensitivity pixel group) and the second pixel group (low-sensitivity pixel group) at different timings, for example, the drive signal φ2 is composed of two types, φ2A and φ2B, and an odd number Supply to row and even row respectively. That is, the signal lines for supplying a pulse for reading the signal charges from the photodiode to the vertical charge transfer path 25 are independent of the driving signals (φ2A and 2A) for the lines with the high sensitivity pixels and the lines with the low sensitivity pixels. φ2B) is supplied. For example, the wiring lines for the drive signals φ2A and φ2B are alternately connected to the middle layer polysilicon electrode EM along the column direction.

本図においては、信号電荷が画素から垂直電荷転送路２５に読み出される方向を矢印で示した。信号電荷は、垂直電荷転送路２５内を水平電荷転送路ＨＣＣＤに向かう方向に転送され、水平電荷転送路ＨＣＣＤに移動された後は、水平電荷転送路ＨＣＣＤ内を、出力アンプＯＡに向かう方向に転送される。 In this figure, the direction in which the signal charge is read from the pixel to the vertical charge transfer path 25 is indicated by an arrow. The signal charge is transferred in the vertical charge transfer path 25 in the direction toward the horizontal charge transfer path HCCD, and after being transferred to the horizontal charge transfer path HCCD, in the horizontal charge transfer path HCCD in the direction toward the output amplifier OA. Transferred.

図６Ａには、遮光膜に形成された開口部を、画素領域内に点線で示し、開口部上方を覆うように形成された減光膜を、点線を囲む実線で示した。図６Ａに示す態様においては、減光膜は、選択的に低感度画素上方に形成される。 In FIG. 6A, the opening formed in the light shielding film is indicated by a dotted line in the pixel region, and the darkening film formed so as to cover the opening is indicated by a solid line surrounding the dotted line. In the embodiment shown in FIG. 6A, the dimming film is selectively formed above the low sensitivity pixels.

低感度画素Ｂ２上方には、減光膜３２ａが形成され、低感度画素Ｇ２上方には、減光膜３２ａより薄い減光膜３２ｂが形成される。低感度画素Ｒ２上方には、減光膜は形成されない。 A light-reducing film 32a is formed above the low-sensitivity pixel B2, and a light-reducing film 32b thinner than the light-reducing film 32a is formed above the low-sensitivity pixel G2. A dimming film is not formed above the low-sensitivity pixel R2.

図６Ａに示すように、選択的に低感度画素上方に減光膜を形成することにより、低感度画素の感度調整やホワイトバランスの向上を、きめ細かに、正確に行うことができる。 As shown in FIG. 6A, by selectively forming a light-reducing film above the low-sensitivity pixels, sensitivity adjustment and white balance improvement of the low-sensitivity pixels can be performed finely and accurately.

図６Ｂを参照する。図６Ｂに示す態様においては、減光膜は、低感度画素の形成されている行の上方に、ストライプ状に形成されている。Ｇ２とＲ２とが交互に並ぶ行（図６Ｂにおいては中ほどの行）上方の減光膜３２ｃと、Ｂ２とＧ２とが交互に並ぶ行（図６Ｂにおいては下の行）上方の減光膜３２ｃとは、たとえば厚さが等しい。減光膜３２ｃを、均一の厚さで、ストライプ状に形成する構成を採用すると、製造を容易にするとともに、パターニングによる感度のばらつきを少なくすることができる。 Reference is made to FIG. 6B. In the embodiment shown in FIG. 6B, the dimming film is formed in a stripe shape above the row where the low-sensitivity pixels are formed. The dimming film 32c above the rows where G2 and R2 are alternately arranged (the middle row in FIG. 6B) and the dimming film above the rows where B2 and G2 are arranged alternately (the lower row in FIG. 6B) For example, the thickness is equal to 32c. Employing a configuration in which the light-reducing film 32c is formed in a stripe shape with a uniform thickness can facilitate manufacturing and reduce variations in sensitivity due to patterning.

なお、Ｇ２とＲ２とが交互に並ぶ行上方の減光膜３２ｃと、Ｂ２とＧ２とが交互に並ぶ行上方の減光膜３２ｃの厚さを異ならせてもよい。その場合、感度の調整をより緻密に行うことができる。 The thickness of the light-reducing film 32c above the line where G2 and R2 are alternately arranged and the light-reducing film 32c above the line where B2 and G2 are alternately arranged may be different. In that case, the sensitivity can be adjusted more precisely.

図７Ａ〜図７Ｆを参照して、実施例による固体撮像装置（正方格子配列を有する固体撮像装置）の駆動方法を説明する。 With reference to FIGS. 7A to 7F, a driving method of the solid-state imaging device (solid-state imaging device having a square lattice arrangement) according to the embodiment will be described.

図７Ａは、正方格子配列を有する固体撮像装置の駆動信号のタイミングチャートである。上からオーバーフロードレイン電圧ＶＯＤ，第２の画素群（低感度画素群）の垂直駆動信号φ２Ｂ，第１の画素群（高感度画素群）の垂直駆動信号φ２Ａ，水平駆動信号φＨを示す。 FIG. 7A is a timing chart of drive signals of a solid-state imaging device having a square lattice arrangement. From the top, the overflow drain voltage VOD, the vertical drive signal φ2B of the second pixel group (low sensitivity pixel group), the vertical drive signal φ2A of the first pixel group (high sensitivity pixel group), and the horizontal drive signal φH are shown.

図７Ｂ〜７Ｆは、図７Ａに示すタイミングｔ３〜ｔ５での電荷の様子を示す概略的平面図である。タイミングｔ１〜ｔ２に、オーバーフロードレイン電圧ＶＯＤが高電圧となり、各画素ＰＩＸの蓄積電荷は基板に引き抜かれ、画素ＰＩＸがクリアされて新たな露光が開始される。駆動信号φ２Ｂはタイミングｔ３で高電位の読出電圧となり、その後タイミングｔ４で駆動信号φ２Ａが高電位の読出電圧となる。 7B to 7F are schematic plan views showing the state of charge at timings t3 to t5 shown in FIG. 7A. At timings t1 to t2, the overflow drain voltage VOD becomes a high voltage, the charge accumulated in each pixel PIX is extracted to the substrate, the pixel PIX is cleared, and a new exposure is started. The drive signal φ2B becomes a high potential read voltage at timing t3, and then the drive signal φ2A becomes a high potential read voltage at timing t4.

図７Ｂに示すように、タイミングｔ２からｔ３に至るまでの短期間ｔＳ、全画素ＰＩＸで入射光に応じた信号電荷の蓄積が行われる。 As shown in FIG. 7B, signal charges corresponding to incident light are accumulated in all the pixels PIX for a short period tS from timing t2 to t3.

図７Ｃに示すように、タイミングｔ３で駆動信号φ２Ｂが読み出し電圧となり、φ２Ｂを印加された低感度画素ＰＩＸから垂直電荷転送路ＶＣＣＤに短期間ｔＳの蓄積電荷が読み出される。φ２Ａを印加された画素では読み出しは生ぜず、入射光に応じた電荷蓄積が継続する。 As shown in FIG. 7C, at timing t3, the drive signal φ2B becomes a read voltage, and the accumulated charge for a short period tS is read from the low-sensitivity pixel PIX to which φ2B is applied to the vertical charge transfer path VCCD. Reading does not occur in the pixel to which φ2A is applied, and charge accumulation according to incident light continues.

図７Ｄに示すようにタイミングｔ３〜ｔ４では、入射光に応じた信号電荷の蓄積が行われる。垂直電荷転送路ＶＣＣＤは、タイミングｔ３で読み出した電荷を保持する。 As shown in FIG. 7D, at timings t3 to t4, signal charges are accumulated according to incident light. The vertical charge transfer path VCCD holds the charge read at timing t3.

図７Ａに示すように、タイミングｔ４で駆動信号φ２Ａが読み出し電圧になる。図７Ｅに示すように、タイミングｔ４で駆動信号φ２Ａが読み出し電圧となり、φ２Ａを印加された高感度画素ＰＩＸから垂直電荷転送路ＶＣＣＤにタイミングｔ２からｔ４までの長期間ｔＬの蓄積電荷が読み出される。 As shown in FIG. 7A, the drive signal φ2A becomes the read voltage at timing t4. As shown in FIG. 7E, the drive signal φ2A becomes a read voltage at timing t4, and the accumulated charge for a long period tL from timing t2 to t4 is read from the high-sensitivity pixel PIX to which φ2A is applied to the vertical charge transfer path VCCD.

図７Ａに示すように、タイミングｔ５以後、垂直電荷転送路では駆動（転送）信号φ１、φ２、φ３が印加され垂直転送が行われる。水平電荷転送路では、２相駆動信号φＨ１、φＨ２が印加される。 As shown in FIG. 7A, after timing t5, vertical transfer is performed by applying drive (transfer) signals φ1, φ2, and φ3 to the vertical charge transfer path. In the horizontal charge transfer path, two-phase drive signals φH1 and φH2 are applied.

図７Ｆに示すように、垂直電荷転送路ＶＣＣＤで電荷転送が行われ，短期間露光の蓄積電荷の行（低感度画素の行）、長期間露光の蓄積電荷の行（高感度画素の行）が交互に水平電荷転送路ＨＣＣＤに供給される。水平電荷転送路ＨＣＣＤは、垂直電荷転送路ＶＣＣＤから供給される電荷を１行ずつ出力アンプＯＡに向かって転送する。信号電荷は、出力アンプＯＡを介して外部に読み出される。 As shown in FIG. 7F, charge transfer is performed in the vertical charge transfer path VCCD, the accumulated charge row for the short-term exposure (low-sensitivity pixel row), the accumulated charge row for the long-term exposure (high-sensitivity pixel row) Are alternately supplied to the horizontal charge transfer path HCCD. The horizontal charge transfer path HCCD transfers the charges supplied from the vertical charge transfer path VCCD line by line toward the output amplifier OA. The signal charge is read out through the output amplifier OA.

図８Ａは、固体撮像装置のシステム構成を示す。駆動信号を発生する制御回路ＣＴＬは撮像チップとは別のチップに形成しても、同一チップに集積化してもよい。固体撮像素子１０からの出力信号は、画素単位で出力調整部１１に供給され、選択部１２で短時間露光の信号電荷は直接、長時間露光の信号電荷は信号スライス部１３でチョッピングされ、飽和電圧を揃えて、メモリを備えた出力合成部１５に送られ、行単位で加算が行われる。信号スライス部１３は、あらかじめ蓄積できる信号電荷量の上限値を設定しておき、この信号電荷量を超える電荷量を廃棄する。出力合成部１５は、低感度画素の信号電荷と、信号スライス部１３でカットされた高感度画素の信号電荷の同色２画素分の信号を合成し、合成信号ＳＣとして出力する。 FIG. 8A shows a system configuration of the solid-state imaging device. The control circuit CTL for generating the drive signal may be formed on a chip different from the imaging chip or may be integrated on the same chip. The output signal from the solid-state imaging device 10 is supplied to the output adjustment unit 11 in units of pixels, the short-time exposure signal charge is directly selected by the selection unit 12, and the long-time exposure signal charge is chopped by the signal slice unit 13 and saturated. The voltages are aligned and sent to an output synthesis unit 15 having a memory, and addition is performed in units of rows. The signal slicing unit 13 sets an upper limit value of the signal charge amount that can be accumulated in advance, and discards the charge amount that exceeds the signal charge amount. The output synthesis unit 15 synthesizes signals of two pixels of the same color of the signal charges of the low-sensitivity pixels and the signal charges of the high-sensitivity pixels cut by the signal slicing unit 13 and outputs the synthesized signal SC.

図８Ｂは、合成信号の性質を示すグラフである。横軸は露光エネルギ密度（照度）を示し、縦軸は出力信号及び合成信号の電圧を示す。短期間露光（低感度画素）の出力信号をｔＳで示し、長期間露光（高感度画素）の出力信号をｔＬで示す。 FIG. 8B is a graph showing the properties of the combined signal. The horizontal axis indicates the exposure energy density (illuminance), and the vertical axis indicates the voltage of the output signal and the combined signal. The output signal for short-term exposure (low sensitivity pixel) is indicated by tS, and the output signal for long-term exposure (high sensitivity pixel) is indicated by tL.

長期間露光ｔＬでは、電荷蓄積期間が長いので、露光エネルギ密度が低くても出力信号は速やかに立ち上がる。速やかな立ち上がりは、速い飽和となる。飽和エネルギより大きい露光エネルギの識別はできない。 In the long-term exposure tL, since the charge accumulation period is long, the output signal rises quickly even if the exposure energy density is low. A rapid rise results in fast saturation. It is impossible to identify exposure energy greater than the saturation energy.

短期間露光ｔＳでは、電荷蓄積期間が短いので、露光エネルギ密度の増加に対する出力信号の増加は緩やかであり、飽和する露光エネルギ密度は高くなる。合成信号ＳＣは、長期間露光の出力信号ｔＬと短期間露光の出力信号ｔＳを加算するので、立ち上がりは速く，飽和は高エネルギ密度の信号が得られる。長期間露光の出力信号が飽和する露光エネルギ密度を基準とすると、広ダイナミックレンジ化が達成できる。 In short-period exposure tS, since the charge accumulation period is short, the increase in output signal with respect to the increase in exposure energy density is gradual, and the saturation exposure energy density becomes high. The composite signal SC adds the output signal tL for long-term exposure and the output signal tS for short-term exposure, so that a rise is fast and a signal with high energy density is obtained for saturation. A wide dynamic range can be achieved based on the exposure energy density at which the output signal of long-term exposure is saturated.

短期間露光と長期間露光とは重複して行なわれ、出力信号は同時に出力されるので、同時性の高い、広ダイナミックレンジの画像を短時間で得られる。車輌用衝突防止モニタなど、相対的に高速度で移動する物体のモニタ等にも適した特性が得られる。短期間と長期間の比を選択することにより、所望のダイナミックレンジを得ることができる。例えば、戸外の監視用モニタ等の感度、ダイナミックレンジを外界や対象物の明るさに応じて調整することもできる。 Since the short-term exposure and the long-term exposure are performed in an overlapping manner and the output signals are output at the same time, it is possible to obtain a highly synchronized image with a wide dynamic range in a short time. Characteristics suitable for monitoring an object moving at a relatively high speed, such as a vehicle collision prevention monitor, can be obtained. A desired dynamic range can be obtained by selecting a ratio between a short period and a long period. For example, the sensitivity and dynamic range of an outdoor monitoring monitor or the like can be adjusted according to the outside world or the brightness of an object.

なお、短期間露光と長期間露光とを同時に開始し、短期間露光終了の後長期間露光を終了する場合を説明したが、短期間露光の期間が長期間露光の期間に含まれるなら同様の効果を得られる。各画素ごとまたは各行ごとにクリア機構を設ければ、露光開始を選択的に行うことができる。 Although the case where the short-term exposure and the long-term exposure are started at the same time and the long-term exposure is finished after the short-term exposure is finished has been described, the same applies if the short-term exposure period is included in the long-term exposure period. The effect can be obtained. If a clear mechanism is provided for each pixel or for each row, exposure can be started selectively.

図９Ａ、及び、図９Ｂはハニカム配列の画素を有する固体撮像装置の構成、動作を示す。 9A and 9B show the configuration and operation of a solid-state imaging device having honeycomb-arranged pixels.

図９Ａに示すように、ハニカム配列の画素は、第１の正方格子配列の第１の画素群（高感度画素群）の画素ＰＩＸ１とその格子間位置に配置される第２の正方格子配列の第２の画素群（低感度画素群）の画素ＰＩＸ２から構成される。画素ＰＩＸ１及び画素ＰＩＸ２は、同色のカラーフィルタを有する。各画素列に沿って垂直電荷転送路ＶＣＣＤが蛇行しつつ、縦方向に延在し、列間にはチャネルストップ領域ＣＳが形成されている。水平方向に隣接する画素間には、２つの垂直電荷転送路ＶＣＣＤが配置され、斜め方向に隣接する画素間には１つの垂直電荷転送路ＶＣＣＤが配置される。 As shown in FIG. 9A, the pixels of the honeycomb array include pixels PIX1 of the first pixel group (high-sensitivity pixel group) of the first square lattice array and a second square lattice array disposed at the inter-lattice position. The pixel PIX2 of the second pixel group (low sensitivity pixel group) is configured. The pixel PIX1 and the pixel PIX2 have the same color filter. Vertical charge transfer paths VCCD meander along each pixel column and extend in the vertical direction, and a channel stop region CS is formed between the columns. Two vertical charge transfer paths VCCD are arranged between pixels adjacent in the horizontal direction, and one vertical charge transfer path VCCD is arranged between pixels adjacent in the oblique direction.

各画素の上側、下側を回り込むように２電極が配置され、垂直電荷転送路ＶＣＣＤと交差して水平方向に延在する。各列において、画素は１つ置きに配置されているので、１画素当たり２行の４電極が４転送段を形成する。４相駆動信号φ１、φ２、φ３、φ４が、繰り返し転送電極に印加される。なお、ハニカム配列の固体撮像装置の構成、製造技術に関しては例えば、特開平１０−１３６３９１号、特開２００１−１１１０２７号（ＵＳＰ６，９１４，６３３）の実施例の欄の記載を参照できる。 Two electrodes are arranged so as to wrap around the upper and lower sides of each pixel and extend in the horizontal direction across the vertical charge transfer path VCCD. Since every other pixel is arranged in each column, two rows of four electrodes per pixel form four transfer stages. Four-phase drive signals φ1, φ2, φ3, and φ4 are repeatedly applied to the transfer electrodes. Regarding the configuration and manufacturing technology of the solid-state imaging device having the honeycomb arrangement, for example, the description in the column of the examples of JP-A-10-136391 and JP-A-2001-111027 (USP 6,914,633) can be referred to.

駆動信号φ１とφ３が読み出し信号を兼ねるとする。φ３が読み出し電圧になると、矢印で示すように第２の画素群の画素ＰＩＸ２の蓄積電荷が右側に隣接する垂直電荷転送路ＶＣＣＤに読み出される。 Assume that the drive signals φ1 and φ3 also serve as readout signals. When φ3 becomes the read voltage, the accumulated charge of the pixel PIX2 of the second pixel group is read to the vertical charge transfer path VCCD adjacent on the right side as indicated by the arrow.

図９Ｂは、その後、他の駆動信号φ１が読み出し電圧になった時を示す。第１の画素群の画素ＰＩＸ１の蓄積電荷が右側に隣接する垂直電荷転送路ＶＣＣＤに読み出される。第１の画素群の信号電荷は第２の画素群の信号電荷とは異なる垂直電荷転送路ＶＣＣＤに読み出される。４相駆動を開始する前に電荷位置を調整すると、同一行に第１の画素群の電荷と第２の画素群の電荷が交互に配置されるようになる。 FIG. 9B shows a time when another drive signal φ1 becomes a read voltage thereafter. The accumulated charge in the pixel PIX1 of the first pixel group is read out to the vertical charge transfer path VCCD adjacent on the right side. The signal charge of the first pixel group is read out to the vertical charge transfer path VCCD different from the signal charge of the second pixel group. If the charge position is adjusted before starting the four-phase driving, the charge of the first pixel group and the charge of the second pixel group are alternately arranged in the same row.

なお、ハニカム配列においては、正方格子配列とは異なり、第１の画素群（高感度画素群）の読み出しゲート電極と、第２の画素群（低感度画素群）の読み出しゲート電極は、別に設けられているので、新たな信号線を配線する必要はない。 In the honeycomb arrangement, unlike the square lattice arrangement, the readout gate electrode of the first pixel group (high sensitivity pixel group) and the readout gate electrode of the second pixel group (low sensitivity pixel group) are provided separately. Therefore, it is not necessary to wire a new signal line.

図１０Ａは、ハニカム配列の固体撮像素子の駆動信号のタイミングチャートを示し、図１０Ｂ〜図１０Ｅは、図１０Ａ中に示されるタイミングｔ３〜ｔ５での電荷の様子を示す概略的平面図である。なお、図１０Ｂ〜図１０Ｅにおいては、行方向位置、列方向位置を判り易くするように、蛇行するＶＣＣＤを直線的に示している。 FIG. 10A shows a timing chart of driving signals of the solid-state image pickup element in the honeycomb arrangement, and FIGS. 10B to 10E are schematic plan views showing the state of charges at timings t3 to t5 shown in FIG. 10A. In FIGS. 10B to 10E, the meandering VCCD is shown linearly so that the row direction position and the column direction position can be easily understood.

図１０Ａに示すタイミングｔ１〜ｔ２に、オーバーフロードレイン電圧ＶＯＤが高電圧となり、各画素の蓄積電荷は基板に引き抜かれ、全画素ＰＩＸがクリアされて新たな露光が開始される。駆動信号φ３はタイミングｔ３で高電位となり、その後タイミングｔ４で駆動信号φ１が高電位となる。 At timings t1 to t2 shown in FIG. 10A, the overflow drain voltage VOD becomes a high voltage, the accumulated charge of each pixel is extracted to the substrate, all the pixels PIX are cleared, and a new exposure is started. The drive signal φ3 becomes a high potential at timing t3, and then the drive signal φ1 becomes a high potential at timing t4.

図１０Ｂに示すように、タイミングｔ２からｔ３に至るまでの短期間ｔＳ、全画素ＰＩＸで入射光に応じた信号電荷の蓄積が行われる。タイミングｔ３で駆動信号φ３が読み出し電圧となり、φ３を印加された第２の画素群の画素ＰＩＸ２から垂直電荷転送路ＶＣＣＤに短期間ｔＳの蓄積電荷が読み出される。φ１を印加された画素では読み出しは生ぜず、入射光に応じた電荷蓄積が継続する。 As shown in FIG. 10B, signal charges corresponding to incident light are accumulated in all the pixels PIX for a short period tS from timing t2 to t3. At timing t3, the drive signal φ3 becomes a read voltage, and the accumulated charge for a short period tS is read from the pixel PIX2 of the second pixel group to which φ3 is applied to the vertical charge transfer path VCCD. No readout occurs in the pixel to which φ1 is applied, and charge accumulation according to incident light continues.

図１０Ｃに示すようにタイミングｔ３〜ｔ４では、入射光に応じた信号電荷の蓄積が行われる。垂直電荷転送路ＶＣＣＤは、タイミングｔ３で読み出した電荷を保持する。 As shown in FIG. 10C, signal charges are accumulated according to incident light at timings t3 to t4. The vertical charge transfer path VCCD holds the charge read at timing t3.

図１０Ａに示すように、タイミングｔ４で駆動信号φ１が読み出し電圧になる。
図１０Ｄに示すように、タイミングｔ４で駆動信号φ１が読み出し電圧となり、φ１を印加された画素ＰＩＸ１から垂直電荷転送路ＶＣＣＤにタイミングｔ２からｔ４までの長期間ｔＬの蓄積電荷が読み出される。 As shown in FIG. 10A, the drive signal φ1 becomes the read voltage at timing t4.
As shown in FIG. 10D, the drive signal φ1 becomes a read voltage at timing t4, and the accumulated charge of tL for a long period from timing t2 to t4 is read from the pixel PIX1 to which φ1 is applied to the vertical charge transfer path VCCD.

図１０Ａに示すように、タイミングｔ５以後、垂直電荷転送路では４層駆動信号φ１、φ２、φ３、φ４が印加され垂直転送が行われる。水平電荷転送路では、２相駆動信号φＨ１、φＨ２が印加される。 As shown in FIG. 10A, after timing t5, vertical transfer is performed by applying four-layer drive signals φ1, φ2, φ3, and φ4 on the vertical charge transfer path. In the horizontal charge transfer path, two-phase drive signals φH1 and φH2 are applied.

図１０Ｅに示すように、垂直電荷転送路ＶＣＣＤで電荷転送が行われ，短期間露光の蓄積電荷、長期間露光の蓄積電荷が交互に配列された２画素行分の電荷行が水平電荷転送路ＨＣＣＤに供給される。水平電荷転送路ＨＣＣＤは、ＶＣＣＤから供給される２画素行分の電荷行を出力アンプＯＡに向かって転送する。信号電荷は、出力アンプＯＡを介して外部に読み出される。 As shown in FIG. 10E, charge transfer is performed in the vertical charge transfer path VCCD, and charge rows for two pixel rows in which accumulated charges for short-term exposure and accumulated charges for long-term exposure are alternately arranged are horizontal charge transfer paths. Supplied to the HCCD. The horizontal charge transfer path HCCD transfers charge rows for two pixel rows supplied from the VCCD toward the output amplifier OA. The signal charge is read out through the output amplifier OA.

固体撮像装置のシステムは、図８Ａに示したものと同様でよいが、選択部１２は、行毎の切り替えではなく、電荷毎の切り替えを行い、２行分の信号画素行を各行に分離する。出力合成部１５は、信号画素を一旦メモリし、対応する２画素毎に加算する。 The system of the solid-state imaging device may be the same as that shown in FIG. 8A, but the selection unit 12 performs switching for each charge instead of switching for each row, and separates two signal pixel rows into each row. . The output synthesizer 15 temporarily stores the signal pixels and adds them for every two corresponding pixels.

出力信号と合成信号の特性は図８Ｂに示したものと同様である。 The characteristics of the output signal and the synthesized signal are the same as those shown in FIG. 8B.

ハニカム配列の固体撮像素子においては、正方格子配列の場合とは異なり、ある垂直電荷転送路ＶＣＣＤを転送される電荷は、高感度画素から読み出された電荷、または低感度画素から読み出された電荷のいずれかであって、双方が混在することはない。高感度画素と低感度画素とで、垂直転送路ＶＣＣＤを共有しないため、垂直転送路ＶＣＣＤにおいては双方の画素信号が互いに干渉せず、画質を向上させることができる。 In the solid-state imaging device of the honeycomb arrangement, unlike the case of the square lattice arrangement, the charge transferred through a certain vertical charge transfer path VCCD is read from the high-sensitivity pixel or from the low-sensitivity pixel. Either of the charges, but not both. Since the high-sensitivity pixel and the low-sensitivity pixel do not share the vertical transfer path VCCD, both pixel signals do not interfere with each other in the vertical transfer path VCCD, and the image quality can be improved.

図１１Ａは、変形例による駆動信号のタイミングチャートを示す。図１０Ａに示したタイミングチャートと比較すると、ストロボ等の補助光源発光信号ＳＴＲが追加されている。補助光源により、低照度（暗）部の画像情報が得やすくなる。高感度画素群による撮像に特に有効である。ストロボ発光信号ＳＴＲは、短期間露光ｔＳが終了した後、即ちタイミングｔ３以後、長期間露光ｔＬが終了する前、即ちタイミングｔ４以前にトリガされる。 FIG. 11A shows a timing chart of drive signals according to a modification. Compared to the timing chart shown in FIG. 10A, an auxiliary light source emission signal STR such as a strobe is added. The auxiliary light source makes it easy to obtain image information of a low illuminance (dark) part. This is particularly effective for imaging with a high sensitivity pixel group. The strobe light emission signal STR is triggered after the short-term exposure tS ends, that is, after the timing t3, before the long-term exposure tL ends, that is, before the timing t4.

短期間露光には影響を与えず、長期間露光の積分露光エネルギを増大させることができる。なお、ストロボ発光により光量は確保できるので、長期間露光の蓄積電荷読み出しは補助光源発光後の任意のタイミングまで早めてもよい。 The integrated exposure energy for long-term exposure can be increased without affecting short-term exposure. Note that since the amount of light can be secured by the strobe light emission, the stored charge readout for long-term exposure may be advanced to any timing after the auxiliary light source light emission.

なお、ハニカム配列の撮像装置の場合も、短期間露光ｔＳ後長期間露光ｔＬ終了前に補助光源を発光させることができる。短期間露光と長期間露光の開始タイミングが異なる場合は、補助光源の発光は短期間露光期間外で、長期間露光期間内に行なえばよい。 In the case of an imaging device having a honeycomb arrangement, the auxiliary light source can emit light after the short period exposure tS and before the long period exposure tL. When the start timing of short-term exposure and long-term exposure is different, the auxiliary light source may emit light outside the short-term exposure period and within the long-term exposure period.

図１１Ｂは、補助光源を発光させた時の特性を示すグラフである。短期間露光ｔＳの特性は、補助光源発光の影響を受けない。長期間露光ｔＬの特性は、ストロボ発光エネルギ密度分、低照度側にシフトすると考えられる。このため、ダイナミックレンジをさらに拡げることができる。 FIG. 11B is a graph showing characteristics when the auxiliary light source emits light. The characteristics of the short-term exposure tS are not affected by the auxiliary light source emission. The characteristic of the long-term exposure tL is considered to shift to the low illuminance side by the strobe light emission energy density. For this reason, the dynamic range can be further expanded.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、２画素を１組として、露光期間が２種類の並行露光を行なう場合を説明したが、３画素（３行）以上を１組として、露光期間が３種類以上の並行露光を実行してもよい。その他、種々の変更、改良、組合わせ等が可能なことは、当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. For example, the case of performing two types of parallel exposure with two pixels as one set and an exposure period has been described. However, by performing three or more types of parallel exposure with three or more pixels (three rows) as one set, Also good. It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like are possible.

動画を撮像する場合、静止画を撮像する場合の双方に利用可能である。特に、８０ｄＢ以上のダイナミックレンジが必要な場合、動く被写体を撮影する場合、被写体情報を高速に信号処理する必要がある場合に有効である。 It can be used for both capturing a moving image and capturing a still image. This is particularly effective when a dynamic range of 80 dB or more is required, when shooting a moving subject, or when subject information needs to be processed at high speed.

１Ａ，１Ｂは、正方（テトラゴナル）格子配列の画素行列とハニカム配列の画素行列を示す平面図である。1A and 1B are plan views showing a pixel matrix having a square (tetragonal) lattice arrangement and a pixel matrix having a honeycomb arrangement. 実施例による固体撮像装置の受光部の一部の概略的な断面図である。It is a schematic sectional drawing of a part of light-receiving part of the solid-state imaging device by an Example. 電荷蓄積領域における光吸収率の入射光波長依存性を表すグラフである。It is a graph showing the incident light wavelength dependence of the light absorption rate in a charge storage area. 実施例による固体撮像装置において、Ｇのカラーフィルタが形成された連続する２画素であるＧ１（高感度画素）及びＧ２（低感度画素）を示す概略的な断面図である。FIG. 3 is a schematic cross-sectional view showing two consecutive pixels G1 (high sensitivity pixel) and G2 (low sensitivity pixel) on which a G color filter is formed in the solid-state imaging device according to the embodiment. 実施例の変形例による固体撮像装置の受光部の一部の概略的な断面図である。It is rough sectional drawing of a part of light-receiving part of the solid-state imaging device by the modification of an Example. ６Ａ及び６Ｂは、実施例または変形例による固体撮像装置の受光部の一部の概略的な平面図である。6A and 6B are schematic plan views of a part of the light receiving unit of the solid-state imaging device according to the embodiment or the modification. 実施例による固体撮像装置（正方格子配列を有する固体撮像装置）の駆動方法を説明するための図である。It is a figure for demonstrating the drive method of the solid-state imaging device (solid-state imaging device which has a square lattice arrangement | sequence) by an Example. ８Ａは、固体撮像装置のシステム構成を示す図であり、８Ｂは、合成信号の性質を示すグラフである。8A is a diagram showing the system configuration of the solid-state imaging device, and 8B is a graph showing the nature of the synthesized signal. ９Ａ及び９Ｂは、ハニカム配列の画素を有する固体撮像装置の構成、動作を示す図である。9A and 9B are diagrams illustrating the configuration and operation of a solid-state imaging device having pixels in a honeycomb array. １０Ａは、ハニカム配列の固体撮像素子の駆動信号のタイミングチャートであり、１０Ｂ〜１０Ｅは、１０Ａ中に示されるタイミングｔ３〜ｔ５での電荷の様子を示す概略的平面図である。10A is a timing chart of the drive signal of the solid-state imaging device in the honeycomb arrangement, and 10B to 10E are schematic plan views showing the state of electric charges at timings t3 to t5 shown in 10A. １１Ａは、変形例による駆動信号のタイミングチャートであり、１１Ｂは、補助光源を発光させた時の特性を示すグラフである。11A is a timing chart of drive signals according to the modification, and 11B is a graph showing characteristics when the auxiliary light source emits light.

符号の説明Explanation of symbols

１０固体撮像素子
１１出力調整部
１２選択部
１３信号スライス部
１５出力合成部
２１半導体基板
２２ウエル
２３ａ、ｂ電荷蓄積領域
２４ａ、ｂ埋め込み領域
２５、２５ａ、ｂ垂直電荷転送路
２６ａ、ｂ垂直転送電極
２７ａ、ｂ遮光膜
２８ａ、ｂ分離領域
２９ａ、ｂ分離領域
３０平坦化膜
３１カラーフィルタ
３２、３２ａ〜ｃ減光膜
３３絶縁膜
ＰＩＸ画素
Ｐ_Ｈ水平方向ピッチ
Ｐ_Ｖ垂直方向ピッチ
ＶＣＣＤ垂直電荷転送路
ＨＣＣＤ水平電荷転送路
ＯＡ出力アンプ
ＶＯＤオーバーフロードレイン電圧
ＥＬ下層ポリシリコン電極
ＥＭ中層ポリシリコン電極
ＥＵ上層ポリシリコン電極
Φ１、Φ２Ａ、Φ２Ｂ、Φ３駆動信号
ＣＴＬ制御回路
ＳＣ合成信号
ＣＳチャネルストップ領域 DESCRIPTION OF SYMBOLS 10 Solid-state image sensor 11 Output adjustment part 12 Selection part 13 Signal slice part 15 Output synthetic | combination part 21 Semiconductor substrate 22 Well 23a, b Charge storage area | region 24a, b Embedded area | region 25, 25a, b Vertical charge transfer path 26a, b Vertical transfer electrode 27a, b Light shielding film 28a, b Separation region 29a, b Separation region 30 Flattening film 31 Color filters 32, 32a-c Dimming film 33 Insulating film PIX Pixel P _H Horizontal direction pitch P _V Vertical direction pitch VCCD Vertical charge transfer path HCCD Horizontal charge transfer path OA Output amplifier VOD Overflow drain voltage EL Lower layer polysilicon electrode EM Middle layer polysilicon electrode EU Upper layer polysilicon electrode Φ1, Φ2A, Φ2B, Φ3 Drive signal CTL Control circuit SC Composite signal CS Channel stop region

Claims

第１導電型の半導体基板と、
前記半導体基板の表面近傍に形成され、前記第１導電型と逆導電型の第２導電型を有するウエルと、
前記ウエルに行列状に形成された前記第１導電型の多数の電荷蓄積領域であって、前記半導体基板の表面から第１の深さまで形成された第１の電荷蓄積領域群と、前記半導体基板の表面から、前記第１の深さより浅い第２の深さまで形成された第２の電荷蓄積領域群とを含み、第１の電荷蓄積領域群の行と第２の電荷蓄積領域群の行とが列方向に沿って隣接して配置された多数の電荷蓄積領域と、
前記電荷蓄積領域に隣接して前記ウエルに形成された前記第２導電型の分離領域と、
各電荷蓄積領域の列に沿って、前記ウエルに形成された垂直転送路と、
前記電荷蓄積領域の行方向に沿って前記半導体基板上方に形成され、前記垂直転送路を横断する転送電極と、
隣接する前記第１の電荷蓄積領域群、前記第２の電荷蓄積領域群の２画素上に同一色カラーフィルタが配置されるように、前記各電荷蓄積領域上方に形成されたカラーフィルタ群と、
前記各垂直転送路の一端に結合された水平転送路と
を有する固体撮像装置。 A first conductivity type semiconductor substrate;
A well formed near the surface of the semiconductor substrate and having a second conductivity type opposite to the first conductivity type;
A plurality of charge storage regions of the first conductivity type formed in a matrix in the well, the first charge storage region group formed from the surface of the semiconductor substrate to a first depth; and the semiconductor substrate A second charge storage region group formed from the surface of the first charge storage region group to a second depth shallower than the first depth, and a row of the first charge storage region group and a row of the second charge storage region group, A plurality of charge storage regions arranged adjacent to each other along the column direction;
An isolation region of the second conductivity type formed in the well adjacent to the charge storage region;
A vertical transfer path formed in the well along each charge storage region column;
A transfer electrode formed above the semiconductor substrate along a row direction of the charge storage region and crossing the vertical transfer path;
A color filter group formed above each charge storage region so that the same color filter is disposed on two pixels of the adjacent first charge storage region group and the second charge storage region group;
A solid-state imaging device having a horizontal transfer path coupled to one end of each vertical transfer path.

前記第１の深さが、３μｍ以上８μｍ以下である請求項１に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the first depth is 3 μm or more and 8 μm or less.

前記第２の深さが、０．１μｍ以上２μｍ以下である請求項１に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the second depth is 0.1 μm or more and 2 μm or less.

更に、前記半導体基板と前記カラーフィルタ群との間に、前記第２の電荷蓄積領域群の少なくとも一部の上方を覆うように配置された減光膜を有する請求項１〜３のいずれか１項に記載の固体撮像装置。 The light-absorbing film is disposed between the semiconductor substrate and the color filter group so as to cover at least a part of the second charge storage region group. The solid-state imaging device according to item.

前記カラーフィルタ群が青のカラーフィルタ群、緑のカラーフィルタ群、及び、赤のカラーフィルタ群で構成され、前記減光膜が、前記青のカラーフィルタ群下方の電荷蓄積領域に対してのみ形成された請求項４に記載の固体撮像装置。 The color filter group is composed of a blue color filter group, a green color filter group, and a red color filter group, and the dimming film is formed only on a charge accumulation region below the blue color filter group. The solid-state imaging device according to claim 4.

前記カラーフィルタ群が青のカラーフィルタ群、緑のカラーフィルタ群、及び、赤のカラーフィルタ群で構成され、前記減光膜が、前記青のカラーフィルタ群下方の電荷蓄積領域、及び、前記緑のカラーフィルタ群下方の電荷蓄積領域に対して形成され、前記青のカラーフィルタ群下方の電荷蓄積領域に対して形成された前記減光膜は、前記緑のカラーフィルタ群下方の電荷蓄積領域に対して形成された前記減光膜よりも厚い請求項４に記載の固体撮像装置。 The color filter group includes a blue color filter group, a green color filter group, and a red color filter group, and the darkening film includes a charge accumulation region below the blue color filter group, and the green color filter group. The dimming film formed on the charge storage region below the blue color filter group and formed on the charge storage region below the blue color filter group is formed on the charge storage region below the green color filter group. The solid-state imaging device according to claim 4, wherein the solid-state imaging device is thicker than the light-reducing film formed on the surface.

前記青のカラーフィルタ群下方の電荷蓄積領域に対して形成された前記減光膜の厚さは、０．２μｍ〜０．７μｍであり、前記緑のカラーフィルタ群下方の電荷蓄積領域に対して形成された前記減光膜の厚さは、０．１μｍ〜０．３μｍである請求項６に記載の固体撮像装置。 The thickness of the darkening film formed on the charge accumulation region below the blue color filter group is 0.2 μm to 0.7 μm, and the charge accumulation region below the green color filter group is The solid-state imaging device according to claim 6, wherein the thickness of the formed dimming film is 0.1 μm to 0.3 μm.

前記多数の電荷蓄積領域は、正方格子状に配列されており、前記減光膜は、前記第２の電荷蓄積領域群の行に、ストライプ状に形成されている請求項４に記載の固体撮像装置。 5. The solid-state imaging according to claim 4, wherein the plurality of charge accumulation regions are arranged in a square lattice pattern, and the darkening film is formed in a stripe shape in a row of the second charge accumulation region group. apparatus.

前記減光膜は、ポリシリコンで形成されている請求項４〜８のいずれか１項に記載の固体撮像装置。 The solid-state imaging device according to claim 4, wherein the dimming film is made of polysilicon.

前記第２の電荷蓄積領域群が形成される部分の前記ウエルの深さは、前記第１の電荷蓄積領域群が形成される部分の前記ウエルの深さよりも浅い請求項１〜９に記載の固体撮像装置。 The depth of the well in a portion where the second charge accumulation region group is formed is shallower than the depth of the well in a portion where the first charge accumulation region group is formed. Solid-state imaging device.

前記第２の電荷蓄積領域に隣接する前記分離領域は、前記第１の電荷蓄積領域に隣接する前記分離領域よりも浅く形成されている請求項１〜１０に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the isolation region adjacent to the second charge storage region is formed shallower than the isolation region adjacent to the first charge storage region.

更に、前記第１の電荷蓄積領域群を同一時刻に露光開始し，第1の露光期間経過後の同一時刻に露光終了し、前記第２の電荷蓄積領域群を同一時刻に露光開始し，第２の露光期間経過後の同一時刻に露光終了し、第２の露光期間が第１の露光期間と重複し、第１の露光期間よりも短い露光を行なう制御回路を有する請求項１〜１１に記載の固体撮像装置。 Further, exposure of the first charge storage region group is started at the same time, exposure is ended at the same time after the first exposure period has elapsed, exposure of the second charge storage region group is started at the same time, 12. The control circuit according to claim 1, further comprising: a control circuit that terminates exposure at the same time after the elapse of two exposure periods, the second exposure period overlaps with the first exposure period, and performs exposure shorter than the first exposure period. The solid-state imaging device described.

前記第２の電荷蓄積領域群の露光開始時刻が，前記第１の電荷蓄積領域群の露光開始時刻と同時である請求項１２に記載の固体撮像装置。 The solid-state imaging device according to claim 12, wherein an exposure start time of the second charge accumulation region group is simultaneous with an exposure start time of the first charge accumulation region group.

前記制御回路は、前記半導体基板の裏面側に逆バイアスパルスを印加することで前記第1及び第２の電荷蓄積領域群の露光開始を行う請求項１２または１３に記載の固体撮像装置。 14. The solid-state imaging device according to claim 12, wherein the control circuit starts exposure of the first and second charge accumulation region groups by applying a reverse bias pulse to the back side of the semiconductor substrate.

前記制御回路は、露光終了を前記電荷蓄積領域に蓄積された信号電荷を前記垂直転送路に読み出すことで行う請求項１２〜１４のいずれか１項に記載の固体撮像装置。 The solid-state imaging device according to any one of claims 12 to 14, wherein the control circuit performs the exposure end by reading the signal charge accumulated in the charge accumulation region to the vertical transfer path.

前記多数の電荷蓄積領域が正方格子状に配列され、前記垂直転送路が１つの電荷蓄積領域当り、３転送段以上を有し、全ての前記電荷蓄積領域から信号電荷が、同時に前記垂直転送路に読み出されうる請求項１２〜１５のいずれか１項に記載の固体撮像装置。 The plurality of charge storage regions are arranged in a square lattice pattern, the vertical transfer path has three or more transfer stages per charge storage area, and signal charges from all the charge storage areas are simultaneously transferred to the vertical transfer path. The solid-state imaging device according to claim 12, wherein the solid-state imaging device can be read out.

前記制御回路は、信号電荷を前記垂直転送路に読み出した後、前記垂直転送路を駆動し、前記第１の電荷蓄積領域群の信号電荷の行と前記第２の電荷蓄積領域群の信号電荷の行とを交互に前記水平転送路に出力する機能を有する請求項１６に記載の固体撮像装置。 The control circuit drives the vertical transfer path after reading the signal charge to the vertical transfer path, and the signal charge row of the first charge storage region group and the signal charge of the second charge storage region group. The solid-state imaging device according to claim 16, having a function of alternately outputting the first row and the second row to the horizontal transfer path.

前記第１の電荷蓄積領域群が、正方格子状に配列され、前記第２の電荷蓄積領域群が前記第１の電荷蓄積領域群の格子間位置に配置されて全体としてハニカム配列を構成し、前記第１の電荷蓄積領域群と前記第２の電荷蓄積領域群が異なる行、異なる列を構成し、前記垂直転送路が１つの電荷蓄積領域当り、４転送段以上を有し、全ての前記電荷蓄積領域から信号電荷が、同時に前記垂直転送路に読み出されうる請求項１２〜１５のいずれか１項に記載の固体撮像装置。 The first charge accumulation region group is arranged in a square lattice shape, the second charge accumulation region group is arranged at an interstitial position of the first charge accumulation region group, and constitutes a honeycomb arrangement as a whole, The first charge accumulation region group and the second charge accumulation region group constitute different rows and different columns, and the vertical transfer path has four transfer stages or more per charge accumulation region, The solid-state imaging device according to claim 12, wherein signal charges can be simultaneously read from the charge accumulation region to the vertical transfer path.

前記制御回路は、信号電荷を前記垂直転送路に読み出した後、前記垂直転送路を駆動し、前記第１の電荷蓄積領域群の信号電荷と前記第２の電荷蓄積領域群の信号電荷を水平方向に交互に配列した信号電荷行を前記水平転送路に出力する機能を有する請求項１８に記載の固体撮像装置。 The control circuit drives the vertical transfer path after reading out the signal charge to the vertical transfer path, and horizontally converts the signal charge of the first charge storage region group and the signal charge of the second charge storage region group. The solid-state imaging device according to claim 18, having a function of outputting signal charge rows alternately arranged in a direction to the horizontal transfer path.

前記制御回路が、前記第２の電荷蓄積領域群の露光期間外、かつ前記第１の電荷蓄積領域群の露光期間内に補助光源を発光させる機能を有する請求項１２〜１９のいずれか１項に記載の固体撮像装置。 The control circuit has a function of causing an auxiliary light source to emit light outside an exposure period of the second charge accumulation region group and within an exposure period of the first charge accumulation region group. The solid-state imaging device described in 1.