JP2007264563A - Automatic adjustment method - Google Patents
Automatic adjustment method Download PDFInfo
- Publication number
- JP2007264563A JP2007264563A JP2006093258A JP2006093258A JP2007264563A JP 2007264563 A JP2007264563 A JP 2007264563A JP 2006093258 A JP2006093258 A JP 2006093258A JP 2006093258 A JP2006093258 A JP 2006093258A JP 2007264563 A JP2007264563 A JP 2007264563A
- Authority
- JP
- Japan
- Prior art keywords
- value
- bit
- control input
- target
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000007423 decrease Effects 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000005457 optimization Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Feedback Control In General (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、自動調整方法に関し、特に、制御入力値により制御される制御対象と、その制御入力値を更新する調整器との間に形成されたフィードバックループにおける自動調整方法に関する。 The present invention relates to an automatic adjustment method, and more particularly to an automatic adjustment method in a feedback loop formed between a control object controlled by a control input value and an adjuster that updates the control input value.
近年、ＬＣＤや、有機エレクトロルミネッセンス素子（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｅｖｉｃｅ：以降、「有機ＥＬ素子」と略称する）素子を用いた有機ＥＬ表示装置等のディジタル表示装置の需要が高まっている。 In recent years, there has been an increasing demand for digital display devices such as LCD and organic EL display devices using organic electroluminescent devices (hereinafter referred to as “organic EL devices”).
上記表示装置では、その表示パネルモジュールの光源の色温度に応じてホワイトバランスを調整する必要がある。即ち、上記光源のＲ（赤）、Ｇ（青）、Ｂ（緑）の各色に対応した表示信号の振幅値を調整する必要がある。この調整は、例えば自動調整により行われる。次に、この自動調整を行うために必要な自動調整システムの概略の構成例について図面を参照して説明する。 In the display device, it is necessary to adjust the white balance in accordance with the color temperature of the light source of the display panel module. That is, it is necessary to adjust the amplitude value of the display signal corresponding to each color of R (red), G (blue), and B (green) of the light source. This adjustment is performed by automatic adjustment, for example. Next, a schematic configuration example of an automatic adjustment system necessary for performing this automatic adjustment will be described with reference to the drawings.
図４は、従来例に係る自動調整システムを示す機能ブロック図である。図４に示すように、自動調整システムには、複数のビットからなる制御入力値の入力によって制御される制御対象１０（即ち不図示の光源を備えた表示パネルモジュール）と、制御対象１０の出力（即ち不図示の光源から発せられた光）から得たフィードバック値Ｆ（光学特性値を含む）と複数の基準値とを比較して、その比較結果を基に制御入力値Ｃを更新する調整器１２０とが設けられている。ここで、複数の基準値とは、後述する複数の加減量変更閾値、及び第１及び第２の判定閾値である。
FIG. 4 is a functional block diagram showing an automatic adjustment system according to a conventional example. As shown in FIG. 4, the automatic adjustment system includes a control target 10 (that is, a display panel module having a light source (not shown)) controlled by input of a control input value including a plurality of bits, and an output of the
また、調整器１２０には、フィードバック値Ｆ及び複数の基準値が入力されてフィードバック値Ｆと各基準値との比較を行う判定回路１２１と、その比較結果を基に上記制御入力値Ｃを更新する所定のビット演算を行い、更新された制御入力値Ｃを制御対象１０に出力する調整回路１２２とを備えている。
The
また、図４の自動調整システムの例では、制御対象１０からフィードバック値Ｆを取得するために制御対象１０の不図示の光源の光学特性値（例えば輝度、色温度等）を計測するカラーメータ３０を備えている。カラーメータ３０は、計測した上記光源の光学特性値を、所定のフォーマットのフィードバック値Ｆに変換し、調整器１２０の判定回路１２１に出力する。このように、カラーメータ３０を介して、制御対象１０と調整器１２０との間に、フィードバックループが形成されている。
In the example of the automatic adjustment system of FIG. 4, a
次に、上記自動調整システムにおける従来例に係る自動調整方法について図面を参照して説明する。図５は、従来例に係る自動調整方法における時間とフィードバック値の関係図である。この図の横軸は、フィードバック値Ｆと各基準値との比較を開始させるクロックの進行に伴う時間の変化に対応し、その縦軸はフィードバック値Ｆの変化に対応している。 Next, an automatic adjustment method according to a conventional example in the automatic adjustment system will be described with reference to the drawings. FIG. 5 is a relationship diagram of time and feedback value in the automatic adjustment method according to the conventional example. The horizontal axis in this figure corresponds to the change in time with the progress of the clock for starting the comparison between the feedback value F and each reference value, and the vertical axis corresponds to the change in the feedback value F.
また、上記横軸に沿って、上記比較の各時点での制御対象１０に入力された制御入力値Ｃが１６進数で表記されている。各時点でのフィードバック値Ｆは、その時点での制御入力値Ｃを反映している。
Further, along the horizontal axis, the control input value C input to the
また、上記縦軸には、上記基準値として、目標値Ｄの近傍に、フィードバック値Ｆが目標値Ｄとみなされる許容範囲の上限及び下限である第１及び第２の判定閾値が設けられている。また、他の基準値として、所定のフィードバック値Ｆの幅をもって、第１乃至第３の加減量変更閾値が設けられている。 Also, on the vertical axis, as the reference value, first and second determination thresholds that are upper and lower limits of an allowable range in which the feedback value F is regarded as the target value D are provided in the vicinity of the target value D. Yes. Further, as other reference values, first to third adjustment amount change thresholds are provided with a predetermined feedback value F width.
図５に示すように、フィードバック値Ｆと各基準値とを判定回路１２１により比較しながら、制御入力値Ｃを、それと同じく１６進数で表記された所定の加減量の加算の繰り返しにより更新させてゆく。その際、更新された制御入力値Ｃが入力された制御対象１０から得たフィードバック値Ｆが、第１、第２、もしくは第３の各加減量変更閾値を超えるたびに、上記加減量を、調整回路１２２の演算により減少させてゆく。そして、フィードバック値Ｆが、上記第１の判定閾値と第２の判定閾値との間の値に達した場合、制御入力値Ｃの更新を停止して、この時点での制御入力値Ｃをその最終値として、制御対象１０の制御が完了する。
As shown in FIG. 5, while comparing the feedback value F with each reference value by the
なお、本願に関連する技術文献としては、以下の特許文献が挙げられる。
しかしながら、上記自動制御方法では、各加減量、各加減量変更閾値、もしくは第１及び第２の判定閾値の最適化が完全ではない場合、フィードバック値Ｆが上記第１の判定閾値と第２の判定閾値との間の値に達する時間、即ちフィードバック値Ｆの収束時間が増大する場合があった。 However, in the above-described automatic control method, when optimization of each adjustment amount, each adjustment amount change threshold value, or the first and second determination threshold values is not complete, the feedback value F is equal to the first determination threshold value and the second determination threshold value. In some cases, the time to reach a value between the determination threshold value, that is, the convergence time of the feedback value F increases.
この問題に対処するためには、各加減量、各加減量変更閾値、もしくは第１及び第２の判定閾値を最適化すればよいが、それらの値は、複数の異なる制御対象１０にも適用されるように最適化される必要がある。
In order to deal with this problem, each adjustment amount, each adjustment amount change threshold value, or the first and second determination threshold values may be optimized, but those values are also applied to a plurality of
ここで、その例として、制御入力値Ｃの上記加減量の最小値が、各制御対象１０ごとに異なる場合を考える。このとき、第１及び第２の判定閾値との間の値にフィードバック値Ｆを確実に収束させるためには、各制御対象１０ごとに異なる各加減量の最小値を反映した各フィードバック値Ｆが、いずれも第１及び第２の判定閾値との間の値に含まれるように、第１及び第２の判定閾値との差を大きく最適化する必要がある。
Here, as an example, consider a case where the minimum value of the control input value C is different for each
ところが、この最適化の結果、制御完了時の制御入力値Ｃは、目標値Ｄを反映した本来の理想値よりも大きくはずれることになり、制御対象１０の制御の精度が低下するという問題が生じていた。
However, as a result of this optimization, the control input value C at the time of completion of the control is deviated from the original ideal value reflecting the target value D, resulting in a problem that the control accuracy of the controlled
そこで本発明は、上記フィードバックループの自動調整方法において、制御対象の制御に要する時間を短縮し、かつ精度の向上を図るものである。 Therefore, the present invention aims to shorten the time required for control of the controlled object and improve the accuracy in the automatic adjustment method of the feedback loop.
本発明は、Ｎビット（Ｎは自然数）からなる制御入力値によって制御される制御対象と、制御対象から得たフィードバック値と所定の目標値とを比較して、その比較結果を基に制御入力値を更新する調整器と、を備えたフィードバックループの自動調整方法であって、以下の特徴を有する。 The present invention compares a control target controlled by a control input value composed of N bits (N is a natural number), a feedback value obtained from the control target and a predetermined target value, and controls input based on the comparison result. A feedback loop automatic adjustment method comprising: an adjuster for updating a value, and has the following characteristics.
即ち、第１の期間では、フィードバック値と目標値とを比較し、フィードバック値が目標値と一致するまで、もしくは目標値を一旦超えるまで単調増加もしくは単調減少するように、制御入力値を所定の加減量の加算もしくは減算により繰り返し更新し、フィードバック値が目標値を一旦超えた場合、その後の第２の期間では、フィードバック値と目標値とを比較し、その比較結果を基に、制御入力値のＮビットの中で更新する必要のあるｋビット目を１でセットするか、もしくは０でクリアし、ｋビット目が最下位ビットとなるまでｋをデクリメントしながら、フィードバック値と目標値との比較、及びｋビット目のセットもしくはクリアを繰り返す。 That is, in the first period, the feedback value is compared with the target value, and the control input value is set to a predetermined value so as to monotonically increase or decrease until the feedback value matches the target value or once exceeds the target value. When the feedback value exceeds the target value once by repeatedly adding or subtracting the addition / subtraction amount, the feedback value and the target value are compared in the second period thereafter, and the control input value is based on the comparison result. Set the k bit that needs to be updated among the N bits of 1 or clear it with 0 and decrement k until the k bit becomes the least significant bit. Repeat the comparison and set or clear the k-th bit.
本発明によれば、複数のビットからなる制御入力値によって制御される制御対象と、制御対象から得たフィードバック値と所定の目標値とを比較して、その比較結果を基に制御入力値を更新する調整器と、を備えたフィードバックループの自動調整方法において、制御対象の制御に要する時間及び精度の向上を図ることが可能となる。また、異なる制御対象においても、その制御入力値を確実に収束させることが可能となる。 According to the present invention, the control target controlled by the control input value composed of a plurality of bits, the feedback value obtained from the control target and the predetermined target value are compared, and the control input value is determined based on the comparison result. In the automatic adjustment method of the feedback loop including the regulator to be updated, it is possible to improve the time and accuracy required for control of the controlled object. In addition, even in different control objects, it is possible to reliably converge the control input value.
また、制御対象の制御の際に最適化する必要のあるパラメータは、フィードバック値の目標値と、所定の加減量の初期値のみでよく、従来例に比してパラメータの最適化の際の作業量を軽減することができる。 In addition, the parameters that need to be optimized during control of the controlled object are only the target value of the feedback value and the initial value of the predetermined adjustment amount. The amount can be reduced.
最初に、本発明の実施形態に係る自動調整システムについて図面を参照して説明する。図１は、本実施形態に係る自動調整システムを示す機能ブロック図である。図１では、図４に示したものと同様の構成要素については、同様の符号を付して説明を行うものとする。 First, an automatic adjustment system according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a functional block diagram showing an automatic adjustment system according to the present embodiment. In FIG. 1, the same components as those shown in FIG. 4 are denoted by the same reference numerals and described.
図１に示すように、この自動制御システムは、図４に示した自動調整システムとは異なり、調整器２０の判定回路２１には、フィードバック値Ｆと、その目標値Ｄのみが入力されている。即ち、この判定回路２１は、従来例の判定回路１２１のように、複数の基準値である複数の加減量変更閾値、及び第１及び第２の判定閾値の入力、及びそれらの最適化を必要としない。
As shown in FIG. 1, this automatic control system is different from the automatic adjustment system shown in FIG. 4. Only the feedback value F and its target value D are input to the
この判定回路２１は、フィードバック値Ｆと目標値Ｄとの大小を比較し、その比較結果を調整回路２２に出力する。調整回路２２は、その比較結果を基に制御入力値Ｃを更新する所定のビット演算を行い、更新された制御入力値Ｃを制御対象１０に出力する。
The
また、本実施形態の自動調整システムは、制御対象１０に入力される制御入力値Ｃの増加に対応して、制御対象１０から得たフィードバック値Ｆも増加し、制御入力値Ｃの減少に対応して、制御対象１０から得たフィードバック値Ｆも減少するという関係を満たしているものとする。その他の構成については、図４に示した従来例に係る自動調整システムと同様である。
Further, the automatic adjustment system of the present embodiment responds to a decrease in the control input value C by increasing the feedback value F obtained from the
また、本実施形態では、特に限定されないが、制御対象１０（表示パネルモジュール）は、例えば、有機エレクトロルミネッセンス素子（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｅｖｉｃｅ）を不図示の光源として備え、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によって駆動するアクティブマトリクス型の表示パネルモジュールであるものとする。 In the present embodiment, although not particularly limited, the control target 10 (display panel module) includes, for example, an organic electroluminescent device as an unillustrated light source and is driven by a TFT (Thin Film Transistor). It is assumed that the display panel module is an active matrix type.
次に、上記自動調整システムにおける本実施形態に係る自動調整方法について図面を参照して説明する。図２は、本実施形態に係る自動調整方法における時間とフィードバック値との関係図である。この図の横軸は、フィードバック値Ｆと各基準値との比較を開始させるクロックの進行に伴う時間の変化に対応し、その縦軸はフィードバック値Ｆの変化に対応している。また、上記横軸に沿って、上記比較の各時点での制御対象１０に入力された制御入力値Ｃが１６進数で表記されている。各時点でのフィードバック値Ｆは、その時点での制御入力値Ｃを反映している。なお、この制御入力値Ｃは、その最大値がＮビット（ただしＮは自然数）で表現可能な値であるものとする。
Next, an automatic adjustment method according to this embodiment in the automatic adjustment system will be described with reference to the drawings. FIG. 2 is a relationship diagram between time and a feedback value in the automatic adjustment method according to the present embodiment. The horizontal axis in this figure corresponds to the change in time with the progress of the clock for starting the comparison between the feedback value F and each reference value, and the vertical axis corresponds to the change in the feedback value F. Further, along the horizontal axis, the control input value C input to the
また、図３は、本実施形態に係る自動調整方法における制御入力値Ｃの更新過程を、上記時間の変化に対応させて示す図である。図３には、制御入力値Ｃの一例を、２進数表記（サフィックスがｂの表記）及び１６進数表記（サフィックスがｈの表記）により表している。 FIG. 3 is a diagram showing an update process of the control input value C in the automatic adjustment method according to the present embodiment in correspondence with the change in time. FIG. 3 shows an example of the control input value C in binary notation (notation of suffix b) and hexadecimal notation (notation of suffix h).
また、各制御入力値Ｃに併記された比較結果は、その時点での制御入力値Ｃが入力された調整対象から得たフィードバック値Ｆと目標値との比較結果を示している。 The comparison result written together with each control input value C indicates the comparison result between the feedback value F obtained from the adjustment target to which the control input value C is input at that time and the target value.
最初に、初期化処理として、後述する所定の加減量の初期値を設定する。この加減量の初期値は、その最大値がＮビットで表現され、それらのビットのいずれか１つのｎビット目（ただしｎはＮ以下の自然数）のみに、１がセットされた値である。即ち、加減量の初期値は、２のべき乗の値を有している。さらにいえば、この加減量の初期値は、特に限定されないが、例えば、制御対象１０の許容電圧値もしくは許容電流値に対応した値を基準にして最適化されている。以下で参照する図３では、加減量の初期値は、その一例として、１０ｈ＝（０００１００００）ｂであり、ｎ＝５であるものとして説明する。
First, as initialization processing, an initial value of a predetermined addition / subtraction amount described later is set. The initial value of the amount of addition / subtraction is a value in which the maximum value is expressed by N bits, and 1 is set only in any one of the nth bits (where n is a natural number equal to or less than N). That is, the initial value of the addition / subtraction amount has a power value of 2. Furthermore, the initial value of the amount of adjustment is not particularly limited, but is optimized based on a value corresponding to the allowable voltage value or the allowable current value of the
次に、図２及び図３に示すように、初期サンプリング期間Ｔｓにおいて、カラーメータ３０により制御対象１０からフィードバック値Ｆの初期値を得る初期サンプリングを行う。図３では、制御入力値Ｃの初期値は、その一例として、４８ｈ、即ち（０１００１０００）ｂでサンプリングされているものとして説明する。
Next, as shown in FIGS. 2 and 3, in the initial sampling period Ts, initial sampling for obtaining an initial value of the feedback value F from the controlled
次に、第１の調整期間Ｔｉにおいて初期調整処理を行う。初期調整処理では、まず、初期サンプリングされたフィードバック値Ｆの初期値と目標値Ｄとを判定回路２１により比較する。そして、その結果、フィードバック値Ｆが目標値Ｄ以下である場合（即ちＦ≦Ｄ）、フィードバック値Ｆが目標値Ｄを一旦超えるまで単調増加するように、制御入力値Ｃに対して所定の加減量の初期値を繰り返し加算することにより、制御入力値Ｃを更新する。逆に、フィードバック値Ｆが目標値Ｄより大きい場合（即ちＦ＞Ｄ）、フィードバック値Ｆが目標値Ｄを一旦超えるまで単調減少するように、制御入力値Ｃに対して所定の加減量の初期値を繰り返し減算することにより、制御入力値Ｃを更新する。制御入力値Ｃの更新ごとに、フィードバック値Ｆと目標値Ｄとの比較は繰り返される。
Next, initial adjustment processing is performed in the first adjustment period Ti. In the initial adjustment process, first, the initial value of the feedback value F sampled initially and the target value D are compared by the
この初期調整処理では、所定の加減量の初期値の加算もしくは減算により、Ｎビットで表される制御入力値Ｃが最大値（即ち１０進数の２Ｎ−１の値）もしくは最小値（即ち０）に至るまで更新されても、その制御入力値Ｃが入力された制御対象１０から得たフィードバック値Ｆが単調増加もしくは単調減少して目標値Ｄを超えず、かつ目標値Ｄと一致もしない場合、その時点で、エラー処理として初期調整処理が停止される。
In this initial adjustment process, the control input value C represented by N bits is added to or subtracted from the initial value of a predetermined addition / subtraction amount, so that the control input value C represented by N bits is a maximum value (ie, a value of 2 N -1 in decimal) or a minimum value (ie, 0). ), The feedback value F obtained from the
また、この初期調整処理の上記以外の例として、フィードバック値Ｆと目標値Ｄとが一致した場合（即ちＦ＝Ｄ）に初期調整処理を停止するステップが挿入されてもよい。この場合、初期調整処理の停止後、その時点での制御入力値Ｃが最終値として出力される。なお、以降の説明では、Ｆ＝Ｄの場合に初期調整処理を停止するステップは挿入されていないものとする。 As another example of the initial adjustment process, a step of stopping the initial adjustment process may be inserted when the feedback value F and the target value D match (that is, F = D). In this case, after the initial adjustment process is stopped, the control input value C at that time is output as the final value. In the following description, it is assumed that the step of stopping the initial adjustment process when F = D is not inserted.
図３の例では、加減量の初期値は１０ｈ＝（０００１００００）ｂであるため、制御入力値Ｃの初期値４８ｈ＝（０１００１０００）ｂは、上記加減量の初期値の加算の繰り返しにより、フィードバック値Ｆが目標値Ｄを一旦超えるときの値、即ち７８ｈ＝（０１１１１０００）ｂに至るまで更新される。
In the example of FIG. 3, since the initial value of the amount of adjustment is 10h = (00010000) b, the
次に、第２の調整期間Ｔｃにおいて、第１及び第２の調整処理を行う。まず、第１の調整処理では、制御入力値Ｃの最後の更新時の桁上がりもしくは桁下がりの有無に応じて、制御入力値Ｃの複数のビットのうち更新する必要の無いビットを確定する処理を行う。上記ビットの確定の際には、調整回路２２において、制御入力値Ｃに対して次のようなビット演算が行われる。
Next, in the second adjustment period Tc, the first and second adjustment processes are performed. First, in the first adjustment process, a process of determining a bit that does not need to be updated among a plurality of bits of the control input value C according to the presence or absence of a carry or a carry at the time of the last update of the control input value C. I do. When the bit is determined, the
即ち、初期調整処理において最後に更新された制御入力値Ｃにおいて、ｎ＋１ビット目に桁上がりもしくは桁下がりが生じていたか否かを判定する。その結果、ｎ＋１ビット目に桁上がりもしくは桁下がりが生じていた場合、ｎ＋１ビット目より下位の全てのビットを０でクリアすると共に、制御入力値Ｃのｎ＋１ビット目をｍビット目（ただしｍはＮ以下の自然数）とする。逆に、ｎ＋１ビット目に桁上がりもしくは桁下がりが生じない場合、ｎビット目より下位の全てのビットを０でクリアすると共に、制御入力値Ｃのｎビット目をｍビット目とする。 That is, it is determined whether a carry or a carry has occurred in the (n + 1) th bit in the control input value C last updated in the initial adjustment process. As a result, when a carry or a carry has occurred in the (n + 1) th bit, all bits lower than the (n + 1) th bit are cleared to 0, and the (n + 1) th bit of the control input value C is mth (where m is N or a natural number). Conversely, when no carry or carry occurs at the (n + 1) th bit, all bits lower than the nth bit are cleared to 0 and the nth bit of the control input value C is set to the mth bit.
図３の例では、７８ｈ＝（０１１１１０００）ｂのｎ＋１ビット目（即ちｎ＋１＝６ビット目）には、加減量の初期値の最後の加算の際の桁上がりが生じていないため、ｎビット目よりも下位の全てのビットが０でクリアされると共に、ｎビット目がｍビット目となる。 In the example of FIG. 3, since the carry at the last addition of the initial value of the addition / subtraction amount does not occur in the (n + 1) th bit (that is, n + 1 = 6th bit) of 78h = (01111000) b, the nth bit All lower bits are cleared with 0, and the nth bit becomes the mth bit.
なお、上記第１の調整処理では、Ｎビットで表される所定の加減量の初期値が、その最大値（即ち２Ｎ−１の値）である場合、上述した制御入力値Ｃの上記桁上がりもしくは桁下がりの有無の判定は行われない。この場合、ｎ＝Ｎとして、制御入力値Ｃのｎビット目より下位の全てのビットを０でクリアすると共に、制御入力値Ｃのｎビット目をｍビット目とする。 In the first adjustment process, when the initial value of the predetermined addition / subtraction amount represented by N bits is the maximum value (that is, a value of 2 N-1 ), the digit of the control input value C described above is used. No determination is made as to whether there is a carry or a carry. In this case, n = N, all bits lower than the nth bit of the control input value C are cleared to 0, and the nth bit of the control input value C is set to the mth bit.
こうして、ｍビット目より上位のビットが、制御入力値Ｃの複数のビットのうち更新される必要の無いビットとして確定される。図３の例では、制御入力値Ｃの上位３ビットの値が確定される。 Thus, the bits higher than the m-th bit are determined as bits that do not need to be updated among the plurality of bits of the control input value C. In the example of FIG. 3, the value of the upper 3 bits of the control input value C is determined.
次に、第２の調整処理を行う。第２の調整処理では、ｍビット目以下の全てのビットを、更新される必要のあるビットとして、フィードバック値Ｆと目標値Ｄとの比較結果を基に確定する。上記ビットの確定の際には、調整回路２２において、制御入力値Ｃに対して次のようなビット演算が行われる。
Next, a second adjustment process is performed. In the second adjustment process, all bits below the m-th bit are determined as bits that need to be updated based on the comparison result between the feedback value F and the target value D. When the bit is determined, the
即ち、ｋ＝ｍ（ただしｋはＮ以下の自然数）として、ｋビット目を１でセットすることにより、制御入力値Ｃを更新する。この更新は、言い換えれば、１０進数の２ｋ−１の値を加減量とした加算により、制御入力値Ｃを更新することと等価である。 That is, the control input value C is updated by setting k = m (where k is a natural number equal to or less than N) by setting the k-th bit to 1. In other words, this update is equivalent to updating the control input value C by addition using the value of 2 k-1 in decimal notation as an increase / decrease amount.
そして、その更新された制御入力値Ｃが入力された制御対象から得たフィードバック値Ｆと目標値Ｄとの比較を行う。その結果、フィードバック値Ｆが目標値Ｄ以下である場合（即ちＦ≦Ｄ）、ｋビット目の値を１で保持する。逆に、フィードバック値Ｆが目標値Ｄより大きい場合（即ちＦ＞Ｄ）、ｋビット目の値を０でクリアする。 Then, the feedback value F obtained from the control object to which the updated control input value C is input is compared with the target value D. As a result, when the feedback value F is less than or equal to the target value D (that is, F ≦ D), the k-bit value is held at 1. Conversely, when the feedback value F is larger than the target value D (ie, F> D), the value of the k-th bit is cleared to 0.
さらに、ｋビット目が最下位ビットとなるまでｋをデクリメントしながら、上記フィードバック値Ｆと目標値Ｄとの比較、及びｋビット目の保持もしくはクリアを繰り返す。こうして、Ｎビットの制御入力値Ｃの全てのビットが確定される。このときのＮビットで表される値が、最終的な調整が完了した制御入力値Ｃとなる。この制御入力値Ｃが入力された制御入力値Ｃから得たフィードバック値Ｆは目標値Ｄと一致するか、もしくは、目標値Ｄに近似した値となる。 Further, the comparison between the feedback value F and the target value D and the holding or clearing of the k-th bit are repeated while decrementing k until the k-th bit becomes the least significant bit. In this way, all bits of the N-bit control input value C are determined. The value represented by the N bits at this time is the control input value C for which final adjustment has been completed. The feedback value F obtained from the control input value C to which the control input value C is input coincides with the target value D or becomes a value approximate to the target value D.
図３の例では、まず、ｋ＝ｍ＝５であるため、ｋ＝５ビット目が１でセットされ、７０ｈ＝（０１１１００００）ｂとなる。この時点でのフィードバック値Ｆと目標値との比較では、Ｆ＞Ｄであるため、５ビット目を０でクリアする。この時点の制御入力値Ｃは、６０ｈ＝（０１１０００００）ｂとなる。 In the example of FIG. 3, first, since k = m = 5, the k = 5th bit is set to 1 and 70h = (01110000) b. In comparison between the feedback value F and the target value at this time, since F> D, the fifth bit is cleared to 0. The control input value C at this time is 60h = (01100000) b.
その後、ｋがデクリメントされて、ｋ＝４ビット目が１でセットされ、６０ｈ＝（０１１０００００）ｂが６８ｈ＝（０１１０１０００）ｂとなる。この時点でのフィードバック値Ｆと目標値との比較では、Ｆ≦Ｄであるため、４ビット目を１で保持する。 Thereafter, k is decremented, k = 4th bit is set to 1, and 60h = (01100000) b becomes 68h = (01101000) b. In the comparison between the feedback value F and the target value at this time, since F ≦ D, the fourth bit is held at 1.
その後、順次ｋがデクリメントされて、上記と同様の処理が行われた後、ｋ＝２ビット目が１でセットされ、６Ｃｈ＝（０１１０１１００）ｂが６Ｅｈ＝（０１１０１１１０）ｂとなる。この時点でのフィードバック値Ｆと目標値との比較では、Ｆ＝ＤであるがＦ≦Ｄを満たすため、２ビット目を１で保持する。 Thereafter, k is sequentially decremented and the same processing as described above is performed. Then, the k = 2 bit is set to 1, and 6Ch = (01101100) b becomes 6Eh = (01101110) b. In the comparison between the feedback value F and the target value at this time, F = D but F ≦ D is satisfied, so the second bit is held at 1.
更に、ｋがデクリメントされて、ｋ＝１ビット目が１でセットされ、６Ｅｈ＝（０１１０１１１０）ｂが６Ｆｈ＝（０１１０１１１１）ｂとなる。この時点でのフィードバック値Ｆと目標値との比較では、Ｆ＞Ｄとなるため、６Ｆｈ＝（０１１０１１１１）ｂにおいて、１でセットされた１ビット目の値を０でクリアする。即ち、更新される必要のあるビットが最下位ビットに至るまで確定し、制御入力値Ｃの最終値（即ち最終的に調整が完了した値）として、６Ｅｈ＝（０１１０１１１０）ｂが確定する。 Further, k is decremented, k = 1 bit is set to 1, and 6Eh = (01101110) b becomes 6Fh = (01101111) b. In the comparison between the feedback value F and the target value at this time, F> D, and therefore the value of the first bit set at 1 is cleared to 0 at 6Fh = (01101111) b. That is, the bit that needs to be updated is determined until the least significant bit is reached, and 6Eh = (01101110) b is determined as the final value of the control input value C (that is, the value finally adjusted).
このとき、さらにｋをデクリメントしてｋ＝０とし、これを終了条件として、制御入力値Ｃの更新は終了する。この例では、制御入力値Ｃの最終値が入力された制御入力値Ｃから得たフィードバック値Ｆと目標値Ｄとが一致している。 At this time, k is further decremented to k = 0, and the update of the control input value C is completed using this as an end condition. In this example, the feedback value F obtained from the control input value C to which the final value of the control input value C is input matches the target value D.
なお、上記第２の調整処理では、ｋがｋ＝１までデクリメントされる前に、即ち最下位ビットの更新よりも前に、フィードバック値Ｆが目標値Ｄと一致した場合（即ちＦ＝Ｄ）、上記処理を終了し、その時点でのＮビットで表される値を、制御入力値Ｃの最終値としてもよい。 In the second adjustment process, when the feedback value F matches the target value D (ie, F = D) before k is decremented to k = 1, that is, before the least significant bit is updated. The above processing may be terminated, and the value represented by N bits at that time may be the final value of the control input value C.
即ち、図３の例で説明すると、ｋ＝２ビット目が１でセットされ、６Ｃｈ＝（０１１０１１００）ｂが６Ｅｈ＝（０１１０１１１０）ｂに更新された時点で、フィードバック値Ｆは目標値と一致（Ｆ＝Ｄ）するため、ここで調整を終了し、その時点でのＮビットで表される値を、制御入力値Ｃの最終値としてもよい。 That is, in the example of FIG. 3, when the k = 2 bit is set to 1 and 6Ch = (01101100) b is updated to 6Eh = (01101110) b, the feedback value F matches the target value ( F = D), the adjustment ends here, and the value represented by N bits at that time may be the final value of the control input value C.
上述したように、Ｎビットの制御入力値Ｃは、その調整の際に、フィードバック値Ｆが目標値Ｄと一致もしくは近似するように、確実に、上位ビットから最下位ビットに至るまで、その値が確定される（エラー処理を除く）。即ち、従来例とは異なり、制御入力値Ｃを確実に収束させることが可能となる。 As described above, the N-bit control input value C is reliably adjusted from the upper bit to the least significant bit so that the feedback value F matches or approximates the target value D during the adjustment. Is fixed (except for error handling). That is, unlike the conventional example, the control input value C can be reliably converged.
また、収束した制御入力値Ｃは、その上位ビットから最下位ビットに至るまでの各ビットの値が反映されている。そのため、制御対象１０の制御の精度を従来例に比して向上させることが可能となる。
The converged control input value C reflects the value of each bit from the upper bit to the least significant bit. Therefore, it becomes possible to improve the accuracy of control of the controlled
また、上記第１及び第２の調整処理の前に、上記初期調整処理として、フィードバック値Ｆを単調増加もしくは単調減少させて、その増加方向もしくは減少方向で、目標値Ｄを一旦超えさせることにより、制御対象１０の制御に要する時間Ｔ１を従来例の自動調整方法における制御に要する時間Ｔ２に比して短縮することが可能となる。
Further, before the first and second adjustment processes, as the initial adjustment process, the feedback value F is monotonously increased or decreased monotonously and once exceeds the target value D in the increasing or decreasing direction. The time T1 required for the control of the controlled
また、制御対象１０の制御の際に最適化する必要のあるパラメータは、フィードバック値Ｆの目標値Ｄと、所定の加減量（初期値）のみでよく、従来例に比してパラメータの最適化の際の作業量を軽減することができる。
Further, the parameters that need to be optimized when controlling the controlled
なお、上述した実施形態では、制御対象１０（表示パネルモジュール）は、例えば有機エレクトロルミネッセンス素子を不図示の光源として備え、ＴＦＴによって駆動するアクティブマトリクス型の表示パネルモジュールを含むものとしたが、本発明はこれに限定されない。即ち、発明は、上記以外の表示パネルモジュール、例えばＬＣＤパネルモジュールを制御対象１０とした場合についても適用される。
In the above-described embodiment, the control target 10 (display panel module) includes an active matrix display panel module that includes, for example, an organic electroluminescence element as a light source (not shown) and is driven by a TFT. The invention is not limited to this. That is, the invention is also applied to a case where a display panel module other than the above, for example, an LCD panel module is used as the
さらにいえば、上述した実施形態の制御対象１０は、所定の条件を満たすものであれば、上記表示パネルモジュール以外のものであってもよい。その条件とは、制御対象１０に入力される制御入力値Ｃの増加に対応して、制御対象１０から得たフィードバック値Ｆも増加し、制御入力値Ｃの減少に対応して、制御対象１０から得たフィードバック値Ｆも減少するという関係を満たすことである。この場合、制御入力値Ｃ、フィードバック値Ｆ、及び目標値Ｄは、それぞれ、制御対象１０に対応した所定の物理量もしくは無次元量となる。また、カラーメータ３０は必ずしも必要とされない。即ち、自動調整システムには、必要に応じて、制御対象１０から所定のフィードバック値を所得する機能を有した装置、例えば測定装置や変換装置等が設けられる。
Furthermore, the
１０ 制御対象（表示パネルモジュール）
２０，１２０ 調整器 ２１，１２１ 判定回路 ２２，１２２ 調整回路
３０ カラーメータ
Ｃ 制御入力値
Ｄ 目標値
Ｆ フィードバック値
10 Control target (display panel module)
20, 120
Claims (7)
第１の期間では、前記フィードバック値と前記目標値とを比較し、前記フィードバック値が前記目標値と一致するまで、もしくは前記目標値を一旦超えるまで単調増加もしくは単調減少するように、前記制御入力値を所定の加減量の加算もしくは減算により繰り返し更新し、
前記フィードバック値が前記目標値を一旦超えた場合、その後の第２の期間では、前記フィードバック値と前記目標値とを比較し、その比較結果を基に、前記制御入力値のＮビットの中で更新する必要のあるｋビット目を１でセットするか、もしくは０でクリアし、ｋビット目が最下位ビットとなるまでｋをデクリメントしながら、前記フィードバック値と目標値との比較、及び前記ｋビット目のセットもしくはクリアを繰り返すことを特徴とする自動調整方法。 A control target controlled by a control input value composed of N bits (N is a natural number) is compared with a feedback value obtained from the control target and a predetermined target value, and the control input value is determined based on the comparison result. An automatic adjustment method of a feedback loop comprising a regulator to be updated,
In the first period, the control input is compared so that the feedback value and the target value are compared and monotonously increased or decreased until the feedback value matches the target value or once exceeds the target value. Update the value repeatedly by adding or subtracting a predetermined amount
When the feedback value once exceeds the target value, the feedback value is compared with the target value in the second period thereafter, and based on the comparison result, N bits of the control input value The k-bit that needs to be updated is set with 1 or cleared with 0, and the k is decremented until the k-th bit becomes the least significant bit, comparing the feedback value with the target value, and k An automatic adjustment method characterized by repeatedly setting or clearing the bit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006093258A JP5592592B2 (en) | 2006-03-30 | 2006-03-30 | Automatic adjustment method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006093258A JP5592592B2 (en) | 2006-03-30 | 2006-03-30 | Automatic adjustment method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007264563A true JP2007264563A (en) | 2007-10-11 |
| JP5592592B2 JP5592592B2 (en) | 2014-09-17 |
Family
ID=38637569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006093258A Expired - Fee Related JP5592592B2 (en) | 2006-03-30 | 2006-03-30 | Automatic adjustment method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5592592B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013046514A (en) * | 2011-08-25 | 2013-03-04 | Semiconductor Components Industries Llc | Drive signal generation circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03260723A (en) * | 1990-03-09 | 1991-11-20 | Hitachi Ltd | Hybrid type function computing method and arithmetic processing system |
| JPH09149337A (en) * | 1995-10-24 | 1997-06-06 | Chishu Denno Kofun Yugenkoshi | System and method for automatically controlling brightness and contrast in display |
| JP2000215176A (en) * | 1999-01-25 | 2000-08-04 | Casio Comput Co Ltd | Eletronic calculation device and record medium recording calculation processing program |
| JP2000244053A (en) * | 1999-02-19 | 2000-09-08 | Fujitsu Ltd | Optical output control circuit |
| JP2002055668A (en) * | 2000-08-10 | 2002-02-20 | Sharp Corp | Method for measuring input/output characteristics of display device, method for correcting image of the display device, method for preparing icc profile of the display device, storage medium with procedure for the methods stored thereon, and the display device |
-
2006
- 2006-03-30 JP JP2006093258A patent/JP5592592B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03260723A (en) * | 1990-03-09 | 1991-11-20 | Hitachi Ltd | Hybrid type function computing method and arithmetic processing system |
| JPH09149337A (en) * | 1995-10-24 | 1997-06-06 | Chishu Denno Kofun Yugenkoshi | System and method for automatically controlling brightness and contrast in display |
| JP2000215176A (en) * | 1999-01-25 | 2000-08-04 | Casio Comput Co Ltd | Eletronic calculation device and record medium recording calculation processing program |
| JP2000244053A (en) * | 1999-02-19 | 2000-09-08 | Fujitsu Ltd | Optical output control circuit |
| JP2002055668A (en) * | 2000-08-10 | 2002-02-20 | Sharp Corp | Method for measuring input/output characteristics of display device, method for correcting image of the display device, method for preparing icc profile of the display device, storage medium with procedure for the methods stored thereon, and the display device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013046514A (en) * | 2011-08-25 | 2013-03-04 | Semiconductor Components Industries Llc | Drive signal generation circuit |
| US9130496B2 (en) | 2011-08-25 | 2015-09-08 | Semiconductor Components Industries, Llc | Drive signal generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5592592B2 (en) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102180452B1 (en) | Compensation loop for read voltage adaptation | |
| JP6563349B2 (en) | Circuit and method for detection and correction of DAC mismatch error in ADC | |
| WO2020155928A1 (en) | Display panel compensation method and compensation system and display device | |
| JP6929282B2 (en) | Time-based delay line analog-to-digital converter | |
| US7952507B2 (en) | Programmable segmented digital-to-analog converter (DAC) | |
| US7696977B2 (en) | Apparatus and method for driving display panel with temperature compensated driving voltage | |
| US9311844B2 (en) | Source driver and method to reduce peak current therein | |
| CN109637422B (en) | Gamma correction method, gamma correction apparatus, and computer-readable storage medium | |
| KR102542500B1 (en) | Organic Light Emitting Display Device and Driving Method Thereof | |
| US9087567B2 (en) | Method and apparatus for amplifier offset calibration | |
| US9413374B2 (en) | Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter | |
| KR20210002635A (en) | Thermal mass flow sensor with improved precision | |
| CN109949750B (en) | Display device and driving method thereof | |
| TWI703549B (en) | Voltage calibration circuit and method applied to display apparatus | |
| JP5592592B2 (en) | Automatic adjustment method | |
| US10027285B2 (en) | Semiconductor device | |
| KR102203059B1 (en) | Organic light emitting display device and method for driving the same | |
| TWI650949B (en) | Calibration circuit and calibration method for successive approximation register analog-to-digital converter | |
| US10134324B2 (en) | Device and method for correcting gamma set data | |
| US9413568B2 (en) | Method and apparatus for calibrating an input interface | |
| US20100109731A1 (en) | Apparatus and method for duty cycle correction | |
| US20210350731A1 (en) | Source driver and calibration method thereof | |
| CN115437238B (en) | Variable-length PD type iterative learning control method for direct-current motor driven single-rod system | |
| TWI548212B (en) | Circuit calibrating method and circuit calibrating system | |
| JP2000244317A (en) | D/a converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121112 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5592592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |