JP2007258416A - Power module and substrate therefor and method of manufacturing substrate for power module - Google Patents

Power module and substrate therefor and method of manufacturing substrate for power module Download PDF

Info

Publication number
JP2007258416A
JP2007258416A JP2006080309A JP2006080309A JP2007258416A JP 2007258416 A JP2007258416 A JP 2007258416A JP 2006080309 A JP2006080309 A JP 2006080309A JP 2006080309 A JP2006080309 A JP 2006080309A JP 2007258416 A JP2007258416 A JP 2007258416A
Authority
JP
Japan
Prior art keywords
conductor pattern
power module
ceramic plate
module substrate
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006080309A
Other languages
Japanese (ja)
Other versions
JP4682889B2 (en
Inventor
Shinsuke Aoki
慎介 青木
Toshiyuki Nagase
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006080309A priority Critical patent/JP4682889B2/en
Publication of JP2007258416A publication Critical patent/JP2007258416A/en
Application granted granted Critical
Publication of JP4682889B2 publication Critical patent/JP4682889B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make a power module compact without reducing the heat cycle life or reducing the outer-appearance quality. <P>SOLUTION: The substrate 14 for a power module is made by bonding a conductor pattern 12 formed of pure Al or an Al alloy on the surface of a ceramic board 11 using an Al-Si based brazing material 13. A semiconductor chip 15 is to be formed on the surface of the conductor pattern 12. The side face 12a of the conductor pattern 12 rising from the surface of the ceramic board 11 is extended nearly perpendicular to the surface of the ceramic board 11. In a portion of the surface of the conductor pattern 12 whereon the semiconductor chip 15 is to be formed, at least an inner portion away from the peripheral edge by 1 mm or above has a content of 3 wt.% or less of Si. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法に関するものである。   The present invention relates to a power module substrate and a power module used in a semiconductor device that controls a large current and a high voltage, and a method for manufacturing the power module substrate.

この種のパワーモジュールは一般に、ＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣ等により形成されたセラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンがＡｌ−Ｓｉ系のろう材により接合されたパワーモジュール用基板と、導体パターンの表面に接合された半導体チップと、セラミックス板の裏面側に接合された冷却器とを備えている。このうちパワーモジュール用基板は、従来では、例えば下記特許文献１に示されるように、セラミックス板の表面に導体パターンを形成するための回路板をろう付けした後に、この回路板にエッチング処理を施し、導体パターンを形成することがなされている。
しかしながら、このようにエッチング処理により導体パターンを形成すると、この導体パターンを構成する導体は、その表面（発熱体側）から裏面（セラミックス板側）に向かうに従い漸次幅が広くなるため、近年のパワーモジュールに対するさらなるコンパクト化、すなわち導体パターンを構成する導体の幅を狭くして、隣合う導体同士の間隔を狭くすることについての要求に応えることが困難であるという問題があった。
そこで、本発明者等は、母材から打ち抜いた導体パターン部材、若しくは鋳造により形成した導体パターン部材を、セラミックス板にろう付けすることによって、側面がセラミックス板の表面から略垂直に立上がった導体パターンを形成することについて検討している。
特開平１０−２４２３３０号公報 In general, this type of power module has a conductive pattern formed of pure Al or Al alloy on the surface of a ceramic plate formed of AlN, Al 2 O 3 , Si 3 N 4 , SiC, or the like. A power module substrate joined by a material, a semiconductor chip joined to the surface of the conductor pattern, and a cooler joined to the back side of the ceramic plate. Of these, a power module substrate is conventionally subjected to an etching process after brazing a circuit board for forming a conductor pattern on the surface of a ceramic board, as shown in Patent Document 1 below, for example. A conductor pattern is formed.
However, when a conductor pattern is formed by etching in this way, the conductor constituting this conductor pattern gradually increases in width from the front surface (heating element side) to the back surface (ceramic plate side). There is a problem that it is difficult to meet the demand for further downsizing, i.e., reducing the width of the conductors constituting the conductor pattern and reducing the distance between adjacent conductors.
Accordingly, the present inventors have found that a conductor pattern member punched from a base material or a conductor pattern member formed by casting is brazed to a ceramic plate so that the side surface rises substantially vertically from the surface of the ceramic plate. We are considering forming a pattern.
JP-A-10-242330

しかしながら、このようなパワーモジュール用基板の製造方法では、エッチング工程を経ないので、導体パターンの細線化は実現できるものの、この導体パターンの側面がセラミックス板の表面から略垂直に立上がっているので、エッチング処理して形成した導体パターンの側面と比べてその立上がる方向の長さが短いため、導体パターン部材をセラミックス板の表面にろう付けする際に、導体パターン部材とセラミックス板との間から溢れ出たろう材の余剰分が、その表面張力により凝集することによって、導体パターン部材の側面を伝ってこの表面に乗り上がり易くなっている。
そして、このろう材は、前記のようにＡｌ−Ｓｉ系とされてＳｉを含有しているので、純Ａｌ若しくはＡｌ合金により形成された導体パターンよりも硬いうえに、パワーモジュールを使用する過程における熱サイクルによりさらに加工硬化させられることによって、導体パターンに対してその表面および側面から大きな外力が作用して、導体パターンとセラミックス板との接合界面に大きな応力が作用し、導体パターンがセラミックス板の表面から剥離し易くなり、パワーモジュールの熱サイクル寿命を低下させるおそれがある。
また、導体パターンの表面においてろう材が乗り上げた部分に、ワイヤボンディングが施されると、ろう材は前記のように導体パターンと比べて硬いので、この部分とワイヤボンディングとの接合部における熱サイクル寿命を低下させるおそれがある。
さらに、導体パターンの表面に前記のように乗り上げたろう材は、視認することができ、外観品質を低減させるおそれもある。
ここで、前記導体パターン部材の側面は、セラミックス板の表面に配置したときに、この表面に対して略垂直に延在することになり、エッチング処理して形成した導体パターンの側面と比べてその前記延在する方向の長さが短いので、ろう材の前記乗り上げが生じ易くなっている。 However, in such a power module substrate manufacturing method, since the etching process is not performed, the conductor pattern can be thinned, but the side surface of the conductor pattern rises substantially vertically from the surface of the ceramic plate. Because the length of the rising direction of the conductor pattern is shorter than the side surface of the conductor pattern formed by etching treatment, when the conductor pattern member is brazed to the surface of the ceramic plate, the gap is between the conductor pattern member and the ceramic plate. The surplus brazing material that overflows agglomerates due to its surface tension, so that it easily reaches the surface along the side surface of the conductor pattern member.
And since this brazing material is made of Al-Si as described above and contains Si, it is harder than a conductor pattern formed of pure Al or Al alloy, and in the process of using a power module. When the work pattern is further hardened by thermal cycling, a large external force acts on the conductor pattern from its surface and side surfaces, a large stress acts on the bonding interface between the conductor pattern and the ceramic plate, and the conductor pattern is It becomes easy to peel off from the surface, and there is a risk of reducing the thermal cycle life of the power module.
In addition, when wire bonding is performed on the portion of the surface of the conductor pattern where the brazing material has run, since the brazing material is harder than the conductor pattern as described above, the thermal cycle at the joint between this portion and wire bonding May reduce life.
Furthermore, the brazing material that has run on the surface of the conductor pattern as described above can be visually recognized, and there is a risk of reducing the appearance quality.
Here, when the side surface of the conductor pattern member is arranged on the surface of the ceramic plate, the side surface of the conductor pattern member extends substantially perpendicularly to the surface, and the side surface of the conductor pattern formed by etching is compared with the side surface of the conductor pattern member. Since the length in the extending direction is short, the climbing of the brazing material is likely to occur.

本発明はこのような事情を考慮してなされたもので、パワーモジュールの熱サイクル寿命を低減させたり、パワーモジュール用基板の外観品質を低下させることなく、パワーモジュールのコンパクト化を図ることができるパワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and the power module can be made compact without reducing the thermal cycle life of the power module or reducing the appearance quality of the power module substrate. It is an object of the present invention to provide a power module substrate, a power module, and a method for manufacturing the power module substrate.

このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板は、セラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンが、Ａｌ−Ｓｉ系のろう材により接合され、この導体パターンの表面に半導体チップが設けられるパワーモジュール用基板であって、前記セラミックス板の表面から立上がるこの導体パターンの側面は、前記セラミックス板の表面に対して略垂直に延在し、前記半導体チップが設けられる導体パターンの表面において、少なくともその外周縁から内側に１ｍｍ以上離れた部分は、Ｓｉの含有量が３ｗｔ％以下とされていることを特徴とする。   In order to solve such problems and achieve the above-mentioned object, the power module substrate of the present invention has an Al-Si-based conductor pattern formed of pure Al or Al alloy on the surface of the ceramic plate. A power module substrate joined with a brazing material and provided with a semiconductor chip on the surface of the conductor pattern, the side surface of the conductor pattern rising from the surface of the ceramic plate is substantially perpendicular to the surface of the ceramic plate In the surface of the conductor pattern on which the semiconductor chip is provided, the Si content is 3 wt% or less at least at a portion 1 mm or more inward from the outer periphery.

この発明では、半導体チップが設けられる導体パターンの表面において、少なくともその外周縁から内側に１ｍｍ以上離れた部分は、Ｓｉの含有量が３ｗｔ％以下とされているので、パワーモジュールの熱サイクル寿命を低減させたり、パワーモジュール用基板の外観品質を低下させることなく、パワーモジュールのコンパクト化を図ることができる。
すなわち、導体パターンの表面へのろう材の乗り上げ量が低減されているので、このパワーモジュール用基板を有するパワーモジュールに熱サイクルが作用したことにより、前記乗り上げたろう材が加工硬化したとしても、このろう材がセラミックス板と導体パターンとの接合界面に作用させる負荷を抑えることが可能になり、導体パターンがセラミックス板から剥離し易くなるのを抑制し、パワーモジュールの熱サイクル寿命が低下するのを防ぐことができる。
また、導体パターンの表面においてワイヤボンディングが接合される部分は、一般にその外周縁から内側に１ｍｍ以上離れた部分なので、この部分におけるＳｉの含有量が３ｗｔ％以下であると、ワイヤボンディングと導体パターンとの接合部に、十分な熱サイクル数に耐え得る強度を具備させることができる。
さらにまた、導体パターンの表面において、少なくともその外周縁から内側に１ｍｍ以上離れた部分におけるＳｉの含有量が３ｗｔ％以下とされていると、導体パターンの表面の平面視において、ろう材の乗り上げがしみとして視認され難くなり、外観品質の向上を図ることができる。 In the present invention, at least a portion 1 mm or more inward from the outer peripheral edge on the surface of the conductor pattern on which the semiconductor chip is provided has a Si content of 3 wt% or less. The power module can be made compact without reducing or reducing the appearance quality of the power module substrate.
That is, since the amount of the brazing material on the surface of the conductor pattern is reduced, even if the above-described brazing material is work hardened due to the thermal cycle acting on the power module having the power module substrate, this It is possible to suppress the load that the brazing material acts on the bonding interface between the ceramic plate and the conductor pattern, and to prevent the conductor pattern from being easily peeled off from the ceramic plate, thereby reducing the thermal cycle life of the power module. Can be prevented.
Further, the portion where the wire bonding is joined on the surface of the conductor pattern is generally a portion separated by 1 mm or more inward from the outer peripheral edge. Therefore, if the Si content in this portion is 3 wt% or less, the wire bonding and the conductor pattern Can be provided with a strength capable of withstanding a sufficient number of thermal cycles.
Furthermore, when the Si content in the surface of the conductor pattern is 3 wt% or less at least at a portion that is 1 mm or more inward from the outer peripheral edge, the brazing material can be mounted in a plan view of the surface of the conductor pattern. It becomes difficult to be visually recognized as a stain, and the appearance quality can be improved.

このようなパワーモジュール用基板の第１の製造方法は、セラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンが、Ａｌ−Ｓｉ系のろう材により接合され、この導体パターンの表面に半導体チップが設けられるパワーモジュール用基板の製造方法であって、前記導体パターンは、純Ａｌ若しくはＡｌ合金により形成された母材から打ち抜いた導体パターン部材、または鋳造により形成した導体パターン部材を、セラミックス板にろう付けすることにより形成され、このろう付けの前に予め、セラミックス板の表面において、接合される導体パターン部材の外周縁よりも外側に、溶融したろう材のうちセラミックス板と導体パターン部材との間から溢れ出た余剰分を収納する収納部を形成しておき、その後、セラミックス板の表面において収納部に囲まれた部分よりも内側にろう材箔を介して導体パターン部材を配置し、これらを積層方向に押圧した状態で加熱してろう材箔を溶融し、セラミックス板の表面に導体パターン部材をろう付けして請求項１記載のパワーモジュール用基板を形成することを特徴とする。   In the first method for manufacturing such a power module substrate, a conductor pattern formed of pure Al or Al alloy is joined to the surface of the ceramic plate with an Al—Si brazing material, and the surface of the conductor pattern A method of manufacturing a power module substrate in which a semiconductor chip is provided, wherein the conductor pattern is a conductor pattern member punched from a base material formed of pure Al or an Al alloy, or a conductor pattern member formed by casting, Formed by brazing to a ceramic plate, and before this brazing, on the surface of the ceramic plate, the ceramic plate and the conductive pattern out of the molten brazing material outside the outer peripheral edge of the conductive pattern member to be joined A storage portion is formed to store excess portions overflowing from the space between the members. The conductor pattern member is arranged via the brazing material foil inside the portion surrounded by the storage portion on the surface of the coke plate, and heated in a state where these are pressed in the laminating direction to melt the brazing material foil, and the ceramic plate The power module substrate according to claim 1 is formed by brazing a conductor pattern member to the surface of the substrate.

この発明によれば、導体パターン部材をセラミックス板の表面にろう付けする際に、溶融したろう材のうち、導体パターン部材とセラミックス板との間から溢れ出た余剰分を、前記収納部に収納することが可能になり、導体パターン部材の側面を伝って表面に乗り上がるろう材の量を低減させることができる。
なお、前記収納部は、溝加工部若しくは粗面加工部とされてもよい。また、この溝加工部若しくは粗面加工部は、幅を５０μｍ〜１００μｍとし、その内周縁と導体パターンの外周縁との距離を約１５０μｍとして形成してもよい。 According to this invention, when the conductive pattern member is brazed to the surface of the ceramic plate, the excess portion overflowing from between the conductive pattern member and the ceramic plate among the molten brazing material is stored in the storage portion. It is possible to reduce the amount of brazing material that rides on the surface along the side surface of the conductor pattern member.
The storage portion may be a groove processing portion or a rough surface processing portion. Further, the groove processed portion or the roughened surface processed portion may be formed with a width of 50 μm to 100 μm and a distance between the inner peripheral edge and the outer peripheral edge of the conductor pattern being about 150 μm.

さらに、前記パワーモジュール用基板の第２の製造方法は、セラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンが、Ａｌ−Ｓｉ系のろう材により接合され、この導体パターンの表面に半導体チップが設けられるパワーモジュール用基板の製造方法であって、前記導体パターンは、純Ａｌ若しくはＡｌ合金により形成された母材から打ち抜いた導体パターン部材、または鋳造により形成した導体パターン部材を、セラミックス板にろう付けすることにより形成され、前記導体パターン部材を形成する際、前記半導体チップが接合される表面の外周縁部に、その外周縁の全周にわたって凸部を形成し、その後、この凸部の形成された表面と反対側の裏面をセラミックス板の表面にろう材箔を介して配置した後に、前記凸部の上面をその全周にわたって板状押圧体により押圧し、導体パターン部材の表面において前記凸部よりも内側に位置する部分を閉塞した状態で加熱してろう材箔を溶融し、セラミックス板の表面に導体パターン部材をろう付けして請求項１記載のパワーモジュール用基板を形成することを特徴とする。   Further, in the second method for manufacturing the power module substrate, a conductor pattern formed of pure Al or an Al alloy is joined to the surface of the ceramic plate with an Al—Si brazing material, and the surface of the conductor pattern is formed. A method of manufacturing a power module substrate in which a semiconductor chip is provided, wherein the conductor pattern is a conductor pattern member punched from a base material formed of pure Al or an Al alloy, or a conductor pattern member formed by casting, When the conductor pattern member is formed by brazing to a ceramic plate, a convex portion is formed on the outer peripheral edge of the surface to which the semiconductor chip is bonded, and then the entire outer peripheral edge. After placing the back surface on the opposite side of the surface on which the protrusions are formed on the surface of the ceramic plate via the brazing material foil, The upper surface of the convex portion is pressed by a plate-like pressing body over the entire circumference, and the brazing material foil is melted by heating in a state where the surface located on the inner side of the convex portion is closed on the surface of the conductive pattern member, and the ceramic plate The power module substrate according to claim 1 is formed by brazing a conductor pattern member to the surface of the substrate.

この場合、導体パターン部材の表面における外周縁部に凸部が形成されているので、前記押圧した状態で加熱してろう材箔を溶融したときに、前記ろう材の余剰分が、導体パターン部材の側面を伝って、半導体チップが接合される表面に乗り上がろうとしても、この乗り上げまでに要するろう材の移動距離を前記凸部の高さ分長くすることが可能になり、導体パターン部材の側面に付着するろう材の量は多くなるものの、表面に乗り上がるろう材の量を低減させることができる。さらに、このろう付けに際し、板状押圧体によって前記凸部の上面をその全周にわたって押圧し、導体パターン部材の表面において前記凸部よりも内側に位置する部分を閉塞するので、導体パターン部材の側面を伝ったろう材が前記内側に流入するのを防ぐことができる。   In this case, since the convex portion is formed on the outer peripheral edge portion on the surface of the conductor pattern member, when the brazing material foil is melted by heating in the pressed state, the surplus portion of the brazing material is the conductor pattern member. Even if it tries to ride on the surface to which the semiconductor chip is joined through the side surface of the semiconductor chip, it is possible to lengthen the movement distance of the brazing material required for this riding by the height of the convex portion, and the conductor pattern member Although the amount of the brazing material adhering to the side surface of the steel plate increases, the amount of the brazing material that rides on the surface can be reduced. Furthermore, during this brazing, the upper surface of the convex portion is pressed over the entire circumference by the plate-shaped pressing body, and the portion located on the inner side of the convex portion on the surface of the conductive pattern member is closed. It is possible to prevent the brazing material that has traveled along the side surface from flowing into the inside.

また、本発明のパワーモジュールは、セラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンがＡｌ−Ｓｉ系のろう材により接合されたパワーモジュール用基板と、導体パターンの表面に接合された半導体チップと、セラミックス板の裏面側に接合された冷却器とを備えたパワーモジュールであって、前記パワーモジュール用基板が、請求項１記載のパワーモジュール用基板であることを特徴とする。   Further, the power module of the present invention is bonded to the surface of the conductive pattern and the power module substrate in which the conductor pattern formed of pure Al or Al alloy is bonded to the surface of the ceramic plate by the Al—Si brazing material. A power module comprising: a semiconductor chip formed; and a cooler bonded to the back side of the ceramic plate, wherein the power module substrate is the power module substrate according to claim 1. .

この発明に係るパワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法によれば、パワーモジュールの熱サイクル寿命を低減させたり、パワーモジュール用基板の外観品質を低下させることなく、パワーモジュールのコンパクト化を図ることができる。   According to the power module substrate and the power module and the method for manufacturing the power module substrate according to the present invention, without reducing the thermal cycle life of the power module or the appearance quality of the power module substrate, Compactness can be achieved.

以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の第１実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール１０は、セラミックス板１１の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターン１２がＡｌ−Ｓｉ系のろう材１３により接合されたパワーモジュール用基板１４と、導体パターン１２の表面に第１はんだ層１７を介してはんだ接合された半導体チップ１５と、セラミックス板１１の裏面側に接合された冷却器１６とを備えている。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an overall view showing a power module to which a power module substrate according to a first embodiment of the present invention is applied.
This power module 10 includes a power module substrate 14 in which a conductor pattern 12 formed of pure Al or an Al alloy is bonded to the surface of a ceramic plate 11 by an Al—Si brazing material 13, and the surface of the conductor pattern 12. Are provided with a semiconductor chip 15 soldered via a first solder layer 17 and a cooler 16 joined to the back side of the ceramic plate 11.

図示の例では、パワーモジュール用基板１４は、セラミックス板１１の裏面に導体パターン１２と同じ材質により形成された金属板１８が前記ろう材１３により接合され、この金属板１８の裏面に冷却器１６が第２はんだ層１９を介してはんだ接合、若しくはろう付けや拡散接合により接合された構成とされている。セラミックス板１１は、例えばＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣ等により形成され、冷却器１６は、純Ａｌ、純Ｃｕ、Ａｌ合金若しくはＣｕ合金により形成され、第１、第２はんだ層１７、１９は、例えばＳｎ−Ａｇ−Ｃｕ系若しくはＺｎ−Ａｌ系のはんだ材により形成されている。 In the illustrated example, the power module substrate 14 has a metal plate 18 formed of the same material as the conductor pattern 12 joined to the back surface of the ceramic plate 11 by the brazing material 13, and a cooler 16 is attached to the back surface of the metal plate 18. Are joined by solder joining, brazing or diffusion joining via the second solder layer 19. The ceramic plate 11 is made of, for example, AlN, Al 2 O 3 , Si 3 N 4 , SiC, or the like, and the cooler 16 is made of pure Al, pure Cu, Al alloy, or Cu alloy, and includes first and second solders. The layers 17 and 19 are made of, for example, a Sn—Ag—Cu-based or Zn—Al-based solder material.

そして、本実施形態では、導体パターン１２は、純Ａｌ若しくはＡｌ合金により形成された母材から打ち抜いた導体パターン部材、または鋳造により形成した導体パターン部材を、セラミックス板１１にろう付けすることにより形成され、導体パターン１２の外表面のうち、セラミックス板１１の表面から立上がる側面１２ａは、セラミックス板１１の表面に対して略垂直に延在している。   In this embodiment, the conductor pattern 12 is formed by brazing a conductor pattern member punched from a base material formed of pure Al or an Al alloy or a conductor pattern member formed by casting to the ceramic plate 11. Of the outer surface of the conductor pattern 12, the side surface 12 a rising from the surface of the ceramic plate 11 extends substantially perpendicular to the surface of the ceramic plate 11.

また、導体パターン１２の表面、つまり半導体チップ１５が接合される表面において、少なくともその外周縁から内側に１ｍｍ以上離れた部分は、Ｓｉの含有量が３ｗｔ％以下とされている。なお、この導体パターン１２の表面の全域にわたって、Ｓｉの含有量を３ｗｔ％以下としてもよい。   Further, on the surface of the conductor pattern 12, that is, the surface to which the semiconductor chip 15 is bonded, at least a portion 1 mm or more inward from the outer peripheral edge has an Si content of 3 wt% or less. Note that the Si content may be 3 wt% or less over the entire surface of the conductor pattern 12.

このようなＳｉの含有量は、例えばＥＰＭＡ（電子線マイクロアナライザ）の定量分析により測定することができ、また、Ｓｉの含有量が３ｗｔ％を超える部分と、３ｗｔ％以下の部分との境界、または導体パターン１２の表面において、その外周縁と、Ｓｉの含有量が３ｗｔ％以下となる部分の外周縁との距離は、光学顕微鏡や実体顕微鏡を用いて把握、または測定することができる。
なお、導体パターン１２の表面のＳｉは、セラミックス板１１の表面に導体パターン１２と同形同大の導体パターン部材をろう付けしたときに、Ａｌ−Ｓｉ系のろう材１３が、導体パターン１２の側面１２ａを伝って乗り上げたものであって、導体パターン１２の表面におけるこのＳｉの含有量は、その外周縁から内側に向かうに従い漸次少なくなっている。 Such Si content can be measured by, for example, quantitative analysis of EPMA (electron beam microanalyzer), and the boundary between a portion where the Si content exceeds 3 wt% and a portion where the content is 3 wt% or less, Alternatively, the distance between the outer peripheral edge of the surface of the conductor pattern 12 and the outer peripheral edge of the portion where the Si content is 3 wt% or less can be grasped or measured using an optical microscope or a stereomicroscope.
Note that the Si on the surface of the conductor pattern 12 is such that when a conductor pattern member having the same shape and size as the conductor pattern 12 is brazed to the surface of the ceramic plate 11, the Al—Si brazing material 13 is It was carried along the side surface 12a, and the Si content on the surface of the conductor pattern 12 gradually decreased from the outer peripheral edge toward the inner side.

セラミックス板１１の表面において導体パターン１２の外周縁よりも外側には、この導体パターン１２の外周縁を囲うように、この外周縁に沿って連続的に延在した溝加工部１１ａ（収納部）が形成されている。なお、本実施形態では、溝加工部１１ａは、その幅が５０μｍ〜１００μｍとされ、深さが５０μｍ〜３００μｍとされ、その内周縁と導体パターン１２の外周縁との距離は約１５０μｍとされている。また、この溝加工部１１ａは例えばレーザ加工等により形成することができる。   On the surface of the ceramic plate 11, outside the outer peripheral edge of the conductor pattern 12, a groove processing part 11 a (storage part) continuously extending along the outer peripheral edge so as to surround the outer peripheral edge of the conductor pattern 12. Is formed. In this embodiment, the groove processing portion 11a has a width of 50 μm to 100 μm, a depth of 50 μm to 300 μm, and a distance between the inner peripheral edge and the outer peripheral edge of the conductor pattern 12 is about 150 μm. Yes. Moreover, this groove processing part 11a can be formed by laser processing etc., for example.

次に、以上のように構成されたパワーモジュール用基板１４の製造方法について説明する。
まず、純Ａｌ若しくはＡｌ合金からなる母材を打ち抜いて導体パターン１２と同形同大の導体パターン部材を形成する。この際に得られた切断面が側面１２ａとなる。なお、前記母材を打ち抜く際、予めＡｌ−Ｓｉ系のろう材箔をこの母材の裏面に配置しておき、この母材における導体パターン部材の形成予定部をその裏面側から押圧し、この導体パターン部材の形成予定部の外周縁にせん断力を作用させてその厚さ方向途中まで切断するとともに、この導体パターン部材の形成予定部の外周縁に位置する前記ろう材箔を切断した後に、この導体パターン部材の形成予定部をその表面側から押圧して押し戻し、その後、この母材の裏面とセラミックス板１１の表面とをテンプレートを挟んで対向させた状態で、導体パターン部材の形成予定部の表面をセラミックス板１１の表面に向けて押圧して母材から分離し導体パターン部材を形成するとともに、この導体パターン部材をその裏面側からテンプレートのガイド孔に挿入することにより、セラミックス板１１の表面にろう材箔と導体パターン部材とをこの順に配置する。 Next, a method for manufacturing the power module substrate 14 configured as described above will be described.
First, a base material made of pure Al or an Al alloy is punched to form a conductor pattern member having the same shape and size as the conductor pattern 12. The cut surface obtained at this time becomes the side surface 12a. When punching out the base material, an Al-Si-based brazing foil is previously disposed on the back surface of the base material, and the formation portion of the conductor pattern member in the base material is pressed from the back surface side. After cutting the brazing material foil located on the outer periphery of the formation planned portion of the conductor pattern member, by applying a shearing force to the outer periphery of the formation planned portion of the conductor pattern member and cutting to the middle in the thickness direction, The conductor pattern member formation planned portion is pressed and pushed back from the front surface side, and then the conductor pattern member formation planned portion in a state where the back surface of the base material and the surface of the ceramic plate 11 face each other with the template interposed therebetween. The surface of the ceramic plate 11 is pressed toward the surface of the ceramic plate 11 to be separated from the base material to form a conductor pattern member. By inserting the de-hole, placing a brazing filler metal foil and the conductive pattern member in this order on the surface of the ceramic plate 11.

ここで、このようにして得られた導体パターン部材の側面１２ａは、前記ろう材箔が配置されている裏面側の表面粗さが、半導体チップ１５が接合される表面側の表面粗さよりも大きくなっている。すなわち、導体パターン部材の側面１２ａにおいて、導体パターン部材の前記裏面から表面に向けて、この導体パターン部材の全体の厚さの約３分の１までの領域が、いわゆる２次せん断面となっている。なお、導体パターン部材の側面１２ａにおいて、前記裏面側の表面粗さＲｚは例えば３０μｍ以上とされ、前記表面側の表面粗さＲｚは例えば３０μｍ以下となっている。   Here, the side surface 12a of the conductor pattern member thus obtained has a surface roughness on the back side where the brazing material foil is disposed larger than the surface roughness on the surface side to which the semiconductor chip 15 is bonded. It has become. That is, in the side surface 12a of the conductor pattern member, a region up to about one third of the entire thickness of the conductor pattern member from the back surface to the surface of the conductor pattern member becomes a so-called secondary shear surface. Yes. In addition, in the side surface 12a of the conductor pattern member, the surface roughness Rz on the back surface side is, for example, 30 μm or more, and the surface roughness Rz on the surface side is, for example, 30 μm or less.

一方、セラミックス板１１の裏面にろう材箔を介して金属板１８を配置する。以上より、セラミックス板１１の表面に、ろう材箔と導体パターン部材とがこの順に配置され、裏面にろう材箔と金属板１８とがこの順に配置された積層体を形成する。   On the other hand, a metal plate 18 is disposed on the back surface of the ceramic plate 11 via a brazing material foil. As described above, a laminated body is formed in which the brazing material foil and the conductive pattern member are arranged in this order on the surface of the ceramic plate 11 and the brazing material foil and the metal plate 18 are arranged in this order on the back surface.

そして、この積層体を積層方向に加圧した状態で加熱し、ろう材箔を溶融後硬化させることによって、セラミックス板１１の表面に導体パターン部材をろう付けにより接合して導体パターン１２を形成し、裏面と金属板１８とをろう付けにより接合してパワーモジュール用基板１４を形成する。   Then, the laminated body is heated in a state of being pressed in the laminating direction, and the brazing material foil is melted and cured to join the conductive pattern member to the surface of the ceramic plate 11 by brazing to form the conductive pattern 12. The back surface and the metal plate 18 are joined by brazing to form the power module substrate 14.

ここで、前記ろう付けの前に予め、セラミックス板１１の表面において、接合される導体パターン部材の外周縁よりも外側に、溶融したろう材のうちセラミックス板１１と導体パターン部材との間から溢れ出た余剰分を収納する溝加工部１１ａを形成しておく。その後、セラミックス板１１の表面において溝加工部１１ａに囲まれた部分よりも内側に前記のようにろう材箔を介して導体パターン部材を配置する。   Here, before the brazing, the surface of the ceramic plate 11 overflows from between the ceramic plate 11 and the conductive pattern member out of the molten brazing material outside the outer peripheral edge of the conductive pattern member to be joined. A groove processing portion 11a for storing the surplus that has come out is formed. Thereafter, the conductor pattern member is disposed on the surface of the ceramic plate 11 inside the portion surrounded by the groove processing portion 11a via the brazing material foil as described above.

ここで、この製造方法についての具体的な実施例について説明する。
まず、材質については、導体パターン１２および金属板１８を純度９９．９８％の純Ａｌ、ろう材１３をＡｌ−Ｓｉ系（Ａｌが９３ｗｔ％、Ｓｉが７ｗｔ％）、セラミックス板１１をＡｌＮによりそれぞれ形成した。厚さについては、導体パターン１２および金属板１８を約０．４ｍｍ、ろう材箔を約１３μｍ、セラミックス板１１を約０．６３５ｍｍとした。なお、ろう材箔は平面視四角形とされ、縦および横の寸法はそれぞれ、約２８ｍｍおよび約７０ｍｍとした。また、導体パターン部材および金属板１８と、ろう材箔とは、揮発性有機媒体（オクタンジオール）により仮固定した。
そして、前記積層体を６００℃〜６５０℃の真空中に置いた状態で、約１時間、積層方向に０．２３ＭＰａ〜０．３５ＭＰａで加圧して、パワーモジュール用基板１４を形成した。 Here, specific examples of the manufacturing method will be described.
First, regarding the material, the conductor pattern 12 and the metal plate 18 are made of pure Al having a purity of 99.98%, the brazing material 13 is made of Al—Si (Al is 93 wt%, Si is 7 wt%), and the ceramic plate 11 is made of AlN. Formed. Regarding the thickness, the conductive pattern 12 and the metal plate 18 were about 0.4 mm, the brazing material foil was about 13 μm, and the ceramic plate 11 was about 0.635 mm. The brazing filler metal foil was rectangular in plan view, and the vertical and horizontal dimensions were about 28 mm and about 70 mm, respectively. The conductive pattern member and metal plate 18 and the brazing material foil were temporarily fixed with a volatile organic medium (octanediol).
And in the state which put the said laminated body in the vacuum of 600 to 650 degreeC, it pressed by 0.23 MPa-0.35 MPa in the lamination direction for about 1 hour, and the board | substrate 14 for power modules was formed.

以上説明したように、本実施形態によるパワーモジュール用基板によれば、半導体チップ１５が接合される表面において、少なくともその外周縁から内側に１ｍｍ以上離れた部分は、Ｓｉの含有量が３ｗｔ％以下とされているので、パワーモジュール１０の熱サイクル寿命を低減させたり、パワーモジュール用基板１４の外観品質を低下させることなく、パワーモジュール１０のコンパクト化を図ることができる。   As described above, according to the power module substrate according to the present embodiment, at least a portion 1 mm or more inward from the outer peripheral edge on the surface to which the semiconductor chip 15 is bonded has a Si content of 3 wt% or less. Therefore, the power module 10 can be made compact without reducing the thermal cycle life of the power module 10 or reducing the appearance quality of the power module substrate 14.

すなわち、導体パターン１２の表面へのろう材の乗り上げ量が低減されているので、このパワーモジュール用基板１４を有するパワーモジュール１０に熱サイクルが作用したことにより、前記乗り上げたろう材が加工硬化したとしても、このろう材がセラミックス板１１と導体パターン１２との接合界面に作用させる負荷を抑えることが可能になり、導体パターン１２がセラミックス板１１から剥離し易くなるのを抑制し、パワーモジュール１０の熱サイクル寿命が低下するのを防ぐことができる。   That is, since the amount of the brazing material on the surface of the conductor pattern 12 is reduced, it is assumed that the above-mentioned brazing material has been work hardened by the thermal cycle acting on the power module 10 having the power module substrate 14. However, it is possible to suppress the load that the brazing material acts on the bonding interface between the ceramic plate 11 and the conductor pattern 12, and it is possible to suppress the conductor pattern 12 from being easily peeled off from the ceramic plate 11. It is possible to prevent the thermal cycle life from decreasing.

また、導体パターン１２の表面においてワイヤボンディングが接合される部分は、一般にその外周縁から１ｍｍ以上内側に位置する部分なので、この部分におけるＳｉの含有量が３ｗｔ％以下であると、ワイヤボンディングと導体パターン１２との接合部に、十分な熱サイクル数に耐え得る強度を具備させることができる。
さらにまた、導体パターンの表面においてその外周縁から内側に１ｍｍ以上離れた部分におけるＳｉの含有量が３ｗｔ％以下とされていると、導体パターン１２の表面の平面視において、ろう材の乗り上げがしみとして視認され難くなり、外観品質の向上を図ることができる。すなわち、前記Ｓｉの含有量が３ｗｔ％より多いということは、それだけ導体パターン１２の表面へのろう材の乗り上げ量が多いことになるので、このろう材が視認され易くなる。 In addition, the portion where the wire bonding is joined on the surface of the conductor pattern 12 is generally a portion located 1 mm or more inward from the outer peripheral edge. Therefore, if the Si content in this portion is 3 wt% or less, the wire bonding and the conductor The joint with the pattern 12 can be provided with a strength that can withstand a sufficient number of thermal cycles.
Furthermore, when the Si content in the portion 1 mm or more away from the outer periphery on the surface of the conductor pattern is 3 wt% or less, the brazing material can be spotted in the plan view of the surface of the conductor pattern 12. As a result, the appearance quality can be improved. That is, when the content of Si is more than 3 wt%, the amount of brazing material on the surface of the conductor pattern 12 increases so that the brazing material is easily visually recognized.

さらに、本実施形態によるパワーモジュール用基板の製造方法によれば、セラミックス板１１と導体パターン部材とをろう付けする前に予め、セラミックス板１１の表面において、接合される導体パターン部材の外周縁よりも外側に溝加工部１１ａを形成しておくので、このろう付け時に、溶融したろう材のうち導体パターン部材とセラミックス板１１との間から溢れ出た余剰分を、この溝加工部１１ａに収納することが可能になり、導体パターン部材の側面１２ａを伝って表面に乗り上がるろう材の量を低減させることができる。したがって、前記の作用効果が奏されるパワーモジュール用基板１４を確実に形成することが可能になる。   Furthermore, according to the method for manufacturing a power module substrate according to the present embodiment, before brazing the ceramic plate 11 and the conductor pattern member, the outer surface of the conductor pattern member to be joined is previously bonded on the surface of the ceramic plate 11. Since the grooved portion 11a is formed on the outer side, the excess portion overflowing from between the conductor pattern member and the ceramic plate 11 among the molten brazing material during the brazing is stored in the grooved portion 11a. It is possible to reduce the amount of brazing material that rides on the surface along the side surface 12a of the conductor pattern member. Therefore, it is possible to reliably form the power module substrate 14 that exhibits the above-described effects.

さらに、導体パターン１２の側面１２ａは、セラミックス板１１側の裏面側の表面粗さが、半導体チップ１５が接合される表面側の表面粗さよりも大きくなっているので、導体パターン１２の側面１２ａへのろう材１３の接合力は、前記裏面側の方が前記表面側よりも大きくなり、導体パターン１２とセラミックス板１１との接合強度を向上させることが可能になり、パワーモジュール１０の熱サイクル寿命をより一層向上させることができる。   Furthermore, the side surface 12a of the conductor pattern 12 has a surface roughness on the back surface on the ceramic plate 11 side that is larger than the surface roughness on the surface side to which the semiconductor chip 15 is bonded. The bonding strength of the brazing filler metal 13 is larger on the back surface side than on the front surface side, so that it is possible to improve the bonding strength between the conductor pattern 12 and the ceramic plate 11, and the thermal cycle life of the power module 10. Can be further improved.

次に、以上説明した作用効果のうち、半導体チップ１５が接合される表面において、少なくともその外周縁から内側に１ｍｍ以上離れた部分は、Ｓｉの含有量が３ｗｔ％以下とされていることから、パワーモジュール１０の熱サイクル寿命を低減させたり、外観品質を低下させたりするのを防ぐことができる点についての検証試験を実施した。   Next, among the effects described above, on the surface to which the semiconductor chip 15 is bonded, at least a portion separated by 1 mm or more inward from the outer peripheral edge has a Si content of 3 wt% or less. A verification test was conducted on the point that the thermal cycle life of the power module 10 can be reduced and the appearance quality can be prevented from being deteriorated.

まず、半導体チップ１５が設けられる導体パターン１２の表面において、Ｓｉの含有量が３ｗｔ％以下となる部分の外周縁と、この導体パターン１２の外周縁との距離、言い換えると、導体パターン１２の外周縁と、Ｓｉの含有量が３ｗｔ％を超える部分の内周縁との距離、つまりＳｉの含有量が３ｗｔ％を超える部分の幅を種々異ならせてパワーモジュール用基板を形成した。   First, on the surface of the conductor pattern 12 on which the semiconductor chip 15 is provided, the distance between the outer peripheral edge of the portion where the Si content is 3 wt% or less and the outer peripheral edge of the conductor pattern 12, in other words, the outer periphery of the conductor pattern 12. The power module substrate was formed by varying the distance between the peripheral edge and the inner peripheral edge of the portion where the Si content exceeds 3 wt%, that is, the width of the portion where the Si content exceeds 3 wt%.

そして、これらの基板をそれぞれ、フッ素系溶媒からなる液相雰囲気下に置いて、その雰囲気温度を−４０℃から１０５℃に約３分間で上昇させ、１０５℃から−４０℃に１０分間で下降させる温度履歴を１サイクルとした温度サイクルを前記各パワーモジュール用基板に付与し、該付与前の熱抵抗値（以下、「初期熱抵抗値」という）と比べて１０％以上の上昇が確認されたときの熱サイクル数を、このパワーモジュール用基板の熱サイクル寿命として測定した。なお、パワーモジュール用基板において導体パターンとセラミックス板との接合部等が剥離すると、前記熱抵抗値が高くなる。また、この熱サイクル寿命の測定は、５００サイクル経過するたびに熱抵抗値を測定することにより実施した。
さらに、この測定の前に予め、導体パターンの表面を目視して外観検査した。 Each of these substrates is placed in a liquid phase atmosphere composed of a fluorine-based solvent, and the temperature of the atmosphere is increased from −40 ° C. to 105 ° C. in about 3 minutes, and the temperature is decreased from 105 ° C. to −40 ° C. in 10 minutes. A temperature cycle with a temperature history of 1 cycle was applied to each of the power module substrates, and an increase of 10% or more was confirmed compared to the thermal resistance value before the application (hereinafter referred to as “initial thermal resistance value”). The thermal cycle number was measured as the thermal cycle life of the power module substrate. In addition, if the joint part etc. of a conductor pattern and a ceramic board peel in the board | substrate for power modules, the said thermal resistance value will become high. The measurement of the thermal cycle life was carried out by measuring the thermal resistance value every time 500 cycles passed.
Furthermore, before this measurement, the appearance of the conductor pattern was visually inspected in advance.

結果、表１に示されるように、半導体チップ１５が設けられる導体パターン１２の表面において、Ｓｉの含有量が３ｗｔ％以下となる部分の外周縁と、この導体パターン１２の外周縁との距離が１ｍｍより大きいと、セラミックス板から導体パターンが剥離し易くなり熱サイクル寿命が低下し、また、外観検査において、導体パターンの表面にろう材がしみとして視認できることが確認された。   As a result, as shown in Table 1, on the surface of the conductor pattern 12 on which the semiconductor chip 15 is provided, the distance between the outer periphery of the portion where the Si content is 3 wt% or less and the outer periphery of the conductor pattern 12 is When the thickness is larger than 1 mm, the conductor pattern is easily peeled off from the ceramic plate, and the thermal cycle life is reduced. In addition, it was confirmed in the appearance inspection that the brazing material can be visually recognized as a spot on the surface of the conductor pattern.

Figure 2007258416
Figure 2007258416

次に、半導体チップ１５が設けられる導体パターン１２の表面において、その外周縁から内側に１ｍｍ以上離れた部分におけるＳｉの最大含有量を種々異ならせて、パワーモジュール用基板を形成した。そして、これらの基板についてそれぞれ、前記と同様にして熱サイクル寿命を測定するとともに、外観検査を実施した。   Next, on the surface of the conductor pattern 12 on which the semiconductor chip 15 was provided, the power module substrate was formed by varying the maximum Si content in a portion 1 mm or more inward from the outer periphery. And about each of these board | substrates, while carrying out the thermal cycle life similarly to the above, the external appearance inspection was implemented.

結果、表２に示されるように、前記Ｓｉの最大含有量が３．０ｗｔ％より大きいと、導体パターンがセラミックス板から剥離し易くなり、パワーモジュールの熱サイクル寿命が低下し、外観検査において、導体パターンの表面にろう材のしみが目視できることが確認された。   As a result, as shown in Table 2, when the maximum content of Si is larger than 3.0 wt%, the conductor pattern is easily peeled from the ceramic plate, the thermal cycle life of the power module is reduced, and in the appearance inspection, It was confirmed that blots of the brazing material were visible on the surface of the conductor pattern.

Figure 2007258416
Figure 2007258416

以上の各結果から、半導体チップ１５が接合される表面において、少なくともその外周縁から内側に１ｍｍ以上離れた部分が、Ｓｉの含有量が３ｗｔ％以下とされていれば、パワーモジュール１０の熱サイクル寿命を低減させたり、外観品質を低下させたりするのを防ぐことができることが確認された。   From the above results, if at least a portion 1 mm or more away from the outer periphery of the surface to which the semiconductor chip 15 is bonded has an Si content of 3 wt% or less, the thermal cycle of the power module 10 It was confirmed that it was possible to prevent the lifetime from being reduced and the appearance quality from being deteriorated.

なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では、導体パターン部材を母材から打ち抜いて形成したが、これに代えて、鋳造により形成してもよい。
また、前記ろう付けの前に予め、セラミックス板１１の表面に溝加工部１１ａを形成するのに代えて、この溝加工部１１ａの形成位置と同様の位置に、例えばサンドブラスト加工等を施して粗面加工部を形成してもよい。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above-described embodiment, the conductor pattern member is formed by punching from the base material. However, instead of this, it may be formed by casting.
Further, before the brazing, instead of forming the grooved portion 11a on the surface of the ceramic plate 11 in advance, for example, sandblasting or the like is performed at the same position as the grooved portion 11a. A surface processed portion may be formed.

さらに、これに代えて、図２に示されるように、導体パターン部材を形成する際、半導体チップ１５が接合される表面の外周縁部に、その外周縁の全周にわたって凸部２１を形成し、その後、この凸部２１の形成された表面と反対側の裏面をセラミックス板１１の表面にろう材箔を介して配置した後に、前記凸部２１の上面をその全周にわたって図示されない例えばカーボン製の板状押圧体により押圧し、導体パターン部材の表面において前記凸部２１よりも内側に位置する部分を閉塞した状態で加熱してろう材箔を溶融し、セラミックス板１１の表面に導体パターン部材をろう付けしてもよい。   Furthermore, instead of this, as shown in FIG. 2, when the conductor pattern member is formed, a convex portion 21 is formed on the outer peripheral edge of the surface to which the semiconductor chip 15 is bonded over the entire outer periphery. Then, after the rear surface opposite to the surface on which the convex portion 21 is formed is arranged on the surface of the ceramic plate 11 with a brazing filler metal foil, the upper surface of the convex portion 21 is not illustrated over the entire circumference, for example, made of carbon. Is pressed by the plate-like pressing body and heated in a state in which the portion located inside the convex portion 21 is closed on the surface of the conductor pattern member to melt the brazing filler metal foil, and the conductor pattern member is formed on the surface of the ceramic plate 11. May be brazed.

なお、凸部２１は、鋳造により導体パターン部材を形成するのと同時に形成することができ、また、母材から打ち抜いて導体パターン部材を形成する前、打ち抜くのと同時、あるいは打ち抜いた後に、母材における導体パターン部材の形成予定部の表面、または導体パターン部材の表面を圧縮してこの部分の厚さを薄くし、この部分の外周縁に連なる未圧縮部分を凸部２１とするようにして形成することができる。なお、半導体チップ１５が設けられる導体パターン１２の表面と、凸部２１の上面との距離、すなわち凸部２１の高さは、例えば５μｍ〜６０μｍとされる。   The convex portion 21 can be formed at the same time as the formation of the conductor pattern member by casting, and before the punching from the base material to form the conductor pattern member, simultaneously with the punching or after the punching, The surface of the conductor pattern member to be formed in the material or the surface of the conductor pattern member is compressed to reduce the thickness of this portion, and the uncompressed portion connected to the outer peripheral edge of this portion is the convex portion 21. Can be formed. The distance between the surface of the conductor pattern 12 on which the semiconductor chip 15 is provided and the upper surface of the convex portion 21, that is, the height of the convex portion 21 is, for example, 5 μm to 60 μm.

この構成においても、導体パターン部材の表面における外周縁部に凸部２１が形成されているので、前記押圧した状態で加熱してろう材箔を溶融したときに、前記ろう材の余剰分が、導体パターン部材の側面１２ａを伝って、半導体チップ１５が接合される表面に乗り上がろうとしても、この乗り上げまでに要するろう材の移動距離を前記凸部２１の高さ分長くすることが可能になり、導体パターン部材の側面１２ａに付着するろう材の量が多くなるものの、表面に乗り上がるろう材の量を低減させることができる。   Even in this configuration, since the convex portion 21 is formed on the outer peripheral edge of the surface of the conductor pattern member, when the brazing material foil is melted by heating in the pressed state, the surplus of the brazing material is Even if it tries to ride on the surface to which the semiconductor chip 15 is joined through the side surface 12a of the conductor pattern member, it is possible to lengthen the movement distance of the brazing material required for this riding by the height of the convex portion 21. Thus, although the amount of the brazing material adhering to the side surface 12a of the conductor pattern member increases, the amount of the brazing material that rides on the surface can be reduced.

さらに、このろう付けに際し、前記板状押圧体によって前記凸部２１の上面をその全周にわたって押圧し、導体パターン部材の表面において前記凸部２１よりも内側に位置する部分を閉塞するので、導体パターン部材の側面２１ａを伝ったろう材が前記内側に流入するのを防ぐことができる。   Further, when brazing, the plate-like pressing body presses the upper surface of the convex portion 21 over the entire circumference, and closes the portion located on the inner side of the convex portion 21 on the surface of the conductor pattern member. It is possible to prevent the brazing material that has traveled along the side surface 21a of the pattern member from flowing into the inside.

パワーモジュールの熱サイクル寿命を低減させたり、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化を図ることができる。   The power module can be made compact without reducing the thermal cycle life of the power module or reducing the appearance quality of the power module substrate.

この発明の第１実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。1 is an overall view showing a power module to which a power module substrate according to a first embodiment of the present invention is applied. この発明の第２実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。It is a general view which shows the power module to which the board | substrate for power modules which concerns on 2nd Embodiment of this invention is applied.

符号の説明Explanation of symbols

１０ パワーモジュール
１１ セラミックス板
１１ａ 溝加工部（収納部）
１２ 導体パターン
１２ａ 導体パターンの側面
１３ ろう材
１４ パワーモジュール用基板
１５ 半導体チップ
１６ 冷却器
２１ 凸部
10 Power Module 11 Ceramic Plate 11a Groove Processing Section (Storage Section)
12 Conductor Pattern 12a Side of Conductor Pattern 13 Brazing Material 14 Power Module Substrate 15 Semiconductor Chip 16 Cooler 21 Projection

Claims (5)

セラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンが、Ａｌ−Ｓｉ系のろう材により接合され、この導体パターンの表面に半導体チップが設けられるパワーモジュール用基板であって、
前記セラミックス板の表面から立上がるこの導体パターンの側面は、前記セラミックス板の表面に対して略垂直に延在し、前記半導体チップが設けられる導体パターンの表面において、少なくともその外周縁から内側に１ｍｍ以上離れた部分は、Ｓｉの含有量が３ｗｔ％以下とされていることを特徴とするパワーモジュール用基板。 A power module substrate in which a conductor pattern formed of pure Al or an Al alloy is bonded to the surface of a ceramic plate with an Al-Si brazing material, and a semiconductor chip is provided on the surface of the conductor pattern,
The side surface of the conductor pattern rising from the surface of the ceramic plate extends substantially perpendicular to the surface of the ceramic plate, and at least 1 mm inward from the outer peripheral edge of the surface of the conductor pattern on which the semiconductor chip is provided. The power module substrate is characterized in that the content of Si is 3 wt% or less in the portion apart from the above. セラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンがＡｌ−Ｓｉ系のろう材により接合されたパワーモジュール用基板と、導体パターンの表面に接合された半導体チップと、セラミックス板の裏面側に接合された冷却器とを備えたパワーモジュールであって、
前記パワーモジュール用基板が、請求項１記載のパワーモジュール用基板であることを特徴とするパワーモジュール。 A power module substrate in which a conductor pattern formed of pure Al or an Al alloy is bonded to the surface of the ceramic plate with an Al-Si brazing material, a semiconductor chip bonded to the surface of the conductor pattern, and a ceramic plate A power module comprising a cooler joined to the back side,
The power module substrate according to claim 1, wherein the power module substrate is the power module substrate according to claim 1. セラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンが、Ａｌ−Ｓｉ系のろう材により接合され、この導体パターンの表面に半導体チップが設けられるパワーモジュール用基板の製造方法であって、
前記導体パターンは、純Ａｌ若しくはＡｌ合金により形成された母材から打ち抜いた導体パターン部材、または鋳造により形成した導体パターン部材を、セラミックス板にろう付けすることにより形成され、
このろう付けの前に予め、セラミックス板の表面において、接合される導体パターン部材の外周縁よりも外側に、溶融したろう材のうちセラミックス板と導体パターン部材との間から溢れ出た余剰分を収納する収納部を形成しておき、その後、セラミックス板の表面において収納部に囲まれた部分よりも内側にろう材箔を介して導体パターン部材を配置し、これらを積層方向に押圧した状態で加熱してろう材箔を溶融し、セラミックス板の表面に導体パターン部材をろう付けして請求項１記載のパワーモジュール用基板を形成することを特徴とするパワーモジュール用基板の製造方法。 This is a method for manufacturing a power module substrate in which a conductor pattern formed of pure Al or Al alloy is bonded to the surface of a ceramic plate with an Al-Si brazing material, and a semiconductor chip is provided on the surface of the conductor pattern. And
The conductor pattern is formed by brazing a conductor pattern member punched from a base material formed of pure Al or an Al alloy, or a conductor pattern member formed by casting to a ceramic plate,
Prior to this brazing, on the surface of the ceramic plate, on the outer side of the outer peripheral edge of the conductor pattern member to be joined, an excess portion of the molten brazing material overflowing from between the ceramic plate and the conductor pattern member is removed. In the state where the storage part to be stored is formed, and then the conductor pattern member is disposed via the brazing material foil inside the portion surrounded by the storage part on the surface of the ceramic plate, and these are pressed in the stacking direction. A method for manufacturing a power module substrate according to claim 1, wherein the power module substrate is formed by heating to melt the brazing material foil and brazing the conductor pattern member to the surface of the ceramic plate. 請求項３記載のパワーモジュール用基板の製造方法において、
前記収納部は、溝加工部若しくは粗面加工部とされていることを特徴とするパワーモジュール用基板の製造方法。 In the manufacturing method of the board | substrate for power modules of Claim 3,
The method for manufacturing a power module substrate, wherein the storage portion is a groove processing portion or a rough surface processing portion. セラミックス板の表面に、純Ａｌ若しくはＡｌ合金により形成された導体パターンが、Ａｌ−Ｓｉ系のろう材により接合され、この導体パターンの表面に半導体チップが設けられるパワーモジュール用基板の製造方法であって、
前記導体パターンは、純Ａｌ若しくはＡｌ合金により形成された母材から打ち抜いた導体パターン部材、または鋳造により形成した導体パターン部材を、セラミックス板にろう付けすることにより形成され、
前記導体パターン部材を形成する際、前記半導体チップが接合される表面の外周縁部に、その外周縁の全周にわたって凸部を形成し、その後、この凸部の形成された表面と反対側の裏面をセラミックス板の表面にろう材箔を介して配置した後に、前記凸部の上面をその全周にわたって板状押圧体により押圧し、導体パターン部材の表面において前記凸部よりも内側に位置する部分を閉塞した状態で加熱してろう材箔を溶融し、セラミックス板の表面に導体パターン部材をろう付けして請求項１記載のパワーモジュール用基板を形成することを特徴とするパワーモジュール用基板の製造方法。

This is a method for manufacturing a power module substrate in which a conductor pattern formed of pure Al or Al alloy is bonded to the surface of a ceramic plate with an Al-Si brazing material, and a semiconductor chip is provided on the surface of the conductor pattern. And
The conductor pattern is formed by brazing a conductor pattern member punched from a base material formed of pure Al or an Al alloy, or a conductor pattern member formed by casting to a ceramic plate,
When forming the conductor pattern member, a convex portion is formed on the outer peripheral edge of the surface to which the semiconductor chip is bonded, and then on the opposite side of the surface on which the convex portion is formed. After the back surface is disposed on the surface of the ceramic plate via the brazing filler metal foil, the upper surface of the convex portion is pressed by the plate-like pressing body over the entire circumference, and is located on the inner side of the convex portion on the surface of the conductor pattern member. 2. A power module substrate according to claim 1, wherein the power module substrate is formed by heating in a state where the portion is closed to melt the brazing material foil and brazing the conductor pattern member to the surface of the ceramic plate. Manufacturing method.

JP2006080309A 2006-03-23 2006-03-23 Power module substrate, power module, and method of manufacturing power module substrate Active JP4682889B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006080309A JP4682889B2 (en) 2006-03-23 2006-03-23 Power module substrate, power module, and method of manufacturing power module substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080309A JP4682889B2 (en) 2006-03-23 2006-03-23 Power module substrate, power module, and method of manufacturing power module substrate

Publications (2)

Publication Number Publication Date
JP2007258416A true JP2007258416A (en) 2007-10-04
JP4682889B2 JP4682889B2 (en) 2011-05-11

Family

ID=38632356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080309A Active JP4682889B2 (en) 2006-03-23 2006-03-23 Power module substrate, power module, and method of manufacturing power module substrate

Country Status (1)

Country Link
JP (1) JP4682889B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147316A (en) * 2007-11-19 2009-07-02 Mitsubishi Materials Corp Method of manufacturing substrate for power module, substrate for power module, and power module
JP2010165720A (en) * 2009-01-13 2010-07-29 Mitsubishi Materials Corp Method of manufacturing substrate for power module
JP2020155444A (en) * 2019-03-18 2020-09-24 三菱マテリアル株式会社 Insulated circuit board and manufacturing method thereof
WO2020218193A1 (en) * 2019-04-26 2020-10-29 デンカ株式会社 Ceramic circuit substrate and electronic component module
WO2023175823A1 (en) * 2022-03-17 2023-09-21 三菱電機株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195450A (en) * 1995-01-19 1996-07-30 Fuji Electric Co Ltd Board for semiconductor device
JPH09326448A (en) * 1996-06-04 1997-12-16 Fuji Electric Co Ltd Semiconductor device
JP2004152971A (en) * 2002-10-30 2004-05-27 Mitsubishi Materials Corp Ceramic circuit board with heat sink and its manufacturing method
JP2004247512A (en) * 2003-02-13 2004-09-02 Kyocera Corp Ceramic circuit board
JP2005101353A (en) * 2003-09-25 2005-04-14 Toshiba Corp Ceramics circuit substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195450A (en) * 1995-01-19 1996-07-30 Fuji Electric Co Ltd Board for semiconductor device
JPH09326448A (en) * 1996-06-04 1997-12-16 Fuji Electric Co Ltd Semiconductor device
JP2004152971A (en) * 2002-10-30 2004-05-27 Mitsubishi Materials Corp Ceramic circuit board with heat sink and its manufacturing method
JP2004247512A (en) * 2003-02-13 2004-09-02 Kyocera Corp Ceramic circuit board
JP2005101353A (en) * 2003-09-25 2005-04-14 Toshiba Corp Ceramics circuit substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147316A (en) * 2007-11-19 2009-07-02 Mitsubishi Materials Corp Method of manufacturing substrate for power module, substrate for power module, and power module
US8116084B2 (en) 2007-11-19 2012-02-14 Mitsubishi Materials Corporation Method for manufacturing power module substrate, power module substrate, and power module
EP2214201A4 (en) * 2007-11-19 2017-02-01 Mitsubishi Materials Corporation Process for producing substrate for power module, substrate for power module, and power module
JP2010165720A (en) * 2009-01-13 2010-07-29 Mitsubishi Materials Corp Method of manufacturing substrate for power module
JP2020155444A (en) * 2019-03-18 2020-09-24 三菱マテリアル株式会社 Insulated circuit board and manufacturing method thereof
JP7230602B2 (en) 2019-03-18 2023-03-01 三菱マテリアル株式会社 Insulated circuit board and its manufacturing method
WO2020218193A1 (en) * 2019-04-26 2020-10-29 デンカ株式会社 Ceramic circuit substrate and electronic component module
WO2023175823A1 (en) * 2022-03-17 2023-09-21 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP4682889B2 (en) 2011-05-11

Similar Documents

Publication Publication Date Title
JP5613914B2 (en) Power module substrate
JP4904916B2 (en) Power module substrate, power module substrate manufacturing method, and power module
KR102130868B1 (en) Bonded body, substrate for power modules, and substrate with heat sink for power modules
KR102272865B1 (en) Joined body, substrate for power module provided with heat sink, heat sink, method for manufacturing joined body, method for manufacturing substrate for power module provided with heat sink, and method for manufacturing heat sink
JP4629016B2 (en) Power module substrate with heat sink, method for manufacturing power module substrate with heat sink, and power module
KR102422607B1 (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
KR102154889B1 (en) Method for manufacturing assembly and method for manufacturing power-module substrate
KR102220852B1 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
JP5725060B2 (en) Bonded body, power module substrate, and power module substrate with heat sink
JP4682889B2 (en) Power module substrate, power module, and method of manufacturing power module substrate
JP4904915B2 (en) Power module substrate manufacturing method, power module substrate and power module
JP5914968B2 (en) Power module substrate with heat sink and manufacturing method thereof
JP4876719B2 (en) Power element mounting unit, method for manufacturing power element mounting unit, and power module
JP6432208B2 (en) Method for manufacturing power module substrate, and method for manufacturing power module substrate with heat sink
JP4786407B2 (en) Power module
JP4725412B2 (en) Power module substrate manufacturing method
KR102524698B1 (en) Assembly, power module substrate, power module, assembly method and manufacturing method of power module substrate
JP4910789B2 (en) Power element mounting substrate, power element mounting substrate manufacturing method, and power module
US10092974B2 (en) Method for producing a circuit carrier and for connecting an electrical conductor to a metallization layer of a circuit carrier
JP4882596B2 (en) Power element mounting substrate, power element mounting substrate manufacturing method, and power module
JP4882538B2 (en) Power element mounting unit, method for manufacturing power element mounting unit, and power module
JP4984696B2 (en) Power element mounting unit and power module
JP5131205B2 (en) Power module substrate manufacturing method
JP6102271B2 (en) Manufacturing method of power module substrate with heat sink
JP7490950B2 (en) Manufacturing method for insulating circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4682889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150