JP2007250880A - 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法 - Google Patents
半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法 Download PDFInfo
- Publication number
- JP2007250880A JP2007250880A JP2006072987A JP2006072987A JP2007250880A JP 2007250880 A JP2007250880 A JP 2007250880A JP 2006072987 A JP2006072987 A JP 2006072987A JP 2006072987 A JP2006072987 A JP 2006072987A JP 2007250880 A JP2007250880 A JP 2007250880A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- characteristic evaluation
- ion implantation
- semiconductor characteristic
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】イオン注入工程におけるアライメント精度を、高精度に検出する手段を提供すること。
【解決手段】複数の短冊状の活性領域(202〜208)と、意図的に傾けて配置されるイオン注入領域(404)と、ポリシリコンからなるゲート電極(300)によって、複数のMOSトランジスタを形成する。そして、複数の短冊状の活性領域(202〜208)の両端にプローブを当接させて各MOSトランジスタの電気特性(しきい値電圧やパンチスルー電圧)を測定し、各MOSトランジスタの電気特性の偏差から、イオン注入領域(404)のずれを検出する。
【選択図】図1
【解決手段】複数の短冊状の活性領域(202〜208)と、意図的に傾けて配置されるイオン注入領域(404)と、ポリシリコンからなるゲート電極(300)によって、複数のMOSトランジスタを形成する。そして、複数の短冊状の活性領域(202〜208)の両端にプローブを当接させて各MOSトランジスタの電気特性(しきい値電圧やパンチスルー電圧)を測定し、各MOSトランジスタの電気特性の偏差から、イオン注入領域(404)のずれを検出する。
【選択図】図1
Description
本発明は、半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法に関し、特に、イオン注入領域の位置ずれを精度良く検出して、その位置ずれが素子特性に及ぼす影響を評価することを可能とする技術に関する。
半導体特性評価用デバイスとしては、例えば、特許文献1に記載されるものがある。この特許文献1記載の半導体特性評価用デバイスでは、基準配線パターンに対するコンタクトホールの位置合わせずれを検出する。
特開2001−176782号公報
特許文献1に記載される技術は、コンタクトホールの位置合わせずれを検出するための技術であり、基準配線パターンの長さ方向の中心線がコンタクトホールの中心に対してずれるように、偏って配設され、基準配線パターンに対するコンタクトホールの位置合わせずれを検出するものであるが、斜め方向のパターンに対して、例えばイオン注入工程におけるマスクずれ(つまり、イオン注入領域の位置ずれ)を検出(評価)するものではない。
例えば、ハニカム構造のCCDイメージセンサでは、斜め方向に電荷転送路が形成されており、またこれに伴い、斜め方向のパターンが多用されている。特にイオン注入による不純物導入においては、光電変換によってよって生じた電荷を効率よく転送するためには、電極と、イオン注入領域との位置の整合が重要であり、転送電極の狭ピッチ化に伴い、より高精度の位置合わせが求められるようになっている。
したがって、CCDの主要なイオン注入工程において、イオン注入領域がどのようにずれるのかを把握し、そのずれを減少させるように製造ラインや製造プロセスを改善する努力が求められている。
しかし、現実には、斜め方向のイオン注入領域パターンでは、正規位置から、どのようにずれているかを高精度に検出するのは困難であり、このことが、製造ラインや製造プロセスを改善する上での問題となる。
本発明は前記実情に鑑みてなされたものであり、その目的は、半導体要素(イオン注入工程にて形成されるイオン注入領域、ポリシリコン電極配線などの導体パターン、コンタクトホール)などのアライメント精度を、高精度に検出する手段を提供することにある。
本発明の半導体特性評価用デバイスは、半導体要素の正規位置からのずれを電気的に検出するための半導体特性評価用デバイスであって、半導体基板内に並列に形成され、互いに電気的に独立し、かつ、その両端に電気特性測定のためのパッドが接続される複数の短冊状の活性領域と、前記複数の短冊状の活性領域の各々を斜めに横切るように配置された前記半導体要素と、により構成される、一又は複数の半導体特性評価構造を有する。
従来は、半導体要素(イオン注入領域やポリシリコン層など)の位置ずれの評価には、正規のチップの構造と同じ構造が使用されていたが、本発明では、正規のチップの構造とは異なる独自の構造を採用する。すなわち、複数の短冊状の活性領域(各々電気的に独立し、両端に電気的特性を測定するためのパッドをもつ)の各々を斜めに横切るように半導体要素を配置する。半導体要素は、複数の短冊状の活性領域を斜めに横切って形成されるため、各短冊状の活性領域の両端にプローブを当接させて電気的特性(MOSトランジスタの場合は、しきい値電圧やパンチスルー電圧等であり、抵抗体の場合は、抵抗値やパンチスルー電圧等である)を測定すると、MOSトランジスタあるいは抵抗体毎にその電気的特性は異なるはずであり(各短冊状の活性領域の位置に起因する電気的特性の偏差の発生)、そして、その電気的特性の偏差は、半導体要素の(正規位置からの)ずれの態様に応じて種々、変化するはずである。つまり、イオン注入領域が、所定方向に所定量だけ平行にずれていたり、所定方向に所定角だけ回転してずれていたりする場合、そのずれの態様に応じて、複数のMOSトランジスタあるいは抵抗体の各々の電気的特性の偏差状態は異なる。よって、その電気的特性から半導体要素のずれを検出することが可能となる。すなわち、半導体要素のアライメント精度を、電気的にかつ定量的に検出する手段が得られる。
本発明の半導体特性評価用デバイスの一態様では、前記半導体要素は、前記短冊状の活性領域の延在方向あるいはその延在方向と直交する方向に対して斜め方向すなわち所定角度をもつようなマスクパターンを用いて、前記短冊状の活性領域の各々の少なくとも一部に重なるようにイオン打ち込みを行うことにより形成されるイオン注入領域である。
イオン注入領域を、複数の短冊状の活性領域の各々の少なくとも一部に重なるように、意図的に傾けて形成するものである。この半導体特性評価構造によって、複数のMOSトランジスタや抵抗体(拡散抵抗等)を形成することができる。イオン注入領域は、複数の短冊状の活性領域を斜めに横切って形成されるため、各短冊状の活性領域の両端にプローブを当接させて電気的特性を測定すると、各MOSトランジスタあるいは抵抗体毎にその電気的特性は異なるはずである。例えば、複数の短冊状の活性領域の右半分を対象に、傾きをもったイオン注入を行ってドレイン領域を形成し、一方、複数の短冊状の活性領域の左半分を対象に通常どおりのイオン注入を行ってソース領域を形成し、そのソース領域とドレイン領域に挟まれたチャネル層上にゲート絶縁膜を介してゲート電極を形成すると、複数のMOSトランジスタが形成されるが、このとき、各MOSトランジスタのゲート長は、傾きをもって設けられたイオン注入領域の位置に応じて、順次、変化する。つまり、イオン注入領域が、所定方向に所定量だけ平行にずれていたり、所定方向に所定角だけ回転してずれていたりするような場合、そのずれの態様に応じて、複数のMOSトランジスタの各々のチャネル長のばらつき方が異なる。つまり、電気的特性(しきい値電圧、パンチスルー電圧、ドレイン電流等)の偏差状態が異なる。よって、その電気的特性から、イオン注入領域のずれを検出することが可能となる。すなわち、イオン注入工程におけるアライメント精度を、電気的にかつ定量的に検出する手段を得ることができる。
また、本発明の半導体特性評価用デバイスの一態様では、同じ構成をもつ2個の前記半導体特性評価構造が、同じ向きに近接して配置されている。
同じ構造を同じ向きに近接して配置した場合、各構造には、イオン注入領域のずれは共通に生じるはずである。このとき、各構造から得られる電気的特性に相違があるとき、その相違は、イオン注入領域の位置ずれではなく、各構造の寸法のずれに起因して生じたと考えることができる。よって、イオン注入領域の位置ずれと、各構造の寸法のずれを分離して検出することができる。
また、本発明の半導体特性評価用デバイスの他の態様では、同じ構成をもつ2個の前記半導体特性評価構造が近接して配置されると共に、前記2個の半導体特性評価構造の内の一つに対して、他の一つが90度回転された向きに配置されている。
2つの構造を直交するように配置するものである。これによって、イオン注入領域がX方向(横方向)にずれた場合、ならびに、縦方向(Y方向)にずれた場合の双方について、イオン注入領域のずれを検出することが可能となる。
また、本発明の半導体特性評価用デバイスの他の態様では、同じ構成をもつ2組で合計4個の前記半導体特性評価構造を具備すると共に、一組の前記半導体特性評価構造の各々は第1の方向に向いて並列に配置されており、かつ、他の一組の前記半導体特性評価構造の各々は、前記第1の方向と直交する方向を向いて並列に配置されている。
これにより、イオン注入領域のX,Y方向のずれ、ならびに、各構造の寸法のずれを、総合的に検出することが可能となる。
本発明の半導体特性評価用デバイスの他の態様では、前記半導体特性評価構造は、複数のMOSトランジスタを構成する。
これにより、MOSトランジスタのしきい値電圧やパンチスルー電圧等の偏差から、例えば、イオン注入領域の位置ずれを検出することができる。
また、本発明の半導体特性評価用デバイスの他の態様では、前記半導体特性評価構造は、複数の抵抗体を構成する。
これにより、抵抗体(拡散抵抗等)の抵抗値やパンチスルー電圧等の偏差から、例えば、イオン注入領域の位置ずれを検出することができる。
また、本発明の半導体基板は、本発明の半導体特性評価用デバイスを備える半導体基板である。
本発明の半導体特性評価用デバイスをTEG(テスト・エレメント・グループ)として備える半導体基板である。半導体基板へのTEGの挿入の態様としては、半導体ウエハ内に正規のチップとTEGのチップを混在させる態様、TEG専用の半導体ウエハを設ける態様、あるいは正規のチップ内にTEGを挿入する態様(スクライブラインにTEGを設ける態様を含む)が考えられる。これによって、例えば、CCDイメージセンサの一連の製造工程中どの工程において、どのようなイオン注入領域の位置ずれが生じるかを検出することが可能となる。
また、本発明の半導体基板の評価方法では、本発明の半導体特性評価構造を用いて複数のMOSトランジスタあるいは抵抗体を形成し、前記複数の短冊状の活性領域の両端にプローブを当接させて各MOSトランジスタあるいは抵抗体の電気特性を測定し、各MOSトランジスタあるいは抵抗体の電気特性の偏差から、前記半導体要素の、正規位置からのずれを検出する。
位置ずれの測定対象である半導体要素は、複数の短冊状の活性領域を斜めに横切って形成されるため、各短冊状の活性領域の両端にプローブを当接させて電気的特性(MOSトランジスタの場合は、しきい値電圧やパンチスルー電圧等であり、抵抗体の場合は、抵抗値やパンチスルー電圧等である)を測定すると、MOSトランジスタあるいは抵抗体毎にその電気的特性は異なる(各短冊状の活性領域の位置に起因する電気的特性の偏差の発生)。そして、その電気的特性の偏差は、半導体要素のずれの態様に応じて種々、変化する。よって、その電気的特性から、イオン注入領域のずれを検出することが可能となる。したがって、例えば、イオン注入工程におけるアライメント精度を、電気的にかつ定量的に検出することが可能となり、イオン注入工程におけるマスク合わせずれの影響を電気的かつ定量的に評価して、工程均一性が半導体素子の特性に与える影響を総合的に把握することが可能となる。
本発明によって、位置ずれの測定対象である半導体要素(イオン注入領域やポリシリコン電極配線パターン等)のアライメント精度を、高精度に検出する手段が提供される。
従来、ハニカム構造のCCDイメージセンサでは、チップ辺に対して傾いた方向に電荷転送路が形成されており、またこれに伴い、傾きをもつパターンが多用されているが、傾きをもつイオン注入領域パターンは、正規位置からどのようにずれているかを高精度に検出するのは困難であった。しかし、本発明によって、イオン注入工程におけるアライメント精度を、電気的にかつ定量的に検出することが可能となる。
よって、イオン注入工程におけるマスク合わせずれの影響を電気的かつ定量的に評価して、工程均一性が半導体素子の特性に与える影響を総合的に把握することが可能となる。
したがって、例えば、CCDの主要なイオン注入工程において、イオン注入領域がどのようにずれるのかを把握し、そのずれを減少させるように製造ラインや製造プロセスを改善することが可能となる。
本発明の実施の形態の説明に入る前に、図13を用いて、ハニカム構造の撮像面をもつCCDセンサの要部構成について説明する。
図13は、ハニカム構造の撮像面をもつCCDセンサの要部構成を概略的に示す平面図である。
図示されるように、半導体基板の表面に多数のフォトダイオード(受光部、画素部)1が、一定のピッチPh,Pvで複数列、複数行に配列されている。奇数列のフォトダイオード1に対し、偶数列のフォトダイオード1は各列内のフォトダイオードのピッチPvの約1/2ずれるように、また、奇数行のフォトダイオード1に対し偶数行のフォトダイオード1は、各行内のフォトダイオードのピッチPhの約1/2ずれるように配置されており、画素ずらし配列(ハニカム配列)となっている。一列のフォトダイオード列は、奇数行または偶数行のフォトダイオード1のみを含み、一行のフォトダイオード列は、奇数列または偶数列のフォトダイオード1のみを含む。
複数の垂直転送領域2は、隣接するフォトダイオード列間の半導体基板表面に形成され、図13の左側のフォトダイオード1と結合され、蛇行しつつ列方向に延在している。複数の分離領域3は、垂直転送領域2とフォトダイオード1とを各列間で分離するように、蛇行しつつ列方向に延在している。
このように、ハニカム構造のCCDイメージセンサでは、斜め方向に電荷転送路が形成されており、またこれに伴い、斜め方向のパターンが多用されている。特にイオン注入による不純物導入においては、光電変換によってよって生じた電荷を効率よく転送するためには、電極と、イオン注入領域との位置の整合が重要であり、転送電極の狭ピッチ化に伴い、より高精度の位置合わせが求められるようになっている。
したがって、CCDの主要なイオン注入工程において、イオン注入領域がどのようにずれるのかを把握し、そのずれを減少させるように製造ラインや製造プロセスを改善する努力が常に求められる。
しかし、現実には、斜め方向のイオン注入領域パターンでは、正規位置から、どのようにずれているかを高精度に検出するのは困難であり、このことが、製造ラインや製造プロセスを改善する上での問題となっていた。
そこで、本発明によって、アライメント精度を電気的に定量的に検出する手段を提供するものである。
次に、本発明の実施の形態について、図面を参照して説明する。
(第1の実施の形態)
図1は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の一例(複数のMOSトランジスタを構成した例)を示す平面図である。また、図2は、従来どおりの方法により作成された、比較例としての半導体特性評価構造の一例を示す平面図である。
図1は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の一例(複数のMOSトランジスタを構成した例)を示す平面図である。また、図2は、従来どおりの方法により作成された、比較例としての半導体特性評価構造の一例を示す平面図である。
図1の半導体特性評価構造は、複数の短冊状の活性領域(例えば、N型層)202〜208と、図2に示される従来例と同様に、傾きをもつことなく活性領域の短冊長辺方向に対して垂直に形成されるイオン注入領域(例えば、P+層)402と、所定の角度だけ意図的に傾けて配置されるイオン注入領域404と、ポリシリコンからなるゲート電極300と、を有し、これによって、複数のMOSトランジスタを形成されている。
複数の短冊状の活性領域(例えば、N型層)202〜208は、各々、フィールド酸化膜(不図示)によって分離され、電気的に独立している。この複数の短冊状の不純物導入領域は各々、独立した活性領域202〜208を構成する。
イオン注入領域404は、複数の短冊状の活性領域202〜208の延在方向(X方向)と直交する方向(Y方向)から、反時計回りに角度θだけ傾いて(回転して)形成されている。図中、四角で囲んだ×印で示される部分(PA1,PA2,PA3,PA4等)は、各MOSトランジスタの電気特性(しきい値電圧やパンチスルー電圧)を測定する際に、プローブが当接されるパッドを示している。
従来方法によれば、半導体特性評価構造は、正規のチップに使用されている構造と同一となるはずであり、図2に示されるように、一続きの活性領域200が形成され、ゲート電極300が延在する方向に沿ってイオン注入領域406が形成されることになる。
図2において、PA7,PA8はパッドである。
図2において、PA7,PA8はパッドである。
ところが、図1の本発明の半導体特性評価構造では、活性領域が短冊状に分断され(202〜208)、かつ、イオン注入領域404を意図的に傾けて配置している。つまり、本発明では、正規のチップの構造とは異なる、独自の構造を採用する。
これは、以下の理由による。すなわち、この半導体特性評価構造によって、複数のMOSトランジスタを形成することができ、また、イオン注入領域404は、複数の短冊状の活性領域(アクティブ領域)202〜208を斜めに横切って形成されるため、各MOSトランジスタのチャネル長は、その傾き状態に応じて、順次、変化する。したがって、各短冊状の活性領域202〜208の両端にプローブを当接させて電気的特性(しきい値電圧やパンチスルー電圧等)を測定すると、複数のMOSトランジスタの各々毎にその電気的特性は異なることになる。つまり、各短冊状の活性領域の位置に起因する電気的特性の偏差が発生する。そして、その電気的特性の偏差は、イオン注入領域の(正規位置からの)ずれの態様に応じて種々、変化することになる。
つまり、イオン注入領域が、所定方向に所定量だけ平行にずれていたり、所定方向に所定角だけ回転してずれているような場合、そのずれの態様に応じて、複数のMOSトランジスタの各々の電気的特性の偏差状態は異なる。
よって、その電気的特性から、イオン注入領域のずれを検出することが可能となる。すなわち、イオン注入工程におけるアライメント精度を、電気的にかつ定量的に検出する手段が得られる。
このようにして、イオン注入工程におけるアライメント精度を、高精度に検出する手段を提供することが可能となる。
図3(a),(b)は各々、図1のA−A線、B−B線に沿うデバイスの断面図である。
図3において、図1と同じ部分には、同じ参照符号を付してある。
図3(a)において、参照符号500はPウエル領域であり、そのPウエル500上に、チャネル領域としてのN型層202が形成されている。
このN型層202は、もともとは、図1に示すように、短冊状をしているが、反対導電型のイオンの注入によって、P+型のソース・ドレイン領域402,404が形成されるために、結果的に、チャネル領域としてのN型層202のみが残ることになる。参照符号410はゲート酸化膜であり、パッドPA1,PA2の各々は、ゲート酸化膜410に選択的に設けられたコンタクトホールを介して、P+型のソース・ドレイン領域402,404の各々に接続されている。参照符号300はポリシリコンからなるゲート電極である。
図3(b)も図3(a)と同様の構造をしている。図3(b)において、参照符号208は、チャネル領域としてのN型層であり、PA3,PA4はパッドである。
ここで、図1の最上段のMOSトランジスタの構造を示す図3(a)と、図1の最下段のMOSトランジスタの構造を示す図3(b)とを比較すると、図3(a)のMOSトランジスタのチャネル長はL1であり、また、図3(b)のMOSトランジスタのチャネル長はL2であり、L1<L2であることは明らかである。したがって、図3(a)のMOSトランジスタと、図3(b)のMOSトランジスタでは、チャネルコンダクタンス(W/L)が異なり、よって、各MOSトランジスタのしきい値電圧やパンチスルー電圧が異なる。
したがって、その電気的特性から、イオン注入領域のずれを検出することが可能となる。すなわち、イオン注入工程におけるアライメント精度を、電気的にかつ定量的に検出する手段が得られる。
(第2の実施の形態)
図4は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(複数の拡散抵抗を構成した例)を示す平面図である。また、図5は、従来どおりの方法により作成された、比較例としての半導体特性評価構造の他の例を示す平面図である。
図4は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(複数の拡散抵抗を構成した例)を示す平面図である。また、図5は、従来どおりの方法により作成された、比較例としての半導体特性評価構造の他の例を示す平面図である。
図4の半導体特性評価構造は、複数の拡散抵抗(抵抗体)を形成する。すなわち、図4の半導体特性評価構造は、複数の短冊状の活性領域210〜216と、通常どおりの方法で形成されるイオン注入領域402と、意図的に傾けて配置されるイオン注入領域404と、を有し、これによって、複数の拡散抵抗(抵抗体)が形成されている。
イオン注入領域404は、図1と同様に、複数の短冊状の活性領域210〜216の延在方向(X方向)と直交する方向(Y方向)から、反時計回りに角度θだけ傾いて(回転して)形成されている。図中、四角で囲んだ×印で示される部分(PA1〜PA4等)は、各拡散抵抗の電気特性(抵抗値やパンチスルー電圧)を測定する際に、プローブが当接されるパッドを示している。
従来方法によれば、半導体特性評価構造は、正規のチップに使用されている構造と同一となるはずであり、図5に示されるように、一続きの活性領域200が形成され、Y方向に沿ってイオン注入領域408a,408bが形成されることになる。
ところが、図4の本発明の半導体特性評価構造では、活性領域が短冊状に分断されており(210〜216)、かつ、イオン注入領域404を傾けて配置している。つまり、本発明では、正規のチップの構造とは異なる、評価のための独自の構造を採用する。
すなわち、図4の構造によって複数の拡散抵抗を形成できると共に、イオン注入領域404は、複数の短冊状の活性領域210〜216を斜めに横切って形成されるため、各短冊状の活性領域210〜216の両端にプローブを当接させて電気的特性(シート抵抗やパンチスルー電圧等)を測定すると、複数の拡散抵抗の各々毎にその電気的特性は異なることになり(各短冊状の活性領域の位置に起因する電気的特性の偏差の発生)、そして、その電気的特性の偏差は、イオン注入領域の(正規位置からの)ずれの態様に応じて、種々、変化することになる。
つまり、イオン注入領域404が、所定方向に所定量だけ平行にずれていたり、所定方向に所定角だけ回転してずれていたりするような場合、そのずれの態様に応じて、複数のMOSトランジスタの各々の電気的特性の偏差状態は異なる。
よって、その電気的特性から、イオン注入領域のずれを検出することが可能となる。すなわち、イオン注入工程におけるアライメント精度を、電気的にかつ定量的に検出する手段が得られる。
このようにして、イオン注入工程におけるアライメント精度を、高精度に検出する手段を提供することが可能となる。
(第3の実施の形態)
図6は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(複数のMOSトランジスタをもつ構造を2個用意し、各々を同じ向きに近接して配置した例)を示す平面図である。
図6は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(複数のMOSトランジスタをもつ構造を2個用意し、各々を同じ向きに近接して配置した例)を示す平面図である。
図6の半導体特性評価構造X1では、図1に示した複数のMOSトランジスタをもつ構造(A1,A2)を2個用意し、各々を同じ向きに近接して配置している。図5中、2つの構造(A1,A2)は同じであるが、区別できるようにするために、左側の構造A1の構成要素にはaの添字を付し、右側の構造A2の構成要素にはbの添字を付してある。この例では、構造A1では右側に位置するドレイン領域(イオン注入領域)404aを斜めにずらし、構造A2では左側に位置するソース領域(イオン注入領域)404bを斜めにずらしている。
このように、同じ構造を同じ向きに2個並列に配置するのは、イオン注入領域の位置ずれと、各構造の寸法のずれを分離して検出するためである。また、構造A1と構造A2とで、右側に位置するドレイン領域404aを斜めにずらし、構造A2では左側に位置するソース領域404bを斜めにずらしているのは、露光エリアの周縁部で、露光光に偏りがあ斜め方向のパターにのみ変化が生じると仮定した場合、例えば左上から光が当たった場合、404aは右側にずれるとチャネル長は長くなるのに対し、404bは右側にずれると、ソース領域404bがチャネルに張り出してチャネル長は短くなることになる。またマスクパターンにずれがない場合にもイオン注入工程においてもイオンの注入方向が真上でない場合にも同様に、402a、402b、404aおよび404bは右側にずれてもある角度まではチャネル長は変化しないのに対し、ある角度を超えて各パターンが右側にずれると、ソース領域404bがチャネルに張り出す一方ドレイン領域404aがチャネル領域すなわちゲート電極300a、bの領域下を越えて右に張り出しチャネル長は短くなることになる。従って、構造A1と構造A2との比較により、ずれを測定することができる。このようにして、露光光の方向によりマスクパターンにずれが生じた場合、イオン注入工程で注入方向によりマスクパターンの影により注入領域にずれが生じた場合、あるいはその両方の場合にもこれら2つの構造(A1,A2)を用いることにより、プロセス評価を行うことが可能となる。
また、上記、露光光あるいは注入方向によるずれが生じない場合にも以下のような観点でのプロセス評価が可能となる。すなわち、同じ構造を同じ向きに近接して配置した場合、各構造(A1,A2)には、イオン注入領域のずれは共通に生じるはずである。このとき、各構造から得られる電気的特性に相違があるとき、その相違は、イオン注入領域の位置ずれではなく、各構造の形成場所によるイオン注入領域の寸法のずれに起因して生じたと考えることができる。よって、イオン注入領域の位置ずれと、各構造の寸法のずれを分離して検出することが可能となる。
(第4の実施の形態)
図7は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(複数のMOSトランジスタをもつ構造を2個用意し、各々を直交する態様にて配置した例)を示す平面図である。
図7は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(複数のMOSトランジスタをもつ構造を2個用意し、各々を直交する態様にて配置した例)を示す平面図である。
図7の半導体特性評価構造X2では、図1に示した複数のMOSトランジスタをもつ構造(A3,A4)を2個用意し、各々を、直交させて配置している。図7中、2つの構造(A3,A4)は同じであるが、区別できるようにするために、左側の構造A3の構成要素にはcの添字を付し、右側の構造A4の構成要素にはdの添字を付してある。
このように、同じ構造を直交する態様(2個の半導体特性評価構造の内の一つに対して、他の一つが90度回転された向きに配置される態様)にて近接して配置するのは、X,Yの各方向におけるイオン注入領域404(404c,404d)の位置ずれを検出できるようにするためである。
これによって、イオン注入領域がX方向(横方向)にずれた場合、ならびに、縦方向(Y方向)にずれた場合の双方について、イオン注入領域のずれを検出することが可能となる。
(第5の実施の形態)
図8は、本発明の半導体特性評価構造の他の例(図6と図7の構成を組合せた例)を示す平面図である。
図8は、本発明の半導体特性評価構造の他の例(図6と図7の構成を組合せた例)を示す平面図である。
図8の半導体特性評価構造X3では、同じ構成をもつ2組の半導体特性評価構造(A1とA2,A4とA5)が用意されている。
一組の半導体特性評価構造(A1,A2)の各々は、短冊状の活性領域がX方向に向いて並列に配置されている。一方、他の一組の半導体特性評価構造(A4,A5)の各々は、短冊状の活性領域がX方向と直交するY方向を向いて並列に配置されている。これにより、イオン注入領域のX,Y方向のずれ、ならびに、各構造の寸法のずれを、総合的に検出することが可能となる。
(第6の実施の形態)
図9は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(図2に示される複数の拡散抵抗をもつ構造を同じ向きに近接して配置した例)を示す平面図である。
図9は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(図2に示される複数の拡散抵抗をもつ構造を同じ向きに近接して配置した例)を示す平面図である。
図9の半導体特性評価構造X4では、図4に示される複数の拡散抵抗をもつ構造A6,A7が、同じ向きに近接して配置されている。これにより、第3の実施の形態(図6)と同様の効果が得られる。
(第7の実施の形態)
図10は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(図4に示される複数の拡散抵抗をもつ構造を2個用意に、直交する態様にて近接して配置した例)を示す平面図である。
図10は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(図4に示される複数の拡散抵抗をもつ構造を2個用意に、直交する態様にて近接して配置した例)を示す平面図である。
図10の半導体特性評価構造X5では、図4に示される複数の拡散抵抗をもつ構造A8,A9が、直交する態様にて近接して配置されている。これにより、第4の実施の形態(図7)と同様の効果が得られる。
(第8の実施の形態)
図11は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(図8および図9を組み合わせた例)を示す平面図である。
図11は、本発明の半導体特性評価デバイスに含まれる半導体特性評価構造の他の例(図8および図9を組み合わせた例)を示す平面図である。
図11の半導体特性評価構造X6では、図4に示される複数の拡散抵抗をもつ2組の半導体特性評価構造A10〜A13が近接して配置されている。これにより、第5の実施の形態(図9)と同様の効果が得られる。
(第9の実施の形態)
図15は、本発明の半導体基板の評価方法の一例(傾いたイオン注入領域の位置すれ評価方法)の主要な手順を示すフロー図である。
図15は、本発明の半導体基板の評価方法の一例(傾いたイオン注入領域の位置すれ評価方法)の主要な手順を示すフロー図である。
図示されるように、ステップS1では、半導体基板内に並列に形成された、複数の短冊状の活性領域と、短冊状の活性領域の延在方向あるいはその延在方向と直交する方向に対して所定角度をもつようなマスクパターンを用いて、短冊状の活性領域の各々の少なくとも一部に重なるようにイオン打ち込みを行うことにより形成されるイオン注入領域と、により構成される、一又は複数の半導体特性評価構造を用いて複数のMOSトランジスタあるいは拡散抵抗を形成する。
ステップS2では、複数の短冊状の活性領域の両端にプローブを当接させて各MOSトランジスタあるいは拡散抵抗の電気特性を測定する。
ステップS3では、各MOSトランジスタあるいは拡散抵抗の電気特性の偏差から、イオン注入領域のずれを検出する。
このようにして、イオン注入工程におけるアライメント精度を、電気的かつ定量的に検出することが可能となる。
(第10の実施の形態)
前掲の実施の形態では、傾けて形成されたイオン注入領域の位置ずれを評価することを例にとって説明したが、本実施の形態では、斜めに配設されるポリシリコンの位置ずれを検出する場合について説明する。
前掲の実施の形態では、傾けて形成されたイオン注入領域の位置ずれを評価することを例にとって説明したが、本実施の形態では、斜めに配設されるポリシリコンの位置ずれを検出する場合について説明する。
図14に示すように、複数の活性領域310,312,314が並列に形成されており、位置ずれの検出対象であるポリシリコン320が、各々の活性領域310,312,314を斜めに横切って配設されている。
活性領域310,312,314上には絶縁膜は形成されていないため、各活性領域310,312,314とポリシリコン320は、接触して電気的に接続される。
このような状態で、各活性領域310,312,314に関して、パッドを形成すると、PA10,PA11は、活性領域310の両端に接続され、パッドPA12は、活性領域312の左端に接続され、パッドPA14は、活性領域314の左端に接続される。一方、パッドPA13とPA15は、ポリシリコン320に接続されることになる。
この状態で、PA10・PA11間、PA12・PA13間、PA14・PA15間の電圧(電流)を測定すると、各測定値の偏差状態は、ポリシリコン320の位置に応じて変化する。よって、電気的に、ポリシリコン320の位置ずれを検出することができる。
また、これをMOSFETのポリゲートに適用しても良い。この場合はソース・ドレイン領域となるイオン注入領域は短冊の長辺に垂直な方向に形成しておき、ポリゲートのみが斜めにずれるように形成することにより、ポリゲート下にソース・ドレイン領域の一方が重なることにより、実質的なチャネル長が短くなり、MOSFETの特性を測定することにより、プロセス評価を行うことも可能である。
また、これをMOSFETのポリゲートに適用しても良い。この場合はソース・ドレイン領域となるイオン注入領域は短冊の長辺に垂直な方向に形成しておき、ポリゲートのみが斜めにずれるように形成することにより、ポリゲート下にソース・ドレイン領域の一方が重なることにより、実質的なチャネル長が短くなり、MOSFETの特性を測定することにより、プロセス評価を行うことも可能である。
(第11の実施の形態)
本実施の形態では、本発明の半導体特性評価用デバイスをTEG(テスト・エレメント・グループ)として備える半導体基板の態様について説明する。
本実施の形態では、本発明の半導体特性評価用デバイスをTEG(テスト・エレメント・グループ)として備える半導体基板の態様について説明する。
半導体基板へのTEGの挿入の態様としては、正規のチップ内にTEGを挿入する第1の態様(スクライブラインにTEGを設ける態様を含む)と、半導体ウエハ内に正規のチップとTEGのチップを混在させる第2の態様と、TEG専用の半導体ウエハを設ける第3の態様と、が考えられる。
図12(a)〜(c)は、本発明の半導体特性評価用デバイスをTEG(テスト・エレメント・グループ)として備える半導体基板の態様について説明するための図である。
図12(a)は、上記第1の態様を示している。すなわち、半導体ウエハ10には、正規のチップ20が形成され、この正規のチップ20に、TEGとしての本発明の半導体特性評価用デバイス30a〜30dが構成される。
図12(b)は、上記第2の態様を示している。すなわち、半導体ウエハ10には、正規のチップ20と、TEGとしての本発明の半導体特性評価用デバイスのみを含むチップ40が混在している。
図12(c)は、上記第3の態様を示している。すなわち、半導体ウエハ10は、TEGとしての本発明の半導体特性評価用デバイス専用のウエハである。
このような半導体基板を用いることによって、例えば、CCDイメージセンサの一連の製造工程中どの工程において、どのようなイオン注入領域の位置ずれが生じるかを検出することが可能となる。
以上説明したように、本発明によれば、位置ずれの測定対象である半導体要素(イオン注入領域やポリシリコン層等)のアライメント精度を、高精度に検出する手段が提供される。
従来、ハニカム構造のCCDイメージセンサでは、チップ辺に対して傾いた方向に電荷転送路が形成されており、またこれに伴い、傾きをもつパターンが多用されているが、傾きをもつイオン注入領域パターンは、正規位置からどのようにずれているかを高精度に検出するのは困難であった。しかし、本発明によって、イオン注入工程におけるアライメント精度を、電気的にかつ定量的に検出することが可能となる。
よって、イオン注入工程におけるマスク合わせずれの影響を電気的かつ定量的に評価して、工程均一性が半導体素子の特性に与える影響を総合的に把握することが可能となる。
したがって、例えば、CCDの主要なイオン注入工程において、イオン注入領域がどのようにずれるのかを把握し、そのずれを減少させるように製造ラインや製造プロセスを改善することが可能となる。
本発明は、半導体要素(傾いて形成されるイオン注入領域等)の位置ずれを精度良く検出して、その位置ずれが素子特性に及ぼす影響を評価することを可能とするという効果を奏し、したがって、半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法として有用である。
202〜208 短冊状の活性領域
300 ポリシリコンゲート電極
402 傾きをもたずに形成されたイオン注入領域
404 傾きをもって形成されたイオン注入領域
410 ゲート絶縁膜
500 Pウエル
300 ポリシリコンゲート電極
402 傾きをもたずに形成されたイオン注入領域
404 傾きをもって形成されたイオン注入領域
410 ゲート絶縁膜
500 Pウエル
Claims (9)
- 半導体要素の正規位置からのずれを電気的に検出するための半導体特性評価用デバイスであって、
半導体基板内に並列に形成され、互いに電気的に独立し、かつ、その両端に電気特性測定のためのパッドが接続される複数の短冊状の活性領域と、
前記複数の短冊状の活性領域の各々を斜めに横切るように配置された前記半導体要素と、
により構成される、一又は複数の半導体特性評価構造を有することを特徴とする半導体特性評価用デバイス。 - 請求項1記載の半導体特性評価デバイスであって、
前記半導体要素は、前記短冊状の活性領域の延在方向あるいはその延在方向と直交する方向に対して所定角度をもつようなマスクパターンを用いて、前記短冊状の活性領域の各々の少なくとも一部に重なるようにイオン打ち込みされた結果として形成されたイオン注入領域であることを特徴とする半導体特性評価用デバイス。 - 請求項1または請求項2記載の半導体特性評価用デバイスであって、
同じ構成をもつ2個の前記半導体特性評価構造が、同じ向きに近接して配置されていることを特徴とする半導体特性評価用デバイス。 - 請求項1または請求項2記載の半導体特性評価用デバイスであって、
同じ構成をもつ2個の前記半導体特性評価構造が近接して配置されると共に、前記2個の半導体特性評価構造の内の一つに対して、他の一つが90度回転された向きに配置されていることを特徴とする半導体特性評価用デバイス。 - 請求項1または請求項2記載の半導体特性評価用デバイスであって、
同じ構成をもつ2組で合計4個の前記半導体特性評価構造を具備すると共に、一組の前記半導体特性評価構造の各々は第1の方向に向いて並列に配置されており、かつ、他の一組の前記半導体特性評価構造の各々は、前記第1の方向と直交する方向を向いて並列に配置されていることを特徴とする半導体特性評価用デバイス。 - 請求項1〜請求項5のいずれか記載の半導体特性評価用デバイスであって、
前記半導体特性評価構造は、複数のMOSトランジスタを構成することを特徴とする半導体特性評価用デバイス。 - 請求項1〜請求項5のいずれか記載の半導体特性評価用デバイスであって、
前記半導体特性評価構造は、複数の抵抗体を構成することを特徴とする半導体特性評価用デバイス。 - 請求項1〜請求項7のいずれか記載の半導体特性評価用デバイスを備える半導体基板。
- 請求項1〜請求項5のいずれか記載の半導体特性評価構造を用いて複数のMOSトランジスタあるいは抵抗体を形成し、前記複数の短冊状の活性領域の両端にプローブを当接させて各MOSトランジスタあるいは抵抗体の電気特性を測定し、各MOSトランジスタあるいは抵抗体の電気特性の偏差から、前記半導体要素の、正規位置からのずれを検出することを特徴とする半導体基板の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072987A JP2007250880A (ja) | 2006-03-16 | 2006-03-16 | 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072987A JP2007250880A (ja) | 2006-03-16 | 2006-03-16 | 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250880A true JP2007250880A (ja) | 2007-09-27 |
Family
ID=38594846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006072987A Pending JP2007250880A (ja) | 2006-03-16 | 2006-03-16 | 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007250880A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104078337A (zh) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | P型轻掺杂离子注入对准度的监控结构及方法 |
CN104124231A (zh) * | 2014-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 利用同型结监控p型轻掺杂离子注入对准度的结构及方法 |
CN104124232A (zh) * | 2014-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 利用同型结监控n型轻掺杂离子注入对准度的结构及方法 |
CN107316823A (zh) * | 2017-07-12 | 2017-11-03 | 张婉婷 | 一种离子注入层图形套准偏差的检测方法 |
CN109192674A (zh) * | 2018-09-04 | 2019-01-11 | 深圳市南硕明泰科技有限公司 | 一种测量注入层光刻对准偏差的方法 |
CN113496904A (zh) * | 2020-03-18 | 2021-10-12 | 芯恩(青岛)集成电路有限公司 | 功率器件套刻偏差电性测量结构及方法 |
-
2006
- 2006-03-16 JP JP2006072987A patent/JP2007250880A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104078337A (zh) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | P型轻掺杂离子注入对准度的监控结构及方法 |
CN104124231A (zh) * | 2014-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 利用同型结监控p型轻掺杂离子注入对准度的结构及方法 |
CN104124232A (zh) * | 2014-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 利用同型结监控n型轻掺杂离子注入对准度的结构及方法 |
CN107316823A (zh) * | 2017-07-12 | 2017-11-03 | 张婉婷 | 一种离子注入层图形套准偏差的检测方法 |
CN107316823B (zh) * | 2017-07-12 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 一种离子注入层图形套准偏差的检测方法 |
CN109192674A (zh) * | 2018-09-04 | 2019-01-11 | 深圳市南硕明泰科技有限公司 | 一种测量注入层光刻对准偏差的方法 |
CN113496904A (zh) * | 2020-03-18 | 2021-10-12 | 芯恩(青岛)集成电路有限公司 | 功率器件套刻偏差电性测量结构及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8865482B2 (en) | Method of detecting the circular uniformity of the semiconductor circular contact holes | |
JP2007250880A (ja) | 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法 | |
US20220413038A1 (en) | Test element group and test device including the same | |
US6393714B1 (en) | Resistor arrays for mask-alignment detection | |
US6305095B1 (en) | Methods and circuits for mask-alignment detection | |
KR101330084B1 (ko) | 반도체 장치의 테스트 구조물, 그 형성 방법, 반도체 장치및 이의 제조 방법 | |
JP2007335550A (ja) | 半導体装置 | |
TWI435151B (zh) | 陣列基板 | |
US20130147509A1 (en) | Test pattern of semiconductor device, method of manufacturing test pattern and method of testing semiconductor device by using test pattern | |
JP6636094B2 (ja) | 半導体装置 | |
KR100913328B1 (ko) | 반도체 소자의 테스트 패턴 및 그의 형성 방법과 테스트방법 | |
KR20090098278A (ko) | 반도체 메모리 소자의 테스트 패턴 | |
US9506965B2 (en) | Alternately arranged overlay marks having asymmetric spacing and measurement thereof | |
US6878561B2 (en) | Mask-alignment detection circuit in X and Y directions | |
KR20040093907A (ko) | 씨모스 이미지 센서의 픽셀 특성 평가용 테스트패턴 및 그모듈 | |
US10847710B2 (en) | Semiconductor device | |
US20050285166A1 (en) | Monitoring patterns for an imaging device and method of monitoring a process using the monitoring patterns | |
KR100750337B1 (ko) | 반도체 소자의 테스트 구조 | |
KR100714474B1 (ko) | 반도체 소자의 테스트 구조 | |
JP2009251455A (ja) | アライメントマーク及びアライメント方法 | |
JP4229110B2 (ja) | コンタクトの合わせズレ検出方法 | |
US8993354B2 (en) | Evaluation pattern, method for manufacturing semiconductor device, and semiconductor wafer | |
JP2001291754A (ja) | 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法 | |
JP2010114130A (ja) | 半導体装置及びその製造方法 | |
JP2007324518A (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20071109 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20071126 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |