JP2007233730A - Three-dimensional graphic drawing device - Google Patents
Three-dimensional graphic drawing device Download PDFInfo
- Publication number
- JP2007233730A JP2007233730A JP2006055155A JP2006055155A JP2007233730A JP 2007233730 A JP2007233730 A JP 2007233730A JP 2006055155 A JP2006055155 A JP 2006055155A JP 2006055155 A JP2006055155 A JP 2006055155A JP 2007233730 A JP2007233730 A JP 2007233730A
- Authority
- JP
- Japan
- Prior art keywords
- processing means
- processing unit
- processing
- pixel
- geometry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Generation (AREA)
Abstract
Description
この発明は、動作時の消費電力を抑制する三次元グラフィック描画装置に関するものである。 The present invention relates to a three-dimensional graphic drawing apparatus that suppresses power consumption during operation.
三次元グラフィック描画処理は大きくジオメトリ処理とレンダリング処理に大別することができる。ジオメトリ処理とレンダリング処理の各処理をパイプライン処理により高速化を図る技術が公知になっている。（例えば、非特許文献１）。 Three-dimensional graphic drawing processing can be roughly divided into geometry processing and rendering processing. A technique for speeding up each processing of the geometry processing and the rendering processing by pipeline processing is known. (For example, Non-Patent Document 1).
また、三次元グラフィック描画装置の消費電力を低減させるための方法として、描画処理が非実行状態の時にクロック信号の供給を停止することにより消費電力の低減を図る方法がある（例えば、特許文献１）。
また、三次元グラフィック描画装置の消費電力を低減させるための別の方法として、ジオメトリ処理部とレンダリング処理部へ交互にクロック信号を供給して交互に動作させることにより消費電力の低減を図る方法がある（例えば、特許文献２）。
Further, as a method for reducing the power consumption of the three-dimensional graphic drawing apparatus, there is a method for reducing the power consumption by stopping the supply of the clock signal when the drawing process is not executed (for example, Patent Document 1). ).
As another method for reducing the power consumption of the three-dimensional graphic drawing apparatus, there is a method of reducing power consumption by alternately supplying clock signals to the geometry processing unit and the rendering processing unit and operating them. There is (for example, Patent Document 2).
三次元グラフィック描画装置を携帯機器に搭載する場合には低消費電力であることが要求される。
従来の特許文献１による消費電力低減の方法は、三次元グラフィック描画装置が動作していない間は消費電力を低減することができるが、三次元グラフィック描画装置が動作しているときには、当該装置を構成する全ての処理部にクロック信号が供給されるため、動作中の消費電力を低減することはできないという課題があった。
When the three-dimensional graphic drawing apparatus is mounted on a portable device, low power consumption is required.
The conventional method for reducing power consumption according to
特許文献２による消費電力低減の方法は、ジオメトリ処理部とレンダリング処理部を交互に動作させるため動作中消費電力を低減することができるが、キャッシュについては考慮されていなかった。例えば回路規模を削減するために内蔵メモリを使用せずに、レンダリング処理部内にテクスチャキャッシュやピクセルキャッシュを有する構成であった場合、キャッシュにミスヒットして外部メモリからデータを読み出す時にはデータの読出しが完了するまでの間は処理を行えないために待ち時間が発生し、無駄な電力を消費するという課題があった。
The method of reducing power consumption according to
この発明は上記のような課題を解決するためになされたものであり、クロック信号を制御することにより低消費電力で効率良く動作する三次元グラフィック描画装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to obtain a three-dimensional graphic drawing apparatus that operates efficiently with low power consumption by controlling a clock signal.
この発明に係る三次元グラフィック描画装置は、
三次元データを入力してジオメトリ処理を行い頂点データを求めるジオメトリ処理手段と、異なる処理を行う複数の処理手段により構成され、前記ジオメトリ処理手段から出力された頂点データにレンダリング処理を行い画素データを生成するレンダリング処理手段と、前記ジオメトリ処理手段及び前記レンダリング処理手段内の各処理手段の動作をクロック信号によって制御するクロック制御手段を備え、
前記クロック制御手段は、前記ジオメトリ処理手段及び前記レンダリング処理手段内の各処理手段からのビジー信号により前記ジオメトリ処理手段及び前記レンダリング処理手段内の各処理手段における１ポリゴンまたは１ピクセルの処理の終了を検知し、前記ジオメトリ処理手段と前記レンダリング処理手段内の各処理手段とを１つずつ順次動作させるように各クロック信号を供給する構成にされる。
The three-dimensional graphic drawing apparatus according to the present invention is
Consists of a geometry processing means for inputting vertex data by performing 3D data processing to obtain vertex data, and a plurality of processing means for performing different processing. The vertex data output from the geometry processing means is subjected to rendering processing and pixel data A rendering processing means for generating, and a clock control means for controlling the operation of each processing means in the geometry processing means and the rendering processing means by a clock signal,
The clock control means finishes processing of one polygon or one pixel in each processing means in the geometry processing means and the rendering processing means by a busy signal from each processing means in the geometry processing means and the rendering processing means. Each clock signal is supplied so as to detect and sequentially operate the geometry processing means and each processing means in the rendering processing means one by one.
この発明によれば、クロック制御手段がジオメトリ処理手段及びレンダリング処理手段内の各処理手段からのビジー信号によりジオメトリ処理手段及びレンダリング処理手段内の各処理手段における１ポリゴンまたは１ピクセルの処理の終了を検知し、ジオメトリ処理手段及びレンダリング処理手段内の各処理手段をひとつずつ順次動作させることにより、複数の処理手段に同時にクロック信号が入力されることがなく、三次元グラフィック描画装置の処理動作中の消費電力が低減できるという効果がある。 According to this invention, the clock control means terminates the processing of one polygon or one pixel in each processing means in the geometry processing means and the rendering processing means by a busy signal from each processing means in the geometry processing means and the rendering processing means. By detecting and sequentially operating each processing means in the geometry processing means and the rendering processing means one by one, a clock signal is not simultaneously input to the plurality of processing means, and the processing operation of the three-dimensional graphic drawing apparatus is in progress. There is an effect that power consumption can be reduced.
実施の形態１．
図１は、この発明の実施の形態１による三次元グラフィック描画装置の構成を示すブロック図である。
図において、１は三次元グラフィック描画装置、２は三次元グラフィック描画装置１が外部のホストＣＰＵ（ホストコンピュータ）１３とデータ送受信を行うときに使用するホストインタフェースである。
３はキャッシュと外部バスインタフェース９を介して外部メモリ１２から三次元データを読み出して、当該三次元データが示す三次元シーンを構成するポリゴンの各頂点に幾何学処理を施し、二次元の画面に描画するための頂点データを求めるジオメトリ処理部（ジオメトリ処理手段）である。
４はジオメトリ処理部３から出力された頂点データを入力し、この頂点データから画素データを生成するレンダリング処理部（レンダリング処理手段）であり、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７、ピクセル処理部８から構成される。
FIG. 1 is a block diagram showing a configuration of a three-dimensional graphic drawing apparatus according to
In the figure,
3 reads out the three-dimensional data from the external memory 12 via the cache and the external bus interface 9, performs geometric processing on each vertex of the polygon constituting the three-dimensional scene indicated by the three-dimensional data, and displays the two-dimensional screen. This is a geometry processing unit (geometry processing means) for obtaining vertex data for drawing.
A rendering processing unit (rendering processing unit) 4 receives the vertex data output from the geometry processing unit 3 and generates pixel data from the vertex data. The
セットアップ処理部（セットアップ処理手段）５はジオメトリ処理部３から頂点データを入力し、この頂点データからラスタライズ処理に必要な増分値等のパラメータを求める。
ラスタライズ処理部（ラスタライズ処理手段）６はセットアップ処理部５で求められたパラメータに従って所定の補間を行い、ポリゴンを構成する画素データを順次生成する。
テクスチャ処理部（テクスチャ処理手段）７はラスタライズ処理部６によって生成された各画素データに対応させてテクスチャイメージの画素データを貼り付けるテクスチャマッピング処理等をおこなう。テクスチャイメージはキャッシュと外部バスインタフェース９を介して外部メモリ１２から読み込みを行う。
A setup processing unit (setup processing means) 5 receives vertex data from the geometry processing unit 3 and obtains parameters such as an increment value necessary for rasterization processing from the vertex data.
A rasterization processing unit (rasterization processing means) 6 performs predetermined interpolation according to the parameters obtained by the
The texture processing unit (texture processing means) 7 performs a texture mapping process for pasting pixel data of a texture image in correspondence with each pixel data generated by the
ピクセル処理部（ピクセル処理手段）８はテクスチャ処理部７から出力される画素データについて、奥行きを表すＺ値を大小比較するデプステストやアルファ値を比較するアルファテスト等を行って当該画素データをフレームバッファへ書き込むか否かを判定するピクセルテスト処理と、既にフレームバッファに書き込まれているカラー値とピクセルテスト処理でフレームバッファに書き込む判定を行った画素データのカラー値とをブレンディングするピクセルブレンディング処理とを行って、フレームバッファへ書き込む画素データを生成する。
なお、フレームバッファは外部メモリ上１２に存在し、ピクセル処理部８はキャッシュと外部バスインタフェース９を介してフレームバッファの読み書きを行う。
A pixel processing unit (pixel processing means) 8 performs a depth test for comparing the Z value representing the depth, an alpha test for comparing the alpha value, and the like on the pixel data output from the texture processing unit 7 to frame the pixel data. A pixel test process for determining whether or not to write to the buffer, and a pixel blending process for blending the color value already written to the frame buffer and the color value of the pixel data determined to be written to the frame buffer by the pixel test process; To generate pixel data to be written to the frame buffer.
Note that the frame buffer exists in the external memory 12, and the pixel processing unit 8 reads and writes the frame buffer via the cache and the external bus interface 9.
外部バスインタフェース９はジオメトリ処理部３、テクスチャ処理部７、ピクセル処理部８が夫々に設けられたキャッシュから外部メモリ１２へアクセスする際に使用する。
１０はジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７、ピクセル処理部８へ入力する各クロック信号を制御するクロック制御部（クロック制御手段）である。
１１は三次元グラフィック描画装置１、外部メモリ１２、ＣＰＵ１３等を接続するための外部バスである。
The external bus interface 9 is used when the geometry processing unit 3, the texture processing unit 7, and the pixel processing unit 8 access the external memory 12 from caches provided respectively.
A clock control unit (clock control unit) 10 controls each clock signal input to the geometry processing unit 3, the
また、ＣＬＫ１はジオメトリ処理部３へ入力されるクロック信号、ＣＬＫ２はセットアップ処理部５へ入力されるクロック信号、ＣＬＫ３はラスタライズ処理部６へ入力されるクロック信号、ＣＬＫ５はテクスチャ処理部７へ入力されるクロック信号、ＣＬＫ６はピクセル処理部８へ入力されるクロック信号で、それぞれクロック制御部１０から出力される。
CLK1 is a clock signal input to the geometry processing unit 3, CLK2 is a clock signal input to the
また、ＢＳＹ０はジオメトリ処理部３が１シーン分のポリゴンの処理を行っている最中であることを示すビジー信号で、ジオメトリ処理部３からクロック制御部１０へ出力される。
ＢＳＹ１はジオメトリ処理部３が１ポリゴンの処理を行っている最中であることを示すビジー信号で、ジオメトリ処理部３からクロック制御部１０へ出力される。
ＢＳＹ２はセットアップ処理部５が１ポリゴンの処理を行っている最中であることを示すビジー信号で、セットアップ処理部５からクロック制御部１０へ出力される。
ＢＳＹ３はラスタライズ処理部６が１ポリゴンの処理を行っている最中であることを示すビジー信号で、ラスタライズ処理部６からクロック制御部１０へ出力される。
ＢＳＹ４はラスタライズ処理部６が１ピクセルの処理を行っている最中であることを示すビジー信号で、ラスタライズ処理部６からクロック制御部１０へ出力される。
BSY0 is a busy signal indicating that the geometry processing unit 3 is in the process of processing a polygon for one scene, and is output from the geometry processing unit 3 to the
BSY2 is a busy signal indicating that the
BSY3 is a busy signal indicating that the
BSY4 is a busy signal indicating that the
ＢＳＹ５はテクスチャ処理部７が１ピクセルの処理を行っている最中であることを示すビジー信号で、テクスチャ処理部７からクロック制御部１０へ出力される。
ＢＳＹ６はピクセル処理部８が１ピクセルの処理を行っている最中であることを示すビジー信号で、ピクセル処理部８からクロック制御部１０へ出力される。
BSY5 is a busy signal indicating that the texture processing unit 7 is processing one pixel, and is output from the texture processing unit 7 to the
BSY 6 is a busy signal indicating that the pixel processing unit 8 is in the process of processing one pixel, and is output from the pixel processing unit 8 to the
また、ＭＩＳＳ５はテクスチャ処理部７においてキャッシュのミスヒットが発生して外部メモリ１２のデータを読み出している最中であることを示す信号で、外部バスインタフェース９からクロック制御部１０へ出力される。
ＭＩＳＳ６はピクセル処理部８においてキャッシュのミスヒットが発生して外部メモリ１２のデータを読み出している最中であることを示す信号で、バスインタフェース９からクロック制御部１０へ出力される。
MISS 5 is a signal indicating that a cache miss occurs in the texture processing unit 7 and the data in the external memory 12 is being read, and is output from the external bus interface 9 to the
MISS 6 is a signal indicating that a cache miss occurs in the pixel processing unit 8 and data is being read from the external memory 12, and is output from the bus interface 9 to the
次に動作について説明する。図２、図３および図４は、実施の形態１による三次元グラフィック描画装置の動作を示す説明図である。図１に示したクロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ４，ＣＬＫ５，ＣＬＫ６，ビジー信号ＢＳＹ０，ＢＳＹ１，ＢＳＹ２，ＢＳＹ３，ＢＳＹ４、ＢＳＹ５，ＢＳＹ６，ミスヒット信号ＭＩＳＳ５，ＭＩＳＳ６のタイミングチャートを用いて、各部分の機能および動作を説明する。 Next, the operation will be described. 2, 3 and 4 are explanatory diagrams showing the operation of the three-dimensional graphic drawing apparatus according to the first embodiment. The function of each part is described using the timing chart of the clock signals CLK1, CLK2, CLK4, CLK5, CLK6, busy signals BSY0, BSY1, BSY2, BSY3, BSY4, BSY5, BSY6, and the miss hit signals MISS5, MISS6 shown in FIG. The operation will be described.
三次元グラフィック描画装置１の初期状態は、クロック制御部１０がジオメトリ処理部３にクロック信号ＣＬＫ１を供給し、セットアップ処理部５へのクロック信号ＣＬＫ２とラスタライズ処理部６へのクロック信号ＣＬＫ４とテクスチャ処理部７へのクロック信号ＣＬＫ５とピクセル処理部８へのクロック信号ＣＬＫ６の供給を停止している状態である。
また、ジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７、ピクセル処理部８から夫々出力されるビジー信号ＢＳＹ０，ＢＳＹ１，ＢＳＹ２，ＢＳＹ３，ＢＳＹ４，ＢＳＹ５，ＢＳＹ６は全て“０”で、これらの処理部、また三次元グラフィック描画装置１が動作していないことを示している。
In the initial state of the three-dimensional
The busy signals BSY0, BSY1, BSY2, BSY3, BSY4, BSY5, and BSY6 output from the geometry processing unit 3, the
三次元グラフィック描画処理を開始する際には、ＣＰＵ１３等によって外部メモリ１２に三次元データが設定され、クロック制御部１０からクロック信号ＣＬＫ１の供給を開始させてジオメトリ処理部３を起動させる（図２のタイミングＴ２０）。
起動したジオメトリ処理部３は、“１”を示すビジー信号ＢＳＹ０，ＢＳＹ１をクロック制御部１０に出力する。また、外部バスインタフェース９を介して外部メモリ１２から１ポリゴン分のデータを読み出して、当該データの１ポリゴンのジオメトリ処理を行い、その処理結果の頂点データをセットアップ処理部５へ出力し、“０”を示すビジー信号ＢＳＹ１をクロック制御部１０へ出力する。
When starting the three-dimensional graphic drawing process, three-dimensional data is set in the external memory 12 by the
The activated geometry processing unit 3 outputs busy signals BSY0 and BSY1 indicating “1” to the
クロック制御部１０は、ジオメトリ処理部３から出力されたビジー信号ＢＳＹ１が“１”から“０”へ変化すると、ジオメトリ処理部３において１ポリゴンのデータ処理が終了したことを検知してジオメトリ処理部３へのクロック信号ＣＬＫ１の供給を停止し、セットアップ処理部５へクロック信号ＣＬＫ２の供給を開始してセットアップ処理部５を起動させる。ジオメトリ処理部３は、クロック信号ＣＬＫ１の供給が停止されるとビジー信号ＢＳＹ０を“１”に保持した状態のまま処理動作を停止する（図２のタイミングＴ２１）。
When the busy signal BSY1 output from the geometry processing unit 3 changes from “1” to “0”, the
起動したセットアップ処理部５は、“１”を示すビジー信号ＢＳＹ２を出力してジオメトリ処理部３から出力されたポリゴンの頂点データのセットアップ処理を行い、処理結果のデータをラスタライズ処理部６へ出力してビジー信号ＢＳＹ２を“０”にする。
クロック制御部１０は、セットアップ処理部５から出力されたビジー信号ＢＳＹ２が“１”から“０”へ変化すると、セットアップ処理部５の動作終了を検知し、セットアップ処理部５へのクロック信号ＣＬＫ２の供給を停止し、ラスタライズ処理部６へクロック信号ＣＬＫ４を供給してラスタライズ処理部を起動させる（図２のタイミングＴ２２）。
The activated
When the busy signal BSY2 output from the
起動したラスタライズ処理部６は、“１”を示すビジー信号ＢＳＹ３，ＢＳＹ４をクロック制御部１０へ出力し、セットアップ処理部５から出力されたポリゴンのデータに基づいてラスタライズ処理を開始する。ラスタライズ処理によりポリゴンを構成する１ピクセルの処理が終了すると、ラスタライズ処理部６はその処理結果のピクセルデータをテクスチャ処理部７へ出力し、“０”を示すビジー信号ＢＳＹ４をクロック制御部１０へ出力する。
The activated
クロック制御部１０は、ラスタライズ処理部６から出力されたビジー信号ＢＳＹ４が“１”から“０”へ変化すると、ラスタライズ処理部６において１ピクセルのデータ処理が終了したことを検知してラスタライズ処理部６へのクロック信号ＣＬＫ４の供給を停止し、テクスチャ処理部７へクロック信号ＣＬＫ５の供給を開始してテクスチャ処理部７を起動させる。ラスタライズ処理部６は、クロック信号ＣＬＫ４の供給が停止されるとビジー信号ＢＳＹ３を“１”に保持した状態のまま処理動作を停止する（図２に示すタイミングＴ２３）。
When the busy signal BSY4 output from the
起動したテクスチャ処理部７は、“１”を示すビジー信号ＢＳＹ５をクロック制御部１０へ出力し、ラスタライズ処理部６から出力されたピクセルデータに基づいてテクスチャ処理を行う。参照するテクスチャデータがキャッシュ内に存在する場合には、そのテクスチャデータを使用してテクスチャ処理を行い、処理結果のピクセルデータをピクセル処理部８へ出力し、“０”を示すビジー信号ＢＳＹ５をクロック制御部１０へ出力する。
参照するテクスチャデータがキャッシュ内に存在しない場合、すなわちキャッシュでミスヒットが発生した場合の処理については後述する。
The activated texture processing unit 7 outputs a busy signal BSY5 indicating “1” to the
Processing when the texture data to be referenced does not exist in the cache, that is, when a miss occurs in the cache will be described later.
クロック制御部１０は、テクスチャ処理部７から出力されたビジー信号ＢＳＹ５が“１”から“０”へ変化すると、テクスチャ処理部７において１ピクセルのデータ処理が終了したことを検知してテクスチャ処理部７へのクロック信号ＣＬＫ５の供給を停止し、ピクセル処理部８へクロック信号ＣＬＫ６の供給を開始してピクセル処理部８を起動させる（図２のタイミングＴ２４）。
When the busy signal BSY5 output from the texture processing unit 7 changes from “1” to “0”, the
起動したピクセル処理部８は、“１”を示すビジー信号ＢＳＹ６をクロック制御部１０へ出力し、テクスチャ処理部７から出力されたピクセルデータに基づいてピクセル処理を行う。ピクセル処理においては、ピクセルの前後関係を比較するためのデプステストやカラー値のブレンディング処理等のために、既にフレームバッファに描画されているピクセルデータが必要となる。参照するピクセルデータがキャッシュ内に存在する場合には、そのピクセルデータを使用してピクセル処理を行い、処理結果のピクセルデータを外部バスインタフェース９を介して外部メモリ１２内にあるフレームバッファへ送って描画を行い、“０”を示すビジー信号ＢＳＹ６をクロック制御部１０へ出力する。
参照するピクセルデータがキャッシュ内に存在しない場合、すなわちキャッシュでミスヒットが発生した場合の処理については後述する。
以上の一連の処理により１ピクセルの処理が完了する。
The activated pixel processing unit 8 outputs a busy signal BSY6 indicating “1” to the
Processing when the pixel data to be referenced does not exist in the cache, that is, when a miss occurs in the cache will be described later.
One pixel processing is completed by the above series of processing.
クロック制御部１０は、ピクセル処理部８から出力されたビジー信号ＢＳＹ６が“１”から“０”へ変化すると、ピクセル処理部８において１ピクセルのデータ処理が終了したことを検知してテクスチャ処理部８へのクロック信号ＣＬＫ５の供給を停止する。
そして、ラスタライズ処理部６から出力されているビジー信号ＢＳＹ３が“１”であれば、ラスタライズ処理部６においてまだ処理すべきピクセルが残っていることを示しているので、ラスタライズ処理部６へのクロック信号ＣＬＫ４を供給し、ラスタライズ処理部６の動作を再開させる（図２のタイミングＴ２５）。
When the busy signal BSY6 output from the pixel processing unit 8 changes from “1” to “0”, the
If the busy signal BSY3 output from the
以降、ラスタライズ処理部６、テクスチャ処理部７、ピクセル処理部８において順次１ピクセルずつ処理を行う。ラスタライズ処理部６はポリゴンを構成する全てのピクセルの処理が終了したら“０”を示すビジー信号ＢＳＹ３をクロック制御部へ出力する（図２のタイミングＴ２６）。
Thereafter, the
クロック制御部１０は、ピクセル処理部８の動作が終了したときに、ラスタライズ処理部６から出力されているビジー信号ＢＳＹ３が“０”、かつジオメトリ処理部３から出力されているビジー信号ＢＳＹ０が“１”であれば、ジオメトリ処理部３においてまだ処理すべきポリゴンがあることを示しているので、ジオメトリ処理部３へクロック信号ＣＬＫ１を供給し、ジオメトリ処理部３の動作を再開させる（図２のタイミングＴ２７）。
When the operation of the pixel processing unit 8 ends, the
以降、ジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７、ピクセル処理部８において順次１ポリゴンまたは１ピクセルずつ処理を行う。ジオメトリ処理部３は１シーンを構成する全てのポリゴンの処理が終了したら“０”を示すビジー信号ＢＳＹ３をクロック制御部へ出力する（図２のタイミングＴ２８）。
各処理部から出力されるすべてのビジー信号のＯＲをとったものが“０” （図２のタイミングＴ２９）になれば、１シーンの描画処理が終了したことを意味し、この後、適宜、外部メモリ１２内のフレームバッファに格納されている画素データが図示しない表示装置に読み出されて、三次元データに基づく画像表示が行われる。
Thereafter, the polygon processing unit 3, the
If the result of ORing all the busy signals output from each processing unit is “0” (timing T29 in FIG. 2), it means that the drawing process of one scene has been completed. Pixel data stored in the frame buffer in the external memory 12 is read out to a display device (not shown), and image display based on the three-dimensional data is performed.
次にキャッシュのミスヒットが起こった場合の動作について説明する。
テクスチャ処理部７において参照するテクスチャデータがテクスチャ処理部７のキャッシュ内に存在しない場合には外部メモリ１２から読み出す必要があるため、外部バスインタフェース９に対して必要なテクスチャデータの読出しを要求する。
外部バスインタフェース９はテクスチャ処理部７からデータ読出しの要求があると外部バス１１を介して外部メモリ１２からテクスチャデータの読出しを開始すると共に、テクスチャ処理部７がキャッシュでミスヒットしてデータの読出しを行っている最中であることを示すミスヒット信号ＭＩＳＳ５を“１”としてクロック制御部１０へ出力する。
Next, the operation when a cache miss occurs will be described.
When the texture data to be referred to in the texture processing unit 7 does not exist in the cache of the texture processing unit 7, it is necessary to read from the external memory 12.
When the external bus interface 9 receives a data read request from the texture processing unit 7, the external bus interface 9 starts reading the texture data from the external memory 12 via the
クロック制御部１０は、ミスヒット信号ＭＩＳＳ５が“０”から“１”へ変化すると、テクスチャ処理部７でキャッシュのミスヒットが発生しデータ待ちのため処理が一時停止していることを検知し、テクスチャ処理部７へのクロック信号ＣＬＫ５の供給を停止する。そして、次に動作できる処理部を探し、その処理部へクロック信号を供給する。
この時に、ラスタライズ処理部６からのビジー信号ＢＳＹ３が“１”であれば、ラスタライズ処理部６にまだ処理すべきピクセルが残っていることを示しているので、クロック制御部１０はラスタライズ処理部６へクロック信号ＣＬＫ４を供給し、次のピクセルの処理を開始させる（図３のタイミングＴ３０、Ｔ３４）。
When the miss hit signal MISS5 changes from “0” to “1”, the
At this time, if the busy signal BSY3 from the
ラスタライズ処理部６は、外部バスインタフェース９がデータの読出しを行っている間に次のピクセルのラスタライズ処理を行う。ここで、例えば図３のタイミングＴ３５のように外部バスインタフェース９のテクスチャデータの読出しが終わらないうちにラスタライズ処理部６において次のピクセルのラスタライズ処理が終了した場合は、テクスチャ処理部７が次のデータを受け取れないのでラスタライズ処理部６はデータを出力することができず、テクスチャ処理部７の動作の終了を待つこととなる。
The
外部バスインタフェース９は、テクスチャ処理部７からの要求によるテクスチャデータの読出しが終了すると、読み出したデータをテクスチャ処理部７へ出力すると共にミスヒット信号ＭＩＳＳ５を“０”としてクロック制御部へ出力する。
クロック制御部１０は、ミスヒット信号ＭＩＳＳ５が“１”から“０”へ変化すると、テクスチャ処理部７が必要とするテクスチャデータの読出しが終了したことを検知し、テクスチャ処理部７へのクロック信号ＣＬＫ５を供給し、動作を再開させる。また、同時にそれまでクロックを供給していたラスタライズ処理部６へのクロック信号ＣＬＫ４の供給を停止し、動作を停止させる（図３のタイミング３１、３６）。
When the external bus interface 9 finishes reading the texture data in response to the request from the texture processing unit 7, the external bus interface 9 outputs the read data to the texture processing unit 7 and outputs the
When the mis-hit signal MISS5 changes from “1” to “0”, the
動作を再開したテクスチャ処理部７は、外部バスインタフェース９より読み出したテクスチャデータを使用してテクスチャ処理を行い、処理結果のピクセルデータをピクセル処理部８へ出力し、“０”を示すビジー信号ＢＳＹ５をクロック制御部１０へ出力する（図３のタイミング３２、３７）。すると、クロック制御部１０がテクスチャ処理部７へのクロック信号ＣＬＫ５の供給を停止し、ピクセル処理部８へのクロック信号ＣＬＫ６を供給してピクセル処理部を起動させる。この処理は、前述したテクスチャ処理部７においてキャッシュのミスヒットが起こらなかった場合と同様である。
The texture processing unit 7 that has resumed the operation performs texture processing using the texture data read from the external bus interface 9, outputs the pixel data of the processing result to the pixel processing unit 8, and a
その後、ピクセル処理部８の処理が終了すると、ビジー信号ＢＳＹ３が“１”であり、ラスタライズ処理部６が処理の途中であることを表しているので、クロック制御部１０はラスタライズ処理部６へのクロック信号ＣＬＫ４を供給する（図３のタイミングＴ３３，Ｔ３８）。
ラスタライズ処理部６は次のピクセルの処理が途中で停止していた場合には残りの処理を行う。次のピクセルの処理が既に終了している場合にはすぐに処理結果をテクスチャ処理部へ出力する（図３のタイミングＴ３８）。
そして、再びテクスチャ処理部７が起動され、入力されたピクセルに対してテクスチャ処理を行う。
Thereafter, when the processing of the pixel processing unit 8 is completed, the busy signal BSY3 is “1”, indicating that the
The
Then, the texture processing unit 7 is activated again, and texture processing is performed on the input pixels.
クロック制御部１０は、ミスヒット信号ＭＩＳＳ５が“０”から“１”へ変化したときに、ビジー信号ＢＳＹ３が“０”で、ＢＳＹ０が“１”であれば、ジオメトリ処理部３が次に動作できると判断し、ジオメトリ処理部３へのクロック信号ＣＬＫ１を供給し、次のポリゴンのジオメトリ処理を開始させる（図４のタイミングＴ４０，Ｔ４２）。
ジオメトリ処理部３は、外部バスインタフェース９がテクスチャデータの読出しを行っている間に次のポリゴンのジオメトリ処理を行う。ここで、例えば図４のタイミングＴ４３のように外部バスインタフェース９のテクスチャデータの読出しが終わらないうちにジオメトリ処理部３において次のポリゴンのジオメトリ処理が終了した場合には、セットアップ処理部５を起動し、次のポリゴンのセットアップ処理を開始させる。
When the miss control signal MISS5 changes from “0” to “1” and the busy signal BSY3 is “0” and BSY0 is “1”, the
The geometry processing unit 3 performs geometry processing for the next polygon while the external bus interface 9 is reading texture data. Here, when the geometry processing of the next polygon is completed in the geometry processing unit 3 before the reading of the texture data of the external bus interface 9 is completed, for example, at timing T43 in FIG. 4, the
そして、クロック制御部１０は、ミスヒット信号ＭＩＳＳ５が“１”から“０”へ変化すると、テクスチャ処理部７へのクロック信号ＣＬＫ５を供給し動作を再開させ、また、同時にそれまでクロックを供給していた処理部へのクロックの供給を停止する（図４のタイミング４１，４４）。
その後、キャッシュのミスヒットが起こらなかった場合と同様に処理を行い、ピクセル処理部８の処理が終了すると、クロック制御部１０は次の処理部へクロック信号を供給する。ビジー信号ＢＳＹ２が“１”であれば、セットアップ処理部５が処理の途中であることを表しているのでセットアップ処理部５へのクロック信号ＣＬＫ２を供給し、ビジー信号ＢＳＹ２が“０”かつＢＳＹ０が“１”であれば、ジオメトリ処理部３へのクロック信号ＣＬＫ１を供給し、次のポリゴンの処理を開始させる（図４のタイミングＴ４１，Ｔ４５）。
When the mishit signal MISS5 changes from “1” to “0”, the
Thereafter, processing is performed in the same way as when no cache miss hit occurs, and when the processing of the pixel processing unit 8 is completed, the
以上のようにテクスチャ処理部７においてキャッシュのミスヒットが発生すると、クロック制御部１０は、ジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６の中から次に動作できる処理部を探し、外部バスインタフェース９がテクスチャデータの読出しを行っている間に次の処理を行わせるように各クロック信号の制御を行う。
As described above, when a cache miss occurs in the texture processing unit 7, the
同様に、ピクセルキャッシュ８においてキャッシュのミスヒットが発生すると、クロック制御部１０は、ジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７の中から次に動作できる処理部を判断し、外部バスインタフェース９がピクセルデータの読出しを行っている間に次の処理を行わせるように各クロック信号の制御を行う。
ピクセル処理部８は参照するピクセルデータがキャッシュ内に存在しない場合には外部バスインタフェース９に対して必要なピクセルデータの読出しを要求する。
Similarly, when a cache miss occurs in the pixel cache 8, the
The pixel processing unit 8 requests the external bus interface 9 to read out necessary pixel data when the pixel data to be referenced does not exist in the cache.
外部バスインタフェース９はピクセル処理部８からピクセルデータ読出しの要求があると外部バス１１を介して外部メモリ１２からピクセルデータの読出しを開始すると共に、ピクセル処理部８がキャッシュでミスヒットしてピクセルデータの読出しを行っている最中であることを示すミスヒット信号ＭＩＳＳ６を“１”としてクロック制御部１０へ出力する。
クロック制御部１０は、ミスヒット信号ＭＩＳＳ６が“０”から“１”へ変化すると、ピクセル処理部８でキャッシュのミスヒットが発生しピクセルデータ待ちのため処理が一時停止していることを検知し、ピクセル処理部８へのクロック信号ＣＬＫ５の供給を停止する。そして、次に動作できる処理部を判断し、その処理部へクロック信号を供給する。
The external bus interface 9 starts reading pixel data from the external memory 12 via the
When the miss hit signal MISS6 changes from “0” to “1”, the
外部バスインタフェース９は、ピクセル処理部８からの要求によるピクセルデータの読出しが終了すると、読み出したピクセルデータをピクセル処理部８へ出力すると共にミスヒット信号ＭＩＳＳ６を“０”としてクロック制御部１０へ出力する。
クロック制御部１０は、ミスヒット信号ＭＩＳＳ６が“１”から“０”へ変化すると、ピクセル処理部８が必要とするピクセルデータの読出しが終了したことを検知し、ピクセル処理部８へのクロック信号ＣＬＫ６を供給し、動作を再開させる。また、同時にそれまでクロックを供給していた他の処理部へのクロックの供給を停止し、動作を停止させる。
When the reading of the pixel data in response to the request from the pixel processing unit 8 is completed, the external bus interface 9 outputs the read pixel data to the pixel processing unit 8 and outputs the mishit signal MISS6 to “0” to the
When the mis-hit signal MISS6 changes from “1” to “0”, the
動作を再開したピクセル処理部８は、外部バスインタフェース９より読み出したピクセルデータを使用してピクセル処理を行い、処理結果のピクセルデータを外部バスインタフェース９を介して外部メモリ１２内にあるフレームバッファへ送信して描画を行い、“０”を示すビジー信号ＢＳＹ６をクロック制御部１０へ出力する。
クロック制御部１０は、ピクセル処理部８から出力されたビジー信号ＢＳＹ６が“１”から“０”へ変化すると、ピクセル処理部８の動作終了を検知し、ピクセル処理部８へのクロック信号ＣＬＫ６の供給を停止し、次に動作させる処理部に対してクロック信号を供給する。
The pixel processing unit 8 that has resumed operation performs pixel processing using the pixel data read from the external bus interface 9, and sends the pixel data as a result of processing to a frame buffer in the external memory 12 via the external bus interface 9. Transmission is performed and drawing is performed, and a
When the busy signal BSY6 output from the pixel processing unit 8 changes from “1” to “0”, the
クロック制御部１０は、ピクセル処理部８でキャッシュがミスヒットした場合およびピクセル処理部８の動作が終了したときには、各処理部から出力されるビジー信号により、次に動作させる処理部を決定する。
・ ビジー信号ＢＳＹ５が“１”であればテクスチャ処理部７へのクロック信号ＣＬＫ ５を供給し、テクスチャ処理部７を動作させる。
・ ビジー信号ＢＳＹ５が“０”かつＢＳＹ３“１”であればラスタライズ処理部６へ のクロック信号ＣＬＫ３を供給し、ラスタライズ処理部６を動作させる。
・ ビジー信号ＢＳＹ５，ＢＳＹ３が“０”かつＢＳＹ２が“１”であればセットアッ プ処理部５へのクロック信号ＣＬＫ２を供給し、セットアップ処理部５を動作させる。
・ ビジー信号ＢＳＹ５，ＢＳＹ３，ＢＳＹ２が“０”かつＢＳＹ０が“１”であれば ジオメトリ処理部３へのクロック信号ＣＬＫ１を供給し、ジオメトリ処理部３を動作 させる。
前記説明のジオメトリ処理、セットアップ処理、ラスタライズ処理、テクスチャ処理及びピクセル処理を順次繰り返して処理を続け、各処理部から出力されるすべてのビジー信号のＯＲをとったものが“０”であれば１シーンの描画処理が終了する。
When a cache miss occurs in the pixel processing unit 8 or when the operation of the pixel processing unit 8 ends, the
If the busy signal BSY5 is “1”, the clock signal CLK5 is supplied to the texture processing unit 7 and the texture processing unit 7 is operated.
If the busy signal BSY5 is “0” and BSY3 “1”, the clock signal CLK3 is supplied to the
When the busy signals BSY5 and BSY3 are “0” and BSY2 is “1”, the clock signal CLK2 is supplied to the
If the busy signals BSY5, BSY3, BSY2 are “0” and BSY0 is “1”, the clock signal CLK1 is supplied to the geometry processing unit 3 and the geometry processing unit 3 is operated.
The above-described geometry processing, setup processing, rasterization processing, texture processing, and pixel processing are sequentially repeated to continue the processing. If the result of ORing all the busy signals output from each processing unit is “0”, 1 The scene drawing process ends.
以上のように、この実施の形態１によれば、ジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７及びピクセル処理部８をひとつずつ順次動作させることにより、複数の処理部に同時にクロック信号が入力されることがなく、三次元グラフィック描画装置１の処理動作中の消費電力が低減できるという効果がある。さらに、テクスチャ処理部７、ピクセル処理部８においてキャッシュのミスヒットが発生した場合に、外部メモリ１２のデータを読み出している間に別の動作できる処理部を動作させることにより、三次元グラフィック描画装置１を効率よく動作させることができ、無駄な消費電力を削減することができるという効果がある。
As described above, according to the first embodiment, a plurality of processes are performed by sequentially operating the geometry processing unit 3, the
実施の形態２．
図５は、この発明の実施の形態２による三次元グラフィック描画装置の構成を示すブロック図である。図１に示した三次元グラフィック描画装置１と同一あるいは相当する部分に同じ符号を付し、その説明を省略する。
図において、１４はジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７及びピクセル処理部８が共通して使用する演算部であり、乗算器や加減算器等の演算器により構成される。
ジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７及びピクセル処理部８の各処理部は、処理を行う際に演算部１４に対して乗算や加減算などの演算の種類および演算の対象となるデータを出力する。演算部１４は各処理ブロックに対し、演算結果を出力する。
また、ＳＥＬはクロック制御部１０が演算部１４に対してどの処理部がからのデータを処理すべきかを指示する信号である。
FIG. 5 is a block diagram showing a configuration of a three-dimensional graphic drawing apparatus according to
In the figure,
The processing units of the geometry processing unit 3, the
SEL is a signal for instructing which processing unit should process data from the
次に動作について説明する。図６は、実施の形態２による三次元グラフィック描画装置の動作を示すタイミングチャートである。図６に示すように、クロック制御部１０は演算部１４に対してどの処理部からのデータを処理すべきかを指示する信号ＳＥＬを出力する。図６では“１”はジオメトリ処理部３、“２”はセットアップ処理部５、“４”はラスタライズ処理部６、“５”はテクスチャ処理部７、“６”はピクセル処理部８からのデータをそれぞれ処理すべきであることを示している。演算部１４はこのＳＥＬ信号により各処理部からのデータを選択し、演算を行い演算結果を各処理部へ出力する。
前記以外の動作は実施の形態１と同様であるので、その説明を省略する。
Next, the operation will be described. FIG. 6 is a timing chart showing the operation of the 3D graphic drawing apparatus according to the second embodiment. As shown in FIG. 6, the
Since operations other than those described above are the same as those in the first embodiment, description thereof is omitted.
以上のように、この実施の形態２によれば、ジオメトリ処理部３、セットアップ処理部５、ラスタライズ処理部６、テクスチャ処理部７及びピクセル処理部８をひとつずつ順次動作させることにより、複数の処理部に同時にクロック信号が入力されることがなく、三次元グラフィック描画装置１の処理動作中の消費電力が低減できるという効果がある。また、テクスチャ処理部７、ピクセル処理部８においてキャッシュのミスヒットが発生した場合に、外部メモリ１２のデータを読み出している間に別の動作できる処理部を動作させることにより、三次元グラフィック描画装置１を効率よく動作させることができ、無駄な消費電力を削減することができるという効果がある。さらに、各処理部が共通して使用する共有化の演算器を設けることにより、同時に複数の処理部が演算処理を実行するという誤動作を防止でき、なおかつ回路規模を削減することができるという効果がある。
As described above, according to the second embodiment, a plurality of processes are performed by sequentially operating the geometry processing unit 3, the
この発明による三次元グラフィック描画装置は、描画装置における複数の処理ブロックを夫々のクロック信号を制御することにより順番に動作させることで、低消費電力化が図れ、低消費電力化が要求される携帯電話機等の携帯機器用の３Ｄグラフィクスコアに適用されると特に効果がある。 The three-dimensional graphic drawing apparatus according to the present invention operates a plurality of processing blocks in the drawing apparatus in order by controlling their respective clock signals, thereby reducing power consumption and requiring portable power consumption to be reduced. It is particularly effective when applied to 3D graphics scores for portable devices such as telephones.
１；三次元グラフィック描画装置、２；ホストインタフェース、３；ジオメトリ処理部（ジオメトリ処理手段）、４；レンダリング処理部（レンダリング処理手段）、５；セットアップ処理部（セットアップ処理手段）、６；ラスタライズ処理部（ラスタライズ処理手段）、７；テクスチャ処理部（テクスチャ処理手段）、８；ピクセル処理部（ピクセル処理手段）、９；外部バスインタフェース、１０；クロック制御部（クロック制御手段）、１１；外部バス、１２；外部メモリ、１３；ＣＰＵ、１４；演算部。
DESCRIPTION OF
Claims (4)
前記クロック制御手段は、前記ジオメトリ処理手段及び前記レンダリング処理手段内の各処理手段からのビジー信号により前記ジオメトリ処理手段及び前記レンダリング処理手段内の各処理手段における１ポリゴンまたは１ピクセルの処理の終了を検知し、前記ジオメトリ処理手段と前記レンダリング処理手段内の各処理手段とを１つずつ順次動作させるように各クロック信号を供給することを特徴とする三次元グラフィック描画装置。 Consists of a geometry processing means for inputting vertex data by performing 3D data processing to obtain vertex data, and a plurality of processing means for performing different processing. Rendering processing is performed on the vertex data output from the geometry processing means to obtain pixel data. A three-dimensional graphic drawing apparatus comprising: a rendering processing means to be generated; and a clock control means for controlling the operation of each processing means in the geometry processing means and the rendering processing means by a clock signal,
The clock control means finishes processing of one polygon or one pixel in each processing means in the geometry processing means and the rendering processing means by a busy signal from each processing means in the geometry processing means and the rendering processing means. 3. A three-dimensional graphic drawing apparatus that detects and supplies each clock signal so as to sequentially operate the geometry processing means and the processing means in the rendering processing means one by one.
前記クロック制御手段は、前記各処理手段からのビジー信号により前記各処理手段における１ポリゴンまたは１ピクセルの処理の終了を検知し、前記ジオメトリ処理手段と前記セットアップ処理手段と前記ラスタライズ処理手段と前記テクスチャ処理手段と前記ピクセル処理手段とを順次動作させるように各クロック信号を供給することを特徴とする請求項１記載の三次元グラフィック描画装置。 The rendering processing means includes setup processing means for performing setup processing on vertex data for one polygon output from the geometry processing means, and rasterization processing for generating pixels by performing rasterization processing on the data output from the setup processing means. Comparison and blending between the image processing unit, the texture processing unit that applies the texture to the pixel output from the rasterization processing unit, and the pixel output from the texture processing unit. Pixel processing means for performing the above processing and writing to the frame buffer,
The clock control means detects the end of processing of one polygon or one pixel in each processing means by a busy signal from each processing means, and the geometry processing means, the setup processing means, the rasterization processing means, and the texture 2. The three-dimensional graphic drawing apparatus according to claim 1, wherein each clock signal is supplied so as to sequentially operate the processing means and the pixel processing means.
前記クロック制御手段は、前記テクスチャ処理手段または前記ピクセル処理手段においてキャッシュのミスヒットが発生すると、該処理手段へのクロック信号の供給を停止し、前記テクスチャ処理手段または前記ピクセル処理手段が外部メモリからデータの読出しが終了するまでの間、次に動作可能な処理手段へクロック信号を供給して動作させ、外部メモリからのデータの読出しが終了したらクロック信号の供給を停止していた処理手段へ再びクロック信号を供給して動作を再開させる事を特徴とする請求項２記載の三次元グラフィック描画装置。 Each of the texture processing means and the pixel processing means includes a cache,
When a cache miss occurs in the texture processing unit or the pixel processing unit, the clock control unit stops supply of a clock signal to the processing unit, and the texture processing unit or the pixel processing unit is disconnected from an external memory. Until the data reading is finished, the clock signal is supplied to the next operable processing means to operate, and when the data reading from the external memory is finished, the clock signal supply is stopped again. 3. The three-dimensional graphic drawing apparatus according to claim 2, wherein the operation is resumed by supplying a clock signal.
前記クロック制御手段は、前記演算手段に対して前記ジオメトリ処理手段と前記レンダリング処理手段内の各処理手段の何れの処理手段からのデータを演算するかを指示することを特徴とする請求項１から３何れかに記載の三次元グラフィック描画装置。 Computation means used in common by each processing means in the geometry processing means and the rendering processing means,
The clock control means instructs the arithmetic means to calculate data from which of the processing means in the geometry processing means and the rendering processing means. 3. The three-dimensional graphic drawing apparatus according to any one of 3 above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006055155A JP2007233730A (en) | 2006-03-01 | 2006-03-01 | Three-dimensional graphic drawing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006055155A JP2007233730A (en) | 2006-03-01 | 2006-03-01 | Three-dimensional graphic drawing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007233730A true JP2007233730A (en) | 2007-09-13 |
Family
ID=38554262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006055155A Pending JP2007233730A (en) | 2006-03-01 | 2006-03-01 | Three-dimensional graphic drawing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007233730A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009295162A (en) * | 2008-06-04 | 2009-12-17 | Arm Ltd | Graphics processing system |
| JP2012177986A (en) * | 2011-02-25 | 2012-09-13 | Nec System Technologies Ltd | Image plotting device, image plotting method and program |
| US10163238B2 (en) | 2014-11-21 | 2018-12-25 | Arm Limited | Processing graphics primitives in a tile-based graphics processing system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125274A (en) * | 1984-07-13 | 1986-02-04 | Nec Corp | Vector arithmetic processor |
| JPH05216762A (en) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | Cache control system |
| JPH05324141A (en) * | 1992-05-22 | 1993-12-07 | Sharp Corp | Power controller for computer system |
| JP2003271986A (en) * | 2002-03-14 | 2003-09-26 | Mitsubishi Electric Corp | Three-dimensional graphic drawing device |
| JP2004062280A (en) * | 2002-07-25 | 2004-02-26 | Hitachi Ltd | Semiconductor integrated circuit |
-
2006
- 2006-03-01 JP JP2006055155A patent/JP2007233730A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125274A (en) * | 1984-07-13 | 1986-02-04 | Nec Corp | Vector arithmetic processor |
| JPH05216762A (en) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | Cache control system |
| JPH05324141A (en) * | 1992-05-22 | 1993-12-07 | Sharp Corp | Power controller for computer system |
| JP2003271986A (en) * | 2002-03-14 | 2003-09-26 | Mitsubishi Electric Corp | Three-dimensional graphic drawing device |
| JP2004062280A (en) * | 2002-07-25 | 2004-02-26 | Hitachi Ltd | Semiconductor integrated circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009295162A (en) * | 2008-06-04 | 2009-12-17 | Arm Ltd | Graphics processing system |
| US8698828B2 (en) | 2008-06-04 | 2014-04-15 | Arm Limited | Graphics processing systems |
| JP2012177986A (en) * | 2011-02-25 | 2012-09-13 | Nec System Technologies Ltd | Image plotting device, image plotting method and program |
| US10163238B2 (en) | 2014-11-21 | 2018-12-25 | Arm Limited | Processing graphics primitives in a tile-based graphics processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6467062B2 (en) | Backward compatibility using spoof clock and fine grain frequency control | |
| TWI393067B (en) | Graphics processing system with power-gating function, power-gating method, and computer program products thereof | |
| US9183610B2 (en) | Method for graphics driver level decoupled rendering and display | |
| US20050195198A1 (en) | Graphics pipeline and method having early depth detection | |
| JP2016509280A (en) | Multi-mode memory access technique for graphics processing unit based memory transfer operations | |
| TWI441091B (en) | Method for performing image signal processing with aid of a graphics processing unit and apparatus for performing image signal processing | |
| US8941669B1 (en) | Split push buffer rendering for scalability | |
| US10803547B2 (en) | Graphics processing systems using a subset of pipeline stages | |
| US9753532B2 (en) | Image processing method and image processing apparatus | |
| KR20220143667A (en) | Reduced display processing unit delivery time to compensate for delayed graphics processing unit render times | |
| US20160260246A1 (en) | Providing asynchronous display shader functionality on a shared shader core | |
| US11194614B2 (en) | Varying firmware for virtualized device | |
| JP3497499B2 (en) | 3D graphic drawing device | |
| US20060139365A1 (en) | Rendering processor, rasterizer and rendering method | |
| JP2007233730A (en) | Three-dimensional graphic drawing device | |
| US20190197663A1 (en) | Graphics processor that performs warping, rendering system having the graphics processor, and method of operating the graphics processor | |
| US20140125670A1 (en) | Method for approximating motion blur in rendered frame from within graphics driver | |
| US20080211820A1 (en) | Information Processing Device, Graphic Processor, Control Processor, and Information Processing Method | |
| JP2006092219A (en) | Graphic processor, processor for control and information processor | |
| CN111311478A (en) | Pre-reading method and device for GPU rendering kernel data and computer storage medium | |
| JP5435253B2 (en) | Conditional execution bits in the graphics processor unit pipeline | |
| US20190108037A1 (en) | Pro-Active GPU Hardware Bootup | |
| CN111179151B (en) | Method and device for improving graphic rendering efficiency and computer storage medium | |
| JP2006092218A (en) | Graphic processor, processor for control and information processor | |
| JP4137903B2 (en) | Graphics display device and graphics processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |