JP2007226210A - 液晶表示装置用下基板の製造方法 - Google Patents
液晶表示装置用下基板の製造方法 Download PDFInfo
- Publication number
- JP2007226210A JP2007226210A JP2007012386A JP2007012386A JP2007226210A JP 2007226210 A JP2007226210 A JP 2007226210A JP 2007012386 A JP2007012386 A JP 2007012386A JP 2007012386 A JP2007012386 A JP 2007012386A JP 2007226210 A JP2007226210 A JP 2007226210A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- crystal display
- manufacturing
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 96
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 78
- 229910052751 metal Inorganic materials 0.000 claims abstract description 112
- 239000002184 metal Substances 0.000 claims abstract description 112
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000010410 layer Substances 0.000 claims description 292
- 238000000059 patterning Methods 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 24
- 238000001459 lithography Methods 0.000 abstract description 12
- 239000000463 material Substances 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004304 SiNy Inorganic materials 0.000 description 2
- 229910010421 TiNx Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】液晶表示装置用下基板の製造方法の提供。
【解決手段】同一のフォトマスクを使用し、第一段階のフォトマスク（リソグラフィーエッチング）プロセス及び第二段階のフォトマスク（リソグラフィーエッチング）プロセスを行うため、第一金属層と半導体層のパターンは相同である。これにより、本発明で必要なフォトマスク数は４個だけでありながら、５段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができ、１段階のフォトマスクの製造費用を削減することができる。
【選択図】図１０
【解決手段】同一のフォトマスクを使用し、第一段階のフォトマスク（リソグラフィーエッチング）プロセス及び第二段階のフォトマスク（リソグラフィーエッチング）プロセスを行うため、第一金属層と半導体層のパターンは相同である。これにより、本発明で必要なフォトマスク数は４個だけでありながら、５段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができ、１段階のフォトマスクの製造費用を削減することができる。
【選択図】図１０
Description
本発明は一種の液晶表示装置用下基板の製造方法に関する。特に一種の薄膜トランジスター液晶表示装置（TFT-LCD）に適用される下基板の製造方法に係る。
液晶表示装置は公知のCRTモニターに比べ、消費電力が低く、コンパクトで、放射線を出さないという長所を備えるが、薄膜トランジスター液晶表示装置（TFT-LCD）の価格は高価である。その原因は、特に液晶ディスプレーの薄膜トランジスターアレーのリソグラフィープロセスにおいて、必要なフォトマスク数を効果的に減少させ、製造コストを低下させることができないためである。
薄膜トランジスターアレー基板の製造方法においては、５段階フォトマスク（リソグラフィーエッチング）プロセスが多用されている。
図１〜５に示すように、一般の５段階フォトマスク（リソグラフィーエッチング）プロセスは薄膜トランジスターアレー中の各構成部品の定義に５個のフォトマスクを必要とする。
図１に示すように、第一金属層を定義、つまり第一金属層に対してパターン化を行う。該パターン化した第一金属層３２はTFTのゲート極３２１、補助キャパシタの下電極３２２、端子線３２３などの構成部品を含む。
次に図２に示すように、第二段階のフォトマスク（リソグラフィーエッチング）プロセスでは、薄膜トランジスターの半導体層３６とオーム接触層３８を定義する。
図１のパターン化した第一金属層３２と図２の半導体層３６及びオーム接触層３８の形状と位置を比較すると、第一段階フォトマスクのパターンと第二段階フォトマスクのパターンが相同でないことは明らかである。つまり、第一段階フォトマスクプロセスと第二段階フォトマスクプロセスに同一のフォトマスクを使用し、リソグラフィーエッチングを行うことはできないということである。
図１〜５に示すように、一般の５段階フォトマスク（リソグラフィーエッチング）プロセスは薄膜トランジスターアレー中の各構成部品の定義に５個のフォトマスクを必要とする。
図１に示すように、第一金属層を定義、つまり第一金属層に対してパターン化を行う。該パターン化した第一金属層３２はTFTのゲート極３２１、補助キャパシタの下電極３２２、端子線３２３などの構成部品を含む。
次に図２に示すように、第二段階のフォトマスク（リソグラフィーエッチング）プロセスでは、薄膜トランジスターの半導体層３６とオーム接触層３８を定義する。
図１のパターン化した第一金属層３２と図２の半導体層３６及びオーム接触層３８の形状と位置を比較すると、第一段階フォトマスクのパターンと第二段階フォトマスクのパターンが相同でないことは明らかである。つまり、第一段階フォトマスクプロセスと第二段階フォトマスクプロセスに同一のフォトマスクを使用し、リソグラフィーエッチングを行うことはできないということである。
続いて図３に示すように、第三段階フォトマスク（リソグラフィーエッチング）プロセスでは第二金属層を定義する。つまり第二金属層に対してパターン化を行い、パターン化した第二金属層４０とする。該第二金属層４０は薄膜トランジスターのソース極４０１、ドレイン極４０２、補助キャパシタの上電極４０３などの構成部品を含む。
さらに図４に示すように、第四段階フォトマスク（リソグラフィーエッチング）プロセスでは、平坦層４４と保護層４２をパターン化し、ドレイン極接触層５１１或いは端子接触窓５１２を形成する。ここでは、保護層４２だけが形成でき、或いは平坦層４４が形成でき、或いは同時に保護層と平坦層４４を形成し、しかも２層の順序はどちらでも良い。
最後に図５に示すように、第五段階フォトマスク（リソグラフィーエッチング）プロセスでは、透明導電層４６をパターン化し、画素電極を形成する。
上記５段階のフォトマスク（リソグラフィーエッチング）が定義する構成部品の形状、位置はみな不相同であるため、５段階のフォトマスク（リソグラフィーエッチング）プロセスでは、５個の異なるフォトマスクを使用し、薄膜トランジスターアレー基板中の各構成部品を定義する必要がある。
さらに図４に示すように、第四段階フォトマスク（リソグラフィーエッチング）プロセスでは、平坦層４４と保護層４２をパターン化し、ドレイン極接触層５１１或いは端子接触窓５１２を形成する。ここでは、保護層４２だけが形成でき、或いは平坦層４４が形成でき、或いは同時に保護層と平坦層４４を形成し、しかも２層の順序はどちらでも良い。
最後に図５に示すように、第五段階フォトマスク（リソグラフィーエッチング）プロセスでは、透明導電層４６をパターン化し、画素電極を形成する。
上記５段階のフォトマスク（リソグラフィーエッチング）が定義する構成部品の形状、位置はみな不相同であるため、５段階のフォトマスク（リソグラフィーエッチング）プロセスでは、５個の異なるフォトマスクを使用し、薄膜トランジスターアレー基板中の各構成部品を定義する必要がある。
薄膜トランジスター液晶ディスプレーの製造が大画面に向かい発展し、フォトマスクも大画面がトレンドである現在、フォトマスクの製造コストもますます高騰している。よって薄膜トランジスター製造工程において使用するフォトマスクの数を減らすことができれば、フォトマスクの製造費用を減らすことができ、製造工程全体のコストを低下させることができる。
本発明は下記の液晶表示装置用下基板の製造方法を提供する。
それは４個のフォトマスク数で５段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができ、１段階のフォトマスクの設計と製造費用を削減することができ、こうして製造コストの低下を実現し、しかもフォトマスクを１個削減すると同時に、フォトマスクを合わせる時に生じる誤差を１回分省くこともでき、歩留まりを向上させることができる。
それは４個のフォトマスク数で５段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができ、１段階のフォトマスクの設計と製造費用を削減することができ、こうして製造コストの低下を実現し、しかもフォトマスクを１個削減すると同時に、フォトマスクを合わせる時に生じる誤差を１回分省くこともでき、歩留まりを向上させることができる。
本発明液晶表示装置用下基板の製造方法は以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一フォトマスクを利用し、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化し、
該第一金属層と該半導体のパターンは相同であるため、本発明では同一のフォトマスクを使用し、第一段階のフォトマスク（リソグラフィーエッチング）プロセス及び第二段階のフォトマスク（リソグラフィーエッチング）プロセスを行うため、１段階のフォトマスクの設計と製造費用を削減することができ、よって本発明では４個のフォトマスク数で５段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができる。
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一フォトマスクを利用し、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化し、
該第一金属層と該半導体のパターンは相同であるため、本発明では同一のフォトマスクを使用し、第一段階のフォトマスク（リソグラフィーエッチング）プロセス及び第二段階のフォトマスク（リソグラフィーエッチング）プロセスを行うため、１段階のフォトマスクの設計と製造費用を削減することができ、よって本発明では４個のフォトマスク数で５段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができる。
また該第一金属層と該半導体のパターンは相同であるため、パターン化された第一金属層をフォトマスクとし、該半導体に対してフォトマスク（リソグラフィーエッチング）プロセスを行うことができるため、１段階のフォトマスクの設計と製造費用を削減することができ、
また本発明はさらに別種の液晶表示装置用下基板の製造方法を提供し、該方法は以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一金属層をフォトマスクとし、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化し、
こうして製造工程に必要とするフォトマスクの数を減らすことができる。
また本発明はさらに別種の液晶表示装置用下基板の製造方法を提供し、該方法は以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一金属層をフォトマスクとし、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化し、
こうして製造工程に必要とするフォトマスクの数を減らすことができる。
本発明の方法で製造される液晶表示装置用下基板の第二金属層上方の第二絶縁層は保護層だけを形成し、或いは平坦層だけを形成し、或いは同時に保護層と平坦層を形成することができ、該２層の順序に決まりはないが、保護層と平坦層を同時に含むことが望ましく、これにより下基板の歩留まりと液晶表示装置に表示効果を向上させ、
本発明の方法は半導体層表面にオーム接触層を形成することもでき、こうして半導体層と第二金属層間の接触電気抵抗を低下させ、該半導体は公知のあらゆる薄膜トランジスターに使用される半導体層で、アモルファスシリコン層が望ましく、該オーム接触層はあらゆる公知の半導体のオーム接触層で、N+アモルファスシリコンが望ましく、
本発明の方法において、第二絶縁層はあらゆる公知の方式によりパターン化することができ、フォトエッチングが望ましく、該第二絶縁層は複数の貫通孔を備えることができ、該貫通孔の内の少なくとも１個は第二絶縁層と第一絶縁層を貫通し、これにより第一金属層は露出し、下基板の端子接触窓となり、少なくとも１個の貫通孔は第二絶縁層を貫通し、第二金属層を露出させ、下基板のドレイン極接触窓となる。
本発明の方法は半導体層表面にオーム接触層を形成することもでき、こうして半導体層と第二金属層間の接触電気抵抗を低下させ、該半導体は公知のあらゆる薄膜トランジスターに使用される半導体層で、アモルファスシリコン層が望ましく、該オーム接触層はあらゆる公知の半導体のオーム接触層で、N+アモルファスシリコンが望ましく、
本発明の方法において、第二絶縁層はあらゆる公知の方式によりパターン化することができ、フォトエッチングが望ましく、該第二絶縁層は複数の貫通孔を備えることができ、該貫通孔の内の少なくとも１個は第二絶縁層と第一絶縁層を貫通し、これにより第一金属層は露出し、下基板の端子接触窓となり、少なくとも１個の貫通孔は第二絶縁層を貫通し、第二金属層を露出させ、下基板のドレイン極接触窓となる。
本発明の方法の第一金属層は薄膜トランジスターの多くの構成部品を構成可能で、第一金属層の一部は薄膜トランジスターのゲート極で、第一金属層の一部は補助キャパシタの電極で、或いは第一金属層の一部は表示区外の端子線であることが望ましく、
本発明の方法の第二金属層は薄膜トランジスターの多くの構成部品を構成可能で、第二金属層の一部は薄膜トランジスターのソース極或いはドレイン極で、
本発明の方法の基板はあらゆる公知の材料とすることができ、ガラスが望ましく、
本発明の方法の絶縁層はあらゆる公知の材料とすることができ、酸化シリコン或いは窒化シリコンが望ましく、
本発明の方法の透明電極層はあらゆる金属酸化物とすることができ、インジウムとスズの酸化物（ITO）、或いはインジウムと亜鉛の酸化物（IZO）であることが望ましいことを特徴とする液晶表示装置用下基板の製造方法である。
本発明の方法の第二金属層は薄膜トランジスターの多くの構成部品を構成可能で、第二金属層の一部は薄膜トランジスターのソース極或いはドレイン極で、
本発明の方法の基板はあらゆる公知の材料とすることができ、ガラスが望ましく、
本発明の方法の絶縁層はあらゆる公知の材料とすることができ、酸化シリコン或いは窒化シリコンが望ましく、
本発明の方法の透明電極層はあらゆる金属酸化物とすることができ、インジウムとスズの酸化物（ITO）、或いはインジウムと亜鉛の酸化物（IZO）であることが望ましいことを特徴とする液晶表示装置用下基板の製造方法である。
請求項１の発明は、一種の液晶表示装置用下基板の製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一フォトマスクを利用し、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項２の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は保護層と平坦層を含むことを特徴とする液晶表示装置用下基板の製造方法としている。
請求項３の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記半導体層はアモルファスシリコンであることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項４の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記液晶表示装置用下基板の製造方法はさらに１つのステップを含み、該半導体層表面にオーム接触層を形成することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項５の発明は、請求項４記載の液晶表示装置用下基板の製造方法において、前記オーム接触層はN+アモルファスシリコンであることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項６の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は複数の貫通孔を備えることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項７の発明は、請求項６記載の液晶表示装置用下基板の製造方法において、前記貫通孔の内の少なくとも１個の貫通孔は該第二絶縁層、該半導体層、該第一絶縁層を貫通し、該第一金属層において露出することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項８の発明は、請求項７記載の液晶表示装置用下基板の製造方法において、前記貫通孔の内の少なくとも１個の貫通孔は該第二絶縁層を貫通し、該第二金属層において露出することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項９の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は薄膜トランジスターのゲート極であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１０の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は補助キャパシタの電極であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１１の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は表示区外の端子線であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１２の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第二金属層の一部は薄膜トランジスターのソース極或いはドレイン極であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１３の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記基板はガラスであることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１４の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第一絶縁層は酸化シリコン或いは窒化シリコンであることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１５の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記透明電極はインジウムと亜鉛の酸化物或いはインジウムとスズの酸化物であることを特徴とする液晶表示装置用下基板の製造方法としている。
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一フォトマスクを利用し、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項２の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は保護層と平坦層を含むことを特徴とする液晶表示装置用下基板の製造方法としている。
請求項３の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記半導体層はアモルファスシリコンであることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項４の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記液晶表示装置用下基板の製造方法はさらに１つのステップを含み、該半導体層表面にオーム接触層を形成することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項５の発明は、請求項４記載の液晶表示装置用下基板の製造方法において、前記オーム接触層はN+アモルファスシリコンであることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項６の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は複数の貫通孔を備えることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項７の発明は、請求項６記載の液晶表示装置用下基板の製造方法において、前記貫通孔の内の少なくとも１個の貫通孔は該第二絶縁層、該半導体層、該第一絶縁層を貫通し、該第一金属層において露出することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項８の発明は、請求項７記載の液晶表示装置用下基板の製造方法において、前記貫通孔の内の少なくとも１個の貫通孔は該第二絶縁層を貫通し、該第二金属層において露出することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項９の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は薄膜トランジスターのゲート極であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１０の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は補助キャパシタの電極であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１１の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は表示区外の端子線であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１２の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第二金属層の一部は薄膜トランジスターのソース極或いはドレイン極であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１３の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記基板はガラスであることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１４の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記第一絶縁層は酸化シリコン或いは窒化シリコンであることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１５の発明は、請求項１記載の液晶表示装置用下基板の製造方法において、前記透明電極はインジウムと亜鉛の酸化物或いはインジウムとスズの酸化物であることを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１６の発明は、一種の液晶表示装置用下基板の製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一金属層をフォトマスクとし、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１７の発明は、請求項１６記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は保護層と平坦層を含むことを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１８の発明は、請求項１６記載の液晶表示装置用下基板の製造方法において、前記液晶表示装置用下基板の製造方法はさらに１つのステップを含み、該半導体層表面にオーム接触層を形成することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１９の発明は、請求項１６記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は複数の貫通孔を備えることを特徴とする液晶表示装置用下基板の製造方法としている。
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一金属層をフォトマスクとし、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１７の発明は、請求項１６記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は保護層と平坦層を含むことを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１８の発明は、請求項１６記載の液晶表示装置用下基板の製造方法において、前記液晶表示装置用下基板の製造方法はさらに１つのステップを含み、該半導体層表面にオーム接触層を形成することを特徴とする液晶表示装置用下基板の製造方法としている。
請求項１９の発明は、請求項１６記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は複数の貫通孔を備えることを特徴とする液晶表示装置用下基板の製造方法としている。
本発明では４個のフォトマスクで５段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができ、こうしてフォトマスクの設計と製造費用を削減することができ、製造コストを低下させることができる。
図６〜１０は本発明最適実施例の液晶表示装置用下基板製造方法のプロセス表示図である。
図６に示すように、先ず基板３０を提供する。該基板３０はガラス基底、石英基底、プラスチック基底である。
次に、該基板３０上に第一金属層３２を積層し、第一フォトマスクを利用しフォトマスク（リソグラフィーエッチング）プロセスを行い、該第一金属層３２をパターン化する。つまり、該第一金属層３２を該基板３０に積層後、パターン化したフォトマスクにより保護し、さらに該第一金属層３２に対して乾式エッチング或いは湿式エッチング工程を行いパターン化を完成させる。
本実施例中では、パターン化された第一金属層３２はTFTのゲート極３２１、補助キャパシタの下電極３２２、及び表示区外の端子線３２３を含む。しかも、該パターン化された第一金属層３２は単層或いは多層構造で、その材料は単一金属或いは合金である。その材料はアルミニウム（Al）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Cu）、チタン（Ｔi）、窒化チタン（TiNx）、アルミ合金、クロム合金、モリブデン（Mo）金属或いはその組合せである。
図６に示すように、先ず基板３０を提供する。該基板３０はガラス基底、石英基底、プラスチック基底である。
次に、該基板３０上に第一金属層３２を積層し、第一フォトマスクを利用しフォトマスク（リソグラフィーエッチング）プロセスを行い、該第一金属層３２をパターン化する。つまり、該第一金属層３２を該基板３０に積層後、パターン化したフォトマスクにより保護し、さらに該第一金属層３２に対して乾式エッチング或いは湿式エッチング工程を行いパターン化を完成させる。
本実施例中では、パターン化された第一金属層３２はTFTのゲート極３２１、補助キャパシタの下電極３２２、及び表示区外の端子線３２３を含む。しかも、該パターン化された第一金属層３２は単層或いは多層構造で、その材料は単一金属或いは合金である。その材料はアルミニウム（Al）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Cu）、チタン（Ｔi）、窒化チタン（TiNx）、アルミ合金、クロム合金、モリブデン（Mo）金属或いはその組合せである。
次に図７に示すように、該基板３０と該第一金属層３２上に第一絶縁層３４を形成する。さらに、該第一絶縁層３４に半導体層３６とオーム接触層３８を積層する。しかも同一フォトマスクを利用し、つまり上記の第一フォトマスクを利用し、該半導体層３６及び該オーム接触層３８に対してフォトマスク（リソグラフィーエッチング）プロセスを行いパターン化し、これにより、該半導体層３６及び該オーム接触層３８を定義する。こうして該パターン化された該半導体層３６及び該オーム接触層３８は該第一金属層３２のちょうど真上に位置し、しかも該第一金属層３２とは相同のパターンを備える。
本実施例において、該第一絶縁層３４は酸化シリコン（SiOx）、窒化シリコン（SiNy）、或いは窒酸化シリコン（Silicon oxynitride）で、該半導体層３６はアモルファスシリコン（amorphous silicon）、或いは多結晶シリコン（polycrystalline silicon）で、該オーム接触層３８はn＋-Si(n-type doped silicon)などのドープシリコンである。
つまり、該第一金属層３２、該半導体層３６（該オーム接触層３８）のパターンは相同であるため、同一フォトマスクを使用しパターン化を行うことができ、１段階のフォトマスクの設計と製造コストを削減することができる。
さらに、該第一金属層３２、該半導体層３６、該オーム接触層３８のパターンは相同であるため、パターン化された第一金属層３４をフォトマスクとし、該半導体層３６と該オーム接触層３８に対して背面露光及びエッチングを行い、１段階のフォトマスクの設計と製造コストを削減することができる。
本実施例において、該第一絶縁層３４は酸化シリコン（SiOx）、窒化シリコン（SiNy）、或いは窒酸化シリコン（Silicon oxynitride）で、該半導体層３６はアモルファスシリコン（amorphous silicon）、或いは多結晶シリコン（polycrystalline silicon）で、該オーム接触層３８はn＋-Si(n-type doped silicon)などのドープシリコンである。
つまり、該第一金属層３２、該半導体層３６（該オーム接触層３８）のパターンは相同であるため、同一フォトマスクを使用しパターン化を行うことができ、１段階のフォトマスクの設計と製造コストを削減することができる。
さらに、該第一金属層３２、該半導体層３６、該オーム接触層３８のパターンは相同であるため、パターン化された第一金属層３４をフォトマスクとし、該半導体層３６と該オーム接触層３８に対して背面露光及びエッチングを行い、１段階のフォトマスクの設計と製造コストを削減することができる。
続いて図８に示すように、該半導体層３６と該絶縁層３４上に第二金属層を積層氏、異なるパターンを備える第二フォトマスク（図示なし）を利用し、第二金属層に対してフォトマスク（リソグラフィーエッチング）プロセスを行いパターン化する。該半導体層３６と該オーム接触層３８に対してエッチングを行い、該半導体層３６のチャンネル（channel）を形成することもできる。
該パターン化された第二金属層４０はTFTのソース極４０１、ドレイン極４０２、補助キャパシタの上電極４０３を含む。しかも該パターン化された第二金属層４０と該パターン化された第一金属層３２は相同で、単層或いは多層構造とすることができ、その材料は単一金属或いは合金である。その材料はアルミニウム（Al）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Cu）、チタン（Ｔi）、窒化チタン（TiNx）、アルミ合金、クロム合金、モリブデン（Mo）金属或いはその組合せである。また第一絶縁層の材料は酸化シリコン（SiOx）、窒化シリコン（SiNy）である。
該パターン化された第二金属層４０はTFTのソース極４０１、ドレイン極４０２、補助キャパシタの上電極４０３を含む。しかも該パターン化された第二金属層４０と該パターン化された第一金属層３２は相同で、単層或いは多層構造とすることができ、その材料は単一金属或いは合金である。その材料はアルミニウム（Al）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Cu）、チタン（Ｔi）、窒化チタン（TiNx）、アルミ合金、クロム合金、モリブデン（Mo）金属或いはその組合せである。また第一絶縁層の材料は酸化シリコン（SiOx）、窒化シリコン（SiNy）である。
次に図９に示すように、保護層４２（passivation layer）及び平坦層４４（planization layer）を形成し、該パターン化された半導体層３６とオーム接触層３８、第二金属層４０、第一絶縁層３４を覆蓋する。該保護層４２と該平坦層４４に対してフォトマスク（リソグラフィーエッチング）プロセスを行いパターン化し、複数の貫通孔５２、５４を形成する。
本実施例において、該複数の貫通孔５２、５４の内少なくとも１個の貫通孔５２は、該平坦層４４と該保護層４２を貫通し、これにより該補助キャパシタの上電極４０３は露出する。該貫通孔５２はTFTのドレイン接触窓（contact of drain electrode）を提供し、またさらに少なくとも１個の貫通孔５４は該平坦層４４、該保護層４２、該オーム接触層３８、該半導体層３６、該第一絶縁層３４を含むことができる。露出表示区外の端子線３２３は端子線の接触窓（contact of terminal PAD）とする。
本実施例においては、保護層４２だけを形成し、或いは平坦層４４だけを形成し、或いは同時に保護層４２と平坦層４４を形成することができ、該２層の順序に決まりはない。
本実施例において、該複数の貫通孔５２、５４の内少なくとも１個の貫通孔５２は、該平坦層４４と該保護層４２を貫通し、これにより該補助キャパシタの上電極４０３は露出する。該貫通孔５２はTFTのドレイン接触窓（contact of drain electrode）を提供し、またさらに少なくとも１個の貫通孔５４は該平坦層４４、該保護層４２、該オーム接触層３８、該半導体層３６、該第一絶縁層３４を含むことができる。露出表示区外の端子線３２３は端子線の接触窓（contact of terminal PAD）とする。
本実施例においては、保護層４２だけを形成し、或いは平坦層４４だけを形成し、或いは同時に保護層４２と平坦層４４を形成することができ、該２層の順序に決まりはない。
最後に図１０に示すように、該平坦層４４表面の透明電極層４６を画素電極とする。その材料はインジウムとスズの酸化物（ITO）、或いはインジウムと亜鉛の酸化物（IZO）である。
本実施例において、該第一金属層３２と該半導体層３６（オーム接触層３８）のパターンは相同であるため、同一フォトマスクを使用し第一段階のフォトマスク（リソグラフィーエッチング）プロセス及び第二段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができる。これにより１段階のフォトマスクの設計と製造費用を削減することができる。
或いは、第一段階のフォトマスク（リソグラフィーエッチング）プロセスにより第一金属層３２を定義した後、該パターン化した第一金属層３２をフォトマスクとし、第二段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができ、こうして１段階のフォトマスクの設計と製造費用を削減することができる。
本実施例において、該第一金属層３２と該半導体層３６（オーム接触層３８）のパターンは相同であるため、同一フォトマスクを使用し第一段階のフォトマスク（リソグラフィーエッチング）プロセス及び第二段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができる。これにより１段階のフォトマスクの設計と製造費用を削減することができる。
或いは、第一段階のフォトマスク（リソグラフィーエッチング）プロセスにより第一金属層３２を定義した後、該パターン化した第一金属層３２をフォトマスクとし、第二段階のフォトマスク（リソグラフィーエッチング）プロセスを行うことができ、こうして１段階のフォトマスクの設計と製造費用を削減することができる。
３０ 基板
３２ 第一金属層
３２１ TFTのゲート極
３２２ 補助キャパシタの下電極
３２３ 端子線
３４ 第一絶縁層
３６ 半導体層
３８ オーム接触層
４０ 第二金属層
４０１ ソース極
４０２ ドレイン極
４０３ 補助キャパシタの上電極
４２ 保護層
４４ 平坦層
４６ 透明電極層
５２、５４ 貫通孔
５１１ ドレイン極接触層
５１２ 端子接触窓
３２ 第一金属層
３２１ TFTのゲート極
３２２ 補助キャパシタの下電極
３２３ 端子線
３４ 第一絶縁層
３６ 半導体層
３８ オーム接触層
４０ 第二金属層
４０１ ソース極
４０２ ドレイン極
４０３ 補助キャパシタの上電極
４２ 保護層
４４ 平坦層
４６ 透明電極層
５２、５４ 貫通孔
５１１ ドレイン極接触層
５１２ 端子接触窓
Claims (19)
- 一種の液晶表示装置用下基板の製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一フォトマスクを利用し、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化することを特徴とする液晶表示装置用下基板の製造方法。 - 請求項１記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は保護層と平坦層を含むことを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記半導体層はアモルファスシリコンであることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記液晶表示装置用下基板の製造方法はさらに１つのステップを含み、該半導体層表面にオーム接触層を形成することを特徴とする液晶表示装置用下基板の製造方法。
- 請求項４記載の液晶表示装置用下基板の製造方法において、前記オーム接触層はN+アモルファスシリコンであることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は複数の貫通孔を備えることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項６記載の液晶表示装置用下基板の製造方法において、前記貫通孔の内の少なくとも１個の貫通孔は該第二絶縁層、該半導体層、該第一絶縁層を貫通し、該第一金属層において露出することを特徴とする液晶表示装置用下基板の製造方法。
- 請求項７記載の液晶表示装置用下基板の製造方法において、前記貫通孔の内の少なくとも１個の貫通孔は該第二絶縁層を貫通し、該第二金属層において露出することを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は薄膜トランジスターのゲート極であることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は補助キャパシタの電極であることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記第一金属層の一部は表示区外の端子線であることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記第二金属層の一部は薄膜トランジスターのソース極或いはドレイン極であることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記基板はガラスであることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記第一絶縁層は酸化シリコン或いは窒化シリコンであることを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１記載の液晶表示装置用下基板の製造方法において、前記透明電極はインジウムと亜鉛の酸化物或いはインジウムとスズの酸化物であることを特徴とする液晶表示装置用下基板の製造方法。
- 一種の液晶表示装置用下基板の製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上に第一金属層を積層し、第一フォトマスクを利用し、該第一金属層をパターン化し、
Ｃ．該基板と該第一金属層上に第一絶縁層を形成し、
Ｄ．該第一絶縁層上に半導体層を形成し、該第一金属層をフォトマスクとし、該半導体層をパターン化し、しかも該半導体層は該第一金属層の上に位置し、
Ｅ．該半導体層上には第二金属層を形成し、該第二金属層をパターン化し、
Ｆ．該第二金属層、該半導体層、該第一絶縁層上方に第二絶縁層を形成し、該第二絶縁層をパターン化し、
Ｇ．該第二絶縁層上方に透明電極層を形成し、該透明電極層をパターン化することを特徴とする液晶表示装置用下基板の製造方法。 - 請求項１６記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は保護層と平坦層を含むことを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１６記載の液晶表示装置用下基板の製造方法において、前記液晶表示装置用下基板の製造方法はさらに１つのステップを含み、該半導体層表面にオーム接触層を形成することを特徴とする液晶表示装置用下基板の製造方法。
- 請求項１６記載の液晶表示装置用下基板の製造方法において、前記第二絶縁層は複数の貫通孔を備えることを特徴とする液晶表示装置用下基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095105941A TWI297953B (en) | 2006-02-22 | 2006-02-22 | Method for manufacturing a bottom substrate of a liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007226210A true JP2007226210A (ja) | 2007-09-06 |
| JP4637120B2 JP4637120B2 (ja) | 2011-02-23 |
Family
ID=38428728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007012386A Active JP4637120B2 (ja) | 2006-02-22 | 2007-01-23 | 液晶表示装置用下基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7553712B2 (ja) |
| JP (1) | JP4637120B2 (ja) |
| KR (1) | KR100881819B1 (ja) |
| TW (1) | TWI297953B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124123A (ja) * | 2007-10-23 | 2009-06-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2014038501A1 (ja) * | 2012-09-07 | 2014-03-13 | シャープ株式会社 | アクティブマトリクス基板、及び製造方法 |
| US8866142B2 (en) | 2011-02-09 | 2014-10-21 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101435501B1 (ko) | 2008-10-03 | 2014-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| TWI409561B (zh) * | 2009-10-30 | 2013-09-21 | Innolux Corp | 液晶顯示器與其製造方法 |
| CN102890378B (zh) * | 2012-09-17 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| KR20160107413A (ko) | 2015-03-03 | 2016-09-19 | 삼성디스플레이 주식회사 | 액정 렌즈의 제조 방법 |
| KR102373440B1 (ko) * | 2017-03-17 | 2022-03-14 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 구비하는 디스플레이 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273670A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS6326628A (ja) * | 1985-11-26 | 1988-02-04 | Stanley Electric Co Ltd | 液晶カラ−表示装置およびその製造方法 |
| JPH06337439A (ja) * | 1993-05-27 | 1994-12-06 | Dainippon Printing Co Ltd | アクティブマトリクス基板 |
| JP2001042355A (ja) * | 1999-07-29 | 2001-02-16 | Hitachi Ltd | 液晶表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786611A (ja) | 1993-09-17 | 1995-03-31 | Sony Corp | 表示素子基板用半導体装置の製造方法 |
| KR100225098B1 (ko) * | 1996-07-02 | 1999-10-15 | 구자홍 | 박막트랜지스터의 제조방법 |
| KR100451381B1 (ko) * | 1998-07-30 | 2005-06-01 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
| KR100333983B1 (ko) * | 1999-05-13 | 2002-04-26 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
| JP3391343B2 (ja) * | 1999-10-26 | 2003-03-31 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
| JP3420201B2 (ja) * | 1999-12-22 | 2003-06-23 | 日本電気株式会社 | 液晶表示装置 |
-
2006
- 2006-02-22 TW TW095105941A patent/TWI297953B/zh not_active IP Right Cessation
- 2006-12-22 US US11/643,869 patent/US7553712B2/en active Active
-
2007
- 2007-01-23 JP JP2007012386A patent/JP4637120B2/ja active Active
- 2007-01-31 KR KR1020070010010A patent/KR100881819B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273670A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS6326628A (ja) * | 1985-11-26 | 1988-02-04 | Stanley Electric Co Ltd | 液晶カラ−表示装置およびその製造方法 |
| JPH06337439A (ja) * | 1993-05-27 | 1994-12-06 | Dainippon Printing Co Ltd | アクティブマトリクス基板 |
| JP2001042355A (ja) * | 1999-07-29 | 2001-02-16 | Hitachi Ltd | 液晶表示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124123A (ja) * | 2007-10-23 | 2009-06-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9564517B2 (en) | 2007-10-23 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8866142B2 (en) | 2011-02-09 | 2014-10-21 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
| WO2014038501A1 (ja) * | 2012-09-07 | 2014-03-13 | シャープ株式会社 | アクティブマトリクス基板、及び製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100881819B1 (ko) | 2009-02-03 |
| JP4637120B2 (ja) | 2011-02-23 |
| US7553712B2 (en) | 2009-06-30 |
| KR20070085134A (ko) | 2007-08-27 |
| TWI297953B (en) | 2008-06-11 |
| TW200733396A (en) | 2007-09-01 |
| US20070196941A1 (en) | 2007-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4637120B2 (ja) | 液晶表示装置用下基板の製造方法 | |
| JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US8349630B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel | |
| WO2016061940A1 (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
| KR101484063B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP2006072355A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| TWI460516B (zh) | 畫素結構及其製作方法 | |
| JP4888629B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| US8778710B2 (en) | Display substrate and method of fabricating the same | |
| US9472579B2 (en) | Array substrate with improved pad region | |
| JP2010061095A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2013507771A (ja) | マスク・レベルを削減した金属酸化物ｆｅｔの製造法 | |
| JP2008166669A (ja) | アレイ回路基板の製造方法 | |
| KR20090080738A (ko) | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 | |
| JP2007133399A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR101525883B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP2007086789A (ja) | 可撓性表示装置用表示板の製造方法 | |
| CN100386674C (zh) | 液晶显示装置用下基板的制造方法 | |
| US9869917B2 (en) | Active matrix substrate and method for manufacturing the same | |
| US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
| KR101542914B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| US20060258033A1 (en) | Active matrix substrate and method for fabricating the same | |
| JP2013073043A (ja) | 液晶表示装置の製造方法 | |
| KR102390967B1 (ko) | 표시 장치의 제조 방법 | |
| KR20070088924A (ko) | 표시 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4637120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |