JP2007219795A - Voltage regulator - Google Patents

Voltage regulator Download PDF

Info

Publication number
JP2007219795A
JP2007219795A JP2006039034A JP2006039034A JP2007219795A JP 2007219795 A JP2007219795 A JP 2007219795A JP 2006039034 A JP2006039034 A JP 2006039034A JP 2006039034 A JP2006039034 A JP 2006039034A JP 2007219795 A JP2007219795 A JP 2007219795A
Authority
JP
Japan
Prior art keywords
voltage
output
input
transistor
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006039034A
Other languages
Japanese (ja)
Inventor
Satoshi Wada
聡 和田
Kenichi Hirooka
憲一 廣岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006039034A priority Critical patent/JP2007219795A/en
Publication of JP2007219795A publication Critical patent/JP2007219795A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To accurately regulate overshoot level of output voltage without using trimming. <P>SOLUTION: In order to prevent the overshoot of the output voltage when the input voltage increases rapidly, a second differential amplifier 2A and a control transistor 22A are arranged. In the second differential amplifier 2A, a reference voltage V<SB>REF</SB>is input into a plus input terminal, a second partial voltage V<SB>FB2</SB>is input into a minus input terminal, and an output terminal is connected to a gate of the control transistor 22A. In the control transistor 22A, a source is connected to the source of an output transistor 21A, and a drain is connected to the gate of the output transistor 21A. When the second differential amplifier 2A reaches the output voltage slightly larger than the output voltage V<SB>OUT</SB>, the output is set to a low level and the control transistor 22A is turned on. By making the control transistor 22A turned on, the output transistor 21A is made to be turned off and the overshoot of the output voltage is suppressed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、負荷に安定な直流電圧を供給する電圧レギュレータに係り、特に入力電圧急増時における出力電圧のオーバーシュートを抑制する技術に関するものである。   The present invention relates to a voltage regulator that supplies a stable DC voltage to a load, and more particularly to a technique for suppressing an overshoot of an output voltage when an input voltage suddenly increases.

各種電子機器に安定な直流電圧を供給する電源回路としてシリーズレギュレータ方式を採用したものがある。これは、入力電源と負荷との間に挿入された出力トランジスタを可変インピーダンスとしてリニア動作させることにより、負荷に供給する出力電圧を安定化する方式である。入出力電圧差と負荷電流との積が電力損失となるため、比較的小さな電力を扱う電源回路に多用される。このような電圧レギュレータの入力電圧源として、ＡＣアダプタなどの外部電源装置や二次電池がある。   Some power supply circuits that use a series regulator system to supply a stable DC voltage to various electronic devices. This is a method of stabilizing the output voltage supplied to the load by linearly operating an output transistor inserted between the input power supply and the load as a variable impedance. Since the product of the input / output voltage difference and the load current results in power loss, it is often used in power supply circuits that handle relatively small power. As an input voltage source of such a voltage regulator, there are an external power supply device such as an AC adapter and a secondary battery.

携帯機器においては、前記ＡＣアダプタと二次電池が併用され、携帯時には二次電池のみで使用し、ＡＣアダプタ装着時には、その出力が二次電池を充電すると共に電圧レギュレータの入力電圧源となる。このため電圧レギュレータにとっての入力電圧は、放電末期の二次電池の電圧からＡＣアダプタの出力電圧までをカバーする必要がある。特に、携帯時において二次電池の電圧が放電末期にある状態で、ＡＣアダプタが装着されることによる入力電圧の急増は、電圧レギュレータの出力電圧にオーバーシュートを発生させるという問題がある。   In the portable device, the AC adapter and the secondary battery are used in combination, and only the secondary battery is used when being carried, and when the AC adapter is attached, the output charges the secondary battery and becomes the input voltage source of the voltage regulator. For this reason, the input voltage for the voltage regulator needs to cover from the voltage of the secondary battery at the end of discharge to the output voltage of the AC adapter. In particular, when the voltage of the secondary battery is at the end of discharge when being carried, a sudden increase in the input voltage due to the attachment of the AC adapter causes a problem of generating an overshoot in the output voltage of the voltage regulator.

このような出力電圧のオーバーシュートを抑制する機能を持った電圧レギュレータとして、特許文献１に記載のものが知られている。図５に特許文献１に記載されている電圧レギュレータの回路図を示す。   As a voltage regulator having a function of suppressing such output voltage overshoot, the one described in Patent Document 1 is known. FIG. 5 shows a circuit diagram of the voltage regulator described in Patent Document 1. In FIG.

以下、従来の電圧レギュレータについて図５を参照しながらその動作を説明する。   The operation of the conventional voltage regulator will be described below with reference to FIG.

図５において、２１は、入出力間に挿入された出力トランジスタであり、Ｐチャネルトランジスタで構成される。出力トランジスタ２１のソースには入力電圧ＶＩＮが印加され、かつドレインからは出力電圧ＶＯＵＴが出力される。出力電圧ＶＯＵＴは抵抗Ｒ１とＲ２によって分圧され、その分圧電圧をＶＦＢ３とする。第１の差動増幅器１は、プラス入力端子に基準電圧ＶＲＥＦが入力され、マイナス入力端子に分圧電圧ＶＦＢ３が入力され、出力端子は出力トランジスタ２１のゲートに接続される。 In FIG. 5, reference numeral 21 denotes an output transistor inserted between the input and output, and is constituted by a P-channel transistor. An input voltage VIN is applied to the source of the output transistor 21, and an output voltage VOUT is output from the drain. The output voltage V OUT is divided by resistors R 1 and R 2 and the divided voltage is set to V FB3 . In the first differential amplifier 1, the reference voltage V REF is input to the positive input terminal, the divided voltage V FB3 is input to the negative input terminal, and the output terminal is connected to the gate of the output transistor 21.

以上の構成によって、第１の差動増幅器１は、プラス入力端子の基準電圧ＶＲＥＦとマイナス入力端子の分圧電圧ＶＦＢ３が等しくなるように、出力トランジスタ２１のゲート電圧を調整する。すなわち、図５の電圧レギュレータは、次式（１）で表される出力電圧となるように動作する。
ＶＯＵＴ＝ＶＲＥＦ×（Ｒ１＋Ｒ２）／Ｒ２‥‥（１）
図５の電圧レギュレータでは、入力電圧が急増した際の出力電圧のオーバーシュートを防止するために、第２の差動増幅器２とＰチャネルトランジスタからなる制御トランジスタ２２とが設けられている。第２の差動増幅器２は、プラス入力端子に基準電圧ＶＲＥＦが入力され、マイナス入力端子に分圧電圧ＶＦＢ３が入力され、出力端子は制御トランジスタ２２のゲートに接続される。制御トランジスタ２２はソースを出力トランジスタ２１のソースに、またドレインを出力トランジスタ２１のゲートに接続される。第２の差動増幅器２は、内部にオフセット調整のトリミング回路を有し、そのオフセット分ＶＯＳに見合った出力電圧ＶＯＵＴ’で制御トランジスタ２２がオンする。この出力電圧ＶＯＵＴ’は次式（２）で表される。
ＶＯＵＴ’＝（ＶＲＥＦ＋ＶＯＳ）×Ｒ１＋Ｒ２）／Ｒ２‥‥（２）
制御トランジスタ２２がオンすることにより、出力トランジスタ２１をオフさせ、出力電圧のオーバーシュートを抑制する。なお、第２の差動増幅器２のトリミング回路によるオフセット調整は、差動増幅器の差動部あるいは負荷側のバランスを敢えて崩す形式でオフセット電圧を調整している。
特開２００５−３０１４３９号公報 With the above configuration, the first differential amplifier 1 adjusts the gate voltage of the output transistor 21 so that the reference voltage V REF at the plus input terminal is equal to the divided voltage V FB3 at the minus input terminal. That is, the voltage regulator of FIG. 5 operates so as to have an output voltage represented by the following expression (1).
V OUT = V REF × (R 1 + R 2 ) / R 2 (1)
In the voltage regulator of FIG. 5, a second differential amplifier 2 and a control transistor 22 composed of a P-channel transistor are provided in order to prevent an overshoot of the output voltage when the input voltage rapidly increases. In the second differential amplifier 2, the reference voltage V REF is input to the positive input terminal, the divided voltage V FB3 is input to the negative input terminal, and the output terminal is connected to the gate of the control transistor 22. The control transistor 22 has a source connected to the source of the output transistor 21 and a drain connected to the gate of the output transistor 21. The second differential amplifier 2 has a trimming circuit for offset adjustment inside, and the control transistor 22 is turned on with an output voltage V OUT ′ corresponding to the offset V OS . This output voltage V OUT ′ is expressed by the following equation (2).
V OUT ′ = (V REF + V OS ) × R 1 + R 2 ) / R 2 (2)
When the control transistor 22 is turned on, the output transistor 21 is turned off, and an overshoot of the output voltage is suppressed. Note that the offset adjustment by the trimming circuit of the second differential amplifier 2 adjusts the offset voltage in a manner that intentionally breaks the balance of the differential section of the differential amplifier or the load side.
JP 2005-301439 A

しかしながら、前記従来技術の構成では、第２の差動増幅器２にオフセット調整用のトリミング回路が必要であり、出力電圧のオーバーシュートレベルを正確に規定して抑制するためのオフセット電圧の調整は実際には困難である。また、温度変動によるオフセット電圧のバラツキが悪化することが懸念される。   However, in the configuration of the conventional technique, the second differential amplifier 2 requires a trimming circuit for offset adjustment, and the offset voltage adjustment for accurately specifying and suppressing the overshoot level of the output voltage is actually performed. It is difficult. In addition, there is a concern that variations in offset voltage due to temperature fluctuations deteriorate.

本発明は、前記従来の課題に鑑み、トリミングを用いず、出力電圧のオーバーシュートレベルを正確に規定することができる電圧レギュレータを提供することを目的とする。   An object of the present invention is to provide a voltage regulator that can accurately define an overshoot level of an output voltage without using trimming in view of the conventional problems.

前記の目的を達成するために、本発明に係る電圧レギュレータは、入出力間に接続された出力トランジスタと、前記出力トランジスタをオフ状態にするための制御トランジスタと、出力電圧を分圧して第１の分圧電圧と第２の分圧電圧（第２の分圧電圧＜第１の分圧電圧）を生成する分圧抵抗と、前記第１の分圧電圧と基準電圧とが入力されて前記出力トランジスタを駆動する第１の差動増幅器と、前記第２の分圧電圧と基準電圧とが入力されて前記制御トランジスタを駆動する第２の差動増幅器とを備えたものである。   In order to achieve the above object, a voltage regulator according to the present invention includes an output transistor connected between an input and an output, a control transistor for turning off the output transistor, and a first voltage by dividing the output voltage. The divided voltage for generating the divided voltage and the second divided voltage (second divided voltage <first divided voltage), and the first divided voltage and the reference voltage are input. A first differential amplifier for driving an output transistor; and a second differential amplifier for driving the control transistor by inputting the second divided voltage and a reference voltage.

本発明に係る電圧レギュレータによれば、従来のようなオフセット調整用のトリミング回路を不要とし、温度変動が無く、出力電圧のオーバーシュートレベルを正確に規定することが可能となる。   According to the voltage regulator of the present invention, the conventional trimming circuit for offset adjustment is not required, there is no temperature fluctuation, and the output voltage overshoot level can be accurately defined.

（実施形態１）
以下、本発明の実施形態について図面を参照しながら説明する。 (Embodiment 1)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は本発明に係る電圧レギュレータの実施形態１の構成を示す回路図である。   FIG. 1 is a circuit diagram showing a configuration of a voltage regulator according to a first embodiment of the present invention.

図１において、２１Ａは、直流の入力電圧ＶＩＮが印加される入力端子と、直流の出力電圧ＶＯＵＴを出力する出力端子との間に接続される出力トランジスタであり、Ｐチャネルトランジスタで構成されている。出力トランジスタ２１Ａは、ソースに入力電圧ＶＩＮが印加され、ドレインからは出力電圧ＶＯＵＴが出力される。出力電圧ＶＯＵＴは、分圧抵抗を構成する抵抗Ｒ１とＲ２とＲ３によって分圧され、抵抗Ｒ１と抵抗Ｒ２との接続点電圧を第１の分圧電圧ＶＦＢ１とし、抵抗Ｒ２と抵抗Ｒ３との接続点電圧を第２の分圧電圧ＶＦＢ２（ＶＦＢ２＜ＶＦＢ１）とする。 In FIG. 1, 21A is an output transistor connected between an input terminal to which a DC input voltage VIN is applied and an output terminal that outputs a DC output voltage VOUT , and is composed of a P-channel transistor. ing. In the output transistor 21A, the input voltage VIN is applied to the source, and the output voltage VOUT is output from the drain. The output voltage V OUT is divided by the resistors R 1 and R 2 and R 3 constituting the voltage dividing resistors min, the connection point voltage between the resistors R 1 and R 2 as a first divided voltage V FB1, resistors A connection point voltage between R 2 and the resistor R 3 is defined as a second divided voltage V FB2 (V FB2 <V FB1 ).

第１の差動増幅器１Ａは、マイナス入力端子に基準電圧ＶＲＥＦが入力され、プラス入力端子に第１の分圧電圧ＶＦＢ１が入力され、出力端子が出力トランジスタ２１Ａのゲートに接続される。 In the first differential amplifier 1A, the reference voltage VREF is input to the negative input terminal, the first divided voltage VFB1 is input to the positive input terminal, and the output terminal is connected to the gate of the output transistor 21A.

以上の構成によって、第１の差動増幅器１Ａは、マイナス入力端子の基準電圧ＶＲＥＦとプラス入力端子の第１の分圧電圧ＶＦＢ１が等しくなるように、出力トランジスタ２１Ａのゲート電圧を調整する。 With the above arrangement, the first differential amplifier 1A, as in the first divided voltage V FB1 reference voltage V REF and the positive input terminal of the negative input terminal is equal, adjusting the gate voltage of the output transistor 21A .

すなわち、実施形態１の電圧レギュレータは、次式（３）の関係となるように動作する。
ＶＯＵＴ＝ＶＲＥＦ×（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）‥‥（３）
実施形態１の電圧レギュレータでは、入力電圧が急増した際の出力電圧のオーバーシュートを防止するために、第２の差動増幅器２ＡとＰチャネルトランジスタからなる制御トランジスタ２２Ａが設けられている。第２の差動増幅器２Ａは、プラス入力端子に基準電圧ＶＲＥＦが入力され、マイナス入力端子に第２の分圧電圧ＶＦＢ２が入力され、出力端子が制御トランジスタ２２Ａのゲートに接続される。制御トランジスタ２２Ａは、ソースが出力トランジスタ２１Ａのソースに接続され、またドレインが出力トランジスタ２１Ａのゲートに接続される。 That is, the voltage regulator according to the first embodiment operates so as to satisfy the relationship of the following expression (3).
V OUT = V REF × (R 1 + R 2 + R 3 ) / (R 2 + R 3 ) (3)
In the voltage regulator of the first embodiment, in order to prevent an overshoot of the output voltage when the input voltage increases rapidly, a control transistor 22A including a second differential amplifier 2A and a P-channel transistor is provided. In the second differential amplifier 2A, the reference voltage VREF is input to the plus input terminal, the second divided voltage VFB2 is input to the minus input terminal, and the output terminal is connected to the gate of the control transistor 22A. The control transistor 22A has a source connected to the source of the output transistor 21A and a drain connected to the gate of the output transistor 21A.

第２の差動増幅器２Ａは、前記出力電圧ＶＯＵＴより僅かに大きな出力電圧ＶＯＵＴ’になると出力をローレベルとして、制御トランジスタ２２Ａをオンさせる。この出力電圧ＶＯＵＴ’は次式（４）で表される。
ＶＯＵＴ’＝ＶＲＥＦ×（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３‥‥（４）
制御トランジスタ２２Ａがオンすることにより、出力トランジスタ２１Ａをオフさせ、出力電圧のオーバーシュートを抑制する。 The second differential amplifier 2A is the output to be a slightly larger output voltage V OUT 'than the output voltage V OUT to a low level, to turn on the control transistor 22A. This output voltage V OUT ′ is expressed by the following equation (4).
V OUT ′ = V REF × (R 1 + R 2 + R 3 ) / R 3 (4)
When the control transistor 22A is turned on, the output transistor 21A is turned off, and the overshoot of the output voltage is suppressed.

以上のように制御トランジスタ２２Ａがオンして出力トランジスタ２１Ａをオフする出力電圧ＶＯＵＴ’は一意的に確定し、オーバーシュートレベルを正確に制御することが可能となる。 As described above, the output voltage V OUT ′ at which the control transistor 22A is turned on and the output transistor 21A is turned off is uniquely determined, and the overshoot level can be accurately controlled.

また、分圧抵抗Ｒ１，Ｒ２，Ｒ３は同一ＩＣ内で形成することができるため、温度変動の影響も含めた抵抗値の相対誤差も極めて小さい。 Further, since the voltage dividing resistors R 1 , R 2 , and R 3 can be formed in the same IC, the relative error of the resistance value including the influence of temperature fluctuation is extremely small.

図２は実施形態１の入力電圧ＶＩＮの急増時における出力電圧ＶＯＵＴの状態を示す波形図であり、入力電圧ＶＩＮが低く、出力トランジスタ２１Ａがオン状態にあってＶＯＵＴ≒ＶＩＮとなった状態から、入力電圧ＶＩＮが急増した場合を示す。このような場合であっても、第２の差動増幅器２Ａが応答し、制御トランジスタ２２Ａがオフ状態からオン状態へと遷移し、速やかに出力トランジスタ２１Ａをオフ状態へと遷移することが可能であり、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。 FIG. 2 is a waveform diagram showing the state of the output voltage VOUT when the input voltage VIN suddenly increases according to the first embodiment. The input voltage VIN is low, the output transistor 21A is on, and V OUT ≈V IN . This shows a case where the input voltage VIN has suddenly increased. Even in such a case, the second differential amplifier 2A can respond, the control transistor 22A can transition from the off state to the on state, and the output transistor 21A can quickly transition to the off state. Yes , overshoot of the output voltage VOUT can be suppressed.

（実施形態２）
以下、本発明の実施形態２について図面を参照しながら説明する。 (Embodiment 2)
Embodiment 2 of the present invention will be described below with reference to the drawings.

図３は本発明に係る電圧レギュレータの実施形態２の構成を示す回路図である。   FIG. 3 is a circuit diagram showing a configuration of a voltage regulator according to a second embodiment of the present invention.

図３において、２１Ｂは、入出力間に挿入された出力トランジスタであり、Ｎチャネルトランジスタで構成される。出力トランジスタ２１Ｂは、ドレインに入力電圧ＶＩＮが印加され、ソースからは出力電圧ＶＯＵＴが出力される。出力電圧ＶＯＵＴは、分圧抵抗を構成する抵抗Ｒ１とＲ２とＲ３によって分圧され、抵抗Ｒ１と抵抗Ｒ２との接続点電圧を第１の分圧電圧ＶＦＢ１とし、抵抗Ｒ２と抵抗Ｒ３との接続点電圧を第２の分圧電圧ＶＦＢ２（ＶＦＢ２＜ＶＦＢ１）とする。 In FIG. 3, reference numeral 21B denotes an output transistor inserted between the input and output, and is composed of an N-channel transistor. In the output transistor 21B, the input voltage VIN is applied to the drain, and the output voltage VOUT is output from the source. The output voltage V OUT is divided by the resistors R 1 and R 2 and R 3 constituting the voltage dividing resistors min, the connection point voltage between the resistors R 1 and R 2 as a first divided voltage V FB1, resistors A connection point voltage between R 2 and the resistor R 3 is defined as a second divided voltage V FB2 (V FB2 <V FB1 ).

第１の差動増幅器１Ｂは、プラス入力端子に基準電圧ＶＲＥＦが入力され、マイナス入力端子に第１の分圧電圧ＶＦＢ１が入力され、出力端子はＮチャネルトランジスタ２１Ｂのゲートに接続される。   In the first differential amplifier 1B, the reference voltage VREF is input to the positive input terminal, the first divided voltage VFB1 is input to the negative input terminal, and the output terminal is connected to the gate of the N-channel transistor 21B.

以上の構成によって、第１の差動増幅器１Ｂは、プラス入力端子の基準電圧ＶＲＥＦとマイナス入力端子の第１の分圧電圧ＶＦＢ１が等しくなるように、出力トランジスタ２１Ｂのゲート電圧を調整する。この出力電圧ＶＯＵＴは、前記実施形態１と同様に、前記式（３）で表される。 With the above configuration, the first differential amplifier 1B adjusts the gate voltage of the output transistor 21B so that the reference voltage V REF at the plus input terminal is equal to the first divided voltage V FB1 at the minus input terminal. . This output voltage V OUT is expressed by the equation (3), as in the first embodiment.

実施形態２の電圧レギュレータでは、入力電圧が急増した際の出力電圧のオーバーシュートを防止するために、第２の差動増幅器２ＢとＮチャネルトランジスタからなる制御トランジスタ２２Ｂが設けられている。第２の差動増幅器２Ｂは、マイナス入力端子に基準電圧ＶＲＥＦが入力され、プラス入力端子に第２の分圧電圧ＶＦＢ２が入力され、出力端子が制御トランジスタ２２Ｂのゲートに接続される。制御トランジスタ２２Ｂは、ソースがＧＮＤに接続され、ドレインが出力トランジスタ２１Ｂのゲートに接続される。   In the voltage regulator of the second embodiment, in order to prevent an overshoot of the output voltage when the input voltage rapidly increases, a second differential amplifier 2B and a control transistor 22B composed of an N-channel transistor are provided. In the second differential amplifier 2B, the reference voltage VREF is input to the negative input terminal, the second divided voltage VFB2 is input to the positive input terminal, and the output terminal is connected to the gate of the control transistor 22B. The control transistor 22B has a source connected to GND and a drain connected to the gate of the output transistor 21B.

第２の差動増幅器２は、前記出力電圧ＶＯＵＴより僅かに大きな出力電圧ＶＯＵＴ’になると出力をハイレベルとし、制御トランジスタ２２Ｂをオンさせる。この出力電圧ＶＯＵＴ’は、前記実施形態１と同様に、前記式（４）で表される。 The second differential amplifier 2, the output becomes slightly larger output voltage V OUT 'than the output voltage V OUT to the high level to turn on the control transistor 22B. This output voltage V OUT ′ is expressed by the equation (4) as in the first embodiment.

制御トランジスタ２２Ｂがオンすることにより、出力トランジスタ２１Ｂをオフさせ、出力電圧のオーバーシュートを抑制する。   When the control transistor 22B is turned on, the output transistor 21B is turned off, and the overshoot of the output voltage is suppressed.

以上のように制御トランジスタ２２Ｂがオンして出力トランジスタ２１Ｂをオフする出力電圧ＶＯＵＴ’は一意的に確定し、オーバーシュートレベルを正確に制御することが可能となる。 As described above, the output voltage V OUT ′ at which the control transistor 22B is turned on and the output transistor 21B is turned off is uniquely determined, and the overshoot level can be accurately controlled.

図４は実施形態２の入力電圧ＶＩＮの急増時における出力電圧ＶＯＵＴの状態を示す波形図であり、入力電圧ＶＩＮが低く、出力トランジスタ２１Ｂのゲート−ソース間電位をＶＧＳとすると、ＶＯＵＴ≒ＶＩＮ−ＶＧＳとなった状態から、入力電圧ＶＩＮが急増した場合を示す。このような場合であっても、第２の差動増幅器２Ｂが応答し、制御トランジスタ２２Ｂがオフ状態からオン状態へと遷移し、速やかに出力トランジスタ２１Ｂをオフ状態へと遷移することが可能であり、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。 FIG. 4 is a waveform diagram showing the state of the output voltage VOUT when the input voltage VIN suddenly increases according to the second embodiment. When the input voltage VIN is low and the gate-source potential of the output transistor 21B is V GS , The case where the input voltage VIN increases rapidly from the state where V OUT ≈V IN −V GS is shown. Even in such a case, the second differential amplifier 2B responds, the control transistor 22B can transition from the off state to the on state, and the output transistor 21B can quickly transition to the off state. Yes , overshoot of the output voltage VOUT can be suppressed.

本発明に係る電圧レギュレータは、入力電圧の変動が大きい電源回路、例えば二次電池を有して低電圧動作を行い、かつＡＣアダプタなどを用いる携帯機器などの電源回路として有用である。   The voltage regulator according to the present invention is useful as a power supply circuit of a power supply circuit having a large input voltage fluctuation, for example, a portable device having a secondary battery and performing a low voltage operation and using an AC adapter or the like.

本発明に係る電圧レギュレータの実施形態１の構成を示す回路図The circuit diagram which shows the structure of Embodiment 1 of the voltage regulator which concerns on this invention. 実施形態１の入力電圧ＶＩＮの急増時における出力電圧ＶＯＵＴの状態を示す波形図FIG. 4 is a waveform diagram showing a state of the output voltage VOUT when the input voltage VIN is rapidly increased according to the first embodiment. 本発明に係る電圧レギュレータの実施形態２の構成を示す回路図The circuit diagram which shows the structure of Embodiment 2 of the voltage regulator which concerns on this invention 実施形態２の入力電圧ＶＩＮの急増時における出力電圧ＶＯＵＴの状態を示す波形図FIG. 6 is a waveform diagram showing a state of the output voltage VOUT when the input voltage VIN is rapidly increased according to the second embodiment. 従来の電圧レギュレータの構成を示す回路図Circuit diagram showing the configuration of a conventional voltage regulator

符号の説明Explanation of symbols

１Ａ，１Ｂ 第１の差動増幅器
２Ａ，２Ｂ 第２の差動増幅器
Ｒ１，Ｒ２，Ｒ３ 分圧抵抗
２１Ａ，２１Ｂ 出力トランジスタ
２２Ａ，２２Ｂ 制御トランジスタ
ＶＩＮ 力入電圧
ＶＯＵＴ 出力電圧
ＶＦＢ１ 第１の分圧電圧
ＶＦＢ２ 第２の分圧電圧
ＶＲＥＦ 基準電圧 1A, 1B first differential amplifier 2A, 2B second differential amplifier R1, R 2, R 3 dividing resistor 21A, 21B output transistor 22A, the 22B control transistor V IN power input voltage V OUT output voltage V FB1 1 divided voltage V FB2 second divided voltage V REF reference voltage

Claims (4)

直流の入力電圧が印加される入力端子と、直流の出力電圧を出力する出力端子と、前記入力端子と前記出力端子との間に接続される出力トランジスタと、前記出力トランジスタをオフ状態にするための制御トランジスタと、出力電圧を分圧して第１の分圧電圧と第２の分圧電圧を生成する分圧抵抗と、前記第１の分圧電圧と基準電圧とが入力されて前記出力トランジスタを駆動する第１の差動増幅器と、前記第２の分圧電圧と基準電圧とが入力されて前記制御トランジスタを駆動する第２の差動増幅器とを備えたことを特徴とする電圧レギュレータ。   An input terminal to which a direct current input voltage is applied, an output terminal for outputting a direct current output voltage, an output transistor connected between the input terminal and the output terminal, and for turning off the output transistor A control transistor, a voltage dividing resistor that divides an output voltage to generate a first divided voltage and a second divided voltage, the first divided voltage and a reference voltage, and the output transistor A voltage regulator comprising: a first differential amplifier that drives the control transistor; and a second differential amplifier that receives the second divided voltage and a reference voltage and drives the control transistor. 前記制御トランジスタはオンすることにより前記出力トランジスタをオフ状態にし、前記第１の差動増幅器は前記出力トランジスタの出力電圧を調整し、第２の差動増幅器は所定の出力電圧より僅かに大きくなると前記制御トランジスタをオンにすることを特徴とする請求項１記載の電圧レギュレータ。   When the control transistor is turned on, the output transistor is turned off, the first differential amplifier adjusts the output voltage of the output transistor, and the second differential amplifier is slightly higher than a predetermined output voltage. 2. The voltage regulator according to claim 1, wherein the control transistor is turned on. 前記出力トランジスタをＰチャネルトランジスタから構成し、前記第１の差動増幅器のマイナス入力端子に前記基準電圧を入力し、かつプラス入力端子に前記第１の分圧電圧を入力し、前記第２の差動増幅器のマイナス入力端子に前記基準電圧を入力し、かつプラス入力端子に前記第２の分圧電圧を入力することを特徴とする請求項１または２記載の電圧レギュレータ。   The output transistor is composed of a P-channel transistor, the reference voltage is input to a negative input terminal of the first differential amplifier, the first divided voltage is input to a positive input terminal, and the second 3. The voltage regulator according to claim 1, wherein the reference voltage is input to a negative input terminal of the differential amplifier, and the second divided voltage is input to a positive input terminal. 前記出力トランジスタをＮチャネルトランジスタから構成し、前記第１の差動増幅器のプラス入力端子に前記基準電圧を入力し、かつマイナス入力端子に前記第１の分圧電圧を入力し、前記第２の差動増幅器のマイナス入力端子に前記基準電圧を入力し、かつプラス入力端子に前記第２の分圧電圧を入力することを特徴とする請求項１または２記載の電圧レギュレータ。   The output transistor is composed of an N-channel transistor, the reference voltage is input to the positive input terminal of the first differential amplifier, the first divided voltage is input to the negative input terminal, and the second 3. The voltage regulator according to claim 1, wherein the reference voltage is input to a negative input terminal of the differential amplifier, and the second divided voltage is input to a positive input terminal.
JP2006039034A 2006-02-16 2006-02-16 Voltage regulator Pending JP2007219795A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006039034A JP2007219795A (en) 2006-02-16 2006-02-16 Voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039034A JP2007219795A (en) 2006-02-16 2006-02-16 Voltage regulator

Publications (1)

Publication Number Publication Date
JP2007219795A true JP2007219795A (en) 2007-08-30

Family

ID=38497039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039034A Pending JP2007219795A (en) 2006-02-16 2006-02-16 Voltage regulator

Country Status (1)

Country Link
JP (1) JP2007219795A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681579A (en) * 2011-03-10 2012-09-19 株式会社东芝 Voltage regulator
CN103294096A (en) * 2012-02-23 2013-09-11 德克萨斯仪器股份有限公司 Linear voltage regulator generating sub-reference output voltages
CN103488229A (en) * 2013-09-17 2014-01-01 电子科技大学 Automatic fine-tuning circuit for band-gap reference
JP2014067394A (en) * 2012-09-07 2014-04-17 Seiko Instruments Inc Voltage regulator
JP2014067240A (en) * 2012-09-26 2014-04-17 Renesas Electronics Corp Semiconductor device
JP2016200989A (en) * 2015-04-10 2016-12-01 ローム株式会社 Linear power supply circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681579A (en) * 2011-03-10 2012-09-19 株式会社东芝 Voltage regulator
CN103294096A (en) * 2012-02-23 2013-09-11 德克萨斯仪器股份有限公司 Linear voltage regulator generating sub-reference output voltages
CN103294096B (en) * 2012-02-23 2016-06-08 德克萨斯仪器股份有限公司 Generate the linear voltage regulator of sub-benchmark output voltage
JP2014067394A (en) * 2012-09-07 2014-04-17 Seiko Instruments Inc Voltage regulator
JP2014067240A (en) * 2012-09-26 2014-04-17 Renesas Electronics Corp Semiconductor device
CN103488229A (en) * 2013-09-17 2014-01-01 电子科技大学 Automatic fine-tuning circuit for band-gap reference
CN103488229B (en) * 2013-09-17 2015-07-29 电子科技大学 A kind of automatic trimming circuit for band-gap reference
JP2016200989A (en) * 2015-04-10 2016-12-01 ローム株式会社 Linear power supply circuit

Similar Documents

Publication Publication Date Title
US8575906B2 (en) Constant voltage regulator
JP5516320B2 (en) Semiconductor integrated circuit for regulator
US7764113B2 (en) Output circuit
US8729876B2 (en) Voltage regulator and related voltage regulating method thereof
US9400515B2 (en) Voltage regulator and electronic apparatus
US8525580B2 (en) Semiconductor circuit and constant voltage regulator employing same
KR102255543B1 (en) Voltage regulator
US10534390B2 (en) Series regulator including parallel transistors
US9606556B2 (en) Semiconductor integrated circuit for regulator
JP5369750B2 (en) Power supply circuit and operation control method thereof
JP2008276566A (en) Constant voltage power supply circuit
JP2009003660A (en) Voltage regulator
JP6660238B2 (en) Bandgap reference circuit and DCDC converter having the same
JP2007219795A (en) Voltage regulator
JP2010191619A (en) Voltage regulator
JP2008197749A (en) Series regulator circuit
US20090302811A1 (en) Voltage regulator
JP2013206381A (en) Overcurrent protection circuit, and power supply device
JP2005301439A (en) Voltage regulator
JP6514946B2 (en) Current driver circuit
US20140241017A1 (en) Input circuit and power supply circuit
JP4891050B2 (en) Load drive circuit
CN107193317B (en) Voltage stabilizer
JP2007140755A (en) Voltage regulator
US8872490B2 (en) Voltage regulator