JP2007212912A - Light emitting apparatus and electronic apparatus - Google Patents
Light emitting apparatus and electronic apparatus Download PDFInfo
- Publication number
- JP2007212912A JP2007212912A JP2006034779A JP2006034779A JP2007212912A JP 2007212912 A JP2007212912 A JP 2007212912A JP 2006034779 A JP2006034779 A JP 2006034779A JP 2006034779 A JP2006034779 A JP 2006034779A JP 2007212912 A JP2007212912 A JP 2007212912A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- sub
- transistors
- light emitting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000005224 laser annealing Methods 0.000 description 11
- 230000001603 reducing effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 4
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 101150055492 sel-11 gene Proteins 0.000 description 2
- 101100421142 Mus musculus Selenon gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Landscapes
- Facsimile Heads (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、複数の発光素子間での輝度のバラツキを低減する技術に関する。 The present invention relates to a technique for reducing variation in luminance among a plurality of light emitting elements.
ＥＬ（Electro Luminescent）素子等の流れる電流に応じた輝度となる電流駆動型の発光素子が配列された発光装置がある。この種の発光装置は、発光素子に電流を供給する駆動トランジスタを発光素子毎に備える。一方、複数の薄膜トランジスタを形成する方法として、レーザアニールがある。レーザアニールは、基板上の非結晶の半導体膜を線状のレーザ光によって基板に平行な方向Ａに走査して結晶（多結晶）化させる方法である。レーザアニールでは、走査の期間においてレーザ光の強度を一定に保つべきであるが、現実には困難である。このため、方向Ａにおいて、半導体膜の結晶状態にバラツキが生じてしまう。したがって、上記の発光装置の駆動トランジスタをレーザアニールにより形成する場合、何も対策を講じないと、半導体膜の結晶状態のバラツキが発光素子間での駆動トランジスタの特性のバラツキに直結し、発光素子間の輝度のバラツキが大きくなってしまう。 There is a light-emitting device in which current-driven light-emitting elements having luminance corresponding to a flowing current of an EL (Electro Luminescent) element or the like are arranged. This type of light emitting device includes a driving transistor for supplying current to the light emitting element for each light emitting element. On the other hand, there is laser annealing as a method for forming a plurality of thin film transistors. Laser annealing is a method in which an amorphous semiconductor film on a substrate is crystallized (polycrystalline) by scanning in a direction A parallel to the substrate with a linear laser beam. In laser annealing, the intensity of the laser beam should be kept constant during the scanning period, but it is difficult in practice. For this reason, in the direction A, the crystal state of the semiconductor film varies. Therefore, when the driving transistor of the above light emitting device is formed by laser annealing, if no countermeasure is taken, the variation in the crystal state of the semiconductor film is directly connected to the variation in the characteristics of the driving transistor between the light emitting devices, and the light emitting device The brightness variation between them becomes large.
そこで、方向Ａに並ぶ複数のトランジスタを並列接続して一つの駆動トランジスタを構成する技術が提案されている（特許文献１参照）。以降、これら複数のトランジスタの各々をサブトランジスタと称する。この技術によれば、各駆動トランジスタを構成するサブトランジスタが方向Ａにおいて互いにずれて配置されるから、方向Ａにおけるサブトランジスタ間の特性のバラツキが駆動トランジスタの特性のバラツキに与える影響が小さくなる。よって、発光素子間の輝度のバラツキが低減される。
しかし、現実には、レーザ光の強度には、基板に平行で方向Ａに垂直な方向Ｂにおいてもバラツキがある。したがって、方向Ｂにおいても、半導体膜の結晶状態のバラツキ、ひいてはサブトランジスタ間の特性のバラツキが生じる。これに対し、上記の技術により低減される輝度のバラツキは、方向Ａにおけるサブトランジスタ間の特性のバラツキに基づくものであり、方向Ｂにおけるサブトランジスタ間の特性のバラツキに基づくものではない。 However, in reality, the intensity of the laser light varies in a direction B parallel to the substrate and perpendicular to the direction A. Therefore, also in the direction B, variations in the crystal state of the semiconductor film, and consequently variations in characteristics between the sub-transistors, occur. On the other hand, the luminance variation reduced by the above technique is based on the characteristic variation between the sub-transistors in the direction A, and is not based on the characteristic variation between the sub-transistors in the direction B.
本発明は上述した事情に鑑みてなされたものであり、二方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することができる発光装置および電子機器を提供することを解決課題とする。 The present invention has been made in view of the above-described circumstances, and provides a light-emitting device and an electronic apparatus that can reduce variation in luminance between light-emitting elements based on variation in characteristics between sub-transistors in two directions. Let it be a solution issue.
本発明は、基板と、前記基板上に配置され、前記基板に平行な第1方向にて整列された複数のトランジスタと、前記複数のトランジスタのいずれかに駆動されて発光する発光素子とを備え、前記複数のトランジスタの各々は、互いに電気的に接続された複数のサブトランジスタを有し、各トランジスタの前記複数のサブトランジスタのうちの二つは、互いに、前記第1方向にも、前記基板に平行で前記第1方向に垂直な第２方向にもずれており、前記複数のトランジスタのうちの第1トランジスタの一つのサブトランジスタは、前記第1方向にて前記複数のトランジスタのうちの第２トランジスタの一つのサブトランジスタと整列し、前記第２方向にて前記第２トランジスタの他の一つのサブトランジスタと整列している、ことを特徴とする発光装置を提供する。「サブトランジスタ」は上記の複数のトランジスタの各々を構成するトランジスタである。 The present invention includes a substrate, a plurality of transistors arranged on the substrate and aligned in a first direction parallel to the substrate, and a light emitting element that emits light when driven by any of the plurality of transistors. Each of the plurality of transistors includes a plurality of sub-transistors that are electrically connected to each other, and two of the plurality of sub-transistors of each transistor are also connected to the substrate in the first direction. Parallel to the second direction perpendicular to the first direction, and one sub-transistor of the first transistor of the plurality of transistors is the first transistor of the plurality of transistors in the first direction. A light-emitting device, wherein the light-emitting device is aligned with one sub-transistor of two transistors and aligned with another sub-transistor of the second transistor in the second direction. To provide. A “subtransistor” is a transistor that constitutes each of the plurality of transistors.
この発光装置では、複数のトランジスタの各々において、互いに電気的に接続されている複数のサブトランジスタのうちの二つが互いに第１方向にも第２方向にもずれている。したがって、サブトランジスタ間の特性（閾値電圧や移動度等）のバラツキが第１方向および第２方向に生じている場合であっても、このバラツキに基づく発光素子間の輝度のバラツキを低減することができる。なお、上記の場合としては、例えば、サブトランジスタがレーザアニールにより形成される場合が挙げられる。この場合、サブトランジスタの一部をなす半導体膜の結晶状態が第１方向および第２方向にばらつくため、第１方向および第２方向においてサブトランジスタ間の特性のバラツキが生じる。 In this light-emitting device, in each of the plurality of transistors, two of the plurality of sub-transistors that are electrically connected to each other are displaced from each other in the first direction and the second direction. Therefore, even when variations in characteristics (threshold voltage, mobility, etc.) between sub-transistors occur in the first direction and the second direction, variation in luminance between light emitting elements based on this variation is reduced. Can do. In addition, as said case, the case where a subtransistor is formed by laser annealing is mentioned, for example. In this case, since the crystal state of the semiconductor film that forms part of the sub-transistor varies in the first direction and the second direction, variations in characteristics between the sub-transistors occur in the first direction and the second direction.
各トランジスタにおいて互いに第１方向および第２方向にずれているサブトランジスタの組は一つに限らない。例えば、各トランジスタおいて全てのサブトランジスタが互いに第１方向および第２方向にずれているようにしてもよい。この場合には、各トランジスタを構成するサブトランジスタの数が多いほど、バラツキの低減効果が高くなる。一つのトランジスタを構成する全てのサブトランジスタが互いに第１方向および第２方向にずれるサブトランジスタの配置パターンとしては、例えば、トランジスタを構成する全てのサブトランジスタが基板に平行で基板を斜めに横切る直線上に並ぶ配置パターンが挙げられる。基板全体を眺めると、この配置パターンが第１方向に繰り返し現れることになる。 The number of sub-transistors that are shifted in the first direction and the second direction in each transistor is not limited to one. For example, all the sub-transistors in each transistor may be shifted from each other in the first direction and the second direction. In this case, the effect of reducing variation increases as the number of sub-transistors constituting each transistor increases. As an arrangement pattern of the sub-transistors in which all the sub-transistors constituting one transistor are shifted from each other in the first direction and the second direction, for example, a straight line in which all the sub-transistors constituting the transistor are parallel to the substrate and obliquely cross the substrate The arrangement pattern lined up is mentioned. When the entire substrate is viewed, this arrangement pattern repeatedly appears in the first direction.
通常、サブトランジスタが形成される基板の面の形状は長方形である。したがって、サブトランジスタを形成可能な回路領域の形状も長方形となるのが普通である。しかし、上述の配置パターンでは、サブトランジスタは全体として長方形でない平行四辺形に配置されることになる。つまり、回路領域（例えば図６の回路領域ＣＲ）の隅に、直角三角形のデッドスペース（有効に利用することができない領域）が生じてしまう。 Usually, the shape of the surface of the substrate on which the sub-transistor is formed is a rectangle. Accordingly, the shape of the circuit region in which the sub-transistor can be formed is usually rectangular. However, in the arrangement pattern described above, the sub-transistors are arranged in a parallelogram that is not rectangular as a whole. That is, a right-angled triangular dead space (a region that cannot be used effectively) occurs at the corner of the circuit region (for example, the circuit region CR in FIG. 6).
上記の影響を低減しつつ、デッドスペースを削減するために、上記の発光装置において、前記第1トランジスタのサブトランジスタと前記第２トランジスタのサブトランジスタは、前記第２方向に延在する二つの列内に千鳥状に配置されてもよいし、前記第２方向に延在する二つの列内にあって基板に垂直な方向から見て線対称に配置されてもよい。これらの態様の各々によれば、デッドスペースを削減することができる。また狭ピッチでトランジスタを配置することができる。デッドスペースの削減効果は、トランジスタの総数が偶数の場合に最大となる。また、これらの態様の各々によれば、第１トランジスタのサブトランジスタと第２トランジスタのサブトランジスタとが１対１で対応して隣接するから、第１トランジスタのゲートと第２トランジスタのゲートを直結したカレントミラー回路によって発光素子を駆動する構成とすることができる。具体的には、前記第１トランジスタのゲートと前記第２トランジスタのゲートとは電気的に接続されており、前記第１トランジスタおよび前記第２トランジスタのソースには共通の電源電位が供給され、前記第２トランジスタのドレインは前記発光素子に電気的に接続され、前記第１トランジスタのゲートとドレインとを電気的に接続した状態で、前記第１トランジスタのソースからドレインに階調に応じたデータ電流を供給する供給手段と、を備える構成を採ることができる。上記の供給手段としては、図１８のスイッチＳ２１およびＳ２２を例示することができる。なお、この構成に、前記第２トランジスタのゲートの電位を保持する保持手段を追加してもよい。保持手段としては、図１８の容量素子（コンデンサ）Ｃを例示することができる。 In order to reduce dead space while reducing the above influence, in the above light emitting device, the sub-transistor of the first transistor and the sub-transistor of the second transistor are two columns extending in the second direction. It may be arranged in a zigzag pattern inside, or in two rows extending in the second direction and arranged in line symmetry when viewed from the direction perpendicular to the substrate. According to each of these aspects, dead space can be reduced. Further, transistors can be arranged at a narrow pitch. The effect of reducing the dead space is maximized when the total number of transistors is an even number. Further, according to each of these aspects, since the sub-transistor of the first transistor is adjacent to the sub-transistor of the second transistor in a one-to-one correspondence, the gate of the first transistor and the gate of the second transistor are directly connected. The light emitting element can be driven by the current mirror circuit. Specifically, the gate of the first transistor and the gate of the second transistor are electrically connected, and a common power supply potential is supplied to the sources of the first transistor and the second transistor, The drain of the second transistor is electrically connected to the light emitting element, and the data current corresponding to the gray level is generated from the source to the drain of the first transistor in a state where the gate and the drain of the first transistor are electrically connected. The supply means which supplies can be taken. Examples of the supply means include switches S21 and S22 in FIG. Note that holding means for holding the potential of the gate of the second transistor may be added to this configuration. As the holding means, the capacitive element (capacitor) C of FIG. 18 can be exemplified.
しかし、上記の各態様ではデッドスペースを削減することができるものの、第１トランジスタにおいてサブトランジスタ同士を接続する配線と第２トランジスタにおいてサブトランジスタ同士を接続する配線とを交差させねばならないから、構造が複雑になるという問題がある。
この問題を解決するために、上記の発光装置において、前記複数のサブトランジスタは三つ以上のサブトランジスタであり、前記第２方向の特定範囲では前記第２方向に進むにつれて前記第１方向にずれ、前記特定範囲外では前記第２方向に進むにつれて前記第１方向の逆方向にずれて配置されている、ようにしてもよい。この態様によれば、サブトランジスタ同士を接続する配線を交差させない構造、すなわち簡素な構造を採ることができる。また、この態様によれば、第１方向に平行な方向におけるズレの向きが特定範囲の内外で逆転する。したがって、全く逆転しない場合に比較して、デッドスペースを削減することができる。結果として、狭ピッチでトランジスタを配置することができる。
また、上記の問題を解決するために、前記複数のサブトランジスタには、第1サブトランジスタ、前記第1サブトランジスタから前記第２方向にずれている第２サブトランジスタ、および前記第２サブトランジスタから前記第２方向にずれている第３サブトランジスタが含まれ、前記複数のトランジスタの各々では、前記第２サブトランジスタは前記第１サブトランジスタおよび前記第３サブトランジスタから前記第1方向または前記第1方向の逆方向にずれて配置されている、ようにしてもよい。この態様によれば、サブトランジスタ同士を接続する配線を交差させない構造、すなわち簡素な構造を採ることができる。また、この態様によれば、第１方向に平行な方向におけるズレの向きが、第２サブトランジスタを境に逆転する。したがって、全く逆転しない場合に比較して、デッドスペースを削減することができる。結果として、狭ピッチでトランジスタを配置することができる。
However, although the dead space can be reduced in each of the above aspects, the wiring connecting the sub-transistors in the first transistor and the wiring connecting the sub-transistors in the second transistor must cross each other. There is a problem of complexity.
In order to solve this problem, in the light emitting device, the plurality of sub-transistors are three or more sub-transistors, and the specific range in the second direction is shifted in the first direction as the second direction is advanced. Outside the specific range, the first direction may be shifted in the opposite direction as the second direction is advanced. According to this aspect, it is possible to adopt a structure in which wirings connecting the sub-transistors are not crossed, that is, a simple structure. Moreover, according to this aspect, the direction of deviation in the direction parallel to the first direction is reversed inside and outside the specific range. Therefore, the dead space can be reduced as compared with the case where no reversal occurs. As a result, transistors can be arranged at a narrow pitch.
In order to solve the above problem, the plurality of sub-transistors include a first sub-transistor, a second sub-transistor shifted from the first sub-transistor in the second direction, and the second sub-transistor. A third sub-transistor that is offset in the second direction is included, and in each of the plurality of transistors, the second sub-transistor is connected to the first direction or the first sub-transistor from the first sub-transistor and the third sub-transistor. It may be arranged so as to be shifted in the opposite direction. According to this aspect, it is possible to adopt a structure in which wirings connecting the sub-transistors are not crossed, that is, a simple structure. According to this aspect, the direction of deviation in the direction parallel to the first direction is reversed with the second sub-transistor as the boundary. Therefore, the dead space can be reduced as compared with the case where no reversal occurs. As a result, transistors can be arranged at a narrow pitch.
また、本発明は、基板と、前記基板上に配置され、前記基板に平行な第1方向にて整列された複数のトランジスタと、前記複数のトランジスタのいずれかに駆動されて発光する発光素子とを備え、前記複数のトランジスタの各々は、前記第1方向に延在する基板上の領域内に二つのサブトランジスタ群を有し、前記複数のトランジスタの各々の二つのサブトランジスタ群は、前記第1方向に並べて配置され、前記領域の側端部で互いに電気的に接続され、前記二つのサブトランジスタ群の各々は、互いに電気的に接続された複数のサブトランジスタを含み、前記二つのサブトランジスタ群の各々に含まれる二つのサブトランジスタは、互いに、前記第1方向にも、前記基板に平行で前記第1方向に垂直な第２方向にもずれており、前記複数のトランジスタのうちの第1トランジスタのサブトランジスタ群に含まれる一つのサブトランジスタは、前記第1方向にて前記複数のトランジスタのうちの第２トランジスタのサブトランジスタ群に含まれる一つのサブトランジスタと整列し、前記第２方向にて前記第２トランジスタのサブトランジスタ群に含まれる他の一つのサブトランジスタと整列している、ことを特徴とする発光装置を提供する。 The present invention also includes a substrate, a plurality of transistors arranged on the substrate and aligned in a first direction parallel to the substrate, and a light emitting element that emits light when driven by any of the plurality of transistors. Each of the plurality of transistors includes two sub-transistor groups in a region on the substrate extending in the first direction, and each of the two sub-transistor groups of the plurality of transistors includes the first sub-transistor group. The two sub-transistor groups are arranged side by side in one direction and electrically connected to each other at a side end of the region, and each of the two sub-transistor groups includes a plurality of sub-transistors electrically connected to each other. The two sub-transistors included in each of the groups are shifted from each other in the first direction as well as in the second direction parallel to the substrate and perpendicular to the first direction. One sub-transistor included in the sub-transistor group of the first transistor of the transistor is aligned with one sub-transistor included in the sub-transistor group of the second transistor of the plurality of transistors in the first direction. The light emitting device is characterized in that it is aligned with another sub-transistor included in the sub-transistor group of the second transistor in the second direction.
この発光装置では、各サブトランジスタ群において、互いに電気的に接続されている複数のサブトランジスタのうちの二つが互いに第１方向にも第２方向にもずれている。したがって、サブトランジスタ間の特性のバラツキが第１方向および第２方向に生じている場合に、仮に一つのトランジスタを一つのサブトランジスタ群から構成したとしても、第１方向および第２方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することができる。さらに、この発光装置では、一つのトランジスタが二つのトランジスタ群から構成されている。よって、バラツキの低減効果がより大きくなる。また、この発光装置では、各トランジスタにおいて、二つのサブトランジスタ群が互いに電気的に接続される位置は、サブトランジスタ群が形成される、第１方向に延在する領域の側端部である。したがって、上記の位置が上記領域の中央部付近となる態様に比較して、サブトンジスタを形成可能な領域の利用効率を高くすることができる。 In this light-emitting device, in each sub-transistor group, two of the plurality of sub-transistors electrically connected to each other are shifted from each other in the first direction and the second direction. Therefore, even if one transistor is formed of one sub-transistor group in the case where variation in characteristics between the sub-transistors occurs in the first direction and the second direction, the sub-transistors in the first direction and the second direction The variation in luminance between the light emitting elements based on the variation in characteristics between them can be reduced. Further, in this light emitting device, one transistor is composed of two transistor groups. Therefore, the variation reducing effect is further increased. Further, in this light emitting device, in each transistor, the position where the two sub-transistor groups are electrically connected to each other is the side end portion of the region extending in the first direction where the sub-transistor group is formed. Therefore, the use efficiency of the region where the sub-transistor can be formed can be increased as compared with an embodiment in which the above position is near the center of the region.
また、本発明は、上記の各態様の発光装置を備える電子機器を提供する。この電子機器によれば、備える発光装置により得られる上記の効果を得ることができる。 Moreover, this invention provides an electronic device provided with the light-emitting device of said each aspect. According to this electronic apparatus, the above-described effects obtained by the light emitting device provided can be obtained.
以下、添付の図面を参照しながら本発明に係る実施の形態を説明する。なお、図面においては、各部の寸法の比率は実際のものとは適宜に異ならせてある。 Embodiments according to the present invention will be described below with reference to the accompanying drawings. In the drawings, the ratio of dimensions of each part is appropriately changed from the actual one.
＜発光装置の外観＞
図１は、本発明の配置パターンに係る発光装置１０を光ヘッド（露光装置）として用いる画像形成装置の部分的な構成を示す斜視図である。同図に示すように、画像形成装置は発光装置１０と集光性レンズアレイ１５と感光体ドラム１１０とを含む。発光装置１０は、ガラスやプラスチック等の透明な材料から形成された基板１１を有する。基板１１上には主走査方向に延在する発光回路領域ＧＲが存在する。発光回路領域ＧＲには、ｎ個の発光素子が主走査方向に直線状に配列されている。そして、これらの発光素子は、用紙などの記録材に印刷されるべき画像の態様に応じて選択的に発光する。この光は、基板１１を透過して集光性レンズアレイ１５へ進む。なお、発光装置１０を変形し、光が基板１１の反対側から出射するようにしてもよい。感光体ドラム１１０は、主走査方向に延在する回転軸に支持され、外周面を発光装置１０に対向させた状態で副走査方向（記録材が搬送される方向）に回転する。
<Appearance of light emitting device>
FIG. 1 is a perspective view showing a partial configuration of an image forming apparatus using a
集光性レンズアレイ１５は発光装置１０と感光体ドラム１１０との間隙に配置される。この集光性レンズアレイ１５は、各々の光軸を発光装置１０に向けた姿勢でアレイ状に配列された多数の屈折率分布型レンズを含む。このような集光性レンズアレイ１５としては、例えば日本板硝子株式会社から入手可能なＳＬＡ（セルフォック・レンズ・アレイ）がある（セルフォック／ＳＥＬＦＯＣは日本板硝子株式会社の登録商標）。
The condensing
発光装置１０の各発光素子からの出射光は集光性レンズアレイ１５の各屈折率分布型レンズを透過したうえで感光体ドラム１１０の表面に到達する。この露光によって感光体ドラム１１０の表面には所望の画像に応じた潜像（静電潜像）が形成される。
Light emitted from each light emitting element of the
＜発光装置の電気的構成＞
図２は発光装置１０の一部の電気的構成を示す回路図であり、図３は発光装置１０に利用される各信号の波形を示すタイミングチャートである。図２に示すように、発光回路領域ＧＲには、各々が発光素子Ｅを含む発光回路Ｇ１〜Ｇｎが配列されている。隣り合う発光回路は、画像形成装置に要求される解像度で潜像を形成することができるように近接して配置されている。発光素子Ｅは、流れる電流に応じた輝度で発光する電流駆動型の発光素子であり、典型的には、有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ（Organic Light-Emitting Diode）素子である。なお、ＯＬＥＤ素子以外の発光素子としては、例えば無機ＥＬ素子がある。
<Electrical configuration of light emitting device>
FIG. 2 is a circuit diagram showing a partial electrical configuration of the
発光回路Ｇ１〜Ｇｎは、給電線Ｌ１、接地線Ｌ２およびデータ線Ｌ３に共通して接続されている。給電線Ｌ１には電源電位ＶＤＤが供給され、接地線Ｌ２には接地電位Ｇｎｄが供給され、データ線Ｌ３には、ｎ個の発光素子について順に階調を指定するデータ信号ＶＤＡＴＡが供給されている。選択信号ＳＥＬ１〜ＳＥＬｎは、発光回路Ｇ１〜Ｇｎを順に排他的に選択するものであり、データ信号ＶＤＡＴＡは階調を電位で表す階調データを連ねてなる信号であり、データ線Ｌ３の電位は、図３に示すように、選択中の発光回路に指定すべき階調に応じたものとなっている。本実施形態において、階調データＶｉ（１≦ｉ≦ｎ）は、第ｉ番目の発光素子Ｅに対して点灯（高階調）および消灯（低階調）の何れかを指定する１ビットのデジタルデータである。例えば、発光回路Ｇｉが選択中であれば、データ線Ｌ３の電位は発光回路Ｇｉに指定すべき階調に応じた電位（以降、「電位Ｖｉ」と称する）となっており、発光回路Ｇｉには電位Ｖｉがデータ線Ｌ３より供給され、発光回路Ｇｉにより保持される。したがって、第ｉ番目の発光回路Ｇｉは、選択されてから次に選択されるまでの期間において、階調データＶｉを保持する。また、選択されてから次に選択されるまでの期間の長さにより、発光回路の階調が制御されており、所謂ＰＷＭ（Pulse Width Modulation）方式となっている。例えば、ある発光回路Ｇｉが選択されてから次に選択されるまでの期間としては、長さが１、２、４、…、２ｍのｍ＋１通りの期間が用意されており、発光回路Ｇｉの階調は、発光回路Ｇｉが選択されてから次に選択されるまでの期間の長さと当該期間において発光回路Ｇｉに保持される階調データ（点灯／消灯）の電位Ｖｉにより制御される。 The light emitting circuits G1 to Gn are commonly connected to the feeder line L1, the ground line L2, and the data line L3. The power supply line VDD is supplied with the power supply potential VDD, the ground line L2 is supplied with the ground potential Gnd, and the data line L3 is supplied with the data signal VDATA for sequentially specifying the gradations of the n light emitting elements. . The selection signals SEL1 to SELn select the light emitting circuits G1 to Gn exclusively in order, and the data signal VDATA is a signal formed by connecting gradation data representing gradations as potentials, and the potential of the data line L3 is As shown in FIG. 3, this is in accordance with the gradation to be designated for the selected light emitting circuit. In the present embodiment, the gradation data Vi (1 ≦ i ≦ n) is 1-bit digital designating whether the ith light emitting element E is turned on (high gradation) or turned off (low gradation). It is data. For example, when the light emitting circuit Gi is being selected, the potential of the data line L3 is a potential corresponding to the gradation to be designated for the light emitting circuit Gi (hereinafter referred to as “potential Vi”). Is supplied with the potential Vi from the data line L3 and is held by the light emitting circuit Gi. Therefore, the i-th light emitting circuit Gi holds the gradation data Vi in a period from the selection to the next selection. Further, the gradation of the light emitting circuit is controlled by the length of the period from selection to next selection, which is a so-called PWM (Pulse Width Modulation) method. For example, as a period from when a certain light emitting circuit Gi is selected to when it is selected next, m + 1 periods having lengths of 1, 2, 4,..., 2 m are prepared. The gradation is controlled by the length of the period from the selection of the light emitting circuit Gi to the next selection and the potential Vi of the gradation data (lighted / extinguished) held in the light emitting circuit Gi during the period.
図２に示すように、発光回路Ｇ１〜Ｇｎの各々において、給電線Ｌ１（電源電位ＶＤＤ）から接地線Ｌ２（接地電位Ｇnd）に至る経路には、ｐチャネル型の駆動トランジスタＴｄｒと発光素子Ｅが直列に介挿される。駆動トランジスタＴｄｒは、ソースとゲートの間の電圧Ｖgsに応じた駆動電流を生成するための手段であり、そのソースが給電線Ｌ１に接続されるとともにドレインが発光素子Ｅの陽極に接続される。上記の電圧Ｖgsは容量素子Ｃにより保持される。駆動トランジスタＴｄｒのゲートには、スイッチＳ１を介してデータ線Ｌ３が接続されている。なお、発光素子Ｅの陰極は接地線Ｌ２に接続される。 As shown in FIG. 2, in each of the light emitting circuits G1 to Gn, a p-channel type driving transistor Tdr and a light emitting element E are provided on a path from the power supply line L1 (power supply potential VDD) to the ground line L2 (ground potential Gnd). Are inserted in series. The drive transistor Tdr is a means for generating a drive current corresponding to the voltage Vgs between the source and the gate, and the source is connected to the power supply line L1 and the drain is connected to the anode of the light emitting element E. The voltage Vgs is held by the capacitive element C. A data line L3 is connected to the gate of the drive transistor Tdr via the switch S1. The cathode of the light emitting element E is connected to the ground line L2.
次に、発光装置１０の動作について、発光回路Ｇ１を例に挙げて説明する。発光回路Ｇ１が選択されて選択信号ＳＥＬ１のレベルがアクティブとなると、発光回路Ｇ１のスイッチＳ１がオン状態となり、発光回路Ｇ１の駆動トランジスタＴｄｒのゲートとデータ線Ｌ３とが導通する。したがって、データ線Ｌ３の電位が発光回路Ｇ１の駆動トランジスタＴｄｒのゲートに供給される。このとき、データ線Ｌ３の電位は電位Ｖ１であるから、発光回路Ｇ１の駆動トランジスタＴｄｒのゲートの電位は電位Ｖ１となる。よって、発光回路Ｇ１の駆動トランジスタＴｄｒは、電源電位ＶＤＤと電位Ｖ１との電位差（電圧Ｖgs）に応じた駆動電流を生成してドレインから出力する。そして、この駆動電流により発光回路Ｇ１の発光素子Ｅが駆動される。なお、発光回路Ｇ１が非選択となって選択信号ＳＥＬ１のレベルが非アクティブとなると、発光回路Ｇ１のスイッチＳ１がオフ状態となるが、上記の電位差は容量素子Ｃにより保持されるから、上記の駆動電流のレベルは変わらない。他の発光回路の動作も、これと同様である。
Next, the operation of the
各発光回路の発光素子Ｅの輝度は、当該発光回路の駆動トランジスタＴｄｒの電圧Ｖgsのみならず、当該駆動トランジスタＴｄｒの特性にも依存する。したがって、発光素子間の輝度のバラツキを抑制するためには、発光回路間での駆動トランジスタＴｄｒの特性のバラツキを抑制する必要がある。しかし、駆動トランジスタＴｄｒとしては薄膜トランジスタが好適であり、薄膜トランジスタの特性のバラツキを十分に抑制することは困難である。そこで、本実施の形態では、複数の薄膜トランジスタを形成し、各駆動トランジスタＴｄｒを複数の薄膜トランジスタから構成することにより、薄膜トランジスタ、すなわちサブトランジスタの特性のバラツキが発光素子間の輝度のバラツキに与える影響を小さくし、発光素子間の輝度のバラツキを低減するアプローチを採っている。 The luminance of the light emitting element E of each light emitting circuit depends on not only the voltage Vgs of the driving transistor Tdr of the light emitting circuit but also the characteristics of the driving transistor Tdr. Therefore, in order to suppress variations in luminance between the light emitting elements, it is necessary to suppress variations in the characteristics of the drive transistor Tdr between the light emitting circuits. However, a thin film transistor is suitable as the driving transistor Tdr, and it is difficult to sufficiently suppress variations in characteristics of the thin film transistor. Therefore, in this embodiment, a plurality of thin film transistors are formed, and each driving transistor Tdr is formed of a plurality of thin film transistors, so that the variation in characteristics of the thin film transistors, that is, sub-transistors, affects the variation in luminance between light emitting elements. The approach is to reduce the luminance variation between light emitting elements.
しかし、本実施の形態では、サブトランジスタを、エキシマレーザなどの固体レーザや、ＹＡＧレーザ、ＹＶＯ4レーザなどの固体レーザなどを用いるレーザアニールにより形成しているため、このアプローチだけでは十分な効果を得ることができない。詳しくは次に述べる通りである。サブトランジスタをレーザアニールにより形成する場合、基板上の半導体膜が、線状のレーザ光によって、基板に平行なＹ方向へ走査される。そして、図４に示すように、Ｘ方向（第１方向）およびＹ方向（第２方向）に整列したサブトランジスタが形成される。Ｙ方向は、基板に平行でＸ方向に垂直な向きである。図５に示すように、レーザアニールでは、レーザ光の強度がＸ方向およびＹ方向においてばらつく。これは、Ｘ方向およびＹ方向における半導体膜の結晶状態のバラツキ、すなわちＸ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキを招く。したがって、例えば、Ｙ方向に整列している複数のサブトランジスタにより駆動トランジスタＴｄｒを構成しても、Ｘ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することはできない。 However, in this embodiment, the sub-transistor is formed by laser annealing using a solid-state laser such as an excimer laser or a solid-state laser such as a YAG laser or a YVO 4 laser. Can't get. Details are as follows. When the sub-transistor is formed by laser annealing, the semiconductor film on the substrate is scanned in the Y direction parallel to the substrate by linear laser light. Then, as shown in FIG. 4, sub-transistors aligned in the X direction (first direction) and the Y direction (second direction) are formed. The Y direction is parallel to the substrate and perpendicular to the X direction. As shown in FIG. 5, in laser annealing, the intensity of laser light varies in the X and Y directions. This leads to variations in the crystal state of the semiconductor film in the X direction and the Y direction, that is, variations in characteristics between the sub-transistors in the X direction and the Y direction. Therefore, for example, even if the drive transistor Tdr is configured by a plurality of subtransistors aligned in the Y direction, variation in luminance between light emitting elements based on variation in characteristics between subtransistors in the X direction cannot be reduced. .
そこで、本実施の形態では、互いにＸ方向およびＹ方向にずれている二つのサブトランジスタを含むサブトランジスタから駆動トランジスタを構成している。換言すれば、駆動トランジスタを構成する複数のサブトランジスタの少なくとも二つが、Ｘ方向の軸およびＹ方向の軸で定まる座標平面において斜めに並ぶように、駆動トランジスタを構成している。この構成の仕方、すなわちサブトランジスタの配置パターンは多様である。以降、各配置パターンについて順に説明する。 Therefore, in this embodiment, the drive transistor is configured by sub-transistors including two sub-transistors that are shifted in the X direction and the Y direction. In other words, the drive transistor is configured such that at least two of the plurality of sub-transistors constituting the drive transistor are arranged obliquely on a coordinate plane defined by the X-direction axis and the Y-direction axis. There are various ways of this configuration, that is, arrangement patterns of sub-transistors. Hereinafter, each arrangement pattern will be described in order.
＜第１の配置パターン＞
図６は第１の配置パターンを示す図である。この配置パターンでは、複数の駆動トランジスタの各々が三つのサブトランジスタを有する。例えば、発光回路Ｇ１の駆動トランジスタＴ１はサブトランジスタＴ１ａ〜Ｔ１ｃ、発光回路Ｇ２の駆動トランジスタＴ２はサブトランジスタＴ２ａ〜Ｔ２ｃ、発光回路Ｇ３の駆動トランジスタＴ３はサブトランジスタＴ３ａ〜Ｔ３ｃを有する。
<First arrangement pattern>
FIG. 6 is a diagram showing a first arrangement pattern. In this arrangement pattern, each of the plurality of drive transistors has three sub-transistors. For example, the driving transistor T1 of the light emitting circuit G1 includes sub-transistors T1a to T1c, the driving transistor T2 of the light emitting circuit G2 includes sub-transistors T2a to T2c, and the driving transistor T3 of the light-emitting circuit G3 includes sub-transistors T3a to T3c.
全てのサブトランジスタは回路領域ＣＲに形成されている。回路領域ＣＲは発光回路領域ＧＲ内の領域であり、全ての発光素子Ｅが形成される領域の外側に確保されている。また、回路領域ＣＲは、発光素子Ｅが形成される層と基板１１との間に、基板１１に垂直な方向から見ていずれの発光素子Ｅにも重ならないように確保されている。したがって、発光素子Ｅから発して基板１１から出射されるべき光がサブトランジスタによって遮られることはない。このことは、後述する各種配置パターンにおいても同様である。
All the subtransistors are formed in the circuit region CR. The circuit region CR is a region in the light emitting circuit region GR, and is secured outside the region where all the light emitting elements E are formed. Further, the circuit region CR is secured between the layer where the light emitting element E is formed and the
図７は、駆動トランジスタＴ１の構成例を示す図である。この構成例では、駆動トランジスタＴ１は、サブトランジスタＴ１ａ〜Ｔ１ｃを並列接続して構成される。具体的には、サブトランジスタＴ１ａとサブトランジスタＴ１ｂ間では、ドレイン同士が配線ｄｄにより、ソース同士が配線ｓｓにより電気的に接続され、サブトランジスタＴ１ｂとサブトランジスタＴ１ｃ間では、ドレイン同士が配線ｄｄ２により、ソース同士が配線ｓｓ２により電気的に接続され、サブトランジスタＴ１ａ〜Ｔ１ｃに共通のゲート電極Ｇａが設けられている。そして、サブトランジスタＴ１ｃのドレインが発光素子Ｅ１の陽極に接続され、サブトランジスタＴ１ａ〜Ｔ１ｃのソースに電源電位ＶＤＤが供給される。よって、駆動トランジスタＴ１の特性は、サブトランジスタＴ１ａ〜Ｔ１ｃの特性を平均化したものとなる。他の駆動トランジスタの構成も、駆動トランジスタＴ１と同様である。なお、上記の配線が互いに隣接する駆動トランジスタ間で接するのを避けるために、或る駆動トランジスタにおける配線は、隣の駆動トランジスタにおける配線が形成される層とは別の層に形成される。 FIG. 7 is a diagram illustrating a configuration example of the driving transistor T1. In this configuration example, the drive transistor T1 is configured by connecting sub-transistors T1a to T1c in parallel. Specifically, between the sub-transistor T1a and the sub-transistor T1b, the drains are electrically connected by the wiring dd and the sources are electrically connected by the wiring ss, and between the sub-transistor T1b and the sub-transistor T1c, the drains are connected by the wiring dd2. The sources are electrically connected by a wiring ss2, and a common gate electrode Ga is provided for the sub-transistors T1a to T1c. The drain of the subtransistor T1c is connected to the anode of the light emitting element E1, and the power supply potential VDD is supplied to the sources of the subtransistors T1a to T1c. Therefore, the characteristics of the driving transistor T1 are the averaged characteristics of the sub-transistors T1a to T1c. The configuration of the other drive transistors is the same as that of the drive transistor T1. Note that in order to avoid the above-described wirings from being in contact with each other between adjacent driving transistors, a wiring in a certain driving transistor is formed in a layer different from a layer in which a wiring in an adjacent driving transistor is formed.
図８は、駆動トランジスタＴ１の別の構成例を示す図である。この構成例では、駆動トランジスタＴ１は、サブトランジスタＴ１ａ〜Ｔ１ｃを直列接続して構成される。具体的には、サブトランジスタＴ１ａのドレインとサブトランジスタＴ１ｂ間のソースとが配線ｄｓ１により、サブトランジスタＴ１ｂのドレインとサブトランジスタＴ１ｃのソースとが配線ｄｓ２により電気的に接続され、サブトランジスタＴ１ａ〜Ｔ１ｃに共通のゲート電極Ｇａが設けられている。そして、サブトランジスタＴ１ｃのドレインが発光素子Ｅ１の陽極に接続され、サブトランジスタＴ１ａのソースに電源電位ＶＤＤが供給される。よって、駆動トランジスタＴ１の特性は、サブトランジスタＴ１ａ〜Ｔ１ｃの特性を平均化したものとなる。他の駆動トランジスタの構成も、駆動トランジスタＴ１と同様である。 FIG. 8 is a diagram illustrating another configuration example of the driving transistor T1. In this configuration example, the drive transistor T1 is configured by connecting sub-transistors T1a to T1c in series. Specifically, the drain of the sub-transistor T1a and the source between the sub-transistors T1b are electrically connected by the wiring ds1, the drain of the sub-transistor T1b and the source of the sub-transistor T1c are electrically connected by the wiring ds2, and the sub-transistors T1a to T1c. A common gate electrode Ga is provided. The drain of the sub-transistor T1c is connected to the anode of the light emitting element E1, and the power supply potential VDD is supplied to the source of the sub-transistor T1a. Therefore, the characteristics of the driving transistor T1 are the averaged characteristics of the sub-transistors T1a to T1c. The configuration of the other drive transistors is the same as that of the drive transistor T1.
図６に示すように、全てのサブトランジスタの各々は、Ｘ方向に延在する列とＹ方向に延在する列とが交差する位置に設けられている。そして、各駆動トランジスタについて、当該駆動トランジスタを構成する全てのサブトランジスタは、互いにＸ方向にもＹ方向にもずれるパターンで配置されている。また、サブトランジスタの配置パターンは全ての駆動トランジスタに共通であり、各駆動トランジスタを構成する二つのサブトランジスタの各々は、当該駆動トランジスタの隣の駆動トランジスタを構成する一つのサブトランジスタとＸ方向にて整列するとともに、当該隣の駆動トランジスタを構成する別の一つのサブトランジスタとＹ方向にて整列している。例えば、サブトランジスタＴ１ｂは、サブトランジスタＴ２ｂとＸ方向にて整列するとともにサブトランジスタＴ２ａとＹ方向にて整列しており、サブトランジスタＴ１ｃは、サブトランジスタＴ２ｃとＸ方向にて整列するとともにサブトランジスタＴ２ｂとＹ方向にて整列している。 As shown in FIG. 6, each of all the sub-transistors is provided at a position where a column extending in the X direction and a column extending in the Y direction intersect. For each drive transistor, all the sub-transistors constituting the drive transistor are arranged in a pattern that is shifted in both the X direction and the Y direction. The sub-transistor arrangement pattern is common to all drive transistors, and each of the two sub-transistors constituting each drive transistor is in the X direction with one sub-transistor constituting the drive transistor adjacent to the drive transistor. And in the Y direction with another sub-transistor constituting the adjacent drive transistor. For example, the subtransistor T1b is aligned with the subtransistor T2b in the X direction and is aligned with the subtransistor T2a in the Y direction, and the subtransistor T1c is aligned with the subtransistor T2c in the X direction and the subtransistor T2b. Are aligned in the Y direction.
前述したように、各駆動トランジスタの特性は当該駆動トランジスタを構成する三つのサブトランジスタの特性を平均化したものとなるから、駆動トランジスタの特性（閾値電圧や移動度等）のバラツキは、サブトランジスタの特性のバラツキに比較して小さくなる。一方、前述したように、全てのサブトランジスタはレーザアニールにより形成されるから、サブトランジスタの特性のバラツキは、Ｘ方向にもＹ方向にも生じる。しかし、各駆動トランジスタを構成する三つのサブトランジスタは互いにＸ方向にもＹ方向にもずれているから、Ｘ方向においても、Ｙ方向においても、サブトランジスタの特性のバラツキに比較して駆動トランジスタの特性のバラツキが大幅に小さくなる。よって、Ｘ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを大幅に低減することができる。なお、この配置パターンを変形し、各駆動トランジスタが有するサブトランジスタの数を２としてもよいし、４以上としてもよい。バラツキの低減効果は当該数が２の場合でも得られ、当該数が増えるにつれて大きくなる。 As described above, since the characteristics of each driving transistor are the average of the characteristics of the three sub-transistors constituting the driving transistor, variations in the characteristics (threshold voltage, mobility, etc.) of the driving transistor It becomes smaller compared to the variation in characteristics. On the other hand, as described above, since all the subtransistors are formed by laser annealing, variations in the characteristics of the subtransistors occur both in the X direction and in the Y direction. However, since the three sub-transistors constituting each driving transistor are shifted from each other in the X direction and the Y direction, the driving transistor is compared in both the X direction and the Y direction with respect to the variation in the characteristics of the sub transistors. The variation in characteristics is greatly reduced. Therefore, variation in luminance between light emitting elements based on variation in characteristics between sub-transistors in the X direction and the Y direction can be significantly reduced. Note that this arrangement pattern may be modified so that the number of sub-transistors included in each driving transistor may be two or four or more. The variation reducing effect is obtained even when the number is 2, and increases as the number increases.
第１の配置パターンでは、各駆動トランジスタを構成するサブトランジスタのうち、当該駆動トランジスタの隣の駆動トランジスタを構成する一つのサブトランジスタとＸ方向にて整列するとともに当該隣の駆動トランジスタを構成する別の一つのサブトランジスタとＹ方向にて整列しているサブトランジスタの数が２となるが、これを変形し、図９に示すように、当該数が１となるようにしてもよい。図９に示す配置パターンでは、各駆動トランジスタにおいて隣り合うサブトランジスタ間のＸ方向におけるズレ量よりも、隣り合う駆動トランジスタ間のＸ方向におけるズレ量の方が大きくなっている。これにより、上記の数が１となっている。例えば、駆動トランジスタＴ１のサブトランジスタのうち、駆動トランジスタＴ２の一つのサブトランジスタとＸ方向にて整列するとともに駆動トランジスタＴ２の別の一つのサブトランジスタとＹ方向にて整列しているものは、サブトランジスタＴ１ｃのみである。 In the first arrangement pattern, among the sub-transistors constituting each driving transistor, another sub-transistor that is aligned with the one sub-transistor constituting the driving transistor adjacent to the driving transistor in the X direction and that constitutes the driving transistor adjacent to the driving transistor. The number of sub-transistors aligned with one sub-transistor in the Y direction is 2, but this may be modified so that the number is 1 as shown in FIG. In the arrangement pattern shown in FIG. 9, the shift amount in the X direction between adjacent drive transistors is larger than the shift amount in the X direction between adjacent sub-transistors in each drive transistor. Thus, the above number is 1. For example, among the sub-transistors of the driving transistor T1, those that are aligned with one sub-transistor of the driving transistor T2 in the X direction and aligned with another sub-transistor of the driving transistor T2 in the Y direction Only the transistor T1c.
また、第１の配置パターンでは、各駆動トランジスタにおいて、ドレインとソースの配置が全てのサブトランジスタに共通しているが、これを変形し、共通しないようにしてもよい。この変形による一例を図１０に示す。この図に示す例では、駆動トランジスタＴ１のサブトランジスタＴａ１およびサブトランジスタＴａ３におけるドレインとソースの配置を順方向の配置とすると、サブトランジスタＴａ２におけるドレインとソースの配置は逆方向の配置となる。したがって、この図に示すように、サブトランジスタが直列接続される構成では、配線ｄｓ１およびｄｓ２をゲート電極Ｇａに重ねることなく配置することができる。なお、この例では、Ｙ方向にて、サブトランジスタＴａ１のソースとサブトランジスタＴａ２のソースとが整列し、サブトランジスタＴａ２のドレインとサブトランジスタＴａ３のドレインとが整列しているため、発光素子の配置間隔をより狭くすることができる。 In the first arrangement pattern, the drain and source arrangement is common to all the sub-transistors in each driving transistor, but this may be modified so that it is not common. An example of this modification is shown in FIG. In the example shown in this figure, if the arrangement of the drain and the source in the sub-transistor Ta1 and sub-transistor Ta3 of the driving transistor T1 is a forward arrangement, the arrangement of the drain and the source in the sub-transistor Ta2 is an opposite arrangement. Therefore, as shown in this figure, in the configuration in which the sub-transistors are connected in series, the wirings ds1 and ds2 can be arranged without overlapping the gate electrode Ga. In this example, in the Y direction, the source of the subtransistor Ta1 and the source of the subtransistor Ta2 are aligned, and the drain of the subtransistor Ta2 and the drain of the subtransistor Ta3 are aligned. The interval can be made narrower.
第１の配置パターンでは、サブトランジスタを形成可能な回路領域ＣＲ内に、トランジスタを構成するサブトランジスタの形成に利用不可能な領域、すなわちデッドスペースが生じてしまう。例えば、図６の駆動トランジスタＴ１の左側がデッドスペースとなっている。このようなデッドスペースを削減することができる配置パターンについて、以下に説明する。 In the first arrangement pattern, a region that cannot be used for forming the sub-transistor constituting the transistor, that is, a dead space is generated in the circuit region CR in which the sub-transistor can be formed. For example, the left side of the drive transistor T1 in FIG. 6 is a dead space. An arrangement pattern capable of reducing such dead space will be described below.
＜第２の配置パターン＞
図１１は第２の配置パターンを示す図である。この図に示すように、第２の配置パターンでは、第１の配置パターンと同様に、各駆動トランジスタは三つのサブトランジスタを有し、当該駆動トランジスタが有する全てのサブトランジスタを並列接続または直列接続して構成される。よって、各駆動トランジスタの特性は、三つのサブトランジスタの特性を平均化したものとなる。
<Second arrangement pattern>
FIG. 11 is a diagram showing a second arrangement pattern. As shown in this figure, in the second arrangement pattern, as in the first arrangement pattern, each driving transistor has three sub-transistors, and all the sub-transistors included in the driving transistor are connected in parallel or in series. Configured. Therefore, the characteristics of each drive transistor are the average of the characteristics of the three sub-transistors.
図１１に示すように、各駆動トランジスタを構成する三つのサブトランジスタは、Ｙ方向の特定範囲ＲではＹ方向に進むにつれてＸ方向にずれ、特定範囲Ｒ外ではＹ方向に進むにつれてＸ方向の逆方向にずれて配置されている。例えば、駆動トランジスタＴ１において、サブトランジスタＴ１ｂはサブトランジスタＴ１ａに対してＸ方向にずれており、サブトランジスタＴ１ｃはサブトランジスタＴ１ｂに対してＸ方向の逆方向にずれている。サブトランジスタＴ１ａとサブトランジスタＴ１ｃはＹ方向にて整列していることから、サブトランジスタＴ１ｂはサブトランジスタＴ１ａおよびサブトランジスタＴ１ｃからＸ方向にずれている、ともいえる。 As shown in FIG. 11, the three sub-transistors constituting each driving transistor shift in the X direction as they proceed in the Y direction in the specific range R in the Y direction, and reverse in the X direction as they progress in the Y direction outside the specific range R. They are displaced in the direction. For example, in the driving transistor T1, the sub-transistor T1b is shifted in the X direction with respect to the sub-transistor T1a, and the sub-transistor T1c is shifted in the opposite direction of the X direction with respect to the sub-transistor T1b. Since the subtransistor T1a and the subtransistor T1c are aligned in the Y direction, it can be said that the subtransistor T1b is shifted in the X direction from the subtransistor T1a and the subtransistor T1c.
また、サブトランジスタの配置パターンは全ての駆動トランジスタに共通であり、各駆動トランジスタを構成する一つのサブトランジスタは、当該駆動トランジスタの隣の駆動トランジスタを構成する一つのサブトランジスタとＸ方向にて整列するとともに、当該隣の駆動トランジスタを構成する別の一つのサブトランジスタとＹ方向にて整列している。例えば、サブトランジスタＴ１ｂは、サブトランジスタＴ２ｂとＸ方向にて整列するとともにサブトランジスタＴ２ａとＹ方向にて整列している。 The sub-transistor arrangement pattern is common to all the drive transistors, and one sub-transistor constituting each drive transistor is aligned with one sub-transistor constituting the drive transistor adjacent to the drive transistor in the X direction. In addition, it is aligned with another sub-transistor constituting the adjacent drive transistor in the Y direction. For example, the sub-transistor T1b is aligned with the sub-transistor T2b in the X direction and is aligned with the sub-transistor T2a in the Y direction.
以上より明らかなように、第２の配置パターンによれば、各駆動トランジスタを構成するサブトランジスタには、互いにＸ方向にもＹ方向にもずれている二つのサブトランジスタが含まれるから、Ｘ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することができる。また、第２の配置パターンによれば、Ｘ方向に平行な方向におけるズレの向きが特定範囲Ｒの内外で逆転するから、デッドスペースを削減することができる。結果として、狭ピッチでトランジスタを配置することができる。 As is clear from the above, according to the second arrangement pattern, the sub-transistor constituting each driving transistor includes two sub-transistors that are shifted from each other in the X direction and the Y direction. Further, variation in luminance between light emitting elements based on variation in characteristics between subtransistors in the Y direction can be reduced. Further, according to the second arrangement pattern, since the direction of deviation in the direction parallel to the X direction is reversed inside and outside the specific range R, dead space can be reduced. As a result, transistors can be arranged at a narrow pitch.
なお、デッドスペースを削減可能な配置パターンとしては、或る駆動トランジスタのゲート電極と当該駆動トランジスタの隣の駆動トランジスタのゲート電極とを交差させる配置パターンが挙げられる。これに対し、第２の配置パターンによれば、上記の交差が不要となるため、発光装置１０を簡素な構造としつつもデッドスペースを削減することができる、という効果が得られる。
An arrangement pattern that can reduce the dead space includes an arrangement pattern in which a gate electrode of a certain drive transistor intersects with a gate electrode of a drive transistor adjacent to the drive transistor. On the other hand, according to the second arrangement pattern, since the above-described intersection is not necessary, an effect that the dead space can be reduced while the
第２の配置パターンを変形し、各駆動トランジスタが有するサブトランジスタの数を４以上とし、バラツキの低減効果を大きくしてもよい。各駆動トランジスタが有するサブトランジスタの数が４の場合のサブトランジスタの配置パターンの一例を図１２に示す。この例では、例えば、駆動トランジスタＴ１において、サブトランジスタＴ１ｂはサブトランジスタＴ１ａに対してＸ方向にずれており、サブトランジスタＴ１ｃはサブトランジスタＴ１ｂに対してＹ方向に整列しており、サブトランジスタＴ１ｃからＹ方向にずれているサブトランジスタＴ１ｄはサブトランジスタＴ１ｃに対してＸ方向の逆方向にずれるとともにサブトランジスタＴ１ａとＹ方向にて整列している。 The second arrangement pattern may be modified so that the number of sub-transistors included in each driving transistor is four or more, thereby increasing the variation reduction effect. An example of the arrangement pattern of the sub-transistors when the number of sub-transistors included in each driving transistor is 4 is shown in FIG. In this example, for example, in the driving transistor T1, the sub-transistor T1b is shifted in the X direction with respect to the sub-transistor T1a, and the sub-transistor T1c is aligned in the Y-direction with respect to the sub-transistor T1b. The subtransistor T1d shifted in the Y direction is shifted in the reverse direction of the X direction with respect to the subtransistor T1c and aligned with the subtransistor T1a in the Y direction.
各駆動トランジスタが有するサブトランジスタの数が４の場合のサブトランジスタの配置パターンの別の一例を図１３に示す。この例では、例えば、駆動トランジスタＴ１において、サブトランジスタＴ１ｂはサブトランジスタＴ１ａに対してＸ方向にずれており、サブトランジスタＴ１ｃはサブトランジスタＴ１ｂに対してＸ方向にずれており、サブトランジスタＴ１ｄはサブトランジスタＴ１ｃに対してＸ方向の逆方向にずれるとともにサブトランジスタＴ１ｂとＹ方向にて整列している。 FIG. 13 shows another example of the arrangement pattern of sub-transistors when the number of sub-transistors included in each driving transistor is four. In this example, for example, in the driving transistor T1, the subtransistor T1b is shifted in the X direction with respect to the subtransistor T1a, the subtransistor T1c is shifted in the X direction with respect to the subtransistor T1b, and the subtransistor T1d is The transistor T1c is shifted in the opposite direction to the X direction and is aligned with the sub-transistor T1b in the Y direction.
図１２および図１３から明らかなように、これらの変形例では、各駆動トランジスタが有するサブトランジスタの数が増えると、デッドスペースも大きく広がってしまう。このデッドスペースの広がりを抑制することができる配置パターンについて、以下に説明する。 As is apparent from FIGS. 12 and 13, in these modified examples, as the number of sub-transistors included in each driving transistor increases, the dead space also increases greatly. An arrangement pattern that can suppress the spread of the dead space will be described below.
＜第３の配置パターン＞
図１４は第３の配置パターンを示す図である。この図に示すように、第３の配置パターンでは、各駆動トランジスタは四つのサブトランジスタを有し、当該駆動トランジスタが有する全てのサブトランジスタを並列接続または直列接続して構成される。よって、各駆動トランジスタの特性は、四つのサブトランジスタの特性を平均化したものとなる。
<Third arrangement pattern>
FIG. 14 is a diagram showing a third arrangement pattern. As shown in this figure, in the third arrangement pattern, each driving transistor has four sub-transistors, and all the sub-transistors included in the driving transistor are connected in parallel or in series. Therefore, the characteristics of each drive transistor are the average of the characteristics of the four sub-transistors.
図１４に示すように、各駆動トランジスタを構成する四つのサブトランジスタは、Ｙ方向の特定範囲ＲではＹ方向に進むにつれてＸ方向にずれ、特定範囲Ｒ外ではＹ方向に進むにつれてＸ方向の逆方向にずれて配置されている。例えば、駆動トランジスタＴ１において、サブトランジスタＴ１ｂはサブトランジスタＴ１ａに対してＸ方向にずれており、サブトランジスタＴ１ｃはサブトランジスタＴ１ｂに対してＸ方向の逆方向にずれており、サブトランジスタＴ１ｄはサブトランジスタＴ１ｃに対してＸ方向にずれている。サブトランジスタＴ１ａとサブトランジスタＴ１ｃはＹ方向にて整列していることから、サブトランジスタＴ１ｂおよびサブトランジスタＴ１ｄはサブトランジスタＴ１ａおよびサブトランジスタＴ１ｃからＸ方向にずれている、ともいえる。 As shown in FIG. 14, the four sub-transistors constituting each driving transistor are displaced in the X direction as they proceed in the Y direction in the specific range R in the Y direction, and reverse in the X direction as they progress in the Y direction outside the specific range R. They are displaced in the direction. For example, in the driving transistor T1, the sub-transistor T1b is shifted in the X direction with respect to the sub-transistor T1a, the sub-transistor T1c is shifted in the reverse direction of the X-direction with respect to the sub-transistor T1b, and the sub-transistor T1d is sub-transistor It is shifted in the X direction with respect to T1c. Since the subtransistor T1a and the subtransistor T1c are aligned in the Y direction, it can be said that the subtransistor T1b and the subtransistor T1d are shifted from the subtransistor T1a and the subtransistor T1c in the X direction.
また、サブトランジスタの配置パターンは全ての駆動トランジスタに共通であり、各駆動トランジスタを構成する二つのサブトランジスタの各々は、当該駆動トランジスタの隣の駆動トランジスタを構成する一つのサブトランジスタとＸ方向にて整列するとともに、当該隣の駆動トランジスタを構成する別の一つのサブトランジスタとＹ方向にて整列している。例えば、サブトランジスタＴ１ｂは、サブトランジスタＴ２ｂとＸ方向にて整列するとともにサブトランジスタＴ２ａおよびサブトランジスタＴ２ｃとＹ方向にて整列しており、サブトランジスタＴ１ｄは、サブトランジスタＴ２ｄとＸ方向にて整列するとともにサブトランジスタＴ２ａおよびサブトランジスタＴ２ｃとＹ方向にて整列している。 The sub-transistor arrangement pattern is common to all drive transistors, and each of the two sub-transistors constituting each drive transistor is in the X direction with one sub-transistor constituting the drive transistor adjacent to the drive transistor. And in the Y direction with another sub-transistor constituting the adjacent drive transistor. For example, the subtransistor T1b is aligned with the subtransistor T2b in the X direction and aligned with the subtransistor T2a and the subtransistor T2c in the Y direction, and the subtransistor T1d is aligned with the subtransistor T2d in the X direction. In addition, it is aligned with the sub-transistor T2a and sub-transistor T2c in the Y direction.
以上より明らかなように、第３の配置パターンによれば、各駆動トランジスタを構成するサブトランジスタには、互いにＸ方向にもＹ方向にもずれている二つのサブトランジスタが含まれるから、Ｘ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することができる。また、第３の配置パターンによれば、第２の配置パターンと同様に、発光装置１０を簡素な構造としつつデッドスペースを削減することができる。結果として、狭ピッチでトランジスタを配置することができる。さらに、第３の配置パターンによれば、各駆動トランジスタにおいてＹ方向に進むにつれてサブトランジスタがＸ方向に平行な方向にずれる向きが交互に逆転するから、各駆動トランジスタが有するサブトランジスタの数を増やしても、デッドスペースはさほど広がらない。なお、各駆動トランジスタが有するサブトランジスタの数を５以上とし、バラツキの低減効果を大きくしてもよい。
As is clear from the above, according to the third arrangement pattern, the sub-transistor constituting each driving transistor includes two sub-transistors that are shifted from each other in the X direction and the Y direction. Further, variation in luminance between light emitting elements based on variation in characteristics between subtransistors in the Y direction can be reduced. Further, according to the third arrangement pattern, as with the second arrangement pattern, it is possible to reduce the dead space while making the
＜第４の配置パターン＞
図１５は第４の配置パターンを示す図である。この図に示すように、第４の配置パターンでは、各駆動トランジスタは二つのサブトランジスタを有し、当該駆動トランジスタが有する全てのサブトランジスタを並列接続または直列接続して構成される。よって、各駆動トランジスタの特性は、二つのサブトランジスタの特性を平均化したものとなる。
<Fourth arrangement pattern>
FIG. 15 is a diagram showing a fourth arrangement pattern. As shown in this figure, in the fourth arrangement pattern, each driving transistor has two sub-transistors, and all the sub-transistors included in the driving transistor are connected in parallel or in series. Therefore, the characteristics of each drive transistor are the average of the characteristics of the two sub-transistors.
第４の配置パターンでは、ｉを奇数とした場合に、サブトランジスタは、駆動トランジスタＴｉにおいてはＹ方向に進むにつれてＸ方向にずれるように配置され、駆動トランジスタＴｉ＋１においてはＹ方向に進むにつれてＸ方向の逆方向にずれるように配置されている。また、駆動トランジスタＴｉおよびＴｉ＋１のゲート電極は一箇所で交差しており、両トランジスタのサブトランジスタはＹ方向に延在する隣り合う二つの列内に隙間なく配置されている。また、これら二つの列内の一方の駆動トランジスタのサブトランジスタの配置と他方の駆動トランジスタのサブトランジスタの配置は、基板に垂直な方向から見て、Ｙ方向に延在する直線を対称軸とした線対称になっている。 In the fourth arrangement pattern, when i is an odd number, the sub-transistor is arranged so as to shift in the X direction as it proceeds in the Y direction in the drive transistor Ti, and in the X direction as it proceeds in the Y direction in the drive transistor Ti + 1. It is arranged so as to be shifted in the opposite direction. Further, the gate electrodes of the drive transistors Ti and Ti + 1 intersect at one place, and the sub-transistors of both transistors are arranged in two adjacent columns extending in the Y direction without any gap. In addition, the arrangement of the sub-transistors of one drive transistor and the arrangement of the sub-transistors of the other drive transistor in these two columns is a straight line extending in the Y direction as viewed from the direction perpendicular to the substrate. It is line symmetric.
以上より明らかなように、第４の配置パターンによれば、各駆動トランジスタを構成する二つのサブトランジスタは互いにＸ方向にもＹ方向にもずれているから、Ｘ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することができる。また、第４の配置パターンによれば、サブトランジスタが上記の通りに配置されるから、デッドスペースを削減することができる。しかも、駆動トランジスタＴｉおよびＴｉ＋１に対応する二列においてはサブトランジスタが隙間なく配置されるから、デッドスペースの削減効果が大きい。この削減効果は、発光装置１０が備える駆動トランジスタの数が偶数の場合に最大となる。また、サブトランジスタを上記のように配置する場合には、カレントミラー回路によって発光素子を駆動する構成を採ることもできる。この構成については後述する。
As is clear from the above, according to the fourth arrangement pattern, the two sub-transistors constituting each driving transistor are shifted from each other in the X direction and the Y direction. Variation in luminance between light emitting elements based on variation in characteristics can be reduced. Further, according to the fourth arrangement pattern, since the sub-transistors are arranged as described above, dead space can be reduced. Moreover, in the two rows corresponding to the drive transistors Ti and Ti + 1, since the sub-transistors are arranged without a gap, the effect of reducing the dead space is great. This reduction effect is maximized when the number of drive transistors provided in the
第４の配置パターンを変形し、各駆動トランジスタを構成するサブトランジスタの数を３以上としてもよい。当該数を３とした場合のサブトランジスタの配置パターンの一例を図１６に示す。この例では、サブトランジスタは、ｉ番目の駆動トランジスタではＹ方向に進むにつれてＸ方向にずれるように配置され、ｉ＋１番目の各駆動トランジスタではＹ方向に進むにつれてＸ方向の逆方向にずれるように配置される。また、i番目、ｉ＋１番目およびｉ+２番目の駆動トランジスタのゲート電極は互いに交差している。この態様によれば、第４の配置パターンと同様の効果が得られる。ただし、バラツキの低減効果はより大きく、デッドスペースの削減効果はより小さくなる。 The fourth arrangement pattern may be modified so that the number of sub-transistors constituting each driving transistor is three or more. An example of the arrangement pattern of sub-transistors when the number is 3 is shown in FIG. In this example, the sub-transistor is disposed so as to shift in the X direction as it proceeds in the Y direction in the i-th driving transistor, and is displaced in the reverse direction of the X direction as it proceeds in the Y direction in each i + 1-th driving transistor. Is done. Further, the gate electrodes of the i-th, i + 1-th and i + 2-th drive transistors cross each other. According to this aspect, the same effect as the fourth arrangement pattern can be obtained. However, the variation reduction effect is larger, and the dead space reduction effect is smaller.
＜第５の配置パターン＞
図１７は第５の配置パターンを示す図である。この図に示すように、第５の配置パターンでは、各駆動トランジスタは三つのサブトランジスタを有し、当該駆動トランジスタが有する全てのサブトランジスタを並列接続または直列接続して構成される。よって、各駆動トランジスタの特性は、三つのサブトランジスタの特性を平均化したものとなる。
<Fifth arrangement pattern>
FIG. 17 is a diagram showing a fifth arrangement pattern. As shown in this figure, in the fifth arrangement pattern, each driving transistor has three sub-transistors, and all the sub-transistors included in the driving transistor are connected in parallel or in series. Therefore, the characteristics of each drive transistor are the average of the characteristics of the three sub-transistors.
第５の配置パターンでは、ｉを奇数とした場合に駆動トランジスタＴｉおよびＴｉ＋１のサブトランジスタは、Ｙ方向に延在する隣り合う二つの列内に隙間なく千鳥状（ジグザグ）に配置されている。したがって、駆動トランジスタＴｉおよびＴｉ＋１のゲート電極は二箇所で交差する。また、上記の二つの列内の一方の駆動トランジスタのサブトランジスタの配置と他方の駆動トランジスタのサブトランジスタの配置は、基板に垂直な方向から見て、Ｙ方向に延在する直線を対称軸とした線対称になっている。 In the fifth arrangement pattern, when i is an odd number, the subtransistors of the drive transistors Ti and Ti + 1 are arranged in a zigzag pattern without gaps in two adjacent columns extending in the Y direction. Therefore, the gate electrodes of the drive transistors Ti and Ti + 1 intersect at two points. In addition, the arrangement of the sub-transistors of one drive transistor and the arrangement of the sub-transistors of the other drive transistor in the two columns is such that a straight line extending in the Y direction is a symmetry axis when viewed from the direction perpendicular to the substrate. It is line symmetric.
以上より明らかなように、第５の配置パターンによれば、各駆動トランジスタを構成するサブトランジスタには、互いにＸ方向にもＹ方向にもずれている二つのサブトランジスタが含まれるから、Ｘ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することができる。また、第５の配置パターンによれば、サブトランジスタが上記の通りに配置されるから、デッドスペースを削減することができる。しかも、駆動トランジスタＴｉおよびＴｉ＋１に対応する二列においてはサブトランジスタが隙間なく配置されるから、デッドスペースの削減効果が大きい。この削減効果は、発光装置１０が備える駆動トランジスタの数が偶数の場合に最大となる。また、サブトランジスタを上記のように配置する場合には、カレントミラー回路によって発光素子を駆動する構成を採ることもできる。
As apparent from the above, according to the fifth arrangement pattern, the sub-transistor constituting each driving transistor includes two sub-transistors that are shifted from each other in the X direction and the Y direction. Further, variation in luminance between light emitting elements based on variation in characteristics between subtransistors in the Y direction can be reduced. Further, according to the fifth arrangement pattern, since the sub-transistors are arranged as described above, dead space can be reduced. Moreover, in the two rows corresponding to the drive transistors Ti and Ti + 1, since the sub-transistors are arranged without a gap, the effect of reducing the dead space is great. This reduction effect is maximized when the number of drive transistors provided in the
＜カレントミラー回路＞
図１８は、カレントミラー回路によって発光素子を駆動する構成の発光装置の一部を示す回路図であり、図１９は当該発光装置で利用される信号の波形を示すタイミングチャートである。この構成では、各発光回路において、変換トランジスタＴｃのゲートと駆動トランジスタＴｄｒのゲートが直結されており、変換トランジスタＴｃのソースと駆動トランジスタＴｄｒのソースには電源電位Ｖｄｄが供給されており、変換トランジスタＴｃはゲートを流れる電流に応じた電位とし、駆動トランジスタＴｄｒはゲートの電位に応じた駆動電流をドレインから流して発光素子を駆動する。
<Current mirror circuit>
FIG. 18 is a circuit diagram showing a part of a light emitting device configured to drive a light emitting element by a current mirror circuit, and FIG. 19 is a timing chart showing waveforms of signals used in the light emitting device. In this configuration, in each light emitting circuit, the gate of the conversion transistor Tc and the gate of the drive transistor Tdr are directly connected, and the power supply potential Vdd is supplied to the source of the conversion transistor Tc and the source of the drive transistor Tdr. Tc is a potential corresponding to the current flowing through the gate, and the driving transistor Tdr drives the light emitting element by causing a driving current corresponding to the gate potential to flow from the drain.
変換トランジスタＴｃのドレインとデータ線Ｌ３との間にはスイッチＳ２１が、変換トランジスタＴｃのゲートとドレイン間にはスイッチＳ２２が介挿されている。これらのスイッチは選択信号に応じた状態（オン状態／オフ状態）となる。例えば、発光回路Ｇ１においては、スイッチＳ２１は選択信号ＳＥＬ１と同様の選択信号ＳＥＬ１１に応じた状態となり、スイッチＳ２２は選択信号ＳＥＬ１１による発光回路Ｇ１の選択に先立って発光回路Ｇ１を選択する選択信号ＳＥＬ１２に応じた状態となる。データ線Ｌ３には、ｎ個の発光素子について順に階調を指定するデータ信号ＩＤＡＴＡが供給される。発光回路Ｇ１〜Ｇｎは順に排他的に選択されるものであり、データ信号ＩＤＡＴＡの電流レベルは、図３に示すように、選択中の発光回路に指定すべき階調に応じたものとなる。例えば、発光回路Ｇ１が選択中であれば、データ信号ＩＤＡＴＡの電流は、発光回路Ｇ１に指定すべき階調に応じた信号電流Ｉ１となる。 A switch S21 is interposed between the drain of the conversion transistor Tc and the data line L3, and a switch S22 is interposed between the gate and the drain of the conversion transistor Tc. These switches are in a state corresponding to the selection signal (on state / off state). For example, in the light emitting circuit G1, the switch S21 enters a state corresponding to the selection signal SEL11 similar to the selection signal SEL1, and the switch S22 selects the light emitting circuit G1 prior to the selection of the light emitting circuit G1 by the selection signal SEL11. It becomes a state according to. A data signal IDATA for designating gradations in order for n light emitting elements is supplied to the data line L3. The light emitting circuits G1 to Gn are selected exclusively in order, and the current level of the data signal IDATA corresponds to the gradation to be specified for the selected light emitting circuit as shown in FIG. For example, if the light emitting circuit G1 is being selected, the current of the data signal IDATA becomes a signal current I1 corresponding to the gradation to be specified for the light emitting circuit G1.
発光回路Ｇ１では、まずスイッチＳ２２がオン状態になる。これにより、変換トランジスタＴｃのゲートとドレインとが導通する。次にスイッチＳ２１がオン状態になる。これにより、変換トランジスタＴｃを信号電流Ｉ１が流れ、変換トランジスタＴｃのゲートおよび駆動トランジスタＴｄｒのゲートが信号電流Ｉ１に応じた電位となる。次にスイッチＳ２２がオフ状態になり、次にスイッチＳ２１がオフ状態になる。上記の電位は、駆動トランジスタＴｄｒのソースとゲートとの間の容量により保持されており、駆動トランジスタＴｄｒはそのゲートとソース間の電圧に応じたレベルの駆動電流を生成し、発光素子へ供給する。ここで生成される駆動電流のレベルは、信号電流Ｉ１のレベルに比例する。 In the light emitting circuit G1, the switch S22 is first turned on. As a result, the gate and the drain of the conversion transistor Tc become conductive. Next, the switch S21 is turned on. As a result, the signal current I1 flows through the conversion transistor Tc, and the gate of the conversion transistor Tc and the gate of the drive transistor Tdr have potentials corresponding to the signal current I1. Next, the switch S22 is turned off, and then the switch S21 is turned off. The potential is held by the capacitance between the source and gate of the drive transistor Tdr, and the drive transistor Tdr generates a drive current at a level corresponding to the voltage between the gate and the source and supplies it to the light emitting element. . The level of the drive current generated here is proportional to the level of the signal current I1.
この構成の発光装置では、駆動トランジスタＴｄｒの特性が発光回路間でばらついても、各発光回路の変換トランジスタＴｃの特性と駆動トランジスタＴｄｒの特性が略同一であれば、信号電流と略同レベルの駆動電流が得られる。各発光回路において、変換トランジスタＴｃの特性と駆動トランジスタＴｄｒの特性を略同一とするには、両トランジスタを近接して形成する必要がある。両トランジスタの各々が複数のサブトランジスタから構成されている場合には、一方のトランジスタの各サブトランジスタと他方のトランジスタの各サブトランジスタとを近接して形成する必要がある。この要請に応えることが可能な配置パターンが、図１５または図１７に示す配置パターンである。具体的には、これらの配置パターンにおいて、ｉを奇数とした場合に、トランジスタＴｉを変換トランジスタＴｃとし、トランジスタＴｉ＋１を駆動トランジスタＴｄｒとすればよい。 In the light emitting device having this configuration, even if the characteristics of the driving transistor Tdr vary between the light emitting circuits, if the characteristics of the conversion transistor Tc and the characteristics of the driving transistor Tdr of each light emitting circuit are substantially the same, the level of the signal current is approximately the same. A drive current is obtained. In each light emitting circuit, in order to make the characteristics of the conversion transistor Tc and the drive transistor Tdr substantially the same, it is necessary to form both transistors close to each other. When each of the two transistors is composed of a plurality of sub-transistors, it is necessary to form each sub-transistor of one transistor close to each sub-transistor of the other transistor. An arrangement pattern that can meet this requirement is the arrangement pattern shown in FIG. 15 or FIG. Specifically, in these arrangement patterns, when i is an odd number, the transistor Ti may be the conversion transistor Tc and the transistor Ti + 1 may be the drive transistor Tdr.
なお、カレントミラー回路によって発光素子を駆動する構成に限らず、駆動トランジスタ以外のトランジスタをもサブトランジスタから構成するようにしてもよい。例えば、図２におけるスイッチＳ１をトランジスタにより構成し、このトランジスタを１または複数のサブトランジスタから構成するようにしてもよい。また例えば、図１８におけるスイッチＳ２１およびＳ２２をトランジスタにより構成し、これらのトランジスタの各々を１または複数のサブトランジスタから構成するようにしてもよい。 Note that the present invention is not limited to the configuration in which the light emitting element is driven by the current mirror circuit, and transistors other than the driving transistor may be configured from sub-transistors. For example, the switch S1 in FIG. 2 may be constituted by a transistor, and this transistor may be constituted by one or a plurality of sub-transistors. Further, for example, the switches S21 and S22 in FIG. 18 may be constituted by transistors, and each of these transistors may be constituted by one or a plurality of sub-transistors.
＜第６の配置パターン＞
図２０は第６の配置パターンを示す図である。この図に示すように、第６の配置パターンでは、各駆動トランジスタは四つのサブトランジスタを有し、当該駆動トランジスタが有する全てのサブトランジスタを並列接続または直列接続して構成される。よって、各駆動トランジスタの特性は、四つのサブトランジスタの特性を平均化したものとなる。その他の点は、発光装置１０Ｅと同様であり、ｉを奇数とした場合に、駆動トランジスタＴｉおよびＴｉ＋１の駆動トランジスタのゲート電極は三箇所で交差する。
<Sixth arrangement pattern>
FIG. 20 is a diagram showing a sixth arrangement pattern. As shown in this figure, in the sixth arrangement pattern, each driving transistor has four sub-transistors, and all the sub-transistors included in the driving transistor are connected in parallel or in series. Therefore, the characteristics of each drive transistor are the average of the characteristics of the four sub-transistors. The other points are the same as those of the light emitting device 10E. When i is an odd number, the gate electrodes of the driving transistors Ti and Ti + 1 intersect at three points.
以上より明らかなように、第６の配置パターンによれば、各駆動トランジスタを構成するサブトランジスタには、互いにＸ方向にもＹ方向にもずれている二つのサブトランジスタが含まれるから、Ｘ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することができる。また、第６の配置パターンによれば、サブトランジスタが上記の通りに配置されるから、デッドスペースを削減することができる。結果として、狭ピッチでトランジスタを配置することができる。しかも、駆動トランジスタＴｉおよびＴｉ＋１に対応する二列においてはサブトランジスタが隙間なく配置されるから、デッドスペースの削減効果が大きい。この削減効果は、発光装置１０が備える駆動トランジスタの数が偶数の場合に最大となる。また、第６の配置パターンによれば、カレントミラー回路によって発光素子を駆動する構成を採ることもできる。
As apparent from the above, according to the sixth arrangement pattern, the sub-transistor constituting each driving transistor includes two sub-transistors that are shifted from each other in the X direction and the Y direction. Further, variation in luminance between light emitting elements based on variation in characteristics between subtransistors in the Y direction can be reduced. Further, according to the sixth arrangement pattern, since the sub-transistors are arranged as described above, dead space can be reduced. As a result, transistors can be arranged at a narrow pitch. Moreover, in the two rows corresponding to the drive transistors Ti and Ti + 1, since the sub-transistors are arranged without a gap, the effect of reducing the dead space is great. This reduction effect is maximized when the number of drive transistors provided in the
＜第７の配置パターン＞
図２１は第７の配置パターンを示す図である。この図に示すように、第７の配置パターンでは、各駆動トランジスタはＸ方向に並ぶ二つのサブトランジスタ群を有する。例えば、駆動トランジスタＴ１１は、駆動トランジスタ群Ｔ１１Ｇ１および駆動トランジスタ群Ｔ１１Ｇ２を有する。各駆動トランジスタ群は、互いに電気的に接続された三つのサブトランジスタを含む。例えば、駆動トランジスタ群Ｔ１１Ｇ１はＹ方向に進むにつれてＸ方向にずれるサブトランジスタＴ１１ａ〜Ｔ１１ｃを含み、駆動トランジスタ群Ｔ１１Ｇ２はＹ方向に進むにつれてＸ方向の逆方向にずれるサブトランジスタＴ１１ｄ〜Ｔ１１ｆを含む。サブトランジスタの接続形態は、全ての駆動トランジスタ群に共通である。
<Seventh arrangement pattern>
FIG. 21 is a diagram showing a seventh arrangement pattern. As shown in this figure, in the seventh arrangement pattern, each drive transistor has two sub-transistor groups arranged in the X direction. For example, the drive transistor T11 includes a drive transistor group T11G1 and a drive transistor group T11G2. Each drive transistor group includes three sub-transistors that are electrically connected to each other. For example, the drive transistor group T11G1 includes sub-transistors T11a to T11c that shift in the X direction as it advances in the Y direction, and the drive transistor group T11G2 includes sub-transistors T11d to T11f that shift in the reverse direction of the X direction as it advances in the Y direction. The connection form of the sub-transistor is common to all the drive transistor groups.
各駆動トランジスタにおいて、二つの駆動トランジスタ群は、サブトランジスタの接続形態と同一の形態で互いに電気的に接続されている。例えば、駆動トランジスタ群Ｔ１１Ｇ１のサブトランジスタＴ１１ａと駆動トランジスタ群Ｔ１１Ｇ２のサブトランジスタＴ１１ｄとが、全ての駆動トランジスタ群に共通の接続形態で電気的に接続されている。この接続により、サブトランジスタＴ１１ａのゲート電極Ｇａと駆動トランジスタ群Ｔ１１Ｇ２のゲート電極Ｇａとがゲート線１２Ｇを介して導通する。ゲート線１２ＧはＸ方向に延在する領域（回路領域ＣＲ）の一方の側端部（図中上端部）に設けられている。各駆動トランジスタを構成する二つのサブトランジスタ群は、上記の側端部において隣り合うサブトランジスタを含み、両群のゲート電極Ｇａが交差しないように選択されている。
In each drive transistor, the two drive transistor groups are electrically connected to each other in the same form as the connection form of the sub-transistors. For example, the sub-transistor T11a of the drive transistor group T11G1 and the sub-transistor T11d of the drive transistor group T11G2 are electrically connected to all the drive transistor groups in a common connection form. By this connection, the gate electrode Ga of the sub-transistor T11a and the gate electrode Ga of the drive transistor group T11G2 are conducted through the
また、サブトランジスタの配置パターンは全ての駆動トランジスタに共通であり、各駆動トランジスタを構成する二つのサブトランジスタ群のいずれか一方に含まれる四つのサブトランジスタは、当該駆動トランジスタの隣の駆動トランジスタを構成する二つのサブトランジスタ群のいずれか一方に含まれる二つのサブトランジスタとＸ方向にて整列するとともに、当該隣の駆動トランジスタを構成する二つのサブトランジスタ群のいずれか一方に含まれる別の一つのサブトランジスタとＹ方向にて整列している。 Further, the arrangement pattern of the sub-transistor is common to all the drive transistors, and the four sub-transistors included in one of the two sub-transistor groups constituting each drive transistor are the drive transistors adjacent to the drive transistor. Another sub-transistor included in one of the two sub-transistor groups constituting the adjacent driving transistor is aligned with the two sub-transistors included in one of the two sub-transistor groups constituting the adjacent driving transistor. It is aligned with two sub-transistors in the Y direction.
以上より明らかなように、第７の配置パターンによれば、各駆動トランジスタを構成する二つのサブトランジスタ群の各々には、互いにＸ方向にもＹ方向にもずれている三つのサブトランジスタが含まれるから、Ｘ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを大幅に低減することができる。 As is clear from the above, according to the seventh arrangement pattern, each of the two sub-transistor groups constituting each driving transistor includes three sub-transistors that are shifted from each other in both the X direction and the Y direction. Therefore, variation in luminance between light emitting elements based on variation in characteristics between sub-transistors in the X direction and the Y direction can be significantly reduced.
＜第８の配置パターン＞
図２２は第８の配置パターンを示す図である。第８の配置パターンは図１７の配置パターンと同様である。ただし、図１７において一つの駆動トランジスタを構成する三つのトランジスタは、図２２において一つのサブトランジスタ群を構成している。また、図２２において、各駆動トランジスタは、図２１と同様に、ゲート線で接続された二つのサブトランジスタ群を有する。
<Eighth arrangement pattern>
FIG. 22 is a diagram showing an eighth arrangement pattern. The eighth arrangement pattern is the same as the arrangement pattern of FIG. However, the three transistors constituting one driving transistor in FIG. 17 constitute one sub-transistor group in FIG. In FIG. 22, each driving transistor has two sub-transistor groups connected by a gate line as in FIG.
以上より明らかなように、第８の配置パターンによれば、各駆動トランジスタを構成する二つのサブトランジスタ群の各々には、互いにＸ方向にもＹ方向にもずれている二つのサブトランジスタが含まれるから、Ｘ方向およびＹ方向におけるサブトランジスタ間の特性のバラツキに基づく発光素子間の輝度のバラツキを低減することができる。なお、第８の配置パターンを変形し、各サブトランジスタ群に含まれるサブトランジスタの数を４以上としてもよい。当該数が４の場合の配置パターンを図２３に示す。 As is clear from the above, according to the eighth arrangement pattern, each of the two sub-transistor groups constituting each driving transistor includes two sub-transistors that are shifted from each other in both the X direction and the Y direction. Therefore, variation in luminance between light emitting elements based on variation in characteristics between sub-transistors in the X direction and the Y direction can be reduced. Note that the eighth arrangement pattern may be modified so that the number of sub-transistors included in each sub-transistor group is four or more. An arrangement pattern when the number is 4 is shown in FIG.
＜画像形成装置全体＞
次に、画像形成装置の全体について説明する。なお、画像形成装置の例としては、プリンタ、複写機の印刷部分およびファクシミリの印刷部分がある。
図２４は、発光装置１０をライン型の露光装置として用いた画像形成装置の一例を示す縦断面図である。この画像形成装置は、ベルト中間転写体方式を利用したタンデム型のフルカラー画像形成装置である。
<Whole image forming apparatus>
Next, the entire image forming apparatus will be described. Examples of the image forming apparatus include a printer, a copier printing portion, and a facsimile printing portion.
FIG. 24 is a longitudinal sectional view showing an example of an image forming apparatus using the
この画像形成装置では、同様な構成の４個の露光装置１０Ｋ，１０Ｃ，１０Ｍ，１０Ｙが、同様な構成である４個の感光体ドラム（像担持体）１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙの露光位置にそれぞれ配置されている。露光装置１０Ｋ，１０Ｃ，１０Ｍ，１０Ｙは上述した発光装置１０である。
In this image forming apparatus, four
この図に示すように、この画像形成装置には、駆動ローラ１２１と従動ローラ１２２が設けられており、これらのローラ１２１，１２２には無端の中間転写ベルト１２０が巻回されて、矢印に示すようにローラ１２１，１２２の周囲を回転させられる。図示しないが、中間転写ベルト１２０に張力を与えるテンションローラなどの張力付与手段を設けてもよい。
As shown in this figure, this image forming apparatus is provided with a driving
この中間転写ベルト１２０の周囲には、互いに所定間隔をおいて４個の外周面に感光層を有する感光体ドラム１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙが配置される。添え字Ｋ，Ｃ，Ｍ，Ｙはそれぞれ黒、シアン、マゼンタ、イエローの顕像を形成するために使用されることを意味している。他の部材についても同様である。感光体ドラム１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙは、中間転写ベルト１２０の駆動と同期して回転駆動される。
Around the
各感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の周囲には、コロナ帯電器１１１（Ｋ，Ｃ，Ｍ，Ｙ）と、露光装置１０（Ｋ，Ｃ，Ｍ，Ｙ）と、現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）が配置されている。コロナ帯電器１１１（Ｋ，Ｃ，Ｍ，Ｙ）は、対応する感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の外周面を一様に帯電させる。露光装置１０（Ｋ，Ｃ，Ｍ，Ｙ）は、感光体ドラムの帯電させられた外周面に静電潜像を書き込む。各露光装置１０（Ｋ，Ｃ，Ｍ，Ｙ）は、複数のＥＬ素子の配列方向が感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の母線（主走査方向）に沿うように設置される。静電潜像の書き込みは、上記の複数のＥＬ素子により光を感光体ドラムに照射することにより行う。現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）は、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラムに顕像すなわち可視像を形成する。 Around each photosensitive drum 110 (K, C, M, Y), there is a corona charger 111 (K, C, M, Y), an exposure device 10 (K, C, M, Y), and a developing device. 114 (K, C, M, Y) are arranged. The corona charger 111 (K, C, M, Y) uniformly charges the outer peripheral surface of the corresponding photosensitive drum 110 (K, C, M, Y). The exposure device 10 (K, C, M, Y) writes an electrostatic latent image on the charged outer peripheral surface of the photosensitive drum. Each exposure apparatus 10 (K, C, M, Y) is installed such that the arrangement direction of the plurality of EL elements is along the bus (main scanning direction) of the photosensitive drum 110 (K, C, M, Y). . The electrostatic latent image is written by irradiating the photosensitive drum with light from the plurality of EL elements. The developing device 114 (K, C, M, Y) forms a visible image, that is, a visible image on the photosensitive drum by attaching toner as a developer to the electrostatic latent image.
このような４色の単色顕像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各顕像は、中間転写ベルト１２０上に順次一次転写されることにより、中間転写ベルト１２０上で重ね合わされて、この結果フルカラーの顕像が得られる。中間転写ベルト１２０の内側には、４つの一次転写コロトロン（転写器）１１２（Ｋ，Ｃ，Ｍ，Ｙ）が配置されている。一次転写コロトロン１１２（Ｋ，Ｃ，Ｍ，Ｙ）は、感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の近傍にそれぞれ配置されており、感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）から顕像を静電的に吸引することにより、感光体ドラムと一次転写コロトロンの間を通過する中間転写ベルト１２０に顕像を転写する。
The black, cyan, magenta, and yellow developed images formed by the four-color single-color image forming station are sequentially transferred onto the
最終的に画像を形成する対象としてのシート１０２は、ピックアップローラ１０３によって、給紙カセット１０１から１枚ずつ給送されて、駆動ローラ１２１に接した中間転写ベルト１２０と二次転写ローラ１２６の間のニップに送られる。中間転写ベルト１２０上のフルカラーの顕像は、二次転写ローラ１２６によってシート１０２の片面に一括して二次転写され、定着部である定着ローラ対１２７を通ることでシート１０２上に定着される。この後、シート１０２は、排紙ローラ対１２８によって、装置上部に形成された排紙カセット上へ排出される。
A
図２５は、発光装置１０をライン型の露光装置として用いた他の画像形成装置の一例を示す縦断面図である。この画像形成装置は、ベルト中間転写体方式を利用したロータリ現像式のフルカラー画像形成装置である。
FIG. 25 is a longitudinal sectional view showing an example of another image forming apparatus using the
この図に示す画像形成装置において、感光体ドラム（像担持体）１６５の周囲には、コロナ帯電器１６８、ロータリ式の現像ユニット１６１、露光装置１６７、中間転写ベルト１６９が設けられている。
In the image forming apparatus shown in this figure, a
コロナ帯電器１６８は、感光体ドラム１６５の外周面を一様に帯電させる。露光装置１６７は、感光体ドラム１６５の帯電させられた外周面に静電潜像を書き込む。露光装置１６７は、上述した発光装置１０であり、複数のＥＬ素子の配列方向が感光体ドラム１６５の母線（主走査方向）に沿うように設置される。静電潜像の書き込みは、上記の複数のＥＬ素子により光を感光体ドラムに照射することにより行う。
The
現像ユニット１６１は、４つの現像器１６３Ｙ，１６３Ｃ，１６３Ｍ，１６３Ｋが９０°の角間隔をおいて配置されたドラムであり、軸１６１ａを中心にして反時計回りに回転可能である。現像器１６３Ｙ，１６３Ｃ，１６３Ｍ，１６３Ｋは、それぞれイエロー、シアン、マゼンタ、黒のトナーを感光体ドラム１６５に供給して、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラム１６５に顕像すなわち可視像を形成する。
The developing
無端の中間転写ベルト１６９は、駆動ローラ１７０ａ、従動ローラ１７０ｂ、一次転写ローラ１６６およびテンションローラに巻回されて、これらのローラの周囲を矢印に示す向きに回転させられる。一次転写ローラ１６６は、感光体ドラム１６５から顕像を静電的に吸引することにより、感光体ドラムと一次転写ローラ１６６の間を通過する中間転写ベルト１６９に顕像を転写する。
The endless
具体的には、感光体ドラム１６５の最初の１回転で、露光装置１６７によりイエロー（Ｙ）像のための静電潜像が書き込まれて現像器１６３Ｙにより同色の顕像が形成され、さらに中間転写ベルト１６９に転写される。また、次の１回転で、露光装置１６７によりシアン（Ｃ）像のための静電潜像が書き込まれて現像器１６３Ｃにより同色の顕像が形成され、イエローの顕像に重なり合うように中間転写ベルト１６９に転写される。そして、このようにして感光体ドラム９が４回転する間に、イエロー、シアン、マゼンタ、黒の顕像が中間転写ベルト１６９に順次重ね合わせられ、この結果フルカラーの顕像が転写ベルト１６９上に形成される。最終的に画像を形成する対象としてのシートの両面に画像を形成する場合には、中間転写ベルト１６９に表面と裏面の同色の顕像を転写し、次に中間転写ベルト１６９に表面と裏面の次の色の顕像を転写する形式で、フルカラーの顕像を中間転写ベルト１６９上で得る。
Specifically, in the first rotation of the photosensitive drum 165, an electrostatic latent image for a yellow (Y) image is written by the
画像形成装置には、シートが通過させられるシート搬送路１７４が設けられている。シートは、給紙カセット１７８から、ピックアップローラ１７９によって１枚ずつ取り出され、搬送ローラによってシート搬送路１７４を進行させられ、駆動ローラ１７０ａに接した中間転写ベルト１６９と二次転写ローラ１７１の間のニップを通過する。二次転写ローラ１７１は、中間転写ベルト１６９からフルカラーの顕像を一括して静電的に吸引することにより、シートの片面に顕像を転写する。二次転写ローラ１７１は、図示しないクラッチにより中間転写ベルト１６９に接近および離間させられるようになっている。そして、シートにフルカラーの顕像を転写する時に二次転写ローラ１７１は中間転写ベルト１６９に当接させられ、中間転写ベルト１６９に顕像を重ねている間は二次転写ローラ１７１から離される。
The image forming apparatus is provided with a
上記のようにして画像が転写されたシートは定着器１７２に搬送され、定着器１７２の加熱ローラ１７２ａと加圧ローラ１７２ｂの間を通過させられることにより、シート上の顕像が定着する。定着処理後のシートは、排紙ローラ対１７６に引き込まれて矢印Ｆの向きに進行する。両面印刷の場合には、シートの大部分が排紙ローラ対１７６を通過した後、排紙ローラ対１７６が逆方向に回転させられ、矢印Ｇで示すように両面印刷用搬送路１７５に導入される。そして、二次転写ローラ１７１により顕像がシートの他面に転写され、再度定着器１７２で定着処理が行われた後、排紙ローラ対１７６でシートが排出される。
The sheet on which the image has been transferred as described above is conveyed to the
以上、画像形成装置を例示したが、発光装置１０は、他の電子写真方式の画像形成装置にも応用可能である。例えば、中間転写ベルトを使用せずに感光体ドラムから直接シートに顕像を転写するタイプの画像形成装置や、モノクロの画像を形成する画像形成装置、像担持体として感光体ベルトを用いる画像形成装置にも応用可能である。また、発光装置１０は、任意の電子機器に適用可能である。このような電子機器としては、上記の画像形成装置の他に、表示装置が挙げられる。この表示装置としては、例えば、発光装置１０を表示装置として採用したモバイル型のパーソナルコンピュータや、携帯電話機、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、テレビ、ビデオカメラ等が挙げられる。
Although the image forming apparatus has been exemplified above, the
１０…発光装置、１１…基板、Ｅ…発光素子、Ｇ１〜Ｇｎ…発光回路、Ｔｃ…変換トランジスタ、Ｔｄｒ…駆動トランジスタ。
DESCRIPTION OF
Claims (8)
前記基板上に配置され、前記基板に平行な第1方向にて整列された複数のトランジスタと、
前記複数のトランジスタのいずれかに駆動されて発光する発光素子とを備え、
前記複数のトランジスタの各々は、互いに電気的に接続された複数のサブトランジスタを有し、
各トランジスタの前記複数のサブトランジスタのうちの二つは、互いに、前記第1方向にも、前記基板に平行で前記第1方向に垂直な第２方向にもずれており、
前記複数のトランジスタのうちの第1トランジスタの一つのサブトランジスタは、前記第1方向にて前記複数のトランジスタのうちの第２トランジスタの一つのサブトランジスタと整列し、前記第２方向にて前記第２トランジスタの他の一つのサブトランジスタと整列している、
ことを特徴とする発光装置。 A substrate,
A plurality of transistors disposed on the substrate and aligned in a first direction parallel to the substrate;
A light-emitting element that emits light when driven by any of the plurality of transistors,
Each of the plurality of transistors has a plurality of sub-transistors electrically connected to each other,
Two of the plurality of sub-transistors of each transistor are offset from each other in the first direction and also in a second direction parallel to the substrate and perpendicular to the first direction,
One sub-transistor of the first transistor of the plurality of transistors is aligned with one sub-transistor of the second transistor of the plurality of transistors in the first direction and the first transistor in the second direction. Aligned with one other sub-transistor of two transistors,
A light emitting device characterized by that.
ことを特徴とする請求項１に記載の発光装置。 The sub-transistors of the first transistor and the sub-transistor of the second transistor are arranged in a staggered manner in two columns extending in the second direction.
The light-emitting device according to claim 1.
ことを特徴とする請求項１に記載の発光装置。 The sub-transistor of the first transistor and the sub-transistor of the second transistor are in two columns extending in the second direction, and are arranged symmetrically with respect to a direction perpendicular to the substrate.
The light-emitting device according to claim 1.
前記第１トランジスタおよび前記第２トランジスタのソースには共通の電源電位が供給され、
前記第２トランジスタのドレインは前記発光素子に電気的に接続され、
前記第１トランジスタのゲートとドレインとを電気的に接続した状態で、前記第１トランジスタのソースからドレインに階調に応じたデータ電流を供給する供給手段と、
を備えることを特徴とする請求項２または３に記載の発光装置。 The gate of the first transistor and the gate of the second transistor are electrically connected;
A common power supply potential is supplied to the sources of the first transistor and the second transistor,
A drain of the second transistor is electrically connected to the light emitting element;
Supply means for supplying a data current corresponding to a gradation from a source to a drain of the first transistor in a state where the gate and the drain of the first transistor are electrically connected;
The light-emitting device according to claim 2, further comprising:
ことを特徴とする請求項１に記載の発光装置。 The plurality of sub-transistors are three or more sub-transistors, and the first sub-transistor shifts in the second direction in the specific range in the second direction, and the second sub-transistor moves in the second direction outside the specific range. Arranged in a direction opposite to the first direction,
The light-emitting device according to claim 1.
前記複数のトランジスタの各々では、前記第２サブトランジスタは前記第１サブトランジスタおよび前記第３サブトランジスタから前記第1方向または前記第1方向の逆方向にずれて配置されている、
ことを特徴とする請求項１に記載の発光装置。 The plurality of sub-transistors include a first sub-transistor, a second sub-transistor displaced in the second direction from the first sub-transistor, and a third sub-transistor displaced in the second direction from the second sub-transistor. Includes transistors,
In each of the plurality of transistors, the second sub-transistor is arranged so as to be shifted from the first sub-transistor and the third sub-transistor in the first direction or the reverse direction of the first direction.
The light-emitting device according to claim 1.
前記基板上に配置され、前記基板に平行な第1方向にて整列された複数のトランジスタと、
前記複数のトランジスタのいずれかに駆動されて発光する発光素子とを備え、
前記複数のトランジスタの各々は、前記第1方向に延在する基板上の領域内に二つのサブトランジスタ群を有し、
前記複数のトランジスタの各々の二つのサブトランジスタ群は、前記第1方向に並べて配置され、前記領域の側端部で互いに電気的に接続され、
前記二つのサブトランジスタ群の各々は、互いに電気的に接続された複数のサブトランジスタを含み、
前記二つのサブトランジスタ群の各々に含まれる二つのサブトランジスタは、互いに、前記第1方向にも、前記基板に平行で前記第1方向に垂直な第２方向にもずれており、
前記複数のトランジスタのうちの第1トランジスタのサブトランジスタ群に含まれる一つのサブトランジスタは、前記第1方向にて前記複数のトランジスタのうちの第２トランジスタのサブトランジスタ群に含まれる一つのサブトランジスタと整列し、前記第２方向にて前記第２トランジスタのサブトランジスタ群に含まれる他の一つのサブトランジスタと整列している、
ことを特徴とする発光装置。 A substrate,
A plurality of transistors disposed on the substrate and aligned in a first direction parallel to the substrate;
A light-emitting element that emits light when driven by any of the plurality of transistors,
Each of the plurality of transistors has two sub-transistor groups in a region on the substrate extending in the first direction,
The two sub-transistor groups of each of the plurality of transistors are arranged side by side in the first direction, and are electrically connected to each other at a side end of the region,
Each of the two sub-transistor groups includes a plurality of sub-transistors electrically connected to each other,
The two sub-transistors included in each of the two sub-transistor groups are shifted from each other in the first direction as well as in the second direction parallel to the substrate and perpendicular to the first direction,
One sub-transistor included in the sub-transistor group of the first transistor among the plurality of transistors is one sub-transistor included in the sub-transistor group of the second transistor among the plurality of transistors in the first direction. And aligned with another sub-transistor included in the sub-transistor group of the second transistor in the second direction.
A light emitting device characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006034779A JP2007212912A (en) | 2006-02-13 | 2006-02-13 | Light emitting apparatus and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006034779A JP2007212912A (en) | 2006-02-13 | 2006-02-13 | Light emitting apparatus and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007212912A true JP2007212912A (en) | 2007-08-23 |
Family
ID=38491383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006034779A Withdrawn JP2007212912A (en) | 2006-02-13 | 2006-02-13 | Light emitting apparatus and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007212912A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010094924A (en) * | 2008-10-17 | 2010-04-30 | Oki Data Corp | Driver circuit, optical print head, and image forming apparatus |
-
2006
- 2006-02-13 JP JP2006034779A patent/JP2007212912A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010094924A (en) * | 2008-10-17 | 2010-04-30 | Oki Data Corp | Driver circuit, optical print head, and image forming apparatus |
| US8390657B2 (en) | 2008-10-17 | 2013-03-05 | Oki Data Corporation | Driver circuit, optical print head, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4432920B2 (en) | Signal transmission method, drive circuit, electro-optical device, and electronic apparatus | |
| JP4277875B2 (en) | Exposure head and image forming apparatus | |
| JP2009158477A (en) | Light emitting device and electronic unit | |
| JP4192987B2 (en) | Optical head, exposure apparatus, and image forming apparatus. | |
| JP2007203647A (en) | Optical head and image-forming apparatus | |
| JP4371138B2 (en) | Optical head, control method thereof, and image forming apparatus. | |
| JP2007187706A (en) | Electrooptical apparatus, method for driving same, and electronic device | |
| JP2008055817A (en) | Electro-optic device, driving circuit, and electronic device | |
| JP5515336B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
| JP2007212912A (en) | Light emitting apparatus and electronic apparatus | |
| JP2007210266A (en) | Electro-optics device and electronic apparatus | |
| JP4752412B2 (en) | Optical head, driving method thereof, and image forming apparatus | |
| JP2010093048A (en) | Light-emitting device and image forming device | |
| US7942547B2 (en) | Light emitting device and electronic apparatus | |
| JP2009111212A (en) | Light emitting device and electronic apparatus | |
| JP2009204794A (en) | Electro-optical device and electronic equipment | |
| JP2009063954A (en) | Data line driving circuit, electro-optical device, and electronic equipment | |
| JP2015041453A (en) | Drive circuit for light-emitting element, light exposure head, and image formation device | |
| JP2007253501A (en) | Drive circuit for light-emitting element, drive control method for the drive circuit, display unit equipped with the drive circuit for light-emitting element, and electric appliance equipped with the display unit | |
| JP2007030234A (en) | Light exposing method, light emitting apparatus and image forming apparatus | |
| JP2007230004A (en) | Electro-optics apparatus and electronic instrument | |
| JP2011023388A (en) | Light emitting device, and image forming apparatus | |
| JP2008238633A (en) | Optical head, method for driving the same, and image forming apparatus | |
| JP2007160650A (en) | Optical head, its controlling method and image forming apparatus | |
| JP2011000844A (en) | Light emitting device, drive circuit, driving method, electronic equipment and image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090512 |