JP2007206525A - Method of driving liquid crystal display element - Google Patents

Method of driving liquid crystal display element Download PDF

Info

Publication number
JP2007206525A
JP2007206525A JP2006027181A JP2006027181A JP2007206525A JP 2007206525 A JP2007206525 A JP 2007206525A JP 2006027181 A JP2006027181 A JP 2006027181A JP 2006027181 A JP2006027181 A JP 2006027181A JP 2007206525 A JP2007206525 A JP 2007206525A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
display element
crystal display
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006027181A
Other languages
Japanese (ja)
Other versions
JP5170962B2 (en
Inventor
Takashi Sugiyama
貴 杉山
Hiroshi Dobashi
博史 土橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2006027181A priority Critical patent/JP5170962B2/en
Publication of JP2007206525A publication Critical patent/JP2007206525A/en
Application granted granted Critical
Publication of JP5170962B2 publication Critical patent/JP5170962B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of driving liquid crystal display element which improves a viewing angle characteristic and, moreover, causes no defective display. <P>SOLUTION: With respect to a liquid crystal display element made by holding a liquid crystal layer with a pair of substrates having transparent electrodes on which a prescribed pattern is formed for performing display, a driving voltage having a period of applying a select voltage and a period of applying an initializing voltage of at most the voltage which causes liquid crystal molecules in the liquid crystal layer to initiate the change from initial alignment is applied. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、液晶表示素子の駆動方法に関し、特に表示不良を防止した液晶表示素子の駆動方法に関する。   The present invention relates to a method for driving a liquid crystal display element, and more particularly to a method for driving a liquid crystal display element that prevents display defects.

近年、液晶表示素子の視角特性を改善するためにスリットを用いた方法が提案されている。液晶層を挟んで配置された上下の対向電極の一方にスリットを形成すると、他方の電極のスリットと対面する部分から発した電気力線はスリット両側の電極に終端せざるを得ず、傾いたフリンジ電界が発生する。上下電極に交互にスリットを形成すると、上下のスリット間の領域では揃った液晶分子の配向を実現できる。ＴＮ−ＬＣＤに関しては特許文献１に、垂直配向ＬＣＤに関しては特許文献２及び特許文献３に開示されている。   In recent years, a method using a slit has been proposed in order to improve the viewing angle characteristics of a liquid crystal display element. When a slit is formed in one of the upper and lower counter electrodes arranged across the liquid crystal layer, the lines of electric force generated from the portion facing the slit of the other electrode must be terminated at the electrodes on both sides of the slit and tilted. A fringe electric field is generated. When slits are alternately formed on the upper and lower electrodes, uniform alignment of liquid crystal molecules can be realized in the region between the upper and lower slits. The TN-LCD is disclosed in Patent Document 1, and the vertical alignment LCD is disclosed in Patent Document 2 and Patent Document 3.

特許第３１０８７６８号公報Japanese Patent No. 3108768 特開２００４−２５２２９８号公報JP 2004-252298 A 特開２００５−４３６９６号公報JP 2005-43696 A

特許文献１に開示された方法では、スリットで分けられた領域を表示領域の外側でつなぐ必要がある。   In the method disclosed in Patent Document 1, it is necessary to connect the areas divided by the slits outside the display area.

特許文献２に開示された方法では、スリットで分けられた領域が表示領域内でつながっているため、パターン設計が簡略化される。しかし、長手方向に分断されたスリットを用いることにより、表示不良を起こしやすくなる。   In the method disclosed in Patent Document 2, since the areas divided by the slits are connected in the display area, the pattern design is simplified. However, the use of slits that are divided in the longitudinal direction tends to cause display defects.

図１に表示不良の例を示す。横方向に長いスリット１が、縦方向、横方向に行列状に配置されている。縦方向に並ぶスリットは、上下電極に交互に配置され、スリット間の領域は液晶分子が一様な配向となるべき領域である。スリットの上下では配向が逆になる。横方向に並ぶスリット間にディスクリネーションライン２が見えるが、液晶分子の異なる配向の境界と考えられる。位置が安定していれば表示上の問題は少ない。横方向に長い表示領域が縦方向に並び、交互に配向を変えて２ドメイン配向を形成する。ところが、図１中の円で囲った部分ではスリットの長手方向に直交する方向にディスクリネーションライン２が発生している。横方向に長い表示領域が途中で分断される形態となり、かつその位置が安定しないため、表示不良が発生する。   FIG. 1 shows an example of display failure. Long slits 1 in the horizontal direction are arranged in a matrix in the vertical and horizontal directions. The slits arranged in the vertical direction are alternately arranged on the upper and lower electrodes, and the region between the slits is a region where the liquid crystal molecules should be uniformly aligned. The orientation is reversed above and below the slit. Although the disclination line 2 can be seen between the slits arranged in the horizontal direction, it can be considered as a boundary between different orientations of the liquid crystal molecules. If the position is stable, there are few display problems. Display regions that are long in the horizontal direction are arranged in the vertical direction, and the two-domain alignment is formed by alternately changing the alignment. However, the disclination line 2 is generated in a direction orthogonal to the longitudinal direction of the slit in the portion surrounded by a circle in FIG. A display area that is long in the horizontal direction is divided in the middle, and the position is not stable, so that a display defect occurs.

特許文献３に開示された方法では、上下の透明電極に設けられたスリットを長手方向と直行する方向に交互に配置し、かつ上下のスリットを長手方向に半ピッチずらすことにより、表示不良の防止を図っている。しかし、この方法でも多少の表示不良が発生する。   In the method disclosed in Patent Document 3, the slits provided in the upper and lower transparent electrodes are alternately arranged in a direction perpendicular to the longitudinal direction, and the upper and lower slits are shifted by a half pitch in the longitudinal direction, thereby preventing display defects. I am trying. However, this method also causes some display defects.

本発明の目的は、スリット構造の長所を生かしつつ、表示不良を防止することのできる液晶表示素子の駆動方法を提供することである。   An object of the present invention is to provide a driving method of a liquid crystal display element capable of preventing a display defect while taking advantage of a slit structure.

本発明の一観点によれば、表示をさせるために所定のパターンを形成した透明電極を有する一対の基板で液晶層を挟持してなる液晶表示素子の駆動方法であって、前記液晶表示素子に、選択電圧を印加する過程と、前記液晶層の液晶分子が初期配向から変化し始める電圧値以下の電圧である初期化電圧を印加する過程とを有する液晶表示素子の駆動方法が提供される。   According to one aspect of the present invention, there is provided a driving method of a liquid crystal display element in which a liquid crystal layer is sandwiched between a pair of substrates having a transparent electrode on which a predetermined pattern is formed for display. There is provided a method for driving a liquid crystal display device, which includes a step of applying a selection voltage and a step of applying an initialization voltage which is a voltage equal to or lower than a voltage value at which liquid crystal molecules of the liquid crystal layer start to change from the initial alignment.

本発明の他の観点によれば、表示をさせるために所定のパターンを形成した透明電極を有する一対の基板で液晶層を挟持してなる液晶表示素子の駆動方法であって、前記液晶表示素子に、選択電圧を印加する過程と、非選択電圧を印加する過程と、前記液晶層の液晶分子が初期配向から変化し始める電圧値以下の電圧である初期化電圧を印加する過程とを有する液晶表示素子の駆動方法が提供される。   According to another aspect of the present invention, there is provided a method for driving a liquid crystal display element in which a liquid crystal layer is sandwiched between a pair of substrates having a transparent electrode on which a predetermined pattern is formed for display. In addition, a liquid crystal having a process of applying a selection voltage, a process of applying a non-selection voltage, and a process of applying an initialization voltage that is a voltage lower than a voltage value at which liquid crystal molecules of the liquid crystal layer start to change from the initial alignment. A method for driving a display element is provided.

駆動電圧に初期化電圧を印加する期間を定期的に設けることにより、不良が発生する前に液晶分子を初期配向状態に戻して不良発生を防止することができる。   By periodically providing a period during which the initialization voltage is applied to the driving voltage, the liquid crystal molecules can be returned to the initial alignment state before the occurrence of a defect, thereby preventing the occurrence of the defect.

図２に、本発明の第１の実施例による液晶表示素子の構成を示す。図２Ａで示した液晶表示素子は、いわゆる単純マトリクス電極構成と呼ばれるもので、液晶を挟持するための一対の電極のうち、一方の基板面に形成された帯状行（走査）電極Ｘｎと他方の基板面に形成された帯状列（表示）電極Ｙｍから構成され、これらの走査電極と表示電極とからなる任意の交点（以下、画素と呼ぶ）３に選択的に電圧印加することで文字表示、グラフィック表示、ビデオ表示などが実現できる。 FIG. 2 shows the configuration of the liquid crystal display device according to the first embodiment of the present invention. The liquid crystal display element shown in FIG. 2A has a so-called simple matrix electrode configuration, and of a pair of electrodes for sandwiching liquid crystal, a strip-like row (scanning) electrode Xn formed on one substrate surface and the other consists of strip-shaped column (displayed) formed on the substrate surface electrodes Y m, any intersection consisting of the scanning electrodes and the display electrodes (hereinafter, referred to as pixels) characters 3 selectively applying a voltage to the Display, graphic display, video display, etc. can be realized.

図２Ｂに、画素３を部分的に拡大した平面図を示す。図２Ｂに示すように、各画素部分において、走査電極Ｘｎと表示電極Ｙｍの一部が取り除かれた略長方形型のスリット３ａ、３ｂが設けられている。走査電極Ｘｎに設けられたスリット３ａと、表示電極Ｙｍに設けられたスリット３ｂとが、スリットの長手方向に直交する図２Ｂ中横方向において交互に配置されている。 FIG. 2B shows a plan view in which the pixel 3 is partially enlarged. As shown in Figure 2B, in each pixel portion, a substantially rectangular-shaped slit 3a which is partially removed scan electrode X n and the display electrode Y m, 3b are provided. A slit 3a provided on the scanning electrodes X n, a slit 3b provided to the display electrode Y m are arranged alternately in FIG. 2B lateral direction perpendicular to the longitudinal direction of the slit.

図２Ｃに図２Ｂ中の１点鎖線Ａ−Ａにおける断面を示す。スリット３ａ、３ｂを画素部分に設けたことによって、電圧印加時にこのスリット３ａ、３ｂのエッジ付近に斜め電界（電界の方向が基板法線方向から傾いた電界）Ｅａが生じ、液晶分子の倒れ込む方向を制御することができる。 FIG. 2C shows a cross section taken along one-dot chain line AA in FIG. 2B. By providing slits 3a, and 3b to the pixel portion, the slit 3a when a voltage is applied, 3b oblique electric field E a (field direction of the electric field is inclined from the substrate normal direction) occurs in the vicinity of the edge of, collapses of the liquid crystal molecules The direction can be controlled.

上記のスリット構造にすることにより、スリット３ａ、３ｂにより形成された領域のそれぞれ隣り合った領域の液晶分子は、それぞれ逆方向に倒れ込むことになる。いわゆる２ドメイン配向構造が実現できる。２ドメイン配向構造になることによって、互いの小領域の視角依存性が補完され、表示領域全体として視角依存性が低減する。   By adopting the above-described slit structure, the liquid crystal molecules in the regions adjacent to the regions formed by the slits 3a and 3b fall down in the opposite directions. A so-called two-domain alignment structure can be realized. By becoming a two-domain alignment structure, the viewing angle dependency of each other small region is complemented, and the viewing angle dependency of the entire display region is reduced.

スリットを利用することにより上記のようなメリットが生まれるが、一方で背景技術で述べたように表示不良が生じるという問題点がある。表示不良の種類を調べてみると、電圧をかけた直後に発生するもの、電圧をかけて暫く（数秒から数分）経ってから発生するもの、さらに高温雰囲気下で発生するものに代表されるように長時間経過後に発生するものがあることが判った。   By using the slit, the above-mentioned merit is born, but there is a problem that a display defect occurs as described in the background art. Examining the types of display defects, those that occur immediately after the voltage is applied, those that occur after a while (several seconds to minutes) after the voltage is applied, and those that occur in a high-temperature atmosphere are representative. It was found that there are those that occur after a long time.

本発明は、これらのうち暫く経ってから発生するものと、長時間経過後に発生するものに効果的なものである。本発明の要諦は、表示不良が発生する前に電圧が０Ｖもしくは液晶分子が動き始める電圧値以下になる時間を駆動波形中に定期的に設けることにより、液晶分子を初期配向状態に戻して表示不良発生を防止するものである。   The present invention is effective for those that occur after a while and those that occur after a long time. The gist of the present invention is that the liquid crystal molecules are returned to their initial alignment state by periodically providing in the drive waveform a time during which the voltage is 0 V or less than the voltage value at which the liquid crystal molecules start to move before a display defect occurs. This is to prevent the occurrence of defects.

図３に、第１の実施例における液晶表示素子の駆動電圧波形を示す。縦軸は電圧、横軸は時間である。   FIG. 3 shows a driving voltage waveform of the liquid crystal display element in the first embodiment. The vertical axis is voltage, and the horizontal axis is time.

図３に示すように、各々の走査電極Ｘｎには、電圧Ｖ０、フレーム周期ＴＦのパルス電圧を極性を１周期ごとに交互に変えながら１周期につきＴＦ／ｎ秒間印加する。 As shown in FIG. 3, a pulse voltage having a voltage V 0 and a frame period TF is applied to each scan electrode Xn with T F / n seconds per period while alternately changing the polarity every period.

各々の表示電極Ｙｍには、表示がＯＮの場合にはＶ０と逆極性の電圧−Ｖ０／ａを、表示がＯＦＦの場合にはＶ０と同極性の電圧Ｖ０／ａを、極性を周期ＴＦごとに交互に変えながら印加する。 Each of the display electrodes Y m, to V 0 in the case where the display is ON reverse polarity voltage -V 0 / a, and displays the voltage V 0 / a of the same polarity to V 0 in the case to OFF, The polarity is applied while alternately changing every period TF .

その結果、各々の画素（図３中ではＸ１Ｙｊ）には、次のような電圧が印加される。当該画素を表示画素にしたい場合は点灯電圧ＶＯＮを超える選択電圧（１＋１／ａ）Ｖ０がＴＦ／ｎ秒間印加され、残りの時間は非選択電圧Ｖ０／ａが印加される。これらの電圧が極性が周期ＴＦごとに交互に変わりながら一定時間ＴＯＮ印加される。当該画素を非表示にしたい場合は点灯電圧ＶＯＮよりも小さな非選択電圧（１−１／ａ）Ｖ０がＴＦ／ｎ秒間印加され、残りの時間は非選択電圧−Ｖ０／ａが印加される。これらの電圧が極性が周期ＴＦごとに交互に変わりながら一定時間ＴＯＮ印加される。例えば、ａを３とすると、選択電圧は４／３Ｖ０、非選択電圧は２／３Ｖ０、１／３Ｖ０、−１／３Ｖ０となり、２つの電圧の大きさの比＝選択電圧：非選択電圧は２：１もしくは４：１である。 As a result, the following voltage is applied to each pixel (X 1 Y j in FIG. 3). When the pixel is to be a display pixel, the selection voltage (1 + 1 / a) V 0 exceeding the lighting voltage V ON is applied for T F / n seconds, and the non-selection voltage V 0 / a is applied for the remaining time. These voltages are applied for a predetermined time T ON while the polarity is alternately changed every period TF . When it is desired to hide the pixel, a non-selection voltage (1-1 / a) V 0 smaller than the lighting voltage V ON is applied for T F / n seconds, and the non-selection voltage −V 0 / a is applied for the remaining time. Applied. These voltages are applied for a predetermined time T ON while the polarity is alternately changed every period TF . For example, if a is 3, the selection voltage is 4 / 3V 0 , and the non-selection voltages are 2 / 3V 0 , 1 / 3V 0 , −1 / 3V 0 , and the ratio of the magnitudes of the two voltages = selection voltage: non The selection voltage is 2: 1 or 4: 1.

ここで、非選択電圧（１−１／ａ）Ｖ０、−（１−１／ａ）Ｖ０、Ｖ０／ａ、−Ｖ０／ａなどは、液晶が動き出す電圧である始動電圧Ｖｃよりも大きいため、上記のサイクルの電圧印加を続けていると、液晶分子の揺らぎが大きくなり、ディスクリネーションラインが移動してしまう。これが、時間経過による表示不良の原因となっていると考えられる。 Here, the non-selection voltage (1-1 / a) V 0 , − (1-1 / a) V 0 , V 0 / a, −V 0 / a, etc. are starting voltages V c that are voltages at which the liquid crystal starts to move. Therefore, if the voltage application of the above cycle is continued, the fluctuation of the liquid crystal molecules becomes large and the disclination line moves. This is considered to be a cause of display failure over time.

そこで、本発明の実施例では、上記のサイクルの電圧をＴＯＮ秒間印加したのち、始動電圧Ｖｃよりも小さな初期化電圧ＶＯＦＦを印加する時間ＴＯＦＦを設けた。これにより、表示不良が発生する前に液晶分子を初期配向状態に戻して不良発生を防止することができる。 Therefore, in the embodiment of the present invention, after applying the voltage of the above cycle for T ON seconds, a time T OFF for applying the initialization voltage V OFF smaller than the starting voltage V c is provided. As a result, the liquid crystal molecules can be returned to the initial alignment state before the display defect occurs, thereby preventing the occurrence of the defect.

図４に、第２の実施例による液晶表示素子の構成を示す。図４Ａで示した液晶表示素子は、いわゆるセグメント電極構成と呼ばれるもので、ここでは数字の「１」を示した上部のセグメント電極４と下部のコモン電極５が一対の電極として液晶を挟持している構造である。このセグメント電極４とコモン電極５には、一部が取り除かれた略長方形型のスリット４ａ、５ａが設けられている。図４Ｂに示すように、これらのセグメント電極４に設けられたスリット４ａと、コモン電極５に設けられたスリット５ａとが、スリットの長手方向に直交する方向において交互に配置されている。このような一対の電極４、５に電源６から電圧を印加する。   FIG. 4 shows the configuration of the liquid crystal display device according to the second embodiment. The liquid crystal display element shown in FIG. 4A is called a so-called segment electrode configuration. Here, the upper segment electrode 4 indicated by the numeral “1” and the lower common electrode 5 sandwich the liquid crystal as a pair of electrodes. It is a structure. The segment electrode 4 and the common electrode 5 are provided with substantially rectangular slits 4a and 5a from which a part has been removed. As shown in FIG. 4B, the slits 4a provided in these segment electrodes 4 and the slits 5a provided in the common electrode 5 are alternately arranged in a direction orthogonal to the longitudinal direction of the slits. A voltage is applied to the pair of electrodes 4 and 5 from the power source 6.

図５に、上記一対の電極４、５に印加する電圧の波形を示す。図５に示すように、駆動電圧に、選択電圧Ｖｓを印加する期間ＴＯＮと初期化電圧ＶＯＦＦを印加する期間ＴＯＦＦを設けている。 FIG. 5 shows waveforms of voltages applied to the pair of electrodes 4 and 5. As shown in FIG. 5, a period T ON for applying the selection voltage V s and a period T OFF for applying the initialization voltage V OFF are provided for the drive voltage.

発明者らは、初期化電圧ＶＯＦＦを印加する最適な周期と時間を調べるために以下の実験を行った。 Inventors conducted the following experiment in order to investigate the optimal period and time which apply the initialization voltage VOFF .

図６に、実験で使用した液晶表示素子の電極のスリット構造を表した平面図を示す。スリットは長方形型で、その長手方向の寸法は１００μｍ、短手方向の寸法は２０μｍである。上側電極に設けられたスリット６ａと、下側電極に設けられたスリット６ｂとが短手方向（図６中横方向）に交互に配置されている。スリット同士の長手方向の間隔は２０μｍ、上から見て隣り合ったスリット６ａとスリット６ｂとの短手方向の間隔は４０μｍである。実験には、図６に示すようなスリット構造で、９μｍのセル厚を有するセグメント型のＴＮ−ＬＣＤを用いた。   FIG. 6 is a plan view showing the slit structure of the electrode of the liquid crystal display element used in the experiment. The slit is rectangular and has a longitudinal dimension of 100 μm and a lateral dimension of 20 μm. The slits 6a provided in the upper electrode and the slits 6b provided in the lower electrode are alternately arranged in the short direction (lateral direction in FIG. 6). The distance between the slits in the longitudinal direction is 20 μm, and the distance between the slits 6 a and 6 b adjacent to each other when viewed from above is 40 μm. In the experiment, a segment type TN-LCD having a slit structure as shown in FIG. 6 and a cell thickness of 9 μm was used.

このＴＮ−ＬＣＤの作製要領は、次の通りである。図６に示すような所定のスリットパターンを持つ電極を有する基板上に低プレティルト角配向膜（日産化学工業製ＳＥ−５１０）を塗布焼成する。その後基板をレーヨン製のラビング布を用いてラビングする。液晶のツイスト方向は左巻きである。   The manufacturing procedure of this TN-LCD is as follows. A low pretilt angle alignment film (SE-510 manufactured by Nissan Chemical Industries) is applied and fired on a substrate having electrodes having a predetermined slit pattern as shown in FIG. Thereafter, the substrate is rubbed with a rayon rubbing cloth. The twist direction of the liquid crystal is left-handed.

図７に、基板のラビング方向を表した平面図を示す。実線の矢印の７Ａが上側基板のラビング方向であり、点線の矢印７Ｂが下側基板のラビング方向である。図７に示したラビング方向にすることにより液晶分子はスプレイ配向し、セル中央の液晶分子のティルト角は０度となる。   FIG. 7 is a plan view showing the rubbing direction of the substrate. The solid arrow 7A is the rubbing direction of the upper substrate, and the dotted arrow 7B is the rubbing direction of the lower substrate. By setting the rubbing direction shown in FIG. 7, the liquid crystal molecules are splay-aligned, and the tilt angle of the liquid crystal molecules at the center of the cell is 0 degree.

このように作製した２枚の基板にメインシール材を塗布し、さらに９μｍの直径を有するギャップコントロール材を散布した後重ね合わせ、メインシール材を硬化させる。出来上がった空セルに大日本インキ社製の複屈折率０．２５の液晶を注入し液晶セルを完成させる。この液晶セルに偏光板を貼り合わせる。   The main sealing material is applied to the two substrates thus prepared, and after further spraying a gap control material having a diameter of 9 μm, the main sealing material is cured. A liquid crystal cell is completed by injecting a liquid crystal having a birefringence of 0.25 manufactured by Dainippon Ink Co., Ltd. into the completed empty cell. A polarizing plate is bonded to this liquid crystal cell.

図８に偏光板の構造を示す。実線の矢印８Ａが上側偏光板の吸収軸であり、点線の矢印８Ｂが下側偏光板の吸収軸である。このようにしてノーマリブラック表示の２ドメインＴＮ−ＬＣＤが作製できる。   FIG. 8 shows the structure of the polarizing plate. The solid line arrow 8A is the absorption axis of the upper polarizing plate, and the dotted line arrow 8B is the absorption axis of the lower polarizing plate. In this way, a two-domain TN-LCD with normally black display can be manufactured.

このＴＮ−ＬＣＤに対し、次のように実験を行った。
（１） １／４デューティー、１／３バイアスのマルチプレックス駆動の選択電圧を印加して１０分間表示させ、表示不良を発生させる。印加波形は任意波形発生器で作成した。フレーム周波数は２００Ｈｚである。
（２） 表示不良が発生しているセグメントに、印加電圧が０Ｖになる期間を設ける。
（３） 印加電圧が０Ｖの期間に続いて、再び選択電圧を印加する。
上記（２）（３）を繰り返し、それぞれの電圧を印加する期間を色々変化させて表示不良発生の有無を調べた。 An experiment was performed on the TN-LCD as follows.
(1) Applying a 1/4 duty, 1/3 bias multiplex drive selection voltage to display for 10 minutes, causing a display defect. The applied waveform was created with an arbitrary waveform generator. The frame frequency is 200 Hz.
(2) A period in which the applied voltage is 0 V is provided in the segment where the display defect occurs.
(3) The selection voltage is applied again following the period when the applied voltage is 0V.
The above (2) and (3) were repeated, and the period for applying each voltage was changed in various ways to examine whether or not display defects occurred.

（２）の０Ｖになる期間が５０ｍｓ以下では（３）で再び選択電圧を印加した時に（１）で発生した表示不良が残っているが、６０ｍｓとした時には表示不良の半分程度が正常な状態に戻っており、８０ｍｓとした時には、ほぼ全ての表示不良が解消された。   When the period of 0V in (2) is 50 ms or less, the display defect that occurred in (1) remains when the selection voltage is applied again in (3), but when it is 60 ms, about half of the display defect is normal. When 80 ms was set, almost all display defects were eliminated.

ここで、選択電圧から０Ｖに電圧を変化させた際の液晶の応答時間を測定すると５５ｍｓであった。このことから、印加電圧を０Ｖにする期間は少なくともこの上記応答時間程度必要であり、好ましくは該応答時間の１．５倍から２倍程度が良いことが判った。   Here, the response time of the liquid crystal when the voltage was changed from the selection voltage to 0 V was 55 ms. From this, it was found that the period for applying the applied voltage to 0 V needs at least about the above response time, and preferably about 1.5 to 2 times the response time.

しかし、印加電圧を０Ｖにする期間を１５０ｍｓ以上にすると、表示のちらつき、所謂フリッカが発生する事が判った。ただし、選択電圧を印加する期間を長くすることによりフリッカが生じにくくなることが判った。   However, it has been found that when the applied voltage is set to 0 V for a period of 150 ms or longer, display flickering, so-called flicker, occurs. However, it has been found that flicker is less likely to occur by increasing the period during which the selection voltage is applied.

表示不良が選択電圧を３０秒程度印加し続けることにより発生し始めることから、フリッカを生じにくくさせるために選択電圧を数秒から十数秒印加し続けることが好ましいことが判った。   Since a display defect starts to occur when the selection voltage is continuously applied for about 30 seconds, it has been found that it is preferable to continue to apply the selection voltage for several seconds to several tens of seconds in order to reduce the occurrence of flicker.

印加電圧を０Ｖにする期間を１００ｍｓとし、選択電圧を印加する期間が１０ｓとなるように波形を作成して液晶表示素子に印加し、８５℃雰囲気下で高温通電試験を行ったところ表示不良は全く発生しなかった。   When the applied voltage is set to 0 ms, the waveform is created so that the period for applying the selection voltage is 10 s and applied to the liquid crystal display element, and a high-temperature energization test is performed in an 85 ° C. atmosphere. It did not occur at all.

次に、図６に示すようなスリット構造で、セル厚３μｍのＴＮ−ＬＣＤを用いて実験を行った。   Next, an experiment was performed using a TN-LCD having a slit structure as shown in FIG. 6 and a cell thickness of 3 μm.

このＴＮ−ＬＣＤの作製要領は、先述のセル厚９μｍのＴＮ−ＬＣＤの場合とほぼ同じである。異なるのは、ギャップコントロール材の直径が、３μｍであることと、注入する液晶の複屈折率が０．１６であることである。   The manufacturing procedure of the TN-LCD is almost the same as that of the TN-LCD having a cell thickness of 9 μm. The difference is that the diameter of the gap control material is 3 μm and the birefringence of the injected liquid crystal is 0.16.

こうして作製したセル厚３μｍのＴＮ−ＬＣＤに対し、上記（１）〜（３）の実験を行った。   The above experiments (1) to (3) were performed on the TN-LCD having a cell thickness of 3 μm thus manufactured.

０Ｖを印加する期間が１０ｍｓ以下では（３）で再び選択電圧を印加した時に（１）で発生した表示不良が残っているが、１５ｍｓの時には表示不良の半分程度が正常な表示に戻っており、２０ｍｓ以上の時にはほぼ全ての表示不良が解消された。   If the period for applying 0 V is 10 ms or less, the display defect that occurred in (1) remains when the selection voltage is applied again in (3), but when it is 15 ms, about half of the display defect returns to normal display. When 20 ms or longer, almost all display defects were eliminated.

ここで、選択電圧から０Ｖに電圧を変化させた際の液晶の応答時間を測定すると１２ｍｓであった。このことから、セル厚９μｍのＴＮ−ＬＣＤの場合と同様に、印加電圧を０Ｖにする期間は少なくともこの上記応答時間程度必要であり、好ましくは該応答時間の１．５倍から２倍程度が良いことが判った。   Here, the response time of the liquid crystal when the voltage was changed from the selection voltage to 0 V was 12 ms. Therefore, as in the case of a TN-LCD having a cell thickness of 9 μm, the period for applying the applied voltage to 0 V needs to be at least about the response time, and preferably about 1.5 to 2 times the response time. I found it good.

しかし、印加電圧を０Ｖにする期間を５０ｍｓ以上にすると、表示のちらつき、所謂フリッカが発生する事が判った。ただし、選択電圧を印加する期間を長くすることによりフリッカが生じにくくなることが判った。   However, it has been found that when the period for applying the applied voltage to 0 V is set to 50 ms or more, display flickering, so-called flicker occurs. However, it has been found that flicker is less likely to occur by increasing the period during which the selection voltage is applied.

表示不良が選択電圧を１０秒程度印加し続けることにより発生し始めることから、フリッカを生じにくくさせるために選択電圧を数秒から十数秒印加し続けることが好ましいことが判った。   Since a display defect starts to occur when the selection voltage is continuously applied for about 10 seconds, it has been found that it is preferable to continue to apply the selection voltage for several seconds to several tens of seconds in order to reduce the occurrence of flicker.

印加電圧を０Ｖにする期間を３０ｍｓとし、選択電圧を印加する期間が５ｓとなるように波形を作成して液晶表示素子に印加し、８５℃雰囲気下で高温通電試験を行ったところ表示不良は全く発生しなかった。   When the applied voltage is set to 0 ms, the waveform is created so that the period for applying the selection voltage is 5 s and applied to the liquid crystal display element. It did not occur at all.

次に、図６に示すようなスリット構造で、セル厚４μｍの垂直配向型ＬＣＤを用いて実験を行った。   Next, an experiment was performed using a vertical alignment type LCD having a slit structure as shown in FIG. 6 and a cell thickness of 4 μm.

図９にこの垂直配向型ＬＣＤのセル構造の断面図を示す。図９に示すように、スリット９ａが設けられた上側電極９Ａとスリット９ｂが設けられた下側電極９Ｂによって液晶分子１１が挟持されている。上側電極の上には、視角補償板１２、上側偏光板１０ａの順に基板が貼り合わされている。下側電極の下には下側偏光板１０ｂが貼り合わされている。   FIG. 9 shows a cross-sectional view of the cell structure of this vertical alignment type LCD. As shown in FIG. 9, the liquid crystal molecules 11 are sandwiched between the upper electrode 9A provided with the slit 9a and the lower electrode 9B provided with the slit 9b. On the upper electrode, a substrate is bonded in the order of the viewing angle compensation plate 12 and the upper polarizing plate 10a. A lower polarizing plate 10b is bonded under the lower electrode.

図１０に偏光板の構造を示す。実線の矢印１０Ａが上側偏光板の吸収軸であり、点線の矢印１０Ｂが下側偏光板の吸収軸である。   FIG. 10 shows the structure of the polarizing plate. The solid line arrow 10A is the absorption axis of the upper polarizing plate, and the dotted line arrow 10B is the absorption axis of the lower polarizing plate.

この垂直配向型ＬＣＤの作製要領は、次の通りである。図６に示すような所定のスリットパターンを持つ電極を有する基板上に垂直配向膜（日産化学工業製ＳＥ−１２１１）を塗布焼成する。   The manufacturing procedure of this vertical alignment type LCD is as follows. A vertical alignment film (SE-1211 manufactured by Nissan Chemical Industries, Ltd.) is applied and fired on a substrate having electrodes having a predetermined slit pattern as shown in FIG.

このように作製した２枚の基板にメインシール材を塗布し、さらに４μｍの直径を有するギャップコントロール材を散布した後重ね合わせ、メインシール材を硬化させる。出来上がった空セルにメルク社製の複屈折率０．１５の液晶を注入し液晶セルを完成させる。この液晶セルに視角補償板（住友化学工業製ＶＡＣ−１８０フィルム）と偏光板を貼り合わせる。このようにしてノーマリブラック表示の２ドメイン垂直配向型ＬＣＤが作製できる。   The main sealing material is applied to the two substrates thus manufactured, and a gap control material having a diameter of 4 μm is further dispersed and then superposed to cure the main sealing material. A liquid crystal cell is completed by injecting a liquid crystal having a birefringence of 0.15 manufactured by Merck to the completed empty cell. A viewing angle compensator (VAC-180 film manufactured by Sumitomo Chemical Co., Ltd.) and a polarizing plate are bonded to this liquid crystal cell. In this way, a two-domain vertical alignment LCD with normally black display can be manufactured.

この垂直配向型ＬＣＤに対し、上記（１）〜（３）の実験を行った。   The experiments (1) to (3) were performed on this vertical alignment type LCD.

０Ｖを印加する期間が２０ｍｓ以下では（３）で再び選択電圧を印加した時に（１）で発生した表示不良が残っているが、２５ｍｓの時には表示不良の半分程度が正常な表示に戻っており、３５ｍｓ以上の時にはほぼ全ての表示不良が解消された。   If the period for applying 0 V is 20 ms or less, the display defect that occurred in (1) remains when the selection voltage is applied again in (3), but when it is 25 ms, about half of the display defect returns to normal display. When 35 ms or longer, almost all display defects were eliminated.

ここで、選択電圧から０Ｖに電圧を変化させた際の液晶の応答時間を測定すると２２ｍｓであった。このことから、上記２種類のＴＮ−ＬＣＤの場合と同様に、印加電圧を０Ｖにする期間は少なくともこの上記応答時間程度必要であり、好ましくは該応答時間の１．５倍から２倍程度が良いことが判った。   Here, the response time of the liquid crystal when the voltage was changed from the selection voltage to 0 V was 22 ms. Therefore, as in the case of the above two types of TN-LCDs, the period during which the applied voltage is 0 V needs to be at least about the response time, and preferably about 1.5 to 2 times the response time. I found it good.

しかし、印加電圧を０Ｖにする期間を５０ｍｓ以上にすると、表示のちらつき、所謂フリッカが発生する事が判った。ただし、選択電圧を印加する期間を長くすることによりフリッカが生じにくくなることが判った。   However, it has been found that when the period for applying the applied voltage to 0 V is set to 50 ms or more, display flickering, so-called flicker occurs. However, it has been found that flicker is less likely to occur by increasing the period during which the selection voltage is applied.

表示不良が選択電圧を３０秒程度印加し続けることにより発生し始めることから、フリッカを生じにくくさせるために選択電圧を数秒から十数秒印加し続けることが好ましいことが判った。   Since a display defect starts to occur when the selection voltage is continuously applied for about 30 seconds, it has been found that it is preferable to continue to apply the selection voltage for several seconds to several tens of seconds in order to reduce the occurrence of flicker.

印加電圧を０Ｖにする期間を３０ｍｓとし、選択電圧を印加する期間が１０ｓとなるように波形を作成して液晶表示素子に印加し、８５℃雰囲気下で高温通電試験を行ったところ表示不良は全く発生しなかった。   When the applied voltage is 0 V, the period is set to 30 ms, the waveform is created so that the selection voltage is applied for 10 s, and the waveform is applied to the liquid crystal display element. It did not occur at all.

上記の結果から、いずれの液晶表示素子についても、初期化電圧ＶＯＦＦを印加する期間ＴＯＦＦは、印加電圧を選択電圧Ｖｓから初期化電圧ＶＯＦＦに変化させた際の液晶の応答時間程度必要で、好ましくは応答時間の１．５倍から２倍程度が良い。また、初期化電圧ＶＯＦＦを印加する周期は、従来の表示不良が発生し始める時間よりも短くすることが好ましい。 From the above results, in any liquid crystal display element, the period T OFF during which the initialization voltage V OFF is applied is approximately the response time of the liquid crystal when the applied voltage is changed from the selection voltage V s to the initialization voltage V OFF. Necessary and preferably about 1.5 to 2 times the response time. In addition, it is preferable that the period of applying the initialization voltage V OFF is shorter than the time when the conventional display failure starts.

上述のように、駆動電圧に初期化電圧を印加する期間を定期的に設けることにより、表示不良が発生する前に液晶分子を初期配向状態に戻して表示不良発生を防止することができる。   As described above, by periodically providing a period during which the initialization voltage is applied to the drive voltage, it is possible to return the liquid crystal molecules to the initial alignment state before the display defect occurs, thereby preventing the display defect from occurring.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

図１は、液晶表示素子の表示不良を表した平面図である。FIG. 1 is a plan view showing a display defect of a liquid crystal display element. 図２Ａは、単純マトリクス構造の液晶表示素子を表した平面図であり、図２Ｂは、単純マトリクス構造の画素部分を拡大した平面図であり、図２Ｃは、図２Ｂ中の一点鎖線Ａ−Ａにおける断面図である。2A is a plan view showing a liquid crystal display element having a simple matrix structure, FIG. 2B is an enlarged plan view of a pixel portion of the simple matrix structure, and FIG. 2C is a one-dot chain line AA in FIG. 2B. FIG. 図３は、単純マトリクス構造の液晶表示素子における駆動電圧波形のグラフである。FIG. 3 is a graph of a driving voltage waveform in a liquid crystal display element having a simple matrix structure. 図４Ａは、セグメント構造の液晶表示素子を表した斜視図であり、図４Ｂは、セグメント構造の平面図である。4A is a perspective view illustrating a liquid crystal display element having a segment structure, and FIG. 4B is a plan view of the segment structure. 図５は、セグメント構造の液晶表示素子における駆動電圧波形のグラフである。FIG. 5 is a graph of a drive voltage waveform in a segment structure liquid crystal display element. 図６は、スリットの構造及び寸法を示した平面図である。FIG. 6 is a plan view showing the structure and dimensions of the slit. 図７は、基板のラビング方向を表した平面図である。FIG. 7 is a plan view showing the rubbing direction of the substrate. 図８は、偏光板の構造を表した平面図である。FIG. 8 is a plan view showing the structure of the polarizing plate. 図９は、垂直配向型ＬＣＤのセル構造の断面図である。FIG. 9 is a cross-sectional view of a cell structure of a vertical alignment type LCD. 図１０は、垂直配向型ＬＣＤの偏光板の構造を表した平面図である。FIG. 10 is a plan view showing the structure of the polarizing plate of the vertical alignment type LCD.

符号の説明Explanation of symbols

１ スリット
２ ディスクリネーションライン
３ 画素
３ａ、３ｂ、４ａ、５ａ、６ａ、６ｂ、９ａ、９ｂ スリット
４ セグメント電極
５ コモン電極
６ 電源
７Ａ 上側基板のラビング方向
７Ｂ 下側基板のラビング方向
８Ａ、１０Ａ 上側偏光板の吸収軸
８Ｂ、１０Ｂ 下側偏光板の吸収軸
９Ａ 上側電極
９Ｂ 下側電極
１０ａ 上側偏光板
１０ｂ 下側偏光板
１１ 液晶分子
１２ 視角補償板 DESCRIPTION OF SYMBOLS 1 Slit 2 Disclination line 3 Pixel 3a, 3b, 4a, 5a, 6a, 6b, 9a, 9b Slit 4 Segment electrode 5 Common electrode 6 Power supply 7A Upper substrate rubbing direction 7B Lower substrate rubbing direction 8A, 10A Upper side Absorption axis 8B, 10B of polarizing plate Absorption axis 9A of lower polarizing plate Upper electrode 9B Lower electrode 10a Upper polarizing plate 10b Lower polarizing plate 11 Liquid crystal molecule 12 Viewing angle compensation plate

Claims (7)

表示をさせるために所定のパターンを形成した透明電極を有する一対の基板で液晶層を挟持してなる液晶表示素子の駆動方法であって、
前記液晶表示素子に、
（ａ）選択電圧を印加する過程と、
（ｂ）前記液晶層の液晶分子が初期配向から変化し始める電圧値以下の電圧である初期化電圧を印加する過程と
を有する液晶表示素子の駆動方法。 A method for driving a liquid crystal display element, in which a liquid crystal layer is sandwiched between a pair of substrates having transparent electrodes formed with a predetermined pattern for display,
In the liquid crystal display element,
(A) applying a selection voltage;
(B) A method for driving a liquid crystal display element, including a step of applying an initialization voltage which is a voltage equal to or lower than a voltage value at which liquid crystal molecules of the liquid crystal layer start to change from initial alignment. （ｃ）非選択電圧を印加する過程
をさらに有する請求項１に記載の液晶表示素子の駆動方法。 The method for driving a liquid crystal display element according to claim 1, further comprising: (c) applying a non-selection voltage. 前記液晶表示素子は、
前記一対の基板上に形成された透明電極が表示領域を画定し、該透明電極の各々が長方形のスリットを有し、
片方の基板上の透明電極に設けられた前記スリットと他方の透明電極に設けられた前記スリットとが前記表示領域内でスリットの長手方向と直交する方向において交互に配置されることを特徴とする請求項１または２に記載の液晶表示素子の駆動方法。 The liquid crystal display element is
The transparent electrodes formed on the pair of substrates define a display area, and each of the transparent electrodes has a rectangular slit,
The slits provided in the transparent electrode on one substrate and the slits provided in the other transparent electrode are alternately arranged in the display region in a direction perpendicular to the longitudinal direction of the slit. The method for driving a liquid crystal display element according to claim 1. 前記初期化電圧が０Ｖであることを特徴とする請求項１または２に記載の液晶表示素子の駆動方法。   The method for driving a liquid crystal display element according to claim 1, wherein the initialization voltage is 0V. 前記初期化電圧を印加する期間が、前記液晶表示素子に印加する電圧を選択電圧から初期化電圧に変化させたときの応答時間以上であることを特徴とする請求項１から４のいずれかに記載の液晶表示素子の駆動方法。   5. The period of applying the initialization voltage is equal to or longer than a response time when the voltage applied to the liquid crystal display element is changed from a selection voltage to an initialization voltage. A driving method of the liquid crystal display element described. 前記初期化電圧を印加する期間が、前記液晶表示素子に印加する電圧を選択電圧から初期化電圧に変化させたときの応答時間の１．５倍から２．０倍であることを特徴とする請求項１から４のいずれかに記載の液晶表示素子の駆動方法。   The period of applying the initialization voltage is 1.5 to 2.0 times the response time when the voltage applied to the liquid crystal display element is changed from the selection voltage to the initialization voltage. The method for driving a liquid crystal display element according to claim 1. 前記初期化電圧を印加する間隔が、数秒から数十秒、好ましくは１秒から２０秒であることを特徴とする請求項１から６のいずれかに記載の液晶表示素子の駆動方法。   The method for driving a liquid crystal display element according to claim 1, wherein an interval at which the initialization voltage is applied is several seconds to several tens of seconds, preferably 1 second to 20 seconds.
JP2006027181A 2006-02-03 2006-02-03 Driving method of liquid crystal display element Expired - Fee Related JP5170962B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027181A JP5170962B2 (en) 2006-02-03 2006-02-03 Driving method of liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027181A JP5170962B2 (en) 2006-02-03 2006-02-03 Driving method of liquid crystal display element

Publications (2)

Publication Number Publication Date
JP2007206525A true JP2007206525A (en) 2007-08-16
JP5170962B2 JP5170962B2 (en) 2013-03-27

Family

ID=38486037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027181A Expired - Fee Related JP5170962B2 (en) 2006-02-03 2006-02-03 Driving method of liquid crystal display element

Country Status (1)

Country Link
JP (1) JP5170962B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118247A (en) * 2009-12-04 2011-06-16 Stanley Electric Co Ltd Liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10253944A (en) * 1997-03-13 1998-09-25 Canon Inc Liquid crystal device and its drive method
JPH11231286A (en) * 1998-02-19 1999-08-27 Citizen Watch Co Ltd Driving method for antiferroelectric liquid crystal display element
JP2000155317A (en) * 1998-09-18 2000-06-06 Fujitsu Ltd Liquid crystal display device
JP2003262847A (en) * 1996-05-10 2003-09-19 Citizen Watch Co Ltd Liquid crystal shutter apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003262847A (en) * 1996-05-10 2003-09-19 Citizen Watch Co Ltd Liquid crystal shutter apparatus
JPH10253944A (en) * 1997-03-13 1998-09-25 Canon Inc Liquid crystal device and its drive method
JPH11231286A (en) * 1998-02-19 1999-08-27 Citizen Watch Co Ltd Driving method for antiferroelectric liquid crystal display element
JP2000155317A (en) * 1998-09-18 2000-06-06 Fujitsu Ltd Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118247A (en) * 2009-12-04 2011-06-16 Stanley Electric Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
JP5170962B2 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
JP3338025B2 (en) Liquid crystal display device
JP2008171006A (en) Liquid crystal display device
JP2007248557A (en) Horizontal field type liquid crystal display device
US8462304B2 (en) Liquid crystal display panel and liquid crystal display device using the same
WO2002050603A1 (en) Liquid crystal display and its driving method
KR100733551B1 (en) Liquid crystal display panel and method for manufacturing the same
JP4801479B2 (en) Liquid crystal display element
JP4466596B2 (en) Orientation transition method
JP5170962B2 (en) Driving method of liquid crystal display element
KR100732105B1 (en) Liquid crystal display panel and method for driving the same
JP4686260B2 (en) Liquid crystal display panel and driving method thereof
JP4861642B2 (en) Manufacturing method of liquid crystal display panel
JP5417078B2 (en) Liquid crystal display element
JP4768317B2 (en) LCD panel
JP3831470B2 (en) LCD panel
JPH0534697A (en) Ferroelectric liquid crystal display element
JPH10268322A (en) Liquid crystal display device
US8654297B2 (en) Liquid crystal display device
JP6277054B2 (en) Liquid crystal display
JP2007178834A (en) Manufacturing method of liquid crystal display device, and liquid crystal display device obtained thereby
JPH0829806A (en) Liquid crystal display element and liquid crystal display device
JP2006330503A (en) Liquid crystal display element and its manufacturing method
JP2000002878A (en) Liquid crystal display device
JPH1184388A (en) Liquid crystal element
JP2000162598A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120329

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5170962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees